CN104578010A

CN104578010A - 一种基于fpga的全阻抗距离保护方法

Info

Publication number: CN104578010A
Application number: CN201510039323.6A
Authority: CN
Inventors: 胡鹏飞; 袁玉湘; 屈志娟; 姜学平
Original assignee: State Grid Corp of China SGCC; State Grid Zhejiang Electric Power Co Ltd; Smart Grid Research Institute of SGCC
Current assignee: State Grid Corp of China SGCC; State Grid Zhejiang Electric Power Co Ltd; Smart Grid Research Institute of SGCC
Priority date: 2015-01-27
Filing date: 2015-01-27
Publication date: 2015-04-29

Abstract

本发明涉及一种基于FPGA的全阻抗距离保护方法，所述方法包括(1)计算阻抗保护；(2)采用上位机定值匹配；(3)采用移位乘除法；(4)采用状态机分时复用；(5)测试阻抗保护特性；(6)进行仿真测试。发明采用基于FPGA的硬件平台，利用FPGA高速并行计算提高硬件保护逻辑的处理速度，保证动作的安全性和可靠性。采用基于FPGA的全阻抗距离保护硬件算法，减少正序、负序电压和电流等启动元件的判断过程，实时计算并进行逻辑判断，进一步保护继保动作的可靠性。

Description

一种基于FPGA的全阻抗距离保护方法

技术领域

本发明涉及一种硬件算法实现方法，具体讲涉及一种基于FPGA的全阻抗距离保护方法。

背景技术

距离保护是电力系统输电网络中应用广泛的保护方法。高压输电线路采用距离保护作为线路主保护，超、特高压输电线路上采用距离保护作为线路的后备保护，有的线路还采用距离纵联保护作为超、特高压线路主保护。全阻抗距离保护属于距离保护应用范围较多的一种，现有技术多以DSP为核心实现阻抗计算，该实现方式由于其自身结构原因而存在速度慢、效率低、启动元件多和可靠性差等不足。

发明内容

针对现有技术的不足，本发明提出一种基于FPGA的全阻抗距离保护方法，利用FPGA并行计算的优势，同时采用上位机定值匹配、移位乘除法、状态机分时复用等技术，实现了资源和速度的高效整合，既保证了动作时间的精度，又保证了动作的可靠性。提高运算速度，减少启动元件、运算量和硬件资源，提高继保装置中全阻抗距离保护动作的可靠性。内容有：全阻抗距离保护原理、算法设计(含上位机定值匹配、移位乘除法、状态机分时复用)和验证。

本发明的目的是采用下述技术方案实现的：

一种基于FPGA的全阻抗距离保护方法，其改进之处在于，所述方法包括

(1)计算阻抗保护；

(2)采用上位机定值匹配；

(3)采用移位乘除法；

(4)采用状态机分时复用；

(5)测试阻抗保护特性；

(6)进行仿真测试。

优选的，所述步骤(1)包括计算相间距离保护阻抗和接地距离保护阻抗。

进一步地，所述相间距离保护为采用测量电压为相间电压，测量电流为相间电流，反映相间短路、两相接地短路和三相短路故障，测量阻抗为：

Z_{m 1} = \frac{{\overset{\cdot}{U}}_{A} - {\overset{\cdot}{U}}_{B}}{{\overset{\cdot}{I}}_{A} - {\overset{\cdot}{I}}_{B}}

Z_{m 2} = \frac{{\overset{\cdot}{U}}_{B} - {\overset{\cdot}{U}}_{C}}{{\overset{\cdot}{I}}_{B} - {\overset{\cdot}{I}}_{C}}

Z_{m 3} = \frac{{\overset{\cdot}{U}}_{C} - {\overset{\cdot}{U}}_{A}}{{\overset{\cdot}{I}}_{C} - {\overset{\cdot}{I}}_{A}}

其中，Z_m1、Z_m2、Z_m3为AB相、BC相和CA相的相间阻抗测量值，为A、B、C三相相电压，为A、B、C三相相电流；

以AB相为例，相间距离保护阻抗计算为：

\begin{matrix} | Z_{m 1} | = \frac{| {\overset{\cdot}{U}}_{A} - {\overset{\cdot}{U}}_{B} |}{| {\overset{\cdot}{I}}_{A} - {\overset{\cdot}{I}}_{B} |} \\ = \frac{| (U_{A}_Re + {jU}_{A}_Im) - (U_{B}_Re + {jU}_{B}_Im) |}{| (I_{A}_Re + {jI}_{A}_Im) - (I_{B_} Re + {jI}_{B}_Im) |} \\ = \frac{| (U_{A}_Re - U_{B}_Re) + j (U_{A}_Im - U_{B}_Im) |}{| (I_{A}_Re - I_{B}_Re) + j (I_{A_} Im - I_{B}_Im) |} \\ = \frac{\sqrt{{(U_{A}_Re - U_{B}_Re)}^{2} + {(U_{A}_Im {- U}_{B}_Im)}^{2}}}{\sqrt{{(I_{A}_Re - I_{B}_Re)}^{2} + {(I_{A}_Im - I_{B}_Im)}^{2}}} \end{matrix};

其中，

{\overset{\cdot}{U}}_{A} = U_{A}_Re + j U_{A}_Im, {\overset{\cdot}{U}}_{B} = U_{B}_Re + j U_{B}_Im, {\overset{\cdot}{I}}_{A} = I_{A}_Re + j I_{A}_Im,

{\overset{\cdot}{I}}_{B} = I_{B}_Re + j I_{B}_Im,

U_A_Re、U_B_Re和U_A_Im、U_B_Im分别为A、B各相电压的实部和虚部，I_A_Re、I_B_Re和I_A_Im、I_B_Im分别为A、B各相电流的实部和虚部。

进一步地，所述接地距离保护为采用测量电压为相电压，测量电流为带有零序电流补偿的相电流，反映单相接地故障、两相接地故障和三相接地故障，测量阻抗为：

Z_{m 1} = \frac{{\overset{\cdot}{U}}_{A}}{{\overset{\cdot}{I}}_{A} + K * 3 {\overset{\cdot}{I}}_{0}}

Z_{m 2} = \frac{{\overset{\cdot}{U}}_{B}}{{\overset{\cdot}{I}}_{B} + K * 3 {\overset{\cdot}{I}}_{0}}

Z_{m 3} = \frac{{\overset{\cdot}{U}}_{C}}{{\overset{\cdot}{I}}_{C} + K * 3 {\overset{\cdot}{I}}_{0}}

其中，Z_m1、Z_m2、Z_m3为A、B、C三相的接地阻抗测量值，为A、B、C三相相电压，为A、B、C三相相电流，为零序电流，K为反馈系数；

以A相为例，接地距离保护阻抗计算为：

令

{\overset{\cdot}{I}}_{1} = K * 3 {\overset{\cdot}{I}}_{0},

则有

\begin{matrix} | Z_{m 1} | = \frac{| {\overset{\cdot}{U}}_{A} |}{| {\overset{\cdot}{I}}_{A} + {\overset{\cdot}{I}}_{1} |} \\ = \frac{| U_{A}_Re + {jU}_{A}_Im |}{| (I_{A}_Re + {jI}_{A}_Im) + (I_{1_} Re + {jI}_{1}_Im) |} \\ = \frac{| U_{A}_Re + {jU}_{A}_Im |}{| (I_{A}_Re + I_{1}_Re) + j (I_{A_} Im + I_{1}_Im) |} \\ = \frac{\sqrt{{U_{A}_Re}^{2} + {U_{A}_Im}^{2}}}{\sqrt{{(I_{A}_Re + I_{1}_Re)}^{2} + {(I_{A}_Im + I_{1}_Im)}^{2}}} \end{matrix};

其中，U_A_Re和U_A_Im为A相电压的实部和虚部，I_A_Re和I_A_Im为A相电流的实部和虚部，I₁_Re和I₁_Im为电流的实部和虚部,即

优选的，所述步骤(2)包括采用算法逻辑与上位机定值扩充或缩减倍率的方法实现，其中，倍率取2的整数倍值或10的整数倍，在扩充倍率时最大数字量不超过其运算范围，在缩减倍率时精度误差范围小于0.5％。

优选的，所述步骤(3)包括将运算时2的倍数相关乘除法移位即可，包括上位机定值匹配时同时扩充或缩减2的倍数的运算。

优选的，所述步骤(4)包括采用状态机进行分时复用，利用FPGA高速时钟和并行计算特点，在不同时刻利用同一个加法器、减法器或乘法器计算不同的逻辑功能，把得到的数据存到相应的寄存器中，提高硬件资源利用率。

优选的，所述步骤(5)包括测试距离保护的阻抗特性位对阻抗动作值测试，阻抗特性曲线只整定一组任意值进行整组测试；

(5.1)进行电阻值、电抗值均测；

(5.2)进行三相均测，接地距离和相间距离均测；

(5.3)电阻值在0°角下测试，电抗值在90°角下测试。

优选的，所述步骤(6)包括根据相间阻抗和接地阻抗特性进行仿真，电流电压整定值和实时计算值为数字量，计算误差小于0.5％。

与现有技术比，本发明的有益效果为：

(一)采用基于FPGA的硬件平台，利用FPGA高速并行计算提高硬件保护逻辑的处理速度，保证动作的安全性和可靠性。

(二)采用上位机定值匹配技术，在保证高精度的同时，大幅减少运算复杂度和运算量，提高运算速度。

(三)采用移位乘除法减少乘法器和除法器的使用，提高资源利用率。

(四)采用状态机设计方法，将乘法器、加法器、比较器的资源进行分时复用，大幅提高硬件资源的利用率。

(五)采用基于FPGA的全阻抗距离保护硬件算法，减少正序、负序电压和电流等启动元件的判断过程，实时计算并进行逻辑判断，进一步保护继保动作的可靠性。

附图说明

图1为本发明提供的一种基于FPGA的全阻抗距离保护方法流程图。

具体实施方式

下面结合附图对本发明的具体实施方式作进一步的详细说明。

本发明涉及一种基于FPGA的全阻抗距离保护方法，其中，距离保护是反应故障点至保护安装地点之间的距离(或阻抗)。并根据距离的远近而确定动作时间的一种保护装置。该装置的主要元件为距离(阻抗)继电器，它可根据其端子上所加的电压和电流测知保护安装处至短路点间的阻抗值，此阻抗称为继电器的测量阻抗。当短路点距保护安装处近时，其测量阻抗小，动作时间短；当短路点距保护安装处远时，其测量阻抗增大，动作时间增长，这样就保证了保护有选择性地切除故障线路。

用电压与电流的比值(即阻抗)构成的继电保护，又称阻抗保护，阻抗元件的阻抗值是接入该元件的电压与电流的比值：U/I＝Z，也就是短路点至保护安装处的阻抗值。因线路的阻抗值与距离成正比，所以叫距离保护或阻抗保护。距离保护分为接地距离保护和相间距离保护等。

本发明一种基于FPGA的全阻抗距离保护方法，根据相间和接地距离保护的动作方程进行算法优化，采用方法主要有移位乘除法、上位机定值匹配和状态机分时复用等，移位乘除法节省资源并提高运算速度，上位机定值匹配保证FPGA代码中都为整数且提高运算精度，状态机分时复用使一个加法器或乘法器用于多个逻辑运算中，大幅提高资源利用率和运算速率，保证继保动作的可靠性。具体流程如下：

(1)计算阻抗保护；

全阻抗距离保护通过基于FPGA的硬件算法实现时，需要将分为实部和虚部计算；

其中，

相间距离保护：采用测量电压为相间电压，测量电流为相间电流，反映相间短路、两相接地短路、三相短路故障，测量阻抗为：

Z_{m 1} = \frac{{\overset{\cdot}{U}}_{A} - {\overset{\cdot}{U}}_{B}}{{\overset{\cdot}{I}}_{A} - {\overset{\cdot}{I}}_{B}}

Z_{m 2} = \frac{{\overset{\cdot}{U}}_{B} - {\overset{\cdot}{U}}_{C}}{{\overset{\cdot}{I}}_{B} - {\overset{\cdot}{I}}_{C}}

Z_{m 3} = \frac{{\overset{\cdot}{U}}_{C} - {\overset{\cdot}{U}}_{A}}{{\overset{\cdot}{I}}_{C} - {\overset{\cdot}{I}}_{A}}

其中Z_m1、Z_m2、Z_m3为AB相、BC相和CA相的相间阻抗测量值，为A、B、C三相相电压，为A、B、C三相相电流。

以AB相为例，相间距离保护阻抗计算：

\begin{matrix} | Z_{m 1} | = \frac{| {\overset{\cdot}{U}}_{A} - {\overset{\cdot}{U}}_{B} |}{| {\overset{\cdot}{I}}_{A} - {\overset{\cdot}{I}}_{B} |} \\ = \frac{| (U_{A}_Re + {jU}_{A}_Im) - (U_{B}_Re + {jU}_{B}_Im) |}{| (I_{A}_Re + {jI}_{A}_Im) - (I_{B_} Re + {jI}_{B}_Im) |} \\ = \frac{| (U_{A}_Re - U_{B}_Re) + j (U_{A}_Im - U_{B}_Im) |}{| (I_{A}_Re - I_{B}_Re) + j (I_{A_} Im - I_{B}_Im) |} \\ = \frac{\sqrt{{(U_{A}_Re - U_{B}_Re)}^{2} + {(U_{A}_Im {- U}_{B}_Im)}^{2}}}{\sqrt{{(I_{A}_Re - I_{B}_Re)}^{2} + {(I_{A}_Im - I_{B}_Im)}^{2}}} \end{matrix};

其中，

{\overset{\cdot}{U}}_{A} = U_{A}_Re + j U_{A}_Im, {\overset{\cdot}{U}}_{B} = U_{B}_Re + j U_{B}_Im, {\overset{\cdot}{I}}_{A} = I_{A}_Re + j I_{A}_Im,

{\overset{\cdot}{I}}_{B} = I_{B}_Re + j I_{B}_Im,

接地距离保护：采用测量电压为相电压，测量电流为带有零序电流补偿的相电流，反映单相接地故障、两相接地故障、三相接地故障，测量阻抗为：

Z_{m 1} = \frac{{\overset{\cdot}{U}}_{A}}{{\overset{\cdot}{I}}_{A} + K * 3 {\overset{\cdot}{I}}_{0}}

Z_{m 2} = \frac{{\overset{\cdot}{U}}_{B}}{{\overset{\cdot}{I}}_{B} + K * 3 {\overset{\cdot}{I}}_{0}}

Z_{m 3} = \frac{{\overset{\cdot}{U}}_{C}}{{\overset{\cdot}{I}}_{C} + K * 3 {\overset{\cdot}{I}}_{0}}

其中Z_m1、Z_m2、Z_m3为A、B、C三相的接地阻抗测量值，为A、B、C三相相电压，为A、B、C三相相电流，为零序电流，K为反馈系数。

以A相为例，接地距离保护阻抗计算：

令

{\overset{\cdot}{I}}_{1} = K * 3 {\overset{\cdot}{I}}_{0},

则有

\begin{matrix} | Z_{m 1} | = \frac{| {\overset{\cdot}{U}}_{A} |}{| {\overset{\cdot}{I}}_{A} + {\overset{\cdot}{I}}_{1} |} \\ = \frac{| U_{A}_Re + {jU}_{A}_Im |}{| (I_{A}_Re + {jI}_{A}_Im) + (I_{1_} Re + {jI}_{1}_Im) |} \\ = \frac{| U_{A}_Re + {jU}_{A}_Im |}{| (I_{A}_Re + I_{1}_Re) + j (I_{A_} Im + I_{1}_Im) |} \\ = \frac{\sqrt{{U_{A}_Re}^{2} + {U_{A}_Im}^{2}}}{\sqrt{{(I_{A}_Re + I_{1}_Re)}^{2} + {(I_{A}_Im + I_{1}_Im)}^{2}}} \end{matrix};

根据相间和接地距离保护公式知，其设计过程如下：

a.计算相电压、相电流(接地距离保护)；

b.计算电压和电流的比值(复数除法)；

c.选择阻抗保护模型的动作特性和动作方程；

d.距离保护的逻辑运算实现。

(2)采用上位机定值匹配；

为了保证计算精度、速度和资源的高效整合，采用算法逻辑与上位机定值同时扩充N倍或缩减M倍的方法实现，其中N和M的值一般取2的整数倍值或10的整数倍，在扩充N倍时保证最大数字量不超过其运算范围(如16位)，在缩减M倍时保证精度误差范围小于0.5％，从而在保证精度的同时减少运算位数，同时减少寄存器和乘法器位数和运算量，提高可靠性。

(3)采用移位乘除法；

由于乘法器和除法器占用硬件资源多，为了提高资源利用率，将运算时2的倍数相关乘除法直接移位即可，包括上位机定值匹配时同时扩充或缩减2的倍数的运算。从而大幅减少运算复杂度和硬件资源。

(4)采用状态机分时复用；

由于FPGA中在计算全阻抗距离保护公式中需要对三项电流的实部和虚部进行实时计算，此时会用到多个加法器、减法器和乘法器并占用相当多的资源，采用状态机进行分时复用，利用FPGA高速时钟和并行计算特点，可以在不同时刻利用同一个加法器、减法器或乘法器计算不同的逻辑功能，然后把得到的数据存到相应的寄存器中，因此可以大幅提高硬件资源利用率。

(5)测试阻抗保护特性；

根据全阻抗的动作方程，进行相间距离保护和接地距地保护的阻抗特性试验方法如下所述。

(1)一般说明

a.测试距离保护的阻抗特性主要是对阻抗动作值的测试。阻抗特性曲线一般只整定一组任意值进行整组测试；

b.针对不同的阻抗特性曲线一般测试原则是：

电阻值、电抗值均测；

每相均测，接地距离和相间距离均测；

电阻值在0°角下测，电抗值在90°角下测；

测试时要在精确工作电流、电压范围内进行。

(2)技术要求

阻抗动作值整定范围0.1Ω～50Ω,误差不超过±2.5％或±0.01Ω；

动作时间整定范围0.1s～10s,误差不超过±1％或±20ms；

精工电流整定范围1A～40A,精工电压整定范围：4V～100V；

(3)检测结果

a.仿真测试

根据相间阻抗和接地阻抗特性进行仿真，以AB相间阻抗为例，实测数据如下表所示，其中阻抗值整定值取0.1Ω、5Ω和50Ω测试，电流电压整定值和实时计算值为数字量，可知计算误差小于0.5％。

表3.1相间阻抗实测数据表

b.实际测试

根据全阻抗距离保护测试要求，该继保装置经许昌开普检测中心检测认定全阻抗距离保护合格。

最后应当说明的是：以上实施例仅用以说明本发明的技术方案而非对其限制，所属领域的普通技术人员参照上述实施例依然可以对本发明的具体实施方式进行修改或者等同替换，这些未脱离本发明精神和范围的任何修改或者等同替换，均在申请待批的本发明的权利要求保护范围之内。

Claims

1.一种基于FPGA的全阻抗距离保护方法，其特征在于，所述方法包括

(1)计算阻抗保护；

(2)采用上位机定值匹配；

(3)采用移位乘除法；

(4)采用状态机分时复用；

(5)测试阻抗保护特性；

(6)进行仿真测试。

2.如权利要求1所述的一种基于FPGA的全阻抗距离保护方法，其特征在于，所述步骤(1)包括计算相间距离保护阻抗和接地距离保护阻抗。

3.如权利要求2所述的一种基于FPGA的全阻抗距离保护方法，其特征在于，所述相间距离保护为采用测量电压为相间电压，测量电流为相间电流，反映相间短路、两相接地短路和三相短路故障，测量阻抗为：

Z_{m 1} = \frac{{\overset{\cdot}{U}}_{A} - {\overset{\cdot}{U}}_{B}}{{\overset{\cdot}{I}}_{A} - {\overset{\cdot}{I}}_{B}}

Z_{m 2} = \frac{{\overset{\cdot}{U}}_{B} - {\overset{\cdot}{U}}_{C}}{{\overset{\cdot}{I}}_{B} - {\overset{\cdot}{I}}_{C}}

Z_{m 3} = \frac{{\overset{\cdot}{U}}_{C} - {\overset{\cdot}{U}}_{A}}{{\overset{\cdot}{I}}_{C} - {\overset{\cdot}{I}}_{A}}

以AB相为例，相间距离保护阻抗计算为：

\begin{matrix} | Z_{m 1} | = \frac{| {\overset{\cdot}{U}}_{A} - {\overset{\cdot}{U}}_{B} |}{| {\overset{\cdot}{I}}_{A} - {\overset{\cdot}{I}}_{B} |} \\ = \frac{| (U_{A}_Re + {jU}_{A}_Im) - (U_{B}_Re + j U_{B}_Im) |}{| (I_{A}_Re + {jI}_{A}_Im) - (I_{B}_Re + j I_{B}_Im) |} \\ = \frac{| (U_{A}_Re_U_{B}_Re) + j (U_{A}_Im - U_{B}_Im) |}{| (I_{A}_Re - I_{B}_Re) + j (I_{A}_Im - I_{B}_Im) |} \\ = \frac{\sqrt{{(U_{A}_Re - U_{B}_Re)}^{2} + {(U_{A}_Im - U_{B}_Im)}^{2}}}{\sqrt{{(I_{A}_Re - I_{B}_Re)}^{2} + {(I_{A}_Im - I_{B}_Im)}^{2}}} \end{matrix};

其中，

{\overset{\cdot}{U}}_{A} = U_{A}_Re + j U_{A}_Im, {\overset{\cdot}{U}}_{B} = U_{B}_Re + j U_{B}_Im, {\overset{\cdot}{I}}_{A} = I_{A}_Re + {jI}_{A}_Im,

4.如权利要求2所述的一种基于FPGA的全阻抗距离保护方法，其特征在于，所述接地距离保护为采用测量电压为相电压，测量电流为带有零序电流补偿的相电流，反映单相接地故障、两相接地故障和三相接地故障，测量阻抗为：

Z_{m 1} = \frac{{\overset{\cdot}{U}}_{A}}{{\overset{\cdot}{I}}_{A} + K * {3 \overset{\cdot}{I}}_{0}}

Z_{m 2} = \frac{{\overset{\cdot}{U}}_{B}}{{\overset{\cdot}{I}}_{B} + K * {3 \overset{\cdot}{I}}_{0}}

Z_{m 3} = \frac{{\overset{\cdot}{U}}_{C}}{{\overset{\cdot}{I}}_{C} + K * {3 \overset{\cdot}{I}}_{0}}

以A相为例，接地距离保护阻抗计算为：

令

{\overset{\cdot}{I}}_{1} = K * 3 {\overset{\cdot}{I}}_{0},

则有

\begin{matrix} | Z_{m 1} | = \frac{| {\overset{\cdot}{U}}_{A} |}{| {\overset{\cdot}{I}}_{A} + {\overset{\cdot}{I}}_{1} |} \\ = \frac{| (U_{A}_Re + {jU}_{A}_Im) |}{| (I_{A}_Re + {jI}_{A}_Im) + (I_{1}_Re + j I_{1}_Im) |} \\ = \frac{| (U_{A}_Re + j U_{A}_Im) |}{| (I_{A}_Re + I_{1}_Re) + j (I_{A}_Im + I_{1}_Im) |} \\ = \frac{\sqrt{U_{A}_{Re}^{2} + U_{A}_{Im}^{2}}}{\sqrt{{(I_{A}_Re + I_{1}_Re)}^{2} + {(I_{A}_Im + I_{1}_Im)}^{2}}} \end{matrix};

5.如权利要求1所述的一种基于FPGA的全阻抗距离保护方法，其特征在于，所述步骤(2)包括采用算法逻辑与上位机定值扩充或缩减倍率的方法实现，其中，倍率取2的整数倍值或10的整数倍，在扩充倍率时最大数字量不超过其运算范围，在缩减倍率时精度误差范围小于0.5％。

6.如权利要求1所述的一种基于FPGA的全阻抗距离保护方法，其特征在于，所述步骤(3)包括将运算时2的倍数相关乘除法移位即可，包括上位机定值匹配时同时扩充或缩减2的倍数的运算。

7.如权利要求1所述的一种基于FPGA的全阻抗距离保护方法，其特征在于，所述步骤(4)包括采用状态机进行分时复用，利用FPGA高速时钟和并行计算特点，在不同时刻利用同一个加法器、减法器或乘法器计算不同的逻辑功能，把得到的数据存到相应的寄存器中，提高硬件资源利用率。

8.如权利要求1所述的一种基于FPGA的全阻抗距离保护方法，其特征在于，所述步骤(5)包括测试距离保护的阻抗特性位对阻抗动作值测试，阻抗特性曲线只整定一组任意值进行整组测试；

(5.1)进行电阻值、电抗值均测；

(5.2)进行三相均测，接地距离和相间距离均测；

(5.3)电阻值在0°角下测试，电抗值在90°角下测试。

9.如权利要求1所述的一种基于FPGA的全阻抗距离保护方法，其特征在于，所述步骤(6)包括根据相间阻抗和接地阻抗特性进行仿真，电流电压整定值和实时计算值为数字量，计算误差小于0.5％。