CN1438593A

CN1438593A - 智能电器专用芯片的设计方法

Info

Publication number: CN1438593A
Application number: CN 03114428
Authority: CN
Inventors: 张桂青; 冯涛; 王建华; 张杭; 耿英三
Original assignee: Xian Jiaotong University
Current assignee: Xian Jiaotong University
Priority date: 2003-01-15
Filing date: 2003-01-15
Publication date: 2003-08-27
Anticipated expiration: 2023-01-15
Also published as: CN1225713C

Abstract

本发明公开了一种智能电器专用芯片的设计方法，利用可编程ASIC技术按照基于平台的方法对芯片进行设计，方法包括：1)利用FPGA设计智能化电器片上系统；2)智能化电器IP模块的划分；3)各IP核的参数化设计；设计的IP核均支持参数化编程，在不修改模块核心内容的情况下，仅配置不同的参数就可以实现不同的功能；4)IP核的通用化设计；5)该专用芯片以一块小印刷电路板的形式作为一个独立元件和其他电路连接；采用本发明的方法完成的智能电器专用芯片，芯片采用2片10万门FPGA芯片(EP1k100PQ208－3)，经仿真和实测验证了整个芯片功能的正确性，最终基于该芯片设计的线路保护装置的各项性能指标通过了国家继电器质量检验监督监测中心的相关测试。

Description

智能电器专用芯片的设计方法

一、所属技术领域

本发明属于计算机应用领域，涉及用于保护电网及其设备的专用芯片设计方法，特别一种用可编程ASIC技术设计电力系统自动化智能智能电器专用芯片的设计方法。

二、背景技术

电力系统微机保护用于保护电网及其设备，对电力系统稳定经济的运行至关重要。微机保护装置集计算机技术、网络技术、微电子技术、传感器技术于一体，不但可使传统电器的计量、保护、测控等功能更准确、更可靠，而且可以实现事故追忆、故障录波、设备工作状况在线监测等功能。早在70年代初期就有人提出利用计算机作为电力系统保护元件的设想并得到了实现，经过了30多年的发展和实践，基于微处理器的电力系统保护装置从简单地代替电磁式继电器到目前具有网络通讯功能、神经网络、模糊控制、小波等新理论新技术逐步完善的智能化电器设备。

我国在80年代中期引入微机继电保护，80年代末国内开发的微机继电保护装置开始推广应用。90年代是微机保护发展最快的时期，不仅产品多，保护功能也逐渐完善，装置制造水平也不断提高。到目前为止，国内有一大批从事微机保护研究、设计、开发、试验、制造的专业技术人员，有几十家专业生产厂，还有一批科研院所、大专院校。微机保护产品已有线路保护、母线保护、发电机保护、变压器保护、故障录波器、安全自动装置等，种类多、型号比较齐全。随着微机保护装置的研究，在微机保护软件、算法等方面也取得了很多理论成果。同国外的同类装置相比较，在保护原理方面我们毫不逊色。可以说，从90年代开始我国继电保护技术已进入了微机保护的时代。

到目前为止，国内微机保护装置基本上都是以单片机为核心(图1)，CPU的性能的好坏直接影响系统的功能，微机保护装置的硬件一直向着高速和高可靠性两个方面发展。一方面是处理器的速度越来越快，系统硬件结构从单一8位处理器到16位和32位处理器一直到当今的多CPU和多DSP的混合结构。另一方面则在提高可靠性方面采取了许多措施，从总线不出插座到总线不出芯片，以及硬件自检和看门狗的应用使得硬件的可靠性确实得到了一定程度的提高。

应该看到，微机保护装置本身具有一些与生俱来的缺陷。例如，MCU以及DSP都采用排队式串行指令执行方式，其工作速度和效率的提高也都受限于该工作方式，在处理速度方面DSP及微处理器的速度仍然不能满足不断出现的新算法和理论的要求。此外，MCU在工作初始都必须经历一个复位过程，必须满足一定的电平条件和时间条件。在工作电平有某种干扰性突变时，MCU的复位设置将成为系统不可靠工作的重要因素。PC的“跑飞”是CPU的另一个缺点。事实证明，无论多么优秀的MCU，无论具有多么良好的抗干扰措施，包括设置任何方式的内外硬件看门狗，在受强干扰特别是强电磁干扰情况下，MCU都无法保证其仍能正常工作而不进入不可挽回的“死机”状态。虽然看门狗技术可以可以使多数系统重新复位，但仍然无法做到指令级的恢复。从而引起装置的拒动或误动的可能性是存在的。尤其是当PC跑飞与复位不可靠因素相交错时，情况将变得尤为复杂。

EDA是近年来迅速发展起来的一项新技术。基于EDA技术的CPLD/FPGA(复杂可编程逻辑器件/现场可编程门阵列)器件的开发应用可以克服MCU的根本缺陷。首先CPLD/FPGA产品越来越多地采用了先进的JTAG-ISP和在系统配置编程方式。在+5V工作电平下可随时对正在工作的系统上的CPLD/FPGA进行全部或部分地在系统编程。其次是高速，CPLD/FPGA的时钟延迟可达纳秒级，结合其并行工作方式，在超高速应用领域和实时测控方面有非常广阔的应用前景。例如以1024点的16位FFT为例，用目前工业上最快的DSP在800MHz时钟下需要7.7us，而用Xilinx公司Virtex-II系列芯片在140MHz时钟下运算不足1us；高可靠性也是它的优点之一，除了不存在MCU所特有的复位不可靠与PC可能跑飞等固有缺陷外，CPLD/FPGA的高可靠性还表现在几乎可将整个系统下载于同一芯片中，从而大大缩小了体积，易于管理和屏蔽。另外开发工具和设计语言标准化，开发周期短也是另一个优点。利用它们可实现几乎任何形式的数字电路或数字系统的设计。如何将这一技术应用到微机保护领域，是本课题研究的主要内容。

目前的随着微电子技术的发展，片上系统(System On Chip，SOC)在速度、可靠性和保密性以及价格等方面都具有很明显的优势，是近几年研究的热点。FPGA以其易于开发和无需一次投资等优点，使得越来越多的SOC设计人员转向可编程方式实现，FPGA近几年也以惊人的速度发展，其集成度已从几年前的几万门发展到当今的千万门，片内集成CPU、存储器和通讯接口等，且价格越来越底。使得基于可编程的片上系统真正趋于实用化的程度。该技术已在移动电话、PDAs、电视机顶盒、手持消费品以及因特网、汽车引擎控制器和网络交换机等领域获得了成功的应用。

在继电保护方面，国外也有利用FPGA实现过流继电器算法的报道，但没有实现理想的片上系统的功能。

三、发明内容

本发明的目的就是利用可编程ASIC技术开发一个片上系统(SOC)，代替以往的单片机用于电力系统微机保护。提供一种智能电器专用芯片的设计方法，并以该方法设计完成了用于线路保护的专用芯片以及基于这一芯片的样机。采用本发明的方法设计的微机保护专用芯片，用硬件实现了以往软件实现的功能。芯片集成了保护、控制、计量、监视、通信组网等多种功能。采用了模块化的设计思想，功能配置、扩展方便。

实现本发明的智能电器专用芯片的设计方法所采取的技术方案是，利用可编程ASIC技术按照基于平台的方法对芯片进行设计；包括以下步骤：

1)利用FPGA设计智能化电器片上系统

利用FPGA的可再编程的特点，一方面监视被保护对象的电流、电压等参数，一旦参数出现异常，装置应根据既定的保护算法进行保护动作；同时，它还要具有通讯功能，支持相应的网络协议构成变电站自动化系统以及配网自动化系统，在统一构架下可以开发满足不同设备保护需要的一系列专用芯片；

2)智能化电器IP模块的划分

正确抽象出智能化电器的通用模型、合理划分各模块功能、规范各模块之间的接口定义，用通用硬件描述语言设计出一系列通用的IP核；将构成芯片的IP核分为通用和专用两部分：

通用部分主要包括：数据采集模块、数据处理模块、通讯模块、内部任务调度模块、外部存储器接口模块；

专用部分主要指系列保护算法模块、开关量输入输出模块；

3)各IP核的参数化设计

设计的IP核均支持参数化编程；在不修改模块核心内容的情况下，仅配置不同的参数就可以实现不同的功能；

4)IP核的通用化设计

采用通用的硬件描述语言(HDL)设计各IP核，以便支持在不同EDA平台下开发，每个IP核以独立元件或虚拟元件的方式和系统总线以及其他IP核连接。

5)该专用芯片以一块小印刷电路板的形式作为一个独立元件和其他电路连接。

所述数据采集模块、数据处理模块、通讯模块、内部任务调度模块、外部存储器接口分别是：

数据采集模块：

该模块完成专用芯片同外部模/数(A/D)转换的接口和相关的控制，实现

16个通道数据的采集与存储；

数据处理模块：

该模块依次完成16个通道数据的滤波算法(FFT)、有效值计算；完成功率计算；并将FFT处理结果(包括各次谐波值)和其他计算结果进行存储；

通讯模块：

该模块提供芯片与外部以串行方式的数据通讯接口与协议；

外部存储器接口：

该模块提供以并行或串行的方式对外部存储器(RAM)进行读写的控制；

数据与任务调度模块：

该模块是整个系统工作的核心，主要包括实测数据的调度、设定定值的调度、通讯任务的调度、保护任务的调度等部分，相当于一个简单的实时多任务操作系统；通过设置控制给每一个保护算法提供相应的数据，一旦增加或删除一个保护算法模块，除了要对相应的保护模块进行设置以外，还要设置任务调度模块，确定各任务的优先级和保证相应任务与该任务需要的数据信息协调一致；

上述模块的连接关系是，数据采集模块得到的数据输出作为数据处理模块的数据输入；数据处理的结果为保护算法的数据输入；通讯模块的则根据通讯规约的要求可以从不同模块取得数据或向相关模块提供数据；所以数据通过内部总线进行传输；整个系统由调度模块统一管理。

所述专用部分的IP核指系列保护算法模块，包括：速度保护、限时速断、过电流保护、低周减载、重合闸、零序电流保护、零序电压保护、差动保护、反时限保护等。

所述各IP核的参数化设计包括：数据采集模块通过配置可以选择不同的采样速率；数据处理模块也可以选择输入数据的点数以及每一个点的长度，每个保护模块允许选择输入数据来自哪个通道、是取基波数据还是取高次谐波数据、给定的定值是第几个定值、保护使能信号来自哪里等；实时多任务调度模块则要通过设置指定每一个保护算法相应的数据通道(1-16)；通讯模块支持不同的波特率等。

所述通用化的IP核包括：采用通用的硬件描述语言(HDL)设计各IP核，以便支持在不同EDA平台下开发；每个IP以独立元件(虚拟元件)的方式和系统总线以及其他IP核互连。

所述专用芯片以一个独立元件的形式出现在系统的硬件中，固定了对外接口的定义也就相当于确定了元件的引脚，专用芯片的实现功能由FPGA芯片的编程决定。

所述FPGA芯片可以是不同公司的产品，芯片的编程工艺也既可以是基于RAM也可以是基于FLASH或反熔丝结构。

所述专用芯片数量可以是一片也可以是两片或多片。

所述专用芯片引出了部分芯片引脚作为的外部测点，在开发和调试阶段可以将芯片内的任一信号指定到这些引脚上，通过示波器、逻辑分析仪等测试和验证设计的正确性，一旦设计完成，可以重新指定这些引脚的功能。

四、附图说明

图1是背景技术中的微机保护的典型硬件结构框图；

图2是采用本发明设计的用于继电保护的专用芯片结构框图；

图3是数据采集模块接口框图；

图4是过流保护算法模块图；

图5是低周减载保护模块结构框图；

图6是一个专用芯片小板结构图；

图7是专用芯片外部引脚定义；

图8设计完成的线路保护专用芯片的实物照片；

图9是构成专用芯片的第一片FPGA外部接线原理图；

图10是构成专用芯片第二片FPGA的外部接线原理图；

图11是对专用芯片编程的JTAG接口以及外部ROM的接线原理图。

五、具体实施方式

为了更清楚的理解本发明，以下结合附图和发明人依本发明的技术方案完成的实施例，对本发明作进一步的详细说明。

参见附图3～8；图3是数据采集模块接口框图；该模块提供了同目前微机保护常用的A/D转换芯片MAX125的接口、完成了采样控制和相应数据的存储。MAX125集成了两组各四路输入通道(四个采样保持器)，14位分辨率和3us的模数转换时间，14位双口RAM以及与大多数微处理器兼容的并行接口。配合多路转换器，该模块完成了16个模拟通道的采集和数据的存储。模块产生A/D接口需要的所有信号和时序，读取转换结果并存储到芯片内部RAM中，

图4是过流保护算法模块图；

该模块由一个比较器和一个定时器组成，比较器有两个输入端的数据Data1和Data2，Data1来自指定通道数据处理模块FFT的输出结果，Data2来自预先设定的定值，定时器的参数也由定值给定。定值的内容存储在外部的EEPROM中，预先通过面板设定或通过远程通讯修改其中的内容，系统初始化时其内容被读到芯片内部的存储器中，由调度模块控制作为图中Data2的输入。当实时数据Data1大于定值Data2时，比较器的输出信号由低变高启动定时器工作。定时器定时时间到则输出指定宽度的触发脉冲，用于驱动继电器完成跳闸动作。同时产生相应的SOE事件信息用于远传和记录到EEPROM中。一旦在定时器工作期间出现Data1小于Data2的情况，比较器的输出将由高变低，对定时器复位。使能信号用于选择是否闭锁该项保护功能，它可以来自这一保护功能的投退选择，也可以来自其他保护模块的输出。这一典型保护模块，除了可以完成三段式过电流保护、过电压、零序等简单的保护以外，通过组合还可以实现比较复杂的算法。

图5是低周减载保护模块结构框图；

低周减载模块与过流保护不同之处在于前者是实时数据大于定值时比较器翻转，后者则相反，并应该具有滑差和低压闭锁等功能。低压的判断用相同的模块即可，但滑差的输入不能直接来自测量的频率，而需要进行df/dt的计算。这里考虑到简化设计，用连续两次测得的频率差近似表示这一微分值。再考虑到PT断线(判据用无压且有流)要闭锁低压模块。

图6是一个专用芯片小板结构图；图中符号表示的是，1-FPGA芯片；2-JTAG接口；3-DIP开关；4-配置FPGA的外部ROM；5-和主板连接的固定接口；6-有源晶振；7-测点；8-核电压与IO电压指示。

该模块以一个独立元件的形式出现在系统的硬件中，固定了接口5的定义也就相当于确定了元件的引脚。至于元件实现的功能则由FPGA芯片的编程决定。该设计中，FPGA芯片1采用的是ALTERA公司的EP1K100-3，其实可以换成其他(如：Xilinx，Actel等)公司的产品。芯片的编程工艺也既可以是基于RAM也可以是基于FLASH或反熔丝结构。

2是标准的JTAG接口，支持直接连接计算机下载程序对芯片进行重新配置。

3是DIP开关，用来选择FPGA芯片由JTAG接口配置还是上电初由外部ROM加载。

4是存放FPGA加载程序的外部ROM。

7是连接GPGA芯片引脚的外部测点，在开发和调试阶段可以将芯片内的任一信号指定到这些引脚上，通过示波器、逻辑分析仪等测试和验证设计的正确性。一旦设计完成，可以重新指定这些引脚的功能。例如，作为外部设备的扩展接口、作为通用的I/O等。

图7是专用芯片和主板连接的引脚定义。主要信号包括：芯核电源；I/O电源；系统地；和AD接口的14条数据线、8条控制线；测频信号输入；8个LED指示；8/16个继电器控制输出；16/24个开关量输入；14条CPU的接口等共200个引脚。另外还引出了60个引脚作为测试点。

图8设计完成的线路保护专用芯片的实物照片。

图9、图10是构成专用芯片的两片FPGA的外部接线原理图。

图11是专用芯片编程的JTAG接口以及外部ROM的接线原理图。

该设计中的FPGA芯片是用了两片Altera公司的EP1K100PQ208-3，第片完成数据的采集预处理，第二片完成了各种保护算法、外部通信、控制输出等。实际完成的保护算法有：速断保护、限时速断保护、过流保护、过负荷告警与保护、低周减载、零序电流、零序电压保护、重合闸(带后加速)等。

事实上这些功能也可以移植到单片ACTEL公司APA300或Xilinx等其他公司的相关产品的芯片中。

以下是发明人完成的实施例。5.1芯片的结构

智能化电器作为电力系统自动化的基本元件。它必须监视被保护对象的电流、电压等参数，一旦参数出现异常，装置应根据既定的保护算法进行保护动作。从功能来讲它主要包括数据采集、数据处理、保护算法、通信模块和人机界面等主要内容。因此，正确抽象出智能化电器的通用模型、合理划分各模块功能、规范各模块之间的接口定义，设计出一系列通用的IP核就成为智能化电器SOC设计的关键。传统的设计方法是以功能设计为基础，而SOC设计方法则以设计复用或功能组装为基础。即在芯片上用若干个大型的宏模块来搭建一个复杂的系统，这些已经开发出的宏模块就是通用的IP(intellectual property)核。这些IP产品的重用可以在很大程度上减轻我们设计的复杂度和设计所需要的时间。

设计该专用芯片用来监视保护对象的电流、电压、温度等可达16路模拟量信号，根据需要可以在芯片内部对每个模拟量完成FFT变换及数据的存储、计量脉冲电度和交流信号的频率等。计算功能主要包括有效值计算、有功功率和无功功率以及功率因数的计算等。可以处理48路开关量信号。通讯功能可以提供标准的232/485接口和LONworks现场总线的接口，通过和上位机连接构成变电站综合自动化系统。芯片的结构如图2所示。5.2智能电器专用芯片IP核设计

a.数据采集

现有的微机保护装置数据采集通常采用VFC、串行A/D和并行A/D等，每一方案都可以设计成相应的IP核。虽然有人已经在用FPGA实现了数据的采集的功能，但都是以特定应用的方式而不是以一个通用IP核的方式设计。这里介绍一种我们已经开发成功并获得使用的并行A/D采集控制模块。该模块提供了同目前微机保护常用的A/D转换芯片MAX125的接口、完成了采样控制和相应数据的存储。MAX125集成了两组各四路输入通道(四个采样保持器)，14位分辨率和3us的模数转换时间，14位双口RAM以及与大多数微处理器兼容的并行接口。配合多路转换器，该模块完成了16个模拟通道的采集和数据的存储。模块产生A/D接口需要的所有信号和时序，读取转换结果并存储到芯片内部RAM中，其结构图见图3。

对电网频率的测量在这里用的是测周求倒法。首先对输入的交流信号进行整形，然后对其每周高电平部分高频计数得到周期T。由：

f = \frac{1}{T} - - - (2 - 1)

令：T＝T₀+ΔT，则当T₀＞＞ΔT时，由泰勒基数展开并取前两项可得：

f = \frac{1}{{T_{0}}^{2}} ({2 T}_{0} - T) - - - (2 - 2)

上式中f为实际频率，T₀为标称周期，T为实际周期，ΔT为实际误差。经过这样的变换可以看出，把除法运算化为减法以及常数与变量的乘法运算。简化了程序设计，对节省芯片的资源起到了很大的作用。

b.数据处理

数据处理是智能化电器的主要内容之一，通常包括有效值计算、功率计算、频率测量和对交流采样数据的快速傅立叶变换(FFT)等。在滤波算法上，除常规的FFT外，近几年小波变换理论在继电保护领域也得到了成功的应用，在电能质量监测方面也有FPGA实现的报道。由于具有速度的优势，设计通用小波变换的IP核才是相关算法得以实现的关键。

在通用FFT模块的设计中，输入数据允许从16点到1024点通过参数可设。在设计过程中它需要两个RAM块，分别用于存放FFT运算的中间结果和旋转因子参数，用户在配置FFT模块时可以自由设置RAM块的位置。采用的基2蝶算法占用一个复乘和两个复加器。输出结果为16位FFT实部和虚部值。转换控制信号可以控制该模块每隔多少个数据进行一次FFT的计算，从而适应不同速度和精度的要求。

c.保护算法模块

在电力系统中，不同的保护对象有不同的保护算法，即使同一个保护对象也经常需要多种保护算法的组合。例如，线路保护通常使用三段式保护、零序保护、距离保护、纵差保护等；因此，需要设计系列保护模块供系统组态使用。通常每一个保护模块的输入数据都包括一个或几个实时数据和一定数量的定值。各数据的对应关系由系统的数据调度模块实现。

例如，相间电流三段式保护和零序电流三段式保护等都是继电保护中应用最广泛的保护算法，事实上，这些模块除了定值不同以外，模块的结构完全相同。其典型保护算法如图4所示。该模块由一个比较器和一个定时器组成，比较器有两个输入端的数据Data1和-Data2，Data1来自指定通道数据处理模块FFT的输出结果，Data2来自预先设定的定值，定时器的参数也由定值给定。定值的内容存储在外部的EEPROM中，预先通过面板设定或通过远程通讯修改其中的内容，系统初始化时其内容被读到芯片内部的存储器中，由调度模块控制作为图中Data2的输入。当实时数据Data1大于定值Data2时，比较器的输出信号由低变高启动定时器工作。定时器定时时间到则输出指定宽度的触发脉冲，用于驱动继电器完成跳闸动作。同时产生相应的SOE事件信息用于远传和记录到EEPROM中。一旦在定时器工作期间出现Data1小于Data2的情况，比较器的输出将由高变低，对定时器复位。使能信号用于选择是否闭锁该项保护功能，它可以来自这一保护功能的投退选择，也可以来自其他保护模块的输出。这一典型保护模块，除了可以完成三段式过电流保护、过电压、零序等简单的保护以外，通过组合还可以实现比较复杂的算法。

低周减载模块和以上模块类似，不同之处在于前者是实时数据大于定值时比较器翻转，后者则相反，并应该具有滑差和低压闭锁等功能。低压的判断用相同的模块即可，但滑差的输入不能直接来自测量的频率，而需要进行df/dt的计算。这里考虑到简化设计，用连续两次测得的频率差近似表示这一微分值。再考虑到PT断线(判据用无压且有流)要闭锁低压模块，则低周减载模块的总体框图见图5。

d.外部控制器及存储器接口

外部控制器的接口主要是为了芯片可以和外部CPU构成更加复杂的系统。例如，为了节省芯片的资源，可以将一系列不同的通信接口(例如现场总线、以太网、RS232、I2C接口等)以及不同的通讯规约用一个通用的微处理器实现，通过和上位机连接可以实现电力系统要求的“四遥”功能、发送SOE事件等。这样系统芯片的通讯模块只需要设计芯片同外部控制器之间的接口和通讯规约就可以了。当然，根据需要也可以将芯片作为另一个控制器的协处理器来使用，例如，用FPGA实现数据的采集和小波变换，用微处理器实现保护跳闸的控制以及其他的系统功能。实现存储器的接口是考虑到片内存储器的容量限制，例如故障录波模块对存储器的需求通常几百K甚至几十M字节，此时使用外部存储器不论从技术上还是经济上都是合理的选择。这样就可以构成一个更高层次的硬件平台。

e.数据和任务的调度

该模块主要包括实测数据的调度、设定定值的调度、通讯任务的调度、保护任务的调度等部分。它相当于一个简单的实时多任务操作系统，也是整个系统工作的核心。在整个系统中不同通道的FFT运算是依次完成的，即每一通道的转换开始信号来自上一通道的转换结束信号。得到的数据依次保存在片内RAM中，通过系统的数据调度模块为不同的保护算法提供相应的数据。各保护模块中的定值是由设定定值的调度提供。

5.3设计实例

按照以上方法，申请人已经设计完成了线路保护的专用芯片。主要监测的模拟量包括保护电流IA、IB、IC；计量电流Ia、Ib、Ic、I₀；电压Uab、Ucb、U₀。完成的功能主要有：

a.计量功能：精确计量三相电流、三相电压(0.2级)、电源频率(±0.02Hz)等参数。可以计量指定通道的16次以内谐波值(1级)。

b.保护功能：保护功能有速断、限时速断、过电流、过负荷、低周减载、重合闸(带后加速跳)、零序电流、零序电压等。

c.通讯功能：可以以标准232/485或Lonworks现场总线和上位机通讯，完成“四遥”功能。

d.控制功能：通过面板可以完成断路器的分、合操作以及系统参数的设置功能。

另外可以通过硬件锁开启或关闭遥控开关分合操作，或进行保护定值设定，模拟量通道系数整定，保护功能投退以及系统设置的设定。该保护单元可以储存并显示20条SOE事件记录，实时显示线路模拟量值，电流电压谐波柱状图以及线路定义开关量的实时状态。

其结构见图6，图7是其外部引脚的定义。该模块以一个独立元件的形式出现在系统的硬件中，固定了接口5的定义也就相当于确定了元件的引脚。至于元件实现的功能则由FPGA芯片的编程决定。该设计中，FPGA芯片1采用的是ALTERA公司的EP1K100-3，其实可以换成其他(如：Xilinx，Actel等)公司的产品。芯片的编程工艺也既可以是基于RAM也可以是基于FLASH或反熔丝结构。

图6中的2是标准的JTAG接口，支持直接连接计算机下载程序对芯片进行重新配置；3是DIP开关，用来选择FPGA芯片由JTAG接口配置还是上电初由外部ROM加载；4是存放FPGA加载程序的外部ROM；7是连接GPGA芯片引脚的外部测点，在开发和调试阶段可以将芯片内的任一信号指定到这些引脚上，通过示波器、逻辑分析仪等测试和验证设计的正确性。一旦设计完成，可以重新指定这些引脚的功能。例如，作为外部设备的扩展接口、作为通用的I/O等。

该专用芯片部分采用2片10万门FPGA芯片(EP1k100-3)，其中第一片完成了数据采集和数据处理，第二片完成保护算法、外部通讯、任务调度等。IP核全部采用VHDL语言编写，综合开发环境使用Altera公司的Maxplus II。借助逻辑分析仪，仿真验证了整个芯片功能的正确性，最终基于该芯片设计的线路保护装置的各项性能指标通过了国家继电器质量检验监督监测中心的相关测试。专用芯片的实物照片见图8所示。

芯片资源利用情况如表4.1和4.2：

表4.1第一片芯片资源占用情况

第一片	占用数量	可用数量	占用比例
第一片	占用数量	可用数量	占用比例	逻辑单元	4253	4992	85％
嵌入式阵列块	12	12	100％	逻辑单元	4253	4992	85％

表4.2第二片芯片资源占用情况

第二片	占用数量	可用数量	占用比例
第二片	占用数量	可用数量	占用比例	逻辑单元	3248	4992	65％
嵌入式阵列块	2	12	17％	逻辑单元	3248	4992	65％

Claims

1.一种智能电器专用芯片的设计方法，其特征在于，该专用芯片采用一种基于平台的设计方法；包括以下步骤：

1)利用FPGA设计智能化电器片上系统

2)智能化电器IP模块的划分

专用部分主要指系列保护算法模块、开关量输入输出模块；

3)各IP核的参数化设计

4)IP核的通用化设计

采用通用的硬件描述语言(HDL)设计各IP核，以便支持在不同EDA平台下开发，每个IP核以独立元件或虚拟元件的方式和系统总线以及其他IP核连接；

2.如权利要求1所述的智能电器专用芯片的设计方法，其特征在于，所述数据采集模块、数据处理模块、通讯模块、内部任务调度模块、外部存储器接口分别是：

数据采集模块：

该模块完成专用芯片同外部模/数(A/D)转换的接口和相关的控制，实现16个通道数据的采集与存储；

数据处理模块：

通讯模块：

该模块提供芯片与外部以串行方式的数据通讯接口与协议；

外部存储器接口：

数据与任务调度模块：

3.如权利要求1所述的智能电器专用芯片的设计方法，其特征在于，所述专用部分的IP核指系列保护算法模块，包括：速度保护、限时速断、过电流保护、低周减载、重合闸、零序电流保护、零序电压保护、差动保护、反时限保护等。

4.如权利要求1所述的智能电器专用芯片的设计方法，其特征在于，所述各IP核的参数化设计包括：数据采集模块通过配置可以选择不同的采样速率；数据处理模块也可以选择输入数据的点数以及每一个点的长度，每个保护模块允许选择输入数据来自哪个通道、是取基波数据还是取高次谐波数据、给定的定值是第几个定值、保护使能信号来自哪里等；实时多任务调度模块则要通过设置指定每一个保护算法相应的数据通道(1-16)；通讯模块支持不同的波特率等。

5.如权利要求1所述的智能电器专用芯片的设计方法，其特征在于，所述通用化的IP核包括：采用通用的硬件描述语言(HDL)设计各IP核，以便支持在不同EDA平台下开发；每个IP以独立元件(虚拟元件)的方式和系统总线以及其他IP核互连。

6.如权利要求1所述的智能电器专用芯片的设计方法，其特征在于，所述专用芯片以一个独立元件的形式出现在系统的硬件中，固定了对外接口的定义也就相当于确定了元件的引脚，专用芯片的实现功能由FPGA芯片的编程决定。

7.如权利要求1所述的智能电器专用芯片的设计方法，其特征在于，所述FPGA芯片可以是不同公司的产品，芯片的编程工艺也既可以是基于RAM也可以是基于FLASH或反熔丝结构。

8.如权利要求1所述的智能电器专用芯片的设计方法，其特征在于，所述专用芯片数量可以是一片也可以是两片或多片。

9.如权利要求1所述的智能电器专用芯片的设计方法。其特征在于，所述专用芯片引出了部分芯片引脚作为的外部测点，在开发和调试阶段可以将芯片内的任一信号指定到这些引脚上，通过示波器、逻辑分析仪等测试和验证设计的正确性，一旦设计完成，可以重新指定这些引脚的功能。