CN106053931B - 基于soc芯片内部12位ad的继电保护装置 - Google Patents

Abstract

针对传统的继电保护装置成本高、采集精度不高、测量数据不全，测量电能精度低的问题，本发明提供一种基于SOC芯片内部12位AD的继电保护装置，其技术方案是：将电网频率存储至CPU模块内，CPU模块读取频率值，并控制AD模块本周期采集数据的采集频率与电网上一个周期的频率一致，AD模块中的ADC端口工作在多回路采集方式下。采用脉冲计数法累计电能，以时间10ms为统计周期，累计结果分成两个整数存储至RAM内，一个整数存储脉冲数值，一个整数存储整数电度。本发明简化硬件电路，在有测量CT情况下，可提供有功功率、无功功率、视在功率、功率因素、四象限电能的测量值，且电能精度可达到0.5S级。

Description

基于SOC芯片内部12位AD的继电保护装置

技术领域

本发明涉及继电保护装置，尤其是一种基于SOC芯片内部12位AD的继电保护装置。

背景技术

目前继电器保护行业常用设计：采用DSP+MCU结构模式，DSP芯片负责控制6通道同步AD采样，如有更多回路，采用2片或者3片同步AD级联，实现多通道(12、18)的交流信号采集；MCU负责显示、控制、通讯、逻辑控制等。此技术成本高，硬件电路复杂，不能高速采样。配套的DSP芯片性能要求高，因为DSP采集一组数据芯片要中断一次，这种限制不能采用高速度数据采样，行业内每周波一般是16点、32点、48点、最高也是达到每周波64点采样。或者采用MCU+FPGA(现场可编程门阵列)结构，FPGA控制AD采样数据处理，以及外部数量采集，MCU负责显示、控制、通讯、逻辑控制等。

继电保护装置普遍算法，采用FFT数字信号处理技术，信号处理能很好滤除干扰，提供动作可靠性，但是此算法对AD数据采集有苛刻要求，AD采集要根据电网频率，及时更改采样数据，达到同步采样技术。因为不同步采集，此FFT算法会影响测量精度。

硬件同步方案采用跟频电路，采用此技术保证电网信号同步，此方案成本高，硬件电路复杂。

目前继电器保护行业的测量计量功能：

(1)、只配置保护CT，不配测量CT的情况下，计算方法只兼顾保护电压、电流参数，无有功功率、无功功率、视在功率、功率因素、四象限电能的测量等功能。

(2)、保护配置测量CT的情况下，好多保护厂家，只计算出测量功率，以及功率因数，很少厂家计算出电能，就是有厂家计算出电能，由于计算方法算法偏差，电能累计过程中，电能误差远达不到精度要求。所以大部分厂家做法，就是在硬件电路上加一电能芯片，用于电能计量。此方案电能精度根据各厂家算法与电能芯片的性能可达到的精度等级也不一致，均可达到0.5级。

目前继电器保护在无测量CT情况下，采用以上的做法的原因：由于保护CT要求电流互感器在一次电流很大时，铁芯也能饱合，能较好的按比例反应一次电流值，保证保护装置动作可靠，因此继电器保护测量范围也应该具备宽范围测量，测量范围比较宽，因此测量精度不是很高。保护CT在正常电流下，测量范围二次值为1～100A，范围宽。不要求很高的准确度，准确度一般为P级；如：5P、10P等。想获得比较高测量精度都会配单独测量CT，在正常电流下保证较高的准确度，使测量准确，尤其是计量的电流互感器，要求精度更高，因为它关系到电能计费的问题，很小一点的误差反馈到一次侧将导致很大的计量偏差，所以测量一般用0.5、1.0级(0.5级一般是测量用，测量精度是0.5％)，计量用0.2级的电流互感器。

当需全电量参数，需要在柜子上加3个测量CT互感器，成本增加，但不一定能取得电能测量值，除非选择带内部电能芯片的继电保护装置。

传统的继电保护装置大部分仅做保护功能，随着电力技术与产品功能集成的趋势下，测量功能无法满足客户需求。

当需要电能数据时，在计算过程中，计算结果一般都是以浮点数据表示，一般采用IEEE754单精度浮点规范。这种浮点规范有天然不足，由于舍入、截断等操作，会造成计算误差，尤其在计算累加计算，在计算过程中堆积和扩散。电能累计就是累加过程中，如果采用粗暴浮点累加计算，计算出电能会出现不确定误差，因为电能可以从0开始累加，也有可能从几万度开始累加，这两种累加结果误差也不一样，造成电能计算的误差很大，精度很低。

总之，一种既能低成本采集到多组数据，同时又能够精确计算电能的继电保护装置亟待研发。

发明内容

针对传统的继电保护装置成本高、采集精度不高、测量数据不全，同时，无法测量电能或测量电能精度低的问题，本发明提供一种基于SOC芯片内部12位AD的继电保护装置，其具有硬件简单，计算速度快，计算电能精度高等优点。

所述的一种基于SOC芯片内部12位AD的继电保护装置，其技术方案是：所述的频率采样模块内部设置一个多路负反馈有源二阶带通滤波器滤除谐波，再连接比较器电路转换成数字信号后连接至CPU模块内部的定时器捕获接口，根据计时器时间，以计算电网频率；所述的CPU模块包括：定时器捕获接口、计时器、AD模块、DMA、RAM、计算模块。

所述的频率采样模块采集电网频率，并将电网频率存储至CPU模块内；CPU模块读取频率值，且CPU模块控制AD模块本周期采集数据的采集频率与电网上一个周期的频率一致，实现同步采样。

所述的信号采集模块的输出经模拟信号处理模块接至CPU模块，CPU模块中的AD模块中的ADC端口工作在多回路采集方式下，用以实现过量采样。

所述的模拟信号处理模块中设有放大器模块，信号采集模块的输出电压端经分压电阻分压后串联二阶RC滤波电路后输入放大器模块后输出稳定数据，并连接至CPU模块中的AD模块；直流源串联限流电阻后并联于分压电阻后端；

所述的放大器模块中包括运算放大器，二阶RC滤波电路的后端连接运算放大器的同相输入端，其反向输入端连接输出端；该运算放大器的输出端并联一阶RC滤波电路后输出稳定数据。

所述的CPU模块读取采集数据，并在计算模块中对电能进行计算，采用脉冲计数法累计电能，以时间10ms为统计周期，累计结果分成两个整数存储至CPU模块中的RAM内，一个整数存储脉冲数值，一个整数存储整数电度，用以提高精度。

本发明的有益效果是：简化硬件电路，降低产品开发难度，降低材料和生产成本，提高硬件可靠性。在仅有保护CT的情况下，除电压、电流值外，可提供有功功率、无功功率、视在功率、功率因素、四象限电能的测量值，除电能精度不能达到0.5级外，其他测量值均可保证精度。在有测量CT情况下，不需要专门的电能芯片，可提供有功功率、无功功率、视在功率、功率因素、四象限电能的测量值，且电能精度可达到0.5S级，基本满足客户内部考核使用。

附图说明

图1为本发明电路框图。

图2为信号采集模块数据示意图。

图3为计算模块中计算过程示意图。

图4为信号采集模块具体电路。

图5为模拟信号处理模块电路。

图6为CPU模块部分接线端子示意图。

图7为频率采样模块电路。

图8为AD模块中AD转换后输出数字信号控制示意图。

图9为AD模块中三重ADC模式示意图。

其中，1.多路负反馈有源二阶带通滤波器；2.比较器电路；3.放大器模块；4.二阶RC滤波电路；401.电压端二阶RC滤波电路；402.电流端二阶RC滤波电路。

具体实施方式

如图1、2所示，对于硬件电路部分，涉及硬件电路结构简单，成本低。

所述的一种基于SOC芯片内部12位AD的继电保护装置，其技术方案是：所述的频率采样模块内部设置一个多路负反馈有源二阶带通滤波器1滤除谐波后再连接比较器电路2，最后连接至CPU模块内部的计时器捕获接口，通过CPU模块内部的计时器得出时间，以计算电网频率；多路负反馈有源二阶带通滤波器1是一个以中心频率为50.3Hz的带通滤波器，带宽31Hz。

所述的频率采样模块采集电网频率，并将电网频率存储至CPU模块内；CPU模块控制AD模块本周期采集数据的采集频率与电网上一个周期的频率一致，实现同步采样。

所述的CPU模块包括：定时器捕获接口、计时器、AD模块、DMA、RAM、计算模块。

所述的AD模块中的ADC端口工作在多回路方式采集方式下，用以实现过量采样。

所述的频率采样模块输入端连接模拟信号处理模块的输出端，其内部设置一个多路负反馈有源二阶带通滤波器11后再连接比较器电路2后连接至CPU模块内部的定时器捕获接口，通过CPU模块内部计时器中的时间与上升沿或下降沿的个数确定电网频率，并将该频率数据存储在CPU模块中的RAM中。

其中，信号采集模块的输入端连接电网，用于采集电网信号，其输出端连接模拟信号处理模块后连接CPU模块中的AD模块；AD模块将信号采集模块同步采集的数据发送至DMA进而发送至RAM进行存储；AD模块的采集频率为电网上一个周期的频率。

其中，模拟信号处理模块中设有放大器模块3，信号采集模块的输出电压端经分压电阻分压后串联二阶RC滤波电路4后输入放大器模块3后输出稳定数据，并连接至CPU模块中的AD模块，直流源串联限流电阻后并联于分压电阻后端。

所述的模拟信号处理模块中设有放大器模块3，信号采集模块的输出电压端经分压电阻分压后串联二阶RC滤波电路4后输入放大器模块3后输出稳定数据，并连接至CPU模块中的AD模块；直流源串联限流电阻后并联于分压电阻后端；

所述的放大器模块3中包括运算放大器，二阶RC滤波电路4的后端连接运算放大器的同相输入端，其反向输入端连接输出端；该运算放大器的输出端并联一阶RC滤波电路后输出稳定数据。

其中，CPU模块周期的从RAM中读取数据，并计算电能，并连接电能表述装置表示电能值。

其中，信号采集模块中采集端子连接电网，后通过高-低转换及隔离模块。

同步采样的原理：频率采样模块采集模拟信号处理模块的输出端的电压信号，并在数据零点时将发出上升沿或下降沿的数字信号，将该数字信号输入定时器捕获接口；再读取计时器中的时间数据，得到电网的频率并存储；读取以同样方式获得的上一周期的电网频率数据控制信号采集模块的采集频率，因为电网频率变化慢，所以，以此方式得到同步采样的目的。

同步过采样原理：计算机程序中设置10ms读取采样周期；采用CPU内部AD采样，CPU内部有AD模块共3路AD，设置多回路采集，高速采集的数据，通过CPU模块的内部DMA缓存器，直接把采集的数据输入RAM中；因为AD模块采集要根据电网频率，及时更改采样数据，所以不能中断采集等待当时的采样频率，所以选取上一信号周期的电网频率。电网中频率变化不是特别快，根据上一个信号周期，确定下一个周期采样间隔，依据此方法可达到信号采集同步采样。

具体实施例：以三相电中的A相采样为例，由于三相交流电是由三个频率相同、电势振幅相等、相位差互差120°角的交流电路组成的电力系统，所以，B相、C相的计算方式及电路结构与A相相同。具体到本发明，信号采集模块可以采集：UA，UB，UC，IA，IB，IC，I0，UO等多路数据，最多可达到15路。

具体的，信号采集模块的电路为如图4所示的电路，电压采样端UA从电网中采样，UN为中性线端，通过连接PT，经LC滤波电路后输出电压端UA_OUT。

高-低转换及隔离模块：PT的型号是120V/7.07V。

电流采样端IA从电网中采样，IA，为中心线端，通过连接CT，经LC滤波电路后输出电流端IA_OUT。

高-低转换及隔离模块：CT的型号是100A/7.07V。

具体的，模拟信号处理模块的电路，如图5a所示，电压部分：信号采集模块中的输出电压端UA_OUT经第三电阻R3、第九电阻R9连接直流源AIN_COM，再串联电压端二阶RC滤波电路401(第五电阻R5与第三电容C3为一阶，第六电阻R6与第四电容C4为一阶)后输入放大器模块3中的运算放大器同相输入端，运算放大器的输出端反馈到本身的反向输入端，运算放大器的输出端连接一阶RC滤波电路后输出电压信号，并连接至AD模块中的AIN_UA端。

由于，采用单端AD，而交流信号是正负信号，因此在交流信号上叠加一个直流源信号，加入叠加直流源信号后，AD模块能采集到完整交流信号。

所述的直流源AIN_COM为1.5V。

运算放大器的型号是：TLC2274。

具体的，如图5b，模拟信号处理模块中的电流处理电路是：信号采集模块中的输出电流端IA_OUT经第十三电阻R13、第十九电阻R19连接直流源AIN_COM，再串联电流端二阶RC滤波电路402(第十五电阻R15与第十电容C10为一阶，第十六电阻R16与第十一电容C11为一阶)后输入放大器模块3中的运算放大器同相输入端，运算放大器的输出端反馈到本身的反向输入端，运算放大器的输出端连接一阶RC滤波电路后输出AIN_IA端。

所述运算放大器的型号是：TLC2274。

所述的直流源AIN_COM为1.5V。

具体的，如图7所示的频率采样模块，所述的多路负反馈有源二阶带通滤波器11包括放大器I，其中，频率采集输入端串联第五十一电阻R51、第三十七电容C37后连接在放大器I的反相端；放大器I的同相端连接直流源；直流源串联第五十二电阻R52后并联至第五十一电阻R51与第三十七电容C37之间；放大器I输出端并联两路负反馈电路，分别为：输出端串联第五十三电阻R53连接至反相端、输出端串联第三十六电容C36、第三十七电容C37连接至反相端；

所述的比较器电路2包括比较器，其中，放大器I的输出端串联第六十一电阻R61后连接比较器的反相端，比较器的同相端连接直流源；比较器的输出端连接第五十四电阻R54连接至反相端；比较器的输出端再并联限流电阻第六十电阻R60和滤波电容第四十一电容C41后输出采集频率。

放大器I的型号是：TLC2274，比较器的型号是：TL331。

CPU模块的型号是：STM32F429。

如图3所示，继电保护装置采集数据后存储电能的方式是：CPU模块获得采集数据，并在计算模块中对电能进行计算，其具体方法是：

采用时间M为计算周期，通过AD同步过采样环节，增加采样数据，采集大量数据后，采用平均值处理，利用基4时间FFT得出实部和虚部数据，进而得出功率、功率因数，算出基波电压、基波电流、正负序电压电流，计算功率乘以时间，得到电能；所述的电能通过选取时间T为周期对功率进行叠加，每一个周期CPU模块中断一次，每次中断，累计功率，叠加到一个设定值后，累计一个脉冲，功率清零重新叠加，依此循环计算，统计计结果分成两个整数存储，一个整数存储脉冲数值，一个整数存储整数电度；所述的时间M为10ms。

AD同步过采样环节包括同步采样环节及过量采样环节：

其中，所述的过量采样环节，设定AD模块采样为一个周期2048点，同时AD模块利用多回路方式采集，并将采集的数据通过DMA存入RAM中。

因为交流采集模块采集的信号是周期交流信号，AD模块采样时间和周期务必成整数倍数，采用基4FFT算法，一个周期可以采样64点、256点、1024、2048点。如果不成整数倍数，在计算的时候会出现谐波泄露影响测量结果。

如图9所示，所述的多回路方式采集是指：AD模块中的ADC端口工作在三重ADC模式下，通过交替触发或同时触发方式来启动ADC端口的AD转换功能，每一种启动方式对应一种数据，最多达到15路模拟量采集。多回路方式采集是目前一种常见的数据采集方式，广泛应用于现有技术中。

具体到本发明，在三相电中，本发明可以同时采集的数据共有14个，分别是：UA1，UB1，UC1，UA2，UB2，UC2，IA，IB，IC，CIA，CIB，CIC，I1，

I2。

所述的ADC端口为AD模块中具备AD转换功能的数据传输端口。

如图8所示，所述的AD模块读取电网中的数据，经过AD转换，判断电网情况，利用CPU模块的输出端口发送控制指令，控制执行机构。

原理说明：如图6、7所示，频率采样模块的频率采集输出端FREQ_HZ连接CPU模块的定时器捕获接口，其原理是：电网信号过零点时会使频率采样输出端FREQ_HZ输出一个上升沿/下降沿脉冲信号，频率采样输出端FREQ_HZ电平信号连接定时器捕获接口(CPU模块的37脚)，然后CPU模块通过内部计时器来计算电网频率与周期。根据周期和计时器的时间得到电网频率。因电网中频率变化不是特别快，可以根据上一个信号周期，确定下一个周期采样间隔，依据此方法可达到信号采集同步采样。

所述的AD过量采样环节：采用芯片内部12位AD模块，精度比较低，为了提高采样精度，根据AD模块采样速率，AD数据存储空间，CPU数据处理速度等综合因数考虑采样点数。本申请采用一周期2048点采样。电网频率为50hz，采样率102400Hz/s。采用平均技巧，即对模拟输入多次采样，取所有转换结果的均值。此方法有助于消除模拟输入上的噪声或错误转换的影响。使用此方法时，采样数为2的倍数。每个周期2048点数据，把这些数据相邻8个数据累加一个数据，累加后变成256个数据。

所述的基4时间FFT算法，由于CPU模块计算能力所限制，本发明算法采用基4时间抽取FFT算法，综合以上考虑，采用256点FFT采样，而AD是2048点采样，所以8个数据累加成一个数据，参与计算。

计算结果属于频率分量，能分解出各次谐波的分量的实数部分和虚数部分，用U_Rk、U_jk、I_Rk、I_jk代表电压和电流的各次谐波实部和虚部。根据以下公式计算出电压、电流、有功功率和无功功率。根据公式计算出功率。

基波电压电流：

功率计算：

PF＝P/S

所述的电能计算：采用脉冲模式校验，优选的，设置1度电采用3200脉冲，将时间分成1ms模式，也就是每个脉冲电能是1125wh就累加一个脉冲，得到电能数据后，在电能表述装置上表现出来。

具体的，电能累加需要计算功率和时间，功率和时间相乘就是电能。时间计算，T＝1ms的时间模式，在CPU内部做一个1ms中断，每次中断后，根据功率累计一次电能；统计结果分成两个整数存储，一个整数存储脉冲数值，一个整数存储整数电度。比如360.6度，度计数是：360；小数计数是1920(1920/3200＝0.6)。采用这种分离方法计量能解决浮点累计误差因数，提高计量精度，能使精度达到0.5s。

Claims (10)

1.一种基于SOC芯片内部12位AD的继电保护装置，包括CPU模块、频率采样模块、信号采集模块，和模拟信号处理模块，所述的CPU模块包括：定时器捕获接口、计时器、AD模块和RAM，其特征是：

所述的频率采样模块内部设置一个多路负反馈有源二阶带通滤波器（1）滤除谐波，再连接比较器电路（2）转换成数字信号后连接至定时器捕获接口，并根据计时器时间，得到电网频率；

所述的频率采样模块采集电网频率，并将电网频率存储至CPU模块内；CPU模块控制AD模块本周期采集数据的采集频率与电网上一个周期的频率一致，实现同步采样；

所述的信号采集模块的输出经模拟信号处理模块连接至AD模块，AD模块中的ADC端口工作在多回路采集方式下，用以实现过量采样；

所述的CPU模块读取采集数据，采用脉冲计数法累计电能，以时间10ms为统计周期，统计结果分成两个整数存储至RAM内，一个整数存储脉冲数值，一个整数存储整数电度，用以提高精度。

2.根据权利要求1所述的一种基于SOC芯片内部12位AD的继电保护装置，其特征是：

所述的多路负反馈有源二阶带通滤波器（1）包括放大器I，其中，频率采集输入端串联第五十一电阻（R51）、第三十七电容（C37）后连接在放大器I的反相端；放大器I的同相端连接直流源；直流源串联第五十二电阻（R52）后并联至第五十一电阻（R51）与第三十七电容（C37）之间；放大器I输出端并联两路负反馈电路，分别为：输出端串联第五十三电阻（R53）连接至反相端、输出端串联第三十六电容（C36）、第三十七电容（C37）连接至反相端；

所述的比较器电路（2）包括比较器，其中，放大器I的输出端串联第六十一电阻（R61）后连接比较器的反相端，比较器的同相端连接直流源；比较器的输出端连接第五十四电阻（R54）连接至反相端；比较器的输出端再并联限流电阻第六十电阻（R60）和滤波电容第四十一电容（C41）后输出采集频率。

3.根据权利要求2所述的一种基于SOC芯片内部12位AD的继电保护装置，其特征是：所述的直流源为1.5V。

4.根据权利要求1所述的一种基于SOC芯片内部12位AD的继电保护装置，其特征是：所述的多路负反馈有源二阶带通滤波器（1）是一个以中心频率为50.3Hz的带通滤波器，带宽31Hz。

5.根据权利要求1所述的一种基于SOC芯片内部12位AD的继电保护装置，其特征是：模拟信号处理模块中设有放大器模块（3）和二阶RC滤波电路（4），信号采集模块的输出电压端经分压电阻分压后串联二阶RC滤波电路（4）后输入放大器模块（3）后输出稳定数据，并连接至的AD模块；直流源串联限流电阻后并联于分压电阻后端；

所述的放大器模块（3）中包括运算放大器，二阶RC滤波电路（4）的后端连接运算放大器的同相输入端，反向输入端连接其输出端；该运算放大器的输出端并联一阶RC滤波电路后输出稳定数据。

6.根据权利要求5所述的一种基于SOC芯片内部12位AD的继电保护装置，其特征是：所述运算放大器为TLC2274。

7.根据权利要求1所述的基于SOC芯片内部12位AD的继电保护装置，其特征是：所述信号采集模块包括高-低转换及隔离模块、采集端子以及接L-C滤波电路；其中，高-低转换及隔离模块的前端连接采集端子采集电网信号，高-低转换及隔离模块的后端连接L-C滤波电路后，输出电网的模拟信号。

8.根据权利要求7所述的基于SOC芯片内部12位AD的继电保护装置，其特征是：所述的高-低转换及隔离模块在电压侧为PT-120V/7.07V；电流侧为CT-100A/7.07V。

9.根据权利要求1所述的基于SOC芯片内部12位AD的继电保护装置，其特征是：CPU模块的型号是：STM32F429。

10.根据权利要求1所述的基于SOC芯片内部12位AD的继电保护装置，其特征是：所述的脉冲计数法为：选取时间1ms为周期对功率进行叠加，每一个周期CPU模块中断一次，每次中断，累计功率，叠加到1125wh时，累计一个脉冲，功率清零重新叠加，依此循环累计，达到3200个脉冲计一个单位电能。