CN103439590B - 一种电能监测dsp控制系统 - Google Patents

Abstract

本发明公开了一种电能监测DSP控制系统，该系统包括硬件接口与底层驱动、DSP控制架构、实时测量设计、数据通讯和系统纠错处理，所述DSP软件架构包括初始化模块(在main()函数中进行初始化，即DSP/BIOS内核启动之前完成初始化)、AD采样模块、双口RAM模块、实时监测模块、闪变测量模块、骤升骤降中断监测模块、暂态捕捉模块、高速记录模块和波形记录模块。本系统主要从可靠性、实时性和前沿等方面，解决多路数据采集与跟踪，为DSP提供实时的测量数据；GPS校时模块实现自动化系统时间统一的基本要求，本系统还包括DSP与CPU之间数据交互的传输媒介，解决了数据交互冲突等问题。

Description

一种电能监测DSP控制系统

技术领域

本发明设计电力智能控制领域，具体涉及一种电能监测DSP控制系统。

技术背景

随着国内电力系统快速发展，对电能质量的要求不断提高，而国内相关测量技术产品应用不广泛，所以，吸引了一些科研单位的技术研究。电能质量分析仪是一种对电网或者设备供电质量及消耗电能量进行监测和分析的专用仪表，通过专业的分析软件可以帮助用户定位、预测、防止、诊断和排除配电系统的故障，并且能够进行长期的负载研究分析和节能评估。

发明内容

本发明要解决的技术问题在于提供一种高精度、高效率和实时监测的电能监测系统。

为解决上述技术问题，本发明通过以下技术方案来实现：一种电能监测DSP控制系统，该系统包括硬件接口与底层驱动、DSP控制架构、实时测量设计、数据通讯和系统纠错处理，所述DSP软件架构包括初始化模块(在main()函数中进行初始化，即DSP/BIOS内核启动之前完成初始化)、AD采样模块、双口RAM模块、实时监测模块、闪变测量模块、骤升骤降中断监测模块、暂态捕捉模块、高速记录模块和波形记录模块。

DSP系统中用到三个硬件中断，即两个AD采样的EOC信号经EDMA触发的中断和频率测量中断，设定AD的中断优先级小于频率测量中断，AD采样是通过EDMA实现PING-PONG方式采样，即每半周波触发一次CPU中断。

DSP/BIOS支持16个硬件中断优先级，E80的DSP应用软件使用了一个软件中断，相对时间调度中断，其由AD采样硬件中断触发，软件中断任务 是抢断式的，即高优先级的任务可以抢断低优先级的任务，而硬件中断不可抢断，所以硬件中断和软件中断需成对出现的。

进一步的，所述实时测量还包括时间基准采样，UNIX时间+毫秒(范围2000.00.0000:00:00到2099.12.3123:59:59)，PPC实时更新时间，并将时间(UNIX时间+毫秒)放到双口RAM中，供DSP读取。

频率计算，输入量为三相电压信号，输出系统频率、AD采样控制信号，通过将三相电压信号引入FPGA进行处理，让其输出一路的方波和N次方(N＝单周波采样点数)倍频率的方波，过零检测环节将三相电压正弦信号转换为同相位的方波，FPGA将三相方波信号通过逻辑或的方式转换为同频率的一路方波，将方波信号引入GPIO(GP2P12)触发中断，并控制定时器的计数，实现频率的测量。

采样控制，FPGA输出频率为逻辑或输出方波频率的1024倍频的方波，将所输出方波引入ADC芯片的HOLDX管教，控制AD转换的起始时刻，实现同步采样，通过绝对时间线程，判断是否到1s、3s、10s和可设置的实时时间进行标记，并启动计算流程，计算流程根据计算标记启动相应时间间隔的计算，每次时间间隔的计算都将由DSP计算出来的采样间隔结果传给FPGA，如果FPGA计算出来的采样间隔与DSP计算有偏差，则以DSP的计算结果为准。

进一步的，所述实时测量设计包括的谐波、间谐波监测，输入量为10个周波采样值，输出量为5Hz分辨率分量的向量，通过子组算法计算为基波向量、间谐波向量、谐波畸变率、谐波向量、谐波畸变率、谐波相角等。

间谐波的计算采用素因子算法，10周波的5120个采样点经过5次1024点的FFT和1024次的5点FFT，再经CRT映射得到间谐波计算的实部和虚部的结果，综合统计主要包括基波向量的提取，间谐波向量和畸变率的计算，谐波 向量、相角和畸变率的计算。

1024点的FFT采用DSP6747的FFT算法库函数，5点FFT采用5点的WFTA计算公式，电流谐波和间谐波的计算方法与电压相同。(间)谐波结果统计采用子组算法间谐波的测量可以在3s测量基础上，综合出3min、10min或2h的测量值，综合方法是取所选时间间隔内的3s测量值的均方根，即：

$U_{ih\_x}=\sqrt[2]{\frac{1}{m}\underset{k=1}{\overset{m}{\mathrm{\Σ}}}{u}_{ihk\_3s}^2}.$

进一步的，所述实时测量设计包含电压偏差和电压波动，电压偏差输入量为10cycle电压RMS，输出量为电压偏差Uminus、Uplus，电压偏差为电压RMS偏离标称电压的幅度占标称电压的百分比，包括电压正偏差Uminus和电压负偏差Uplus，正负电压偏差都取绝对值结果，其输出包括相电压和线电压的偏差，所以电压偏差的输出数据个数取决于接线方式。

电压波动计算，电压波动值为电压均方根值的两个极值U_max和U_min之差△U，常以额定电压U_nom的百分数表示其相对百分值，即，

输入量为半周波的RMS，输出量为波动最大值、最小值和平均值。

进一步的，所述实时测量设计包含闪变计算，

测量10min短时闪变值Pst，2h长时闪变值Plt，输入量为电压半周波采样值，输出量为短时闪变Pst、长时间闪变Plt，闪变模型，模型严格按照IEC_61000-4-15的要求，其主要包括以下几个环节，平方检测、带通加权滤波、平方一阶低通滤波、统计评价环节，闪变算法输入为单周期采样64点的采样值。

进一步的，所述实时测量设计包括瞬态捕捉设计，预先设置一个标准波 形，每个采样值与标准波形进行判断，需要定期相位同步和幅值刷新，包括改变标准波形的基波频率、幅值和初始相位的判断；输入量为AD采样值，单周周期1024个点，共51.2K，及其对应的初始相位，标准波形，上下限值，输出量为瞬态持续时间、瞬态发生的幅值，记录方式为SOE格式。

进一步的，所述实时测量设计包括合格统计率计算，主要包括电压偏差合格率、闪变合格率、频率合格率，在最小统计时间方面，电压偏差以分钟为单位、频率合格率以秒为单位、闪变未给出，合格率统计方法：

进一步的，所述实时测量设计还包括95％合格概率值计算，其主要用于电压三相不平衡、谐波、间谐波，95％概率值是针对一段时间的，将测量时间段内的各个测量值进行从大到小排序，5％大的值作为95％概率值；当统计样本不够时，可取5％大值的附近几个值的平均值，95％概率值的时间可设置，其统计最小单位为150cycle，统计周期为统计开始时的定时记录时间间隔。

进一步的，所述实时测量设计还包括SOE事件记录，预定的SOE格式包括，UNIX+毫秒时间、大类号、子类号和记录值，由于SOE需要实时存储，同时要求掉电不丢失，所以在DSP中产生的SOE要实时的传给PPC来存储，DSP根据SOE的事件格式产生SOE记录；当时间个数满N个或者距离上次上传SOE满10ms时，则将SOE通过双口RAM传给PPC，PPC收到SOE数据后将其存到内存中。

本系统主要从可靠性、实时性和前沿等方面，解决多路数据采集与跟踪，为DSP提供实时的测量数据；GPS校时模块实现自动化系统时间统一的基本要求，本系统还包括DSP与CPU之间数据交互的传输媒介，解决了数据交互冲突等问题。

附图说明

图1为本发明DSP相关硬件接口示意图；

图2为本发明AD采样流程图；

图3为本发明频率捕捉和采样控制硬件连接图；

图4为本发明频率中断服务函数流程图；

图5为本发明谐波计算流程图；

图6为本发明闪变计算流程图；

图7为本发明瞬间状态扰动判断流程图；

图8为本发明合格率统计流程图；

图9为本发明95％概率值统计流程图；

图10为本发明SOE事件处理流程图；

具体实施方式

DSP相关硬件接口，图1所示，DSP EMIFA片选：DSP的四个EMIFA片选(CS2/3/4/5)已全部用到，CS2/3分别用于外扩两片ADC的片选，CS4用于双口RAM通信，CS5用于给FPGA读写命令和数据(包括DI/DO和采样间隔闭环控制)；DSP硬件中断部分：包括两个ADC的采样结束信号EOC和一个频率测量中断。IO输出：有四个IO口输出，DSP正常运行LED、WatchDog、DSPtoPPC告知中断信号、AD复位。AD模拟输入端:总共12路输入----ABC三相小电流和大电流总共6路，I4、V4、电压ABC三相、一路基准校验输入。

IO定义:IO口相关的定义和功能描述如下表：

LED和WD通过DSP/BIOS的PRD模块循环输出；当DSP往DRAM写数据时通过DSPtoPPCACK管脚触发一个脉冲，PPC接收到下降沿则读取数据；AD复位在DSP初始化程序时拉低IO口复位AD。EOC0/1由ADC芯片在采样数据放入采样结果寄存器的时候输出，经FPGA处理后进入DSP，通知DSP读取数据。频率测量信号来自FPGA(或过零检测电路)，通过中断和DSP 32位计数器进行频率测量，DSP计数器的计数频率基准为24MHz。

EDMA采样控制流程，图2所示，首先，当一次采样完成，AD芯片会产生EOC，EOC通过GPIO触发EDMA读取数据，将AD采样值从AD芯片转移到PING-PONG缓冲区中。此处使用1路EDMA通道和两路EDMA LINK通道。当搬运的数据为半个周波的采样数据时，通过EDMA的CHAIN功能触发另外一路DMA将数据中PING-PONG缓冲区转移到采样缓冲区，并通知CPU处理数据。

实施例一

基于BIOS的DSP软件模块划分，如下表：

DSP控制架构中用到三个硬件中断，AD采样的EOC信号经EDMA触发的中断和频率测量，设定AD的中断优先级小于频率测量中断，AD采样是通过EDMA实现PING-PONG方式采样，即每半周波触发一次CPU中断。

DSP/BIOS支持16个硬件中断优先级，E80的DSP应用软件使用了一个软件中断，相对时间调度中断，其由AD采样硬件中断触发，软件中断任务是抢断式的，即高优先级的任务可以抢断低优先级的任务，而硬件中断不可抢断，所以硬件中断和软件中断一般成对出现的。

实施例二

时间基准，UNIX时间+毫秒(范围2000.00.00 00:00:00到2099.12.31:23.59.59)，PPC实时更新时间，并将时间(UNIX时间+毫秒)放到双口RAM中，供DSP读取。

频率计算与采用控制，图3所示，频率计算，输入量为三相电压信号，输出系统频率、AD采样控制信号，通过通过将三相电压信号引入FPGA进行处理，让其输出一路的方波和N次方(N＝单周波采样点数)倍频率的方波，过零检测环节将三相电压正弦信号转换为同相位的方波，FPGA将三相方波信号通过逻辑或的方式转换为同频率的一路方波，将方波信号引入GPIO(GP2P12)触发中断，并控制定时器的计数，实现频率的测量。采样控制，FPGA输出频率为逻辑或输出方波频率的1024倍频的方波，将所输出方波引入ADC芯片的HOLDX管教，控制AD转换的起始时刻，实现同步采样。

频率测量方法，图4所示，DSP的GPIO口监测支持上升或者下降沿触发中断。

当下降沿到来时累计定时器计数值，通过绝对时间线程，判断是否到1s、3s、10s和可设置的实时时间进行标记，并启动计算流程。计算流程根据计算标记启动相应时间间隔的计算。每次时间间隔的计算都将由DSP计算出来的采样间隔结果传给FPGA，如果FPGA计算出来的采样间隔与DSP计算有偏差，则以DSP的计算结果为准。

实施例三

图5所示，间谐波的计算采用素因子算法，10周波的5120个采样点经过5次1024点的FFT和1024次的5点FFT，再经CRT映射得到间谐波计算的实部和虚部的结果，综合统计主要包括基波向量的提取，间谐波向量和畸变率的计算， 谐波向量、相角和畸变率的计算；

1024点的FFT采用DSP6747的FFT算法库函数，5点FFT采用5点的WFTA计算公式，电流谐波和间谐波的计算方法与电压相同。(间)谐波结果统计采用子组算法间谐波的测量可以在3s测量基础上，综合出3min、10min或2h的测量值，综合方法是取所选时间间隔内的3s测量值的均方根，即：

$U_{ih\_x}=\sqrt[2]{\frac{1}{m}\underset{k=1}{\overset{m}{\mathrm{\Σ}}}{u}_{ihk\_3s}^2}.$

实施例四

电压偏差和电压波动，电压偏差输入量为10cycle电压RMS，输出量为电压偏差Uminus、Uplus，电压偏差为电压RMS偏离标称电压的幅度占标称电压的百分比，包括电压正偏差Uminus和电压负偏差Uplus，正负电压偏差都取绝对值结果，其输出包括相电压和线电压的偏差，所以电压偏差的输出数据个数取决于接线方式。

电压波动为一系列电压变动或连续的电压偏差，电压波动值为电压均方根值的两个极值U_max和U_min之差△U，常以额定电压U_nom的百分数表示其相对百分值，即

$\mathrm{\Δ}V=\frac{\mathrm{\Δ}U}{U_N}\×100\%=\frac{U_{max}-U_{min}}{U_N}\×100\%;$

150circle输入量：半周波的RMS；

150circle输出量：波动最大值、最小值、平均值；

150circle算法：

每半周波：

比较三个相邻RMS[0]/RMS[1]/RMS[2]的RMS值，如果RMS[1]>RMS[0]&& RMS[1]>RMS[2]，则取RMS_MAX＝RMS[1]；如果RMS[1]<RMS[0]&&RMS[1]<RMS[2]，则取RMS_Min＝RMS[1]；

当发生上述两种情况时，计算半周波波动值，flu_half＝RMS_MAX-RMS_Min。

当flu_half大于限值(待定，建议取0.004)，则保存该值，并做累加处理。

每10个周波：

以半周波计算数据为基准，计算所保存的flu_half值的最大值和最小值，并保存，同时计算半周波时所累加的结果进行平均；

每150周波：

以10周波计算数据为基准，计算所保存的电压波动的最大值和最小值，并保存；同时计算半周波时所累加的结果进行平均。

得到3s钟的波动最大值、最小值、平均值。

实施例五

DSP闪变计算，测量10min短时闪变值Pst，2h长时闪变值Plt。输入：电压半周波采样值(单周期64点)；输出：短时闪变Pst、长时间闪变Pl；闪变测量

模型严格按照IEC_61000-4-15的要求，其主要包括以下几个环节，平方检测、带通加权滤波、平方一阶低通滤波、统计评价环节，闪变算法输入为单周期采样64点的采样值。

闪变值计算流程如图6所示，采样值为单周期采样512点，闪变主要反映电压有效值的波动状况，所以为了较小计算量，只需用于闪变计算的为单周期采样64点的采样值。

实施例六

DSP瞬态捕捉，图7所示，预先设置一个标准波形，每个采样值与标准波形 进行判断，需要定期相位同步和幅值刷新，包括改变标准波形的基波频率、幅值和初始相位的判断；输入量为AD采样值，单周周期1024个点，共51.2K，及其对应的初始相位，标准波形，上下限值，输出量为瞬态持续时间、瞬态发生的幅值，记录方式为SOE格式。

实施例七

DSP合格率统计，主要包括电压偏差合格率、闪变合格率、频率合格率，在最小统计时间方面，电压偏差以分钟为单位、频率合格率以秒为单位、闪变未给出，合格率统计方法：

其处理流程如图8，

统计项：

实时存储：累计不合格次数+累计统计时间+当前时间Unix＝(1+1+3)*3＝15个16位unsigned int。天累计数及不合格数数组：(1+1+1)*2*366＝2196个unsiged in；总共占用铁电大小：15*2+2196*2＝4.3k Byte。

实施例八

DSP中95％概率值，其主要用于电压三相不平衡、谐波、间谐波，95％概率值是针对一段时间的，将测量时间段内的各个测量值进行从大到小排序，5％大 的值作为95％概率值；当统计样本不够时，可取5％大值的附近几个值的平均值，95％概率值的时间可设置，其统计最小单位为150cycle，统计周期为统计开始时的定时记录周期，其处理流程为图9所示，说明：95％值计算数组个数定义为10min内的50cycle个数，由于频率范围是42.5～57.5Hz,所以10min的150cycle个数为510～690个，故定义的数组大小为：690*5％，为25个数，如定时记录的时间比10min小时，数组排序个数按比例减小。

实施例九

DSP中SOE事件记录，预定的SOE格式包括：UNIX+毫秒时间、大类号、子类号和记录值，由于SOE需要实时存储，同时要求掉电不丢失，所以在DSP中产生的SOE要实时的传给PPC来存储，SOE在DSP、双口RAM和PPC之间的处理流程如图10所示，DSP根据SOE的事件格式产生SOE记录，当时间个数满N个或者距离上次上传SOE满10ms时，则将SOE通过双口RAM传给PPC，PPC收到SOE数据后将其存到铁电中。

Claims (8)

1.一种电能监测DSP控制系统，其特征在于：该系统包括硬件接口与底层驱动、DSP软件架构、实时测量设计、数据通讯和系统纠错处理，所述DSP软件架构包括初始化模块、AD采样模块、双口RAM模块、实时监测模块、闪变测量模块、骤升骤降中断监测模块、暂态捕捉模块、高速记录模块和波形记录模块，其中初始化模块用于在main()函数中进行初始化，即DSP/BIOS内核启动之前完成初始化；

DSP软件架构中用到三个硬件中断，即两个AD采样EOC信号经EDMA触发的中断和频率测量中断，设定AD采样EOC信号经EDMA触发的中断优先级小于频率测量中断，AD采样是通过EDMA实现PING-PONG方式采样，即每半周波触发一次CPU中断，使得AD采样与DSP处理单元并行工作；

DSP/BIOS支持16个硬件中断优先级，E80的DSP使用了一个软件中断，即相对时间调度中断，其由AD采样硬件中断触发，软件中断任务是抢断式的，即高优先级的任务可以抢断低优先级的任务，而硬件中断不可抢断，所以硬件中断和软件中断需要成对出现；

所述实时测量设计包括时间基准采样和频率偏差，UNIX时间+毫秒，范围从2000.00.0000:00:00到2099.12.31 23:59:59，PPC实时更新时间，并将时间放到双口RAM中，供DSP读取；

频率计算，输入量为三相电压信号，输出量为系统频率、AD采样控制信号，通过将三相电压信号引入FPGA进行处理，让其输出一路方波频率为N次方倍频的方波，其中N＝单周波采样点数，过零检测环节将三相电压正弦信号转换为同相位的方波，FPGA将三相方波信号通过逻辑或的方式转换为同频率的一路方波，将方波信号引入GPIO触发中断，并控制定时器的计数，实现频率的测量；

采样控制，FPGA输出方波，所述FPGA输出方波的输出方式为逻辑或、频率为1024倍频，将所输出方波引入ADC芯片的HOLDX管脚，控制AD转换的起始时刻，实现同步采样，通过绝对时间线程，判断是否到1s、3s、10s和可设置的实时时间，若到了则进行标记，并启动计算流程，计算流程根据计算标记启动相应时间间隔的计算，每次时间间隔的计算都将由DSP计算出来的时间间隔结果传给FPGA，如果FPGA计算出来的时间间隔与DSP计算有偏差，则以DSP的计算结果为准。

2.根据权利要求1所述的电能监测DSP控制系统，其特征在于：所述实时测量设计包括谐波、间谐波监测，输入量为10个周波采样值，输出量为5Hz分辨率分量的向量，通过子组算法计算为基波向量、间谐波向量、谐波畸变率、谐波向量、谐波相角；

间谐波的计算采用素因子算法，10周波的5120个采样点经过5次1024点的FFT和1024次的5点FFT，再经CRT映射得到间谐波计算的实部和虚部的结果，综合统计主要包括基波向量的提取，间谐波向量和畸变率的计算，谐波向量、相角和畸变率的计算；

1024点的FFT采用DSP6747的FFT算法库函数，5点FFT采用5点的WFTA计算公式，电流谐波和间谐波的计算方法与电压相同，谐波、间谐波结果统计采用子组算法，谐波、间谐波的测量是在3s测量基础上，综合出3min、10min或2h的测量值，综合方法是取所选时间间隔内的3s测量值的均方根，即：

其中U_{ih_x}为谐波、间谐波的均方根，u_{ihk_3s}为谐波、间谐波3秒测量值，m为测量次数。

3.根据权利要求1所述的电能监测DSP控制系统，其特征在于：所述实时 测量设计包含电压偏差和电压波动，电压偏差输入量为10cycle电压RMS，输出量为电压偏差Uminus、Uplus，电压偏差为电压RMS偏离标称电压的幅度占标称电压的百分比，包括电压正偏差Uminus和电压负偏差Uplus，电压正偏差及电压负偏差都取绝对值结果，其输出包括相电压和线电压的偏差，所以电压偏差的输出数据个数取决于接线方式；

电压波动计算，电压波动值△U为电压均方根值的两个极值，最大值U_max和最小值U_min之差，常以额定电压U_N的百分数表示其相对百分值，即， 输入量为半周波的RMS，输出量为波动最大值、最小值和平均值。

4.根据权利要求1所述的电能监测DSP控制系统，其特征在于：所述实时测量设计包含闪变计算，测量10min短时闪变值Pst，2h长时闪变值Plt，输入量为电压半周波采样值，输出量为短时闪变值Pst、长时闪变值Plt、闪变模型，所述闪变模型严格按照IEC_61000-4-15的要求，其主要包括以下几个环节，平方检测、带通加权滤波、平方一阶低通滤波、统计评价环节，闪变算法输入为单周期采样64点的采样值。

5.根据权利要求1所述的电能监测DSP控制系统，其特征在于：所述实时测量设计包括瞬态捕捉设计，预先设置一个标准波形，每个采样值与标准波形进行判断，需要定期相位同步和幅值刷新，包括改变标准波形的基波频率、幅值和初始相位的判断；输入量为AD采样值及其对应的初始相位、标准波形、上下限值，其中AD采样值为单周周期1024个点，共51.2K，输出量为瞬态持续时间、瞬态发生的幅值，记录方式为SOE格式。

6.根据权利要求1所述的电能监测DSP控制系统，其特征在于：所述实时测量设计包括合格率统计计算，主要包括电压偏差合格率、闪变合格率、频率 合格率，在最小统计时间方面，电压偏差以分钟为单位、频率合格率以秒为单位、闪变未给出，合格率统计方法：

7.根据权利要求1所述的电能监测DSP控制系统，其特征在于：所述实时测量设计还包括95％合格概率值计算，其主要用于电压三相不平衡、谐波、间谐波，95％合格概率值是针对一段时间的，将测量时间段内的各个测量值进行从大到小排序，5％大的值作为95％合格概率值；当统计样本不够时，可取5％大值的附近几个值的平均值，95％合格概率值的时间可设置，其统计最小单位为150cycle，统计周期为统计开始时的定时记录时间间隔。

8.根据权利要求1所述的电能监测DSP控制系统，其特征在于：所述实时测量设计还包括SOE事件记录，预定的SOE格式包括：UNIX时间+毫秒、大类号、子类号和记录值，由于SOE需要实时存储，同时要求掉电不丢失，所以在DSP中产生的SOE要实时的传给PPC来存储，DSP根据SOE的事件格式产生SOE记录；当时间个数满N个或者距离上次上传SOE满10ms时，则将SOE通过双口RAM传给PPC，PPC收到SOE数据后将其存到内存中。