CN115480708B - 一种分时复用局部存储器访问的方法 - Google Patents

一种分时复用局部存储器访问的方法 Download PDF

Info

Publication number
CN115480708B
CN115480708B CN202211241638.5A CN202211241638A CN115480708B CN 115480708 B CN115480708 B CN 115480708B CN 202211241638 A CN202211241638 A CN 202211241638A CN 115480708 B CN115480708 B CN 115480708B
Authority
CN
China
Prior art keywords
processing module
cpu
local memory
working
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211241638.5A
Other languages
English (en)
Other versions
CN115480708A (zh
Inventor
李磊
罗明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Xincan Technology Co ltd
Original Assignee
Chengdu Xincan Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Xincan Technology Co ltd filed Critical Chengdu Xincan Technology Co ltd
Priority to CN202211241638.5A priority Critical patent/CN115480708B/zh
Publication of CN115480708A publication Critical patent/CN115480708A/zh
Application granted granted Critical
Publication of CN115480708B publication Critical patent/CN115480708B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0647—Migration mechanisms
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本申请公开了一种分时复用局部存储器访问的方法，该方法包括：步骤1：为局部存储器分配全局地址，步骤2：CPU下发配置信息，步骤3：信号处理模块配置完成后准备启动，步骤4：信号处理模块开始工作，多路选择器将访问接口切换到信号处理模块，该模块工作结束后拉发出结束中断，步骤5：CPU收到中断信号后，进入中断处理程序，多路选择器将访问接口切换为CPU访问，CPU可根据指令进行局部存储器数据的处理，本申请的局部存储器接口通过多路数据选择器分别与CPU和信号处理模块连接，通过CPU与信号处理模块分时复用的方法访问局部存储器，CPU能够直接访问局部存储器与信号处理模块进行数据交互，减小了数据搬移的开销和CPU访问外部主存数据的延迟。

Description

一种分时复用局部存储器访问的方法
技术领域
本发明涉及存储器访问方法，具体涉及一种分时复用局部存储器访问的方法。
背景技术
随着中央处理器技术和片上系统技术的发展，系统级芯片的数据处理能力有了极大的提升。
计算机体系中普遍采用计算和存储分离的结构，计算单元根据指令从内存中读取数据，处理完成后写回内存。因此，芯片的性能提升对数据的存取速度，运算速度都提出了新的要求。
通常大规模数据源在SOC中首先通过数字信号处理模块进行前置处理，CPU根据指令进行进一步处理。由于CPU访问主存数据路径较长，速度较慢，CPU的访存速度逐渐成为了制约CPU性能的重要因素。缓存技术则是为了缓解CPU的存取数据速率瓶颈而出现，缓存的存取速度相比主存有着极大的提升。然而，对于非频繁使用的数据，当缓存未命中时，访问数据通常需要经过总线存取数据，使得CPU访问外部数据延迟较高，难以适应中央处理器内部高速的数据处理能力，造成SOC性能降低。
发明内容
为解决上述背景技术中提出的问题，本发明提供一种分时复用局部存储器访问的方法以解决现有CPU访问外部数据延迟较高的问题。
为实现上述目的，本发明提供如下技术方案：
一种分时复用局部存储器访问的方法，该方法包括：
步骤1：首先将局部存储器分配全局地址空间，CPU可通过局部存储器对应的全局地址空间访问局部存储器，信号处理模块通过特定接口访问局部存储器；
步骤2：CPU根据指令下发信号处理模块的配置信息；
步骤3：信号处理模块配置完成后，CPU下发信号处理模块启动信号，等待信号处理模块访存结束发出中断；
步骤4：信号处理模块开始工作，置起工作标志信号，多路选择器根据工作标志信号将访问局部存储器接口切换到信号处理模块，信号处理模块工作结束后拉低工作标志信号，同时发出模块访存结束中断；
步骤5：CPU接收到信号处理模块访存结束中断后，进入中断处理程序，多路选择器将访问局部存储器接口切换为CPU访问。
优选地，步骤4中的信号处理模块具体工作方法包括：
步骤4-1：前置处理模块开始工作，置起工作标志信号，多路选择器根据工作标志信号将访问局部存储器接口切换到前置处理模块，前置处理模块工作结束后拉低工作标志信号，同时发出前置处理模块访存结束中断；
步骤4-2：CPU接收前置处理模块访存结束中断，进入中断处理程序，下发后置处理模块的启动信号；
步骤4-3：后置处理模块开始工作，置起工作标志信号，多路选择器根据工作标志将访问局部存储器接口切换到后置处理模块，该模块在工作结束后拉低工作标志信号，发出访存结束中断。
优选地，CPU可访问主存并进行数据交互。
与现有技术相比，本发明的有益效果是：
本申请设置局部存储器，将局部存储器接口通过多路数据选择器分别与CPU和信号处理模块连接，在工作流程中，信号处理模块将数据写入局部存储器，通过CPU与信号处理模块分时复用的方法访问局部存储器，CPU能够直接访问局部存储器与信号处理模块进行数据交互，减小了数据搬移的开销，降低了CPU访问外部主存数据的延迟时间。
附图说明
图1是一种分时复用局部存储器访问的方法的流程结构示意图；
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例1
如图1所示，一种分时复用局部存储器访问的方法，该方法包括：
步骤1：首先将局部存储器分配全局地址空间，CPU可通过局部存储器对应的全局地址空间访问局部存储器，信号处理模块通过特定接口访问局部，同时CPU可访问主存并进行数据交互；
步骤2：CPU根据指令下发信号处理模块的配置信息；
步骤3：信号处理模块配置完成后，CPU下发信号处理模块启动信号，等待信号处理模块访存结束发出中断；
步骤4：信号处理模块开始工作，置起工作标志信号，多路选择器根据工作标志信号将访问局部存储器接口切换到信号处理模块，信号处理模块工作结束后拉低工作标志信号，同时发出模块访存结束中断；
步骤5：CPU收到模块访存结束中断信号后，进入中断处理程序，此时多路选择器根据工作状态将访问局部存储器接口切换为CPU访问，后续CPU可以根据指令进行局部存储器数据的进一步处理。
在本实施例中，本申请设置局部存储器，将局部存储器接口通过多路数据选择器分别与CPU和信号处理模块连接，在工作流程中，信号处理模块将数据写入局部存储器，通过CPU与信号处理模块分时复用的方法访问局部存储器，CPU能够直接访问局部存储器与信号处理模块进行数据交互，减小了数据搬移的开销，降低了CPU访问外部主存数据的延迟时间。
实施例2
本实施例与实施例1的区别在于：如图1所示，步骤4中的信号处理模块具体工作方法包括：
步骤4-1：前置处理模块开始工作，置起工作标志信号，多路选择器根据工作标志信号将访问局部存储器接口切换到前置处理模块，前置处理模块工作结束后拉低工作标志信号，同时发出前置处理模块访存结束中断；
步骤4-2：CPU接收前置处理模块访存结束中断，进入中断处理程序，下发后置处理模块的启动信号；
步骤4-3：后置处理模块开始工作，置起工作标志信号，多路选择器根据工作标志将访问局部存储器接口切换到后置处理模块，后置处理模块在工作结束后拉低工作标志信号，发出后置处理模块访存结束中断。
在本实施例中，信号处理模块分为前置处理模块和后置处理模块，前置处理模块可执行前置处理功能，例如设置一些参数、修改取样器的设置、脚本预处理等操作，后置处理模块可执行后置处理功能，例如处理响应数据，提取值等操作，通过前置处理模块和后置处理模块可将数据整合并写入局部存储器方便CPU的访问和处理。

Claims (3)

1.一种分时复用局部存储器访问的方法，其特征在于，该方法包括：
步骤1：首先将局部存储器分配全局地址空间，CPU可通过局部存储器对应的全局地址空间访问局部存储器，信号处理模块通过特定接口访问局部存储器；
步骤2：CPU根据指令下发信号处理模块的配置信息；
步骤3：信号处理模块配置完成后，CPU下发信号处理模块启动信号，等待信号处理模块访存结束发出中断；
步骤4：信号处理模块开始工作，置起工作标志信号，多路选择器根据工作标志信号将访问局部存储器接口切换到信号处理模块，信号处理模块工作结束后拉低工作标志信号，同时发出模块访存结束中断；
步骤5：CPU接收到信号处理模块访存结束中断后，进入中断处理程序，多路选择器将访问局部存储器接口切换为CPU访问。
2.根据权利要求1所述的一种分时复用局部存储器访问的方法，其特征在于，步骤4中的信号处理模块具体工作方法包括：
步骤4-1：前置处理模块开始工作，置起工作标志信号，多路选择器根据工作标志信号将访问局部存储器接口切换到前置处理模块，前置处理模块工作结束后拉低工作标志信号，同时发出前置处理模块访存结束中断；
步骤4-2：CPU接收前置处理模块访存结束中断，进入中断处理程序，下发后置处理模块的启动信号；
步骤4-3：后置处理模块开始工作，置起工作标志信号，多路选择器根据工作标志将访问局部存储器接口切换到后置处理模块，该模块在工作结束后拉低工作标志信号，发出访存结束中断。
3.根据权利要求1所述的一种分时复用局部存储器访问的方法，其特征在于，CPU可访问主存并进行数据交互。
CN202211241638.5A 2022-10-11 2022-10-11 一种分时复用局部存储器访问的方法 Active CN115480708B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211241638.5A CN115480708B (zh) 2022-10-11 2022-10-11 一种分时复用局部存储器访问的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211241638.5A CN115480708B (zh) 2022-10-11 2022-10-11 一种分时复用局部存储器访问的方法

Publications (2)

Publication Number Publication Date
CN115480708A CN115480708A (zh) 2022-12-16
CN115480708B true CN115480708B (zh) 2023-02-28

Family

ID=84393353

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211241638.5A Active CN115480708B (zh) 2022-10-11 2022-10-11 一种分时复用局部存储器访问的方法

Country Status (1)

Country Link
CN (1) CN115480708B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116662228B (zh) * 2023-06-16 2024-01-30 深圳市东方聚成科技有限公司 分时复用局部存储器的访问方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003228546A (ja) * 2002-02-04 2003-08-15 Matsushita Electric Ind Co Ltd ダイレクト・メモリ・アクセス制御装置
CN1797378A (zh) * 2004-12-24 2006-07-05 华为技术有限公司 采用直接存储器访问方式进行数据交换的方法
CN1926621A (zh) * 2003-10-20 2007-03-07 松下电器产业株式会社 控制设备、控制方法、访问设备、访问方法、程序和一次写入的记录介质
JP2009093495A (ja) * 2007-10-10 2009-04-30 Nec Computertechno Ltd メモリアクセス制御装置、コンピュータ、メモリアクセス制御方法およびメモリアクセス制御プログラム
TW201234188A (en) * 2010-11-25 2012-08-16 Ibm Memory access device for memory sharing among multiple processors and access method for the same
CN103441849A (zh) * 2013-08-22 2013-12-11 成都卫士通信息产业股份有限公司 无线安全路由器、配电网数据传输系统及其工作方法
CN106053931A (zh) * 2016-08-09 2016-10-26 河南森尼瑞电气有限公司 基于soc芯片内部12位ad的继电保护装置
CN109564553A (zh) * 2016-09-13 2019-04-02 英特尔公司 多阶段存储器完整性方法和装置
CN112256604A (zh) * 2020-10-19 2021-01-22 海光信息技术股份有限公司 直接存储器访问系统和方法
CN112637197A (zh) * 2020-12-21 2021-04-09 苏州易行电子科技有限公司 一种基于hdlc控制器的多通路复用

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003228546A (ja) * 2002-02-04 2003-08-15 Matsushita Electric Ind Co Ltd ダイレクト・メモリ・アクセス制御装置
CN1926621A (zh) * 2003-10-20 2007-03-07 松下电器产业株式会社 控制设备、控制方法、访问设备、访问方法、程序和一次写入的记录介质
CN1797378A (zh) * 2004-12-24 2006-07-05 华为技术有限公司 采用直接存储器访问方式进行数据交换的方法
JP2009093495A (ja) * 2007-10-10 2009-04-30 Nec Computertechno Ltd メモリアクセス制御装置、コンピュータ、メモリアクセス制御方法およびメモリアクセス制御プログラム
TW201234188A (en) * 2010-11-25 2012-08-16 Ibm Memory access device for memory sharing among multiple processors and access method for the same
CN103441849A (zh) * 2013-08-22 2013-12-11 成都卫士通信息产业股份有限公司 无线安全路由器、配电网数据传输系统及其工作方法
CN106053931A (zh) * 2016-08-09 2016-10-26 河南森尼瑞电气有限公司 基于soc芯片内部12位ad的继电保护装置
CN109564553A (zh) * 2016-09-13 2019-04-02 英特尔公司 多阶段存储器完整性方法和装置
CN112256604A (zh) * 2020-10-19 2021-01-22 海光信息技术股份有限公司 直接存储器访问系统和方法
CN112637197A (zh) * 2020-12-21 2021-04-09 苏州易行电子科技有限公司 一种基于hdlc控制器的多通路复用

Also Published As

Publication number Publication date
CN115480708A (zh) 2022-12-16

Similar Documents

Publication Publication Date Title
USRE48736E1 (en) Memory system having high data transfer efficiency and host controller
CN110109847B (zh) Apb总线多个主设备的仲裁方法、系统及存储介质
US20240028525A1 (en) Method for writing data from axi bus to opb and method for reading data from axi bus to opb bus
CN115480708B (zh) 一种分时复用局部存储器访问的方法
US8954644B2 (en) Apparatus and method for controlling memory
CN112506823B (zh) 一种fpga数据读写方法、装置、设备及可读存储介质
CN110058816B (zh) 一种基于ddr的高速多用户队列管理器及方法
CN110910921A (zh) 一种命令读写方法、装置及计算机存储介质
CN111563052A (zh) 降低读延时的缓存方法、装置、计算机设备及存储介质
KR0175983B1 (ko) 데이타 처리 시스템
CN115509959A (zh) 处理系统、控制方法、芯片及计算机可读存储介质
CN109471819A (zh) 为来自主机的读取请求提供短的读取响应时间的存储设备
WO2022095439A1 (zh) 一种用于数据处理的硬件加速系统及芯片
CN102591823A (zh) 一种具有指令队列功能的Nandflash控制器
CN103559079A (zh) 一种基于共享内存的数据存取方法及装置
CN117215491A (zh) 一种快速数据访问方法、快速数据访问装置及光模块
CN110399219B (zh) 内存访问方法、dmc及存储介质
CN107943413B (zh) 一种固态硬盘提升读性能的方法
WO2017031637A1 (zh) 一种内存访问方法、装置和系统
CN115599719A (zh) 一种基于fpga的fifo接口多通道dma控制器
CN111694777B (zh) 基于PCIe接口的DMA传输方法
CN111913662B (zh) Slc写性能提升方法、装置、计算机设备及存储介质
CN114564420A (zh) 多核处理器共享并行总线的方法
CN109828932B (zh) 一种地址微调加速系统
CN112286863A (zh) 处理暨存储电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant