CN114564420A - 多核处理器共享并行总线的方法 - Google Patents

多核处理器共享并行总线的方法 Download PDF

Info

Publication number
CN114564420A
CN114564420A CN202210062512.5A CN202210062512A CN114564420A CN 114564420 A CN114564420 A CN 114564420A CN 202210062512 A CN202210062512 A CN 202210062512A CN 114564420 A CN114564420 A CN 114564420A
Authority
CN
China
Prior art keywords
bus
bus operation
write
address
descriptor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210062512.5A
Other languages
English (en)
Other versions
CN114564420B (zh
Inventor
邵龙
韩永青
高逸龙
朱道山
蒋凯
何斌
李小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 10 Research Institute
Original Assignee
CETC 10 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 10 Research Institute filed Critical CETC 10 Research Institute
Priority to CN202210062512.5A priority Critical patent/CN114564420B/zh
Publication of CN114564420A publication Critical patent/CN114564420A/zh
Application granted granted Critical
Publication of CN114564420B publication Critical patent/CN114564420B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1689—Synchronisation and timing concerns
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Bus Control (AREA)

Abstract

本发明公开的一种多核处理器共享并行总线的方法，能保证多核处理器每个核上的功能应用都能及时获得总线访问权。本发明通过下述技术方案下述：多核处理器每个核对应一个总线操作缓冲队列；每个核发起的总线操作打包成总线操作描述符，然后再放入该核对应的总线操作缓冲队列；来自多核处理器n核的总线操作缓冲队列通过顺次串联的总线操作调度器和总线操作执行器，基于总线操作描述符、总线操作缓冲队列，实现并行总线的虚拟，为每个核虚拟一个并行总线；总线操作调度器采用公平队列算法，解析总线操作描述符后交给总线操作执行器，等待总线操作执行器执行完成后，再从下一个总线操作缓冲队列中取总线操作描述符，并将返回值置为同步操作完成标识。

Description

多核处理器共享并行总线的方法
技术领域
本发明涉及嵌入式领域一种多核处理器共享并行总线的方法。
背景技术
为了解决计算能力需求与功耗增加之间的日益突出的矛盾，近几年，主流处理器厂家改变了原本主要通过提升频率来提高性能的方法，处理器设计正在向增加处理核数量的方向发展，多核处理器以较低的功耗提供了更强的计算处理能力。多核处理器指的是在一个芯片上集成了多个计算核心的处理器，相比于单核，多核处理器优势明显：多核处理器每个核心工作在较低的频率上，在通过并行运行来提高整体性能的同时有效的解决了散热问题；同一芯片上的多个核心互联线路极短，有利于降低通信延迟，提高数据传送带宽；多核处理器有利于指令级并行和线程级并行，充分挖掘程序潜在的并行性。目前，常见的嵌入式多核处理都带有并行总线接口，用于扩展存储器及其他外设，例如：DSP的EMIF、PowerPC的LOCALBUS、ARM的AXI。在综合化系统中，为了小型化和低功耗，需要在多核处理器的不同核上部署不同的功能应用，每个功能应用都需要访问处理器自带的并行总线。但现有解决方案都是针对基于包交互的高速总线的情况，鲜有多核共享并行总线的解决方案。
发明内容
本发明针对现有技术存在问题和不足之处，其的目的在于提供一种能够保证多核处理器每个核上的功能应用都能及时的获得总线访问权，具有确定性时延保障，基于最小访问颗粒度的多核处理器公平共享并行总线的方法。
为达到以上目的，本发明提供的一种多核处理器共享并行总线的方法，具有如下技术特征：基于最小访问颗粒度的多核处理器每个核对应一个总线操作缓冲队列，同一核的读、写、同步写等操作放入同一总线操作缓冲队列；每个核发起的总线操作先打包成总线操作描述符，然后再放入该核对应的总线操作缓冲队列，如果是同步写或者读操作，则等待操作完成即总线操作执行器将返回地址值为同步操作完成标识valid后返回，如果是写操作，则直接返回；来自多核处理器的核0、核1…核n的总线操作缓冲队列通过顺次串联的总线操作调度器和总线操作执行器，基于总线操作描述符、总线操作缓冲队列，实现并行总线的虚拟，为每个核虚拟一个并行总线；总线操作调度器采用公平队列算法，每次从一个总线操作缓冲队列中取出一个总线操作描述符交给总线操作执行器，等待总线操作执行器执行完成后，再从下一个总线操作缓冲队列中取总线操作描述符；总线操作执行器解析总线操作描述符，根据解析出的操作码确定同步写操作、写操作和读操作，如果操作码是同步写，则直接调用总线驱动器，将写操作值写入总线地址对应的空间，并将返回值置为同步操作完成标识valid，如果操作码是写，则直接调用总线驱动器，将写操作值写入总线地址对应的空间，如果操作码是读，则直接调用总线驱动器，将总线地址对应的空间的值读取出来后，写入读操作地址对应空间，并将返回值置为同步操作完成标识valid。
本发明相比于现有技术具有如下有益效果：
本发明采用数量为多核处理器核数的总线操作缓冲队列，每个核对应一个总线操作缓冲队列，通过总线操作调度器相连的总线操作执行器，基于总线操作描述符、总线操作缓冲队列、总线操作调度器和总线操作执行器实现并行总线的虚拟，为每个核虚拟一个并行总线，提供了一种能够保证多核处理器每个核上的功能应用都能及时的获得总线访问权的多核处理器共享并行总线的方法。
本发明一方面要充分发掘嵌入式多核处理器的并行性能，采用每个核对应一个总线操作缓冲队列，同一核的读、写、同步写等操作放入同一总线操作缓冲队列，避免了同一核的总线操作出现乱序的情况，保障了同一核的总线操作先到先服务，提高了程序的并行性；另一方面根据程序算法的负载均衡性，确保了在不同应用环境中程序性能一致。
本发明采用每次从一个总线操作缓冲队列中取出一个总线操作描述符交给总线操作执行器，等待总线操作执行器执行完成后，再从下一个总线操作缓冲队列中取总线操作描述符；每个核对应一个总线操作缓冲队列，总线操作调度器采用公平队列算法每次从一个总线操作缓冲队列中取出一个总线操作描述符交给总线操作执行器，等待总线操作执行器执行完成后，再从下一个总线操作缓冲队列中取总线操作描述符，每个核一次只能占用一个读写操作周期，保障了每个核总线操作请求的最长响应时间不会大于核数乘以读写操作周期，每个核的总线操作都具有确定性时延保障。
附图说明
下面结合附图进一步说明本发明的技术方案，但本发明所保护的内容不局限于以下所述。
图1为本发明核处理器共享并行总线的方法原理示意图；
图2为图1多核处理器共享并行总线的方法流程图；
具体实施方式
参阅图1。根据本发明，基于最小访问颗粒度的多核处理器每个核对应一个总线操作缓冲队列，同一核的读、写、同步写等操作放入同一总线操作缓冲队列；每个核发起的总线操作先打包成总线操作描述符，然后再放入该核对应的总线操作缓冲队列，如果是同步写或者读操作，则等待操作完成即总线操作执行器将返回地址值为同步操作完成标识valid后返回，如果是写操作，则直接返回；来自多核处理器的核0、核1…核n的总线操作缓冲队列通过顺次串联的总线操作调度器和总线操作执行器，基于总线操作描述符、总线操作缓冲队列，实现并行总线的虚拟，为每个核虚拟一个并行总线；总线操作调度器采用公平队列算法，每次从一个总线操作缓冲队列中取出一个总线操作描述符交给总线操作执行器，等待总线操作执行器执行完成后，再从下一个总线操作缓冲队列中取总线操作描述符；总线操作执行器解析总线操作描述符，根据解析出的操作码确定同步写操作、写操作和读操作，如果操作码是同步写，则直接调用总线驱动器，将写操作值写入总线地址对应的空间，并将返回值置为同步操作完成标识valid，如果操作码是写，则直接调用总线驱动器，将写操作值写入总线地址对应的空间，如果操作码是读，则直接调用总线驱动器，将总线地址对应的空间的值读取出来后，写入读操作地址对应空间，并将返回值置为同步操作完成标识valid。
数量为多核处理器核数的总线操作缓冲队列用于存放总线操作描述符，每个总线操作描述符包括操作码、总线地址、写操作值/读操作地址和返回值地址。
参阅图2。多核处理器共享并行总线包括：同步写总线操作流程、异步写总线操作流程和读总线操作，多核处理器的每个核对应一个通过总线操作调度器相连的总线操作执行器的总线操作缓冲队列。多核处理器共享并行总线同步写操作为阻塞型，使用该同步写操作的线程需要等待该操作完成后才能继续执行其他操作，具体流程为：发起同步写操作的核先将同步写总线操作打包成同步写总线操作描述符，即将同步写sync_w、总线地址busAddr、写操作值data、返回值地址&flag映射成全局地址addrMap(&flag)，分别填入作码字段、总线地址字段、写操作值/读操作地址字段和返回值地址字段，然后再将该总线操作描述符放入该核对应的总线操作缓冲队列，等待同步写总线操作完成，即等待返回地址值为同步写总线操作完成标识valid后解除阻塞，返回上层调用；总线操作调度器采用公平队列算法，从对应的总线操作缓冲队列中，取出该同步写总线操作描述符交给总线操作执行器；总线操作执行器解析该同步写总线操作描述符，基于同步写总线操作码，直接调用总线驱动器，将同步写操作值写入总线地址对应的空间，并将返回值置为同步写总线操作完成标识valid，即*(volatile word*)busAddr＝data；*(volatile uint8_t*)addrMap(&flag)＝valid；该核获取到返回值为同步操作完成标识valid，则结束等待，解除阻塞，完成此次同步写操作，返回上层调用。
异步写总线操作为非阻塞型，使用该异步写操作的线程不需要整个等待该操作完成，只需要把异步写总线操作描述符放入对应的总线操作缓冲队列就可以能继续执行其他操作，具体流程为：发起异步写总线操作的核先将异步写总线操作打包成异步写总线操作描述符，即将异步写w、总线地址busAddr、写操作值data、返回值地址NULL分别填入作码字段、总线地址字段、写操作值/读操作地址字段和返回值地址字段，然后再将该异步写总线操作描述符放入该核对应的总线操作缓冲队列后返回上层调用；总线操作调度器采用公平队列算法对应的总线操作缓冲队列中，取出该异步写总线操作描述符交给总线操作执行器；总线操作执行器解析该写总线操作描述符，基于异步写总线操作码，直接调用总线驱动器将异步写操作值写入总线地址对应的空间，即*(volatile word*)busAddr＝data；完成此次写操作。
读总线操作为阻塞型，使用该读总线操作的线程需要等待该操作完成后才能继续执行其他操作，具体流程为：发起读总线操作的核先将读总线操作打包成读总线操作描述符，即将读r、总线地址busAddr、读操作地址datAddr映射成全局地址addrMap(datAddr)、返回值地址&flag映射成全局地址addrMap(&flag)分别填入作码字段、总线地址字段、写操作值/读操作地址字段、返回值地址字段，然后再将该读总线操作描述符放入对应的读总线操作缓冲队列，等读总线待操作完成，即等待返回地址值为读总线操作完成标识valid后解除阻塞，返回上层调用；总线操作调度器采用公平队列算法从对应的总线操作缓冲队列中取出该读总线操作描述符交给总线操作执行器；总线操作执行器解析该读总线操作描述符，基于读总线操作码，直接调用总线驱动器，将总线地址对应的空间的值读取出来后，写入读总线操作地址对应空间，并将返回值置为同步操作完成标识valid，即(volatile word*)addrMap(datAddr)＝*(volatile word*)busAddr；*(volatile uint8_t*)addrMap(&flag)＝valid；该核获取到返回值为同步操作完成标识valid，则结束等待，解除阻塞，完成此次读总线操作，返回上层调用。
本发明不局限于上述实施方式，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围之内。本说明书中未作详细描述的内容属于本领域专业技术人员公知的现有技术。

Claims (9)

1.一种多核处理器共享并行总线的方法，具有如下技术特征：基于最小访问颗粒度的多核处理器每个核对应一个总线操作缓冲队列，同一核的读、写、同步写等操作放入同一总线操作缓冲队列；每个核发起的总线操作先打包成总线操作描述符，然后再放入该核对应的总线操作缓冲队列，如果是同步写或者读操作，则等待操作完成即总线操作执行器将返回地址值为同步操作完成标识valid后返回，如果是写操作，则直接返回；来自多核处理器的核0、核1…核n的总线操作缓冲队列通过顺次串联的总线操作调度器和总线操作执行器，基于总线操作描述符、总线操作缓冲队列，实现并行总线的虚拟，为每个核虚拟一个并行总线；总线操作调度器采用公平队列算法，每次从一个总线操作缓冲队列中取出一个总线操作描述符交给总线操作执行器，等待总线操作执行器执行完成后，再从下一个总线操作缓冲队列中取总线操作描述符；总线操作执行器解析总线操作描述符，根据解析出的操作码确定同步写操作、写操作和读操作，如果操作码是同步写，则直接调用总线驱动器，将写操作值写入总线地址对应的空间，并将返回值置为同步操作完成标识valid，如果操作码是写，则直接调用总线驱动器，将写操作值写入总线地址对应的空间，如果操作码是读，则直接调用总线驱动器，将总线地址对应的空间的值读取出来后，写入读操作地址对应空间，并将返回值置为同步操作完成标识valid。
2.如权利要求1所述的多核处理器共享并行总线的方法，其特征在于：数量为多核处理器核数的总线操作缓冲队列用于存放总线操作描述符，每个总线操作描述符包括操作码、总线地址、写操作值/读操作地址和返回值地址。
3.如权利要求1所述的多核处理器共享并行总线的方法，其特征在于：多核处理器共享并行总线包括：同步写总线操作流程、异步写总线操作流程和读总线操作，多核处理器的每个核对应一个通过总线操作调度器相连的总线操作执行器的总线操作缓冲队列。
4.如权利要求3所述的多核处理器共享并行总线的方法，其特征在于：多核处理器共享并行总线同步写操作为阻塞型，该同步写操作的线程等待该操作完成后继续执行其他操作，具体流程为：发起同步写操作的核先将同步写总线操作打包成同步写总线操作描述符，即将同步写sync_w、总线地址busAddr、写操作值data、返回值地址&flag映射成全局地址addrMap(&flag)，分别填入作码字段、总线地址字段、写操作值/读操作地址字段和返回值地址字段，然后再将该总线操作描述符放入该核对应的总线操作缓冲队列，等待同步写总线操作完成，即等待返回地址值为同步写总线操作完成标识valid后解除阻塞，返回上层调用。
5.如权利要求3所述的多核处理器共享并行总线的方法，其特征在于：总线操作调度器采用公平队列算法，从对应的总线操作缓冲队列中，取出该同步写总线操作描述符交给总线操作执行器；总线操作执行器解析该同步写总线操作描述符，基于同步写总线操作码，直接调用总线驱动器，将同步写操作值写入总线地址对应的空间，并将返回值置为同步写总线操作完成标识valid，即*(volatile word*)busAddr＝data；*(volatile uint8_t*)addrMap(&flag)＝valid；该核获取到返回值为同步操作完成标识valid，则结束等待，解除阻塞，完成此次同步写操作，返回上层调用。
6.如权利要求3所述的多核处理器共享并行总线的方法，其特征在于：异步写总线操作为非阻塞型，使用该异步写操作的线程不需要整个等待该操作完成，只需要把异步写总线操作描述符放入对应的总线操作缓冲队列就可以能继续执行其他操作，具体流程为：发起异步写总线操作的核先将异步写总线操作打包成异步写总线操作描述符，即将异步写w、总线地址busAddr、写操作值data、返回值地址NULL分别填入作码字段、总线地址字段、写操作值/读操作地址字段和返回值地址字段，然后再将该异步写总线操作描述符放入该核对应的总线操作缓冲队列后返回上层调用。
7.如权利要求6所述的多核处理器共享并行总线的方法，其特征在于：总线操作调度器采用公平队列算法对应的总线操作缓冲队列中，取出该异步写总线操作描述符交给总线操作执行器；总线操作执行器解析该写总线操作描述符，基于异步写总线操作码，直接调用总线驱动器将异步写操作值写入总线地址对应的空间，即*(volatile word*)busAddr＝data；完成此次写操作。
8.如权利要求3所述的多核处理器共享并行总线的方法，其特征在于：读总线操作为阻塞型，该读总线操作的线程等待该操作完成后继续执行其他操作，具体流程为：发起读总线操作的核先将读总线操作打包成读总线操作描述符，即将读r、总线地址busAddr、读操作地址datAddr映射成全局地址addrMap(datAddr)、返回值地址&flag映射成全局地址addrMap(&flag)分别填入作码字段、总线地址字段、写操作值/读操作地址字段、返回值地址字段，然后再将该读总线操作描述符放入对应的读总线操作缓冲队列，等读总线待操作完成，即等待返回地址值为读总线操作完成标识valid后解除阻塞，返回上层调用。
9.如权利要求8所述的多核处理器共享并行总线的方法，其特征在于：总线操作调度器采用公平队列算法从对应的总线操作缓冲队列中取出该读总线操作描述符交给总线操作执行器；总线操作执行器解析该读总线操作描述符，基于读总线操作码，直接调用总线驱动器，将总线地址对应的空间的值读取出来后，写入读总线操作地址对应空间，并将返回值置为同步操作完成标识valid，即(volatile word*)addrMap(datAddr)＝*(volatile word*)busAddr；*(volatile uint8_t*)addrMap(&flag)＝valid；该核获取到返回值为同步操作完成标识valid，则结束等待，解除阻塞，完成此次读总线操作，返回上层调用。
CN202210062512.5A 2022-01-19 2022-01-19 多核处理器共享并行总线的方法 Active CN114564420B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210062512.5A CN114564420B (zh) 2022-01-19 2022-01-19 多核处理器共享并行总线的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210062512.5A CN114564420B (zh) 2022-01-19 2022-01-19 多核处理器共享并行总线的方法

Publications (2)

Publication Number Publication Date
CN114564420A true CN114564420A (zh) 2022-05-31
CN114564420B CN114564420B (zh) 2023-08-18

Family

ID=81712412

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210062512.5A Active CN114564420B (zh) 2022-01-19 2022-01-19 多核处理器共享并行总线的方法

Country Status (1)

Country Link
CN (1) CN114564420B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115617718A (zh) * 2022-12-19 2023-01-17 芯动微电子科技(珠海)有限公司 一种基于AXI总线的读写保序方法及SoC系统

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101013408A (zh) * 2007-02-15 2007-08-08 威盛电子股份有限公司 数据处理系统及数据处理方法
CN101056316A (zh) * 2007-06-22 2007-10-17 中兴通讯股份有限公司 一种pci以太网媒体访问控制器传输数据的方法
CN102713852A (zh) * 2012-02-01 2012-10-03 华为技术有限公司 一种多核处理器系统
US9559961B1 (en) * 2013-04-16 2017-01-31 Amazon Technologies, Inc. Message bus for testing distributed load balancers
CN107613529A (zh) * 2017-07-31 2018-01-19 上海华为技术有限公司 消息处理方法以及基站
CN110347635A (zh) * 2019-06-28 2019-10-18 西安理工大学 一种基于多层总线的异构多核微处理器
US10459847B1 (en) * 2015-07-01 2019-10-29 Google Llc Non-volatile memory device application programming interface
CN209964085U (zh) * 2019-06-10 2020-01-17 深圳市风云实业有限公司 路由器电路和路由器
CN112306928A (zh) * 2020-11-19 2021-02-02 山东云海国创云计算装备产业创新中心有限公司 一种面向流传输的直接内存访问方法以及dma控制器
CN112532531A (zh) * 2020-11-12 2021-03-19 杭州迪普科技股份有限公司 一种报文调度方法及装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101013408A (zh) * 2007-02-15 2007-08-08 威盛电子股份有限公司 数据处理系统及数据处理方法
CN101056316A (zh) * 2007-06-22 2007-10-17 中兴通讯股份有限公司 一种pci以太网媒体访问控制器传输数据的方法
CN102713852A (zh) * 2012-02-01 2012-10-03 华为技术有限公司 一种多核处理器系统
US9559961B1 (en) * 2013-04-16 2017-01-31 Amazon Technologies, Inc. Message bus for testing distributed load balancers
US10459847B1 (en) * 2015-07-01 2019-10-29 Google Llc Non-volatile memory device application programming interface
CN107613529A (zh) * 2017-07-31 2018-01-19 上海华为技术有限公司 消息处理方法以及基站
CN209964085U (zh) * 2019-06-10 2020-01-17 深圳市风云实业有限公司 路由器电路和路由器
CN110347635A (zh) * 2019-06-28 2019-10-18 西安理工大学 一种基于多层总线的异构多核微处理器
CN112532531A (zh) * 2020-11-12 2021-03-19 杭州迪普科技股份有限公司 一种报文调度方法及装置
CN112306928A (zh) * 2020-11-19 2021-02-02 山东云海国创云计算装备产业创新中心有限公司 一种面向流传输的直接内存访问方法以及dma控制器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
陈芳园等: "异构多核处理器体系结构设计研究", 《计算机工程与科学》, pages 27 - 36 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115617718A (zh) * 2022-12-19 2023-01-17 芯动微电子科技(珠海)有限公司 一种基于AXI总线的读写保序方法及SoC系统

Also Published As

Publication number Publication date
CN114564420B (zh) 2023-08-18

Similar Documents

Publication Publication Date Title
KR101922681B1 (ko) 셰이더 코어에서 셰이더 자원 할당을 위한 정책
US8325603B2 (en) Method and apparatus for dequeuing data
EP2549382B1 (en) Virtual GPU
US9052957B2 (en) Method and system for conducting intensive multitask and multiflow calculation in real-time
CN113918101B (zh) 一种写数据高速缓存的方法、系统、设备和存储介质
US8402470B2 (en) Processor thread load balancing manager
US20140022263A1 (en) Method for urgency-based preemption of a process
US20130187935A1 (en) Low latency concurrent computation
WO2021022964A1 (zh) 一种基于多核系统的任务处理方法、装置及计算机可读存储介质
CN112491426B (zh) 面向多核dsp的服务组件通信架构及任务调度、数据交互方法
KR20170095607A (ko) 컴퓨팅 디바이스, 코프로세서와 비휘발성 메모리 사이의 데이터 이동 방법 및 이를 포함하는 프로그램
US20240143392A1 (en) Task scheduling method, chip, and electronic device
WO2017054541A1 (zh) 一种处理器及其处理任务的方法、存储介质
WO2024193096A1 (zh) 数据迁移方法及计算设备
WO2020177567A1 (zh) 一种迁移数据的方法、装置及系统
US20120194526A1 (en) Task Scheduling
CN114168271A (zh) 一种任务调度方法、电子设备及存储介质
CN114564420A (zh) 多核处理器共享并行总线的方法
US9442759B2 (en) Concurrent execution of independent streams in multi-channel time slice groups
CN108958903B (zh) 嵌入式多核中央处理器任务调度方法与装置
US20140253567A1 (en) Method for hiding texture latency and managing registers on a processor
CN109388429A (zh) Mhp异构多流水线处理器的任务分发方法
CN109408118A (zh) Mhp异构多流水线处理器
CN112114967B (zh) 一种基于服务优先级的gpu资源预留方法
CN113282407A (zh) 基于持久性内存的用户层异步io方法与系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant