CN112880657A

CN112880657A - 用于mems谐振式陀螺仪信号解调及控制的片上系统

Info

Publication number: CN112880657A
Application number: CN202110053102.XA
Authority: CN
Inventors: 周斌; 魏琦; 郜振翼; 张嵘; 陈志勇; 李秧
Original assignee: Tsinghua University
Current assignee: Tsinghua University
Priority date: 2021-01-15
Filing date: 2021-01-15
Publication date: 2021-06-01
Anticipated expiration: 2041-01-15
Also published as: CN112880657B

Abstract

本发明涉及一种用于MEMS谐振式陀螺仪信号解调及控制的片上系统，其包括：处理器、专用处理模块、存储加载模块、外设、调试接口和总线；MEMS谐振式陀螺仪经A/D模块将传感器信号传输至所述处理器，所述处理器经所述总线分别与所述专用处理模块、存储加载模块、外设和调试接口进行信息交互；所述处理器将接收到的数据处理后经所述A/D模块向所述MEMS谐振式陀螺仪传输控制和反馈信号。本发明实现了数字和模拟混合电路的单片集成。本发明可以广泛应用于MEMS谐振式陀螺仪的测控领域。

Description

用于MEMS谐振式陀螺仪信号解调及控制的片上系统

技术领域

本发明涉及一种传感器检测与集成电路技术领域，特别是关于一种用于MEMS谐振式陀螺仪信号解调及控制的片上系统。

背景技术

精密测量仪器信号处理及控制是对高仪器性能表现的重要手段，也是传感器领域科学研究的重要方面。其中,MEMS谐振式陀螺仪大量存在于以惯性导航制造业为代表的工业生产和科学实践中，其具有体积小、重量轻、功耗低、价格低、环境适应性强等特点，广泛应用于航空航天、汽车等领域。

MEMS谐振式陀螺仪一般有两种工作模式：驱动模式和检测模式。驱动轴在驱动力的作用下产生谐振运动。在科式力的作用下，检测轴也会产生谐振运动。需要检测的角速度信息包含在检测轴的输出幅度。为了获得大的振幅提高分辨率时，驱动轴通常在谐振频率下振动，带宽相对较窄。在大气条件下，需要使驱动轴的信号保持振幅稳定性，这需要检测和控制陀螺驱动轴的振动相位和频率。为了防止检测轴运动的耦合，需要对检测轴添加平衡力使检测轴保持静止，这也需要对检测轴的振动相位和频率进行检测和控制。常见的检测和控制方案是使用分立器件，如AD/DA芯片，结合MCU、DSP等在软件环境中完成计算。这种方案存在信号传输损失问题，计算实时性问题和功耗问题，同时分立器件的存在限制了整个传感器测控系统集成度的进一步提高。

发明内容

针对上述问题，本发明的目的是提供一种用于MEMS谐振式陀螺仪信号解调及控制的片上系统，其能够实现单个芯片完成所有数字和模拟测控电路，进行陀螺信号的处理，以实现陀螺驱动轴和检测轴信号的控制。

为实现上述目的，本发明采取以下技术方案：一种用于MEMS谐振式陀螺仪信号解调及控制的片上系统，其包括：处理器、专用处理模块、存储加载模块、外设、调试接口和总线；MEMS谐振式陀螺仪经A/D模块将传感器信号传输至所述处理器，所述处理器经所述总线分别与所述专用处理模块、存储加载模块、外设和调试接口进行信息交互；所述处理器将接收到的数据处理后经所述A/D模块向所述MEMS谐振式陀螺仪传输控制和反馈信号。

进一步，所述总线包括用于和处理器通信的高速AHB总线、总线转接模块和用于驱动低速设备的APB总线，所述AHB总线和APB总线通过所述总线转接模块完成信号的传输；

所述专用处理模块包括挂载在所述AHB总线上的正余弦计算模块和挂载在所述APB总线上的LMSD解算模块；所述正余弦计算模块用于计算输入角度信号的正弦值和余弦值；所述LMSD解算模块用于解算陀螺信号，解算出来自陀螺驱动轴和检测轴信号的幅值和相位信息，传输至所述处理器中，用于在所述处理器中运行闭环控制程序；

所述外设包括挂载在所述APB总线上的AD/DA驱动器、PLL模块、通用GPIO、UART模块、OTP驱动模块和SPI接口模块；所述PLL模块用于配置系统时钟，所述AD/DA模块是驱动ADI的AD7690和DAC8812芯片的驱动接口电路；

所述存储加载模块包括片上一次性可编程存储OTP及片上静态随机读写存储器SRAM；所述SRAM的驱动模块挂载在所述AHB总线上，所述OTP的驱动模块挂载在所述APB总线上，同时所述APB总线上挂载片外FLASH的驱动模块，用于读写片外部FLASH存储器。

进一步，所述PLL模块是一个数字和模拟混合的电路模块，能接收外部两个晶振的时钟信号并选择其一作为输入时钟，PLL内部对时钟进行预分频，倍频和两次后分频，输出用于驱动时钟信号。

进一步，所述存储加载模块由存储器和程序加载模块构成，所述存储器用于存储运行于处理其中的程序，所述程序加载模块用于加载程序，其加载的程序数据来源于片上的OTP存储、片外的FLASH存储或JTAG加载。

进一步，所述程序加载方式通过片上引脚的高低电平进行控制，根据高低电平的不同读取不同存储的数据，将程序数据再写入到片上的SRAM，最后重新进行系统的复位并开始执行程序。

进一步，所述LMSD解算模块输出的信号解调结果包含同相分量和正交分量；待解调的信号、参考正弦和余弦信号输入所述LMSD解算模块内，解调结果在系统复位时会被赋予初值，在解调过程中，解调结果组成的向量与参考信号组成的向量进行点积操作，并和待解调信号做减法，获得误差计算值，误差计算值乘上增益系数，并分别乘上两个参考信号，作为解调结果的增量值；解调结果与增量值做加法完成解调结果的更新。

进一步，所述正余弦计算模块采用查表插值的方式实现单个时钟周期完成正弦和余弦的计算。

进一步，所述正余弦计算模块包含AHB总线上的单周期高速计算模块和APB总线上的低功耗计算模块；所述单周期高速计算模块采用查表插值法根据输入角度信号，计算正弦值和余弦值；所述低功耗计算模块基于Cordic算法实现，并使用28级流水线实现。

进一步，所述处理器采用ARM的32位Cortex-M3处理器核。

进一步，所述调试接口采用JTAG接口。

本发明由于采取以上技术方案，其具有以下优点：1、本发明进行传感器测控时，不仅可以用于MEMS谐振式陀螺仪的驱动控制和信号检测，也可以使用片上的AD/DA驱动模块兼容其他传感器，提高了测控系统对传感器的兼容性和灵活性。2、本发明的片上系统包含低功耗通过处理器和专用处理模块，通过电路参数配置，提高了处理电路的灵活性。处理器的存在使得系统可以执行复杂的算法进行信号处理，提高了系统的环境适应性。3、本发明采用的数模混合PLL可以动态调整系统时钟频率，便于进行速度和功耗的实时调整。4、本发明采用的程序加载模块，可以面向在线调试，片内启动、片外启动三种工作方式，提高了工作方式的灵活性。因此，本发明可以广泛应用于MEMS谐振式陀螺仪的信号解调及控制领域。

附图说明

图1是本发明的测控系统整体架构框图；

图2是本发明的模块和总线架构框图；

图3是本发明实施例程序从存储中加载的两种方式；

图4是本发明实施例陀螺闭环控制工作原理；

图5是本发明实施例LMSD解算模块工作原理；

图6是本发明实施例查表插值正余弦计算模块工作原理。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例的附图，对本发明实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于所描述的本发明的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本发明保护的范围。

在本发明的描述中，需要理解的是，术语“上”、“下”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

下面结合附图和实施例对本发明进行详细的描述。

如图1所示，本发明提出的一种用于MEMS谐振式陀螺仪信号解调及控制的片上系统，其包括处理器、专用处理模块、存储加载模块、外设、调试接口和总线。MEMS谐振式陀螺仪经A/D模块将传感器信号传输至处理器，处理器经总线分别与专用处理模块、存储加载模块、外设和调试接口进行信息交互。处理器将接收到的数据处理后经A/D模块向MEMS谐振式陀螺仪传输控制和反馈信号。

在一个优选的实施例中，处理器采用ARM的32位Cortex-M3处理器核。

如图2所示，总线包括用于和处理器通信的高速AHB总线、总线转接模块和用于驱动低速设备的APB总线，AHB总线和APB总线通过总线转接模块完成信号的传输。

专用处理模块包括挂载在AHB总线上的正余弦计算模块和挂载在APB总线上的LMSD解算模块。正余弦计算模块用于计算输入角度信号的正弦值和余弦值；LMSD解算模块用于解算陀螺信号，解算出来自陀螺驱动轴和检测轴信号的幅值和相位信息，传输至处理器中，用于在处理器中运行闭环控制程序。

外设包括挂载在APB总线上的AD/DA驱动器、PLL模块、通用GPIO、UART模块、OTP驱动模块和SPI接口模块。其中，PLL模块用于配置系统时钟，PLL模块是一个数字和模拟混合的电路模块，可以接收外部两个晶振的时钟信号并选择其一作为输入时钟，PLL内部对时钟进行预分频，倍频和两次后分频，输出用于驱动时钟信号；AD/DA模块是驱动ADI的AD7690和DAC8812芯片的驱动接口电路。

存储加载模块包括片上一次性可编程存储(OTP)及片上静态随机读写存储器(SRAM)。SRAM的驱动模块挂载在AHB总线上，OTP的驱动模块挂载在APB总线上，同时APB总线上挂载片外FLASH的驱动模块，可用于读写片外部FLASH存储器，例如W25Q64系列FLASH存储器。

调试接口采用JTAG接口。

在一个优选的实施例中，如图3所示，存储加载模块由存储器和程序加载模块构成，存储器用于存储运行于处理其中的程序，程序加载模块用于加载程序，其加载的程序数据可以来源于片上的OTP存储、片外的FLASH存储或JTAG加载。程序加载方式通过片上引脚的高低电平进行控制，根据高低电平的不同读取不同存储的数据，将程序数据再写入到片上的SRAM，最后重新进行系统的复位并开始执行程序。

上述实施例中，程序加载模块包括SPI通信模块，FLASH驱动和OTP驱动的封装模块。程序加载模块可以通过多路选择器进行启动方式的控制。

如图4所示，程序加载模块加载的程序包括相关的电路参数配置、陀螺驱动检测信号幅值和频率的PID闭环控制算法。电路参数配置包含LMSD解算模块和正余弦计算模块的参数设置。来自传感器的信号转化为数字量采集到系统后，经过LMSD解算模块进行处理，处理后的结果通过计算获得反馈信号用于对陀螺进行驱动和检测的力平衡闭环。其中，Cordic信号发生器用于产生LMSD解调所需的参考信号，以及产生驱动和力平衡信号的基准信号。

在一个优选的实施例中，如图5所示，LMSD解算模块输出的信号解调结果包含同相分量和正交分量。待解调的信号(AD转化后的传感器信号)、参考正弦和余弦信号输入LMSD解算模块内。解调结果在系统复位时会被赋予初值，在解调过程中，解调结果组成的向量与参考信号组成的向量进行点积操作，并和待解调信号做减法，获得误差计算值。误差计算值乘上增益系数，并分别乘上两个参考信号，作为解调结果的增量值。解调结果与增量值做加法完成解调结果的更新。整个计算过程在电路中实现，每一次解调结果的更新花费1个时钟周期。

优选的，LMSD解算模块是LMSD算法的数字电路实现。待解调信号U(k)为：

U(k)＝a₁sin(ω_ck)+a₂·cos(ω_ck),

式中，a₁、a₂分别表示待解调信号在参考正弦信号、参考余弦信号上的幅值分量，ω_c表示调制信号的调制频率，k表示采样个数，；sin(ω_ck)和cos(ω_ck)分别为参考正弦信号和参考余弦信号；

按照下式计算参数矩阵W＝(W₁,W₂)^T：

W(k+1)＝W(k)+2·err(k)·μ·r(k).

其中μ是可变参数，r(k)＝(sin(ω_ck),cos(ω_ck))^T，err(k)＝U(k)-W^T·r(k)。

待解调信号在电路中先使用数字高通滤波器进行滤波处理，再进入LMSD解算模块进行信号解算。用于反馈的数字信号采用数字Sigma-Delta算法进行处理，处理电路采用四阶级联CIFF结构，对输出的正弦驱动信号进行调制，中心频率是电路参数，可以通过程序进行配置，调制位宽可变。

在一个优选的实施例中，如图6所示，挂载在AHB总线上的正余弦计算模块采用查表插值的方式实现单个时钟周期完成正弦和余弦的计算。角度值使用32位定点整数量化，其中前11位用于进行查表，后21位参与到插值计算，最后将查表得到的结果和插值得到的结果通过算数运算，计算得到正弦值和余弦值。

优选的，正余弦计算模块包含AHB总线上的单周期高速计算模块和APB总线上的低功耗计算模块。单周期高速计算模块采用查表插值法根据输入角度信号，计算正弦值和余弦值。输入角度为32位定点数，前11位用于查表，后32位用于线性插值。设前11位的数值为x，后21位的数值为y，那么对应的角度值为x+y，其正余弦计算公式为：

sin(x+y)＝sin(x)+cos(x)·y,

cos(x+y)＝cos(x)-sin(x)·y.

APB总线上的低功耗计算模块基于Cordic算法(已有的)实现，并使用28级流水线实现。

综上，本发明提供的用于MEMS谐振式陀螺仪信号解调及控制的片上系统，其主要工作过程包含以下步骤：

1)供电后从芯片引脚输入时钟信号；

2)选择程序加载方式；

3)在程序中设置陀螺信号的解调参数和控制算法；

4)使用AD/DA驱动电路获得进行其他传感器的测控。

上述步骤1)中，输入时钟的频率与芯片的系统时钟频率之间有如下关系：

其中，f_in是输入时钟的频率，f_pll是芯片系统时钟频率，其他参数可以通过程序进行配置。Div_pre表示预分频系数；Amp表示倍频系数；Div_post和Div_mux是两个后分频系数；

上述步骤2)中，程序可以由片外FLASH、片上OTP或JTAG加载。默认使用片上OTP启动，可以通过配置启动引脚的高低电平修改成片外FLASH启动。当连接JTAG调试接口时默认使用JTAG进行程序加载。

上述步骤3)中，通过SoC地址分配方式，对陀螺计算模块中相关参数进行赋值，并运行闭环控制算法。

上述步骤4)中，通过AD/DA接口电路，对于使用AD7690 and DAC8812芯片的其他传感器，可以进行控制并获得测量结果以在CPU中进一步处理。

上述各实施例仅用于说明本发明，各部件的结构、尺寸、设置位置及形状都是可以有所变化的，在本发明技术方案的基础上，凡根据本发明原理对个别部件进行的改进和等同变换，均不应排除在本发明的保护范围之外。

本领域内的技术人员应明白，本申请的实施例可提供为方法、系统、或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。

本申请是参照根据本申请实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

Claims

1.一种用于MEMS谐振式陀螺仪信号解调及控制的片上系统，其特征在于，包括：处理器、专用处理模块、存储加载模块、外设、调试接口和总线；MEMS谐振式陀螺仪经A/D模块将传感器信号传输至所述处理器，所述处理器经所述总线分别与所述专用处理模块、存储加载模块、外设和调试接口进行信息交互；所述处理器将接收到的数据处理后经所述A/D模块向所述MEMS谐振式陀螺仪传输控制和反馈信号。

2.如权利要求1所述片上系统，其特征在于，所述总线包括用于和处理器通信的高速AHB总线、总线转接模块和用于驱动低速设备的APB总线，所述AHB总线和APB总线通过所述总线转接模块完成信号的传输；

3.如权利要求2所述片上系统，其特征在于，所述PLL模块是一个数字和模拟混合的电路模块，能接收外部两个晶振的时钟信号并选择其一作为输入时钟，PLL内部对时钟进行预分频，倍频和两次后分频，输出用于驱动时钟信号。

4.如权利要求2所述片上系统，其特征在于，所述存储加载模块由存储器和程序加载模块构成，所述存储器用于存储运行于处理其中的程序，所述程序加载模块用于加载程序，其加载的程序数据来源于片上的OTP存储、片外的FLASH存储或JTAG加载。

5.如权利要求4所述片上系统，其特征在于，所述程序加载方式通过片上引脚的高低电平进行控制，根据高低电平的不同读取不同存储的数据，将程序数据再写入到片上的SRAM，最后重新进行系统的复位并开始执行程序。

6.如权利要求2所述片上系统，其特征在于，所述LMSD解算模块输出的信号解调结果包含同相分量和正交分量；待解调的信号、参考正弦和余弦信号输入所述LMSD解算模块内，解调结果在系统复位时会被赋予初值，在解调过程中，解调结果组成的向量与参考信号组成的向量进行点积操作，并和待解调信号做减法，获得误差计算值，误差计算值乘上增益系数，并分别乘上两个参考信号，作为解调结果的增量值；解调结果与增量值做加法完成解调结果的更新。

7.如权利要求2所述片上系统，其特征在于，所述正余弦计算模块采用查表插值的方式实现单个时钟周期完成正弦和余弦的计算。

8.如权利要求7所述片上系统，其特征在于，所述正余弦计算模块包含AHB总线上的单周期高速计算模块和APB总线上的低功耗计算模块；所述单周期高速计算模块采用查表插值法根据输入角度信号，计算正弦值和余弦值；所述低功耗计算模块基于Cordic算法实现，并使用28级流水线实现。

9.如权利要求1所述片上系统，其特征在于，所述处理器采用ARM的32位Cortex-M3处理器核。

10.如权利要求1所述片上系统，其特征在于，所述调试接口采用JTAG接口。