CN104577957A

CN104577957A - 一种基于fpga的反时限过流保护方法

Info

Publication number: CN104577957A
Application number: CN201510038757.4A
Authority: CN
Inventors: 胡鹏飞; 袁玉湘; 屈志娟; 姜学平
Original assignee: State Grid Corp of China SGCC; State Grid Zhejiang Electric Power Co Ltd; Smart Grid Research Institute of SGCC
Current assignee: State Grid Corp of China SGCC; State Grid Zhejiang Electric Power Co Ltd; Smart Grid Research Institute of SGCC
Priority date: 2015-01-26
Filing date: 2015-01-26
Publication date: 2015-04-29

Abstract

本发明提出一种基于FPGA的反时限过流保护方法，所述方法包括(1)计算反时限过流保护；(2)采用乘除法转换；(3)采用状态机分时复用；(4)检测电流反时限特性；(5)进行仿真测试。发明采用基于FPGA的硬件平台，利用FPGA高速并行计算提高硬件保护逻辑的处理速度，保证动作的安全性和可靠性。采用二次项拟合方法对一般反时限曲线的指数部分进行优化，大幅减少运算复杂度和运算量，提高运算速度。采用乘除法转换方法减少除法器的使用，提高资源利用率。采用状态机设计方法，将乘法器、加法器、比较器的资源进行分时复用，大幅提高硬件资源的利用率。

Description

一种基于FPGA的反时限过流保护方法

技术领域

本发明涉及一种过流保护方法，具体讲涉及一种基于FPGA的反时限过流保护方法。

背景技术

在正常情况下，lKC，2KC过流继电器中流过经变换的负荷电流，由于该负荷电流小于继电器的整定值，感应转盘在负荷电流作用下匀速转动，继电器不动作，其常开、常闭接点不转换，过电流脱扣器(KCT)中无电流，断路器不跳闸。这时继电保护起监视作用。

当变压器低压出线回路短路故障时，故障电流大于lKC、2KC继电器整定值，感应过流元件也起动，经过规定的时间动作，接点转换，其常开接点先闲合，接通了过电流脱扣器线圈，常闭接点后打开，去分流作用消失，使短路电流全部通过断路器的过电流脱扣器，断路器可靠掉闸。

当变压器低压母线短路故障时，1KC，2KC：继电器感应过流元件起动(电磁元件不动作)，经过反时限延时，接点转换，断路器跳闸。

当变压器高压侧发生短路故障时，短路电流大于电磁元件和感应元件整定值，两元件均起动，由于电磁元件动作，接点转换使断路器跳闸。

反时限过流保护：

反时限过电流保护的动作时间是一个变数，随短路电流大小而变，短路电流大，动作时间快，短路电流小，动作时间慢，表现为反时限特性。就是说继电保护的动作时间与短路电流大小有关，成反比例关系。

反时限过流保护广泛应用于发电机、变压器、电动机和配电网的保护。为了满足不同设备对反时限特性曲线的要求，微机保护装置就需要设计多种不同的反时限曲线供用户选择。在反时限特性曲线的数学模型中含有指数运算，目前常用继保装置中常采用DSP进行指数运算，运算复杂且周期长，不能保证继保动作的安全性和可靠性。

发明内容

针对现有技术的不足，本发明提出一种基于FPGA的反时限过流保护方法，在基于现场可编程门阵列(Field－Programmable Gate Array，FPGA)硬件平台上，采用二次项拟合、乘除法转换、状态机分时复用等方法对反时限保护算法进行优化，达到了保证高精度的情况下减少运算量和资源，该方案在QuartusII上进行了硬件编译和仿真验证，并在开普检测中心检测合格。本发明优化了反时限过流保护的算法，减少了运算量，提高了硬件资源利用率和继保动作速度。

本发明的目的是采用下述技术方案实现的：

一种基于FPGA的反时限过流保护方法，其改进之处在于，所述方法包括

(1)计算反时限过流保护；

(2)采用乘除法转换；

(3)采用状态机分时复用；

(4)检测电流反时限特性；

(5)进行仿真测试。

优选的，所述步骤(1)包括计算

一般反时限：

t = \frac{0.14}{{(I / I_{p})}^{0.02} - 1} t_{p} - - - (1)

非常反时限：

t = \frac{13.5}{(I / I_{p}) - 1} t_{p} - - - (2)

和极端反时限：

t = \frac{80}{{(I / I_{p})}^{2} - 1} t_{p} - - - (3)

其中，I_p为电流基准值，取反时限过流启动电流IFS；I为实时测量电流值；t_p为时间常数，取反时限过流时间常数TFS，范围为0.05s～10s；电流输入量取被保护装置的首端TA三相电流。

进一步地，采用二次项拟合对一般反时限优化，优化为：

(I/I_p)^0.02-1＝a(I/I_p)²+b(I/I_p)+c；

t = \frac{0.14}{{(I / I_{p})}^{0.02} - 1} t_{p} = \frac{0.14}{a {(I / I_{p})}^{2} + b (I / I_{p}) + c} t_{p} = \frac{0.14}{a {(I / I_{p})}^{2} + b (I / I_{p}) + c} t_{p};

其中，a、b、c分别为二次项拟合所对应的二次项、一次项和常数项系数。

优选的，所述步骤(2)包括将除法移到另一端转化为乘法计算，即将除法器转化成为乘法器；

一般反时限公式转化如下：

[a(I/I_p)²+b(I/I_p)+c]*t＝0.14*t_p

[a*I*I+b*I*I_p+c*I_p ²]*t＝0.14*t_p*I_p ²

当t采用100Hz时钟时，若a*I*I+b*I*I_p+c*I_p ²＞14*I_p ²*t_p，继电器输出跳闸指示信号。

非常反时限公式转化如下：

t = \frac{13.5}{(I / I_{p}) - 1} t_{p};

t = \frac{13.5 * I_{p} * t_{p}}{I - I_{p}};

(I-I_p)*t＝13.5*I_p*t_p；

其中，I为实时输入的相电流，I_p为输入的电流定值，t_p为输入的时间定值；当t采用100Hz时钟，则(I-I_p)＞1350*I_p*t_p时，继电器输出跳闸信号。

极端反时限公式转化如下：

t = \frac{80}{{(I / I_{p})}^{2} - 1} t_{p};

t = \frac{80 * I_{p} * I_{p} * t_{p}}{I * I - I_{p} * I_{p}};

(I*I-I_p*I_p)*t＝80*I_p*I_p*t_p；

其中，I为实时输入的相电流，I_p为输入的电流定值，t_p为输入的时间定值；当t采用100Hz时钟，则(I*I-I_p*I_p)＞8000*I_p*I_p*t_p时，继电器输出跳闸信号。

优选的，所述步骤(3)包括采用状态机进行分时复用，利用FPGA高速时钟和并行计算特点，在不同时刻利用同一个加法器、减法器或乘法器计算不同的逻辑功能，把得到的数据存到相应的寄存器中，提高硬件资源利用率。

优选的，所述步骤(4)包括

(4.1)选取保护的任一相进行测试；

(4.2)在1.5倍反时限启动电流以上测试；

(4.3)每一条反时限特性曲线均要测试，且反时限启动电流及时间常数整定范围均要进行测试测试点取最大、最小、中间任意值，时间常数整定范围内最大、最小、中间任意值配合反时限启动电流整定范围的测试进行整定。

进一步地，所述整定范围包括启动电流Ip整定范围：1A～15A；发热时间常数tp整定范围0.1s～10s和延时时间误差：不超过±5％或±45ms。

优选的，所述步骤(5)包括依据电流反时限测试结果，进行仿真测试，输入实时测量电流幅值I、启动电流Ip和延时时间Tp，理论延时为反时限公式对应的理论计算值，实测延时为仿真延时时间实测值。

与现有技术比，本发明的有益效果为：

(一)采用基于FPGA的硬件平台，利用FPGA高速并行计算提高硬件保护逻辑的处理速度，保证动作的安全性和可靠性。

(二)采用二次项拟合方法对一般反时限曲线的指数部分进行优化，大幅减少运算复杂度和运算量，提高运算速度。

(三)采用乘除法转换方法减少除法器的使用，提高资源利用率。

(四)采用状态机设计方法，将乘法器、加法器、比较器的资源进行分时复用，大幅提高硬件资源的利用率。

附图说明

图1为本发明提供的一种基于FPGA的反时限过流保护方法逻辑框图。

图2为本发明提供的一种基于FPGA的反时限过流保护硬件算法实现框图。

具体实施方式

下面结合附图对本发明的具体实施方式作进一步的详细说明。

(1)计算反时限过流保护：

根据国际电工委员会(IEC255-4)和英国标准规范(BS142.1996)的规定，一般采用下列三个标准特性方程，分别对应延时方式的1～3，反时限特性方程如下：

一般反时限：

t = \frac{0.14}{{(I / I_{p})}^{0.02} - 1} t_{p} - - - (1)

非常反时限：

t = \frac{13.5}{(I / I_{p}) - 1} t_{p} - - - (2)

极端反时限：

t = \frac{80}{{(I / I_{p})}^{2} - 1} t_{p} - - - (3)

如图1所示，为三种反时限过流保护曲线实现框图，图中IA1、IB1和IC1分别为三项相电流的实时值，IFS为过流保护的整定值。

如图2所示，为三种反时限过流保护硬件算法实现框图，一般反时限过流保护先通过二次项拟合将指数计算简化为二次项计算，同时和非常反时限、极端反时限采用乘除法转换、状态机分时复用等方法实现算法优化。该实现方式不仅保证了算法运算精度，同时简化算法复杂度、提高资源利用率和继电保护动作可靠性。

本发明采用二次项拟合、乘除法转换和状态机分时复用技术实现资源和速度的高效结合，保证动作可靠性。

硬件算法优化原则是在保证高精度的情况下减少运算量和资源，在该算法中采用的优化方法有：

a.利用状态机实现乘法器、加法器等的资源的分时复用，提高资源利用率；

b.将幂函数转换成二次项拟合，优化算法结构并大幅减少运算量；

c.利用公式两端移项将除法转换成乘法，减少运算量；

d.将乘法尽量多转化成2的整数次幂的乘积，利用移位代替乘法运算，减少运算量。

其中，一般反时限

逻辑公式：

t = \frac{0.14}{{(I / I_{p})}^{0.02} - 1} t_{p};

采用二次项拟合(0.02次幂函数)

(I/I_p)^0.02-1＝a(I/I_p)²+b(I/I_p)+c

t = \frac{0.14}{{(I / I_{p})}^{0.02} - 1} t_{p} = \frac{0.14}{a {(I / I_{p})}^{2} + b (I / I_{p}) + c} t_{p} = \frac{0.14}{a {(I / I_{p})}^{2} + b (I / I_{p}) + c} t_{p};

根据实际工作情况，二次项拟合参数I/I_p分为三段：1.2-2、2-4和4-12，通过matlab仿真实际计算最大误差图表如下：

拟合范围	1.2-2	2-4	4-12	1.2-12
					最大误差	<0.0064	<0.0055	<0.0087	<0.009

(2)采用乘除法转换(两端倒相)

由于除法器占用硬件资源多，为了提高资源利用率，将除法移到另一端转化为乘法计算，即将除法器转化成为乘法器。

1)一般反时限公式转化如下：

[a(I/I_p)²+b(I/I_p)+c]*t＝0.14*t_p

[a*I*I+b*I*I_p+c*I_p ²]*t＝0.14*t_p*I_p ²

2)非常反时限公式转化如下：

t = \frac{13.5}{(I / I_{p}) - 1} t_{p}

t = \frac{13.5 * I_{p} * t_{p}}{I - I_{p}}

(I-I_p)*t＝13.5*I_p*t_p

3)极端反时限公式转化如下：

t = \frac{80}{{(I / I_{p})}^{2} - 1} t_{p}

t = \frac{80 * I_{p} * I_{p} * t_{p}}{I * I - I_{p} * I_{p}}

(I*I-I_p*I_p)*t＝80*I_p*I_p*t_p

(3)采用状态机分时复用：

由于FPGA中在计算三种反时限过流保护公式中需要对三项电流的实部和虚部进行实时计算，此时会用到多个加法器、减法器和乘法器并占用相当多的资源，采用状态机进行分时复用，利用FPGA高速时钟和并行计算特点，可以在不同时刻利用同一个加法器、减法器或乘法器计算不同的逻辑功能，然后把得到的数据存到相应的寄存器中，因此可以大幅提高硬件资源利用率。

(4)检测电流反时限特性：

a.电流反时限保护都是考查故障电流和动作延时时间之间的特性。

b.一般测试原则为：

选取保护的任一相进行测试；

至少在1.5倍反时限启动电流以上测试；

每一条反时限特性曲线均要测试，且反时限启动电流及时间常数整定范围均要进行测试，一般测试点取最大、最小、中间任意值，时间常数整定范围内最大、最小、中间任意值要配合反时限启动电流整定范围的测试进行整定。整定方法如下：

试验步骤为(依据技术要求进行定值整定)

反时限过流保护技术要求为：

a.启动电流Ip整定范围：1A～15A；

b.发热时间常数tp整定范围0.1s～10s；

c.延时时间误差：不超过±5％或±45ms。

(5)进行仿真测试：

依据电流反时限测试方法，进行相应仿真测试，仿真测试数据如表1、表2、表3所示，输入量为实时测量电流幅值I、启动电流Ip和延时时间Tp，理论延时为反时限公式对应的理论计算值，实测延时为仿真延时时间实测值。由下表可知，三种反时限过流保护算法实测误差都小于1％，满足检测要求。

表1.一般反时限延时检测数据

表2.非常反时限延时检测数据

表3.极端反时限延时检测数据

最后应当说明的是：以上实施例仅用以说明本发明的技术方案而非对其限制，所属领域的普通技术人员参照上述实施例依然可以对本发明的具体实施方式进行修改或者等同替换，这些未脱离本发明精神和范围的任何修改或者等同替换，均在申请待批的本发明的权利要求保护范围之内。

Claims

1.一种基于FPGA的反时限过流保护方法，其特征在于，所述方法包括

(1)计算反时限过流保护；

(2)采用乘除法转换；

(3)采用状态机分时复用；

(4)检测电流反时限特性；

(5)进行仿真测试。

2.如权利要求1所述的一种基于FPGA的反时限过流保护方法，其特征在于，所述步骤(1)包括计算

一般反时限：

t = \frac{0.14}{{(I / I_{p})}^{0.02} - 1} t_{p} - - - (1)

非常反时限：

t = \frac{13.5}{(I / I_{p}) - 1} t_{p} - - - (2)

和极端反时限：

t = \frac{80}{{(I / I_{p})}^{2} - 1} t_{p} - - - (3)

3.如权利要求2所述的一种基于FPGA的反时限过流保护方法，其特征在于，采用二次项拟合对一般反时限优化，优化为：

(I/I_p)^0.02-1＝a(I/I_p)²+b(I/I_p)+c；

t = \frac{0.14}{{(I / I_{p})}^{0.02} - 1} t_{p} = \frac{0.14}{a {(I / I_{p})}^{2} + b (I / I_{p}) + c} t_{p} = \frac{0.14}{a {(I / I_{p})}^{2} + b (I / I_{p}) + c} t_{p};

4.如权利要求1所述的一种基于FPGA的反时限过流保护方法，其特征在于，所述步骤(2)包括将除法移到另一端转化为乘法计算，即将除法器转化成为乘法器；

一般反时限公式转化如下：

[a(I/I_p)²+b(I/I_p)+c]*t＝0.14*t_p

[a*I*I+b*I*I_p+c*I_p ²]*t＝0.14*t_p*I_p ²

5.如权利要求1所述的一种基于FPGA的反时限过流保护方法，其特征在于，所述步骤(2)包括将除法移到另一端转化为乘法计算，即将除法器转化成为乘法器；

非常反时限公式转化如下：

t = \frac{13.5}{(I / I_{p}) - 1} t_{p};

t = \frac{13.5 * I_{p} * t_{p}}{I - I_{p}};

(I-I_p)*t＝13.5*I_p*t_p；

6.如权利要求1所述的一种基于FPGA的反时限过流保护方法，其特征在于，所述步骤(2)包括将除法移到另一端转化为乘法计算，即将除法器转化成为乘法器；

极端反时限公式转化如下：

t = \frac{80}{{(I / I_{p})}^{2} - 1} t_{p};

t = \frac{80 * I_{p} * I_{p} * t_{p}}{I * I - I_{p} * I_{p}};

(I*I-I_p*I_p)*t＝80*I_p*I_p*t_p；

7.如权利要求1所述的一种基于FPGA的反时限过流保护方法，其特征在于，所述步骤(3)包括采用状态机进行分时复用，利用FPGA高速时钟和并行计算特点，在不同时刻利用同一个加法器、减法器或乘法器计算不同的逻辑功能，把得到的数据存到相应的寄存器中，提高硬件资源利用率。

8.如权利要求1所述的一种基于FPGA的反时限过流保护方法，其特征在于，所述步骤(4)包括

(4.1)选取保护的任一相进行测试；

(4.2)在1.5倍反时限启动电流以上测试；

9.如权利要求8所述的一种基于FPGA的反时限过流保护方法，其特征在于，所述整定范围包括启动电流Ip整定范围：1A～15A；发热时间常数tp整定范围0.1s～10s和延时时间误差：不超过±5％或±45ms。

10.如权利要求1所述的一种基于FPGA的反时限过流保护方法，其特征在于，所述步骤(5)包括依据电流反时限测试结果，进行仿真测试，输入实时测量电流幅值I、启动电流Ip和延时时间Tp，理论延时为反时限公式对应的理论计算值，实测延时为仿真延时时间实测值。