WO2012060657A2 - 신규 인쇄회로기판 및 이의 제조방법 - Google Patents

신규 인쇄회로기판 및 이의 제조방법 Download PDF

Info

Publication number
WO2012060657A2
WO2012060657A2 PCT/KR2011/008369 KR2011008369W WO2012060657A2 WO 2012060657 A2 WO2012060657 A2 WO 2012060657A2 KR 2011008369 W KR2011008369 W KR 2011008369W WO 2012060657 A2 WO2012060657 A2 WO 2012060657A2
Authority
WO
WIPO (PCT)
Prior art keywords
conductive layer
circuit board
printed circuit
conductive
laminate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/KR2011/008369
Other languages
English (en)
French (fr)
Other versions
WO2012060657A3 (ko
Inventor
정은용
조경운
어태식
노우현
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Doosan Corp
Original Assignee
Doosan Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Doosan Corp filed Critical Doosan Corp
Priority to US13/883,424 priority Critical patent/US20130299227A1/en
Priority to JP2013537614A priority patent/JP5955331B2/ja
Publication of WO2012060657A2 publication Critical patent/WO2012060657A2/ko
Publication of WO2012060657A3 publication Critical patent/WO2012060657A3/ko
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0352—Differences between the conductors of different layers of a multilayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Definitions

  • the present invention relates to a novel printed circuit board and a method of manufacturing the same, which can ensure productivity and economical efficiency while exhibiting a high degree of freedom in designing a printed circuit board such as a double-sided, multi-layered, and asymmetric structure.
  • PCB printed circuit board
  • a separation member is used as a method of manufacturing a single-sided printed circuit board.
  • the separating member 110 is disposed between the two insulating members 111 and 112
  • the conductive layers 113 and 114 are disposed on the outer surfaces of the insulating members 111 and 112, respectively.
  • the insulating members 111 and 112 are separated based on the separating member 110.
  • Such a manufacturing method has a problem of being limited to manufacturing a printed circuit board having a cross-sectional structure in which an electronic element is mounted on an insulating member and connected to a connection terminal by a wire passing through a through hole formed in the insulating member.
  • the resin contents of the insulating member it is difficult to control wrinkles on the surface of the separating member, and it is difficult to control the warpage characteristics by using the resin content or other methods.
  • an object of the present invention is to provide a printed circuit board and a manufacturing method of the novel structure that can be applied to various designs, such as multi-layer, double-sided, asymmetric structure, as well as simplify the manufacturing process, economical.
  • a printed circuit board having a novel structure includes (a) a separation member in which first and second conductive layers that are separable from each other are sequentially provided on upper and lower surfaces of the insulating member for separation.
  • the second conductive layer of the separation member may be attached to the laminate to form a wire, and the first conductive layer may be separated from the second conductive layer.
  • the pattern forming conductive layer on each of the uppermost surfaces of the laminate formed in step (e) may be a single layer or a multilayer structure of two or more layers.
  • the step (f) may be continued.
  • the structures of the laminates respectively separated from the upper and lower portions with respect to the separating member may be the same.
  • the method may further include forming at least one through hole penetrating in the vertical direction of each of the separated stacks.
  • the method may further include plating a second conductive layer provided on each of the upper and lower surfaces of each of the separated laminates and forming a circuit pattern.
  • the present invention provides a printed circuit board manufactured by the above-described manufacturing method.
  • the printed circuit board may include an insulating substrate part; An upper conductive circuit pattern part formed on an upper surface of the base part and having at least one unit layer stacked with a predetermined conductive circuit pattern; A lower conductive circuit pattern part formed on a lower surface of the base part and having at least one unit layer stacked with a predetermined conductive circuit pattern; And at least one through hole for electrically connecting the insulating substrate portion, the upper conductive circuit pattern portion, and the lower conductive circuit pattern portion to electrically connect the insulating substrate portion, the upper conductive circuit pattern portion, and the lower conductive circuit pattern portion.
  • Each of the insulating substrate parts may have an asymmetrical structure in the vertical direction.
  • the upper conductive circuit pattern portion and the lower conductive circuit pattern portion may each independently have a single layer or a multilayer structure of two or more layers.
  • each unit layer may have a thickness, a shape, a structure, or both of them are asymmetrical structures.
  • the insulating base part and the insulating layer included in each unit layer may be independently composed of the content of the constituent resin, the material of the constituent resin, the thermal expansion coefficient of the insulating layer, the thickness of the insulating layer, or both.
  • the present invention is an intermediate for manufacturing a printed circuit board of the novel structure
  • the separation member is provided with a first conductive layer and a second conductive layer which are separated from each other on the upper and lower surfaces of the insulating member for separation; Stacking insulating members sequentially stacked on upper and lower surfaces of the separating member; Provided is a laminate for forming a printed circuit board including a conductive layer sequentially stacked on each of upper and lower surfaces of the insulating member.
  • the first conductive layer and the second conductive layer may include an adhesive layer on their interfaces, and may be separated from each other by applying a force of 0.02 kgf / cm or more.
  • the novel method for manufacturing a printed circuit board according to the present invention can be applied to a printed circuit board structure having a double sided, asymmetrical, or multi-layered structure in addition to a single-sided printed circuit board.
  • the separating member since the separating member is used, a plurality of printed circuit boards can be manufactured at the same time, thereby improving productivity of the manufacturing process.
  • the thickness of the printed circuit board can be significantly reduced.
  • FIG. 1 is a cross-sectional view showing the configuration of a single-sided printed circuit board according to the prior art.
  • FIG. 2 is a cross-sectional view illustrating a configuration of a printed circuit board according to an exemplary embodiment of the present invention.
  • 3 to 10 are cross-sectional views illustrating a manufacturing process of a printed circuit board according to an exemplary embodiment of the present invention.
  • FIG. 2 is a cross-sectional view illustrating a configuration of a printed circuit board according to an exemplary embodiment of the present invention.
  • the printed circuit board 200 of the present invention includes an insulating base portion 201; An upper conductive circuit pattern part 210 positioned on an upper surface of the base part; The lower conductive circuit pattern part 220 and the insulating base part 201, the upper conductive circuit pattern part 210, and the lower conductive circuit pattern part 220 which are disposed on the lower surface of the base part are provided to penetrate through the substrate. At least one through-hole 260 for connecting to the.
  • the upper conductive circuit pattern portion 210 is formed on the upper surface of the insulating base portion 201 and has unit layers 230, 240, 251 having conductive circuit patterns 232, 242, and 251 having a predetermined shape. At least one 250 may be stacked.
  • the lower conductive circuit pattern part 220 is formed on the lower surface of the insulating base part 201, and at least one or more unit layers 220 including the conductive circuit pattern 252 having a predetermined shape are stacked. It may be in the form.
  • the upper conductive circuit pattern part 210 and the lower conductive circuit pattern part 220 may have an unbalanced structure with each other in the vertical direction with respect to the insulating base part 201.
  • the unit layers 220, 230, 240, and 250 may have different thicknesses or layers and may be asymmetrical.
  • the conductive circuit patterns 232, 242, and 252 may have different shapes, thicknesses, or structures, respectively, and thus may be asymmetrical. Can be.
  • the insulating substrate portion 201 serves to electrically shape each layer connected to each other, to form an appearance of the printed circuit board and to provide durability.
  • the insulating base portion 201 may be used without limitation thermosetting resin having an adhesive property, a flexible material such as polyimide (PI); It may be a rigid material using a mixed material such as glass fabric, BT, epoxy, phenol resin, and the like.
  • PI polyimide
  • Non-limiting examples of the insulating member that can be used include an epoxy resin containing a glass fiber, a phenol resin, a prepreg formed by laminating an epoxy on carbon, or a mixed form thereof.
  • Upper and lower conductive circuit pattern portions 210 and lower conductive circuit pattern portions 220 are formed on upper and lower surfaces of the insulating substrate portion 201, respectively, wherein the upper and lower conductive circuit pattern portions 220 are respectively formed. It may be independently a mono-layer or a multi-layer in which two or more unit layers are stacked.
  • the unit layers 220, 230, 240, and 250 refer to a monolayer in which conductive circuit patterns having a predetermined shape are stacked.
  • each unit layer may be a form including an insulating layer (230, 240) or do not include a form (220, 250).
  • the thicknesses of the unit layers 220, 230, 240, and 250 may be independently different from each other, or may be the same.
  • the thicknesses of the conductive circuit patterns 232, 242, 251, and 252 included in each unit layer may also be different from each other. Or the same.
  • the thickness of the conductive circuit pattern included in each unit layer may range from 8 ⁇ m to 70 ⁇ m, and the thickness of the insulating layer included in each unit layer may range from 15 ⁇ m to 150 ⁇ m. If necessary, the total thickness of the upper and lower unit layers may be appropriately adjusted.
  • portions 230 and 240 of the unit layer include insulating layers 231 and 241 having the conductive circuit patterns 232 and 242 on one surface thereof.
  • the unit layer 250 may have a form in which the conductive circuit pattern 251 is exposed on the upper surface of the insulating substrate portion.
  • the insulating layers 231 and 241 included in the conductive circuit pattern part are not particularly limited as long as they are polymer materials that can electrically insulate the layers connected to each other.
  • it may be formed of a material such as an epoxy resin or a phenol resin, and may be the same as a component of the insulating base part 201.
  • the thermal expansion coefficient may be adjusted by uniformly distributing an inorganic filler or glass fiber in the insulating layer as a whole, and may be used by adjusting the thermal expansion coefficient of the polymer material and the glass fiber, respectively.
  • the conductive circuit patterns 232, 242, 251 and 252 may have a metal thin film formed of a conductive material, and may be formed of a copper material.
  • the lower conductive circuit pattern portion 220 may also have the same structure and / or configuration as the upper conductive circuit pattern portion described above.
  • the sum of each of the unit layers 220, 230, 240, and 250 constituting the upper conductive circuit pattern part 210 and the lower conductive circuit pattern part 220 may be even or odd.
  • a copper clad laminated plate CCL
  • the copper foil and the insulating layer have different thicknesses, or there is an advantage in that the printed circuit board of the multilayer structure having no limitation in the number of layers can be freely designed and manufactured without warping problems.
  • the lower conductive circuit pattern portion 220 is a multilayer structure, or both the upper conductive circuit pattern portion 210 and the lower conductive circuit pattern portion 220 are each a multilayer structure.
  • the method for manufacturing a printed circuit board according to the present invention may consist of the following steps.
  • a separating member having a first conductive layer and a second conductive layer which are separated from each other on the upper and lower surfaces of the insulating member for separation in order; (b) sequentially stacking a first insulating member and a pattern forming first conductive layer on each of upper and lower surfaces of the separating member; (c) forming a first conductive circuit pattern in one region of the stacked first conductive layers; (d) sequentially stacking and compressing the second insulating member and the pattern forming second conductive layer on the formed first conductive circuit pattern, respectively; (e) repeating steps (c) to (d) to form a laminate in which n or more conductive circuit patterns are stacked (where n is a natural number between 1 and 10); And (f) detaching the laminate having the second conductive layer attached thereto by detaching the separating insulating member and the first conductive layer from the separating member.
  • the manufacturing method preferably proceeds to the same step (b) ⁇ (e) to both the upper and lower portions of the separation member with the center.
  • the separating member 310 is a form in which the first conductive layer 331 and the second conductive layer 332 that are separated from each other are sequentially provided on the upper and lower surfaces of the insulating member 320 for separation.
  • the first conductive layer 331 for the separating member protects the second conductive layer and functions to be separated from the second conductive layer in the separating step.
  • the second conductive layer 332 is attached to the upper insulating member 341 and the lower insulating member 342 constituting the laminate, respectively, and functions as a seed layer to form wiring.
  • the first conductive layer 331 and the second conductive layer 332 for the separating member may each be formed of a metal thin film made of a conductive material, and may be made of copper.
  • the first conductive layer 331 and the second conductive layer 332 include an adhesive layer between these layers, they have heat resistance and rust resistance.
  • the adhesive component contained in the adhesive layer while being able to stably adhere with other substrates in a general state, when applying a force of 0.02 kgf / cm or more, preferably 0.02 to 0.045 kgf / cm range without physical damage
  • the first conductive layer and the second conductive layer may be separated from each other.
  • the thickness of the first conductive layer 331 and the second conductive layer 332 for the separating member may range from 8 ⁇ m to 70 ⁇ m, respectively, and the thickness of the first conductive layer 331 to protect the second conductive layer. Is larger than the second conductive layer 332.
  • the separating insulating member 320 serves as a support for the first conductive layer 331 and the second conductive layer 332. It is also removed together with the first conductive layer in the separation step.
  • the first insulating member and the pattern forming first conductive layer are sequentially stacked on each of the upper and lower surfaces of the separating member to form a first laminated body (see FIG. 3).
  • the first laminated body 300 includes: first insulating members 341 and 342 for stacking sequentially stacked on the upper and lower surfaces of the above-described separating member; And first conductive layers 351 and 352 sequentially stacked on upper and lower surfaces of the first insulating member for stacking.
  • the first insulating member may include a first upper insulating member 341 and a first lower insulating member. And 342, respectively.
  • the first conductive layer for pattern formation may also be divided into a first upper conductive layer 351 and a first lower conductive layer 352 for pattern formation.
  • another configuration of the present invention used in the upper and lower centering around the separating member may also be equally distinguished.
  • the first upper conductive layer 351 for pattern forming, the first upper insulating member 341, the separating member 310, the first lower insulating member 342, and the pattern forming agent Each lower conductive layer 352 is sequentially stacked.
  • the first upper insulating member 341 and the first lower insulating member 342 serve as interlayer insulating functions, and may have the same configuration as the aforementioned insulating insulating member 320. All of these (320, 341, 342) may be composed of prepregs in a semi-cured state.
  • the first upper conductive layer 351 and the first lower conductive layer 352 for pattern formation further include a heat path function as well as an electrical conduction function in the inner layer.
  • the conductive layer may have a thickness in a range of 8 ⁇ m to 36 ⁇ m, and may be formed to be 1 ounce or more.
  • the first upper conductive layer 351 for pattern formation the first upper insulating member 341, the separation member 310, the first lower insulating member 342, and the first lower conductive layer 352 for pattern formation.
  • the sequential stacking is described by way of example, it is also within the scope of the present invention that the stacking order thereof is partially modified or optionally mixed as necessary.
  • a first conductive circuit pattern having a predetermined shape is formed in one region of the stacked first conductive layer (see FIG. 4).
  • the first conductive circuit pattern symmetrically formed on each of the upper and lower portions of the separation member may be divided into a first upper conductive circuit pattern 351 and a first lower conductive circuit pattern 352.
  • the method of forming the circuit pattern is not particularly limited, and may be performed according to conventional methods known in the art.
  • the second insulating member and the pattern forming second conductive layer are sequentially stacked on each of the first conductive circuit patterns positioned on the uppermost and lower portions of the first laminated body and pressed to form a second laminated body (FIG. 4). ⁇ 5).
  • the second upper insulating member 343 may be formed on the first upper conductive circuit pattern 351 formed on the upper surface of the first upper insulating member 341. And the second upper conductive layer 361 for pattern formation are sequentially stacked. Similarly, a second lower insulating member 344 and a pattern forming second lower conductive layer 362 are sequentially stacked on the first lower conductive circuit pattern 352. Thereafter, these are compressed to form a second upper laminate 391 and a second lower laminate 392.
  • the patterned second upper conductive layer 361 and the second lower conductive layer 362 may be a single layer or a multilayer structure of two or more layers.
  • the formed second upper laminate 391 may include a first upper conductive circuit pattern 351, a second upper insulating member 343, and a patterned second upper conductive layer 361 on the first upper insulating member 341.
  • the second lower laminate 392 is sequentially stacked, and the first lower conductive circuit pattern 352, the second lower insulating member 344, and the pattern forming pattern are formed on the first lower insulating member 342.
  • the second lower conductive layer 362 may be stacked in this order.
  • steps 3) to 4) are sequentially performed. N times is repeated to form an nth stacked body in which n or more conductive circuit patterns are stacked. N is a natural number between 1 and 10.
  • the second upper laminate 391 and the second lower laminate 392 may each have at least one or more layers, preferably two upper and lower conductive circuit patterns ( 351, 352, 361, and 362 and two upper and lower insulating layers 343, 344, 341, and 342.
  • steps 3) to 4) may be repeated.
  • the number of laminations of the conductive circuit pattern and the insulating member formed on the second laminates 391 and 392 is not particularly limited, and may be appropriately adjusted as necessary.
  • 6 to 7 illustrate a process of repeating steps 3) to 4) by introducing a conductive layer for pattern formation having a multilayer structure as a conductive layer stacked on the second laminate.
  • the third upper insulating member 345 and the pattern forming third upper conductive layer 370 are formed on the second upper conductive circuit pattern 361.
  • the third lower insulating member 346 and the patterned third lower conductive layer 380 are laminated on the second lower conductive circuit pattern 362, and then compressed to form a third upper laminate 393 and a third lower layer.
  • the laminate 394 is formed.
  • the second upper conductive layer 370 and the third lower conductive layer 380 for pattern formation may have a multi-layer structure of two or more layers and may be separated from each other in the same manner as the separation member 310.
  • the separation process may be performed. In this case, even if a single thin conductive layer is stacked as the third conductive layers 370 and 380, a separation step may be performed if necessary.
  • the upper surface of the third upper laminate 393 and the lower surface of the third lower laminate 394 formed as described above have first conductive layers 371 and 372 each having a function similar to that of the first conductive layer of the separating member 310. ) Will be placed.
  • the third upper laminate 393, the third lower laminate 394, and the separating member 310 of the present invention are all separated from each other by the first conductive layers 331, 371, and 372 and the second conductive layer 332. 381 and 382, respectively.
  • the first conductive layer 331 and the separating insulating member 320 are detached from the separating member 310, and the upper and third surfaces of the third upper laminate 393 are removed.
  • the fourth upper laminate having the second conductive layers 381, 382 and 332 attached on the upper and lower surfaces thereof ( 395) and the fourth lower stack 396 can be separated.
  • the structures of the laminated bodies 395 and 396 separated by the separating member are the same.
  • thin film-type second conductive layers 332, 381, and 382 may be attached to upper and lower surfaces of the separated fourth upper laminate 395 and the fourth lower laminate 396, respectively, and may be disposed within the fourth laminate.
  • the conductive circuit patterns 351, 352, 361, and 362 having the shape of and the insulating layers 343, 344, 345, and 346 may be alternately stacked with at least n layers.
  • the conductive circuit patterns 332, 351, 352, 361, 362, 381, and 382 included in each of the separated fourth upper laminates 395 and fourth lower laminates 396 are unbalanced in the vertical direction. Even if the structure has a structure, since the vertical symmetry structure between the upper laminate and the lower laminate is maintained in the above-described manufacturing process, warpage characteristics generated during the manufacturing process can be minimized. In addition, a printed circuit board having various structures may be manufactured at the same time.
  • the through hole 390 is formed for interlayer conduction through a later plating process.
  • the position, shape, number of through holes is not particularly limited and may be freely adjusted as necessary.
  • a conventional method known in the art may be used, and for example, a mechanical drill or a laser may be used.
  • a method of forming a via hole by irradiating a portion where a via hole is to be formed with a laser may be used.
  • a post-treatment process of removing impurities formed on the inner wall in the process of processing the holes may be further included. This can improve the efficiency of the plating process to be carried out later, as a result can improve the reliability of the product.
  • the second conductive layers 332 and 381 positioned on the upper and lower surfaces of the fourth upper laminate 395 are in the form of a thin film
  • a plating layer having a desired thickness may be used as the seeds (332, 381). 383, 384 can be further formed.
  • the second conductive layer may form a fine circuit (50 pitch) wire.
  • the through hole 390 is also plated so that it is electrically conductive.
  • a circuit pattern 385 and 386 having a predetermined shape is formed, and a manufacturing process of a conventional printed circuit board known in the art, for example, a solder resist forming process, is performed on the separated laminates.
  • the fabrication of the printed circuit board is completed by further performing etching, wiring and electronic device mounting processes.
  • the above-described method of manufacturing a printed circuit board is not to be manufactured by sequentially performing the above-described steps, but may be performed by modifying or selectively mixing the steps of each process according to design specifications.
  • the warpage phenomenon of the printed circuit board has a great influence on the process rate and productivity when the printed circuit board is mounted, and may also cause a transfer error or a defect that the printed circuit board is not electrically connected during the package assembly process. It is an important factor.
  • a printed circuit board is a structure in which several materials are laminated. The main cause of the warpage phenomenon is the difference in the coefficient of thermal expansion (CTE) of each laminated material, and other factors affect the Young's modulus and the process. Temperature changes, moisture absorption, mechanical loads, etc. applied to the air are known.
  • CTE coefficient of thermal expansion
  • the bending property of the printed circuit board is mainly caused by a difference in thermal expansion and contraction between the laminated materials and a load, and according to the present invention, in order to reduce the difference, the composition and thickness of the laminated material laminated in multiple layers (dielectric thickness control) are reduced. ) To minimize the bending characteristics by changing the physical properties such as the coefficient of thermal expansion (CTE).
  • CTE coefficient of thermal expansion
  • the thermal expansion coefficient (CTE) of the components constituting the member, the thickness of the insulating member, or both of them may be different from each other.
  • An embodiment of the present invention for controlling the degree of bending of the printed circuit board is as follows.
  • the degree of warpage of the printed circuit board forming laminate obtained at each manufacturing step or the final manufactured printed circuit board is predicted or measured in advance.
  • the insulating member used in the subsequent lamination process uses an insulating member having a configuration capable of correcting a positive value. For example, it is possible to use an insulating member having i) a lesser content of resin, ii) a smaller thickness, or iii) a lower coefficient of thermal expansion (CTE).
  • CTE coefficient of thermal expansion
  • the subsequent lamination process involves i) a higher resin content, ii) a higher coefficient of thermal expansion and / or iii) a thicker thickness of the insulation member. By using, the degree of warping can be corrected.
  • CTE matching of two or more insulating members laminated in a multi-layer is controlled through dielectric thickness control such as resin content, resin thickness, etc., but conductively stacked in multiple layers in a coreless printed circuit board that does not use a copper clad laminate (CCL) core. It is also within the scope of the present invention to configure the layers and / or the conductive circuit patterns so that the thicknesses are different from each other to improve the bending property.
  • the present invention not only minimizes the warpage phenomenon caused in the above-described manufacturing process, but also significantly improves the warpage characteristics of the intermediate for forming the printed circuit board or the final manufactured printed circuit board.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Laminated Bodies (AREA)

Abstract

본 발명은 분리용 절연부재의 상하면 각각에 서로 분리 가능한 제1도전층과 제2도전층이 순차적으로 마련된 분리부재; 상기 분리부재의 상하면 각각에 순차적으로 적층되는 적층용 절연부재; 및 상기 절연부재의 상하면 각각에 순차적으로 적층되는 도전층을 포함하는 인쇄회로기판 형성용 적층체, 상기 적층체를 포함하는 인쇄회로기판 및 이의 제조방법에 관한 것이다. 본 발명에서는 종래 단면 구조 인쇄회로 기판 구조의 응용 제한성을 뛰어넘어, 양면 또는 비대칭 구조 등의 다양한 설계가 적용 가능한 신규 다층 인쇄회로기판을 제공하여 생산성 및 경제성을 높일 수 있다.

Description

신규 인쇄회로기판 및 이의 제조방법
본 발명은 양면, 다층, 비대칭 구조 등의 인쇄 회로기판의 설계 자유도가 높게 발휘되면서도, 생산성 및 경제성이 확보될 수 있는 신규 인쇄회로기판 및 이의 제조방법에 관한 것이다.
인쇄회로 기판 (Printed Circuit Board, PCB)은 배선이 집적되어 다양한 소자들이 실장되거나 소자 간의 전기적 연결이 가능하도록 구성되는 부품이다. 기술의 발전에 따라 다양한 형태와 기능을 갖는 인쇄회로기판이 제조되고 있다.
종래 단면 인쇄회로기판을 제조하는 방법으로서 분리부재를 사용하는 것이 있다. 일례로 도 1을 참조하여 설명하면, 두 개의 절연부재들 (111, 112) 사이에 분리부재 (110)를 배치시킨 후 절연부재 (111, 112)의 외면에 도전층(113, 114)을 각각 형성하고, 형성된 도전층 (113, 114)에 회로패턴을 형성한 후 분리부재 (110)를 기준으로 하여 절연부재 (111, 112)를 분리시키는 것이다.
이러한 제조방법은, 전자소자가 절연부재에 실장되고, 절연부재에 형성된 관통홀을 통과하는 와이어에 의해 접속단자에 연결되는 단면 구조의 인쇄회로기판을 제조하는 것으로만 한정되는 문제점이 있다. 또한 절연부재의 수지 함량 (resin contents)에 따라 분리부재 면에 주름 발생 가능성이 높을 뿐만 아니라 수지 함량이나 다른 방법을 이용하여도 휘어짐 (warpage) 특성을 제어하기가 어려웠다.
따라서 양면, 다층, 비대칭 구조 등의 다양한 설계 적용이 가능할 뿐만 아니라, 생산성과 경제성이 확보되는 신규 구조의 인쇄회로기판의 개발이 절실히 요구되고 있는 실정이다.
이에, 본 발명은 다층, 양면, 비대칭 구조 등의 다양한 설계 적용이 가능할 뿐만 아니라 제조공정의 간편성, 경제성을 도모할 수 있는 신규 구조의 인쇄회로기판 및 이의 제조방법을 제공하는 것을 목적으로 한다.
또한, 본 발명이 이루고자 하는 또 다른 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
상기한 기술적 과제를 달성하기 위한 본 발명의 신규 구조의 인쇄회로기판은, (a) 분리용 절연부재의 상하면 각각에 서로 분리 가능한 제1도전층 및 제2도전층이 순차적으로 마련된 분리부재를 준비하는 단계; (b) 상기 분리부재의 상하면 각각에 제1절연부재와 패턴형성용 제1도전층을 순차적으로 적층하는 단계; (c) 적층된 제1도전층의 일 영역에 제1도전성 회로패턴을 형성하는 단계; (d) 형성된 제1도전성 회로패턴 상에 각각 제2절연부재와 패턴형성용 제2도전층을 순차적으로 적층하고 압착하는 단계; (e) 상기 (c)~(d) 단계를 반복하여 도전성 회로패턴이 n층 이상 적층된 적층체를 형성하는 단계 (여기서, n은 1 내지 10 사이의 자연수임); 및 (f) 상기 분리부재에서 분리용 절연부재와 제1도전층을 탈착시켜 제2도전층이 부착된 적층체를 각각 분리하는 단계를 포함하여 제조될 수 있다.
상기 분리부재의 제2도전층은 적층체에 부착되어 배선을 형성하고, 제1도전층은 제2도전층과 분리되는 것일 수 있다.
상기 (e) 단계에서 형성된 적층체의 최상하면 각각에 위치하는 패턴형성용 도전층은 단일층 또는 2층 이상의 다층 구조일 수 있다.
이때, 상기 다층 구조의 패턴형성용 도전층이 서로 분리 가능한 제2도전층과 제1도전층이면 상기 (f) 단계로 이어질 수 있다.
상기 (f)단계에서 분리부재를 중심으로 상부 및 하부에서 각각 분리된 적층체의 구조는 서로 동일한 것일 수 있다.
상기 분리된 각 적층체의 수직 방향으로 관통하는 관통홀을 적어도 하나 이상 형성하는 단계를 더 포함할 수 있다.
또한 상기 분리된 각 적층체의 상하면 각각에 마련되는 제2도전층을 도금하고 회로패턴을 형성하는 단계를 더 포함할 수 있다.
본 발명은 전술한 제조방법에 의해 제조된 인쇄회로기판을 제공한다.
상기 인쇄회로기판은 절연 기재부; 상기 기재부의 상면에 형성되며 소정의 도전성 회로패턴을 구비하는 단위층이 적어도 하나 이상 적층된 상부 도전성 회로패턴부; 상기 기재부의 하면에 형성되며 소정의 도전성 회로패턴을 구비하는 단위층이 적어도 하나 이상 적층된 하부 도전성 회로패턴부; 및 상기 절연기재부, 상부 도전성 회로패턴부 및 하부 도전성 회로패턴부가 전체적으로 관통되도록 마련되며, 이들을 전기적으로 연결하기 위한 적어도 하나 이상의 관통홀을 포함하고, 상기 상부 도전성 회로패턴부 및 하부 도전성 회로패턴부는 절연 기재부를 중심으로 하여 각각 상하 방향으로 비대칭 구조일 수 있다.
여기서, 상기 상부 도전성 회로패턴부와 하부 도전성 회로패턴부는 각각 독립적으로 단일층 또는 2층 이상의 다층 구조일 수 있다.
또한, 상기 각 단위층에 포함된 도전성 회로패턴은 이의 두께, 형상, 구조 또는 이들 모두가 서로 비대칭 구조일 수 있다.
이때 상기 절연기재부 및 각 단위층에 포함된 절연층은 각각 독립적으로 구성수지의 함량, 구성수지의 재질, 절연층의 열팽창계수, 절연층의 두께 또는 이들 모두가 상이하게 구성될 수 있다.
한편, 본 발명은 신규 구조의 인쇄회로 기판을 제조하기 위한 중간체로서, 분리용 절연부재의 상하면 각각에 서로 분리 가능한 제1도전층과 제2도전층이 순차적으로 마련된 분리부재; 상기 분리부재의 상하면 각각에 순차적으로 적층되는 적층용 절연부재; 상기 절연부재의 상하면 각각에 순차적으로 적층되는 도전층을 포함하는 인쇄회로기판 형성용 적층체를 제공한다.
이때 상기 제1도전층과 제2도전층은 이들의 계면상에 점착층이 포함되고, 0.02 kgf/cm 이상의 힘을 가하면 서로 분리되는 것일 수 있다.
본 발명에 따른 인쇄회로기판의 신규 제조방법은 단면 인쇄회로기판 이외에, 양면이나 비대칭, 다층 구조의 인쇄회로기판 구조에 적용 가능하므로 인쇄회로기판의 설계 자유도가 높다.
또한 분리부재를 사용하므로, 복수 개의 인쇄회로기판을 동시에 제작할 수 있어 제조공정의 생산성을 향상시킬 수 있다.
아울러, 동박 적층판 (CCL)을 적용하지 않는 코어리스(coreless) 구조를 적용할 수 있으므로, 인쇄회로기판의 두께를 현저히 감소시킬 수 있다.
나아가, 인쇄회로기판의 비대칭 구조로 초래되는 제조공정 중의 휘어짐 및 최종물로서의 구조적 휘어짐 특성을 최소화하여 제조 용이성을 확보할 수 있다.
도 1은 종래 기술에 따른 단면 인쇄회로기판의 구성을 나타내는 단면도이다.
도 2는 본 발명의 일 실시예에 따른 인쇄회로기판의 구성을 나타내는 단면도이다.
도 3 내지 도 10은 본 발명의 일 실시예에 따른 인쇄회로기판의 제조공정을 나타내는 단면도들이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 따른 인쇄 회로기판에 대하여 상세히 설명한다.
도 2는 본 발명의 일 실시예에 따른 인쇄회로기판의 구성을 나타내는 단면도이다.
본 발명의 인쇄회로기판 (200)은, 절연 기재부 (201); 상기 기재부의 상면에 위치하는 상부 도전성 회로패턴부 (210); 상기 기재부의 하면에 위치하는 하부 도전성 회로패턴부 (220)와 상기 절연기재부 (201), 상부 도전성 회로패턴부 (210) 및 하부 도전성 회로패턴부 (220)가 전체적으로 관통되도록 마련되며, 이들을 전기적으로 연결하기 위한 적어도 하나 이상의 관통홀 (260)을 포함한다.
여기서, 상기 상부 도전성 회로패턴부 (210)는 상기 절연 기재부 (201)의 상면에 형성되며, 소정의 형상을 갖는 도전성 회로패턴 (232, 242, 251)을 구비하는 단위층 (230, 240, 250)이 적어도 하나 이상 적층된 형태일 수 있다. 마찬가지로, 상기 하부 도전성 회로패턴부 (220)는 상기 절연 기재부 (201)의 하면에 형성되며, 소정의 형상을 갖는 도전성 회로패턴 (252)을 구비하는 단위층 (220)이 적어도 하나 이상 적층된 형태일 수 있다.
이때 상기 상부 도전성 회로패턴부 (210) 및 하부 도전성 회로패턴부 (220)는 절연 기재부 (201)를 중심으로 하여 상하 방향으로 서로 비대칭적 (unbalanced) 구조를 가질 수 있다. 일례로, 각 단위층 (220, 230, 240, 250)의 두께나 층수가 상이하여 비대칭적일 수 있으며, 도전성 회로패턴 (232, 242, 252)의 형상이나 두께 또는 구조가 각각 상이하여 비대칭 구조일 수 있다.
절연 기재부 (201)는 서로 연결된 각 층을 전기적으로 절연시키면서, 인쇄회로기판의 외관을 형성하고 내구력을 제공하는 기능을 한다.
상기 절연 기재부 (201)는 점착 특성을 갖는 열경화성 수지를 제한없이 사용할 수 있으며, 폴리이미드 (PI) 등의 연성소재; 유리섬유 (glass fabric), BT, 에폭시, 페놀수지 등의 혼합재료를 이용하는 강성 소재 등일 수 있다. 사용 가능한 절연부재의 비제한적인 예로는, 유리섬유가 포함된 에폭시 수지, 페놀 수지, 카본에 에폭시를 적층하여 형성된 프리프레그 (prepreg) 또는 이들의 혼합 형태 등이 있다.
상기 절연 기재부 (201)의 상하부 면에는 각각 상부 도전성 회로패턴부 (210)와 하부 도전성 회로패턴부 (220)가 형성되어 있는데, 이때 상부 (210) 및 하부 도전성 회로패턴부 (220)는 각각 독립적으로 단일층 (mono-layer)이거나 또는 상기 단위층이 2층 이상 적층된 다층 구조 (multi-layer) 일 수 있다.
본 발명에서 단위층 (220, 230, 240, 250)은 소정의 형상을 갖는 도전성 회로패턴이 적층된 단일층(monolayer)을 지칭하는 것이다. 이때 각 단위층은 절연층을 포함하는 형태 (230, 240)이거나 또는 포함하지 않는 형태 (220, 250)일 수 있다. 또한 각 단위층 (220, 230, 240, 250)의 두께는 각각 독립적으로 서로 상이하거나 동일할 수 있으며, 각 단위층에 포함된 도전성 회로패턴 (232, 242, 251, 252)의 두께 역시 서로 상이하거나 동일할 수 있다. 일례로, 각 단위층에 포함된 도전성 회로패턴의 두께는 8 ㎛ 내지 70 ㎛ 범위일 수 있으며, 각 단위층에 포함되는 절연층의 두께는 15 ㎛ 내지 150 ㎛ 범위일 수 있다. 필요에 따라 상하부 단위층의 총 두께는 적절히 조절될 수 있다.
상기 상부 도전성 회로패턴부 (210)가 다층구조인 경우, 단위층의 일부 (230, 240)는 일면에 상기 도전성 회로패턴 (232, 242)을 갖는 절연층 (231, 241)을 포함하고, 최상부 단위층 (250)은 절연 기재부의 상면에 도전성 회로패턴(251)이 노출되는 형태일 수 있다.
이때 도전성 회로패턴부에 포함되는 절연층 (231, 241)은 서로 연결된 각 층을 전기적으로 절연시킬 수 있는 고분자 물질이라면 특별히 한정되지 아니한다. 일례로 에폭시 수지나 페놀 수지 등의 재질로 형성될 수 있으며, 상기 절연 기재부 (201)의 성분과 동일할 수 있다. 상기 절연층에 무기 충전제나 유리섬유 등을 전체적으로 균일하게 분포시켜 열팽창계수를 조절할 수 있으며, 고분자 물질과 유리섬유의 열 팽창계수를 각각 조절하여 사용할 수도 있다.
또한 도전성 회로패턴 (232, 242, 251, 252)은 도전성 물질로 형성되는 금속 박막 형태를 가지며, 구리 (copper) 재질로 형성될 수 있다. 하부 도전성 회로패턴부 (220) 또한 전술한 상부 도전성 회로 패턴부와 동일한 구조 및/또는 구성을 가질 수 있다.
본 발명에서 상부 도전성 회로패턴부 (210)와 하부 도전성 회로패턴부 (220)를 구성하는 각 단위층 (220, 230, 240, 250)의 합은 짝수이거나 홀수일 수 있다. 특히 종래에는 휘어짐 (warpage) 문제점을 최소화하기 위해 동박적층판 (CCL)을 적용하여 대칭 구조를 갖는 인쇄회로기판 만을 제한적으로 제작할 수 밖에 없었다. 이에 비해, 본 발명에서는 동박 및 절연층의 두께가 각각 상이하게 구성되거나 또는 층수의 제약이 없는 다층구조의 인쇄 회로기판을 자유롭게 설계하고, 휘어짐 문제 없이 제작할 수 있다는 이점이 있다.
한편, 도 2는 복수 개의 단위층 (230, 240, 250)을 포함하는 다층 구조의 상부 도전성 회로패턴부 (210)를 예시한 것일 뿐이며, 이에 한정되지 않는다. 그 외, 하부 도전성 회로패턴부 (220)가 다층 구조이거나, 또는 상부 도전성 회로패턴부 (210) 및 하부 도전성 회로패턴부 (220) 모두가 각각 다층 구조인 것 역시 본 발명의 범주에 속한다.
본 발명에 따른 인쇄회로기판을 제조하는 방법은 하기 단계들로 구성될 수 있다.
상기 제조방법의 바람직한 일 실시형태를 들면, (a) 분리용 절연부재의 상하면 각각에 서로 분리 가능한 제1도전층 및 제2도전층이 순차적으로 마련된 분리부재를 준비하는 단계; (b) 상기 분리부재의 상하면 각각에 제1절연부재와 패턴형성용 제1도전층을 순차적으로 적층하는 단계; (c) 적층된 제1도전층의 일 영역에 제1도전성 회로패턴을 형성하는 단계; (d) 형성된 제1도전성 회로패턴 상에 각각 제2절연부재와 패턴형성용 제2도전층을 순차적으로 적층하고 압착하는 단계; (e) 상기 (c)~(d) 단계를 반복하여 도전성 회로패턴이 n층 이상 적층된 적층체를 형성하는 단계 (여기서, n은 1 내지 10 사이의 자연수임); 및 (f) 상기 분리부재에서 분리용 절연부재와 제1도전층을 탈착시켜 제2도전층이 부착된 적층체를 각각 분리하는 단계를 포함할 수 있다.
이때 상기 제조방법은 분리부재를 중심으로 하여 분리부재의 상부 및 하부 모두에 각각 (b)~(e) 단계를 동일하게 진행하는 것이 바람직하다.
이하, 첨부된 도 3 내지 도 10을 참조하여 본 발명의 일 실시예에 따른 인쇄 회로기판의 제조공정에 대하여 상세히 설명한다.
1) 분리부재 (310)를 준비한다.
도 3을 참조하여 보면, 분리부재 (310)는 분리용 절연부재 (320)의 상하면 각각에 서로 분리 가능한 제1도전층 (331) 및 제2도전층 (332)이 순차적으로 마련된 형태이다. 이때 분리부재용 제1도전층 (331)은 제2도전층을 보호하며, 분리단계에서 제2도전층으로부터 분리되는 기능을 한다. 제2도전층 (332)은 적층체를 구성하는 상부 절연부재 (341) 및 하부 절연부재 (342)에 각각 부착되어 시드층으로 작용하여 배선을 형성하는 기능을 한다.
상기 분리부재용 제1도전층 (331)과 제2도전층 (332)은 각각 도전성 물질로 구성되는 금속 박막 형태로서, 구리 재질일 수 있다.
이때 상기 제1도전층 (331)과 제2도전층 (332)은 이들 층 사이에 점착층을 포함하기 때문에, 내열성 및 방청성을 갖는다. 또한 상기 점착층에 포함된 점착성분으로 인해, 일반적인 상태에서는 다른 기재와 안정적으로 부착될 수 있는 반면, 0.02 kgf/cm 이상, 바람직하게는 0.02 내지 0.045 kgf/cm 범위의 힘을 가하는 경우 물리적 손상 없이 제1도전층과 제2도전층이 서로 분리될 수 있다.
상기 분리부재용 제1도전층 (331)과 제2도전층 (332)의 두께는 각각 8 ㎛ 내지 70 ㎛ 범위일 수 있으며, 제2도전층을 보호하기 위해서 제1도전층 (331)의 두께가 제2도전층 (332) 보다 큰 것이 바람직하다.
분리용 절연부재 (320)는 제1도전층 (331)과 제2도전층 (332)의 지지체 역할을 한다. 또한 분리단계에서 제1도전층과 함께 제거된다.
2) 상기 분리부재의 상하면 각각에 제1절연부재와 패턴형성용 제1도전층을 순차적으로 적층하여 제1적층체를 형성한다 (도 3 참조).
제1적층체 (300)는 전술한 분리부재의 상하면 각각에 순차적으로 적층되는 적층용 제1절연부재 (341, 342); 및 상기 적층용 제1절연부재의 상하면 각각에 순차적으로 적층되는 제1도전층 (351, 352)을 포함한다.
이때 제1절연부재와 패턴형성용 제1도전층은 분리부재를 중심으로 상부 및 하부에 각각 독립적으로 배치되기 때문에, 상기 제1절연부재는 제1상부 절연부재 (341)와 제1하부 절연부재 (342)로 각각 구분될 수 있다. 또한 패턴형성용 제1도전층 또한 패턴형성용 제1상부 도전층 (351)과 제1하부 도전층 (352)로 각각 구분될 수 있다. 이하, 분리부재를 중심으로 상부 및 하부에 각각 사용되는 본 발명의 또 다른 구성 또한 동일하게 구분될 수 있다.
도 3을 참조하여 보다 상세히 설명하면, 패턴형성용 제1 상부 도전층 (351), 제1상부 절연부재 (341), 분리부재 (310), 제1하부 절연부재 (342) 및 패턴형성용 제1 하부 도전층 (352)을 각각 순차적으로 적층한다.
상기 제1상부 절연부재 (341) 및 제1하부 절연부재 (342)는 각 층간 절연기능을 하는 것으로서, 전술한 분리용 절연부재 (320)와 동일한 구성을 가질 수 있다. 이들 모두 (320, 341, 342)는 반경화 상태의 프리프레그 (prepreg)로 구성될 수 있다.
상기 패턴형성용 제1 상부 도전층 (351)과 제1 하부 도전층 (352)은 내층에서의 전기적 도통 기능 뿐만 아니라 열 통로 (Heat path) 기능을 추가로 한다. 상기 도전층의 두께 범위는 8 ㎛ 내지 36 ㎛ 범위일 수 있으며, 1 온스(Oz) 이상으로 형성될 수도 있다.
본 발명에서는 패턴형성용 제1 상부 도전층 (351), 제1상부 절연부재 (341), 분리부재 (310), 제1하부 절연부재 (342) 및 패턴형성용 제1 하부 도전층 (352)이 순차적으로 적층되는 것을 예시하여 설명하고 있으나, 필요에 따라 이들의 적층 순서가 일부 변형되거나 선택적으로 혼용되는 것도 본 발명의 범주에 속한다.
3) 적층된 제1도전층의 일 영역에 소정의 형상을 갖는 제1도전성 회로패턴을 형성한다 (도 4 참조).
분리부재를 중심으로 상부 및 하부 각각에 대칭적으로 형성되는 제1도전성 회로패턴은 제1상부 도전성 회로패턴 (351)과 제1하부 도전성 회로패턴 (352)으로 구분될 수 있다.
이때 회로패턴을 형성하는 방법은 특별히 제한되지 아니하며, 당 업계에 알려진 통상적인 방법에 따라 수행될 수 있다.
4) 제1적층체의 최상부 및 하부에 위치하는 제1도전성 회로패턴 상에 각각 제2절연부재와 패턴형성용 제2도전층을 순차적으로 적층하고 압착하여 제2적층체를 형성한다 (도 4~5 참조).
도 4~5을 참조하여 상기 제조단계의 보다 구체적인 일례를 들면, 상기 제1상부 절연부재 (341)의 상면에 형성된 제1 상부 도전성 회로패턴 (351) 상에, 제2상부 절연부재 (343)와 패턴형성용 제2상부 도전층 (361)을 순차적으로 적층한다. 마찬가지로 제1하부 도전성 회로패턴 (352) 상에 제2하부 절연부재 (344)와 패턴형성용 제2하부 도전층(362)을 순차적으로 적층한다. 이후 이들을 압착시켜 제2 상부 적층체 (391)와 제2하부 적층체 (392)를 형성하게 된다.
이때 상기 패턴형성용 제2 상부 도전층 (361)과 제2 하부 도전층 (362)은 단일층이거나 또는 2층 이상의 다층 구조일 수 있다.
형성된 제2 상부 적층체 (391)는 제1상부 절연부재 (341) 상에 제1 상부 도전성 회로패턴 (351), 제2 상부 절연부재 (343) 및 패턴형성용 제2 상부 도전층 (361)이 순차적으로 적층된 형태이고, 상기 제2 하부 적층체 (392)는 제1하부 절연부재 (342) 상에 제1 하부 도전성 회로패턴 (352), 제2 하부 절연부재 (344) 및 패턴형성용 제2 하부 도전층 (362)이 순차적으로 적층된 형태일 수 있다.
5) 상기 제2적층체의 최상하부 면에 적층된 제2 상부 도전층 (361) 및 제2 하부 도전층 (362)이 단일 도전층 (single layer)이면, 상기 3)~4) 단계를 순차적으로 n회 반복 수행하여 도전성 회로패턴이 n층 이상 적층된 제n적층체를 형성한다. 이때 n은 1 내지 10 사이의 자연수이다.
일례로 제1적층체로부터 1회 반복 수행할 경우, 제2 상부 적층체 (391)와 제2 하부 적층체 (392)는 각각 적어도 1층 이상, 바람직하게는 2개의 상부 및 하부 도전성 회로패턴 (351, 352, 361, 362)과 2개의 상하부 절연층 (343, 344, 341, 342)을 포함할 수 있다.
상기 패턴형성용 제2 도전층 (361, 362)으로서 분리부재 (310)를 기준으로 서로 분리되지 않은 다층의 도전층이 적용되더라도, 상기 3)~4) 단계를 반복 수행할 수 있다. 이때 제2 적층체 (391, 392) 상에 형성되는 도전성 회로패턴과 절연부재의 적층 횟수는 특별히 한정되지 아니하며, 필요에 따라 적절히 조절될 수 있다.
한편 도 6~7은 상기 제2적층체 상에 적층되는 도전층으로서 다층 구조의 패턴형성용 도전층이 도입되어 상기 3)~4) 단계를 1회 반복 수행하는 과정을 도시한 것이다.
상기 제조단계의 일례를 들면, 제2 상부 도전성 회로패턴 (361) 상에 제3상부 절연부재 (345)와 패턴형성용 제3 상부 도전층 (370)을; 제2하부 도전성 회로패턴 (362) 상에 제3하부 절연부재 (346)와 패턴형성용 제3하부 도전층 (380)을 각각 적층한 후 압착시켜 제3상부 적층체 (393)와 제3하부 적층체 (394)를 형성한다.
여기서, 상기 패턴형성용 제3 상부 도전층 (370)과 제3 하부 도전층 (380)이 2층 이상의 다층 구조 (multi-layer)이면서, 상기 분리부재 (310)와 동일하게 서로 분리 가능한 제2도전층 (381, 382)과 제1도전층 (371, 372)로 구성되는 경우, 다음 공정인 분리단계로 이어질 수 있다. 이때 상기 제3 도전층 (370, 380)으로서 박막형 단일 도전층이 적층되더라도, 필요에 따라 분리단계로 이어질 수 있다.
상기와 같이 형성된 제3상부 적층체 (393)의 상면과 제3 하부 적층체 (394)의 하면은 각각 분리부재(310)의 제1도전층과 유사한 기능을 하는 제1도전층 (371, 372)이 배치되게 된다.
6) 상기 분리부재에서 분리용 절연부재와 제1도전층을 탈착시켜 제2도전층이 부착된 적층체를 각각 분리한다 (도 8 참조).
본 발명의 제3 상부 적층체 (393), 제3 하부 적층체 (394) 및 분리부재 (310)는 모두 서로 분리 가능한 제1도전층 (331, 371, 372)과 제2도전층 (332, 381, 382)을 각각 포함한다.
도 8을 참조하여 일례를 들면, 상기 분리부재 (310)에서 제1도전층 (331)과 분리용 절연부재 (320)을 탈착시킴과 동시에, 제3 상부 적층체 (393)의 상면과 제3 하부 적층체 (394)의 하면에 각각 위치하는 제1도전층 (371, 372)만을 선택적으로 탈착시킴으로써, 제2도전층 (381, 382, 332)이 상하면 상에 부착된 제4 상부 적층체 (395), 제4 하부 적층체 (396)를 각각 분리할 수 있다.
본 발명에서는 분리부재 (310)의 상부 및 하부에 각각 동일한 제조단계를 수행하기 때문에, 분리부재를 중심으로 분리된 각 적층체 (395, 396)의 구조는 서로 동일하다. 일례로, 분리된 제4 상부 적층체 (395)와 제4 하부 적층체 (396)의 상하면에는 각각 박막형 제2도전층 (332, 381, 382)이 부착되고, 상기 제4적층체 내부에는 소정의 형상을 갖는 도전성 회로패턴 (351, 352, 361, 362)과 절연층 (343, 344, 345, 346)이 적어도 n층 이상 교번하여 적층되는 구조일 수 있다.
이때 분리된 제4 상부 적층체 (395)와 제4 하부 적층체 (396) 각각에 포함되는 도전성 회로패턴 (332, 351, 352, 361, 362, 381, 382)이 상하 방향으로 비대칭 구조 (unbalanced structure)를 갖게 되더라도, 전술한 제조공정 중에서 각각 상부 적층체와 하부 적층체 간의 상하 대칭구조가 유지되었기 때문에, 제조공정 중에 발생되는 휘어짐 (warpage) 특성을 최소화시킬 수 있다. 또한 다양한 구조를 갖는 인쇄회로기판이 동시에 제작될 수 있다.
7) 이후 분리된 각 적층체의 수직 방향으로 관통하는 관통홀을 적어도 하나 이상 형성한다 (도 9 참조).
관통홀 (390)은 추후 도금 공정을 통해 층간 도통을 위하여 형성된다. 이때 관통홀의 위치나 형상, 개수는 특별히 제한되지 않으며, 필요에 따라 자유롭게 조절될 수 있다.
상기 관통홀 (390)을 형성하기 위하여, 당 업계에 알려진 통상적인 방법을 사용할 수 있으며, 일례로 기계적인 드릴 또는 레이저 등을 이용할 수 있다. 레이저를 이용하는 경우 도면에 도시되지는 않았으나, 비아홀이 형성될 부위를 레이저로 조사하여 비아홀을 형성하는 방법을 이용할 수도 있다. 이와 같이 관통홀 또는 비아홀을 형성한 후, 상기 홀을 가공하는 과정에서 내벽에 형성되는 불순물을 제거하는 후처리 공정을 추가로 포함할 수 있다. 이를 통해 추후 진행되는 도금 공정의 효율을 향상시킬 수 있고, 그 결과 제품의 신뢰성을 향상시킬 수 있다.
8) 관통홀이 형성된 적층체의 상하면 각각에 마련된 제2도전층을 도금한 후 회로패턴을 형성한다 (도 9 참조).
도 9를 참조하면, 제4 상부 적층체 (395)의 상하면 각각에 위치하는 제2도전층 (332, 381)은 박막 형태이므로, 시드 (seed, 332, 381)로 사용하여 원하는 두께의 도금층 (383, 384)을 더 형성할 수 있다. 일례로, 상기 제2도전층은 미세회로 (50 pitch) 배선 형성이 가능하다. 이때 관통홀 (390)에도 도금되므로 전기적으로 도통하게 된다.
이후 도 10에 도시된 바와 같이, 소정의 형상을 갖는 회로패턴 (385, 386)을 형성하고 분리된 각 적층체들 상에 당 업계에 알려진 통상적인 인쇄회로기판의 제조 공정, 예컨대 솔더 레지스트 형성공정, 에칭 및 배선공정, 전자소자 실장 공정 등을 더 수행함으로써 인쇄회로기판 제작이 완료된다.
전술한 인쇄회로기판의 제조방법은 상기 설명된 각 단계를 순차적으로 수행하여 제조되어야 하는 것이 아니라, 설계 사양에 따라 각 공정의 단계가 변형되거나 선택적으로 혼용되어 수행될 수 있다.
한편, 인쇄회로기판의 휘어짐 (warpage) 현상은 인쇄회로기판의 실장시 공정율 및 생산성에 많은 영향을 주며, 나아가 패키지 조립 공정중에 이송오류나 인쇄회로기판이 전기적으로 도통되지 않는 불량까지도 야기할 수 있는 매우 중요한 인자이다. 인쇄회로기판은 여러 재료가 적층되어 이루어진 구조물로서, 휘어짐 현상의 주요원인은 각 적층재료의 열 팽창계수 (CTE)의 차이이며, 기타 영향을 미치는 원인으로 각 재료의 탄성계수(Young's modulus), 공정 중에 가해지는 온도변화, 흡습, 기계적 하중 등이 알려져 있다.
상기와 같이 인쇄회로기판의 휘어짐 특성은 주로 적층 재료간의 열팽창 및 수축의 차이와 하중에 의해 발생되는 것이기 때문에, 본 발명에서는 이 차이를 줄이기 위해서 다층으로 적층되는 적층 재료의 조성과 두께 (dielectric thickness control), 열팽창계수 (CTE) 등의 물성을 변화시켜 휘어짐 특성을 최소화하는 것을 또 다른 특징으로 한다.
이를 위해, 본 발명에서는 전술한 제조단계의 2~5) 적층공정에서 사용되는 적어도 2개 이상의 절연부재로서, 상기 절연부재를 구성하는 수지의 함량 (Resin contents), 구성수지의 재질이나 조성, 절연부재를 구성하는 성분의 열팽창계수 (CTE), 절연부재의 두께, 또는 이들 모두가 서로 상이하게 구성된 것을 사용할 수 있다.
상기 인쇄회로기판의 휘어짐 정도를 제어하기 위한 본 발명의 일 실시예는 하기와 같다.
우선, 각 제조단계별로 얻어지는 인쇄회로기판 형성용 적층체나 또는 최종 제조된 인쇄회로기판의 휘어짐 정도를 미리 예측하거나 또는 실측한다.
이후 예측되거나 또는 실측된 휘어짐 수치가 (+)값이면, 이후 적층 공정에 사용되는 절연부재는 (+)값을 보정할 수 있는 구성을 갖는 절연부재를 사용한다. 예컨대, i) 수지의 함량이 보다 더 적게 조절되거나, ii) 두께가 보다 더 작게 조절되거나, 또는 iii) 열팽창계수 (CTE)가 보다 더 낮게 조절된 절연부재 등을 사용할 수 있다.
반대로 예측되거나 또는 실측된 휘어짐 수치가 (-)값이면, 이후 적층 공정에는 i) 수지 함량이 보다 높게 조절되거나, ii) 열팽창계수가 더 높거나 및/또는 iii) 두께가 더 두껍게 조절된 절연부재를 사용함으로써 휘어짐 정도를 보정할 수 있다.
본 발명에서는 다층으로 적층되는 2개 이상의 절연부재의 CTE 매칭이나; 또는 수지 함량, 수지 두께 등과 같은 유전체 두께 조절 (dielectric thickness control)을 통해 휘어짐 제어를 예시하고 있으나, 그 외 CCL (copper clad laminate) 코어를 사용하지 않는 coreless 형태의 인쇄회로기판에서 다층으로 적층되는 도전층 및/또는 도전성 회로패턴의 두께를 서로 상이하도록 구성하여 휘어짐 특성을 개선하는 것도 본 발명의 범주에 속한다.
결과적으로, 본 발명에서는 전술한 제조공정 중에서 초래되는 휘어짐 현상을 최소화할 뿐만 아니라, 분리공정에서 얻어진 인쇄회로기판 형성용 중간체 또는 최종 제조된 인쇄회로기판의 휘어짐 특성을 모두 획기적으로 개선할 수 있다.
이상에서 실시예를 중심으로 설명하였으나, 이는 단지 예시일 뿐 본 발명을 한정하는 것은 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위 내에서 이상에 예시되지 않은 여러가지 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (13)

  1. (a) 분리용 절연부재의 상하면 각각에 서로 분리 가능한 제1도전층 및 제2도전층이 순차적으로 마련된 분리부재를 준비하는 단계;
    (b) 상기 분리부재의 상하면 각각에 제1절연부재와 패턴형성용 제1도전층을 순차적으로 적층하는 단계;
    (c) 적층된 제1도전층의 일 영역에 제1도전성 회로패턴을 형성하는 단계;
    (d) 형성된 제1도전성 회로패턴 상에 각각 제2절연부재와 패턴형성용 제2도전층을 순차적으로 적층하고 압착하는 단계;
    (e) 상기 (c)~(d) 단계를 반복하여 도전성 회로패턴이 n층 이상 적층된 적층체를 형성하는 단계 (여기서, n은 1 내지 10 사이의 자연수임); 및
    (f) 상기 분리부재에서 분리용 절연부재와 제1도전층을 탈착시켜 제2도전층이 부착된 적층체를 각각 분리하는 단계
    를 포함하는 것이 특징인 인쇄회로기판의 제조방법.
  2. 제1항에 있어서,
    상기 분리부재의 제2도전층은 적층체에 부착되어 배선을 형성하고, 제1도전층은 제2도전층과 분리되는 것이 특징인 인쇄회로기판의 제조방법.
  3. 제1항에 있어서,
    상기 제1도전층과 제2도전층의 두께는 각각 8 ㎛ 내지 70 ㎛ 범위이며, 제1도전층의 두께가 제2도전층 보다 큰 것이 특징인 인쇄회로기판의 제조방법.
  4. 제1항에 있어서,
    상기 (e) 단계에서 형성된 적층체의 최상하면 각각에 위치하는 패턴형성용 도전층은 단일층 또는 2층 이상의 다층 구조인 것이 특징인 인쇄회로기판의 제조방법.
  5. 제4항에 있어서,
    상기 다층 구조의 패턴형성용 도전층이 서로 분리 가능한 제2도전층과 제1도전층이면 상기 (f) 단계로 이어지는 것이 특징인 인쇄회로기판의 제조방법.
  6. 제1항에 있어서,
    상기 (f)단계에서 분리부재를 중심으로 상부 및 하부에서 각각 분리된 적층체의 구조는 서로 동일한 것이 특징인 인쇄회로기판의 제조방법.
  7. 제6항에 있어서,
    상기 (f)단계에서 분리된 각 적층체는 상하부면에 각각 제2도전층이 위치하고, 상기 적층체 내부에는 소정의 형상을 갖는 도전성 회로패턴과 절연층이 n층 이상 교번하여 적층되어 있는 것이 특징인 인쇄회로기판의 제조방법.
  8. 제7항에 있어서,
    상기 분리된 각 적층체의 수직 방향으로 관통하는 관통홀을 적어도 하나 이상 형성하는 단계를 더 포함하는 것이 특징인 인쇄회로기판의 제조방법.
  9. 제8항에 있어서,
    상기 분리된 각 적층체의 상하면 각각에 마련되는 제2도전층을 도금하고 회로패턴을 형성하는 단계를 더 포함하는 것이 특징인 인쇄회로기판의 제조방법.
  10. 제1항 내지 제9항 중 어느 한 항에 기재된 방법에 의해 제조된 인쇄회로기판.
  11. 분리용 절연부재의 상하면 각각에 서로 분리 가능한 제1도전층과 제2도전층이 순차적으로 마련된 분리부재;
    상기 분리부재의 상하면 각각에 순차적으로 적층되는 적층용 절연부재; 및
    상기 절연부재의 상하면 각각에 순차적으로 적층되는 도전층
    을 포함하는 인쇄회로기판 형성용 적층체.
  12. 제11항에 있어서,
    상기 제1도전층과 제2도전층은 이들의 층간에 점착층이 포함되고, 0.02 kgf/cm 이상의 힘을 가하면 제1도전층과 제2도전층이 분리되는 것이 특징인 인쇄회로기판용 적층체.
  13. 제11항의 인쇄회로기판 형성용 적층체를 포함하는 인쇄회로 기판.
PCT/KR2011/008369 2010-11-05 2011-11-04 신규 인쇄회로기판 및 이의 제조방법 Ceased WO2012060657A2 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US13/883,424 US20130299227A1 (en) 2010-11-05 2011-11-04 New printed circuit board and method for manufacturing same
JP2013537614A JP5955331B2 (ja) 2010-11-05 2011-11-04 新規なプリント回路基板及びその製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020100110024A KR101282965B1 (ko) 2010-11-05 2010-11-05 신규 인쇄회로기판 및 이의 제조방법
KR10-2010-0110024 2010-11-05

Publications (2)

Publication Number Publication Date
WO2012060657A2 true WO2012060657A2 (ko) 2012-05-10
WO2012060657A3 WO2012060657A3 (ko) 2012-09-07

Family

ID=46024971

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2011/008369 Ceased WO2012060657A2 (ko) 2010-11-05 2011-11-04 신규 인쇄회로기판 및 이의 제조방법

Country Status (4)

Country Link
US (1) US20130299227A1 (ko)
JP (1) JP5955331B2 (ko)
KR (1) KR101282965B1 (ko)
WO (1) WO2012060657A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014150250A (ja) * 2013-01-09 2014-08-21 Hitachi Chemical Co Ltd 配線基板の製造方法及び支持材付き積層体

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ITMI20120194A1 (it) * 2012-02-13 2013-08-14 Cedal Equipment Srl Miglioramenti nella fabbricazione di pile di laminati plastici multistrato per circuiti stampati
KR101514539B1 (ko) 2013-08-29 2015-04-22 삼성전기주식회사 전자부품 내장기판
KR101932326B1 (ko) * 2016-12-20 2018-12-24 주식회사 두산 인쇄회로기판 및 이의 제조방법
US11062985B2 (en) * 2019-08-01 2021-07-13 Advanced Semiconductor Engineering, Inc. Wiring structure having an intermediate layer between an upper conductive structure and conductive structure
CN111629536B (zh) * 2020-05-22 2023-10-27 东莞联桥电子有限公司 一种偶数多层电路板的压合制作方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100332304B1 (ko) * 1999-05-31 2002-04-12 정해원 다층 인쇄회로기판 제조방법
JP4461912B2 (ja) * 2004-06-08 2010-05-12 日立化成工業株式会社 多層プリント配線板の製造方法
JP2006039231A (ja) * 2004-07-27 2006-02-09 Matsushita Electric Works Ltd 光電気配線混載基板の製造方法
JP4334005B2 (ja) * 2005-12-07 2009-09-16 新光電気工業株式会社 配線基板の製造方法及び電子部品実装構造体の製造方法
JP4673207B2 (ja) * 2005-12-16 2011-04-20 イビデン株式会社 多層プリント配線板およびその製造方法
JP4866268B2 (ja) * 2007-02-28 2012-02-01 新光電気工業株式会社 配線基板の製造方法及び電子部品装置の製造方法
JP5410660B2 (ja) * 2007-07-27 2014-02-05 新光電気工業株式会社 配線基板及びその製造方法と電子部品装置及びその製造方法
JP4635033B2 (ja) * 2007-08-21 2011-02-16 新光電気工業株式会社 配線基板の製造方法及び電子部品実装構造体の製造方法
JP5092662B2 (ja) * 2007-10-03 2012-12-05 凸版印刷株式会社 印刷配線板の製造方法
JP4533449B2 (ja) * 2008-10-16 2010-09-01 新光電気工業株式会社 配線基板の製造方法
KR101025520B1 (ko) * 2008-11-26 2011-04-04 삼성전기주식회사 다층 인쇄회로기판 제조방법
JP4473935B1 (ja) * 2009-07-06 2010-06-02 新光電気工業株式会社 多層配線基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014150250A (ja) * 2013-01-09 2014-08-21 Hitachi Chemical Co Ltd 配線基板の製造方法及び支持材付き積層体

Also Published As

Publication number Publication date
US20130299227A1 (en) 2013-11-14
WO2012060657A3 (ko) 2012-09-07
KR20120048409A (ko) 2012-05-15
JP2013541856A (ja) 2013-11-14
KR101282965B1 (ko) 2013-07-08
JP5955331B2 (ja) 2016-07-20

Similar Documents

Publication Publication Date Title
JP6293998B2 (ja) 多層回路基板の製造方法及びその製造方法によって製造された多層回路基板
US20040040738A1 (en) Multilayer wiring board
KR101884430B1 (ko) 다층 인쇄회로기판 및 그 제조 방법
JP2002299824A (ja) 多層配線回路基板およびその製造方法
WO2012060657A2 (ko) 신규 인쇄회로기판 및 이의 제조방법
US7223687B1 (en) Printed wiring board and method of fabricating the same
WO2012169866A2 (en) Printed circuit board and method for manufacturing the same
CN101449630A (zh) 具有堆积微孔的印刷电路板
WO2014069734A1 (en) Printed circuit board
US8453322B2 (en) Manufacturing methods of multilayer printed circuit board having stacked via
CN106550554B (zh) 用于制造部件载体的上面具有伪芯和不同材料的两个片的保护结构
WO2017061715A1 (ko) 연성 회로기판
WO2012053729A1 (en) Printed circuit board and method for manufacturing the sameprinted circuit board and method for manufacturing the same
TWI801684B (zh) 半導體元件搭載用封裝基板之製造方法
US20140182899A1 (en) Rigid-flexible printed circuit board and method for manufacturing same
WO2021034088A1 (ko) 코일 장치
TW201406222A (zh) 多層線路板及其製作方法
KR101044105B1 (ko) 휨 발생 방지를 위한 기판의 제조방법
WO2018117604A2 (ko) 인쇄회로기판 및 이의 제조방법
WO2014092386A1 (ko) 인쇄회로기판 및 그 제조방법
WO2019074312A1 (ko) 인쇄회로기판 제조 방법 및 이에 의해 제조된 인쇄회로기판
WO2012096537A2 (ko) 신규 인쇄회로기판 및 이의 제조방법
US11122674B1 (en) PCB with coin and dielectric layer
WO2012150777A2 (en) The printed circuit board and the method for manufacturing the same
WO2017213333A1 (ko) 일반 인쇄회로기판을 활용한 고전류 전송 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11838262

Country of ref document: EP

Kind code of ref document: A2

ENP Entry into the national phase

Ref document number: 2013537614

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 13883424

Country of ref document: US

32PN Ep: public notification in the ep bulletin as address of the adressee cannot be established

Free format text: NOTING OF LOSS OF RIGHTS PURSUANT TO RULE 112(1) EPC (EPO FORM 1205A SENT ON 27.08.13)

122 Ep: pct application non-entry in european phase

Ref document number: 11838262

Country of ref document: EP

Kind code of ref document: A2