WO2011037079A9 - 炭化珪素インゴット、炭化珪素基板、それらの製造方法、坩堝、および半導体基板 - Google Patents

炭化珪素インゴット、炭化珪素基板、それらの製造方法、坩堝、および半導体基板 Download PDF

Info

Publication number
WO2011037079A9
WO2011037079A9 PCT/JP2010/066155 JP2010066155W WO2011037079A9 WO 2011037079 A9 WO2011037079 A9 WO 2011037079A9 JP 2010066155 W JP2010066155 W JP 2010066155W WO 2011037079 A9 WO2011037079 A9 WO 2011037079A9
Authority
WO
WIPO (PCT)
Prior art keywords
sic
substrate
silicon carbide
plane
ingot
Prior art date
Application number
PCT/JP2010/066155
Other languages
English (en)
French (fr)
Other versions
WO2011037079A1 (ja
Inventor
信 佐々木
真 原田
太郎 西口
恭子 沖田
博揮 井上
靖生 並川
伸介 藤原
Original Assignee
住友電気工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 住友電気工業株式会社 filed Critical 住友電気工業株式会社
Priority to CA2763055A priority Critical patent/CA2763055A1/en
Priority to US13/375,287 priority patent/US20120070605A1/en
Priority to EP10818752A priority patent/EP2482307A1/en
Priority to CN2010800426201A priority patent/CN102549715A/zh
Priority to JP2011532987A priority patent/JPWO2011037079A1/ja
Publication of WO2011037079A1 publication Critical patent/WO2011037079A1/ja
Publication of WO2011037079A9 publication Critical patent/WO2011037079A9/ja

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/19—Sheets or webs edge spliced or joined
    • Y10T428/192—Sheets or webs coplanar

Definitions

  • a SiC substrate with few defects is usually manufactured by cutting out from a substantially cylindrical (substantially circular when viewed from the growth surface) SiC ingot obtained by (0001) plane growth in which stacking faults are unlikely to occur. For this reason, when manufacturing a rectangular SiC substrate having the (0001) plane as the main surface, the substrate is cut out substantially parallel to the growth surface. However, since the portion other than the rectangle inscribed in the SiC ingot is not used for the SiC substrate, the SiC ingot is wasted. That is, if a SiC substrate is produced from a SiC ingot, a lot of SiC ingot is wasted. For this reason, there exists a problem that cost is required in order to manufacture a SiC substrate.
  • a substantially rectangular parallelepiped SiC ingot is realized.
  • a square SiC substrate can be manufactured by cutting out in a direction parallel to or intersecting the bottom surface.
  • an SiC substrate having a desired plane orientation as a principal plane can be easily formed based on any one of the side face, the bottom face and the growth plane. .
  • the SiC ingot preferably further includes a seed substrate formed so as to be in contact with the bottom surface, and a main surface in contact with the bottom surface of the seed substrate has a ⁇ 0001 ⁇ plane or an inclination of 10 ° or less with respect to this surface.
  • FIG. 3 is a sectional view taken along line III-III in FIG. 2. It is sectional drawing which shows schematically the other crucible in Embodiment 1 of this invention. It is sectional drawing which shows schematically the other crucible in Embodiment 1 of this invention. It is sectional drawing which shows schematically the other crucible in Embodiment 1 of this invention. It is sectional drawing which shows schematically the other crucible in Embodiment 1 of this invention. It is sectional drawing which shows schematically the other crucible in Embodiment 1 of this invention. It is sectional drawing which shows roughly the process of manufacturing the SiC ingot in Embodiment 1 of this invention.
  • FIG. 8 is a sectional view taken along line VIII-VIII in FIG.
  • FIG. It is a schematic flowchart of the process of forming the coupling
  • FIG. 1 is a perspective view schematically showing a SiC ingot according to Embodiment 1 of the present invention. First, SiC ingot 10a according to one embodiment of the present invention will be described with reference to FIG.
  • the SiC ingot 10 a includes a seed substrate 11 and a crystal 12 formed on the seed substrate 11.
  • the crystal 12 includes a bottom surface 12a, four side surfaces 12b, 12c, 12d, and 12e, and a growth surface 12f.
  • the growth surface 12f is connected to the four side surfaces 12b, 12c, 12d, and 12e, and is located on the opposite side to the bottom surface 12a.
  • the growth surface 12f extends in a direction intersecting with the extending direction of the four side surfaces 12b, 12c, 12d, and 12e.
  • the growth surface 12 f is a surface that becomes the outermost surface when the crystal 12 is grown on the seed substrate 11.
  • the growth surface 12f of the present embodiment is raised in the direction opposite to the bottom surface 12a. In other words, the growth surface 12f is not a horizontal plane but rounded.
  • the crucible 100 includes a first portion 101 and a second portion 102.
  • the first portion 101 forms a first region R1 in which the raw material is disposed.
  • the first portion 101 is positioned relatively upward.
  • the second part 102 is connected to the first part 101.
  • the second portion 102 forms a second region R2 in which the seed substrate is disposed inside so as to face the raw material.
  • the second portion 102 is positioned relatively below.
  • the first portion 101 and the second portion 102 are integrally formed.
  • the first portion 101 may have a main body for placing the seed substrate and a lid, and may be formed so that the main body and the lid can be separated.
  • the outer peripheral surface of the first portion 101 and the outer peripheral surface of the second portion 102 are located on the same curved surface or the same plane.
  • the shape may be different.
  • the present inventor has earnestly studied a means for reducing the cost when manufacturing a SiC substrate having a square planar shape from a SiC ingot.
  • the present invention has been completed, in which the SiC ingot 10a, which is a substantially rectangular parallelepiped in crystal growth, is manufactured.
  • FIG. 9 is a perspective view schematically showing SiC ingot 10b according to the second embodiment of the present invention.
  • SiC ingot 10b in the present embodiment basically has the same configuration as SiC ingot 10a in the first embodiment shown in FIG. 1, except that growth surface 12f is processed. Is different.
  • the growth surface 12f in the present embodiment is a flat surface.
  • Such a growth surface 12f is preferably a ⁇ 0001 ⁇ plane, a ⁇ 1-100 ⁇ plane, a ⁇ 11-20 ⁇ plane, or a plane having an inclination of 10 ° or less with respect to these planes.
  • the main surface 20a preferably has an off angle of 50 ° to 65 ° with respect to the ⁇ 0001 ⁇ plane.
  • MOSFET Metal Oxide Semiconductor Field Effect Transistor
  • the defect density of the growth layer 130 may be larger than the defect density of the SiC substrates 111 to 119, and therefore, the size of the joint portion 150 substantially consisting of the growth layer 130 is larger than that of each of the SiC substrates 111 to 119. Despite being large, it can be easily formed.
  • the micropipe density of growth layer 130 may be greater than the micropipe density of SiC substrates 111-119.
  • the threading screw dislocation density of the growth layer 130 may be larger than the threading screw dislocation density of the SiC substrates 111 to 119.
  • the threading edge dislocation density of the growth layer 130 may be larger than the threading edge dislocation density of the SiC substrates 111 to 119.
  • the off angle of surface F1 with respect to the ⁇ 0001 ⁇ plane of SiC substrate 111 is not less than 50 ° and not more than 65 °
  • the off angle of surface F2 with respect to the ⁇ 0001 ⁇ plane of SiC substrate 112 is not less than 50 ° and not more than 65 °. It is.
  • the step of arranging SiC substrates 111 and 112 is performed such that the shortest distance between SiC substrates 111 and 112 is 1 mm or less.
  • growth layer 130 can be formed so as to more reliably connect back surface B1 of SiC substrate 111 and back surface B2 of SiC substrate 112.
  • the inclination of the crystal plane of the growth layer 130 on the back surface B1 is within 10 ° with respect to the crystal surface of the back surface B1.
  • the inclination of the crystal plane of the growth layer 130 on the back surface B2 is within 10 ° with respect to the crystal surface of the back surface B2.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

　ＳｉＣインゴット（１０ａ）は、４つの辺を有する底面（１２ａ）と、底面（１２ａ）から、底面（１２ａ）の方向と交差する方向に延びる４つの側面（１２ｂ、１２ｃ、１２ｄ、１２ｅ）と、側面（１２ｂ、１２ｃ、１２ｄ、１２ｅ）と接続されるとともに、底面（１２ａ）と反対側の成長面（１２ｆ）とを備える。底面（１２ａ）、側面（１２ｂ、１２ｃ、１２ｄ、１２ｅ）および成長面（１２ｆ）の少なくともいずれかは、｛０００１｝面、｛１－１００｝面、｛１１－２０｝面、またはこれらの面に対して１０°以内の傾きを有する面である。

Description

炭化珪素インゴット、炭化珪素基板、それらの製造方法、坩堝、および半導体基板
　本発明は炭化珪素（ＳｉＣ）インゴット、ＳｉＣ基板、それらの製造方法、坩堝、および半導体基板に関するものである。
　近年、半導体装置の製造に用いられる半導体基板としてＳｉＣ基板の採用が進められつつある。ＳｉＣは、より一般的に用いられているＳｉ（シリコン）に比べて大きなバンドギャップを有する。そのためＳｉＣ基板を用いた半導体装置は、耐圧が高く、オン抵抗が低く、また高温環境下での特性の低下が小さい、といった利点を有する。
　半導体装置を効率的に製造するためには、ある程度以上の基板の大きさが求められる。米国特許第７３１４５２０号明細書（特許文献１）によれば、７６ｍｍ（３インチ）以上のＳｉＣ基板を製造することができるとされている。
米国特許第７３１４５２０号明細書
　しかしながら、上記特許文献１に開示されているようなある程度以上の大きさのＳｉＣ基板を製造する場合、以下の問題がある。
　欠陥の少ないＳｉＣ基板は、通常、積層欠陥の生じにくい（０００１）面成長で得られた略円柱形（成長面から見たときに略円形）のＳｉＣインゴットから切り出されることで製造される。このため、（０００１）面を主面とする長方形のＳｉＣ基板を製造する場合には、成長面に対して略平行に切り出されることになる。しかし、ＳｉＣインゴットにおいて内接する長方形以外の部分は、ＳｉＣ基板に使われないので、ＳｉＣインゴットの無駄になる。つまり、ＳｉＣインゴットからＳｉＣ基板を作製すると、ＳｉＣインゴットの無駄が多く生じる。このため、ＳｉＣ基板を製造するためにコストを要するという問題がある。
　また、上記の場合、円柱形のＳｉＣインゴットから長方形の主面を有するＳｉＣ基板に加工するために多くの手間が生じる。この点からも、ＳｉＣ基板の製造にコストを要するという問題がある。
　本発明は、上記の問題点に鑑みてなされたものであり、その一の目的は、ＳｉＣ基板を製造する際にコストを低減できる、ＳｉＣインゴット、その製造方法、および坩堝を提供することである。本発明の他の目的は、コストを低減できる、ＳｉＣ基板、その製造方法、および半導体基板を提供することである。
　本発明の炭化珪素（ＳｉＣ）インゴットは、４つの辺を有する底面と、底面から、底面の延びる方向と交差する方向に延びる４つの側面と、側面と接続されるとともに、底面と反対側に位置する成長面とを備える。
　本発明のＳｉＣインゴットによれば、略直方体のＳｉＣインゴットを実現している。これにより、底面に対して平行または交差する方向に切り出すことで、四角形のＳｉＣ基板を製造することができる。また、成長面および４つの側面の各々の面方位は底面の面方位と異なるので、側面、底面および成長面のいずれかに基づいて所望の面方位を主面として有するＳｉＣ基板を容易に形成できる。このため、所望の形状、所望の面方位などを有するＳｉＣ基板を製造する際に、材料の無駄を低減できるとともに、加工の手間を低減することができるＳｉＣインゴットを製造することができる。したがって、ＳｉＣ基板を製造する際にコストを低減できるＳｉＣインゴットを実現することができる。
　上記ＳｉＣインゴットにおいて好ましくは、底面、側面および成長面の少なくともいずれかは、｛０００１｝面、｛１－１００｝面、｛１１－２０｝面、またはこれらの面に対して１０°以内の傾きを有する面である。
　これにより、これらの面を元にＳｉＣ基板できるので、所望の面方位などを有するＳｉＣ基板をより容易に製造できる。このため、ＳｉＣ基板を製造する際にコストを低減できるＳｉＣインゴットを実現することができる。
　上記ＳｉＣインゴットにおいて好ましくは、底面に接するように形成された種基板をさらに備え、種基板において底面と接する主面が｛０００１｝面、またはこの面に対して１０°以内の傾きを有する。
　種基板と、この種基板上に形成された上記底面、側面および成長面を有する結晶とを備えたＳｉＣインゴットであっても、ＳｉＣ基板を製造する際に、ＳｉＣインゴットの材料の無駄を低減できるとともに、加工の手間をより低減することができる。また、種基板の主面が上記面方位を有しているので、ＳｉＣインゴットの結晶性を良好にすることができる。
　本発明のＳｉＣ基板は、上記ＳｉＣインゴットから作製される。本発明のＳｉＣ基板は、ＳｉＣインゴットの底面、４つの側面または成長面のいずれかを元にして作製されるので、インゴットの材料の無駄を低減できるとともに、加工の手間を低減することができる。したがって、コストを低減してＳｉＣ基板を製造することができる。
　上記ＳｉＣ基板の製造方法において好ましくは、{０００１}面に対するオフ角が５０°以上６５°以下である主面を有する。これにより、主面が｛０００１｝面であるＳｉＣ基板にデバイスを作製した場合に比べて、チャネル移動度を高めることができるＳｉＣ基板を製造することができる。
　本発明の坩堝は、第１の部分と、第２の部分とを備える。第１の部分は、原料を内部に配置する領域を形成する。第２の部分は、第１の部分と接続され、原料と対向するように種基板を内部に配置する領域を形成する。第２の部分の断面形状は四角形または面取りされた四角形である。
　本発明の坩堝によれば、第１の部分に配置した原料を加熱することにより昇華させて、第２の部分に配置した種基板に原料ガスを析出することによりＳｉＣインゴットを成長することができる。第２の部分の断面形状（水平断面）が四角形または面取りされた四角形であるので、種基板上に成長するＳｉＣインゴットの断面形状（水平方向の面形状）を四角形または面取りされた四角形にすることができる。このため、本発明の坩堝を用いることにより、略直方体のＳｉＣインゴットを製造することができる。したがって、本発明の坩堝を用いて製造したＳｉＣインゴットは、上述したように、ＳｉＣ基板を製造する際にコストを低減することができる。
　上記坩堝において好ましくは、第１および第２の部分は、グラファイトである。グラファイトは高温で安定であるので、坩堝の割れを抑制することができる。またグラファイトはＳｉＣインゴットの構成元素であるので、仮に坩堝の一部が昇華してＳｉＣインゴットに混入した場合であっても、不純物になることを抑制することができる。このため、製造するＳｉＣインゴットの結晶性を良好にすることができる。
　本発明のＳｉＣインゴットの製造方法は、上記いずれかの坩堝を用いて炭化珪素インゴットを製造する方法であって、以下の工程を備える。第１の部分の内部に原料を配置する。第２の部分の内部に種基板を配置する。原料を加熱することにより昇華させて、種基板に原料ガスを析出することによりＳｉＣインゴットを成長する。
　本発明のＳｉＣインゴットの製造方法によれば、上記坩堝を用いているので、略直方体のＳｉＣインゴットを製造できる。したがって、上述したように、ＳｉＣ基板を製造する際にコストを低減できるＳｉＣインゴットを製造することができる。
　上記ＳｉＣインゴットの製造方法において好ましくは、坩堝の第２の部分の断面形状の四角形または面取りされた四角形の各辺のうちの少なくとも１つの辺は、成長する工程で成長する炭化珪素インゴットの＜０００１＞方向、＜１－１００＞方向、＜１１－２０＞方向、またはこれらの方向に対して１０°以内の傾きを有する方向である。
　これにより、坩堝の第２の部分に種基板を配置する際に、第２の部分の四角形または面取りされた四角形の各辺が上記方向を示すため、オリエンテーションフラット、ノッチなどの役割を果たすことができる。このため、＜０００１＞方向、＜１－１００＞方向、＜１１－２０＞方向、またはこれらの方向に対して１０°以内の傾きを有する方向を特定してＳｉＣインゴットを作製することができる。
　本発明のＳｉＣ基板の製造方法は、上記ＳｉＣインゴットの製造方法によりＳｉＣインゴットを製造する工程と、ＳｉＣインゴットからＳｉＣ基板を切り出す工程とを備える。
　本発明のＳｉＣ基板の製造方法によれば、ＳｉＣインゴットの底面、成長面または４つの側面のいずれかを元にしてＳｉＣ基板を製造できる。このため、ＳｉＣインゴットの材料の無駄を低減できるとともに、加工の手間を低減することができる。したがって、コストを低減してＳｉＣ基板を製造することができる。
　上記ＳｉＣ基板の製造方法において好ましくは、切り出す工程では、ＳｉＣインゴットからワイヤーソーを用いてＳｉＣ基板を切り出す。これにより、より容易にＳｉＣ基板を製造することができる。
　本発明の半導体基板は、上記ＳｉＣ基板を複数同一平面上に並べて、一体化処理をすることにより得られる。
　本発明の半導体基板によれば、複数のＳｉＣ基板の各々に比して大きな表面を有する。このため、上記ＳｉＣ基板の各々を単独で用いる場合に比して、半導体基板用いる場合、ＳｉＣを用いた半導体装置をより効率よく製造することができる。したがって、コストを低減することができる。
　本発明のＳｉＣインゴット、その製造方法および坩堝によれば、ＳｉＣ基板を製造する際にコストを低減できる。また、本発明のＳｉＣ基板、その製造方法、および半導体基板によれば、コストを低減できる。
本発明の実施の形態１におけるＳｉＣインゴットを概略的に示す斜視図である。 本発明の実施の形態１における坩堝を概略的に示す断面図である。 図２におけるＩＩＩ－ＩＩＩ線に沿った断面図である。 本発明の実施の形態１における別の坩堝を概略的に示す断面図である。 本発明の実施の形態１における別の坩堝を概略的に示す断面図である。 本発明の実施の形態１における別の坩堝を概略的に示す断面図である。 本発明の実施の形態１におけるＳｉＣインゴットを製造する工程を概略的に示す断面図である。 図７におけるＶＩＩＩ－ＶＩＩＩ線に沿った断面図である。 本発明の実施の形態２のＳｉＣインゴットを概略的に示す斜視図である。 本発明の実施の形態３におけるＳｉＣインゴットを概略的に示す斜視図である。 本発明の実施の形態４におけるＳｉＣインゴットを概略的に示す斜視図である。 本発明の実施の形態５のＳｉＣ基板を概略的に示す斜視図である。 ｛０３－３８｝面を説明するための図である。 本発明の実施の形態６における半導体基板の構成を概略的に示す平面図である。 図１４の線ＸＶ－ＸＶに沿う概略断面図である。 本発明の実施の形態６における半導体基板の製造方法の概略フロー図である。 図１６における結合部を形成する工程の概略フロー図である。 本発明の実施の形態６における半導体基板の製造方法の第１工程を概略的に示す断面図である。 本発明の実施の形態６における半導体基板の製造方法の第２工程を概略的に示す断面図である。 本発明の実施の形態６における半導体基板の製造方法の第３工程を概略的に示す断面図である。 本発明の実施の形態６における半導体基板の製造方法の第１工程の第１の変形例を概略的に示す断面図である。 本発明の実施の形態６における半導体基板の製造方法の第１工程の第２の変形例を概略的に示す断面図である。 本発明の実施の形態６における半導体基板の製造方法の第１工程の第３の変形例を概略的に示す断面図である。
　以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には、同一の参照符号を付し、その説明は繰り返さない。また、本明細書中においては、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示している。また、負の指数については、結晶学上、”－”（バー）を数字の上に付けることになっているが、本明細書中では、数字の前に負の符号を付けている。
　（実施の形態１）
　図１は、本発明の実施の形態１におけるＳｉＣインゴットを概略的に示す斜視図である。はじめに図１を参照して、本発明の一実施の形態のＳｉＣインゴット１０ａについて説明する。
　図１に示すように、ＳｉＣインゴット１０ａは、種基板１１と、種基板１１上に形成された結晶１２とを備えている。結晶１２は、底面１２ａと、４つの側面１２ｂ、１２ｃ、１２ｄ、１２ｅと、成長面１２ｆとを含んでいる。
　底面１２ａは、種基板１１と接している。底面１２ａは、４つの辺を有している。つまり、底面１２ａは略四角形である。本実施の形態では、底面１２ａは長方形であり、正方形であることが好ましい。底面１２ａの４つの辺の各々が交わる頂点部分は丸みをおびていてもよい。つまり底面１２ａは面取りされた四角形であってもよい。
　４つの側面１２ｂ、１２ｃ、１２ｄ、１２ｅは、底面１２ａから、底面１２ａの延びる方向と交差する方向に延びる。本実施の形態では、４つの側面１２ｂ、１２ｃ、１２ｄ、１２ｅは、底面１２ａから、略垂直、好ましくは垂直に延びる。４つの側面１２ｂ、１２ｃ、１２ｄ、１２ｅのそれぞれは、四角形であることが好ましく、長方形であることがより好ましい。
　成長面１２ｆは、４つの側面１２ｂ、１２ｃ、１２ｄ、１２ｅと接続されるとともに、底面１２ａと反対側に位置する。成長面１２ｆは、４つの側面１２ｂ、１２ｃ、１２ｄ、１２ｅの延びる方向と交差する方向に延びる。成長面１２ｆとは、種基板１１上に結晶１２を成長させた時に最表面となる面である。本実施の形態の成長面１２ｆは、底面１２ａと反対側の方向に盛り上がっている。言い換えると、成長面１２ｆは、水平面でなく、丸みをおびている。
　本実施の形態の底面１２ａ、側面１２ｂ、１２ｃ、１２ｄ、１２ｅおよび成長面１２ｆは、加工されていない。この場合、４つの側面１２ｂ、１２ｃ、１２ｄ、１２ｅは、梨地でなく、鏡面である。また、４つの側面１２ｂ、１２ｃ、１２ｄ、１２ｅおよび成長面１２ｆには研磨傷、せん断傷などが残っていない。
　底面１２ａ、側面１２ｂ、１２ｃ、１２ｄ、１２ｅおよび成長面１２ｆの少なくともいずれかは、｛０００１｝面（ｃ面）、｛１－１００｝面（ｍ面）、｛１１－２０｝面（ａ面）、またはこれらの面に対して１０°以内の傾きを有する面であることが好ましい。たとえば、図１におけるＸ方向は＜１１－２０＞方向（ａ軸方向）であり、Ｙ方向は＜１－１００＞方向（ｍ軸方向）であり、Ｚ方向は＜０００１＞方向（ｃ軸方向）である。この場合、底面１２ａは｛０００１｝面であり、側面１２ｂ、１２ｄは｛１１－２０｝面であり、側面１２ｃ、１２ｅは｛１－１００｝面であり、成長面１２ｆは、｛０００１｝面から１０°以内の傾きを有する面である。
　｛０００１｝面、｛１－１００｝面および｛１１－２０｝面は、ＳｉＣ基板における代表的な面である。そして、ＳｉＣインゴット１０ａからＳｉＣ基板の製造工程における加工のばらつき等を考慮して、底面１２ａ、側面１２ｂ、１２ｃ、１２ｄ、１２ｅおよび成長面１２ｆの少なくともいずれかをこれらの面からオフ方位のばらつきを１０°以下とすることにより、ＳｉＣインゴット１０ａから製造したＳｉＣ基板上へのエピタキシャル成長層の形成などを容易にすることができる。
　種基板１１は、結晶１２の底面１２ａ下に形成されている。種基板１１は、主面１１ａを有する。主面１１ａは、結晶１２の底面１２ａと接する。
　主面１１ａは、｛０００１｝面、またはこの面に対して１０°以内の傾きを有することが好ましい。この主面１１ａ上に形成される結晶１２は積層欠陥が生じにくいため、結晶１２の結晶性を向上することができる。
　本実施の形態における底面１２ａ、４つの側面１２ｂ、１２ｃ、１２ｄ、１２ｅ、および成長面１２ｆは、互いに略平行または略垂直の関係を有する。本実施の形態におけるＳｉＣインゴット１０ａは、成長面１２ｆが膨れている（曲面である）点を除き直方体であるが、本発明のＳｉＣインゴットはこの形状に限定されない。本発明のＳｉＣインゴットにおける各角（各辺の部分）は、丸みをおびていてもよい。
　ここで、図１を参照して、ＳｉＣインゴット１０ａの大きさの一例を挙げる。４つの側面１２ｂ、１２ｃ、１２ｄ、１２ｅの幅Ｗはたとえば１５ｍｍ以上で、好ましくは６０ｍｍ以上で、より好ましくは１００ｍｍ以上である。４つの側面１２ｂの高さＨは、たとえば１５ｍｍ以上で、好ましくは３０ｍｍ以上で、より好ましくは５０ｍｍ以上である。
　続いて、図２～図６を参照して、本実施の形態における坩堝１００について説明する。本実施の形態における坩堝１００は、図１に示すＳｉＣインゴットを製造するための坩堝である。なお、図２は、本実施の形態における坩堝を概略的に示す断面図である。図３は、図２におけるＩＩＩ－ＩＩＩ線に沿った断面図である。図４～図６は、本実施の形態における別の坩堝を概略的に示す断面図である。図４～図６は、図２におけるＩＩＩ－ＩＩＩ線に沿った断面図に相当する。
　図２および図３に示すように、坩堝１００は、第１の部分１０１と、第２の部分１０２とを備えている。第１の部分１０１は、原料を内部に配置する第１の領域Ｒ１を形成する。第１の部分１０１は、相対的に上方に位置する。第２の部分１０２は、第１の部分１０１と接続される。第２の部分１０２は、原料と対向するように種基板を内部に配置する第２の領域Ｒ２を形成する。第２の部分１０２は、相対的に下方に位置する。第１の部分１０１と第２の部分１０２とは一体形成されている。なお、第１の部分１０１には、種基板を配置するための本体部と、蓋部とを有し、本体部と蓋部とが分離可能なように形成されていてもよい。
　図３に示すように、第２の部分１０２の断面形状（水平断面）は四角形（本実施の形態では長方形、好ましくは正方形）である。言い換えると、第２の部分１０２の内周面１０２ａの断面形状（水平断面）は四角形（本実施の形態では長方形、好ましくは正方形）である。
　図４および図５に示すように、第２の部分１０２の断面形状（水平断面）は面取りされた四角形（本実施の形態では長方形、好ましくは正方形）であってもよい。面取りは、図４に示すように、交わる２辺の角度が４５°となる４５°面取り（Ｃ）であってもよく、図５に示すように、交わる２辺の角度が丸みを有する丸み面取り（Ｒ）であってもよい。第２の部分１０２の断面形状が面取りされた四角形である場合、成長する結晶１２の角に応力が集中することを抑制できる。
　第１の部分１０１の断面形状（水平断面）は図３～図５に示すように円形であってもよく、図６に示すように四角形であってもよく、さらに他の形状であってもよい。
　第１の部分１０１の内周面１０１ａは、上方（第２の部分１０２側）から見て、第２の部分１０２の内周面１０２ａに投影した全ての領域を含むことが好ましい。図２～図６では、第２の部分１０２の内周面１０２ａで囲まれる第２の領域Ｒ２の断面積よりも第１の部分１０１の内周面１０１ａで囲まれる第１の領域Ｒ１の断面積は大きいが、同じで大きさであってもよい。つまり、第１の部分１０１の内周面１０１ａと第２の部分１０２の内周面１０２ａとは、同一曲面または同一平面上に位置していてもよい。
　なお、第２の部分１０２の高さ（図２における高さＬ）は、成長させるＳｉＣインゴット１０ａの高さ（図１における高さＨ）と同程度であることが好ましい。
　また、図２～図６では、第１の部分１０１の外周面と第２の部分１０２の外周面（坩堝１００の外周面１００ｂ）は、同一曲面上または同一平面上に位置していているが、異なる形状であってもよい。
　第１および第２の部分１０１、１０２の材料は特に限定されないが、炭素（Ｃ）を含むことが好ましく、Ｃよりなることがより好ましい。このような材料として、たとえばグラファイトが挙げられる。つまり、坩堝１００はグラファイト製であることが好ましい。Ｃは、ＳｉＣインゴットの構成元素であるので、仮に坩堝１００の一部が昇華してＳｉＣインゴット１０ａに混入した場合であっても、不純物になることを抑制することができる。このため、製造するＳｉＣインゴット１０ａの結晶性を良好にすることができる。特に、グラファイトは高温で安定であるので、坩堝の割れを抑制することができる。
　続いて、図１、図７および図８を参照して、本実施の形態におけるＳｉＣインゴット１０ａの製造方法について説明する。本実施の形態におけるＳｉＣインゴット１０ａの製造方法は、図２および図３に示す坩堝１００を用いてＳｉＣインゴット１０ａを製造する。なお、図７は、本実施の形態におけるＳｉＣインゴットを製造する工程を概略的に示す断面図である。図８は、図７におけるＶＩＩＩ－ＶＩＩＩ線に沿った断面図である。
　まず、図７および図８に示すように、坩堝１００の第１の部分１０１の内部（第１の領域Ｒ１）に原料１７を配置する。本実施の形態では、原料１７は、坩堝１００の下部の第１の領域Ｒ１に設置する。原料１７は粉末であっても、焼結体であってもよく、たとえば多結晶のＳｉＣ粉末またはＳｉＣ焼結体を準備する。
　次に、図７および図８に示すように、坩堝１００の第２の部分１０２の内部（第２の領域Ｒ２）に種基板１１を配置する。本実施の形態では、坩堝１００内において、原料１７と対向するように、坩堝１００の上部の第２の領域Ｒ２に種基板１１を配置する。
　種基板１１は、｛０００１｝面、｛１－１００｝面、｛１１－２０｝面、またはこれらの面に対して１０°以内の傾きを有する主面１１ａを有することが好ましい。この場合、後述する成長する工程において、｛０００１｝面、｛１－１００｝面、｛１１－２０｝面、またはこれらの面に対して１０°以内の傾きを有する面が成長面１２ｆとなる結晶１２を成長することができる。
　種基板１１の主面１１ａは、円形であっても、四角形であってもよい。また、種基板１１の組成は特に限定されず、成長させる結晶１２と同じ組成であってもよく、異なる組成であってもよい。成長させる結晶１２の結晶性を向上する観点から、同じ組成である結晶１２を種基板１１として準備することが好ましい。
　坩堝１００の第２の部分１０２の断面形状の四角形または面取りされた四角形の各辺のうちの少なくとも１つの辺（たとえば図３における矢印Ｕまたは矢印Ｖの方向）が、成長する工程で成長するＳｉＣインゴット１０ａの＜０００１＞方向、＜１－１００＞方向、＜１１－２０＞方向、またはこれらの方向に対して１０°以内の傾きを有する方向になるように、種基板１１を第２の部分１０２の内部に配置する。この場合には、坩堝１００の第２の部分１０２の種基板１１を配置する略四角形の面の辺が、オリエンテーションフラットなどの役割も果たす。また、第２の部分１０２の四角形または面取りされた四角形の各辺のうちの少なくとも１つの辺の方向を上記のように規定したのは、底面１２ａ、側面１２ｂ、１２ｃ、１２ｄ、１２ｅおよび成長面１２ｆの少なくともいずれかが、｛０００１｝面、｛１－１００｝面、｛１１－２０｝面、またはこれらの面に対して１０°以内の傾きを有する面になるように結晶１２を成長するためである。
　次に、坩堝１００内において、原料１７を加熱することにより昇華させて、種基板１１に原料ガスを析出することにより結晶１２を成長する。
　具体的には、原料１７が昇華する温度まで原料１７を加熱部により加熱する。この加熱により、原料１７が昇華して昇華ガスを生成する。この昇華ガスを、原料１７よりも低温に設置されている種基板１１の表面に再度固化させる。成長温度の一例を挙げると、たとえば、原料１７の温度を２３００℃～２４００℃に保持し、種基板１１の温度を２１００℃～２２００℃に保持する。これにより、種基板１１上に結晶１２が成長する。成長温度は、成長中に一定温度に保持する場合もあるが、成長中にある割合で変化させる場合もある。
　この成長する工程では、坩堝１００の第２の部分１０２の断面形状が四角形であるので、断面形状が四角形の結晶１２を種基板１１上に成長することができる。
　この成長する工程では、＜０００１＞方向、＜１－１００＞方向、＜１１－２０＞方向、またはこれらの方向に対して１０°以内の傾きを有する方向に結晶１２を成長する。これにより、結晶１２の成長面１２ｆ（または底面１２ａ）は、｛０００１｝面、｛１－１００｝面、｛１１－２０｝面、またはこれらの面に対して１０°以内の傾きを有する面になる。
　次に、坩堝１００の内部を室温まで冷却する。そして、坩堝１００から製造した種基板１１と、種基板１１上に成長した結晶１２とを備えたＳｉＣインゴット１０ａを取り出す。これにより、図１に示すＳｉＣインゴット１０ａを製造することができる。
　本実施の形態におけるＳｉＣインゴット１０ａは、結晶１２を成長した後に、形状を整えるための加工をしていない。このため、本実施の形態におけるＳｉＣインゴット１０ａにおける４つの側面１２ｂ、１２ｃ、１２ｄ、１２ｅは、梨地でなく、鏡面である。また、４つの側面１２ｂ、１２ｃ、１２ｄ、１２ｅおよび成長面１２ｆには研磨傷、せん断傷などが残っていない。
　なお、本実施の形態のＳｉＣインゴット１０ａの製造方法では、図３に示す坩堝１００を用いて製造したが、特にこれに限定されず、たとえば図４～図６に示すような坩堝１００を用いて製造してもよい。
　続いて、本実施の形態におけるＳｉＣインゴット１０ａ、その製造方法および坩堝１００の効果について説明する。
　本発明者は、平面形状が略四角形のＳｉＣ基板が以下の点において有利であることに着目した。すなわち、平面形状が円形のＳｉＣ基板は、面方向を表示するために、オリエンテーションフラットやノッチを形成する必要がある。しかし、平面形状が四角形のＳｉＣ基板は、その端面（側面）の切り出し方などによりオリエンテーションフラットやノッチを形成しなくても面方向を表示できる。
　さらに、複数のＳｉＣ基板の平面形状が四角形であると、隙間があくことを低減して複数のＳｉＣ基板を平面状に並べることができる。このため、複数のＳｉＣ基板を平面状に並べて下地基板と一体化させてウエハを作製する場合に、平面形状が四角形の基板を好適に用いることができる。
　そこで、本発明者は、ＳｉＣインゴットから、平面形状が四角形のＳｉＣ基板を製造する際に、コストを低減する手段について鋭意研究した。その結果、結晶成長において略直方体であるＳｉＣインゴット１０ａを製造するという本発明の完成に至った。
　略直方体であるＳｉＣインゴット１０ａにより、底面１２ａに対して平行に切り出すことで、平面形状が四角形のＳｉＣ基板を製造することができる。
　また、４つの側面１２ｂ、１２ｃ、１２ｄ、１２ｅの各々の面方位は底面１２ａの面方位と異なるので、所望の面方位を主面として有するＳｉＣ基板を容易に形成できる。
　このため、略直方体であるＳｉＣインゴット１０ａを実現することにより、容易に四角形のＳｉＣ基板を製造することができる。そして、このようなＳｉＣインゴット１０ａを実現するために鋭意研究した結果、種基板１１を配置するための第２の部分１０２の断面形状を四角形または面取りされた四角形にした坩堝１００の完成に至った。
　一方、このような略直方体であるＳｉＣインゴット１０ａの製造方法として、従来製造していた略円柱形のＳｉＣインゴットから内接する最大の略直方体のＳｉＣをインゴットを切り出す技術が考えられる。しかし、この場合、略直方体のＳｉＣインゴットを形成すると、略円柱形のＳｉＣインゴットの材料の約１／３は無駄になる。本実施の形態のように、結晶成長において略直方体のＳｉＣインゴット１０ａを製造する場合には、ＳｉＣインゴット１０ａの面荒れ、ずれなどを修正する部分は無駄になるが、たとえばＳｉＣインゴット１０ａの９５％以上程度を有効に使うことができる。このため、ＳｉＣインゴット１０ａの材料の無駄を低減できる。
　さらに、本実施の形態のＳｉＣインゴット１０ａは、オリエンテーションフラット、ノッチなどの形成のための加工の手間、形状を変更するための加工の手間、円形基板をダイシングする手間なども省くことができる。このため、加工時間を短縮することができる。
　以上より、本実施の形態のＳｉＣインゴット１０ａ、その製造方法および坩堝１００によれば、材料の無駄を低減できるとともに、加工の手間を低減できるので、ＳｉＣ基板を製造する際に、コストを低減できるＳｉＣインゴット１０ａを実現することができる。
　（実施の形態２）
　図９は、本発明の実施の形態２のＳｉＣインゴット１０ｂを概略的に示す斜視図である。図９に示すように、本実施の形態におけるＳｉＣインゴット１０ｂは、基本的には図１に示す実施の形態１のＳｉＣインゴット１０ａと同様の構成を備えているが、成長面１２ｆが加工されている点において異なる。本実施の形態における成長面１２ｆは、平坦な面である。このような成長面１２ｆは、｛０００１｝面、｛１－１００｝面、｛１１－２０｝面、またはこれらの面に対して１０°以内の傾きを有する面であることが好ましい。
　なお、４つの側面１２ｂ、１２ｃ、１２ｄ、１２ｅは、梨地でなく、鏡面である。また、４つの側面１２ｂ、１２ｃ、１２ｄ、１２ｅには研磨傷、せん断傷などが残っていない。
　本実施の形態におけるＳｉＣインゴット１０ｂの製造方法は、基本的には実施の形態１におけるＳｉＣインゴット１０ａの製造方法と同様の構成を備えているが、成長面１２ｆを加工する工程をさらに備えている点において異なる。加工する方法は特に限定されず、たとえば研磨などにより平坦化する。
　（実施の形態３）
　図１０は、本発明の実施の形態３におけるＳｉＣインゴット１０ｃを概略的に示す斜視図である。図１０に示すように、本実施の形態におけるＳｉＣインゴット１０ｃは、基本的には図１に示す実施の形態１のＳｉＣインゴット１０ａと同様の構成を備えているが、種基板１１を備えていない点において異なる。
　本実施の形態におけるＳｉＣインゴット１０ｃの製造方法は、基本的には実施の形態１におけるＳｉＣインゴット１０ａの製造方法と同様の構成を備えているが、種基板１１を除去する工程をさらに備えている点において異なる。なお、除去する工程では、種基板１１のみを除去してもよく、種基板１１および成長させた結晶１２の一部を除去してもよい。
　除去する方法は特に限定されず、たとえば切断、研削、へき開など機械的な除去方法を用いることができる。切断とは、電着ダイヤモンドホイールの外周刃を持つスライサーなどで機械的にＳｉＣインゴット１０ａから少なくとも種基板１１を除去することをいう。研削とは、砥石を回転させながら表面に接触させて、厚さ方向に削り取ることをいう。へき開とは、結晶格子面に沿って結晶を分割することをいう。なお、エッチングなど化学的な除去方法を用いてもよい。
　（実施の形態４）
　図１１は、本発明の実施の形態４におけるＳｉＣインゴット１０ｄを概略的に示す斜視図である。図１１に示すように、本実施の形態におけるＳｉＣインゴット１０ｄは、基本的には図９に示す実施の形態２のＳｉＣインゴット１０ｂと同様の構成を備えているが、種基板１１を備えていない点において異なる。
　本実施の形態におけるＳｉＣインゴット１０ｄの製造方法は、基本的には実施の形態２におけるＳｉＣインゴット１０ｂの製造方法と同様の構成を備えているが、種基板１１を除去する工程をさらに備えている点において異なる。なお、除去する工程は、実施の形態３と同様であるので、その説明は繰り返さない。
　ここで、実施の形態１のＳｉＣインゴット１０ａは、成長する工程後、加工を全くしていない。実施の形態２のＳｉＣインゴット１０ｂは、成長する工程後、成長面１２ｆのみ加工している。実施の形態３のＳｉＣインゴット１０ｃは、成長する工程後、結晶１２自体には全く加工していない、あるいは底面１２ａのみ加工をしている。実施の形態４のＳｉＣインゴット１０ｄは、成長する工程後、成長面１２ｆのみ加工しているか、成長面１２ｆおよび底面１２ａのみ加工している。しかし、本発明のＳｉＣインゴットは、実施の形態１～４の形状のみに限定されるものではない。本発明のＳｉＣインゴットは、底面１２ａ、側面１２ｂ、１２ｃ、１２ｄ、１２ｅおよび成長面１２ｆの少なくともいずれかの面が加工されていなければよい。
　（実施の形態５）
　図１２は、本発明の実施の形態５のＳｉＣ基板を概略的に示す斜視図である。図１２を参照して、本実施の形態におけるＳｉＣ基板２０を説明する。
　本発明のＳｉＣ基板２０は、実施の形態１～４のいずれかのＳｉＣインゴット１０ａ～１０ｄから作製されている。ＳｉＣ基板２０は、主面２０ａを有している。主面２０ａは四角形であることが好ましく、長方形であることがより好ましい。
　主面２０ａは、{０００１}面に対するオフ角が５０°以上６５°以下であることが好ましい。このようなＳｉＣ基板２０を用いてＭＯＳＦＥＴ（Metal　Oxide　Semiconductor　Field　Effect　Transistor：電界効果トランジスタ）を作製すると、チャネル領域における界面準位の形成が低減され、オン抵抗が低減されたＭＯＳＦＥＴを得ることができる。
　主面２０ａのオフ方位とＳｉＣ基板２０の＜１－１００＞方向または＜１１－２０＞方向とのなす角は５°以下であることがより好ましい。＜１－１００＞方向および＜１１－２０＞方向は、ＳｉＣ基板２０における代表的なオフ方位である。そして、ＳｉＣ基板２０の製造工程におけるスライス加工のばらつき等に起因したオフ方位のばらつきを５°以下とすることにより、ＳｉＣ基板２０上へのエピタキシャル成長層の形成などを容易にすることができる。
　ＳｉＣ基板２０の＜１－１００＞方向における{０３－３８}面に対する主面２０ａのオフ角は－３°以上５°以下であることがより一層好ましい。これにより、ＳｉＣ基板２０を用いてＭＯＳＦＥＴを作製した場合におけるチャネル移動度を、より一層向上させることができる。
　なお、「＜１－１００＞方向における{０３－３８}面に対する主面２０ａのオフ角」とは、＜１－１００＞方向および＜０００１＞方向の張る射影面への主面２０ａの法線の正射影と、{０３－３８}面の法線とのなす角度であり、その符号は、上記正射影が＜１－１００＞方向に対して平行に近づく場合が正であり、上記正射影が＜０００１＞方向に対して平行に近づく場合が負である。
　また、図１３を参照して、｛０３－３８｝面は、｛０００１｝面と｛１－１００｝面との間の面であり、αが約５５°（５４．７°）である。言い換えると、｛０３－３８｝面とは、＜０００１＞軸方向に対して約３５°（３５．３°）の傾斜を有している面である。このため、｛０３－３８｝面は、｛０００１｝面と同様に、Ｓｉが露出している面（Ｓｉ面）と、Ｃが露出している面（Ｃ面）との極性を有している。なお、図１３は、｛０３－３８｝面を説明するための図である。
　ここで、主面２０ａの面方位は上記に特に限定されず、製造の容易性を考慮して、｛０００１｝面などの面であってもよい。
　本実施の形態におけるＳｉＣ基板の製造方法は、基本的には実施の形態１～４のＳｉＣインゴット１０ａ～１０ｄの製造方法と同様であるが、ＳｉＣインゴット１０ａ～１０ｄからＳｉＣ基板２０を切り出す工程をさらに備えている点において異なる。
　切り出す方法は特に限定されないが、たとえば切断など機械的な除去方法を用いることができる。切断とは、外周刃を持つスライサー、内周刃を持つスライサー、ワイヤーソーなどで機械的にＳｉＣインゴット１０ａ～１０ｄからＳｉＣ基板２０を切り出すことをいう。特に、容易に切り出せるため、ＳｉＣインゴット１０ａ～１０ｄからワイヤーソーを用いてＳｉＣ基板２０を切り出すことが好ましい。
　この切り出す工程では、主面２０ａが所望の面方位を有するように切り出す。このため、ＳｉＣインゴット１０ａ～１０ｄの底面１２ａと平行に切り出しても、非平行に切り出してもよい。
　なお、この切り出す工程では、ＳｉＣインゴット１０ａ～１０ｄのすべての面の面だし加工をしてから、ＳｉＣ基板２０を切り出してもよい。
　また、ＳｉＣ基板２０を切り出した後に、主面２０ａおよび主面２０ａと反対側の面について、研磨や表面処理などをさらに実施してもよい。研磨する方法および表面処理方法については特に限定されず、任意の方法を採用できる。
　（実施の形態６）
　図１４および図１５を参照して、本実施の形態の半導体基板１８０は、単結晶構造を有する複数のＳｉＣ基板１１１～１１９（炭化珪素基板）と、結合部１５０とを有する。ＳｉＣ基板１１１～１１９は、実施の形態５のＳｉＣ基板２０である。結合部１５０は、ＳｉＣからなる成長層１３０を含み、本実施の形態においては実質的に成長層１３０からなる。成長層１３０は、ＳｉＣ基板１１１～１１９の裏面（図１４に示される面と反対の面）を互いにつないでおり、これによりＳｉＣ基板１１１～１１９は互いに固定されている。ＳｉＣ基板１１１～１１９のそれぞれは同一平面上において露出した表面を有し、たとえばＳｉＣ基板１１１および１１２のそれぞれは、表面Ｆ１およびＦ２（図１５）を有する。これにより半導体基板１８０はＳｉＣ基板１１１～１１９の各々に比して大きな表面を有する。よってＳｉＣ基板１１１～１１９の各々を単独で用いる場合に比して、半導体基板１８０を用いる場合、ＳｉＣを用いた半導体装置をより効率よく製造することができる。
　次に本実施の半導体基板１８０の製造方法について説明する。なお以下において説明を簡略化するためにＳｉＣ基板１１１～１１９のうちＳｉＣ基板１１１および１１２に関してのみ言及する場合があるが、ＳｉＣ基板１１３～１１９もＳｉＣ基板１１１および１１２と同様に扱われる。
　図１８を参照して、単結晶構造を有するＳｉＣ基板１１１（第１の炭化珪素基板）、およびＳｉＣ基板１１２（第２の炭化珪素基板）が準備される（図１６：ステップＳ１０）。ＳｉＣ基板１１１は互いに対向する表面Ｆ１（第１の表面）および裏面Ｂ１（第１の裏面）を有し、ＳｉＣ基板１１２は互いに対向する表面Ｆ２（第２の表面）および裏面Ｂ２（第２の裏面）を有する。具体的には、たとえば、実施の形態５のＳｉＣ基板２０の製造方法によって、ＳｉＣ基板１１１および１１２が準備される。好ましくは、裏面Ｂ１およびＢ２のラフネスがＲａとして１００μｍ以下である。裏面Ｂ１およびＢ２の各々は、上記実施の形態５での切り出す工程（スライス）によって形成された面（いわゆるアズスライス面）、すなわち上記スライス後に研磨が行われていない面であってもよい。また、好ましくは表面Ｆ１およびＦ２の各々は、上記実施の形態５での切り出す工程（スライス）の後に研磨が行なわれた面である。
　次に処理室内において第１の加熱体１８１上に、裏面Ｂ１およびＢ２の各々が一の方向（図１８における上方向）に露出するようにＳｉＣ基板１１１および１１２が配置される（図１６：ステップＳ２０）。すなわちＳｉＣ基板１１１および１１２が、平面視において並ぶように配置される。
　好ましくは、上記の配置は、裏面Ｂ１およびＢ２の各々が同一平面上に位置するか、または表面Ｆ１およびＦ２の各々が同一平面上に位置するように行なわれる。
　また好ましくはＳｉＣ基板１１１および１１２の間の最短間隔（図１８における横方向の最短間隔）は５ｍｍ以下とされ、より好ましくは１ｍｍ以下とされ、さらに好ましくは１００μｍ以下とされ、さらに好ましくは１０μｍ以下とされる。具体的には、たとえば、同一の矩形形状を有する基板が１ｍｍ以下の間隔を空けてマトリクス状に配置されればよい。
[規則91に基づく訂正 06.07.2011]　
　次に裏面Ｂ１およびＢ２を互いにつなぐ結合部１５０（図１５）が形成される（図１６：ステップＳ３０）。この結合部１５０を形成する工程は、成長層１３０（図１５）を形成する工程を含む。この成長層１３０を形成する工程には、昇華法が用いられ、好ましくは近接昇華法が用いられる。以下にこの結合部１５０を形成する工程について詳しく説明する。
　まず一の方向（図１８における上方向）に露出する裏面Ｂ１およびＢ２の各々と、裏面Ｂ１およびＢ２に対して一の方向（図１８における上方向）に配置された固体原料１２０の表面ＳＳとが、間隔Ｄ１を空けて対向させられる（図１７：ステップＳ３１）。好ましくは、間隔Ｄ１の平均値は昇華法における昇華ガスの平均自由行程よりも小さくされ、たとえば１μｍ以上１ｃｍ以下とされる。この昇華ガスは、固体ＳｉＣが昇華することによって形成されるガスであって、たとえばＳｉ、Ｓｉ2Ｃ、およびＳｉＣ2を含む。
　固体原料１２０はＳｉＣからなり、好ましくは一塊の炭化珪素の固形物であり、具体的には、たとえばＳｉＣウエハである。固体原料１２０のＳｉＣの結晶構造は特に限定されない。また好ましくは、固体原料１２０の表面ＳＳのラフネスはＲａとして１ｍｍ以下である。
　なお間隔Ｄ１（図１８）をより確実に設けるために、間隔Ｄ１に対応する高さを有するスペーサ８３（図２１）が用いられてもよい。この方法は、間隔Ｄ１の平均値が１００μｍ程度以上の場合に特に有効である。
　次に第１の加熱体１８１によってＳｉＣ基板１１１および１１２が所定の基板温度まで加熱される。また第２の加熱体１８２によって固体原料１２０が所定の原料温度まで加熱される。固体原料１２０が原料温度まで加熱されることによって、固体原料の表面ＳＳにおいてＳｉＣが昇華することで、昇華物、すなわち気体が発生する（図１７：ステップＳ３２）。この気体は、一の方向（図１８における上方向）から、裏面Ｂ１およびＢ２の各々の上に供給される。
　好ましくは基板温度は原料温度よりも低くされ、より好ましくは両温度の差は１℃以上１００℃以下とされる。また好ましくは、基板温度は１８００℃以上２５００℃以下である。
　図１９を参照して、上記のように供給された気体は、裏面Ｂ１およびＢ２の各々の上で、固化させられることで再結晶化される（図１７：ステップＳ３３）。これにより裏面Ｂ１およびＢ２を互いにつなぐ成長層１３０ｐが形成される。また固体原料１２０（図１８）は、消耗して小さくなることで固体原料１２０ｐになる。
　主に図２０を参照して、さらに昇華が進むことで、固体原料１２０ｐ（図１９）が消失する。これにより裏面Ｂ１およびＢ２を互いにつなぐ、結合部１５０としての成長層１３０が形成される。その後、表面Ｆ１、Ｆ２の各々を研磨する工程を実施してもよい。この場合、表面Ｆ１、Ｆ２上に高品質なエピタキシャル成長層を形成することができる。
　成長層１３０が形成される際、処理室内の雰囲気は、大気雰囲気を減圧することにより得られた雰囲気であってもよい。この場合、雰囲気の圧力は、好ましくは、１０-1Ｐａよりも高く１０4Ｐａよりも低くされる。
　上記の雰囲気は不活性ガスであってもよい。不活性ガスとしては、たとえば、Ｈｅ、Ａｒなどの希ガス、窒素ガス、または希ガスと窒素ガスとの混合ガスを用いることができる。この混合ガスが用いられる場合、窒素ガスの割合は、たとえば６０％である。また処理室内の圧力は、好ましくは５０ｋＰａ以下とされ、より好ましくは１０ｋＰａ以下とされる。
　また好ましくは、成長層１３０ｐを含む成長層１３０は単結晶構造を有する。より好ましくは、裏面Ｂ１の結晶面に対して裏面Ｂ１上の成長層１３０の結晶面の傾きは１０°以内であり、また裏面Ｂ２の結晶面に対して裏面Ｂ２上の成長層１３０の結晶面の傾きは１０°以内である。これらの角度関係は、裏面Ｂ１およびＢ２の各々に対して成長層１３０がエピタキシャル成長することによって容易に実現される。
　なおＳｉＣ基板１１１、１１２の結晶構造は六方晶系であることが好ましく、４Ｈ－ＳｉＣまたは６Ｈ－ＳｉＣであることがより好ましい。また、ＳｉＣ基板１１１、１１２と成長層１３０とは、同一の結晶構造を有するＳｉＣ単結晶からなっていることが好ましい。
　ＳｉＣ基板（ＳｉＣ基板１１１、１１２など）と、成長層１３０とが同一の結晶構造を有するＳｉＣ単結晶からなっている場合に、両者の間に結晶学的な特性の差異が存在してもよい。このような特性としては、たとえば、欠陥密度、結晶の品質、および不純物濃度がある。このことについて、以下に説明する。
　成長層１３０の欠陥密度は、ＳｉＣ基板１１１～１１９の欠陥密度より大きくてもよく、よって実質的に成長層１３０からなる結合部１５０は、その大きさがＳｉＣ基板１１１～１１９の各々に比して大きいにもかかわらず、容易に形成され得る。具体的には、成長層１３０のマイクロパイプ密度は、ＳｉＣ基板１１１～１１９のマイクロパイプ密度より大きくてもよい。また成長層１３０の貫通らせん転位密度は、ＳｉＣ基板１１１～１１９の貫通らせん転位密度より大きくてもよい。また成長層１３０の貫通刃状転位密度は、ＳｉＣ基板１１１～１１９の貫通刃状転位密度より大きくてもよい。また成長層１３０の基底面転位密度は、ＳｉＣ基板１１１～１１９の基底面転位密度より大きくてもよい。また成長層１３０の混合転位密度は、ＳｉＣ基板１１１～１１９の混合転位密度より大きくてもよい。また成長層１３０の積層欠陥密度は、ＳｉＣ基板１１１～１１９の積層欠陥密度より大きくてもよい。また成長層１３０の点欠陥密度は、ＳｉＣ基板１１１～１１９の点欠陥密度より大きくてもよい。
　また成長層１３０の結晶の品質は、ＳｉＣ基板１１１～１１９の結晶の品質より低くてもよく、よって実質的に成長層１３０からなる結合部１５０は、その大きさがＳｉＣ基板１１１～１１９の各々に比して大きいにもかかわらず、容易に形成され得る。具体的には、成長層１３０のＸ線ロッキングカーブの半値幅は、ＳｉＣ基板１１１～１１９のＸ線ロッキングカーブの半値幅より大きくてもよい。
　また好ましくは、ＳｉＣ基板１１１および１１２の各々の濃度と、成長層１３０の不純物濃度とは互いに異なる。より好ましくは、ＳｉＣ基板１１１および１１２の各々の不純物濃度よりも、成長層１３０の不純物濃度の方が高い。なおＳｉＣ基板１１１、１１２の不純物濃度は、たとえば５×１０16ｃｍ-3以上５×１０19ｃｍ-3以下である。また成長層１３０の不純物濃度は、たとえば５×１０16ｃｍ-3以上５×１０21ｃｍ-3以下である。また上記の不純物としては、たとえば窒素またはリンを用いることができる。なお成長層１３０に含まれる不純物と、ＳｉＣ基板１１１および１１２に含まれる不純物とは、互いに異なっていてもよい。
　また好ましくは、ＳｉＣ基板１１１の{０００１}面に対する表面Ｆ１のオフ角は５０°以上６５°以下であり、かつＳｉＣ基板１１２の{０００１}面に対する表面Ｆ２のオフ角は５０°以上６５°以下である。
　より好ましくは、表面Ｆ１のオフ方位とＳｉＣ基板１１１の＜１－１００＞方向とのなす角は５°以下であり、かつ表面Ｆ２のオフ方位と基板１１２の＜１－１００＞方向とのなす角は５°以下である。
　さらに好ましくは、ＳｉＣ基板１１１の＜１－１００＞方向における{０３－３８}面に対する表面Ｆ１のオフ角は－３°以上５°以下であり、ＳｉＣ基板１１２の＜１－１００＞方向における{０３－３８}面に対する表面Ｆ２のオフ角は－３°以上５°以下である。
　なお上記において、「＜１－１００＞方向における{０３－３８}面に対する表面Ｆ１のオフ角」とは、＜１－１００＞方向および＜０００１＞方向の張る射影面への表面Ｆ１の法線の正射影と、{０３－３８}面の法線とのなす角度であり、その符号は、上記正射影が＜１－１００＞方向に対して平行に近づく場合が正であり、上記正射影が＜０００１＞方向に対して平行に近づく場合が負である。また「＜１－１００＞方向における{０３－３８}面に対する表面Ｆ２のオフ角」についても同様である。
　また好ましくは、表面Ｆ１のオフ方位と基板１１１の＜１１－２０＞方向とのなす角は５°以下であり、かつ表面Ｆ２のオフ方位と基板１１２の＜１１－２０＞方向とのなす角は５°以下である。
　本実施の形態によれば、図１５に示すように、ＳｉＣ基板１１１および１１２が結合部１５０を介して１つの半導体基板１８０として一体化される。つまり、本実施の形態の半導体基板１８０は、実施の形態５のＳｉＣ基板２０を複数同一平面上に並べて、一体化処理をすることにより得られる。半導体基板１８０は、トランジスタなどの半導体装置が形成される基板面として、ＳｉＣ基板のそれぞれが有する表面Ｆ１およびＦ２の両方を含む。すなわち半導体基板１８０は、ＳｉＣ基板１１１および１１２のいずれかが単体で用いられる場合に比して、より大きな基板面を有する。よって半導体基板１８０により、ＳｉＣを用いた半導体装置を効率よく製造することができる。
　また裏面Ｂ１およびＢ２の各々の上に形成される成長層１３０がＳｉＣ基板１１１および１１２と同様にＳｉＣからなるので、ＳｉＣ基板と成長層１３０との間で諸物性が近くなる。よってこの諸物性の相違に起因した半導体基板１８０の反りや割れを抑制できる。
　また昇華法を用いることで、成長層１３０を高い品質で、かつ高速で形成することができる。また昇華法が特に近接昇華法であることにより、成長層１３０をより均一に形成することができる。
　また裏面Ｂ１およびＢ２の各々と固体原料１２０の表面との間隔Ｄ１（図１８）の平均値が１ｃｍ以下とされることにより、成長層１３０の膜厚分布を小さくすることができる。また、間隔Ｄ１の平均値が１ｍｍ以下とされることにより、成長層１３０の膜厚分布をさらに小さくすることができる。またこの間隔Ｄ１の平均値が１μｍ以上とされることにより、ＳｉＣが昇華する空間を十分に確保することができる。
　また成長層１３０（図２０）を形成する工程において、ＳｉＣ基板１１１および１１２の温度は固体原料１２０（図１８）の温度よりも低くされる。これにより、昇華されたＳｉＣをＳｉＣ基板１１１および１１２上において効率よく固化させることができる。
　また成長層１３０を形成する工程（図１８～図２０）は、成長層１３０が裏面Ｂ１およびＢ２をつなぐように行なわれる。これにより成長層１３０のみでＳｉＣ基板１１１および１１２をつなぐことができる。すなわちＳｉＣ基板１１１および１１２を均質な材料でつなぐことができる。
　また好ましくは、ＳｉＣ基板１１１および１１２を配置する工程は、ＳｉＣ基板１１１および１１２の間の最短間隔が１ｍｍ以下となるように行なわれる。これにより成長層１３０を、ＳｉＣ基板１１１の裏面Ｂ１と、ＳｉＣ基板１１２の裏面Ｂ２とをより確実につなぐように形成することができる。
　また好ましくは、成長層１３０は単結晶構造を有する。これにより、成長層１３０の諸物性を、同じく単結晶構造を有するＳｉＣ基板１１１および１１２の各々の諸物性に近づけることができる。
　より好ましくは、裏面Ｂ１の結晶面に対して裏面Ｂ１上の成長層１３０の結晶面の傾きは１０°以内である。また裏面Ｂ２の結晶面に対して裏面Ｂ２上の成長層１３０の結晶面の傾きは１０°以内である。これにより成長層１３０の異方性を、ＳｉＣ基板１１１および１１２の各々の異方性に近づけることができる。
　また好ましくは、ＳｉＣ基板１１１および１１２の各々の不純物濃度と、成長層１３０の不純物濃度とは互いに異なる。これにより不純物濃度の異なる２層構造を有する半導体基板１８０（図１５）を得ることができる。
　また好ましくは、ＳｉＣ基板１１１および１１２の各々の不純物濃度よりも成長層１３０の不純物濃度の方が高い。よってＳｉＣ基板１１１および１１２の各々の抵抗率に比して、成長層１３０の抵抗率を小さくすることができる。これにより、成長層１３０の厚さ方向に電流を流す半導体装置、すなわち縦型の半導体装置の製造に好適な半導体基板１８０を得ることができる。
　また好ましくは、ＳｉＣ基板１１１の{０００１}面に対する表面Ｆ１のオフ角は５０°以上６５°以下であり、かつＳｉＣ基板１１２の{０００１}面に対する表面Ｆ２のオフ角は５０°以上６５°以下である。これにより、表面Ｆ１およびＦ２が｛０００１｝面である場合に比して、表面Ｆ１およびＦ２におけるチャネル移動度を高めることができる。
　より好ましくは、表面Ｆ１のオフ方位とＳｉＣ基板１１１の＜１－１００＞方向とのなす角は５°以下であり、かつ表面Ｆ２のオフ方位とＳｉＣ基板１１２の＜１－１００＞方向とのなす角は５°以下である。これにより表面Ｆ１およびＦ２におけるチャネル移動度をより高めることができる。
　さらに好ましくは、ＳｉＣ基板１１１の＜１－１００＞方向における{０３－３８}面に対する表面Ｆ１のオフ角は－３°以上５°以下であり、ＳｉＣ基板１１２の＜１－１００＞方向における{０３－３８}面に対する表面Ｆ２のオフ角は－３°以上５°以下である。これにより表面Ｆ１およびＦ２におけるチャネル移動度をさらに高めることができる。
　また好ましくは、表面Ｆ１のオフ方位とＳｉＣ基板１１１の＜１１－２０＞方向とのなす角は５°以下であり、かつ表面Ｆ２のオフ方位とＳｉＣ基板１１２の＜１１－２０＞方向とのなす角は５°以下である。これにより、表面Ｆ１およびＦ２が｛０００１｝面である場合に比して、表面Ｆ１およびＦ２におけるチャネル移動度を高めることができる。
　なお上記において固体原料１２０としてＳｉＣウエハを例示したが、固体原料１２０はこれに限定されるものではなく、たとえばＳｉＣ粉体またはＳｉＣ焼結体であってもよい。
　また第１および第２の加熱体１８１、１８２としては、対象物を加熱することができるものであれば用いることができ、たとえば、グラファイトヒータを用いるような抵抗加熱方式のもの、または誘導加熱方式のものを用いることができる。
　また図１８においては、裏面Ｂ１およびＢ２の各々と、固体原料１２０の表面ＳＳとの間は、全体に渡って間隔が空けられる。しかし本明細書において「間隔を空ける」ということは、より広い意味を有し、上記間隔の平均値がゼロを超えるようにするということである。よって裏面Ｂ１およびＢ２と、固体原料１２０の表面ＳＳとの間が一部接触しつつ、裏面Ｂ１およびＢ２の各々と固体原料１２０の表面ＳＳとの間に間隔が空けられる、という場合もあり得る。この場合に相当する２つの変形例について、以下に説明する。
　図２２を参照して、この例においては、固体原料１２０としてのＳｉＣウエハの反りによって、上記間隔が確保される。より具体的には、本例においては、間隔Ｄ２は、局所的にはゼロになるが、平均値としては必ずゼロを超える。また好ましくは、間隔Ｄ１の平均値と同様に、間隔Ｄ２の平均値は昇華法における昇華ガスの平均自由行程よりも小さくされ、たとえば１μｍ以上１ｃｍ以下とされる。
　図２３を参照して、この例においては、ＳｉＣ基板１１１～１１３の反りによって、上記間隔が確保される。より具体的には、本例においては、間隔Ｄ３は、局所的にはゼロになるが、平均値としては必ずゼロを超える。また好ましくは、間隔Ｄ１の平均値と同様に、間隔Ｄ３の平均値は昇華法における昇華ガスの平均自由行程よりも小さくされ、たとえば１μｍ以上１ｃｍ以下とされる。
　なお、図２２および図２３の各々の方法の組み合わせによって、すなわち、固体原料１２０としてのＳｉＣウエハの反りと、ＳｉＣ基板１１１～１１３の反りとの両方によって、上記間隔が確保されてもよい。
　以上、図２２および図２３の各々の方法、または両方法の組み合わせによる方法は、上記間隔の平均値が１００μｍ以下の場合に特に有効である。
　次に上記の半導体基板１８０の製造に適した製造条件を検討した結果について、以下に説明する。
　第１に、成長層１３０が形成される際のＳｉＣ基板１１１、１１２の基板温度の検討を行なった。なお処理室内の圧力は、真空ポンプによって排気されることにより大気圧から減圧されて１Ｐａに保持された。また裏面Ｂ１およびＢ２の各々と、固体原料１２０の表面ＳＳとの間隔Ｄ１（図１８）は５０μｍとされた。またＳｉＣ基板１１１、１１２の温度は、固体原料１２０の温度に比して、１００℃だけ低くされた。その結果を、以下に示す。
Figure JPOXMLDOC01-appb-T000001
　この結果から、ＳｉＣ基板１１１および１１２を一体化するためには、基板温度は、１６００℃では低過ぎ、１８００℃以上が好ましいことがわかった。また基板の結晶性が低下することを避けるには、基板温度は、３０００℃では高過ぎ、２５００℃以下が好ましいことがわかった。以上から、基板温度は１８００℃以上２５００℃以下が好ましいことがわかった。
　第２に、固体原料１２０の温度に比してＳｉＣ基板１１１、１１２の温度をどの程度低くするべきか、その温度差の検討を行なった。なお、処理室内の圧力は、真空ポンプによって排気されることにより大気圧から減圧されて１Ｐａに保持された。また基板温度は２０００℃に固定された。また裏面Ｂ１およびＢ２の各々と、固体原料１２０の表面ＳＳとの間隔Ｄ１（図１８）は５０μｍとされた。その結果を以下に示す。
Figure JPOXMLDOC01-appb-T000002
　この結果から、成長層１３０の成長速度を十分に確保するためには、温度差は、０．１℃では小さ過ぎ、１℃以上が好ましいことがわかった。また成長層１３０の膜厚分布を抑制するためには、温度差は５００℃では大きすぎ、１００℃以下が好ましいことがわかった。以上から、温度差は１℃以上１００℃以下が好ましいことがわかった。
　第３に、成長層１３０が形成される際の雰囲気の圧力の検討を行なった。なお上述した温度差は１００℃とされた。また基板温度は２０００℃に固定された。また裏面Ｂ１およびＢ２の各々と、固体原料１２０の表面ＳＳとの間隔Ｄ１（図１８）は５０μｍとされた。その結果を、以下に示す。
Figure JPOXMLDOC01-appb-T000003
　この結果から、ＳｉＣ基板１１１および１１２を一体化するためには、圧力は、１００ｋＰａでは高過ぎ、５０ｋＰａ以下が好ましく、１０ｋＰａ以下が特に好ましいことがわかった。
　第４に、裏面Ｂ１およびＢ２の各々と、固体原料１２０の表面ＳＳとの間隔Ｄ１（図１８）の検討を行なった。なお、処理室内の圧力は、真空ポンプによって排気されることにより大気圧から減圧されて１Ｐａに保持された。また基板温度は２０００℃に固定された。また上述した温度差は５０℃とされた。
　その結果、間隔Ｄ１＝５ｃｍ場合は成長層１３０の膜厚分布が大きくなり過ぎたが、間隔Ｄ１＝１ｃｍ、１ｍｍ、５００μｍ、または１μｍの場合は成長層１３０の膜厚分布を十分に小さくすることができた。この結果から、成長層１３０の膜厚分布を十分に小さくするためには、間隔Ｄ１は１ｃｍ以下が好ましいことがわかった。
　なお上記の間隔Ｄ１の適正な値は、昇華法における昇華ガスの平均自由行程に関係していると考えられる。具体的には、間隔Ｄ１の平均値がこの平均自由行程よりも小さくされることが好ましいと考えられる。たとえば、圧力１Ｐａ、温度２０００℃の下では、原子、分子の平均自由行程は、厳密には原子半径、分子半径に依存するが、おおよそ数～数十ｃｍ程度であり、よって現実的には間隔Ｄ１を数ｃｍ以下とすることが好ましい。
　第５に、裏面Ｂ１およびＢ２のラフネスの検討を行なった。なお、雰囲気の圧力は１Ｐａに、基板温度は２０００℃に固定された。その結果、ラフネスのＲａがＲａ＝５００μｍの場合は成長層１３０の表面に大きな段差が生じたが、Ｒａ＝１００μｍ、１μｍ、または０．１ｎｍの場合はこの段差を十分に小さくすることができた。この結果から、成長層１３０の表面の段差を十分に小さくするためには、裏面Ｂ１およびＢ２のラフネスは１００μｍ以下が好ましいことがわかった。なお裏面Ｂ１およびＢ２の各々がいわゆるアズスライス面であっても、上記段差を十分に小さくすることができた。
　なお、雰囲気の圧力が１Ｐａ、基板温度が２０００℃の下で、たとえば、以下の諸条件を、問題なく用いることができることを確かめた。
　成長層１３０の形成時間として、１分、１時間、３時間、または２４時間を用いることができた。また雰囲気ガスとして、Ｈｅ、Ａｒ、Ｎ2、または６０％濃度のＮ2を用いた不活性ガス雰囲気を用いることができ、また不活性ガス雰囲気の代わりに、大気雰囲気を減圧することにより得られた雰囲気を用いることもできた。また固体原料１２０（図１８）の形態として、単結晶、多結晶、焼結体、またはＳｉＣ粉末を用いることができた。またＳｉＣ基板１１１および１１２が（０３－３８）の面方位を有する場合に、固体原料１２０の表面ＳＳ（図１８）の面方位として、（０００１）、（０３－３８）、（１１－２０）、または（１－１００）を用いることができた。また固体原料１２０（図１８）が有する不純物として、５×１０15cm-3、８×１０18cm-3または５×１０21cm-3の濃度で、窒素またはリンを用いることができた。またＳｉＣ基板１１１および１１２のポリタイプが４Ｈの場合に、固体原料１２０のポリタイプとして、４Ｈ、６Ｈ、１５Ｒ、または３Ｃを用いることができた。
　以上のように本発明の実施の形態および実施例について説明を行なったが、各実施の形態および実施例の特徴を適宜組み合わせることも当初から予定している。また、今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
　１０ａ，１０ｂ，１０ｃ，１０ｄ　ＳｉＣインゴット、１１　種基板、１１ａ，２０ａ　主面、１２　結晶、１２ａ　底面、１２ｂ，１２ｃ，１２ｄ，１２ｅ　側面、１２ｆ　成長面、１７　原料、２０　ＳｉＣ基板、１００　坩堝、１００ｂ　外周面、１０１　第１の部分、１０１ａ，１０２ａ　内周面、１０２　第２の部分、Ｒ１　第１の領域、Ｒ２　第２の領域、１１１　ＳｉＣ基板(第１の炭化珪素基板）、１１２　ＳｉＣ基板（第２の炭化珪素基板）、１１３～１１９　ＳｉＣ基板、１２０，１２０ｐ　固体原料、１３０，１３０ｐ　成長層、１５０　結合部、１８０　半導体基板、１８１　第１の加熱体、１８２　第２の加熱体。

Claims (12)

  1. 　４つの辺を有する底面（１２ａ）と、
    　前記底面（１２ａ）から、前記底面（１２ａ）の延びる方向と交差する方向に延びる４つの側面（１２ｂ、１２ｃ、１２ｄ、１２ｅ）と、
    　前記側面（１２ｂ、１２ｃ、１２ｄ、１２ｅ）と接続されるとともに、前記底面（１２ａ）と反対側に位置する成長面（１２ｆ）とを備えた、炭化珪素インゴット（１０ａ、１０ｂ、１０ｃ、１０ｄ）。
  2. 　前記底面（１２ａ）、前記側面（１２ｂ、１２ｃ、１２ｄ、１２ｅ）および前記成長面（１２ｆ）の少なくともいずれかは、｛０００１｝面、｛１－１００｝面、｛１１－２０｝面、またはこれらの面に対して１０°以内の傾きを有する面である、請求の範囲第１項に記載の炭化珪素インゴット（１０ａ、１０ｂ、１０ｃ、１０ｄ）。
  3. 　前記底面（１２ａ）に接するように形成された種基板（１１）をさらに備え、
    　前記種基板（１１）において前記底面（１２ａ）と接する主面（１１ａ）が、｛０００１｝面、またはこの面に対して１０°以内の傾きを有する、請求の範囲第１項に記載の炭化珪素インゴット（１０ａ、１０ｂ、１０ｃ、１０ｄ）。
  4. 　請求の範囲第１項に記載の炭化珪素インゴット（１０ａ、１０ｂ、１０ｃ、１０ｄ）から作製された、炭化珪素基板（２０）。
  5. 　{０００１}面に対するオフ角が５０°以上６５°以下である主面（２０ａ）を有する、請求の範囲第４項に記載の炭化珪素基板（２０）。
  6. 　原料（１７）を内部に配置する領域を形成する第１の部分（１０１）と、
    　前記第１の部分（１０１）と接続され、前記原料（１７）と対向するように種基板（１１）を内部に配置する領域を形成する第２の部分（１０２）とを備え、
    　前記第２の部分（１０２）の断面形状は四角形または面取りされた四角形である、坩堝（１００）。
  7. 　前記第１および第２の部分（１０１、１０２）は、グラファイトである、請求の範囲第６項に記載の坩堝（１００）。
  8. 　請求の範囲第６項に記載の坩堝（１００）を用いて炭化珪素インゴット（１０ａ、１０ｂ、１０ｃ、１０ｄ）を製造する方法であって、
    　前記第１の部分（１０１）の内部に原料（１７）を配置する工程と、
    　前記第２の部分（１０２）の内部に種基板（１１）を配置する工程と、
    　前記原料（１７）を加熱することにより昇華させて、前記種基板（１１）に原料ガスを析出することにより炭化珪素インゴット（１０ａ、１０ｂ、１０ｃ、１０ｄ）を成長する工程とを備えた、炭化珪素インゴット（１０ａ、１０ｂ、１０ｃ、１０ｄ）の製造方法。
  9. 　前記坩堝（１００）の前記第２の部分（１０２）の断面形状の前記四角形または面取りされた四角形の各辺のうちの少なくとも１つの辺は、前記成長する工程で成長する前記炭化珪素インゴット（１０ａ、１０ｂ、１０ｃ、１０ｄ）の＜０００１＞方向、＜１－１００＞方向、＜１１－２０＞方向、またはこれらの方向に対して１０°以内の傾きを有する方向である、請求の範囲第８項に記載の炭化珪素インゴット（１０ａ、１０ｂ、１０ｃ、１０ｄ）の製造方法。
  10. 　請求の範囲第８項に記載の炭化珪素インゴットの製造方法により炭化珪素インゴット（１０ａ、１０ｂ、１０ｃ、１０ｄ）を製造する工程と、
    　前記炭化珪素インゴット（１０ａ、１０ｂ、１０ｃ、１０ｄ）から炭化珪素基板（２０）を切り出す工程とを備えた、炭化珪素基板（２０）の製造方法。
  11. 　前記切り出す工程では、前記炭化珪素インゴット（１０ａ、１０ｂ、１０ｃ、１０ｄ）からワイヤーソーを用いて前記炭化珪素基板（２０）を切り出す、請求の範囲第１０項に記載の炭化珪素基板（２０）の製造方法。
  12. 　請求の範囲第４項に記載の炭化珪素基板（２０）を複数同一平面上に並べて、一体化処理をすることにより得られる、半導体基板（１８０）。
PCT/JP2010/066155 2009-09-24 2010-09-17 炭化珪素インゴット、炭化珪素基板、それらの製造方法、坩堝、および半導体基板 WO2011037079A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CA2763055A CA2763055A1 (en) 2009-09-24 2010-09-17 Silicon carbide ingot, silicon carbide substrate, manufacturing method thereof, crucible, and semiconductor substrate
US13/375,287 US20120070605A1 (en) 2009-09-24 2010-09-17 Silicon carbide ingot, silicon carbide substrate, manufacturing method thereof, crucible, and semiconductor substrate
EP10818752A EP2482307A1 (en) 2009-09-24 2010-09-17 Silicon carbide ingot, silicon carbide substrate, methods for manufacturing the ingot and the substrate, crucible, and semiconductor substrate
CN2010800426201A CN102549715A (zh) 2009-09-24 2010-09-17 碳化硅晶锭、碳化硅衬底及其制造方法、坩锅以及半导体衬底
JP2011532987A JPWO2011037079A1 (ja) 2009-09-24 2010-09-17 炭化珪素インゴット、炭化珪素基板、それらの製造方法、坩堝、および半導体基板

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009-219065 2009-09-24
JP2009219065 2009-09-24
JP2010057904 2010-03-15
JP2010-057904 2010-03-15

Publications (2)

Publication Number Publication Date
WO2011037079A1 WO2011037079A1 (ja) 2011-03-31
WO2011037079A9 true WO2011037079A9 (ja) 2011-09-29

Family

ID=43795827

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/066155 WO2011037079A1 (ja) 2009-09-24 2010-09-17 炭化珪素インゴット、炭化珪素基板、それらの製造方法、坩堝、および半導体基板

Country Status (8)

Country Link
US (1) US20120070605A1 (ja)
EP (1) EP2482307A1 (ja)
JP (1) JPWO2011037079A1 (ja)
KR (1) KR20120024767A (ja)
CN (1) CN102549715A (ja)
CA (1) CA2763055A1 (ja)
TW (1) TW201132812A (ja)
WO (1) WO2011037079A1 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5157843B2 (ja) * 2007-12-04 2013-03-06 住友電気工業株式会社 炭化ケイ素半導体装置およびその製造方法
CN102160143B (zh) 2009-05-11 2013-05-29 住友电气工业株式会社 制造半导体衬底的方法
JP2013008769A (ja) * 2011-06-23 2013-01-10 Sumitomo Electric Ind Ltd 炭化珪素基板の製造方法
JP5403092B2 (ja) * 2012-03-22 2014-01-29 株式会社豊田中央研究所 高耐熱部材およびその製造方法
US8860040B2 (en) 2012-09-11 2014-10-14 Dow Corning Corporation High voltage power semiconductor devices on SiC
KR101923673B1 (ko) * 2012-09-13 2018-11-29 서울바이오시스 주식회사 질화갈륨계 반도체 소자를 제조하는 방법
US9018639B2 (en) 2012-10-26 2015-04-28 Dow Corning Corporation Flat SiC semiconductor substrate
US9797064B2 (en) 2013-02-05 2017-10-24 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a support shelf which permits thermal expansion
US9017804B2 (en) 2013-02-05 2015-04-28 Dow Corning Corporation Method to reduce dislocations in SiC crystal growth
US9738991B2 (en) 2013-02-05 2017-08-22 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a supporting shelf which permits thermal expansion
US8940614B2 (en) 2013-03-15 2015-01-27 Dow Corning Corporation SiC substrate with SiC epitaxial film
JP6147543B2 (ja) * 2013-04-02 2017-06-14 株式会社豊田中央研究所 ＳｉＣ単結晶及びその製造方法
JP6233058B2 (ja) * 2013-09-25 2017-11-22 住友電気工業株式会社 炭化珪素半導体基板の製造方法
CN103489752A (zh) * 2013-09-26 2014-01-01 中国科学院半导体研究所 截面为多边形的晶棒及衬底片表面取向的标识方法
JP6119564B2 (ja) 2013-11-08 2017-04-26 住友電気工業株式会社 炭化珪素半導体装置の製造方法
US9279192B2 (en) 2014-07-29 2016-03-08 Dow Corning Corporation Method for manufacturing SiC wafer fit for integration with power device manufacturing technology
JP6100233B2 (ja) 2014-12-26 2017-03-22 株式会社東芝 半導体装置
JP6690983B2 (ja) * 2016-04-11 2020-04-28 株式会社ディスコ ウエーハ生成方法及び実第２のオリエンテーションフラット検出方法
KR102187449B1 (ko) * 2019-05-28 2020-12-11 에스케이씨 주식회사 탄화규소 잉곳의 제조방법, 탄화규소 잉곳 및 이의 성장 시스템
KR102104751B1 (ko) * 2019-06-17 2020-04-24 에스케이씨 주식회사 탄화규소 잉곳 및 이의 제조방법
KR102276450B1 (ko) 2019-10-29 2021-07-12 에스케이씨 주식회사 탄화규소 잉곳의 제조방법, 탄화규소 웨이퍼의 제조방법 및 이의 성장 시스템
KR102284879B1 (ko) 2019-10-29 2021-07-30 에스케이씨 주식회사 탄화규소 웨이퍼 및 탄화규소 웨이퍼의 제조방법
CN111501094A (zh) * 2020-05-15 2020-08-07 南通大学 一种减少莫桑石中针状包裹体的莫桑石制备方法
US20230203708A1 (en) * 2020-06-02 2023-06-29 Senic Inc. Silicon carbide ingot manufacturing method, silicon carbide ingots, and growth system therefor
EP3943644A1 (en) * 2020-07-21 2022-01-26 SiCrystal GmbH Sic crystals with an optimal orientation of lattice planes for fissure reduction and method of producing same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3487254B2 (ja) * 2000-03-10 2004-01-13 日新電機株式会社 単結晶ＳｉＣ及びその製造方法
JP2002015619A (ja) * 2000-06-29 2002-01-18 Kyocera Corp 導電性材及びそれを用いた耐プラズマ部材及び半導体製造用装置
JP4219800B2 (ja) * 2003-12-22 2009-02-04 株式会社豊田中央研究所 ＳｉＣ単結晶の製造方法
JP5068423B2 (ja) * 2004-10-13 2012-11-07 新日本製鐵株式会社 炭化珪素単結晶インゴット、炭化珪素単結晶ウェハ及びその製造方法
JP4388538B2 (ja) * 2006-09-21 2009-12-24 新日本製鐵株式会社 炭化珪素単結晶製造装置
JP4748067B2 (ja) * 2007-01-15 2011-08-17 株式会社デンソー 炭化珪素単結晶の製造方法および製造装置
JP2008280207A (ja) * 2007-05-10 2008-11-20 Matsushita Electric Ind Co Ltd ＳｉＣ単結晶基板の製造方法
JP5157843B2 (ja) * 2007-12-04 2013-03-06 住友電気工業株式会社 炭化ケイ素半導体装置およびその製造方法

Also Published As

Publication number Publication date
WO2011037079A1 (ja) 2011-03-31
US20120070605A1 (en) 2012-03-22
CN102549715A (zh) 2012-07-04
TW201132812A (en) 2011-10-01
EP2482307A1 (en) 2012-08-01
JPWO2011037079A1 (ja) 2013-02-21
CA2763055A1 (en) 2011-03-31
KR20120024767A (ko) 2012-03-14

Similar Documents

Publication Publication Date Title
WO2011037079A9 (ja) 炭化珪素インゴット、炭化珪素基板、それらの製造方法、坩堝、および半導体基板
JP5477380B2 (ja) 半導体基板の製造方法
JP6584428B2 (ja) 炭化珪素単結晶の製造方法及び炭化珪素単結晶基板
JP5130468B2 (ja) ＳｉＣエピタキシャル基板の製造方法
WO2010087518A1 (ja) エピタキシャル炭化珪素単結晶基板及びその製造方法
WO2015182474A1 (ja) 炭化珪素インゴットの製造方法、炭化珪素種基板、炭化珪素基板、半導体装置および半導体装置の製造方法
TWI634240B (zh) ＧａＯ系單晶基板
JP6120742B2 (ja) 単結晶インゴットの製造方法、単結晶基板の製造方法、および半導体装置の製造方法
WO2014185304A1 (ja) β－Ｇａ２Ｏ３系単結晶の育成方法、並びにβ－Ｇａ２Ｏ３系単結晶基板及びその製造方法
JP2013067522A (ja) 炭化珪素結晶の製造方法
US20160273129A1 (en) Silicon carbide substrate, silicon carbide ingot, and method of manufacturing the same
JP2012250897A (ja) 単結晶炭化珪素基板およびその製造方法
WO2017081862A1 (ja) 半導体ウエハの製造方法
Tymicki et al. Initial stages of SiC crystal growth by PVT method
WO2011158532A1 (ja) 炭化珪素単結晶の製造方法および炭化珪素基板
CN116848295A (zh) 具有降低的晶体应力的大尺寸碳化硅单晶材料
JP6647040B2 (ja) 種結晶、種結晶の製造方法、ＳｉＣインゴットの製造方法及びＳｉＣウェハの製造方法
WO2022202767A1 (ja) Ｇａ２Ｏ３系単結晶基板と、Ｇａ２Ｏ３系単結晶基板の製造方法
JP2014224041A (ja) β−Ｇａ２Ｏ３系単結晶基板
JP2013006740A (ja) 結晶の製造方法および結晶
JP2018058749A (ja) 炭化珪素単結晶育成用の種結晶基板及びその製造方法並びに炭化珪素単結晶の製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201080042620.1

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10818752

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2763055

Country of ref document: CA

WWE Wipo information: entry into national phase

Ref document number: 13375287

Country of ref document: US

ENP Entry into the national phase

Ref document number: 20117029809

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 2010818752

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2011532987

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE