WO2010113584A1 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
WO2010113584A1
WO2010113584A1 PCT/JP2010/053490 JP2010053490W WO2010113584A1 WO 2010113584 A1 WO2010113584 A1 WO 2010113584A1 JP 2010053490 W JP2010053490 W JP 2010053490W WO 2010113584 A1 WO2010113584 A1 WO 2010113584A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor device
semiconductor
laser
semiconductor wafer
main surface
Prior art date
Application number
PCT/JP2010/053490
Other languages
English (en)
French (fr)
Inventor
隆規 加藤
功 中塚
Original Assignee
三洋電機株式会社
三洋半導体株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三洋電機株式会社, 三洋半導体株式会社 filed Critical 三洋電機株式会社
Priority to US13/259,871 priority Critical patent/US9059225B2/en
Priority to CN201080012498.3A priority patent/CN102405509B/zh
Publication of WO2010113584A1 publication Critical patent/WO2010113584A1/ja
Priority to US14/635,669 priority patent/US9607897B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67282—Marking devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Definitions

  • the present invention relates to a semiconductor device and a manufacturing method thereof, and more particularly to a semiconductor device provided with a seal on a main surface of a semiconductor device from which a semiconductor material is exposed and a manufacturing method thereof.
  • a semiconductor device set in an electronic device is used in a mobile phone, a portable computer, and the like, so that it is required to be downsized, thinned, and lightweight.
  • a semiconductor device called a CSP Chip Scale Package
  • WLP Wafer Level Package
  • a general method for manufacturing WLP is to provide a semiconductor wafer with a large number of semiconductor device portions in a matrix, and after forming wirings and solder electrodes connected to the diffusion regions of each semiconductor device portion on one main surface of the semiconductor wafer, Each semiconductor device part is separated individually by dicing the semiconductor wafer into a lattice shape.
  • the thickness of the formed WLP in order to reduce the thickness of the formed WLP to, for example, 100 ⁇ m or less, it is necessary to extremely reduce the thickness of the semiconductor wafer itself to 100 ⁇ m or less before dicing. For this reason, the mechanical strength of the semiconductor wafer after being reduced in thickness is lowered, and there are many problems that the semiconductor wafer is damaged in the transporting process or the like.
  • DBG dicing before grinding
  • each semiconductor device portion 108 In the vicinity of the upper surface of each semiconductor device portion 108, an element such as a transistor is formed by a diffusion process. Further, the upper surface of the semiconductor wafer 100 is covered with an insulating layer 102 made of an oxide film, and wiring 104 connected to the element region is formed on the upper surface of the insulating film 102. Further, an external electrode 106 made of solder is formed on the wiring 104.
  • the thickness of the semiconductor wafer 100 in this step is about 280 ⁇ m, for example. Referring to FIG. 11B, next, dicing is performed from the upper surface of the semiconductor wafer 100 to form grooves 110 between the semiconductor device portions 108.
  • the dicing does not divide the semiconductor wafer 100, and the depth of the groove 110 formed by dicing is formed to be shallower than the thickness of the semiconductor wafer 100.
  • the depth of the groove 110 is set to about 100 ⁇ m. Therefore, the semiconductor wafer 100 that has undergone this process is not in a divided state, but presents a single plate-like body.
  • the lower surface of the semiconductor wafer 100 on which the wiring 104 is formed is attached to the adhesive tape 112. Furthermore, the semiconductor wafer 100 is ground from the upper surface, and the semiconductor wafer 100 is thinned over the entire surface.
  • each semiconductor device portion 108 is individually separated at the location where groove 110 is separated.
  • the back surface side (surface side ground by glide) of each semiconductor device portion 108 is attached to an adhesive tape 114 made of, for example, a dicing sheet. To wear. Further, by peeling off the adhesive tape 112, each semiconductor device portion 108 can be picked up from the front surface side (surface on which the circuit is formed) side. After the above steps are completed, each semiconductor device is picked up and separated from the adhesive tape 114, and then the lower surface (the surface on which the semiconductor material is exposed) is irradiated with a laser to be stamped, and taping packaging or the like is performed.
  • the seal formed by the laser irradiation can be made relatively clear.
  • a YAG laser having a wavelength of about 1000 nm is irradiated to a thin semiconductor device having a semiconductor substrate thickness of 100 ⁇ m or less, the laser irradiated on the back surface of the semiconductor substrate reaches the surface of the semiconductor substrate and enters the circuit. There is a risk of adverse effects.
  • the present invention has been made in view of the above-described problems, and a main object of the present invention is to provide a semiconductor device in which a clear seal is formed by laser irradiation on a main surface of a semiconductor device from which a semiconductor material is exposed, and a method for manufacturing the same. There is to do.
  • the method for manufacturing a semiconductor device includes a step of preparing a semiconductor wafer divided for each semiconductor device portion in a state where the periphery is attached to a support sheet supported by a support ring via an adhesive layer, A step of fixing the support ring having the semiconductor wafer attached to the support sheet after transporting it to a printing table on which laser printing is performed, and each of the semiconductor wafer constituting the semiconductor wafer through the support sheet and the adhesive layer And a step of irradiating the main surface of the semiconductor device portion where the semiconductor material is exposed with a laser to perform marking.
  • the method for manufacturing a semiconductor device of the present invention includes a step of preparing a semiconductor wafer in which a plurality of semiconductor device portions are formed in a state where the periphery is attached to a support sheet supported by a support ring via an adhesive layer; The step of fixing the support ring having the semiconductor wafer attached to the support sheet after transporting it to a printing table on which laser printing is performed, and the semiconductor sheet is configured to pass through the support sheet and the adhesive layer.
  • the method includes a step of irradiating a main surface of the semiconductor device portion where the semiconductor material is exposed and performing a marking, and a step of separating the semiconductor wafer into the semiconductor device portions.
  • an element region is formed, a semiconductor substrate having a first main surface and a second main surface facing each other, and the element region provided on the first main surface side of the semiconductor substrate.
  • a method for manufacturing a semiconductor device comprising: a semiconductor device having a first main surface and a second main surface opposite to each other; A step of preparing a wafer, a step of dicing along the boundary between the semiconductor device portions from the first main surface side of the semiconductor wafer, and forming a groove shallower than the thickness of the semiconductor wafer; and the semiconductor A step of grinding the wafer from the second main surface side and separating the semiconductor device portion at a position where the groove is provided; and the second main surface of the semiconductor wafer, the semiconductor device portion including A step of adhering the main surface of the semiconductor substrate to the main surface of the support sheet via an adhesive layer, and a step of performing a marking by irradiating the semiconductor substrate of the semiconductor device portion with a laser.
  • the said stamping was carried out on the carbide that had penetrated the support sheet and the adhesive layer, irradiated the laser onto the semiconductor substrate of the semiconductor device portion, and carbonized the adhesive layer by the heat generated by the laser. It is characterized by being attached to the region. According to the present invention, it is possible to form a seal by irradiating the main surface of each semiconductor device portion with a laser while each semiconductor device portion divided from the semiconductor wafer is stuck to the support sheet. . Therefore, it is possible to perform stamping by laser irradiation collectively for each semiconductor device portion, and the stamping process can be simplified and the manufacturing cost can be reduced.
  • a stamp is provided by laser irradiation on the back surface of the semiconductor device from which the semiconductor material is exposed, and a carbide obtained by carbonizing a resin is attached to the portion provided with the stamp. This makes it possible to visually distinguish between the region where the stamp is provided and other regions on the back surface of the semiconductor device, thereby forming a clear stamp. Furthermore, according to the method for manufacturing a semiconductor device of the present invention, a seal is formed by irradiating a laser on the back surface of the semiconductor device through which the semiconductor material is exposed through the support sheet to which each semiconductor device portion is adhered. Yes.
  • the contact bonding layer located between a support sheet and a semiconductor device part carbonizes by laser irradiation, and this carbonized substance adheres to the back surface of a semiconductor device. Therefore, a highly visible seal is formed by attaching the carbonized material to the back surface of the substrate while the output of the laser is low.
  • FIG. 1 is a view showing a stamping apparatus used in a method of manufacturing a semiconductor device according to the present invention
  • FIG. 1 (A) is a perspective view showing the whole
  • FIG. 1 (B) is a partially extracted view.
  • FIG. 2 is a perspective view
  • FIG. 2 is a view showing a method of manufacturing a semiconductor device of the present invention
  • FIG. 2 (A) is a plan view
  • FIG. 2 (B) is a sectional view
  • FIG. FIG. 3 is a view showing a method for manufacturing a semiconductor device of the present invention
  • FIG. 3 (A) is a perspective view
  • FIG. 3 (B) is a cross-sectional view
  • FIG. FIG. 4 (A) is a perspective view, FIG. 4 (B) and FIG.
  • FIG. 4 (C) are sectional views
  • FIG. 5 is a method for manufacturing a semiconductor device of the present invention.
  • FIG. 5 (A) is a perspective view
  • FIG. 5 (B) and FIG. 5 (C) are cross-sectional views
  • FIG. 6 is a method for manufacturing a semiconductor device of the present invention.
  • 6 (A) to 6 (C) are cross-sectional views
  • FIG. 7 is a view showing a method for manufacturing a semiconductor device of the present invention
  • FIG. 7 (A) is a cross-sectional view.
  • FIG. 7B is a plan view
  • FIG. 8 is a view showing a method for manufacturing a semiconductor device of the present invention
  • FIG. 8A is a cross-sectional view
  • FIG. 8C are enlarged cross-sectional views
  • FIG. 8D is an enlarged plan view
  • FIG. 9 is a view showing a method for manufacturing a semiconductor device of the present invention.
  • 9A is a cross-sectional view
  • FIG. 9B is an enlarged cross-sectional view
  • FIG. 10 is a view showing a semiconductor device manufactured by the method for manufacturing a semiconductor device of the present invention.
  • 10 (A) is a perspective view
  • FIG. 10 (B) is a sectional view
  • FIG. 10 (C) is an enlarged plan view
  • FIG. 10 (D) is enlarged.
  • the FIG. 11 is a diagram showing a method of manufacturing a semiconductor device according to the background art
  • FIGS. 11A to 11D are cross-sectional views
  • FIG. 12 is a semiconductor according to the background technology. It is a figure which shows the manufacturing method of an apparatus
  • FIG. 12 (A) and FIG. 12 (B) are sectional drawings.
  • FIG. 1 (A) is a perspective view showing a main part of the stamping apparatus 10
  • FIG. 1 (B) is a perspective view showing a configuration of a table 14 on which a semiconductor wafer is clamped.
  • a stamping apparatus 10 includes a transport rail 12 on which a semiconductor wafer 22 supported by a wafer ring 23 is placed, and a table 14 on which the wafer ring 23 is fixed for stamping.
  • the ionizer 18 mainly removes the charge of the semiconductor wafer 22 and the oscillator 20 that irradiates the semiconductor wafer 22 with a laser.
  • the general function of the marking apparatus 10 is to form a marking by collectively irradiating a received semiconductor wafer with a laser.
  • the transport rail 12 is a part on which the received semiconductor wafer 22 is placed.
  • the semiconductor wafer 22 is supplied to the stamping apparatus 10 in a state where the periphery of the semiconductor wafer 22 is adhered to a dicing sheet 21 (support sheet) supported by a wafer ring 23 (support ring).
  • the conveyance rail 12 consists of two rails shape-shaped in cross section, and the wafer ring 23 is mounted on the flat surface inside this rail.
  • the semiconductor wafer after completion of the laser irradiation marking is also placed on the transport rail 12.
  • the table 14 is a movable table for fixing the wafer ring 23 for marking, and is movable in a direction parallel to the main surface of the semiconductor wafer 22 attached to the wafer ring 23.
  • An opening having a diameter larger than that of the semiconductor wafer is formed in the vicinity of the center of the table 14.
  • the laser is irradiated from below through the opening.
  • the table 14 is positioned in the vicinity of the transfer rail 12 when receiving the wafer ring 23, and moves at a low speed under the ionizer 18 to remove the electrification of the semiconductor wafer 22, so that the semiconductor wafer 22 is irradiated with laser. Is performed above the oscillator 20.
  • the clamper 16 is made of two metal plates made of stainless steel or the like, and these two metal plates are arranged on the same plane so as to be separated from each other. Moreover, the curving notch is formed in the opposing side of each metal plate, and these notches form the circular opening part as a whole.
  • the clamper 16 can move in the vertical direction with respect to the table 14, and the clamper 16 is positioned above the upper surface of the table 14 until the wafer ring 23 is placed on the upper surface of the table 14. Yes. Further, in the step of marking the semiconductor wafer 22 to which the semiconductor wafer 22 is fixed, the clamper 16 presses and fixes the upper surface of the wafer ring 23 placed on the upper surface of the table 14. Further, after the stamping by the laser irradiation is completed, the clamper 16 is raised again and the fixing of the wafer ring 23 is released.
  • the ionizer 18 has a function of artificially generating positive ions and negative ions and blowing air containing these ions to the semiconductor wafer 22, the dicing sheet 21 and the wafer ring 23.
  • the oscillator 20 has a function of irradiating the main surface of the semiconductor wafer 22 with a laser for marking.
  • the oscillator 20 emits a YAG (Yttrium Aluminum Garnet) laser, and the wavelength of the irradiated laser is preferably 532 nm.
  • the laser beam is irradiated through the dicing sheet 21 to the lower surface of the semiconductor wafer 22 bonded to the upper surface of the dicing sheet 21.
  • the clamper 16 and the table 14 are provided with openings.
  • the clamper 16 is composed of two metal plates as described above, and the opening 16A is configured by providing a notch on the opposite sides of the two metal plates.
  • the size of the opening 16 ⁇ / b> A is a circular shape that is smaller than the outer diameter of the wafer ring 23 and larger than the diameter of the semiconductor wafer 22.
  • the ring 11 is formed of a metal in a cylindrical shape, and has an outer diameter shorter than the opening 16A and the opening 14A described above, and an inner diameter longer than the semiconductor wafer 22.
  • the wafer ring 23 is fixed to the table 14, the upper end portion of the ring 11 is positioned above the upper surface of the table 14. By doing in this way, the dicing sheet 21 supported by the wafer ring 23 is pressed from below by the upper end of the ring 11, and the tension state of the whole dicing sheet 21 increases.
  • FIG. 2A is a plan view showing the semiconductor wafer 22
  • FIG. 2B is a cross-sectional view showing a part of the semiconductor wafer 22.
  • a large number (for example, several hundreds) of semiconductor device portions 24 are formed in a matrix on the semiconductor wafer 22.
  • the semiconductor device unit 24 is a part that becomes one semiconductor device.
  • dicing lines 27 are defined in a lattice shape between the semiconductor device portions 24, and the semiconductor wafer 22 is separated into individual semiconductor devices along the dicing lines 27 in a later process.
  • an element such as a transistor is formed inside the semiconductor wafer 22 by a diffusion process.
  • a pad 56 connected to this element is formed on the upper surface of the semiconductor wafer 22.
  • An insulating layer 54 made of an oxide film or the like is formed on the upper surface of the semiconductor wafer 22 with the pads 56 exposed.
  • a wiring 58 connected to the pad 56 is formed from the peripheral portion of each semiconductor device portion 24 toward the central portion.
  • An external electrode 70 made of solder is welded to the upper surface of the wiring 58 formed in a pad shape.
  • a coating layer 60 made of a resin is formed so as to cover the upper surfaces of the wiring 58 and the insulating layer 54 except for the region where the external electrode 70 is provided.
  • the thickness of the semiconductor wafer 22 in this step varies depending on the diameter of the semiconductor wafer.
  • the thickness of the semiconductor wafer 22 having a diameter of 50 mm (2 inches) is 280 ⁇ m
  • the thickness of the semiconductor wafer 22 having a diameter of 200 mm (8 inches) is 725 ⁇ m.
  • dicing is performed to form grooves 44 from the surface (surface on which wiring 58 is formed) side of semiconductor wafer 22.
  • FIG. 3 (A) is a perspective view showing this step
  • FIG. 3 (B) is a cross-sectional view showing the semiconductor wafer 22 that has undergone this step.
  • the blade 26 that rotates at a high speed is moved along the dicing line 27 defined on the semiconductor wafer 22, so that the semiconductor device portions 24 are spaced apart from each other.
  • a groove 44 is formed. Referring to FIG. 3B, in this step, part of covering layer 60, insulating layer 54, and semiconductor wafer 22 is removed along dicing line 27. That is, the dicing in this step does not completely divide the semiconductor wafer 22, and the lower end of the groove 44 is located inside the semiconductor wafer 22.
  • the depth T2 of the groove 44 formed in this step is shallower than the thickness T1 of the semiconductor wafer 22 and in a range deeper than the thickness of the semiconductor substrate included in the manufactured semiconductor device. As an example, if the thickness T1 of the semiconductor wafer 22 is 280 ⁇ m and the thickness of the semiconductor substrate included in the manufactured semiconductor device is 100 ⁇ m, the depth T2 of the groove 44 is about 110 ⁇ m.
  • the semiconductor wafer 22 By making the depth T2 of the groove 44 smaller than the thickness of the semiconductor wafer 22, even after the groove 44 is formed, the semiconductor wafer 22 is not separated into a single plate-like body. By making the depth T1 of the groove 44 deeper than the thickness of the semiconductor substrate included in the semiconductor device to be manufactured, the semiconductor wafer 22 can be individually separated with a predetermined thickness in a later step. Referring to FIG. 4, next, the semiconductor wafer 22 is entirely ground from the back surface, and the semiconductor device portions 24 are divided at the locations where the grooves 44 are formed. 4A is a perspective view showing this process, FIG. 4B is a sectional view showing the semiconductor wafer 22 in a state before being separated by grinding, and FIG. 4C is a book.
  • the protective sheet 34 is attached to the main surface of the semiconductor wafer 22 on which the wiring 58 is formed.
  • the protective sheet 34 and the semiconductor wafer 22 are bonded by an adhesive layer 32 provided on the upper surface of the protective sheet 34.
  • an adhesive layer 32 an adhesive that cures and decreases its tackiness when irradiated with ultraviolet rays is suitable.
  • the protective sheet 34 used in this step is used to cover and protect the lower surface of the semiconductor wafer 22, and does not have enough rigidity to maintain the flatness of the divided semiconductor wafer 22. Further, as shown in FIG.
  • the size of the protective sheet 34 in plan view is the same as that of the semiconductor wafer 22, and the outer peripheral portion of the semiconductor wafer 22 and the outer peripheral portion of the protective sheet 34 coincide with each other.
  • the lower surface of the protective sheet 34 attached to the semiconductor wafer 22 is fixed to the upper surface of the chuck table of a grinding device (grinding device) by being sucked.
  • the grinder 30 provided with the grindstone on the lower surface is rotated at a high speed to grind the semiconductor wafer 22 from the upper surface, thereby gradually reducing the thickness of the semiconductor wafer 22 entirely.
  • the back grinding in this step is performed until the semiconductor device portions 24 are separated at the locations where the grooves 44 are provided.
  • each semiconductor device portion 24 is divided at the position where the groove 44 is formed.
  • the thickness T3 of the semiconductor substrate included in the divided semiconductor device unit 24 is, for example, about 100 ⁇ m.
  • the upper surface of each semiconductor device portion 24 is a surface from which a semiconductor material made of silicon is exposed, and exhibits a rough surface ground by a grinder.
  • each semiconductor device portion 24 separated from the semiconductor wafer 22 is transferred to a dicing sheet 21 that functions as a support sheet.
  • the periphery of the dicing sheet 21 is supported by a wafer ring 23 in which a metal such as stainless steel is formed into an annular shape.
  • the main surface from which the semiconductor material of each separated semiconductor device portion 24 is exposed is attached to the upper surface of the dicing sheet 21.
  • an adhesive layer 36 which is an adhesive containing a normal acrylic resin or ultraviolet radiation curable resin, is formed on the upper surface of the dicing sheet 21.
  • the lower surface of the semiconductor substrate 52 included in each semiconductor device unit 24 is in contact with the adhesive layer 36.
  • the protective sheet 34 is peeled from each semiconductor device part 24 (semiconductor wafer 22).
  • FIG. 5C shows each semiconductor device portion 24 that has undergone the above-described steps. In this state, the process of separating the semiconductor wafer 22 into the semiconductor device portion 24 is completed. Therefore, in the present embodiment, the dicing sheet 21 is not used as a sheet on which a semiconductor wafer is stuck for dicing. In the present embodiment, the dicing sheet 21 is used to perform mechanical support, conveyance, and alignment of each semiconductor device unit 24 in the laser marking process.
  • the semiconductor device 22 is separated by dicing the semiconductor wafer 22 after the semiconductor wafer 22 is adhered to the dicing sheet 21.
  • the main surface of each semiconductor device portion 24 included in the semiconductor wafer 22 is irradiated with a laser to form a seal.
  • the stamping apparatus 10 having the configuration shown in FIG. 1 is used to perform the stamping by irradiating the semiconductor device portions included in the semiconductor wafer 22 collectively with a laser.
  • a specific method for forming a seal will be described below.
  • the configurations of the clamper 16, the table 14 and the ring 11 shown in these drawings are as described with reference to FIG. Referring to FIG.
  • the semiconductor wafer 22 is received on the transport rail 12 of the stamping apparatus.
  • the divided semiconductor wafer 22 is received by the transport rail 12 in a state where the periphery is stuck to the dicing sheet 21 supported by the wafer ring 23.
  • the wafer ring 23 placed on the transport rail 12 is transported to the table 14 while being held by the transport arm 13.
  • the clamper 16 movable in the vertical direction is lowered, and the wafer ring 23 is sandwiched and fixed between the lower surface of the clamper 16 and the upper surface of the table 14.
  • the peripheral portion of the dicing sheet 21 is pressed from below by the ring 11 by sandwiching. Therefore, the dicing sheet 21 is in a state in which tension is applied by the pressing force of the ring 11, and wrinkles and slack of the dicing sheet 21 are eliminated. As a result, the semiconductor wafer 22 adhered to the upper surface of the dicing sheet 21 can be accurately arranged at a predetermined height. When the height of the semiconductor wafer 22 deviates from the normal position due to the slack of the dicing sheet 21 or the like, the focus of the laser irradiated from below does not coincide with the back surface of the semiconductor wafer 22.
  • the table 14 for fixing the wafer ring 23 moves at a low speed while the ionizer 18 remains in a predetermined position. Specifically, the ions are sprayed over the entire area of the semiconductor wafer 22 by moving the table 14 from the left to the right on the paper surface while the ions are being sprayed by the ionizer 18.
  • FIG. 7A is a sectional view showing this step
  • FIG. 7B is a plan view showing the semiconductor wafer 22 fixed to the wafer ring 23. Referring to FIG. 7A, after moving the table 14 so that the semiconductor wafer 22 is positioned immediately below the camera 15, the semiconductor wafer 22 is photographed by the camera 15.
  • position information is extracted from the photographed image. Since the semiconductor wafer 22 is affixed to the dicing sheet 21 so that the surface on which the wiring and solder electrodes are formed is the upper surface, alignment can be performed based on these wirings and the like.
  • the position of the mark 17 formed on the upper surface of the semiconductor wafer 22 is recognized.
  • the relative positional relationship between the position of the mark 17 and the outer shape of the semiconductor wafer 22 and the position of each semiconductor device unit 24 is calculated in advance. Therefore, by recognizing the position of the mark 17, the position of the center of the semiconductor wafer 22 and the position of each semiconductor device unit 24 can be recognized.
  • FIG. 8 (A) is a cross-sectional view showing this step
  • FIG. 8 (B) is an enlarged cross-sectional view
  • FIG. 8 (C) is a cross-sectional view showing a situation of irradiating a laser
  • FIG. 8 (D) is an enlarged plan view showing a state in which a seal is formed by irradiation with a laser.
  • the table 14 is moved so that a predetermined position of the semiconductor wafer 22 is positioned above the oscillator 20.
  • the lower surface of the semiconductor wafer 22 is irradiated with a laser 28 having a predetermined wavelength from the oscillator 20.
  • the laser 28 reaches the semiconductor wafer 22 via the opening of the table 14 and the inside of the ring 11 (see FIG. 1B).
  • laser beam 28 is irradiated from below to dicing sheet 21 having a plurality of semiconductor device portions 24 attached to the upper surface via adhesive layer 36. .
  • the laser 28 passes through the transparent dicing sheet 21 and the adhesive layer 36 and reaches the lower surface of the semiconductor substrate 52 of the semiconductor device unit 24.
  • the laser 28 used in this step is a YAG laser, and a YAG laser having a wavelength of 532 nm is particularly preferably used.
  • a laser having a wavelength of 1064 nm can also be used.
  • the laser when the upper surface of the semiconductor substrate 52 is irradiated with such a long-wavelength laser, the laser may travel inside the thin semiconductor substrate 52 and the characteristics of the element region formed near the upper surface of the semiconductor substrate 52 may deteriorate. There is.
  • a YAG laser having a wavelength as short as 532 nm is used in this embodiment.
  • the laser 28 having a short wavelength is irradiated in this manner, most of the laser is reflected on the upper surface of the semiconductor substrate 52, so that the laser hardly travels inside the semiconductor substrate 52 and is near the upper surface of the semiconductor substrate 52. The adverse effect of the laser is not exerted on the formed element region.
  • the output of the laser 28 to be irradiated is about 6 W, for example, and the size of the irradiation region irradiated by the laser 28 is a circle having a diameter of about 30 ⁇ m.
  • the size of the irradiation region is substantially equal to the size of the concave portion 38A (see FIG. 8D) in plan view.
  • the output and irradiation time of the laser 28 are controlled to such an extent that the adhesive layer 36 does not vaporize due to heat generation. Therefore, the adhesive layer 36 is vaporized by the heat generated by the laser 28 irradiation, thereby preventing the semiconductor device portion 24 from being detached from the dicing sheet 21. Referring to FIG.
  • the marking is formed by repeatedly irradiating the laser 28 with a shot (pulse).
  • the irradiated laser 28 passes through the dicing sheet 21 and the adhesive layer 36 and reaches the lower surface of the semiconductor substrate 52, the region irradiated with the laser 28 is excavated locally to form a concave portion 38A.
  • the concave portion 38 ⁇ / b> A and its peripheral portion are heated at the lower surface of the semiconductor substrate 52, and the adhesive layer 36 attached to these regions is carbonized.
  • FIG. 8D shows the concave portions 38A to 38D and the carbonized regions 40A to 40D formed by the laser 28.
  • concave portions 38A to 38D are formed at equal intervals, and carbonized regions 40A to 40D that are concentric with the concave portions 38A to 38D are formed.
  • the adjacent carbonized regions are partially overlapped to form a line-shaped seal by the continuous carbonized regions 40A to 40D.
  • the table 14 is moved to the vicinity of the conveyance rail 12, and then the clamper 16 is raised to release the wafer ring 23 from being fixed.
  • the wafer ring is transported to the transport rail 12, and the wafer ring 23 is taken out from the marking device.
  • each semiconductor device portion 24 is separated from the dicing sheet 21.
  • the adhesive layer 36 is an adhesive that is cured by ultraviolet irradiation
  • the dicing sheet 21 is transmitted through the lower surface of the dicing sheet 21 and the adhesive layer 36 is irradiated with ultraviolet light.
  • the semiconductor device unit 24 is separated from the dicing sheet 21 using an adsorption collet, and then stored in a storage container.
  • the laser marking process the laser marking is performed on the semiconductor wafer 22 separated into each semiconductor device unit 24.
  • the laser printing is performed on the semiconductor wafer 22 before separation. Also good. In this case, referring to FIG. 8, the semiconductor wafer 22 in a state before separation is stuck on the upper surface of the dicing sheet 21, and laser irradiation is performed from below in this state.
  • FIG. 10 (A) is a perspective view of the semiconductor device 50
  • FIG. 10 (B) is a cross-sectional view
  • FIG. 10 (C) is an enlarged plan view showing a portion where a stamp is formed.
  • FIG. 10 (D) is a sectional view taken along the line DD ′ of FIG. 10 (C).
  • the semiconductor device 50 includes a semiconductor substrate 52, a wiring 58 formed on the lower surface of the semiconductor substrate 52, and the like, and the semiconductor material is exposed.
  • the marking 66 is provided on the upper surface of the semiconductor substrate 52 by irradiating a laser.
  • the semiconductor device 50 of this embodiment is a WLP in which a semiconductor material is exposed on the upper surface and side surfaces, and the external electrodes 70 made of solder are formed in a grid shape on the lower surface.
  • the semiconductor substrate 52 is made of a semiconductor material such as silicon, and an element region is formed near its lower surface by a diffusion process. For example, a bipolar transistor, MOSFET, diode, IC, LSI or the like is formed inside the semiconductor substrate 52.
  • the thickness of the semiconductor substrate 52 is, for example, about 50 ⁇ m to 100 ⁇ m.
  • the upper surface of the semiconductor substrate 52 is a rough surface that has been ground by grinding.
  • a pad 56 electrically connected to the element region (active region) formed by the diffusion process is formed on the lower surface of the semiconductor substrate 52. Except for the portion where the pad 56 is formed, the lower surface of the semiconductor substrate 52 is covered with an insulating layer 54.
  • the insulating layer 54 is made of, for example, a nitride film or a resin film.
  • a wiring 58 connected to the pad 56 is formed on the lower surface of the insulating layer 54.
  • the pad 56 is provided in the peripheral portion of the semiconductor device 50, and the wiring 58 extends from the peripheral portion to the inside.
  • a part of the wiring 58 is formed in a pad shape, and an external electrode 70 made of a conductive adhesive such as solder is welded to the pad-shaped portion.
  • the lower surfaces of the wiring 58 and the insulating layer 54 are covered with a covering layer 60 made of an insulating material such as a resin, excluding a region where the external electrode 70 is formed.
  • a stamp 66 is formed on the upper surface of the semiconductor substrate 52.
  • the seal 66 includes a position mark 64 and a symbol mark 62.
  • the position mark 64 is provided for detecting a planar position (angle) of the semiconductor device 50.
  • the position mark 64 is provided at the lower left corner of the semiconductor device 50.
  • the symbol mark 62 is composed of letters, numbers, and the like, and indicates the name of the manufacturing company, the manufacturing time, the product name, the lot number, the characteristics of the built-in elements, and the like.
  • these markings 66 are provided by irradiating the upper surface of the semiconductor substrate 52 with a laser.
  • FIG. 10 (C) and FIG. 10 (D) the configuration of the above-described stamp 66 will be described.
  • the marking 66 formed on the upper surface of the semiconductor substrate 52 is formed by intermittently irradiating the laser on the upper surface of the semiconductor substrate 52 along the shape of the marking to be drawn.
  • the concave portions excavated by laser irradiation are arranged at equal intervals.
  • the concave portions 38A to 38D are arranged in a line at equal intervals.
  • the shapes of the concave portions 38A to 38D are circular in plan view, and the diameter L2 thereof is, for example, about 30 ⁇ m.
  • the distance L3 at which the concave portion 38A and the concave portion 38B are separated is, for example, about 15 ⁇ m.
  • the other concave portions 38B to 38D are also spaced apart at equal intervals.
  • Carbonized regions 40A to 40D are formed in the region where the concave portions 38A to 38D are formed and the upper surface of the semiconductor substrate 52 in the periphery thereof.
  • carbide obtained by carbonizing the resin material is attached to the surface of the semiconductor substrate 52.
  • This resin material is, for example, an adhesive (for example, an acrylic resin) used for attaching the upper surface of the semiconductor device 50 to the resin sheet.
  • the carbide 68 made of the carbonized adhesive is firmly attached to the upper surface of the semiconductor substrate 52. Therefore, even if a chemical such as ethanol or butanone is applied to the carbonized regions 40A to 40D where the carbide 68 is formed and rubbed, the majority of the carbide 68 is not peeled off and remains on the upper surface of the semiconductor substrate 52. It is. Therefore, even if a frictional force acts on the upper surface of the semiconductor device 50, the visibility of the stamp 66 made of the carbide 68 is hardly deteriorated.
  • the carbonized region 40A is disposed concentrically with the concave portion 38A, and the carbonized region 40A is formed larger than the concave portion 38A.
  • the diameter L1 of the carbonized region 40A is, for example, about 40 ⁇ m.
  • the reason why the carbonized region 40A is formed larger than the recessed portion 38A is as follows. That is, by irradiating the concave portion 38A with a laser, the concave portion 38A and the semiconductor substrate 52 in the periphery thereof are heated, and the resin material (adhesive) adhering to these regions is carbonized, and the surface of the semiconductor substrate 52 It is because it adheres to.
  • the carbonized region 40A is concentric with the concave portion 38A, and is larger than the concave portion 38A in plan view. Therefore, even if the adjacent concave portion 38A and the concave portion 38B are separated from each other, the carbonized region 40A and the carbonized region 40B are partially overlapped. Specifically, when the length twice the length L1 of the carbonized region 40A minus the diameter L2 of the concave portion 38A is longer than the distance L3 between the concave portion 38A and the concave portion 38B, the carbonized region 40A. And the carbonized region 40B partially overlap each other. In this way, when a part of adjacent carbonized regions overlap, a large number of continuously formed carbonized regions 40A to 40D exhibit a linear shape, and as a whole, indicate symbols such as numbers and letters. .

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Laser Beam Processing (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Processing Of Stones Or Stones Resemblance Materials (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)

Abstract

　本発明の半導体装置の製造方法は、半導体装置部毎に分割された半導体ウェハ２２を、周囲がウェハリング２３により支持されたダイシングシート２１に貼着された状態で用意する工程と、ウェハリング２３を、レーザー印刷が行われるテーブル１４まで輸送した後に固定する工程と、ダイシングシートおよび接着層を透過して、半導体ウェハ２２を構成する各半導体装置部の半導体材料が露出する主面にレーザーを照射して捺印を行う工程と、を備える。

Description

半導体装置およびその製造方法
　本発明は半導体装置およびその製造方法に関し、特に、半導体材料が露出する半導体装置の主面に捺印を備える半導体装置およびその製造方法に関する。
　従来から、電子機器にセットされる半導体装置は、携帯電話、携帯用のコンピューター等に採用されるため、小型化、薄型化、軽量化が求められている。これらの条件を満たすために、ＣＳＰ（Ｃｈｉｐ　Ｓｃａｌｅ　Ｐａｃｋａｇｅ）と呼ばれる、内蔵される半導体素子と同等のサイズを有する半導体装置が開発されている。
　これらのＣＳＰの中でも、特に小型化なものとしてＷＬＰ（Ｗａｆｅｒ　Ｌｅｖｅｌ　Ｐａｃｋａｇｅ）がある（例えば特開２００４−１７２５４２号公報を参照）。一般的なＷＬＰの製造方法は、半導体ウェハに多数の半導体装置部をマトリックス状に設け、各半導体装置部の拡散領域と接続された配線および半田電極を半導体ウェハの一主面に形成した後に、半導体ウェハを格子状にダイシングすることにより、各半導体装置部を個別に分離している。
　しかしながら、上記した一般的なＷＬＰの製造方法では、形成されるＷＬＰの厚みを例えば１００μｍ以下とするためには、ダイシングを行う前に半導体ウェハ自体の厚みを１００μｍ以下と極めて薄くする必要がある。このことから、薄型化した後の半導体ウェハの機械的強度が低下して、搬送の工程等で半導体ウェハが破損してしまう問題が多く発生してしまう。
　この様な問題を解決するＷＬＰの製造方法として、先ダイシング（Ｄｉｃｉｎｇ　Ｂｅｆｏｒｅ　Ｇｒｉｎｄｉｎｇ：以下ＤＢＧと略称する）が開発されている（特開２００５−１０１２９０号公報を参照）。このＤＢＧによる半導体装置の製造方法では、配線等が形成された半導体ウェハを表面側からハーフカットした後に、裏面側から研削することで、ハーフカットされた領域にて半導体ウェハを個々の半導体装置に分割する。このＤＢＧによる半導体ウェハの分割方法を、第１１図および第１２図を参照して説明する。
　第１１図（Ａ）を参照して、先ず、半導体装置部１０８がマトリックス状に形成された半導体ウェハ１００を用意する。各半導体装置部１０８の上面付近には、拡散工程によりトランジスタ等の素子が形成されている。また、半導体ウェハ１００の上面は、酸化膜から成る絶縁層１０２により被覆され、この絶縁膜１０２の上面には、素子領域と接続された配線１０４が形成されている。更に、配線１０４には半田から成る外部電極１０６が形成されている。この工程に於ける半導体ウェハ１００の厚みは例えば２８０μｍ程度である。
　第１１図（Ｂ）を参照して、次に、半導体ウェハ１００の上面からダイシングを行うことにより、各半導体装置部１０８同士の間に溝１１０を形成する。ここでのダイシングは半導体ウェハ１００を分割するものではなく、ダイシングにより形成される溝１１０の深さは半導体ウェハ１００の厚さよりも浅く形成される。一例として、半導体ウェハ１００の厚みが上記したように２８０μｍの場合、溝１１０の深さは１００μｍ程度に設定される。従って、本工程を経た半導体ウェハ１００は分割された状態ではなく、一枚の板状体を呈している。
　第１１図（Ｃ）を参照して、半導体ウェハ１００の表裏を反転させた後に、配線１０４が形成された半導体ウェハ１００の下面を、粘着テープ１１２に貼着させる。更に、半導体ウェハ１００を上面からグラインドを行い、半導体ウェハ１００を全面的に薄くする。
　第１１図（Ｄ）を参照して、半導体ウェハ１００の上面からグラインドを進行させることにより、溝１１０が分離された箇所にて各半導体装置部１０８が個別に分離される。
　第１２図（Ａ）および第１２図（Ｂ）を参照して、次に、各半導体装置部１０８の裏面側（グライドにより研削された面側）を、例えばダイシングシートから成る粘着テープ１１４に貼着する。更に、粘着テープ１１２を剥がすことで、各半導体装置部１０８は、表面側（回路が形成された面）側からピックアップすることが可能となる。
　上記工程が終了した後は、各半導体装置をピックアップして粘着テープ１１４から離脱させた後に、下面（半導体材料が露出する面）にレーザーを照射して捺印し、テーピング梱包等を行う。
　しかしながら、上記したような半導体装置の製造方法では、各半導体装置を個別にピックアップした後に、ピックアップされた半導体装置の位置を認識して、レーザー照射による捺印を行っていた。従って、レーザー照射による捺印形成の工程が複雑なものとなり、コストが高くなる問題があった。
　更にまた、シリコン等の半導体材料から成る半導体装置の主面に直にレーザーを照射することにより捺印を設けると、レーザー照射により形成された凹凸部のみにより捺印が構成されることとなり、明瞭な捺印を得ることが困難である問題があった。
　更に、レーザーの出力を上げることが困難なため、シリコン等の半導体材料が露出する面に、レーザー照射により明瞭な捺印を形成することが困難な問題があった。具体的には、レーザーの波長、出力および照射時間の何れかを大きくすると、レーザー照射により形成される捺印を比較的明瞭なものとすることができる。しかしながら、半導体基板の厚みが１００μｍ以下の薄い半導体装置に対して、波長が１０００ｎｍ程度に長いＹＡＧレーザーを照射すると、半導体基板の裏面に照射されたレーザーが、半導体基板の表面まで到達して回路に悪影響を及ぼす恐れがある。更に、レーザーの出力を大きくしたり、レーザーの照射時間を長くすると、レーザーが照射される部分が過度に高温となり、この部分にクラックが発生してしまう恐れがある。
　本発明は、上述した問題を鑑みてなされ、本発明の主な目的は、半導体材料が露出する半導体装置の主面に、明瞭な捺印がレーザー照射により形成された半導体装置およびその製造方法を提供することにある。
　本発明の半導体装置の製造方法は、半導体装置部毎に分割された半導体ウェハを、周囲が支持リングにより支持された支持シートに接着層を介して貼着された状態で用意する工程と、前記半導体ウェハが前記支持シートに貼着された支持リングを、レーザー印刷が行われる印刷テーブルまで輸送した後に固定する工程と、前記支持シートおよび前記接着層を透過して、前記半導体ウェハを構成する各半導体装置部の半導体材料が露出する主面にレーザーを照射して捺印を行う工程と、を備えることを特徴とする。
　本発明の半導体装置の製造方法は、半導体装置部が複数個形成された半導体ウェハを、周囲が支持リングにより支持された支持シートに接着層を介して貼着された状態で用意する工程と、前記半導体ウェハが前記支持シートに貼着された支持リングを、レーザー印刷が行われる印刷テーブルまで輸送した後に固定する工程と、前記支持シートおよび前記接着層を透過して、前記半導体ウェハを構成する各半導体装置部の半導体材料が露出する主面にレーザーを照射して捺印を行う工程と、前記半導体ウェハを前記半導体装置部毎に分離する工程と、を備えることを特徴とする。
　本発明の半導体装置は、素子領域が形成されると共に、互いに対向する第１主面および第２主面を有する半導体基板と、前記半導体基板の前記第１主面側に設けられて前記素子領域と接続された配線層と、前記半導体基板の前記第２主面にレーザーを照射することにより形成された捺印と、を備え、前記半導体基板の前記第２主面において前記捺印が形成された領域には、レーザー照射による樹脂の炭化物が付着されていることを特徴とする。
　本発明の半導体装置の製造方法は、互いに対向する第１主面および第２主面を有し、前記第１主面側に形成された配線を含む半導体装置部がマトリックス状に設けられた半導体ウェハを用意する工程と、前記半導体ウェハの前記第１主面側から、前記半導体装置部同士の境界に沿ってダイシングを行い、前記半導体ウェハの厚みよりも浅い溝を形成する工程と、前記半導体ウェハを前記第２主面側から研削し、前記溝が設けられた箇所にて前記半導体装置部を分離する工程と、前記半導体ウェハの前記第２主面であって、前記半導体装置部が備える半導体基板の主面を、接着層を介して支持シートの主面に貼着する工程と、前記半導体装置部の前記半導体基板にレーザーを照射することにより捺印を行う工程と、を備え、前記捺印を行う工程では、前記支持シートおよび前記接着層を透過して、前記半導体装置部の前記半導体基板に前記レーザーを照射し、前記レーザーによる発熱により前記接着層を炭化させた炭化物を、前記捺印が行われた領域に付着させることを特徴とする。
　本発明によれば、半導体ウェハから分割された各半導体装置部を支持シートに貼着したままの状態で、各半導体装置部の主面に対してレーザーを照射して捺印を形成することができる。従って、各半導体装置部に対して一括して、レーザー照射による捺印を行うことが可能となり、捺印の工程を簡略化して製造コストを低減させることができる。
　本発明の半導体装置によれば、半導体材料が露出する半導体装置の裏面にレーザー照射により捺印を設け、この捺印が設けられた部分に、樹脂を炭化させた炭化物を付着させている。このことにより、半導体装置の裏面に於いて、捺印が設けられた領域と他の領域とを視覚的に区別することが可能となり、明瞭な捺印が形成される。
　更に、本発明の半導体装置の製造方法によれば、各半導体装置部が貼着される支持シートを透過して、半導体材料が露出する半導体装置の裏面にレーザーを照射して捺印を形成している。この様にすることで、支持シートと半導体装置部との間に位置している接着層がレーザー照射により炭化し、この炭化した物質が半導体装置の裏面に付着する。従って、レーザーの出力等が低い状態のままで、炭化した物質を基板の裏面に付着させることで、視認性の高い捺印が形成される。
　第１図は本発明の半導体装置の製造方法に用いられる捺印装置を示す図であり、第１図（Ａ）は全体を示す斜視図であり、第１図（Ｂ）は一部分を抜き出して示す斜視図であり、第２図は本発明の半導体装置の製造方法を示す図であり、第２図（Ａ）は平面図であり、第２図（Ｂ）は断面図であり、第３図は本発明の半導体装置の製造方法を示す図であり、第３図（Ａ）は斜視図であり、第３図（Ｂ）は断面図であり、第４図は本発明の半導体装置の製造方法を示す図であり、第４図（Ａ）は斜視図であり、第４図（Ｂ）および第４図（Ｃ）は断面図であり、第５図は本発明の半導体装置の製造方法を示す図であり、第５図（Ａ）は斜視図であり、第５図（Ｂ）および第５図（Ｃ）は断面図であり、第６図は本発明の半導体装置の製造方法を示す図であり、第６図（Ａ）から第６図（Ｃ）は断面図であり、第７図は本発明の半導体装置の製造方法を示す図であり、第７図（Ａ）は断面図であり、第７図（Ｂ）は平面図であり、第８図は本発明の半導体装置の製造方法を示す図であり、第８図（Ａ）は断面図であり、第８図（Ｂ）および第８図（Ｃ）は拡大された断面図であり、第８図（Ｄ）は拡大された平面図であり、第９図は本発明の半導体装置の製造方法を示す図であり、第９図（Ａ）は断面図であり、第９図（Ｂ）は拡大された断面図であり、第１０図は本発明の半導体装置の製造方法により製造される半導体装置を示す図であり、第１０図（Ａ）は斜視図であり、第１０図（Ｂ）は断面図であり、第１０図（Ｃ）は拡大された平面図であり、第１０図（Ｄ）は拡大された断面図であり、第１１図は背景技術の半導体装置の製造方法を示す図であり、第１１図（Ａ）から第１１図（Ｄ）は断面図であり、第１２図は背景技術の半導体装置の製造方法を示す図であり、第１２図（Ａ）および第１２図（Ｂ）は断面図である。
１０　　　捺印装置
１１　　　リング
１２　　　搬送レール
１３　　　輪送アーム
１４　　　テーブル
１４Ａ　　開口部
１５　　　カメラ
１６　　　クランパ
１６Ａ　　開口部
１７　　　マーク
１８　　　イオナイザー
２０　　　発振器
２１　　　ダイシングシート
２２　　　半導体ウェハ
２３　　　ウェハリング
２４　　　半導体装置部
２６　　　ブレード
２７　　　ダイシングライン
２８　　　レーザー
３０　　　グラインダ
３２　　　接着層
３４　　　保護シート
３６　　　接着層
３８、３８Ａ、３８Ｂ、３８Ｃ、３８Ｄ　　　凹状部
４０、４０Ａ、４０Ｂ、４０Ｃ、４０Ｄ　　　炭化領域
４２　　　炭化物
４４　　　溝
５０　　　半導体装置
５２　　　半導体基板
５４　　　絶縁層
５６　　　パッド
５８　　　配線
６０　　　被覆層
６２　　　記号マーク
６４　　　位置マーク
６６　　　捺印
６８　　　炭化物
７０　　　外部電極
　＜第１の実施の形態＞
　本形態では、第１図から第９図を参照して、半導体材料が露出する主面にレーザー照射による捺印を行う半導体装置の製造方法を説明する。
　第１図を参照して、先ず、本形態の半導体装置の製造方法に用いられる捺印装置１０の構成を説明する。第１図（Ａ）は捺印装置１０の主要部を示す斜視図であり、第１図（Ｂ）は半導体ウェハがクランプされるテーブル１４の構成を示す斜視図である。
　第１図（Ａ）を参照して、捺印装置１０は、ウェハリング２３に支持された半導体ウェハ２２が載置される搬送レール１２と、捺印の為にウェハリング２３が固定されるテーブル１４と、半導体ウェハ２２の帯電を除去するイオナイザー１８と、半導体ウェハ２２に対してレーザーを照射する発振器２０とを主に備えている。捺印装置１０の概略的な機能は、受け入れられた半導体ウェハに対して、一括してレーザー照射を行うことにより捺印を形成することにある。
　搬送レール１２は、受け入れられた半導体ウェハ２２が載置される部位である。具体的には、半導体ウェハ２２は、周囲がウェハリング２３（支持リング）により支持されたダイシングシート２１（支持シート）に貼着された状態で、捺印装置１０に供給される。また、搬送レール１２は、断面がＬ字状に成形された２本のレールからなり、このレールの内側の平坦面にウェハリング２３は載置される。また、レーザー照射による捺印が終了した後の半導体ウェハも、搬送レール１２に載置される。
　テーブル１４は、捺印を行うためにウェハリング２３を固定する可動式のテーブルであり、ウェハリング２３に貼着される半導体ウェハ２２の主面と平行な方向に対して移動可能である。テーブル１４の中央部付近には、半導体ウェハよりも直径が大きい開口部が形成されており、捺印を行う場合には、この開口部を経由してレーザーが下方から照射される。また、テーブル１４は、ウェハリング２３を受け入れるときには搬送レール１２の近傍に位置し、半導体ウェハ２２の帯電を除去する際にはイオナイザー１８の下方を低速で移動し、半導体ウェハ２２に対してレーザー照射を行う際には、発振器２０の上方に位置する。
　クランパ１６は、ステンレス等から成る２枚の金属板からなり、これらの２枚の金属板は同一平面上に離間して配置されている。また、各金属板の対向する側辺は、曲線状の切り欠けが形成されており、これらの切り欠けは全体として円形の開口部を形成している。更に、クランパ１６は、テーブル１４に対して上下方向に移動可能であり、ウェハリング２３がテーブル１４の上面に載置されるまでは、クランパ１６はテーブル１４の上面から離間した上方に位置している。更に、半導体ウェハ２２が固定された半導体ウェハ２２の捺印を行う工程では、クランパ１６は、テーブル１４の上面に載置されたウェハリング２３の上面を押圧して固定している。更に、レーザー照射による捺印が終了した後は、クランパ１６は再び上昇してウェハリング２３の固定は解除される。
　イオナイザー１８は、プラスイオンおよびマイナスイオンを人工的に生成し、これらのイオンを含む空気を半導体ウェハ２２、ダイシングシート２１およびウェハリング２３に対して吹き付ける機能を有する。この様にすることで、半導体ウェハ２２等の帯電が除去される。
　発振器２０は、捺印を行うために半導体ウェハ２２の主面にレーザーを照射する機能を備えている。本実施の形態では、発振器２０はＹＡＧ（Ｙｔｔｒｉｕｍ　Ａｌｕｍｉｎｕｍ　Ｇａｒｎｅｔ）レーザーを照射するが、照射されるレーザーの波長としては５３２ｎｍが好適である。本実施の形態では、ダイシングシート２１の上面に貼着された半導体ウェハ２２の下面に、ダイシングシート２１を透過してレーザーを照射する。
　第１図（Ｂ）に示すように、クランパ１６およびテーブル１４には開口部が設けられている。具体的には、クランパ１６は、上記したように２枚の金属板からなり、両金属板の対向する側辺に切欠き部を設けることで、開口部１６Ａが構成されている。この開口部１６Ａの大きさは、ウェハリング２３の外径よりも小さく、半導体ウェハ２２の直径よりも大きい円形状である。この様に開口部１６Ａを設けることにより、クランパ１６にてウェハリング２３を固定した後でも、この開口部１６Ａから半導体ウェハ２２を露出させて、上方から半導体ウェハ２２の位置認識を行うことができる。
　更に、テーブル１４の中央部付近にも、上記した開口部１６Ａと同等の大きさの開口部１４Ａが設けられている。半導体ウェハ２２に対してレーザーを照射するときは、この開口部１４Ａを経由してレーザーが下方から照射される。
　リング１１は、金属を円筒状に形成したものであり、その外径は上記した開口部１６Ａおよび開口部１４Ａよりも短く、内径は半導体ウェハ２２よりも長い。テーブル１４にウェハリング２３が固定される際には、リング１１の上端部はテーブル１４の上面よりも上方に位置する。この様にすることで、ウェハリング２３に支持されたダイシングシート２１が、リング１１の上端により下方から押圧され、ダイシングシート２１全体の緊張状態が高まる。結果的に、ダイシングシート２１のたるみや皺が矯正され、半導体ウェハ２２が所定の平面上に位置するようになる。
　第２図以降の図を参照して、次に、上記した捺印装置を用いた半導体装置の製造方法を説明する。本実施の形態では、半導体ウェハを個別の半導体装置部に分割した後に、支持シートであるダイシングシートに半導体ウェハを移し替え、この状態でレーザー照射による捺印を行っている。
　第２図を参照して、先ず、半導体ウェハ２２を用意する。第２図（Ａ）は半導体ウェハ２２を示す平面図であり、第２図（Ｂ）は半導体ウェハ２２の一部分を示す断面図である。
　第２図（Ａ）を参照して、半導体ウェハ２２には、マトリックス状に多数個（例えば数百個）の半導体装置部２４が形成されている。ここで、半導体装置部２４とは、１つの半導体装置となる部位である。また、各半導体装置部２４同士の間にはダイシングライン２７が格子状に規定されており、後の工程にて半導体ウェハ２２はダイシングライン２７に沿って個別の半導体装置に分離される。
　第２図（Ｂ）を参照して、各半導体装置部２４では、拡散工程によりトランジスタ等の素子（拡散領域）が半導体ウェハ２２の内部に形成されている。更に、この素子と接続されたパッド５６が半導体ウェハ２２の上面に形成される。半導体ウェハ２２の上面には、パッド５６を露出された状態で、酸化膜等から成る絶縁層５４が形成されている。また、絶縁層５４の上面には、パッド５６と接続された配線５８が、各半導体装置部２４の周辺部から中心部に向かって形成されている。パッド状に形成された配線５８の上面には、半田から成る外部電極７０が溶着されている。更に、外部電極７０が設けられた領域を除外して、配線５８および絶縁層５４の上面が被覆されるように、樹脂から成る被覆層６０が形成されている。本工程に於ける半導体ウェハ２２の厚みは、半導体ウェハの直径により異なる。例えば、直径が５０ｍｍ（２インチ）の半導体ウェハ２２の厚みは２８０μｍであり、直径が２００ｍｍ（８インチ）の半導体ウェハ２２の厚みは７２５μｍである。
　第３図を参照して、次に、ダイシングを行うことにより、半導体ウェハ２２の表面（配線５８が形成された面）側から、溝４４を形成する。第３図（Ａ）は本工程を示す斜視図であり、第３図（Ｂ）は本工程を経た半導体ウェハ２２を示す断面図である。
　第３図（Ａ）を参照して、本工程では、高速で回転するブレード２６を、半導体ウェハ２２に規定されたダイシングライン２７に沿って移動させることにより、各半導体装置部２４同士の間に溝４４を形成する。
　第３図（Ｂ）を参照して、本工程では、ダイシングライン２７に沿って、被覆層６０、絶縁層５４および半導体ウェハ２２の一部が除去される。即ち、本工程のダイシングは半導体ウェハ２２を完全に分割するものではなく、溝４４の下端は半導体ウェハ２２の内部に位置している。
　本工程で形成される溝４４の深さＴ２は、半導体ウェハ２２の厚みＴ１よりも浅く、且つ、製造される半導体装置が備える半導体基板の厚みよりも深い範囲となる。一例として、半導体ウェハ２２の厚みＴ１が２８０μｍであり、製造される半導体装置が備える半導体基板の厚みが１００μｍであれば、溝４４の深さＴ２は１１０μｍ程度とされる。溝４４の深さＴ２を半導体ウェハ２２の厚みよりも浅くすることにより、溝４４が形成された後でも、半導体ウェハ２２は個片化されずに一枚の板状体を呈している。溝４４の深さＴ１を、製造される半導体装置が備える半導体基板の厚みよりも深くすることにより、所定の厚みで半導体ウェハ２２を個別に後の工程にて分離することができる。
　第４図を参照して、次に、半導体ウェハ２２を裏面から全体的に研削して、溝４４が形成された箇所にて各半導体装置部２４を分割する。第４図（Ａ）は本工程を示す斜視図であり、第４図（Ｂ）は研削により分離される前の状態の半導体ウェハ２２を示す断面図であり、第４図（Ｃ）は本工程を経て各半導体装置部２４が分離された後の状態を示す断面図である。
　第４図（Ａ）および第４図（Ｂ）を参照して、先ず、配線５８が形成された半導体ウェハ２２の主面に保護シート３４を貼着する。保護シート３４と半導体ウェハ２２とは、保護シート３４の上面に設けられた接着層３２により接着されている。接着層３２としては、紫外線が照射されると硬化して粘着性が低下する接着剤が好適である。本工程にて使用する保護シート３４は、半導体ウェハ２２の下面を被覆して保護する為に用いられており、分割された半導体ウェハ２２の平坦性を維持する程度の剛性は備えていない。また、第４図（Ａ）に示すように、保護シート３４の平面視での大きさは半導体ウェハ２２と同様であり、半導体ウェハ２２の外周部と保護シート３４の外周部とは一致している。
　半導体ウェハ２２に貼着された保護シート３４の下面は、研削装置（グラインディング装置）のチャックテーブルの上面に、吸引されることにより固定される。そして、砥石が下面に設けられたグラインダ３０を高速で回転させ、半導体ウェハ２２を上面から研削することにより、半導体ウェハ２２を徐々に全面的に薄型化する。
　本工程のバックグラインドは、溝４４が設けられた箇所にて各半導体装置部２４が分離するまで行われる。即ち、半導体ウェハ２２の厚みＴ１（２８０μｍ）が、溝４４の深さＴ２（１１０μｍ）よりも薄くなるまで、半導体ウェハ２２を上面からバックグラインドする。
　第４図（Ｃ）を参照して、グラインダによるバックグラインドを継続すると、溝４４が形成された箇所にて各半導体装置部２４が分割される。分割された半導体装置部２４が備える半導体基板の厚みＴ３は例えば１００μｍ程度である。各半導体装置部２４の上面は、シリコンから成る半導体材料が露出する面であり、グラインダ（砥石）により研削された粗面を呈している。
　第５図を参照して、次に、半導体ウェハ２２から分離された各半導体装置部２４を、支持シートとして機能するダイシングシート２１に移し替える。
　第５図（Ａ）を参照して、ダイシングシート２１の周囲は、ステンレス等の金属を円環状に成形したウェハリング２３により支持されている。分離された各半導体装置部２４の半導体材料が露出する主面は、ダイシングシート２１の上面に貼着される。
　第５図（Ｂ）を参照して、ダイシングシート２１の上面には、通常のアクリル樹脂または紫外線照射硬化型樹脂を含む接着材である接着層３６が形成されている。そして、各半導体装置部２４が備える半導体基板５２の下面は、この接着層３６に接触している。各半導体装置部２４をダイシングシート２１に貼着した後は、保護シート３４を各半導体装置部２４（半導体ウェハ２２）から剥離する。保護シート３４がＵＶシートの場合は、保護シート３４を透過して接着層３２に紫外線を照射することにより接着層３２の接着力を低減させてから、保護シート３４を剥離する。
　上記工程を経た各半導体装置部２４を第５図（Ｃ）に示す。この状態で半導体ウェハ２２を半導体装置部２４に分離する工程は終了している。従って、本実施の形態では、ダイシングシート２１は、ダイシングを行うために半導体ウェハが貼着されるためのシートとしては用いられない。本実施の形態では、ダイシングシート２１は、レーザー捺印を行う工程にて、各半導体装置部２４の機械的支持、搬送および位置合わせを行うために用いられる。しかしながら、通常のＷＬＰの製造方法が採用された場合は、ダイシングシート２１に半導体ウェハ２２を貼着した後に、半導体ウェハ２２をダイシングすることにより各半導体装置部２４が分離される。
　第６図から第９図を参照して、次に、半導体ウェハ２２に含まれる各半導体装置部２４の主面に、レーザーを照射することにより捺印を形成する。本工程では、第１図に示した構成の捺印装置１０を用いて、半導体ウェハ２２に含まれる各半導体装置部に対して一括してレーザーを照射して捺印を行っている。具体的な捺印の形成方法を以下にて説明する。
　ここで、これらの図に示すクランパ１６、テーブル１４およびリング１１の構成は、第１図を参照して説明した通りである。
　第６図（Ａ）を参照して、先ず、半導体ウェハ２２を捺印装置の搬送レール１２に受け入れる。本工程では、分割された半導体ウェハ２２は、周囲がウェハリング２３により支持されたダイシングシート２１に貼着された状態で、搬送レール１２に受け入れられる。搬送レール１２に載置されたウェハリング２３は、輸送アーム１３により狭持された状態でテーブル１４まで搬送される。
　第６図（Ｂ）を参照して、次に、上下方向に移動可能なクランパ１６を下降させて、クランパ１６の下面とテーブル１４の上面とでウェハリング２３を挟み込んで固定する。また、リング１１の上端はテーブル１４の上面よりも上方に位置しているので、この挟み込みを行うことにより、ダイシングシート２１の周辺部は、リング１１により下方から押圧される。従って、リング１１の押圧力によりダイシングシート２１はテンションが作用した状態となり、ダイシングシート２１の皺やたるみが排除される。結果的に、ダイシングシート２１の上面に貼着された半導体ウェハ２２を、所定の高さに正確に配置することができる。ダイシングシート２１の弛み等により半導体ウェハ２２の高さが正規の位置からずれると、下方から照射されるレーザーのピントが半導体ウェハ２２の裏面に一致しない。この様になると、形成される捺印が明瞭でない等の問題が発生する。本実施形態では、リング１１による押圧力により、ダイシングシート２１にテンションを与えているので、半導体ウェハ２２は所定の高さの平面上に位置し、レーザーのピントが半導体ウェハ２２の裏面と一致する。また、捺印の工程が終了するまでは、ウェハリング２３は、テーブル１４に固定された状態が保持される。更にまた、クランパ１６、テーブル１４およびリング１１は、捺印を行うために一体となって移動する。
　第６図（Ｃ）を参照して、次に、プラスイオンおよびマイナスイオンを含む空気を、イオナイザー１８からダイシングシート２１および半導体ウェハ２２に向かって吹き付ける。この様にすることで、半導体ウェハ２２やダイシングシート２１の帯電が除去される。ここでは、イオナイザー１８は所定の位置に留まった状態で、ウェハリング２３を固定するテーブル１４が低速で移動する。具体的には、イオナイザー１８によるイオンの吹きつけを行いつつ、紙面上にて左側から右方向にテーブル１４が移動することにより、半導体ウェハ２２の全域にわたってイオンが吹き付けられる。
　第７図を参照して、次に、半導体ウェハ２２の位置認識を行う。第７図（Ａ）は本工程を示す断面図であり、第７図（Ｂ）はウェハリング２３に固定された半導体ウェハ２２を示す平面図である。
　第７図（Ａ）を参照して、カメラ１５の直下に半導体ウェハ２２が位置するようにテーブル１４を移動させた後に、カメラ１５により半導体ウェハ２２を撮影する。そして、撮影された画像から位置情報を抽出している。半導体ウェハ２２は、配線や半田電極が形成された面が上面となるようにダイシングシート２１に貼着されているので、これらの配線等を基準として位置合わせを行うことができる。
　本実施の形態では、第７図（Ｂ）に示すように、半導体ウェハ２２の上面に形成されたマーク１７の位置を認識している。マーク１７の位置と、半導体ウェハ２２の外形および各半導体装置部２４の位置との相対的な位置関係は予め算出されている。従って、マーク１７の位置を認識することにより、半導体ウェハ２２の中心の位置や各半導体装置部２４の位置を認識することができる。
　マーク１７は、半導体装置部２４が形成される領域よりも外側の半導体ウェハ２２の表面に４つ設けられており、例えば配線を構成する金属と同じ材料から形成されている。マーク１７の個数は、半導体ウェハ２２の中心位置および各半導体装置部２４の位置が認識できるのであれば、４個よりも多くても良いし少なくても良い。
　第８図を参照して、次に、半導体ウェハ２２に含まれる各半導体装置部２４に対して、レーザーを照射することにより捺印を形成する。第８図（Ａ）は本工程を示す断面図であり、第８図（Ｂ）は拡大された断面図であり、第８図（Ｃ）はレーザーを照射する状況を示す断面図であり、第８図（Ｄ）はレーザーを照射により捺印が形成された状態を拡大して示す平面図である。
　第８図（Ａ）を参照して、先ず、先工程で求めた半導体ウェハ２２の位置情報を基に、発振器２０の上方に半導体ウェハ２２の所定箇所が位置するようにテーブル１４を移動させる。次に、発振器２０から所定の波長のレーザー２８を、半導体ウェハ２２の下面に対して照射させせる。また、レーザー２８は、テーブル１４の開口部およびリング１１の内側を経由して、半導体ウェハ２２に到達する（第１図（Ｂ）参照）。
　第８図（Ｂ）を参照して、本工程では、上面に接着層３６を介して複数の半導体装置部２４が貼着されたダイシングシート２１に対して、下方からレーザー２８を照射している。レーザー２８は、透明なダイシングシート２１および接着層３６を透過して、半導体装置部２４の半導体基板５２の下面に到達する。
　本工程で使用されるレーザー２８は、ＹＡＧレーザーであり、特に好ましくは、波長が５３２ｎｍのＹＡＧレーザーが使用される。ＹＡＧレーザーとしては、波長が１０６４ｎｍのレーザーも使用可能である。しかしながら、この様に波長が長いレーザーを半導体基板５２の上面に照射すると、薄い半導体基板５２の内部にレーザーが進行して、半導体基板５２の上面付近に形成された素子領域の特性が悪化する恐れがある。このことを防止するために、本実施の形態では、波長が５３２ｎｍと短いＹＡＧレーザーを用いている。この様に波長が短いレーザー２８を照射すると、レーザーの大部分は、半導体基板５２の上面にて反射されて、半導体基板５２の内部には殆どレーザーは進行せず、半導体基板５２の上面付近に形成された素子領域にレーザーの悪影響は及ばない。
　また、照射されるレーザー２８の出力は例えば６Ｗ程度であり、レーザー２８が照射する照射領域の大きさは、直径が３０μｍ程度の円形である。この照射領域の大きさは、凹状部３８Ａ（第８図（Ｄ）参照）の平面視での大きさとほぼ等しい。更に、本実施の形態では、レーザー２８の出力および照射時間が、発熱により接着層３６が気化しない程度に制御されている。従って、レーザー２８照射による発熱により接着層３６が気化することにより、半導体装置部２４がダイシングシート２１から離脱することが防止されている。
　第８図（Ｃ）を参照して、本工程では、レーザー２８を繰り返しショット（パルス）照射することにより、捺印を形成している。照射されたレーザー２８がダイシングシート２１および接着層３６を透過して半導体基板５２の下面に到達すると、レーザー２８が照射された領域は局所的に掘削されて凹状部３８Ａが形成される。また、レーザー２８の照射により、半導体基板５２の下面において凹状部３８Ａおよびその周辺部は高温となり、これらの領域に付着する接着層３６が炭化する。そして、炭化した接着層３６から成る炭化物６８は、凹状部３８Ａおよびその周辺部（第８図（Ｄ）に示す炭化領域４０Ａ）に付着する。本工程では、形成されるべき捺印の形状に沿って、上記したレーザー２８のショット照射が行われる。
　第８図（Ｄ）に、レーザー２８により形成された凹状部３８Ａから３８Ｄおよび炭化領域４０Ａから４０Ｄを示す。レーザー２８を照射することにより、等間隔に離間して凹状部３８Ａから３８Ｄが形成されており、各凹状部３８Ａから３８Ｄと同心円形状の炭化領域４０Ａから４０Ｄが形成されている。そして、隣接する炭化領域（例えば炭化領域４０Ａと炭化領域４０Ｂ）同士は一部が重畳することにより、連続する炭化領域４０Ａから４０Ｄによりライン状の捺印が形成される。
　第９図（Ａ）を参照して、上記した捺印が終了した後は、テーブル１４を搬送レール１２の近傍まで移動させた後に、クランパ１６を上昇させてウェハリング２３の固定を解除する。次に、輸送アーム１３によりウェハリング２３を狭持した後に、搬送レール１２までウェハリングを輸送し、捺印装置からウェハリング２３が取り出される。
　第９図（Ｂ）を参照して、次に、ダイシングシート２１から各半導体装置部２４を分離する。先ず、接着層３６が紫外線照射により硬化する接着剤の場合は、ダイシングシート２１の下面からダイシングシート２１を透過させて、接着層３６に紫外線を照射する。次に、吸着コレットを用いて、半導体装置部２４をダイシングシート２１から分離した後に、収納容器に収納する。
　ここで、上記の説明では、レーザー捺印の工程では、各半導体装置部２４に分離された半導体ウェハ２２に対してレーザー捺印を行ったが、分離前の半導体ウェハ２２に対してレーザー印刷を行っても良い。この場合は、第８図を参照して、分離前の状態の半導体ウェハ２２がダイシングシート２１の上面に貼着され、この状態で下方からレーザー照射が行われる。そして、レーザー捺印が終了した後に、ダイシングを行うことで半導体ウェハ２２を個別の半導体装置部に分離する。
　＜第２の実施の形態＞
　第１０図を参照して、上記した製造方法により製造される半導体装置５０を説明する。第１０図（Ａ）は半導体装置５０の斜視図であり、第１０図（Ｂ）は断面図であり、第１０図（Ｃ）は捺印が形成される箇所を拡大して示す平面図であり、第１０図（Ｄ）は第１０図（Ｃ）のＤ−Ｄ’線に於ける断面図である。
　第１０図（Ａ）および第１０図（Ｂ）を参照して、半導体装置５０は、半導体基板５２と、半導体基板５２の下面に形成された配線５８等を具備しており、半導体材料が露出する半導体基板５２の上面に、レーザーを照射することにより捺印６６が設けられた構成となっている。更に、本形態の半導体装置５０は、上面および側面に半導体材料が露出し、下面に半田から成る外部電極７０がグリッド状に形成されたＷＬＰである。
　半導体基板５２は、シリコン等の半導体材料から成り、その下面付近には拡散工程により素子領域が形成されている。例えば、バイポーラトランジスタ、ＭＯＳＦＥＴ、ダイオード、ＩＣ、ＬＳＩ等が半導体基板５２の内部に形成される。半導体基板５２の厚みは、例えば５０μｍから１００μｍ程度である。また、半導体基板５２の上面は、グラインド加工により研削処理された粗面を呈している。
　第１０図（Ｂ）を参照して、半導体基板５２の下面には、拡散工程により形成された素子領域（活性領域）と電気的に接続されたパッド５６が形成されている。このパッド５６が形成される部分を除いて、半導体基板５２の下面は絶縁層５４により被覆されている。絶縁層５４は、例えば窒化膜や樹脂膜から成る。
　絶縁層５４の下面には、パッド５６と接続された配線５８が形成されている。ここで、パッド５６は半導体装置５０の周辺部に設けられ、配線５８は周辺部から内部に延在している。配線５８の一部分はパッド状に形成され、半田等の導電性接着材から成る外部電極７０がこのパッド状の部分に溶着されている。更に、外部電極７０が形成される領域を除外して、樹脂等の絶縁性材料から成る被覆層６０により、配線５８および絶縁層５４の下面は被覆される。
　第１０図（Ａ）を参照して、半導体基板５２の上面には捺印６６が形成されている。ここでは、捺印６６は位置マーク６４と記号マーク６２とから成る。位置マーク６４は、半導体装置５０の平面的な位置（角度）を検出するために設けられている。ここでは、位置マーク６４は、半導体装置５０の左下の角部に設けられている。一方、記号マーク６２は文字や数字等から成り、製造会社名、製造時期、製品名、ロット番号、内蔵される素子の特性等を示している。本形態では、これらの捺印６６は、半導体基板５２の上面にレーザーを照射することにより設けられる。
　第１０図（Ｃ）および第１０図（Ｄ）を参照して、上記した捺印６６の構成を説明する。半導体基板５２の上面に形成される捺印６６は、描かれる捺印の形状に沿って、半導体基板５２の上面に対してレーザーを断続的に照射させることで形成される。従って、捺印６６が設けられる領域の半導体基板５２の上面では、レーザー照射により掘削された凹状部が等間隔に離間して配置される。ここでは、凹状部３８Ａから３８Ｄが等間隔に一列に配置されている。凹状部３８Ａから３８Ｄの形状は平面視で円形であり、その直径Ｌ２は例えば３０μｍ程度である。更に、凹状部３８Ａと凹状部３８Ｂとが離間する距離Ｌ３は、例えば１５μｍ程度である。他の凹状部３８Ｂから３８Ｄも等間隔に離間している。
　凹状部３８Ａから３８Ｄが形成された領域およびその周辺部の半導体基板５２の上面には、炭化領域４０Ａから４０Ｄが形成されている。この炭化領域４０Ａから４０Ｄでは、樹脂材料を炭化させた炭化物が、半導体基板５２の表面に付着している。この樹脂材料は、例えば、半導体装置５０の上面を樹脂シートに付着させるために使用される接着剤（例えばアクリル樹脂）である。炭化領域４０Ａから４０Ｄの表面部分を採取して分析すると、この表面部分には７重量％以上の炭素（Ｃ）が含まれている。
　炭化領域４０Ａから４０Ｄでは、炭化した接着材から成る炭化物６８が半導体基板５２の上面に強固に付着している。従って、炭化物６８が形成された炭化領域４０Ａから４０Ｄに、エタノールやブタノン等の薬品を塗布して摩擦しても、大部分の炭化物６８は剥がれずに半導体基板５２の上面の留まったままの状態である。従って、半導体装置５０の上面に摩擦力が作用しても、炭化物６８から構成される捺印６６の視認性は殆ど劣化しない。
　更に、炭化領域４０Ａは、凹状部３８Ａと同心円状に配置されており、炭化領域４０Ａは凹状部３８Ａよりも大きく形成されている。炭化領域４０Ａの直径Ｌ１は例えば４０μｍ程度である。炭化領域４０Ａが凹状部３８Ａによりも大きく形成される理由は次の通りである。即ち、凹状部３８Ａにレーザーが照射されることにより、凹状部３８Ａおよびその周辺部の半導体基板５２が加熱され、これらの領域に付着する樹脂材料（接着材）が炭化して半導体基板５２の表面に付着するからである。
　この様に炭化領域４０Ａは、凹状部３８Ａと同心円状であり、更に凹状部３８Ａよりも平面視で大きく形成されている。従って、隣接する凹状部３８Ａおよび凹状部３８Ｂが離間しても、炭化領域４０Ａと炭化領域４０Ｂとは一部が重畳することとなる。具体的には、炭化領域４０Ａの直径Ｌ１から凹状部３８Ａの直径Ｌ２を差し引いた長さの２倍の長さが、凹状部３８Ａと凹状部３８Ｂとの間隔Ｌ３よりも長くなると、炭化領域４０Ａと炭化領域４０Ｂとが一部重畳するようになる。この様に、隣接する炭化領域の一部が重畳することにより、連続して形成される多数の炭化領域４０Ａから４０Ｄが線状を呈して、全体として数字や文字等の記号を示すようになる。

Claims (16)

  1. 　半導体装置部毎に分割された半導体ウェハを、周囲が支持リングにより支持された支持シートに接着層を介して貼着された状態で用意する工程と、
    　前記半導体ウェハが前記支持シートに貼着された支持リングを、レーザー印刷が行われる印刷テーブルまで輸送した後に固定する工程と、
    　前記支持シートおよび前記接着層を透過して、前記半導体ウェハを構成する各半導体装置部の半導体材料が露出する主面にレーザーを照射して捺印を行う工程と、
    　を備えることを特徴とする半導体装置の製造方法。
  2. 　前記レーザー照射により炭化した炭化物を、前記半導体装置部の主面に付着させることを特徴とする請求の範囲第１項に記載の半導体装置の製造方法。
  3. 　前記テーブルには前記半導体ウェハよりも大きい開口部が設けられ、前記開口部を経由して前記半導体ウェハの各半導体装置部にレーザーを照射することを特徴とする請求の範囲第１項に記載の半導体装置の製造方法。
  4. 　前記半導体ウェハに配置されたアライメントマークの位置を認識して、前記レーザーを照射する照射装置と、前記半導体ウェハに含まれる前記各半導体装置部との位置合わせを行うことを特徴とする請求の範囲第１項に記載の半導体装置の製造方法。
  5. 　前記固定する工程では、前記支持リングをクランパで前記印刷テーブルに挟み込んで固定した後に、前記位置合わせを行うことを特徴とする請求の範囲第１項に記載の半導体装置の製造方法。
  6. 　前記支持シートはダイシングシートであり、前記支持リングは前記ダイシングシートを周囲から保持するウェハリングであることを特徴とする請求の範囲第１項に記載の半導体装置の製造方法。
  7. 　前記捺印を行う工程の前に、イオナイザーにより前記半導体ウェハの帯電を除去する工程を更に備えることを特徴とする請求の範囲第１項に記載の半導体装置の製造方法。
  8. 　半導体装置部が複数個形成された半導体ウェハを、周囲が支持リングにより支持された支持シートに接着層を介して貼着された状態で用意する工程と、
    　前記半導体ウェハが前記支持シートに貼着された支持リングを、レーザー印刷が行われる印刷テーブルまで輸送した後に固定する工程と、
    　前記支持シートおよび前記接着層を透過して、前記半導体ウェハを構成する各半導体装置部の半導体材料が露出する主面にレーザーを照射して捺印を行う工程と、
    　前記半導体ウェハを前記半導体装置部毎に分離する工程と、
    　を備えることを特徴とする半導体装置の製造方法。
  9. 　素子領域が形成されると共に、互いに対向する第１主面および第２主面を有する半導体基板と、
    　前記半導体基板の前記第１主面側に設けられて前記素子領域と接続された配線層と、
    　前記半導体基板の前記第２主面にレーザーを照射することにより形成された捺印と、を備え、
    　前記半導体基板の前記第２主面において前記捺印が形成された領域には、レーザー照射による樹脂の炭化物が付着されていることを特徴とする半導体装置。
  10. 　前記炭化物は、絶縁性接着材が炭化した物質であることを特徴とする請求の範囲第９項に記載の半導体装置。
  11. 　前記捺印が形成される前記半導体基板の前記第２主面には、互いに離間した複数の凹状部が設けられ、
    　各々の前記凹状部に対して、前記凹状部およびその周辺部に前記炭化物を付着させた炭化領域が設けられ、
    　隣接する一方の前記炭化領域と、隣接する他方の前記炭化領域の一部が重畳することを特徴とする請求の範囲第９項に記載の半導体装置。
  12. 　前記凹状部は平面視で円形であり、各々の前記凹状部と前記炭化領域とは相互に同心円状に配置されることを特徴とする請求の範囲第９項に記載の半導体装置。
  13. 　互いに対向する第１主面および第２主面を有し、前記第１主面側に形成された配線を含む半導体装置部がマトリックス状に設けられた半導体ウェハを用意する工程と、
    　前記半導体ウェハの前記第１主面側から、前記半導体装置部同士の境界に沿ってダイシングを行い、前記半導体ウェハの厚みよりも浅い溝を形成する工程と、
    　前記半導体ウェハを前記第２主面側から研削し、前記溝が設けられた箇所にて前記半導体装置部を分離する工程と、
    　前記半導体ウェハの前記第２主面であって、前記半導体装置部が備える半導体基板の主面を、接着層を介して支持シートの主面に貼着する工程と、
    　前記半導体装置部の前記半導体基板にレーザーを照射することにより捺印を行う工程と、を備え、
    　前記捺印を行う工程では、前記支持シートおよび前記接着層を透過して、前記半導体装置部の前記半導体基板に前記レーザーを照射し、前記レーザーによる発熱により前記接着層を炭化させた炭化物を、前記捺印が行われた領域に付着させることを特徴とする半導体装置の製造方法。
  14. 　前記捺印を行う工程では、
    　前記レーザーをショット照射することにより、前記半導体基板の主面を局所的に窪ませた凹状部を、互いに離間した状態で複数個設け、
    　各々の前記凹状部に対して、前記凹状部およびその周辺部の前記半導体基板に、前記接着層を炭化させた炭化領域を設け、
    　隣接する一方の前記炭化領域と、隣接する他方の前記炭化領域とを一部重畳させることを特徴とする請求の範囲第１３項に記載の半導体装置の製造方法。
  15. 　前記レーザーの波長は５３２ｎｍであることを特徴とする請求の範囲第１３項に記載の半導体装置の製造方法。
  16. 　前記支持シートは、周囲がウェハリングにより支持されたダイシングシートであることを特徴とする請求の範囲第１３項に記載の半導体装置の製造方法。
PCT/JP2010/053490 2009-03-31 2010-02-25 半導体装置およびその製造方法 WO2010113584A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US13/259,871 US9059225B2 (en) 2009-03-31 2010-02-25 Semiconductor device and the method of manufacturing the same
CN201080012498.3A CN102405509B (zh) 2009-03-31 2010-02-25 半导体装置及其制造方法
US14/635,669 US9607897B2 (en) 2009-03-31 2015-03-02 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009085849A JP5308213B2 (ja) 2009-03-31 2009-03-31 半導体装置の製造方法
JP2009-085849 2009-03-31

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US13/259,871 A-371-Of-International US9059225B2 (en) 2009-03-31 2010-02-25 Semiconductor device and the method of manufacturing the same
US14/635,669 Division US9607897B2 (en) 2009-03-31 2015-03-02 Semiconductor device and method for manufacturing the same

Publications (1)

Publication Number Publication Date
WO2010113584A1 true WO2010113584A1 (ja) 2010-10-07

Family

ID=42827885

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/053490 WO2010113584A1 (ja) 2009-03-31 2010-02-25 半導体装置およびその製造方法

Country Status (4)

Country Link
US (2) US9059225B2 (ja)
JP (1) JP5308213B2 (ja)
CN (1) CN102405509B (ja)
WO (1) WO2010113584A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2698814A3 (en) * 2011-03-14 2014-07-02 Plasma-Therm, Llc Method and apparatus for plasma dicing a semi-conductor wafer

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004082689A (ja) 2002-06-28 2004-03-18 Fuji Photo Film Co Ltd インクジェット記録装置
JP5751615B2 (ja) * 2011-02-14 2015-07-22 リンテック株式会社 ウエハ加工用粘着シート、該シートを用いたマーキング方法およびマーキングチップの製造方法
KR102029646B1 (ko) * 2013-01-31 2019-11-08 삼성전자 주식회사 반도체 장치 제조 방법
JP6017388B2 (ja) * 2013-09-09 2016-11-02 株式会社東芝 半導体装置の製造方法
US9385040B2 (en) * 2014-02-19 2016-07-05 Taiwan Semiconductor Manufacturing Company Ltd. Method of manufacturing a semiconductor device
DE102014227005B4 (de) 2014-12-29 2023-09-07 Disco Corporation Verfahren zum Aufteilen eines Wafers in Chips
DE102015204698B4 (de) * 2015-03-16 2023-07-20 Disco Corporation Verfahren zum Teilen eines Wafers
WO2017052534A1 (en) * 2015-09-23 2017-03-30 Brun Xavier Method of manufacturing ultra thin wafers
DE102016109165B4 (de) * 2016-05-18 2023-10-12 Infineon Technologies Ag Ein halbleiterbauelement und verfahren zum bilden einer mehrzahl von halbleiterbauelementen
DE102017206066A1 (de) 2017-04-10 2018-10-11 Anvajo GmbH Spektrometer
JP7015668B2 (ja) * 2017-10-11 2022-02-03 株式会社ディスコ 板状物の分割装置
CN111081680B (zh) * 2019-12-03 2021-08-27 安徽三安光电有限公司 一种晶圆片及其制作方法
WO2021151684A1 (en) * 2020-01-28 2021-08-05 Tdk Electronics Ag Method of manufacturing and passivating a die
CN117581351A (zh) * 2020-12-17 2024-02-20 益纳利科技私人有限公司 一种制造半导体制品的方法及其系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0722301A (ja) * 1993-06-29 1995-01-24 Sharp Corp 半導体製造装置
JP2003115424A (ja) * 2001-10-03 2003-04-18 Nec Corp 半導体装置およびその識別方法、並びに半導体装置の製造装置
JP2004311552A (ja) * 2003-04-03 2004-11-04 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2682475B2 (ja) * 1994-11-17 1997-11-26 日本電気株式会社 ビームスキャン式レーザマーキング方法および装置
JP3766468B2 (ja) * 1996-04-18 2006-04-12 麒麟麦酒株式会社 レーザ印字用媒体
EP0984844B1 (en) * 1997-05-27 2002-11-13 SDL, Inc. Laser marking system and method of energy control
DE10247179A1 (de) 2002-10-02 2004-04-15 Ensinger Kunststofftechnologie Gbr Haltering zum Halten von Halbleiterwafern in einer chemisch-mechanischen Poliervorrichtung
JP3595323B2 (ja) 2002-11-22 2004-12-02 沖電気工業株式会社 半導体装置及びその製造方法
TWI240965B (en) 2003-02-28 2005-10-01 Toshiba Corp Semiconductor wafer dividing method and apparatus
JP2005101290A (ja) 2003-09-25 2005-04-14 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法
US7459406B2 (en) * 2004-09-01 2008-12-02 Semiconductor Energy Laboratory Co., Ltd. Laser processing unit, laser processing method, and method for manufacturing semiconductor device
JP2007048995A (ja) * 2005-08-11 2007-02-22 Toshiba Corp 半導体装置の製造方法
CN105583526B (zh) * 2008-03-21 2018-08-17 Imra美国公司 基于激光的材料加工方法和系统
JP5715747B2 (ja) * 2008-09-30 2015-05-13 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0722301A (ja) * 1993-06-29 1995-01-24 Sharp Corp 半導体製造装置
JP2003115424A (ja) * 2001-10-03 2003-04-18 Nec Corp 半導体装置およびその識別方法、並びに半導体装置の製造装置
JP2004311552A (ja) * 2003-04-03 2004-11-04 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2698814A3 (en) * 2011-03-14 2014-07-02 Plasma-Therm, Llc Method and apparatus for plasma dicing a semi-conductor wafer

Also Published As

Publication number Publication date
CN102405509A (zh) 2012-04-04
US20120018854A1 (en) 2012-01-26
US9059225B2 (en) 2015-06-16
JP2010238948A (ja) 2010-10-21
US9607897B2 (en) 2017-03-28
CN102405509B (zh) 2015-12-09
US20150262880A1 (en) 2015-09-17
JP5308213B2 (ja) 2013-10-09

Similar Documents

Publication Publication Date Title
JP5308213B2 (ja) 半導体装置の製造方法
JP4769975B2 (ja) 半導体装置の製造方法
JP4769429B2 (ja) 半導体装置の製造方法
JP2010258288A (ja) 固定治具およびそれを用いた半導体装置の製造方法
JP5664656B2 (ja) 半導体装置の製造方法
KR102004748B1 (ko) 마이크로 ｌｅｄ 전사 방법
TWI549174B (zh) 製造半導體裝置之方法
US20100144097A1 (en) Method of manufacturing semiconductor device in which bottom surface and side surface of semiconductor substrate are covered with resin protective film
WO2018003602A1 (ja) 整列治具、整列方法及び転着方法
US20200161151A1 (en) Workpiece processing method
JP2015176950A (ja) ウェーハの加工方法
JP6033116B2 (ja) 積層ウェーハの加工方法および粘着シート
US11373888B2 (en) Protective member forming method and protective member forming apparatus
WO2021084902A1 (ja) チップ付き基板の製造方法、及び基板処理装置
JP2006073603A (ja) ウエハのアライメント方法
JP2004281659A (ja) 保持部材及び半導体装置の製造方法
JP6438791B2 (ja) 半導体装置の製造方法
JP2012124300A (ja) ウェーハ破断方法およびウェーハ破断装置
JP6633446B2 (ja) ウエーハの加工方法
JP2007266421A (ja) 半導体装置およびその製造方法
JP2010153607A (ja) 半導体装置およびその製造方法
WO2014167948A1 (ja) 封止シート貼付け方法および封止シート貼付け装置
JP2017069276A (ja) 基板の製造方法
US11135828B2 (en) Protective member forming apparatus
JP2004281660A (ja) 半導体装置の製造方法及び製造装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201080012498.3

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10758360

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 13259871

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10758360

Country of ref document: EP

Kind code of ref document: A1