CN102405509A - 半导体装置及其制造方法 - Google Patents
半导体装置及其制造方法 Download PDFInfo
- Publication number
- CN102405509A CN102405509A CN2010800124983A CN201080012498A CN102405509A CN 102405509 A CN102405509 A CN 102405509A CN 2010800124983 A CN2010800124983 A CN 2010800124983A CN 201080012498 A CN201080012498 A CN 201080012498A CN 102405509 A CN102405509 A CN 102405509A
- Authority
- CN
- China
- Prior art keywords
- mentioned
- semiconductor device
- crystal wafer
- semiconductor
- semiconductor crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67092—Apparatus for mechanical treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67282—Marking devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Laser Beam Processing (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Processing Of Stones Or Stones Resemblance Materials (AREA)
- High Energy & Nuclear Physics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
Abstract
本发明提供半导体装置及其制造方法。本发明的半导体装置的制造方法包括:以将被分割为一个一个的半导体装置部的半导体晶圆(22)粘贴在周围被晶圆环(23)支承的切割片(21)上的状态准备半导体晶圆(22)的工序;在将晶圆环(23)输送到用于进行激光印刷的台体(14)之后固定晶圆环(23)的工序;透过切割片及粘接层向构成半导体晶圆(22)的各个半导体装置部的露出半导体材料的主表面照射激光而进行刻印的工序。
Description
技术领域
本发明涉及一种半导体装置及其制造方法,特别是涉及一种在半导体装置的露出半导体材料的主表面上具有刻印的半导体装置及其制造方法。
背景技术
一直以来,设置在电子设备中的半导体装置由于要用在手机、手提电脑等中,因此需要具有小型化、薄型化、轻量化的特点。为了满足这些条件开发了被称作CSP(Chip Scale Package)的、具有和内置半导体元件同等尺寸的半导体装置。
在这些CSP中,有一种特别小型化的半导体装置,被称为WLP(Wafer Level Package)(例如参照日本特开2004-172542号公报)。通常的WLP的制造方法如下:以矩阵状在半导体晶圆上设置多个半导体装置部,且在半导体晶圆的一主表面上形成与各个半导体装置部的扩散区域相连接的配线及焊剂(solder)电极后,以格子状切割半导体晶圆,从而使各个半导体装置部一个一个分离。
然而,在上述的通常的WLP的制造方法中,为了使形成的WLP的厚度例如为100μm以下,需要在进行切割前使半导体晶圆自身的厚度极薄,达到100μm以下。由此,会导致薄型化后的半导体晶圆的机械强度降低,而较多地产生在搬运等工序中使半导体晶圆破损的问题。
作为解决这样的问题的WLP的制造方法,开发了先切割法(Dicing Before Grinding:以下简称DBG)(参照日本特开2005-101290号公报)。在利用该DBG的半导体装置的制造方 法中,在从表面侧对形成有配线等的半导体晶圆进行半切割后,通过从背面侧进行磨削而自被半切割的区域将半导体晶圆分割为一个一个的半导体装置。参照第11图及第12图对利用该DBG的半导体晶圆的分割方法进行说明。
参照第11图的(A),首先准备以矩阵状形成有半导体装置部108的半导体晶圆100。在各个半导体装置部108的上表面附近利用扩散工序形成有晶体管等元件。此外,利用由氧化膜构成的绝缘层102覆盖半导体晶圆100的上表面,在该绝缘膜102的上表面形成与元件区域相连接的配线104。此外,在配线104上形成由焊剂构成的外部电极106。该工序结束后的半导体晶圆100的厚度例如为280μm左右。
参照第11图的(B),接下来,通过从半导体晶圆100的上表面进行切割,从而在各个半导体装置部108之间形成槽110。这里的切割操作并不分割半导体晶圆100,而是使由该切割操作形成的槽110的深度小于半导体晶圆100的厚度。例如在半导体晶圆100的厚度为上述的280μm的情况下,将槽110的深度设定为100μm左右。因而,经过本工序的半导体晶圆100没有处于分割状态,而是呈现为一张板状体。
参照第11图的(C),在使半导体晶圆100的表背面翻转后,将半导体晶圆100的形成有配线104的下表面粘贴在粘接带112上。然后,从上表面对半导体晶圆100进行研磨(Grind),使半导体晶圆100整体变薄。
参照第11图的(D),通过从半导体晶圆100的上表面逐渐研磨,从而使各个半导体装置部108自槽110分离的部位一个一个分离。
参照第12图的(A)及第12图的(B),接下来,将各个半导体装置部108的背面侧(利用研磨进行了磨削的那一面侧) 粘贴在例如由切割片(Dicing sheet)构成的粘接带114上。然后,通过剥去粘接带112,从而能够从表面侧(形成有电路的那一面侧)拾取各个半导体装置部108。
在上述工序结束后,拾取各个半导体装置而使其从粘接带114脱离后,向半导体装置的下表面(露出半导体材料的表面)照射激光而进行刻印,且进行编带包装(taping packing)等操作。
然而,在上述那样的半导体装置的制造方法中,在一个一个地拾取了各个半导体装置后,要识别拾取的半导体装置的位置,利用激光照射进行刻印。因而,产生了使利用激光照射形成刻印的工序变得复杂,成本升高的问题。
另外,当通过向由硅等半导体材料构成的半导体装置的主表面直接地照射激光而设置刻印时,只能利用由激光照射形成的凹凸部构成刻印,产生了难以获得清楚的刻印的问题。
此外,难以提高激光的输出功率,因此产生了在露出硅等半导体材料的表面上难以利用激光照射形成清楚的刻印的问题。具体来说,当使激光的波长、输出功率及照射时间中的任一项增大时,都能够使由激光照射形成的刻印变得比较清楚。然而,对于半导体基板的厚度为100μm以下的较薄的半导体装置而言,当照射波长长达1000nm左右的YAG激光时,照射在半导体基板的背面上的激光可能到达半导体基板的表面而对电路造成不良影响。此外,当提高激光的输出功率、延长激光的照射时间时,被激光照射的部分形成过度的高温,可能在该部分上产生裂缝。
发明内容
鉴于以上问题,本发明的主要目的在于提供一种在半导体 装置的露出半导体材料的主表面上利用激光照射形成清楚的刻印的半导体装置及其制造方法。
本发明的半导体装置的制造方法,其特征在于,包括:准备工序,以借助粘接层将被分割成一个一个的半导体装置部的半导体晶圆粘贴在周围被支承环支承的支承片上的状态准备半导体晶圆;固定工序,将在上述支承片上粘贴了上述半导体晶圆的支承环输送到用于进行激光印刷的印刷台体后固定上述支承环;刻印工序,透过上述支承片及上述粘接层向构成上述半导体晶圆的各个半导体装置部的露出半导体材料的主表面照射激光而进行刻印。
本发明的半导体装置的制造方法,其特征在于,包括:准备工序,以借助粘接层将形成有多个半导体装置部的半导体晶圆粘贴在周围被支承环支承的支承片上的状态准备半导体晶圆;固定工序,将在上述支承片上粘贴了上述半导体晶圆的支承环输送到用于进行激光印刷的印刷台体后固定上述支承环;刻印工序,透过上述支承片及上述粘接层向构成上述半导体晶圆的各个半导体装置部的露出半导体材料的主表面照射激光而进行刻印;分离工序,将上述半导体晶圆分离成一个一个的上述半导体装置部。
本发明的半导体装置包括:半导体基板,其形成有元件区域且具有彼此位于相反侧的第1主表面及第2主表面;配线层,其设在上述半导体基板的上述第1主表面侧并与上述元件区域相连接;刻印,其通过向上述半导体基板的上述第2主表面照射激光而形成,在上述半导体基板的上述第2主表面中的形成有上述刻印的区域,附着有由激光照射产生的、树脂的碳化物。
本发明的半导体装置的制造方法包括:准备以矩阵状设有半导体装置部的半导体晶圆的工序,该半导体晶圆具有彼此位 于相反侧的第1主表面及第2主表面,该半导体装置部包含形成在上述第1主表面侧的配线;从上述半导体晶圆的上述第1主表面侧沿上述半导体装置部之间的边界进行切割而形成小于上述半导体晶圆的厚度的槽的工序;从上述第2主表面侧磨削上述半导体晶圆且自设有上述槽的部位分离上述半导体装置部的工序;借助粘接层将上述半导体晶圆的上述第2主表面、即上述半导体装置部所包括的半导体基板的主表面粘贴在支承片的主表面上的工序;向上述半导体装置部的上述半导体基板照射激光而进行刻印的工序,在上述进行刻印的工序中,透过上述支承片及上述粘接层,向上述半导体装置部的上述半导体基板照射上述激光,使由上述粘接层在上述激光产生的热的作用下碳化而形成的碳化物附着在上述进行了刻印的区域上。
若采用本发明,则能够在将从半导体晶圆分割出的各个半导体装置部粘贴于支承片的状态下,对各个半导体装置部的主表面照射激光而形成刻印。因而,能够对各个半导体装置部成批地利用激光照射进行刻印,能够使刻印工序简略化而降低制造成本。
若采用本发明的半导体装置,则利用激光照射在半导体装置的露出半导体材料的背面上设置刻印,在设有该刻印的部分上附着有由树脂碳化而形成的碳化物。由此,在半导体装置的背面上能够在视觉上区别设有刻印的区域和其他区域,从而形成清楚的刻印。
此外,若采用本发明的半导体装置的制造方法,则透过粘贴有各个半导体装置部的支承片,向半导体装置的露出半导体材料的背面照射激光而形成刻印。通过上述操作,利用激光照射使位于支承片和半导体装置部之间的粘接层碳化,该碳化形成的物质附着在半导体装置的背面上。因而,在激光的输出功 率等较低的状态下,通过使碳化形成的物质附着在基板的背面上而形成了视觉识别性较高的刻印。
附图说明
第1图是表示本发明的半导体装置的制造方法所用的刻印装置的图;第1图的(A)是表示整体的立体图;第1图的(B)是表示去掉一部分的立体图;第2图是表示本发明的半导体装置的制造方法的图;第2图的(A)是俯视图;第2图的(B)是剖视图;第3图是表示本发明的半导体装置的制造方法的图;第3图的(A)是立体图;第3图的(B)是剖视图;第4图是表示本发明的半导体装置的制造方法的图;第4图的(A)是立体图;第4图的(B)及第4图的(C)是剖视图;第5图是表示本发明的半导体装置的制造方法的图;第5图的(A)是立体图;第5图的(B)及第5图的(C)是剖视图;第6图是表示本发明的半导体装置的制造方法的图;第6图的(A)至第6图的(C)是剖视图;第7图是表示本发明的半导体装置的制造方法的图;第7图的(A)是剖视图;第7图的(B)是俯视图;第8图是表示本发明的半导体装置的制造方法的图;第8图的(A)是剖视图;第8图的(B)及第8图的(C)是放大的剖视图;第8图的(D)是放大的俯视图;第9图是表示本发明的半导体装置的制造方法的图;第9图的(A)是剖视图;第9图的(B)是放大的剖视图;第10图是表示利用本发明的半导体装置的制造方法制造的半导体装置的图;第10图的(A)是立体图;第10图的(B)是剖视图;第10图的(C)是放大的俯视图;第10图的(D)是放大的剖视图;第11图是表示背景技术的半导体装置的制造方法的图;第11图的(A)至第11图的(D)是剖视图;第12图是表示背景技术的半导体装置的制造方法的图;第12图的 (A)及第12图的(B)是剖视图。
具体实施方式
第1实施方式
在本实施方中,参照第1图至第9图对在露出半导体材料的主表面上利用激光照射进行刻印的半导体装置的制造方法进行说明。
参照第1图,首先,对本实施方式的半导体装置的制造方法所用的刻印装置10的结构进行说明。第1图的(A)是表示刻印装置10的主要部分的立体图,第1图的(B)是表示用于夹持半导体晶圆的台体14的结构的立体图。
参照第1图的(A),刻印装置10主要包括:搬送轨道12,其用于载置被晶圆环23支承的半导体晶圆22;台体14,其为了刻印而用于固定晶圆环23;离子发生器(ionizer)18,其用于除去半导体晶圆22的电荷(charge);振荡器20,其用于对半导体晶圆22照射激光。刻印装置10的概要性功能是通过对接收来的半导体晶圆成批地进行激光照射从而形成刻印。
搬送轨道12是用于载置接收来的半导体晶圆22的部位。具体来说,半导体晶圆22以被粘贴在周围被晶圆环23(支承环)支承的切割片21(支承片)上的状态被供给至刻印装置10。此外,搬送轨道12由以L字状截面成形的两条轨道构成,晶圆环23载置在该轨道的内侧的平坦面上。此外,结束了利用激光照射进行的刻印后的半导体晶圆也被载置在搬送轨道12上。
台体14是为了进行刻印而用于固定晶圆环23的可动式的台体,其能够相对于与粘贴在晶圆环23上的半导体晶圆22的主表面平行的方向进行移动。在台体14的中央部附近形成有直径大于半导体晶圆的直径的开口部,在进行刻印时,经由该开口 部从下方照射激光。此外,台体14在接收晶圆环23时位于搬送轨道12的附近,在除去半导体晶圆22的电荷时低速地在离子发生器18的下方移动,在对半导体晶圆22进行激光照射时位于振荡器20的上方。
夹持部16包括由不锈钢等构成的两张金属板,该两张金属板在同一平面上分离配置。此外,在各个金属板的相对着的侧边上形成有曲线状的切口,这些切口整体形成圆形的开口部。此外,夹持部16能够相对于台体14在上下方向上移动,在晶圆环23被载置在台体14的上表面之前,夹持部16位于从台体14的上表面离开的上方位置。此外,在固定半导体晶圆22对半导体晶圆22进行刻印的工序中,夹持部16按压被载置于台体14的上表面上的晶圆环23的上表面而固定晶圆环23。此外,在利用激光照射进行的刻印结束后,夹持部16再次上升而解除晶圆环23的固定。
离子发生器18具有人工生成正离子及负离子,且将包含这些离子的空气吹送至半导体晶圆22、切割片21及晶圆环23的功能。由此,除去半导体晶圆22等的电荷。
振荡器20具有为了进行刻印而向半导体晶圆22的主表面照射激光的功能。在本实施方式中,振荡器20照射YAG(Yttrium Aluminum Garnet)激光,优选照射激光的波长为532nm。在本实施方式中,透过切割片21而向粘贴于切割片21的上表面上的半导体晶圆22的下表面照射激光。
如第1图的(B)所示,在夹持部16及台体14上设有开口部。具体来说,夹持部16如上述那样由两张金属板构成,通过在两金属板的相对着的侧边上设有切口部从而构成开口部16A。该开口部16A的大小是小于晶圆环23的外径而大于半导体晶圆22的直径的圆形状。通过这样设置开口部16A,即使在用夹持部 16固定晶圆环23后,也能够使半导体晶圆22从该开口部16A露出而从上方进行半导体晶圆22的位置识别。
此外,在台体14的中央部附近,也设有与上述开口部16A同等大小的开口部14A。当对半导体晶圆22照射激光时,经由该开口部14A而从下方照射激光。
环11是由金属以圆筒状形成的零件,其外径小于上述开口部16A及开口部14A,且内径大于半导体晶圆22。在将晶圆环23固定在台体14上时,环11的上端部位于台体14的上表面的上方。由此,利用环11的上端从下方按压被晶圆环23支承的切割片21,而提高切割片21整体的张紧状态。其结果,矫正了切割片21的松弛部分及褶皱,使得半导体晶圆22位于规定的平面上。
接下来,参照第2图以后的图,对使用了上述刻印装置的半导体装置的制造方法进行说明。在本实施方式中,在将半导体晶圆分割为一个一个的半导体装置部后,将半导体晶圆转移至作为支承片的切割片,且在该状态下利用激光照射进行刻印。
参照第2图,首先准备半导体晶圆22。第2图的(A)是表示半导体晶圆22的俯视图,第2图的(B)是表示半导体晶圆22的一部分的剖视图。
参照第2图的(A),在半导体晶圆22上以矩阵状形成有许多个(例如数百个)半导体装置部24。这里,半导体装置部24是形成一个半导体装置的部分。此外,在各个半导体装置部24之间以格子状规定有切割线27,在后面的工序中沿切割线27将半导体晶圆22分离为一个一个的半导体装置。
参照第2图的(B),在各个半导体装置部24中,利用扩散工序在半导体晶圆22的内部形成有晶体管等元件(扩散区域)。此外,在半导体晶圆22的上表面形成有与该元件相连接的焊盘 56。在半导体晶圆22的上表面,以露出焊盘56的状态形成有由氧化膜等构成的绝缘层54。此外,在绝缘层54的上表面,以从各个半导体装置部24的周边部朝向中心部的方式形成有与焊盘56相连接的配线58。在以焊盘状形成的配线58的上表面焊接有由焊剂构成的外部电极70。此外,除去设有外部电极70的区域,以覆盖配线58及绝缘层54的上表面的方式形成有由树脂构成的覆盖层60。本工序结束后的半导体晶圆22的厚度根据半导体晶圆直径的不同而存在差异。例如,直径50mm(2英寸)的半导体晶圆22的厚度为280μm,直径200mm(8英寸)的半导体晶圆22的厚度为725μm。
参照第3图,接下来,通过进行切割,从而自半导体晶圆22的表面(形成有配线58的面)侧形成槽44。第3图的(A)是表示本工序的立体图,第3图的(B)是表示经过本工序的半导体晶圆22的剖视图。
参照第3图的(A),在本工序中,通过使高速旋转的刀片(blade)26沿半导体晶圆22上规定的切割线27移动,从而在各个半导体装置部24之间形成槽44。
参照第3图的(B),在本工序中,沿切割线27除去覆盖层60、绝缘层54及半导体晶圆22的一部分。即,本工序的切割不是将半导体晶圆22完全分割,而是使槽44的下端位于半导体晶圆22的内部。
由本工序形成的槽44的深度T2处于小于半导体晶圆22的厚度T1且大于制造出的半导体装置所包括的半导体基板的厚度的范围。例如,若半导体晶圆22的厚度T1为280μm且制造出的半导体装置所包括的半导体基板的厚度为100μm,则槽44的深度T2为110μm左右。通过使槽44的深度T2小于半导体晶圆22的厚度,即使在形成槽44后,也不会使半导体晶圆22零散化 而是呈现为一张板状体。通过使槽44的深度T1大于制造出的半导体装置所包括的半导体基板的厚度,从而能够用后面的工序以规定的厚度将半导体晶圆22分离为一个一个的半导体装置部24。
参照第4图,接下来从背面整体磨削半导体晶圆22,自形成槽44的部位分割各个半导体装置部24。第4图的(A)是表示本工序的立体图,第4图的(B)是表示在利用磨削分离为各个半导体装置部24之前的状态的半导体晶圆22的剖视图,第4图的(C)是表示经过本工序使各个半导体装置部24分离后的状态的剖视图。
参照第4图的(A)及第4图的(B),首先,将保护片34粘贴在半导体晶圆22的形成有配线58的主表面。利用设于保护片34的上表面的粘接层32粘接保护片34与半导体晶圆22。优选以照射紫外线会发生硬化而粘接性下降的粘接剂作为粘接层32。在本工序中使用的保护片34用于覆盖半导体晶圆22的下表面而对其进行保护,不具备用于维持被分割的半导体晶圆22的平坦性程度的刚性。此外,如第4图的(A)所示,保护片34的俯视大小与半导体晶圆22相同,半导体晶圆22的外周部和保护片34的外周部一致。
通过吸引将粘贴在半导体晶圆22上的保护片34的下表面固定在磨削装置(研磨(grinding)装置)的夹紧台的上表面上。然后,通过使下表面设有磨石的研磨机(grinder)30高速地旋转,从上表面磨削半导体晶圆22,从而使半导体晶圆22逐渐地实现整面的薄型化。
本工序的背磨(back grinding),一直进行到自设有槽44的部位分离出各个半导体装置部24。即,从上表面背磨半导体晶圆22直至半导体晶圆22的厚度T1(280μm)薄于槽44的深 度T2(110μm)。
参照第4图的(C),当利用研磨机继续进行背磨时,半导体晶圆22自形成槽44的部位分割为各个半导体装置部24。分割出的半导体装置部24所包括的半导体基板的厚度T3例如为100μm左右。各个半导体装置部24的上表面是露出由硅构成的半导体材料的面,呈现为由研磨机(磨石)磨削的粗糙面。
参照第5图,接下来,将从半导体晶圆22分离的各个半导体装置部24转移至发挥支承片功能的切割片21。
参照第5图的(A),利用由不锈钢等金属以圆环状成形的晶圆环23支承切割片21的周围。将分离的各个半导体装置部24的露出半导体材料的主表面粘贴在切割片21的上表面上。
参照第5图的(B),在切割片21的上表面形成有作为包含通常的丙烯酸类树脂或者紫外线照射固化型树脂的粘接材料的粘接层36。然后,各个半导体装置部24所包括的半导体基板52的下表面与该粘接层36相接触。将各个半导体装置部24粘贴在切割片21上后,从各个半导体装置部24(半导体晶圆22)剥离保护片34。在保护片34为UV片的情况下,通过透过保护片34向粘接层32照射紫外线会使粘接层32的粘接力降低,因此可以剥离保护片34。
在第5图的(C)中表示经过上述工序的各个半导体装置部24。在该状态下,将半导体晶圆22分离为半导体装置部24的工序就结束了。因而,在本实施方式中,切割片21并不是作为为了进行切割而粘贴半导体晶圆的片而使用。在本实施方式中,切割片21用于在进行激光刻印的工序中进行各个半导体装置部24的机械性支承、搬送及对位。然而,在采用通常的WLP的制造方法的情况下,在将半导体晶圆22粘贴在切割片21上后,通过切割半导体晶圆22从而使各个半导体装置部24分离。
参照第6图至第9图,接下来,向包含于半导体晶圆22的各个半导体装置部24的主表面照射激光从而形成刻印。在本工序中,使用第1图所示结构的刻印装置10,对包含于半导体晶圆22的各个半导体装置部成批地照射激光而进行刻印。以下对具体的刻印的形成方法进行说明。
这里,这些图中所示的夹持部16、台体14及环11的结构与参照第1图说明的结构相同。
参照第6图的(A),首先,由刻印装置的搬送轨道12接收半导体晶圆22。在本工序中,被分割的半导体晶圆22以被粘贴在周围被晶圆环23支承的切割片21上的状态被搬送轨道12接收。载置在搬送轨道12上的晶圆环23以由输送臂13夹持的状态被搬送至台体14。
参照第6图的(B),接下来,使能够在上下方向上移动的夹持部16下降,以在夹持部16的下表面和台体14的上表面之间夹入晶圆环23的方式固定晶圆环23。此外,由于环11的上端位于台体14的上表面的上方,因此通过进行该夹入动作,切割片21的周边部被环11从下方按压。因而,切割片21利用环11的按压力而处于受到张力作用的状态,从而消除了切割环21的褶皱及松弛。其结果,能够使粘贴在切割片21的上表面上的半导体晶圆22正确地配置在规定的高度上。当由于切割片21的松弛等使半导体晶圆22的高度偏离正规的位置时,从下方照射的激光的焦点在半导体晶圆22的背面上不一致。这样的话会产生形成的刻印不清楚等问题。在本实施方式中,利用由环11产生的按压力,对切割片21给予张力,因此使半导体晶圆22位于规定的高度的平面上,使激光的焦点在半导体晶圆22的背面上一致。此外,直至刻印工序结束,晶圆环23都保持被固定在台体14上的状态。另外,为了进行刻印使夹持部16、台体14及环11一体 地进行移动。
参照第6图的(C),接下来,从离子发生器18向切割片21及半导体晶圆22吹送包含正离子及负离子的空气。由此,除去半导体晶圆22、切割片21的电荷。这里,在将离子发生器18固定于规定的位置的状态下,低速地移动固定晶圆环23的台体14。具体来说,一边由离子发生器18进行离子的吹送,一边在纸面上从左侧朝向右方向移动台体14,从而可以向半导体晶圆22的全部区域内吹送离子。
参照第7图,接下来进行半导体晶圆22的位置识别。第7图的(A)是表示本工序的剖视图,第7图的(B)是表示固定于晶圆环23的半导体晶圆22的俯视图。
参照第7图的(A),移动台体14使半导体晶圆22位于摄像机(camera)15的正下方之后,利用摄像机15对半导体晶圆22进行拍摄。然后,从拍摄出的图像提取出位置信息。由于半导体晶圆22以形成有配线、焊剂电极的面成为上表面的状态粘贴在切割片21上,因此能够以这些配线等作为基准进行对位。
在本实施方式中,如第7图的(B)所示,对形成在半导体晶圆22的上表面上的标记17的位置进行识别。标记17的位置和半导体晶圆22的外形及各个半导体装置部24的位置的相对位置关系是预先算出的。因而,通过识别标记17的位置,能够识别半导体晶圆22的中心的位置、各个半导体装置部24的位置。
在半导体晶圆22的表面的形成半导体装置部24的区域的外侧设有四个标记17,例如用与构成配线的金属相同的材料形成上述标记17。只要能够识别半导体晶圆22的中心位置及各个半导体装置部24的位置,标记17的个数可以多于四个也可以少于四个。
参照第8图,接下来通过对包含于半导体晶圆22的各个半 导体装置部24照射激光而形成刻印。第8图的(A)是表示本工序的剖视图,第8图的(B)是放大的剖视图,第8图的(C)是表示照射激光的状况的剖视图,第8图的(D)是放大表示通过照射激光形成了刻印的状态的俯视图。
参照第8图的(A),首先基于由上述工序获得的半导体晶圆22的位置信息移动台体14,使半导体晶圆22的规定部位位于振荡器20的上方。接下来,从振荡器20对半导体晶圆22的下表面照射规定波长的激光28。此外,激光28经由台体14的开口部及环11的内侧而到达半导体晶圆22(参照第1图的(B))。
参照第8图的(B),在本工序中,从下方对借助粘接层36在上表面粘贴有多个半导体装置部24的切割片21照射激光28。激光28透过透明的切割片21及粘接层36而到达半导体装置部24的半导体基板52的下表面。
本工序使用的激光28是YAG激光,特别优选使用波长532nm的YAG激光。作为YAG激光,也能够使用波长1064nm的激光。然而,当如上述那样向半导体基板52的上表面照射波长较长的激光时,激光会进入到较薄的半导体基板52的内部,可能使形成在半导体基板52的上表面附近的元件区域的特性变差。为了防止这种情况,在本实施方式中,使用波长为532nm的较短的YAG激光。当如上述那样照射波长较短的激光28时,大部分激光自半导体基板52的上表面反射,基本没有激光进入到半导体基板52的内部,因而激光不会给形成在半导体基板52的上表面附近的元件区域造成不良影响。
此外,照射的激光28的输出功率例如为6W左右,照射激光28的照射区域的大小为直径30μm左右的圆形。该照射区域的大小大致等于凹状部38A(参照第8图的(D))的俯视状态下的大小。此外,在本实施方式中,激光28的输出功率及照射 时间要控制在避免粘接层36由于发热而气化的程度。因而,可以防止由于粘接层36因激光28照射引起的发热而气化,从而使半导体装置部24从切割片21脱离的情况。
参照第8图的(C),在本工序中,通过反复间歇(shot)(脉冲)照射激光28而形成刻印。当照射的激光28透过切割片21及粘接层36而到达半导体基板52的下表面时,被激光28照射的区域局部性被挖掘掉而形成凹状部38A。此外,利用激光28的照射,在半导体基板52的下表面处,凹状部38A及其周边部形成高温,使附着在这些区域的粘接层36碳化。然后,由碳化的粘接层36构成的碳化物68附着在凹状部38A及其周边部(第8图的(D)所示的碳化区域40A)。在本工序中,沿要形成的刻印的形状,进行上述激光28的间歇照射。
在第8图的(D)中示出了利用激光28形成的凹状部38A至38D及碳化区域40A至40D。通过照射激光28,形成了等间隔地分离的凹状部38A至38D,且形成了与各个凹状部38A至38D呈同心圆形状的碳化区域40A至40D。于是,由于相邻接的碳化区域(例如碳化区域40A和碳化区域40B)各自的一部分相互重叠,因此由连续的碳化区域40A至40D形成了线状的刻印。
参照第9图的(A),在上述的刻印结束后,在使台体14移动至搬送轨道12的附近后,使夹持部16上升而解除晶圆环23的固定。接下来,在利用输送臂13夹持晶圆环23后,将晶圆环输送至搬送轨道12,从刻印装置取出晶圆环23。
参照第9图的(B),接下来,从切割片21分离各个半导体装置部24。首先,在粘接层36是受紫外线照射会硬化的粘接剂的情况下,从切割片21的下表面透过切割片21向粘接层36照射紫外线。接下来,在使用吸附筒夹(collet)从切割片21上分离出半导体装置部24后,将半导体装置部24容纳在容纳容器 中。
这里,虽然在上述的说明中在激光刻印的工序中是对分离成各个半导体装置部24的半导体晶圆22进行激光刻印,但是也可以对分离前的半导体晶圆22进行激光印刷。在该情况下,参照第8图而在切割片21的上表面上粘贴分离前的状态的半导体晶圆22,在该状态下从下方进行激光照射。然后,在激光刻印结束后,通过进行切割而将半导体晶圆22分离为一个一个的半导体装置部。
第2实施方式
参照第10图,对利用上述制造方法制造的半导体装置50进行说明。第10图的(A)是半导体装置50的立体图,第10图的(B)是剖视图,第10图的(C)是放大表示形成了刻印的部位的俯视图,第10图的(D)是第10图的(C)的D-D′剖视图。
参照第10图的(A)及第10图的(B),半导体装置50具有半导体基板52和形成在半导体基板52的下表面的配线58等,在半导体基板52的露出半导体材料的上表面通过照射激光而设有刻印66。此外,本实施方式的半导体装置50是在上表面及侧面露出半导体材料且在下表面以栅格(grid)状形成有由焊剂构成的外部电极70的WLP。
半导体基板52由硅等半导体材料构成,在其下表面附近利用扩散工序形成有元件区域。例如,在半导体基板52的内部形成双极晶体管(bipolar transistor)、MOSFET、二级管、IC、LSI等。半导体基板52的厚度例如为50μm~100μm左右。此外,半导体基板52的上表面呈现为由研磨加工进行了磨削处理的粗糙面。
参照第10图的(B),在半导体基板52的下表面形成有与利用扩散工序形成的元件区域(活性区域)电连接的焊盘56。除 了形成该焊盘56的部分,半导体基板52的下表面由绝缘层54覆盖。绝缘层54例如包括氮化膜、树脂膜。
在绝缘层54的下表面形成有与焊盘56相连接的配线58。这里,焊盘56设在半导体装置50的周边部,配线58从半导体装置50的周边部延伸至内部。配线58的一部分形成焊盘状,由焊剂等导电性粘接材料构成的外部电极70被焊接在该焊盘状的部分上。此外,除了形成外部电极70的区域,配线58及绝缘层54的下表面被由树脂等绝缘性材料构成的覆盖层60覆盖。
参照第10图的(A),在半导体基板52的上表面形成有刻印66。在这里,刻印66包括位置标记64和标识标记62。位置标记64为了检测半导体装置50的平面位置(角度)而设置。这里,位置标记64设在半导体装置50的左下方的角部。另一方面,标识标记62由文字、数字等构成,用于显示制造公司名称、制造日期、产品名、产品批号、内置元件的特性等。在本实施方式中,通过向半导体基板52的上表面照射激光而设置这些刻印66。
参照第10图的(C)及第10图的(D),说明上述的刻印66的结构。沿要描绘的刻印的形状使激光断续地照射半导体基板52的上表面而在半导体基板52的上表面形成刻印66。因而,在半导体基板52的上表面的设有刻印66的区域,等间隔地分离配置有利用激光照射挖掘出的凹状部。这里,凹状部38A至凹状部38D等间隔地配置成一列。在俯视状态下,凹状部38A至凹状部38D的形状为圆形,其直径L2例如为30μm左右。此外,凹状部38A和凹状部38B的分离距离L3例如为15μm左右。其他的凹状部38B至凹状部38D也等间隔地分离。
在半导体基板52的上表面的形成有凹状部38A至凹状部38D的区域及其周边部,形成有碳化区域40A至碳化区域40D。 在该碳化区域40A至碳化区域40D中,半导体基板52的表面上附着有由树脂材料碳化而形成的碳化物。该树脂材料例如是为了使半导体装置50的上表面附着在树脂片上而使用的粘接剂(例如丙烯酸类树脂)。当采取碳化区域40A至碳化区域40D的表面部分进行分析时,发现在该表面部分包含有重量比7%以上的碳(C)。
在碳化区域40A至碳化区域40D中,由碳化的粘接材料构成的碳化物68牢固地附着在半导体基板52的上表面上。因而,即使在由碳化物68形成的碳化区域40A至碳化区域40D上涂布乙醇、丁酮等药品并进行摩擦,大部分的碳化物68也不会剥落而是处于保留在半导体基板52的上表面上的状态。因而,即使在半导体装置50的上表面上作用摩擦力,也基本不会使由碳化物68构成的刻印66的视觉识别性变差。
此外,以与凹状部38A形成同心圆状的方式配置碳化区域40A,使形成的碳化区域40A大于凹状部38A。碳化区域40A的直径L1例如是40μm左右。形成的碳化区域40A大于凹状部38A的理由如下所述。即,通过向凹状部38A照射激光,凹状部38A及其周边部的半导体基板52被加热,使附着在这些区域的树脂材料(粘接材料)碳化而附着在半导体基板52的表面上。
这样一来,碳化区域40A与凹状部38A形成同心圆状,且在俯视状态下大于凹状部38A。因而,即使相邻的凹状部38A及凹状部38B是相分离的,碳化区域40A和碳化区域40B也可以一部分重叠。具体来说,当碳化区域40A的直径L1减去凹状部38A的直径L2所得长度的两倍的长度大于凹状部38A和凹状部38B的间隔L3时,碳化区域40A和碳化区域40B一部分重叠。这样,通过使相邻接的碳化区域的一部分重叠,从而使连续形成的多个碳化区域40A至碳化区域40D呈现为线状,整体显示 出数字、文字等标识。
Claims (16)
1.一种半导体装置的制造方法,其特征在于,包括:
准备工序,以借助粘接层将被分割成一个一个的半导体装置部的半导体晶圆粘贴在周围被支承环支承的支承片上的状态准备半导体晶圆;
固定工序,将在上述支承片上粘贴了上述半导体晶圆的支承环输送到用于进行激光印刷的印刷台体后固定上述支承环;
刻印工序,透过上述支承片及上述粘接层向构成上述半导体晶圆的各个半导体装置部的露出半导体材料的主表面照射激光而进行刻印。
2.根据权利要求1所述的半导体装置的制造方法,其特征在于,
使由于上述激光照射而碳化的碳化物附着在上述半导体装置部的主表面上。
3.根据权利要求1所述的半导体装置的制造方法,其特征在于,
在上述台体上设有比上述半导体晶圆大的开口部,经由上述开口部向上述半导体晶圆的各个半导体装置部照射激光。
4.根据权利要求1所述的半导体装置的制造方法,其特征在于,
识别配置在上述半导体晶圆上的对准标记的位置,从而使用于照射上述激光的照射装置和上述半导体晶圆所包括的上述各个半导体装置部进行对位。
5.根据权利要求1所述的半导体装置的制造方法,其特征在于,
在上述固定工序中,在用夹持部将上述支承环夹持固定在上述印刷台体上之后进行上述对位。
6.根据权利要求1所述的半导体装置的制造方法,其特征在于,
上述支承片是切割片,上述支承环是从上述切割片的周围保持上述切割片的晶圆环。
7.根据权利要求1所述的半导体装置的制造方法,其特征在于,
在上述刻印工序之前还包括利用离子发生器除去上述半导体晶圆的电荷的工序。
8.一种半导体装置的制造方法,其特征在于,包括:
准备工序,以借助粘接层将形成有多个半导体装置部的半导体晶圆粘贴在周围被支承环支承的支承片上的状态准备半导体晶圆;
固定工序,将在上述支承片上粘贴了上述半导体晶圆的支承环输送到用于进行激光印刷的印刷台体后固定上述支承环;
刻印工序,透过上述支承片及上述粘接层向构成上述半导体晶圆的各个半导体装置部的露出半导体材料的主表面照射激光而进行刻印;
分离工序,将上述半导体晶圆分离成一个一个的上述半导体装置部。
9.一种半导体装置,其特征在于,包括:
半导体基板,其形成有元件区域且具有彼此位于相反侧的第1主表面及第2主表面;
配线层,其设在上述半导体基板的上述第1主表面侧并与上述元件区域相连接;
刻印,其通过向上述半导体基板的上述第2主表面照射激光而形成,
在上述半导体基板的上述第2主表面中的形成有上述刻印的区域,附着有由激光照射产生的、树脂的碳化物。
10.根据权利要求9所述的半导体装置,其特征在于,
上述碳化物是由绝缘性粘接材料发生碳化而形成的物质。
11.根据权利要求9所述的半导体装置,其特征在于,
在上述半导体基板的形成有上述刻印的上述第2主表面,设有彼此分离的多个凹状部;
各个上述凹状部设有碳化区域,该碳化区域通过使上述碳化物附着在上述凹状部及其周边部而形成;
相邻接的一个上述碳化区域和相邻接的另一个上述碳化区域的一部分重叠。
12.根据权利要求9所述的半导体装置,其特征在于,
在俯视状态下,上述凹状部为圆形,各个上述凹状部和上述碳化区域以互成同心圆状的方式配置。
13.一种半导体装置的制造方法,其特征在于,包括:
准备以矩阵状设有半导体装置部的半导体晶圆的工序,该半导体晶圆具有彼此位于相反侧的第1主表面及第2主表面,该半导体装置部包含形成在上述第1主表面侧的配线;
从上述半导体晶圆的上述第1主表面侧沿上述半导体装置部之间的边界进行切割而形成小于上述半导体晶圆的厚度的槽的工序;
从上述第2主表面侧磨削上述半导体晶圆且自设有上述槽的部分分离上述半导体装置部的工序;
借助粘接层将上述半导体晶圆的上述第2主表面、即上述半导体装置部所包括的半导体基板的主表面粘贴在支承片的主表面上的工序;
向上述半导体装置部的上述半导体基板照射激光而进行刻印的工序,
在上述进行刻印的工序中,透过上述支承片及上述粘接层,向上述半导体装置部的上述半导体基板照射上述激光,使由上述粘接层在上述激光产生的热的作用下碳化而形成的碳化物附着在上述进行了刻印的区域上。
14.根据权利要求13所述的半导体装置的制造方法,其特征在于,
在上述进行刻印的工序中,
通过间歇照射上述激光,而以彼此分离的状态设置多个使上述半导体基板的主表面局部凹陷而成的凹状部,
针对各个上述凹状部,而在上述凹状部及其周边部的上述半导体基板上设置使上述粘接层碳化而成的碳化区域,
使相邻接的一个上述碳化区域和相邻接的另一个上述碳化区域一部分重叠。
15.根据权利要求13所述的半导体装置的制造方法,其特征在于,
上述激光的波长为532nm。
16.根据权利要求13所述的半导体装置的制造方法,其特征在于,
上述支承片是周围被晶圆环支承的切割片。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009-085849 | 2009-03-31 | ||
JP2009085849A JP5308213B2 (ja) | 2009-03-31 | 2009-03-31 | 半導体装置の製造方法 |
PCT/JP2010/053490 WO2010113584A1 (ja) | 2009-03-31 | 2010-02-25 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102405509A true CN102405509A (zh) | 2012-04-04 |
CN102405509B CN102405509B (zh) | 2015-12-09 |
Family
ID=42827885
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201080012498.3A Expired - Fee Related CN102405509B (zh) | 2009-03-31 | 2010-02-25 | 半导体装置及其制造方法 |
Country Status (4)
Country | Link |
---|---|
US (2) | US9059225B2 (zh) |
JP (1) | JP5308213B2 (zh) |
CN (1) | CN102405509B (zh) |
WO (1) | WO2010113584A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104425334A (zh) * | 2013-09-09 | 2015-03-18 | 株式会社东芝 | 半导体装置的制造方法以及半导体制造装置 |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004082689A (ja) | 2002-06-28 | 2004-03-18 | Fuji Photo Film Co Ltd | インクジェット記録装置 |
JP5751615B2 (ja) * | 2011-02-14 | 2015-07-22 | リンテック株式会社 | ウエハ加工用粘着シート、該シートを用いたマーキング方法およびマーキングチップの製造方法 |
US8802545B2 (en) * | 2011-03-14 | 2014-08-12 | Plasma-Therm Llc | Method and apparatus for plasma dicing a semi-conductor wafer |
KR102029646B1 (ko) * | 2013-01-31 | 2019-11-08 | 삼성전자 주식회사 | 반도체 장치 제조 방법 |
US9385040B2 (en) * | 2014-02-19 | 2016-07-05 | Taiwan Semiconductor Manufacturing Company Ltd. | Method of manufacturing a semiconductor device |
DE102014227005B4 (de) * | 2014-12-29 | 2023-09-07 | Disco Corporation | Verfahren zum Aufteilen eines Wafers in Chips |
DE102015204698B4 (de) * | 2015-03-16 | 2023-07-20 | Disco Corporation | Verfahren zum Teilen eines Wafers |
US20180294178A1 (en) * | 2015-09-23 | 2018-10-11 | Intel Corporation | Method of manufacturing ultra thin wafers |
DE102016109165B4 (de) * | 2016-05-18 | 2023-10-12 | Infineon Technologies Ag | Ein halbleiterbauelement und verfahren zum bilden einer mehrzahl von halbleiterbauelementen |
DE102017206066A1 (de) | 2017-04-10 | 2018-10-11 | Anvajo GmbH | Spektrometer |
JP7015668B2 (ja) * | 2017-10-11 | 2022-02-03 | 株式会社ディスコ | 板状物の分割装置 |
CN111081680B (zh) * | 2019-12-03 | 2021-08-27 | 安徽三安光电有限公司 | 一种晶圆片及其制作方法 |
CN114258580A (zh) * | 2020-01-28 | 2022-03-29 | Tdk电子股份有限公司 | 制造和钝化管芯的方法 |
KR20230117446A (ko) * | 2020-12-17 | 2023-08-08 | 이나리 테크놀로지 에스디엔 비에이치디 | 반도체 물품의 제조방법 및 그 시스템 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6160568A (en) * | 1997-05-27 | 2000-12-12 | Sdl, Inc. | Laser marking system and method of energy control |
CN1525536A (zh) * | 2003-02-28 | 2004-09-01 | ��ʽ���綫֥ | 半导体器件的制造方法和半导体器件的制造设备 |
CN1694784A (zh) * | 2002-10-02 | 2005-11-09 | 恩辛格合成材料技术Gbr公司 | 用于将半导体晶片固定在化学-机械抛光设备中的固定环 |
JP2007048995A (ja) * | 2005-08-11 | 2007-02-22 | Toshiba Corp | 半導体装置の製造方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0722301A (ja) * | 1993-06-29 | 1995-01-24 | Sharp Corp | 半導体製造装置 |
JP2682475B2 (ja) * | 1994-11-17 | 1997-11-26 | 日本電気株式会社 | ビームスキャン式レーザマーキング方法および装置 |
JP3766468B2 (ja) * | 1996-04-18 | 2006-04-12 | 麒麟麦酒株式会社 | レーザ印字用媒体 |
JP2003115424A (ja) * | 2001-10-03 | 2003-04-18 | Nec Corp | 半導体装置およびその識別方法、並びに半導体装置の製造装置 |
JP3595323B2 (ja) | 2002-11-22 | 2004-12-02 | 沖電気工業株式会社 | 半導体装置及びその製造方法 |
JP3841060B2 (ja) * | 2003-04-03 | 2006-11-01 | 松下電器産業株式会社 | 半導体装置およびその製造方法 |
JP2005101290A (ja) | 2003-09-25 | 2005-04-14 | Disco Abrasive Syst Ltd | 半導体ウエーハの分割方法 |
US7459406B2 (en) * | 2004-09-01 | 2008-12-02 | Semiconductor Energy Laboratory Co., Ltd. | Laser processing unit, laser processing method, and method for manufacturing semiconductor device |
CN105583526B (zh) | 2008-03-21 | 2018-08-17 | Imra美国公司 | 基于激光的材料加工方法和系统 |
JP5715747B2 (ja) * | 2008-09-30 | 2015-05-13 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | 回路装置およびその製造方法 |
-
2009
- 2009-03-31 JP JP2009085849A patent/JP5308213B2/ja active Active
-
2010
- 2010-02-25 US US13/259,871 patent/US9059225B2/en active Active
- 2010-02-25 WO PCT/JP2010/053490 patent/WO2010113584A1/ja active Application Filing
- 2010-02-25 CN CN201080012498.3A patent/CN102405509B/zh not_active Expired - Fee Related
-
2015
- 2015-03-02 US US14/635,669 patent/US9607897B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6160568A (en) * | 1997-05-27 | 2000-12-12 | Sdl, Inc. | Laser marking system and method of energy control |
CN1694784A (zh) * | 2002-10-02 | 2005-11-09 | 恩辛格合成材料技术Gbr公司 | 用于将半导体晶片固定在化学-机械抛光设备中的固定环 |
CN1525536A (zh) * | 2003-02-28 | 2004-09-01 | ��ʽ���綫֥ | 半导体器件的制造方法和半导体器件的制造设备 |
JP2007048995A (ja) * | 2005-08-11 | 2007-02-22 | Toshiba Corp | 半導体装置の製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104425334A (zh) * | 2013-09-09 | 2015-03-18 | 株式会社东芝 | 半导体装置的制造方法以及半导体制造装置 |
CN104425334B (zh) * | 2013-09-09 | 2018-11-13 | 东芝存储器株式会社 | 半导体装置的制造方法以及半导体制造装置 |
Also Published As
Publication number | Publication date |
---|---|
US9607897B2 (en) | 2017-03-28 |
WO2010113584A1 (ja) | 2010-10-07 |
CN102405509B (zh) | 2015-12-09 |
US9059225B2 (en) | 2015-06-16 |
JP5308213B2 (ja) | 2013-10-09 |
JP2010238948A (ja) | 2010-10-21 |
US20120018854A1 (en) | 2012-01-26 |
US20150262880A1 (en) | 2015-09-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102405509A (zh) | 半导体装置及其制造方法 | |
US7622366B2 (en) | Method of manufacturing semiconductor device | |
CN101026126B (zh) | 半导体芯片制造方法 | |
CN1269192C (zh) | 半导体器件的制造方法和半导体器件的制造设备 | |
CN101297394B (zh) | 半导体器件的制造方法以及半导体器件 | |
US7910459B2 (en) | Method of manufacturing device having a UV-curable adhesive | |
JP5608521B2 (ja) | 半導体ウエハの分割方法と半導体チップ及び半導体装置 | |
US20080233712A1 (en) | Method of manufacturing device | |
JP4769429B2 (ja) | 半導体装置の製造方法 | |
US9852949B2 (en) | Wafer processing method | |
CN101859851A (zh) | 晶片的加工方法 | |
JP2010258288A (ja) | 固定治具およびそれを用いた半導体装置の製造方法 | |
JP2005228794A (ja) | チップ製造方法 | |
JP2011009562A (ja) | 半導体ウエーハの加工方法 | |
JP5137435B2 (ja) | 半導体ウェハのチップ化処理方法 | |
JP2014053351A (ja) | ウエーハの加工方法 | |
JP2005260154A (ja) | チップ製造方法 | |
JP4553878B2 (ja) | 半導体装置の製造方法 | |
JP2012124300A (ja) | ウェーハ破断方法およびウェーハ破断装置 | |
KR20150104041A (ko) | 가공 방법 | |
US11222808B2 (en) | Method of removing carrier plate | |
CN115910921A (zh) | 基板的分割方法 | |
JP2024035878A (ja) | 積層デバイスチップの製造方法 | |
JP6346067B2 (ja) | ウエーハの加工方法 | |
CN112838056A (zh) | 一种用于制造半导体芯片的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR ELEMENT INDUSTRIES, INC. Free format text: FORMER OWNER: AMI SEMICONDUCTOR TRADE CO. Effective date: 20131226 |
|
C41 | Transfer of patent application or patent right or utility model | ||
TA01 | Transfer of patent application right |
Effective date of registration: 20131226 Address after: Arizona USA Applicant after: SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC Address before: Bermuda Hamilton Applicant before: ON Semiconductor Trading, Ltd. |
|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20151209 |