WO2010087278A1 - 固体撮像装置 - Google Patents

固体撮像装置 Download PDF

Info

Publication number
WO2010087278A1
WO2010087278A1 PCT/JP2010/050777 JP2010050777W WO2010087278A1 WO 2010087278 A1 WO2010087278 A1 WO 2010087278A1 JP 2010050777 W JP2010050777 W JP 2010050777W WO 2010087278 A1 WO2010087278 A1 WO 2010087278A1
Authority
WO
WIPO (PCT)
Prior art keywords
register
units
solid
imaging device
state imaging
Prior art date
Application number
PCT/JP2010/050777
Other languages
English (en)
French (fr)
Inventor
久則 鈴木
康人 米田
慎一郎 ▲高▼木
堅太郎 前田
村松　雅治
Original Assignee
浜松ホトニクス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 浜松ホトニクス株式会社 filed Critical 浜松ホトニクス株式会社
Priority to EP10735747A priority Critical patent/EP2247099B1/en
Priority to KR1020107015311A priority patent/KR101178670B1/ko
Priority to US12/920,142 priority patent/US8367999B2/en
Priority to AT10735747T priority patent/ATE550874T1/de
Priority to CN2010800011468A priority patent/CN101960837B/zh
Publication of WO2010087278A1 publication Critical patent/WO2010087278A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/762—Charge transfer devices
    • H01L29/765—Charge-coupled devices
    • H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
    • H01L29/76816—Output structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14806—Structural or functional details thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
    • H04N25/672—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction between adjacent sensors or output registers for reading a single image
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/713—Transfer or readout registers; Split readout registers or multiple readout registers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array

Definitions

  • the present invention relates to a multi-port type and charge multiplication type solid-state imaging device.
  • Such a solid-state imaging device includes an imaging region and a plurality of units.
  • the imaging region includes a plurality of pixel columns.
  • Each of the plurality of units includes an output register that transfers charges from one or more corresponding pixel columns of the plurality of pixel columns, and a multiplier that generates the multiplied charges in response to the charges transferred by the output registers.
  • JP 2007-124675 A Japanese Patent No. 3862850
  • the gain of the charge multiplication type solid-state imaging device varies depending on the temperature. Further, it is desired to reduce the gain difference in all units in the multi-port type and charge multiplication type solid-state imaging device. Since the solid-state imaging device disclosed in Patent Document 2 can control the multiplication factor of the multiplication register, it is possible to control the gain of each port so as to reduce the gain difference in all ports. However, the circuit configuration for controlling the gain is complicated.
  • the present invention is a multi-port and charge multiplying solid-state imaging device that outputs a signal based on charges from an imaging region from a plurality of units, and can reduce a gain difference between units with a simple configuration.
  • An object of the present invention is to provide a possible solid-state imaging device.
  • the solid-state imaging device of the present invention is a multi-port type solid-state imaging device and includes an imaging region and a plurality of units.
  • the imaging region includes a plurality of pixel columns.
  • the plurality of units generate signals based on the charges from the imaging region, and are arranged in the direction in which the plurality of pixel columns are arranged.
  • Each of the plurality of units has an output register, a multiplication register, and an amplifier.
  • the output register transfers charges from one or more corresponding pixel columns among the plurality of pixel columns.
  • the multiplication register receives the charge from the output register and generates a multiplied charge.
  • the amplifier generates a signal based on the multiplied charge from the multiplication register.
  • the solid-state imaging device includes a region where a plurality of units are provided, and a first dummy region and a second dummy region located on both sides of the region in the above direction.
  • a multiplication register and an amplifier are provided in each of the first dummy area and the second dummy area.
  • a conventional multi-port and charge multiplication type solid-state imaging device there are separate units on both sides of a unit other than the units located at both ends of the plurality of units. There is only one unit on one side.
  • the gain in each unit greatly varies depending on the temperature of the unit.
  • Each unit includes heat generating elements such as an amplifier and a multiplication register. Therefore, in the conventional multi-port and charge multiplication type solid-state imaging device, a difference occurs between the temperatures of the units at both ends and the temperatures of the other units. Therefore, in the conventional multi-port type and charge multiplication type solid-state imaging device, it is difficult to make the gains between the units uniform.
  • the multiplication register and the amplifier are provided in the vicinity of two units located at both ends of the plurality of units. Therefore, the difference between the temperatures of the two units located at both ends and the temperatures of the other units is reduced. As a result, the gain difference between the units is reduced.
  • a multi-port type charge multiplying solid-state imaging device that outputs signals based on charges from an imaging region from a plurality of units.
  • a solid-state imaging device capable of reducing the gain difference is provided.
  • FIG. 1 is a diagram illustrating a solid-state imaging device according to an embodiment.
  • a solid-state imaging device 10 shown in FIG. 1 includes an imaging region 12 and a plurality of units 14a to 14d.
  • the plurality of units 14a to 14d may be referred to as a unit 14.
  • the imaging region 12 is a region that generates charges in response to incident light.
  • the imaging region 12 includes a plurality of pixels arranged two-dimensionally, and each pixel includes a photodiode.
  • the solid-state imaging device 10 includes a charge accumulation region 16 in addition to the imaging region 12.
  • the charge accumulation area 16 is a part for temporarily accumulating charges generated by the imaging area 12 before transferring them to an output register described later.
  • the solid-state imaging device 10 having such a charge storage region 16 is called a frame transfer CCD image sensor.
  • the solid-state imaging device of the present invention may be an interline CCD image sensor or a full frame transfer CCD image sensor.
  • the imaging area 12 has a plurality of areas 12a to 12d.
  • the plurality of areas 12a to 12d are arranged in the horizontal direction, and each area includes a plurality of pixel columns.
  • the charges generated by the plurality of areas 12 a to 12 d are output to the corresponding unit 14.
  • the imaging region 12 of the solid-state imaging device 10 includes four areas, that is, a four-port solid-state imaging device, but the number of ports of the solid-state imaging device of the present invention is not limited to four. Absent.
  • Each of the plurality of units 14a to 14d includes an output register 18, a multiplication register 20, and an amplifier 22.
  • each of the plurality of units 14 further includes a corner register 24.
  • the output register 18 is a transfer register that receives the charge generated by the corresponding area of the imaging region 12 and transferred in the vertical direction, and transfers the charge in the horizontal direction.
  • the corner register 24 is a transfer register that transfers charges similarly to the output register 18. The corner register 24 is provided between the output register 18 and the multiplication register 20. The corner register 24 transfers the charge transferred by the output register 18 to the multiplication register 20.
  • the multiplication register 20 is a register that multiplies charges by the impact ionization effect and transfers the multiplied charges.
  • the multiplication register 20 receives the charge transferred from the output register 18 via the corner register 24 and outputs the multiplied charge to the amplifier 22.
  • the amplifier 22 receives the charge multiplied by the multiplication register 20, performs charge-voltage conversion, and generates a signal corresponding to the amount of the charge.
  • a floating diffusion (FD) amplifier can be used as the amplifier 22 .
  • the solid-state imaging device 10 includes a region R, a first dummy region R1, and a second dummy region R2.
  • the region R is a region where a plurality of units 14a to 14d are provided.
  • the first dummy region R1 and the second dummy region R2 exist on both sides of the region R in the same direction (horizontal direction) as the charge transfer direction of the output register 18.
  • the solid-state imaging device 10 includes a dummy multiplication register 20d and a dummy amplifier 22d in each of the first dummy region R1 and the second dummy region R2.
  • the dummy multiplication register 20d and the dummy amplifier 22d are the same elements as the multiplication register 20 and the amplifier 22, respectively.
  • a dummy output register 18d and a dummy corner register 24d are provided in each of the first dummy region R1 and the second dummy region R2.
  • the output register 18d and the corner register 24d are the same elements as the output register 18 and the corner register 24.
  • FIG. 2 is a diagram showing the solid-state imaging device 10 shown in FIG. 1 with wiring.
  • the solid-state imaging device 10 is a three-phase drive type solid-state imaging device, and includes terminals P1 to P3, PM1 to PM3, and a PDC.
  • Terminals P1 to P3 are terminals for inputting a three-phase clock signal to the output register 18 and the corner register 24 of all the units 14a to 14d.
  • the wiring extending from the terminals P1 to P3 is common to the output register 18 and the corner register 24 of all the units 14a to 14d, and is connected to the output register 18 and the corner register 24 of all the units 14a to 14d.
  • the output register 18 and the corner register 24 transfer charges by receiving a three-phase clock signal from the terminals P1 to P3.
  • the wiring extending from these terminals P1 to P3 is also common to the dummy output register 18d and the dummy corner register 24d, and is also connected to the output register 18d and the corner register 24d.
  • Terminals PM1 to PM3 are terminals for inputting a three-phase clock signal to the multiplication registers 20 of all the units 14a to 14d.
  • the terminal PDC is a terminal to which a DC voltage for forming a barrier in the multiplication register 20 is input.
  • Wirings extending from the terminals PM1 to PM3 and the PDC are common to the multiplication registers 20 of all the units 14a to 14d, and are connected to the multiplication registers 20 of all the units 14a to 14d.
  • the wirings extending from these terminals PM1 to PM3 and PDC are also common to the dummy multiplication register 20d and are also connected to the multiplication register 20d.
  • the amplifiers 22 and 22d have a reset gate terminal RG, a reset drain terminal RD, an output drain terminal OD, and an output source terminal OS.
  • An output gate terminal OG is provided between the FD regions of the amplifiers 22 and 22d and the final stage of the multiplication register 20.
  • the terminal RG is a terminal for giving a reset pulse to the gates of the reset transistors of the amplifiers 22 and 22d.
  • a reset pulse By applying a reset pulse to the terminal RG, the charge accumulated in the FD region is discharged from the terminal RD connected to the drain of the reset transistor.
  • a predetermined power supply voltage is applied to the terminals RD and OD.
  • An ON signal is given to the terminal OG when transferring the charge from the multiplication register. As a result, the charge from the multiplication register is sent to the FD region.
  • An amplified signal is output from the terminal OS.
  • the same signal is given to the same terminals of the amplifiers 22 and 22d, but wiring is not shared in order to prevent crosstalk between adjacent amplifiers.
  • a multiplication register 20d and an amplifier are provided in each of the first dummy region R1 and the second dummy region R2 in the vicinity of the units 14a and 14d at both ends of the plurality of units 14a to 14d. 22d is provided. Then, signals are given to the multiplication register 20d and the amplifier 22d as well as the multiplication register 20 and the amplifier 22 of the units 14a to 14d. Thereby, the multiplication register 20d and the amplifier 22d generate heat similarly to the multiplication register 20 and the amplifier 22. Therefore, the difference between the temperatures of the units 14a and 14d at both ends and the temperatures of the other units 14b and 14c is reduced. Therefore, in the solid-state imaging device 10, the gain difference between the units 14a to 14d is reduced.
  • the present invention is not limited to the above-described embodiment, and various modifications can be made.
  • the solid-state imaging device of the present invention may not have a dummy output register and a dummy corner register. This is because the heat generation of the output register and the corner register is smaller than that of the multiplication register and the amplifier.
  • the solid-state imaging device of the present invention is not limited to the three-phase drive type, and various drive methods such as four-phase drive can be employed.
  • DESCRIPTION OF SYMBOLS 10 Solid-state imaging device, 12 ... Imaging area, 14a-14d ... Unit, 16 ... Charge storage area, 18 ... Output register, 18d ... Output register (dummy), 20 ... Multiplication register, 20d ... Multiplication register (dummy) 22 ... Amplifier, 22d ... Amplifier (dummy), 24 ... Corner register, 24d ... Corner register (dummy), OD ... Output drain terminal, OG ... Output gate terminal, OS ... Output source terminal, RD ... Reset drain terminal, RG ... reset gate terminal, P1 to P3 ... terminal, PDC ... terminal, PM1 to PM3 ... terminal, R ... area, R1 ... first dummy area, R2 ... second dummy area.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

　一実施形態のマルチポート型の固体撮像装置は、撮像領域及び複数のユニットを備える。撮像領域は、複数の画素列を含む。複数のユニットは、複数の画素列が配列された方向に配列されており、撮像領域からの電荷に基づく信号を生成する。各ユニットは、出力レジスタ、増倍レジスタ、及び、アンプを有する。出力レジスタは、一以上の対応の画素列からの電荷を転送する。増倍レジスタは、出力レジスタからの電荷を受けて増倍された電荷を生成する。アンプは、増倍レジスタからの増倍された電荷に基づく信号を生成する。本固体撮像装置は、複数のユニットが設けられた領域と、当該領域の上記方向における両側に位置する第１のダミー領域と第２のダミー領域とを含んでいる。第１のダミー領域と第２のダミー領域のそれぞれには、増倍レジスタ及びアンプが設けられている。

Description

固体撮像装置
　本発明は、マルチポート型且つ電荷増倍型の固体撮像装置に関するものである。
　固体撮像装置には、下記の特許文献１及び特許文献２に記載されたマルチポート型且つ電荷増倍型の固体撮像装置がある。このような固体撮像装置は、撮像領域、及び複数のユニットを備えている。撮像領域は、複数の画素列を含んでいる。複数のユニットの各々は、複数の画素列のうち一以上の対応の画素列からの電荷を転送する出力レジスタ、当該出力レジスタによって転送された電荷を受けて増倍された電荷を生成する増倍レジスタ、及び、増倍レジスタからの増倍された電荷に基づく信号を生成するアンプを有している。
特開２００７－１２４６７５号公報 特許３８６２８５０号明細書
　電荷増倍型の固体撮像装置のゲインは、温度によって変動する。また、マルチポート型且つ電荷増倍型の固体撮像装置には、全ユニットにおけるゲインの差異を小さくすることが望まれる。特許文献２に開示の固体撮像装置は、増倍レジスタの増倍率を制御することができるので、全ポートにおけるゲインの差異を小さくするよう、各ポートのゲインを制御することが可能である。しかしながら、ゲインを制御するための回路構成は複雑である。
　本発明は、撮像領域からの電荷に基づく信号を複数のユニットから出力するマルチポート型且つ電荷増倍型の固体撮像装置であって、簡易な構成でユニット間のゲインの差異を小さくすることが可能な固体撮像装置を提供することを目的としている。
　本発明の固体撮像装置は、マルチポート型の固体撮像装置であって、撮像領域及び複数のユニットを備えている。撮像領域は、複数の画素列を含んでいる。複数のユニットは、撮像領域からの電荷に基づく信号を生成するものであり、複数の画素列が配列された方向に配列されている。複数のユニットの各々は、出力レジスタ、増倍レジスタ、及び、アンプを有している。出力レジスタは、複数の画素列のうち一以上の対応の画素列からの電荷を転送する。増倍レジスタは、出力レジスタからの電荷を受けて増倍された電荷を生成する。アンプは、増倍レジスタからの増倍された電荷に基づく信号を生成する。本固体撮像装置は、複数のユニットが設けられた領域と、当該領域の上記方向における両側に位置する第１のダミー領域と第２のダミー領域とを含んでいる。第１のダミー領域と第２のダミー領域のそれぞれには、増倍レジスタ及びアンプが設けられている。
　従来のマルチポート型且つ電荷増倍型の固体撮像装置では、複数のユニットのうち両端に位置するユニット以外のユニットの両側には別のユニットが存在しているが、両端のユニットに対してはその一方側に一つのユニットだけが存在している。一般に、各ユニットにおけるゲインはそのユニットの温度によって大きく変動する。また、各ユニットにはアンプ及び増倍レジスタといった発熱要素が含まれている。したがって、従来のマルチポート型且つ電荷増倍型の固体撮像装置では、両端のユニットの温度とそれ以外のユニットの温度との間に差異が生じる。故に、従来のマルチポート型且つ電荷増倍型の固体撮像装置では、ユニット間のゲインを均一にすることが難しかった。
　一方、本発明の固体撮像装置によれば、複数のユニットのうち両端に位置する二つのユニットの近傍に、増倍レジスタ及びアンプが設けられる。したがって、両端に位置する二つのユニットの温度と他のユニットの温度との差異が小さくなる。その結果、ユニット間のゲインの差異が低減される。
　以上説明したように、本発明によれば、撮像領域からの電荷に基づく信号を複数のユニットから出力するマルチポート型且つ電荷増倍型の固体撮像装置であって、簡易な構成でユニット間のゲインの差異を小さくすることが可能な固体撮像装置が提供される。
一実施形態に係る固体撮像装置を示す図である。 図１に示す固体撮像装置を配線付きで示す図である。
　以下、図面を参照して本発明の好適な実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附すこととする。
　図１は、一実施形態に係る固体撮像装置を示す図である。図１に示す固体撮像装置１０は、撮像領域１２、及び、複数のユニット１４ａ～１４ｄを備えている。以下の説明では、複数のユニット１４ａ～１４ｄをユニット１４と称することがある。
　撮像領域１２は、入射する光に感応して電荷を生成する領域である。具体的には、撮像領域１２は二次元に配列された複数の画素を含んでおり、各画素はフォトダイオードを含んでいる。
　本実施形態の固体撮像装置１０は、撮像領域１２に加えて電荷蓄積領域１６を備えている。電荷蓄積領域１６は、撮像領域１２によって生成された電荷を後述の出力レジスタに転送する前に一時的に蓄積する部分である。このような電荷蓄積領域１６を有する固体撮像装置１０は、フレームトランスファーＣＣＤイメージセンサと呼ばれるものである。しかしながら、本発明の固体撮像装置は、インターラインＣＣＤイメージセンサ、或いは、フルフレームトランスファーＣＣＤイメージセンサであってもよい。
　撮像領域１２は、複数のエリア１２ａ～１２ｄを有している。複数のエリア１２ａ～１２ｄは、水平方向に並んでおり、各エリアには複数の画素列が含まれている。複数のエリア１２ａ～１２ｄによって生成された電荷は、対応のユニット１４に出力される。なお、固体撮像装置１０の撮像領域１２は四つのエリアを含んでいる、即ち、４ポートの固体撮像装置であるが、本発明の固体撮像装置のポート数は、四つに限定されるものではない。
　複数のユニット１４ａ～１４ｄの各々は、出力レジスタ１８、増倍レジスタ２０、アンプ２２を有している。本実施の形態では、複数のユニット１４の各々は、更に、コーナーレジスタ２４も含んでいる。
　出力レジスタ１８は、撮像領域１２の対応のエリアによって生成され垂直方向に転送された電荷を受けて、当該電荷を水平方向に転送する転送レジスタである。コーナーレジスタ２４は、出力レジスタ１８と同様に電荷を転送する転送レジスタである。コーナーレジスタ２４は、出力レジスタ１８と増倍レジスタ２０との間に設けられている。コーナーレジスタ２４は、出力レジスタ１８によって転送される電荷を、増倍レジスタ２０に転送する。
　増倍レジスタ２０は、インパクトイオナイゼーション効果によって電荷を増倍し、増倍した電荷を転送するレジスタである。固体撮像装置１０では、増倍レジスタ２０は、出力レジスタ１８から転送される電荷をコーナーレジスタ２４を介して受けて、増倍した電荷をアンプ２２に出力する。
　アンプ２２は、増倍レジスタ２０によって増倍された電荷を受けて、電荷電圧変換を行い、当該電荷の量に応じた信号を生成する。アンプ２２としては、フローティングディフュージョン（ＦＤ）アンプを用いることが可能である。
　本固体撮像装置１０は、領域Ｒ、第１のダミー領域Ｒ１、及び、第２のダミー領域Ｒ２を含んでいる。領域Ｒは、複数のユニット１４ａから１４ｄが設けられている領域である。第１のダミー領域Ｒ１及び第２のダミー領域Ｒ２は、出力レジスタ１８の電荷転送方向と同方向（水平方向）において領域Ｒの両側に存在している。
　固体撮像装置１０は、第１のダミー領域Ｒ１及び第２のダミー領域Ｒ２のそれぞれに、ダミーの増倍レジスタ２０ｄ及びダミーのアンプ２２ｄを備えている。ダミーの増倍レジスタ２０ｄ及びダミーのアンプ２２ｄはそれぞれ、増倍レジスタ２０及びアンプ２２と同様の要素である。
　さらに、固体撮像装置１０では、第１のダミー領域Ｒ１及び第２のダミー領域Ｒ２のそれぞれに、ダミーの出力レジスタ１８ｄ及びダミーのコーナーレジスタ２４ｄが設けられている。出力レジスタ１８ｄ及びコーナーレジスタ２４ｄは、出力レジスタ１８及びコーナーレジスタ２４と同様の要素である。
　以下、図２を参照して、固体撮像装置１０の電気的接続関係について説明する。図２は、図１に示す固体撮像装置１０を配線付きで示す図である。図２に示すように、固体撮像装置１０は、三相駆動型の固体撮像装置であり、端子Ｐ１～Ｐ３、ＰＭ１～ＰＭ３、及びＰＤＣを有している。
　端子Ｐ１～Ｐ３は、全ユニット１４ａ～１４ｄの出力レジスタ１８及びコーナーレジスタ２４に三相のクロック信号を入力するための端子である。端子Ｐ１～Ｐ３から延びる配線は全ユニット１４ａ～１４ｄの出力レジスタ１８及びコーナーレジスタ２４に共通のものであり、全ユニット１４ａ～１４ｄの出力レジスタ１８及びコーナーレジスタ２４に接続されている。端子Ｐ１～Ｐ３からの三相のクロック信号が与えられることによって、出力レジスタ１８及びコーナーレジスタ２４は、電荷を転送する。これら端子Ｐ１～Ｐ３から延びる配線は、更に、ダミーの出力レジスタ１８ｄ及びダミーのコーナーレジスタ２４ｄに対しても共通のものであり、これら出力レジスタ１８ｄ及びコーナーレジスタ２４ｄにも接続されている。
　端子ＰＭ１～ＰＭ３は、全ユニット１４ａ～１４ｄの増倍レジスタ２０に三相のクロック信号を入力するための端子である。また、端子ＰＤＣは、増倍レジスタ２０に障壁を形成するためのＤＣ電圧が入力される端子である。端子ＰＭ１～ＰＭ３及びＰＤＣから延びる配線は、全ユニット１４ａ～１４ｄの増倍レジスタ２０に共通のものであり、全ユニット１４ａ～１４ｄの増倍レジスタ２０に接続されている。これら端子ＰＭ１～ＰＭ３及びＰＤＣから延びる配線は、更に、ダミーの増倍レジスタ２０ｄにも共通のものであり、当該増倍レジスタ２０ｄにも接続されている。
　アンプ２２及び２２ｄは、リセットゲート端子ＲＧ、リセットドレイン端子ＲＤ、出力ドレイン端子ＯＤ、及び、出力ソース端子ＯＳを有している。また、アンプ２２及び２２ｄのＦＤ領域と増倍レジスタ２０の最終段との間には、出力ゲート端子ＯＧが設けられている。
　端子ＲＧはアンプ２２及び２２ｄのリセットトランジスタのゲートにリセットパルスを与えるための端子である。端子ＲＧにリセットパルスが与えられることにより、ＦＤ領域に蓄積された電荷がリセットトランジスタのドレインに接続された端子ＲＤから排出される。端子ＲＤ及びＯＤには、所定の電源電圧が与えられる。端子ＯＧには、増倍レジスタからの電荷を転送する際にＯＮ信号が与えられる。これにより、増倍レジスタからの電荷がＦＤ領域に送られる。端子ＯＳからは、増幅された信号が出力される。
　本固体撮像装置１０では、アンプ２２及び２２ｄの同一の端子には同一の信号が与えられるが、隣接するアンプ間でのクロストークを防止するために、配線は共通化されていない。
　以上説明した固体撮像装置１０では、複数のユニット１４ａ～１４ｄのうち両端のユニット１４ａ及び１４ｄの近傍にある第１のダミー領域Ｒ１及び第２のダミー領域Ｒ２のそれぞれに、増倍レジスタ２０ｄ及びアンプ２２ｄが設けられている。そして、増倍レジスタ２０ｄ及びアンプ２２ｄにも、ユニット１４ａ～１４ｄの増倍レジスタ２０及びアンプ２２と同様に信号が与えられる。これにより、増倍レジスタ２０ｄ及びアンプ２２ｄが、増倍レジスタ２０及びアンプ２２と同様に発熱する。したがって、両端のユニット１４ａ及び１４ｄの温度と、それ以外のユニット１４ｂ及び１４ｃの温度との差異が小さくなる。故に、固体撮像装置１０では、ユニット１４ａ～１４ｄ間のゲインの差異が小さくなる。
　なお、本発明は上記した本実施形態に限定されることなく種々の変形が可能である。例えば、本発明の固体撮像装置は、ダミーの出力レジスタ及びダミーのコーナーレジスタを有していなくてもよい。これは、出力レジスタ及びコーナーレジスタの発熱が、増倍レジスタやアンプに対して小さいからである。また、本発明の固体撮像装置は、三相駆動型のものに限定されるものではなく、例えば四相駆動など、種々の駆動方式を採用することができる。
　１０…固体撮像装置、１２…撮像領域、１４ａ～１４ｄ…ユニット、１６…電荷蓄積領域、１８…出力レジスタ、１８ｄ…出力レジスタ（ダミー）、２０…増倍レジスタ、２０ｄ…増倍レジスタ（ダミー）、２２…アンプ、２２ｄ…アンプ（ダミー）、２４…コーナーレジスタ、２４ｄ…コーナーレジスタ（ダミー）、ＯＤ…出力ドレイン端子、ＯＧ…出力ゲート端子、ＯＳ…出力ソース端子、ＲＤ…リセットドレイン端子、ＲＧ…リセットゲート端子、Ｐ１～Ｐ３…端子、ＰＤＣ…端子、ＰＭ１～ＰＭ３…端子、Ｒ…領域、Ｒ１…第１のダミー領域、Ｒ２…第２のダミー領域。

Claims (1)

  1. 　マルチポート型の固体撮像装置であって、
    　複数の画素列を含む撮像領域と、
    　前記撮像領域からの電荷に基づく信号を生成する複数のユニットであって、前記複数の画素列が配列された方向に配列された該複数のユニットと、
    を備え、
    　前記複数のユニットの各々は、
    　　前記複数の画素列のうち一以上の対応の画素列からの電荷を転送する出力レジスタと、
    　　前記出力レジスタからの電荷を受けて増倍された電荷を生成する増倍レジスタと、
    　　前記増倍レジスタからの増倍された電荷に基づく信号を生成するアンプと、
    　を有しており、
    　該固体撮像装置は、
    　前記複数のユニットが設けられた領域と、該領域の前記方向における両側に位置する第１のダミー領域と第２のダミー領域と、を含み、
    　前記第１のダミー領域と前記第２のダミー領域のそれぞれに、増倍レジスタ及びアンプを備えている、
    固体撮像装置。
PCT/JP2010/050777 2009-01-30 2010-01-22 固体撮像装置 WO2010087278A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
EP10735747A EP2247099B1 (en) 2009-01-30 2010-01-22 Solid-state imaging device
KR1020107015311A KR101178670B1 (ko) 2009-01-30 2010-01-22 고체 촬상 장치
US12/920,142 US8367999B2 (en) 2009-01-30 2010-01-22 Solid state imaging device comprising dummy regions each containing a multiplication register and an amplifier
AT10735747T ATE550874T1 (de) 2009-01-30 2010-01-22 Festkörperabbildungsvorrichtung
CN2010800011468A CN101960837B (zh) 2009-01-30 2010-01-22 固体摄像装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009020457A JP5237843B2 (ja) 2009-01-30 2009-01-30 固体撮像装置
JP2009-020457 2009-01-30

Publications (1)

Publication Number Publication Date
WO2010087278A1 true WO2010087278A1 (ja) 2010-08-05

Family

ID=42395540

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/050777 WO2010087278A1 (ja) 2009-01-30 2010-01-22 固体撮像装置

Country Status (8)

Country Link
US (1) US8367999B2 (ja)
EP (1) EP2247099B1 (ja)
JP (1) JP5237843B2 (ja)
KR (1) KR101178670B1 (ja)
CN (1) CN101960837B (ja)
AT (1) ATE550874T1 (ja)
TW (1) TWI481257B (ja)
WO (1) WO2010087278A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5330001B2 (ja) * 2009-01-30 2013-10-30 浜松ホトニクス株式会社 固体撮像装置
US8773563B2 (en) 2011-05-25 2014-07-08 Truesense Imaging, Inc. Multi-purpose architecture for CCD image sensors
US8411189B2 (en) * 2011-05-25 2013-04-02 Truesense Imaging, Inc. Multi-purpose architecture for CCD image sensors
US8800130B2 (en) 2011-05-25 2014-08-12 Truesense Imaging, Inc. Methods for producing image sensors having multi-purpose architecture
CN104767945B (zh) * 2015-04-14 2018-02-06 中国电子科技集团公司第四十四研究所 能提高emccd转移效率的驱动电路
CN106601767B (zh) * 2016-12-02 2019-06-04 中国电子科技集团公司第四十四研究所 能缩减电极信号延迟的正照帧转移ccd

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09186937A (ja) * 1995-12-27 1997-07-15 Nec Corp 固体撮像装置
JPH10304256A (ja) * 1997-03-22 1998-11-13 Eev Ltd Ｃｃｄイメージャ
JP2000299818A (ja) * 1999-04-14 2000-10-24 Nippon Hoso Kyokai <Nhk> Ｃｃｄ型撮像素子の駆動方法およびｃｃｄ型撮像装置
JP2001119010A (ja) * 1999-10-18 2001-04-27 Nikon Corp マルチ出力固体撮像装置
JP2006201044A (ja) * 2005-01-21 2006-08-03 Hitachi High-Technologies Corp 欠陥検査方法及びその装置
JP2007124675A (ja) 2005-10-24 2007-05-17 E2V Technologies (Uk) Ltd 利得計測構造体

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8901200D0 (en) 1989-01-19 1989-03-15 Eev Ltd Camera using imaging array
KR100298039B1 (ko) * 1991-07-11 2001-10-24 윌리엄 비. 켐플러 전하증배장치및그제조방법
US6278142B1 (en) * 1999-08-30 2001-08-21 Isetex, Inc Semiconductor image intensifier
JP5026641B2 (ja) 2000-04-28 2012-09-12 テキサス インスツルメンツ インコーポレイテッド 固体撮像センサ
GB2371403B (en) * 2001-01-18 2005-07-27 Marconi Applied Techn Ltd Solid state imager arrangements
US7420605B2 (en) * 2001-01-18 2008-09-02 E2V Technologies (Uk) Limited Solid state imager arrangements
US7190400B2 (en) * 2001-06-04 2007-03-13 Texas Instruments Incorporated Charge multiplier with logarithmic dynamic range compression implemented in charge domain
JP3689866B2 (ja) * 2002-05-30 2005-08-31 日本テキサス・インスツルメンツ株式会社 Ｃｍｄ及びｃｍｄ搭載ｃｃｄ装置
US6791858B2 (en) * 2002-08-26 2004-09-14 Micron Technology, Inc. Power reduction in CMOS imagers by trimming of master current reference
US20050029553A1 (en) * 2003-08-04 2005-02-10 Jaroslav Hynecek Clocked barrier virtual phase charge coupled device image sensor
GB2413007A (en) * 2004-04-07 2005-10-12 E2V Tech Uk Ltd Multiplication register for amplifying signal charge
CN100539650C (zh) * 2004-07-20 2009-09-09 株式会社岛津制作所 固体摄像装置、摄像装置和摄像元件
JP4442608B2 (ja) 2004-07-20 2010-03-31 株式会社島津製作所 固体撮像装置、撮像装置並びに撮像素子
GB0503827D0 (en) * 2005-02-24 2005-04-06 E2V Tech Uk Ltd Enhanced spectral range imaging sensor
JP4687155B2 (ja) * 2005-03-09 2011-05-25 ソニー株式会社 固体撮像装置およびその駆動方法
GB2424758A (en) * 2005-03-31 2006-10-04 E2V Tech CCD device
US7755685B2 (en) * 2007-09-28 2010-07-13 Sarnoff Corporation Electron multiplication CMOS imager
JP5346605B2 (ja) * 2009-01-30 2013-11-20 浜松ホトニクス株式会社 固体撮像装置
GB2468668B (en) * 2009-03-17 2014-07-16 E2V Tech Uk Ltd CCD imaging array with extended dynamic range

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09186937A (ja) * 1995-12-27 1997-07-15 Nec Corp 固体撮像装置
JPH10304256A (ja) * 1997-03-22 1998-11-13 Eev Ltd Ｃｃｄイメージャ
JP3862850B2 (ja) 1997-03-22 2006-12-27 イー２ヴイ テクノロジーズ （ユーケイ） リミテッド Ｃｃｄイメージャ
JP2000299818A (ja) * 1999-04-14 2000-10-24 Nippon Hoso Kyokai <Nhk> Ｃｃｄ型撮像素子の駆動方法およびｃｃｄ型撮像装置
JP2001119010A (ja) * 1999-10-18 2001-04-27 Nikon Corp マルチ出力固体撮像装置
JP2006201044A (ja) * 2005-01-21 2006-08-03 Hitachi High-Technologies Corp 欠陥検査方法及びその装置
JP2007124675A (ja) 2005-10-24 2007-05-17 E2V Technologies (Uk) Ltd 利得計測構造体

Also Published As

Publication number Publication date
JP2010178194A (ja) 2010-08-12
TWI481257B (zh) 2015-04-11
KR20100109550A (ko) 2010-10-08
EP2247099A4 (en) 2011-03-23
EP2247099A1 (en) 2010-11-03
US8367999B2 (en) 2013-02-05
CN101960837B (zh) 2012-11-28
US20110031377A1 (en) 2011-02-10
ATE550874T1 (de) 2012-04-15
JP5237843B2 (ja) 2013-07-17
EP2247099B1 (en) 2012-03-21
TW201127031A (en) 2011-08-01
KR101178670B1 (ko) 2012-08-30
CN101960837A (zh) 2011-01-26

Similar Documents

Publication Publication Date Title
JP4818018B2 (ja) 光電変換装置及びそれを用いた撮像システム
KR101045117B1 (ko) 고체 촬상 장치
JP5764783B2 (ja) 固体撮像装置
JP5237843B2 (ja) 固体撮像装置
WO2015194390A1 (ja) 固体撮像装置および電子機器
JP2008219391A (ja) 光電変換装置およびそれを用いた撮像システム
WO2010087288A1 (ja) 固体撮像装置
JP5764784B2 (ja) 固体撮像装置
EP2249390B1 (en) Solid-state imaging device
JP2009065272A (ja) 固体撮像装置
WO2007108129A1 (ja) 固体撮像素子
JP2006210468A (ja) 固体撮像装置
JP5346605B2 (ja) 固体撮像装置
JP2005223559A (ja) 固体撮像装置
JP2020005131A (ja) 固体撮像素子及び撮像システム
JP4330579B2 (ja) 固体撮像装置
JP2006222356A (ja) 固体撮像装置
JP5914612B2 (ja) 固体撮像装置およびカメラ
JP4156424B2 (ja) 固体撮像装置の駆動方法
JP2009260702A (ja) 固体撮像素子、撮像装置、及び固体撮像素子の制御方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201080001146.8

Country of ref document: CN

ENP Entry into the national phase

Ref document number: 20107015311

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 2010735747

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 12920142

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10735747

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE