WO2010027044A1 - 基板、エピタキシャル層付基板およびそれらの製造方法 - Google Patents

基板、エピタキシャル層付基板およびそれらの製造方法 Download PDF

Info

Publication number
WO2010027044A1
WO2010027044A1 PCT/JP2009/065472 JP2009065472W WO2010027044A1 WO 2010027044 A1 WO2010027044 A1 WO 2010027044A1 JP 2009065472 W JP2009065472 W JP 2009065472W WO 2010027044 A1 WO2010027044 A1 WO 2010027044A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
manufacturing
ingot
epitaxial layer
work
Prior art date
Application number
PCT/JP2009/065472
Other languages
English (en)
French (fr)
Inventor
直樹 松本
Original Assignee
住友電気工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 住友電気工業株式会社 filed Critical 住友電気工業株式会社
Priority to US13/062,590 priority Critical patent/US8268643B2/en
Priority to CN2009801351144A priority patent/CN102149857A/zh
Publication of WO2010027044A1 publication Critical patent/WO2010027044A1/ja
Priority to US13/595,583 priority patent/US8592948B2/en

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments

Definitions

  • the present invention relates to a substrate, a substrate with an epitaxial layer, and a manufacturing method thereof, and more specifically, relates to a substrate capable of simplifying a processing process and reducing the cost, a substrate with an epitaxial layer, and a manufacturing method thereof.
  • Patent Document 1 Japanese Patent No. 2842307
  • Patent Document 2 Japanese Patent Application Laid-Open No. 2006-190909
  • Patent Document 4 stress due to a work-affected layer formed by grinding or polishing the main surface of a GaN substrate is partially applied by etching the work-affected layer. It is proposed to control the substrate by removing it and to suppress the warpage of the substrate as a result.
  • the substrate When the substrate is warped as described above, when an epitaxial layer is grown on the main surface of the substrate, a reaction gas is generated between the susceptor surface on which the substrate is mounted and the back surface of the substrate (the back surface opposite to the main surface). In some cases, the epitaxial layer grows abnormally on the back surface. Even if such abnormal growth of the epitaxial layer does not occur, the substrate temperature during film formation may vary within the main surface due to the warp of the substrate. Such variations in temperature cause variations in the characteristics of the resulting epitaxial layer, resulting in variations in the characteristics of elements obtained from the substrate (for example, when manufacturing laser diodes, etc.) Variation of the emission wavelength of the laser diode).
  • the warped shape of the substrate after processing may vary depending on the variation in the thickness of the wax that attaches the substrate to the processing jig or the distribution of the thickness of the work-affected layer in the substrate. That is, the warped shape of the substrate after processing is not constant on the main surface side as a convex shape, a concave shape, or a saddle shape, and the size of the warpage varies.
  • the substrate obtained by heteroepitaxial growth of a compound semiconductor such as gallium nitride on the surface of a heterogeneous substrate was obtained due to the difference in thermal expansion coefficient and lattice mismatch between the compound semiconductor and the heterogeneous substrate.
  • the substrate was often greatly warped.
  • the shape of the substrate was not constant as described above, and the warpage was varied.
  • the present invention has been made to solve the above-described problems, and an object of the present invention is to provide a substrate whose shape is controlled at a low cost, and an epitaxial layer with an epitaxial layer formed on the substrate. It is to provide a substrate and a manufacturing method thereof.
  • the inventor does not control the shape of the substrate by adding a process such as etching to the substrate after slicing as in the prior art, but by examining the conditions of the slicing step itself,
  • the present invention was completed as a result of diligent research based on the idea of improving surface properties. That is, by adjusting the conditions of the slicing process so that the arithmetic average roughness Ra of the substrate after processing falls within a predetermined value range described later, the shape and surface properties of the substrate after slicing are suitable for the growth of the epitaxial layer.
  • the inventor has obtained the knowledge that it can be achieved.
  • the substrate manufacturing method includes a step of preparing an ingot made of gallium nitride (GaN) and a step of slicing the ingot to obtain a substrate made of gallium nitride.
  • the arithmetic average roughness Ra of the main surface of the substrate after slicing is 0.05 ⁇ m or more and 1 ⁇ m or less on the 10 mm line.
  • the thickness of the work-affected layer is thin, when forming an epitaxial layer on the surface of the obtained substrate, a good film quality can be obtained without performing a polishing process particularly for removing the work-affected layer.
  • An epitaxial layer can be formed.
  • the grinding / polishing step for removing the work-affected layer can be omitted, a substrate for forming the epitaxial layer can be manufactured at a lower cost than before.
  • the grinding / polishing process is not performed as described above, it is not necessary to secure a machining allowance for the grinding process.
  • a GaN ingot can be used more effectively than before (for example, a larger number of substrates can be obtained from a GaN ingot if the substrates have the same thickness).
  • the lower limit of the arithmetic average roughness Ra of the main surface of the substrate is set to 0.05 ⁇ m because when the slice is made so that the roughness Ra of the main surface of the substrate after the slicing step is less than 0.05 ⁇ m, This is because the processing efficiency is lowered, and the adverse effect that the warpage of the substrate after slicing is increased is significant.
  • the upper limit of the roughness Ra is set to 1 ⁇ m. When the roughness Ra is larger than the upper limit value, when the epitaxial layer is formed on the main surface of the substrate, the quality of the epitaxial layer is significantly deteriorated. Because.
  • the roughness Ra is more preferably 0.05 ⁇ m or more and 0.6 ⁇ m or less, and still more preferably 0.05 ⁇ m or more and 0.3 ⁇ m or less.
  • a method of manufacturing a substrate with an epitaxial layer according to the present invention includes a step of preparing a substrate using the substrate manufacturing method, a step of removing a work-affected layer from the main surface of the substrate by vapor phase etching, and a work-affected layer. Forming an epitaxial layer made of a gallium nitride-based semiconductor on the main surface of the substrate from which is removed.
  • a method of manufacturing a substrate with an epitaxial layer according to the present invention includes a step of preparing a substrate using the method of manufacturing a substrate, a step of removing a work-affected layer from the main surface of the substrate, and a work-affected layer removed. Forming an epitaxial layer made of a gallium nitride based semiconductor on the main surface of the substrate.
  • the work-affected layer can be surely removed by etching or the like in the process of removing the work-affected layer in advance. (Therefore, it is not necessary to perform vapor phase etching or the like as a pretreatment in the step of forming the epitaxial layer.) Therefore, the time required for the film forming step (step of forming the epitaxial layer) in the manufacturing process of the substrate with the epitaxial layer is reduced. It becomes possible to shorten.
  • a method of manufacturing a substrate with an epitaxial layer according to the present invention includes a step of preparing a substrate using the method of manufacturing a substrate, a step of removing a work-affected layer from the main surface of the substrate, and a step of polishing the substrate. Forming an epitaxial layer made of a gallium nitride based semiconductor on the main surface of the substrate after being polished. Prior to the polishing step, a step of removing the work-affected layer from the main surface of the substrate may be performed.
  • the flatness of the substrate can be improved by polishing before forming the epitaxial layer.
  • the possibility that the film quality of the formed epitaxial layer is deteriorated due to the poor flatness of the substrate can be reduced.
  • the step of removing the work-affected layer is performed in advance, the work-affected layer can be surely removed by etching in the step of removing the work-affected layer. (Therefore, it is not necessary to perform vapor phase etching or the like as a pretreatment in the step of forming the epitaxial layer.) Therefore, the time required for the film forming step (step of forming the epitaxial layer) in the manufacturing process of the substrate with the epitaxial layer is reduced. It becomes possible to shorten.
  • the substrate with an epitaxial layer according to the present invention is a substrate with an epitaxial layer manufactured by using the method for manufacturing a substrate with an epitaxial layer. In this case, since it is manufactured by the manufacturing method as described above, a low-cost substrate with an epitaxial layer can be obtained.
  • the substrate according to the present invention is a substrate manufactured using the above-described substrate manufacturing method. In this case, since it is manufactured by the manufacturing method as described above, a low-cost substrate can be obtained.
  • the substrate according to the present invention is a substrate made of gallium nitride, and the surface roughness Ra of the main surface is 0.05 ⁇ m or more and 1 ⁇ m or less on a 10 mm line.
  • a work-affected layer is formed on the main surface.
  • the maximum depth of the work-affected layer is 10 ⁇ m or less, and the average depth of the work-affected layer is 5 ⁇ m or less.
  • the work-affected layer can be easily removed by pretreatment (vapor phase etching) in the epitaxial layer forming step, and the surface roughness of the substrate is sufficiently small, so that an epitaxial layer having a good film quality is formed on the substrate. be able to. For this reason, if the board
  • a substrate that can be used as a substrate for forming an epitaxial layer without performing grinding or the like for shape control or the like is provided.
  • the used substrate with an epitaxial layer can be obtained at low cost.
  • FIG. 3 is a flowchart for explaining a substrate manufacturing process in the substrate manufacturing method shown in FIG. 1.
  • 3 is a flowchart for explaining a film forming step in the method for manufacturing the substrate shown in FIG. 1.
  • FIG. 5 is an enlarged schematic perspective view showing a state where a plurality of ingots are attached to a work support in the multi-wire saw device shown in FIG. 4.
  • It is a schematic diagram for demonstrating the slice state of the ingot in a slicing process.
  • FIG. 1 is a flowchart for explaining a method of manufacturing a substrate with an epitaxial layer according to the present invention.
  • FIG. 2 is a flowchart for explaining a substrate manufacturing process in the substrate manufacturing method shown in FIG.
  • FIG. 3 is a flowchart for explaining a film forming process in the substrate manufacturing method shown in FIG.
  • FIGS. 1 to 3 a method of manufacturing a substrate with an epitaxial layer according to the present invention will be described.
  • a substrate manufacturing step S100
  • a substrate made of gallium nitride GaN
  • an ingot growth step S110
  • an ingot made of GaN is manufactured using an arbitrary method.
  • an ingot manufacturing method for example, an ingot made of GaN may be grown using a hydride vapor phase epitaxy method (HVPE method).
  • a mask pattern made of SiO 2 may be formed on a (111) substrate of gallium arsenide (GaAs), and a GaN layer may be grown on the substrate by HVPE. Details will be described later. Further, as a method for growing an ingot made of GaN, a method other than the above-described HVPE method may be used.
  • the GaN ingot may be formed using a high pressure melting method, a sublimation method, a flux method, an ammonothermal method, or the like.
  • a substrate having a (0001) plane as a main surface, a diameter of 50 mm, and a thickness of 12 mm for example, may be used.
  • the size and shape such as the crystal orientation, thickness and diameter of the main surface crystal in the ingot are not particularly limited.
  • FIG. 2 a slicing step (S120) is performed.
  • the ingot prepared in the step (S110) is sliced using the multi-wire saw device 1 as shown in FIG.
  • FIG. 4 is a schematic perspective view showing the multi-wire saw device.
  • FIG. 5 is an enlarged schematic perspective view showing a state where a plurality of ingots are attached to the work support in the multi-wire saw device shown in FIG. With reference to FIG. 4 and FIG. 5, the multi-wire saw apparatus 1 used in a slice process (S120) is demonstrated.
  • the multi-wire saw device 1 includes a work support base 11, guide rollers 12a to 12c, a slurry nozzle 13, and a wire row 21. Each component of the multi-wire saw device 1 described above is supported by a housing (not shown).
  • the workpiece support 11 is a member for supporting one or a plurality of ingots 3 that are workpieces (workpieces).
  • the workpiece support 11 can be made of stainless steel, for example.
  • the work support 11 is arranged below the other components (guide rollers 12a to 12c, slurry nozzle 13, wire row 21). That is, the three guide rollers 12a to 12c are respectively arranged at the positions of the vertices of the triangle in the vertical plane, and the slurry nozzle 13 is arranged between the guide rollers 12a to 12c.
  • a wire 22 is wound around the guide rollers 12a to 12c so as to form a wire row 21.
  • the workpiece support 11 is disposed on the side opposite to the side where the slurry nozzle 13 is located as viewed from the wire row 21 extending from the guide roller 12a toward the guide roller 12b.
  • a plurality of ingots 3 and a plurality of carbon support materials 31 fixed to the ingots 3 are fixed on the work support base 11.
  • the plurality of ingots 3 are respectively fixed above the workpiece support base 11 via support members 31.
  • the work support 11 is mounted on a moving table (not shown). When the moving table moves vertically upward (in the direction indicated by arrow A in FIG. 4), the ingot 3 is sent vertically upward.
  • the guide rollers 12a to 12c are rotating bodies each having a substantially cylindrical outer shape.
  • the rotation axes of the guide rollers 12a to 12c are arranged so as to be orthogonal to the vertical direction (the direction indicated by the arrow A) and parallel to each other.
  • the guide roller 12a and the guide roller 12b are arranged apart from each other on the left and right of the vertical line passing through the workpiece support base 11.
  • the guide roller 12 c is disposed above the guide roller 12 a and the guide roller 12 b and on a vertical line passing through the work support 11.
  • the slurry nozzle 13 is disposed between the workpiece support 11 and the guide roller 12c.
  • the outer peripheral surfaces of the guide rollers 12a to 12c are made of a resin such as urethane or ultra high molecular polyethylene.
  • a plurality of grooves extending in the circumferential direction are formed at equal intervals on the outer peripheral surfaces of the guide rollers 12a to 12c.
  • a wire row 21 is formed by spirally winding a single wire 22 in the plurality of grooves of the guide rollers 12a to 12c.
  • the wire 22 reciprocates in two directions (the direction indicated by the arrow B in FIG. 4) when the guide rollers 12a to 12c alternately repeat forward rotation and reverse rotation.
  • the portion that travels on the lower end side (work support table 11 side) of the guide rollers 12a and 12b moves in the direction indicated by the arrow A by the movement of the work support table 11.
  • the slurry nozzle 13 injects, for example, an abrasive liquid (slurry) in which free abrasive grains are mixed in wrapping oil toward the wire 22 and the ingot 3.
  • abrasive liquid slurry
  • diamond abrasive grains can be used as the loose abrasive grains.
  • free abrasive grains in addition to the diamond described above, boron carbide (B 4 C), silicon carbide (SiC), alumina (Al 2 O 3 ), silicon nitride (Si 3 N 4 ), and sialon hardness such as sialon Oxides, carbides, nitrides, and composite oxides exhibiting high hardness can be used.
  • the wire 22 for example, a brass-plated steel wire can be used as the wire 22.
  • the ingot 3 slicing step (S120) the case of using the multi-wire saw device 1 as described above has been described, but the ingot 3 may be sliced using a single wire saw. Moreover, you may implement a slicing process (S120) using the fixed abrasive wire which fixed the diamond abrasive grain to the wire 22. FIG. Further, the wire 22 may be swung while the wire 22 is reciprocating.
  • the above-described apparatus is a method of slicing while raising the ingot 3 toward the three wires 22, but the moving direction of the ingot 3 may be different, for example, a method of slicing while lowering the ingot 3. But you can.
  • a first orientation flat (OF) surface 3a indicating the cleavage direction of the ingot 3 and a second OF surface 3b smaller than the first OF surface 3a are formed in advance on the outer peripheral surface of the plurality of ingots 3 that are the workpieces. Teku. And the some ingot 3 is attached to the workpiece
  • the plurality of ingots 3 are arranged along the central axis direction so that the main surfaces face each other (or the main surfaces come into contact with each other).
  • the ingot 3 is attached to the work support 11 so that the central axis direction is orthogonal to the vertical direction indicated by the arrow A in FIG. 4 and the traveling direction of the wire 22 indicated by the arrow B.
  • the plurality of ingots 3 are placed on the workpiece support 11 so that the first OF surface 3a faces the feeding direction indicated by the arrow A (that is, the first OF surface 3a and the arrow A indicating the feeding direction are substantially orthogonal). You may install in.
  • the ingot 3 is preferably fixed to the workpiece support 11 so that the (0001) plane of the ingot 3 is parallel to the feeding direction indicated by the arrow A and the traveling direction of the wire 22 indicated by the arrow B.
  • the formation positions of the first OF surface 3a and the second OF surface 3b can be arbitrarily determined, but the first OF surface 3a is orthogonal to the ⁇ 11-20> direction of the ingot 3 (that is, the ingot 3 (along the (11-20) plane).
  • the second OF surface 3b may be formed, for example, so as to be orthogonal to the ⁇ 1-100> direction of the ingot 3 (that is, along the (1-100) surface of the ingot 3).
  • the ingot 3 can be fixed to the work support 11 so that the direction forms a predetermined angle.
  • the angle between the direction indicated by the arrow B which is the traveling direction of the wire 22 and the first OF surface 3a ((1-100) surface) may be set to a predetermined angle.
  • the ingot 3 is fixed to the work support 11 so that the traveling direction of the wire 22 indicated by the arrow B is parallel to the first OF surface 3a. . If it does in this way, the sending direction (direction shown by arrow A) of ingot 3 and the 1st OF surface 3a will intersect perpendicularly. As a result, the ingot 3 is cut from the first OF surface 3a.
  • the ingot 3 is moved in the direction indicated by the arrow A at a substantially constant speed while supplying the slurry from the slurry nozzle 13.
  • the ingot 3 is sliced into a plate-like substrate having a thickness corresponding to the interval between the wires 22 of the wire row 21. In this way, the slicing step (S120) is performed.
  • a cleaning step (S130) is performed.
  • cleaning is performed to remove slurry and other foreign substances from the surface of the GaN substrate formed in the slicing step (S120).
  • a cleaning method any conventionally known method can be used.
  • the GaN substrate according to the present invention can be obtained.
  • the substrate obtained as shown in FIG. 6 has a shape that is convex toward the Ga atom plane 4 side of the ingot 3.
  • FIG. 6 is a schematic diagram for explaining a slice state of the ingot in the slicing step.
  • a convex substrate is cut out on the Ga atom plane 4 side under almost all slicing conditions.
  • the atoms exposed on the outermost surface are different between the front surface side and the back surface side. That is, the Ga atom surface 4 (surface on which Ga atoms are exposed on the outermost surface) of the ingot 3 shown in FIG. 6 is very chemically stable and has high hardness.
  • the N atom surface 5 (the surface where N atoms are exposed on the outermost surface) on the back surface side is relatively inferior to the Ga atom surface 4 and has a relatively low hardness.
  • the N atomic plane can be wet-etched with a strong alkaline solution such as KOH, but such wet etching is difficult for the Ga atomic plane 4.
  • the rigidity of the wire 22 is compared with the rigidity of the blade saw as compared with the case where a blade saw such as an inner peripheral blade is used. Therefore, due to the difference in hardness between the front and back surfaces of the ingot 3, the wire 22 tends to escape toward the Ga atom plane 4 according to the processing load during processing. As a result, the wire 22 is displaced during slicing as shown by the locus 7 in FIG. Such displacement of the wire 22 occurs remarkably when the slice speed is higher. In particular, when the average processing speed is 0.7 ⁇ m / H or more, the sliced substrate has a convex shape toward the Ga atom plane 4 (to the surface) as shown in FIG.
  • the processing speed is reduced, and thus a substrate that does not necessarily have a convex shape toward the Ga atom plane side may be obtained. To do.
  • the processing speed is too high, the degree of warpage of the substrate obtained by slicing becomes large, and deep saw marks may be locally generated on the substrate surface.
  • an average processing speed shall be 2.5 micrometers / H or less, for example.
  • diamond abrasive grains are used for the abrasive grains contained in the slurry. Those using single crystal diamond as diamond abrasive grains are preferred. Moreover, about the particle size of an abrasive grain, it is preferable that an average particle diameter is 0.5 micrometer or more and 40 micrometers or less. Moreover, it is preferable that the ratio of the length of the relatively long long side on the widest surface of the diamond abrasive grain to the relatively short short side intersecting the long side is 1.3 or more. However, the ratio of the lengths is more preferably 1.4 or more and 2.5 or less.
  • the value of the ratio is larger than 2.0, when the diamond abrasive grains are impacted during processing, the diamond abrasive grains are easily crushed and the particle diameter is reduced. When the grain size of the diamond abrasive grains is reduced, the cutting edge of the abrasive grains is reduced. For this reason, the processing efficiency at the time of implementing a slice process (S120) falls. As a result, it is considered that the work-affected layer 15 described later is formed deeper than the desired depth.
  • FIG. 7 is a partial cross-sectional schematic diagram for explaining the cross-sectional structure of the substrate obtained in the substrate manufacturing step (S100).
  • the depth of the work-affected layer 15 (the thickness of the work-affected layer 15) becomes sufficiently small in the substrate 10 obtained by the present invention. ing.
  • the maximum depth of the work-affected layer 15 is 10 ⁇ m or less, and the average depth of the work-affected layer 15 is 5 ⁇ m or less.
  • the surface roughness Ra of the main surface (Ga atom plane 4 and N atom plane 5 shown in FIG. 7) is 0.05 ⁇ m or more and 1 ⁇ m or less on the 10 mm line.
  • the wire saw extending direction (direction indicated by arrow B in FIG. 4) when slicing is performed using the wire saw and the direction perpendicular to the extending direction (FIG. 4).
  • Anisotropy exists in the roughness of the surface of the substrate 10 in the direction indicated by the arrow A). This point will be described in more detail with reference to FIG.
  • FIG. 8 is a schematic diagram for explaining the anisotropy of the surface roughness of the obtained substrate.
  • the wire saw was running in the direction along the extending direction of wire 22 shown in FIG. 4 (the direction indicated by arrow 16). Can be recognized.
  • the direction indicated by the arrow 17 that is a direction along the extending direction (traveling direction) of the wire 22 and the direction indicated by the arrow 18 that is a direction perpendicular to the direction indicated by the arrow 17, the surface roughness Differences occur in the values of the indicators. Specifically, at least one of arithmetic average roughness Ra, maximum height Rz, and ten-point average roughness Rzjis measured in a direction along the direction indicated by arrow 18 is measured in the direction indicated by arrow 17.
  • the value is larger than the value of the index.
  • the direction indicated by the arrow 18 of the substrate 10 is the ⁇ 11-20> direction of the GaN crystal
  • the direction indicated by the arrow 17 is the ⁇ 1-100> direction of the GaN crystal.
  • FIG. 9 is a schematic diagram for explaining the definitions of plus and minus of the direction of warping in the substrate.
  • the shape of the warp convex toward the Ga atom plane 4 in the substrate 10 is defined as the warp direction plus (+).
  • a warp state in which the Ga atom plane 4 side has a concave shape that is, a convex shape toward the N atom plane 5 side
  • ⁇ a warp direction minus
  • the warp height H at this time is defined as shown in the upper part of FIG. Specifically, in a state where the substrate 10 is placed on the surface plate surface 19 with the Ga atom surface 4 facing upward, the position farthest from the surface plate surface 19 on the N atom surface 5 (back surface) of the substrate 10 and the surface plate The distance from the surface 19 is defined as a warp height H. Further, when the warping direction is negative, it is defined as shown in the lower part of FIG. Specifically, the substrate 10 is placed on the surface plate surface 19 so that the Ga atom surface 4 is on the front surface side, and the most constant of the outer peripheral portions (back surface end portions 8) of the N atom surface 5 of the substrate 10.
  • the distance between the position away from the board surface 19 and the surface board surface 19 is defined as the warp height H.
  • the shape of the substrate 10 obtained in the substrate manufacturing step (S100) described above is a convex shape on the Ga atom plane 4 side, and the warp height H of the substrate 10 is 0 ⁇ m. It is over 50 sheets.
  • the film forming step (S200) is performed as shown in FIG.
  • an epitaxial film is formed on the substrate 10 obtained in the substrate manufacturing step (S100).
  • the contents of the film forming step (S200) will be described in more detail with reference to FIG.
  • a pretreatment step (S210) is first performed.
  • the surface of the substrate 10 is vapor-phase etched by supplying hydrogen chloride (HCl) gas, ammonia (NH 3 ) gas, or the like with the substrate disposed inside the vapor phase growth apparatus. . Since the thickness of the work-affected layer in the substrate 10 obtained in the substrate manufacturing step (S100) is relatively thin, the work-affected layer is removed by such vapor phase etching. In this way, the pretreatment step (S210) is performed.
  • FIG. 10 is a schematic perspective view showing a substrate with an epitaxial layer according to the present invention.
  • the epitaxial layer-attached substrate 20 according to the present invention has an epitaxial layer 9 formed on the main surface of the substrate 10.
  • the surface state and the warp state after the slicing step (S120) are good.
  • the thickness of the work-affected layer is sufficiently thin. For this reason, it is possible to remove the work-affected layer with a thin surface only by performing the pretreatment step (S210) as described above, and the high-quality epitaxial layer 9 is formed by performing the epitaxial growth step (S220) as it is. be able to.
  • FIG. 11 is a flowchart for explaining a substrate manufacturing process constituting the second embodiment of the method for manufacturing a substrate with an epitaxial layer according to the present invention. With reference to FIG. 11, Embodiment 2 of the manufacturing method of the board
  • the process shown in FIG. 11 corresponds to the substrate manufacturing process (S100) shown in FIG.
  • the substrate with an epitaxial layer according to the present invention can be obtained by performing the film forming process (S200) shown in FIG. 1 and FIG.
  • the substrate manufacturing process in this embodiment basically has the same configuration as the substrate manufacturing process shown in FIG. 2, but the polishing process (S140) is performed after the cleaning process (S130). Different points are implemented.
  • this polishing step (S140) processing is performed on the surface (back surface: N atom surface, for example) opposite to the surface of the substrate on which the cleaning layer (S130) is formed.
  • any conventionally known method can be used.
  • a first abrasive for example, diamond abrasive grains
  • a first lubricant for example, ethylene glycol and water
  • the first surface plate and the polishing liquid are used to polish the surface of the substrate while supplying a polishing liquid containing a liquid including a first surface plate (for example, a tin alloy surface plate).
  • a polishing step may be performed.
  • a second lubricant for example, a tin alloy surface plate
  • a second abrasive for example, diamond abrasive grains
  • the second polishing step of polishing the substrate surface using the second surface plate in which the second abrasive is embedded is performed while supplying the same liquid as the first lubricant). Good.
  • the second abrasive is embedded in the second surface plate, so that the second abrasive does not aggregate during the polishing step. Therefore, the substrate surface can be polished and mirror-finished while suppressing generation of scratches on the substrate surface due to the aggregation of the abrasive.
  • the polishing step (S140) it is preferable to polish only the N atomic surface (back surface). This is because when the substrate 10 is polished, the front surface (Ga atom plane) of the substrate 10 is fixed to a plate with wax or the like, and the back surface of the substrate is polished. As a result, the shape of the substrate after polishing may vary. If such a polishing process is performed on both the front surface and the back surface of the substrate, the shape of the substrate after polishing (for example, the warping direction) may vary. Therefore, from the viewpoint of suppressing such variation in shape, it is preferable to perform the polishing process only on the back surface of the substrate.
  • a double-sided simultaneous polishing method that allows polishing without attaching the substrate to a plate or the like, and a method of polishing by fixing the substrate by vacuum suction are also conceivable, but in these methods, the amount of warpage of the substrate is large In such a case, the substrate may be cracked, which is not realistic.
  • polishing processing for example, mirror processing
  • the pretreatment step (S210) shown in FIG. 3 may not be performed, but the pretreatment step (S210) may be performed from the viewpoint of reliably removing the work-affected layer.
  • FIG. 12 is a flowchart for explaining a substrate manufacturing process constituting Embodiment 3 of the method for manufacturing the substrate with an epitaxial layer according to the present invention. With reference to FIG. 12, Embodiment 3 of the manufacturing method of the board
  • the third embodiment of the method for manufacturing a substrate with an epitaxial layer according to the present invention basically includes the same steps as the method for manufacturing the substrate with an epitaxial layer in the second embodiment described above, but the content of the substrate manufacturing step is one.
  • the department is different. That is, in the substrate manufacturing process shown in FIG. 12, the etching process (S150) is performed between the slicing process (S120) and the cleaning process (S130).
  • the other steps are basically the same as those in the second embodiment of the method for manufacturing the substrate with an epitaxial layer according to the present invention described above.
  • the work-affected layer formed on the surface of the substrate is removed.
  • the work-affected layer on the N atomic plane side can be etched using a strong alkali such as KOH or NaOH or phosphoric acid.
  • a strong alkali such as KOH or NaOH or phosphoric acid.
  • dry etching is used for the work-affected layer on the Ga atom plane side because the Ga atom plane is difficult to etch by wet etching.
  • dry etching conditions for example, a reactive ion etching apparatus can be used as equipment, and chlorine gas can be used as a reactive gas.
  • etching may be performed on both the front surface and the back surface of the substrate 10 (for example, the Ga atom surface 4 and the N atom surface 5). Moreover, in the said etching process (S150), you may etch only about a back surface (back surface on the opposite side to the surface which forms an epitaxial layer), and you may etch only about the surface. In the step shown in FIG. 12, the polishing step (S140) may not be performed.
  • the substrate with epitaxial layer 20 as shown in FIG. 10 can be obtained by further performing the film forming step (S200) shown in FIGS. .
  • the pretreatment step (S210) (see FIG. 3) in the film formation step (S200) can be omitted.
  • FIGS. 13 to 16 are schematic views for explaining an example of a method for producing a GaN ingot.
  • a GaAs substrate 25 as a heterogeneous substrate is prepared.
  • a mask layer 26 made of SiO 2 is formed on the surface of the GaAs substrate 25.
  • a plurality of window portions 27 arranged in a distributed manner are formed.
  • the planar shape of the window part 27 can be made into arbitrary shapes, it can be made into square shape, for example.
  • the arrangement of the window portions 27 in a plane may be a matrix.
  • the window portions 27 are arranged in a plurality of rows so that the window portions 27 are arranged along the [11-2] direction of the GaAs substrate. May be.
  • the windows 27 are arranged in a row of the windows 27 adjacent in the [ ⁇ 110] direction orthogonal to the [11-2] direction so that the arrangement of the windows 27 is shifted by a half pitch.
  • the mask layer 26 in which such a window portion 27 is formed can be formed using a conventionally known CVD method or photolithography method.
  • the GaN buffer layer 28 is formed inside the window portion 27 by the HVPE method under a relatively low temperature (for example, 450 ° C. or more and 500 ° C. or less).
  • the thickness of the GaN buffer layer 28 can be set to a value of 10 nm or more and less than 100 nm, for example.
  • the thickness of the mask layer 26 is set to a value of 100 nm or more and several 100 nm or less. Therefore, the GaN buffer layer 28 described above is thinner than the mask layer 26.
  • the GaN buffer layer 28 is formed in an isolated state inside the window portion 27.
  • a GaN epitaxial layer 29 (see FIG. 15) is formed by using the HVPE method under a relatively high temperature (for example, 800 ° C. or more and 1050 ° C. or less).
  • the GaN buffer layer 28 is crystallized.
  • produced in isolation inside the window part 27 mentioned above usually forms a hexagonal pyramid.
  • the hexagonal pyramid which consists of a GaN crystal grows gradually in a height direction and a bottom part side. The bottom surface of the hexagonal pyramid spreads in a hexagonal shape and fills the window portion 27.
  • the GaN epitaxial layer 29 spreads on the upper surface of the mask layer 26. At this time, it is considered that the hexagonal pyramid shape is maintained.
  • the GaN epitaxial layer 29 continues to grow upward. In this way, the GaN epitaxial layer 29 has a predetermined thickness as shown in FIG.
  • the GaAs substrate 25 (see FIG. 15) is removed. Thereafter, the mask layer 26 is removed by polishing. As a result, as shown in FIG. 16, a substrate 30 made of GaN having a predetermined thickness can be obtained. Then, using this substrate 30 as a seed crystal, a GaN epitaxial layer is grown on the substrate 30. In this way, the ingot 3 (see FIG. 4) can be formed.
  • FIGS. 17 to 21 are schematic views for explaining another example of the ingot manufacturing method according to the present invention. With reference to FIGS. 17 to 21, another example of the ingot manufacturing method according to the present invention will be described.
  • a GaAs substrate 25 (see FIG. 17) as a base substrate is prepared.
  • a mask layer 26 is formed on the GaAs substrate 25.
  • mask layer 26 for example, a dielectric film made of SiO 2 , SiN, AlN, or the like can be used.
  • the shape of the mask layer 26 may be, for example, an isolated dot shape (circular shape) having a diameter of 20 ⁇ m or more and 100 ⁇ m or less, or may be a straight strip shape extending in parallel with each other at an interval. As a result, a structure as shown in FIG. 17 is obtained.
  • a manufacturing method of the mask layer 26 a conventionally known method, for example, a CVD method or a photolithography method can be used.
  • a GaN crystal 39 is vapor-phase grown on the surface of the GaAs substrate 25 on which the mask layer 26 is formed by using any one of the HVPE method, the MOC method, the MOCVD method, and the sublimation method.
  • the GaN crystal nuclei are selectively generated in the exposed portion of the GaAs substrate 25 (the underlying exposed portion 38 in FIG. 17), and are not generated on the mask layer 26. Therefore, as the crystal 39 grows, the crystal rises from the exposed base portion 38 and crawls up onto the upper surface of the mask layer 26. However, since the crystal is difficult to grow on the mask layer 26, the growth of the GaN crystal is delayed. As a result, an oblique surface is formed on the crystal 39 on the mask layer 26.
  • This oblique surface is a so-called facet surface F.
  • the facet plane F is a ⁇ 1-122 ⁇ plane, a ⁇ 1-101 ⁇ plane, or the like having a relatively low plane index.
  • the thickness of the GaN crystal increases as shown in FIG.
  • the crystal grows relatively quickly on the underlying exposed portion 38, while the crystal grows slowly on the mask layer 26.
  • a facet surface F is formed on the mask layer 26, and dislocations in the crystal are drawn inward by the facet surface F.
  • dislocations are concentrated in a region on the mask layer 26.
  • a portion on the mask layer 26 where dislocations are concentrated in this way is called a defect assembly region H. If the mask layer 26 is too small, the defect gathering region H disappears in the middle of crystal growth. Therefore, the width of the mask layer 26 is preferably about 20 ⁇ m or more and 200 ⁇ m or less. In this way, the defect accumulation region H is formed to extend upward at the same position as the mask layer 26 without disappearing during the crystal growth.
  • a more preferable width of the mask layer 26 is, for example, 50 ⁇ m.
  • the crystal growth process described above is sufficiently performed, and the crystal growth is stopped when the crystal thickness becomes sufficient. Thereafter, the substrate is taken out from the growth apparatus, and the portion where the facet surface appears on the upper surface is ground to flatten the upper surface of the crystal as shown in FIG.
  • the GaAs substrate 25 is further removed.
  • the mask layer 26 is also removed.
  • the back side of the GaN crystal that has been in contact with the GaAs substrate 25 is also planarized by performing a process such as polishing.
  • an ingot 3 made of GaN as shown in FIG. 21 can be obtained.
  • the single crystal regions Y and Z are (0001) single crystals
  • the defect assembly region H is a (000-1) single crystal with reversed polarity. That is, the single crystal Y, Z region on the upper surface of the ingot 3 is a Ga atom plane, and the defect assembly region H is an N atom plane.
  • the Ga atomic plane of the substrate 10 obtained by using the ingot 3 according to the substrate manufacturing step (S100) according to the present invention is a main region, it intersects with the extending direction of the defect gathering region H.
  • a region (single crystal region) that becomes a Ga atom plane and a region (defect assembly region) that becomes an N atom plane coexist.
  • sample ingot As an ingot made of GaN, a GaN ingot having a diameter of 50 mm and a thickness of 20 mm with the (0001) plane as the main surface was prepared. The ingot used was manufactured using the method shown in FIGS.
  • GaN substrate Sample A: As-sliced substrate that has undergone only the slicing step and the cleaning step, Sample B: Substrate from which the work-affected layer has been removed by etching after the slicing step, Sample C: The work-affected layer has been removed by etching after slicing Further, three types of substrates were prepared: a substrate on which only the surface (Ga atomic plane) was mirror-polished.
  • a sample D as a comparative example a substrate was prepared by grinding the front surface and the back surface of the substrate after the slicing step and polishing the front surface and the back surface, respectively.
  • Slicing process of sample A to sample C A multi-wire saw device was used as the processing device.
  • Single-crystal diamond was used as the abrasive grains constituting the slurry, and the average grain size of the abrasive grains was 9 ⁇ m.
  • mineral oil was used as a lubricant constituting the slurry, and abrasive grains made of single crystal diamond were mixed with the mineral oil to form a slurry.
  • the “average particle size” in this specification is a particle size distribution measurement by a laser diffraction / scattering method (refer to JIS R1629-1997 “Particle size distribution measurement method of fine ceramic raw material by laser diffraction / scattering method”). When measured, it means the value of the particle diameter (D50) of the cumulative volume 50% from the small particle diameter side.
  • the cutting speed (ingot feed speed) was set to 2 mm / hour (H). Further, the traveling speed of the wire was 700 m / min, and the tension of the wire was 40N. The diameter of the wire was 0.18 mm. The thickness of the substrate after slicing was 400 ⁇ m.
  • Sample D slicing step A multi-wire saw apparatus was used as the processing apparatus in the same manner as Sample A to Sample C.
  • Single-crystal diamond was used as the abrasive grains constituting the slurry, and the average grain size of the abrasive grains was 9 ⁇ m.
  • mineral oil was used as a lubricant constituting the slurry, and abrasive particles made of single crystal diamond were mixed with the mineral oil to form a slurry.
  • the cutting speed (ingot feed speed) was 2 mm / hour. Further, the traveling speed of the wire was 700 m / min, and the tension of the wire was 40N. The diameter of the wire was 0.18 mm. The thickness of the substrate after slicing was set to 400 ⁇ m.
  • Etching process of sample B and sample C Reactive ion etching (RIE) was performed on the surface side (Ga atom surface side) of the substrate. Chlorine (Cl) gas was used as the etching gas. This etching removed a depth of 5 ⁇ m from the Ga atom plane of the substrate.
  • RIE reactive ion etching
  • Reactive ion etching was also performed on the back surface side (N atom surface side) of the substrate. Chlorine (Cl) gas was used as the etching gas. This etching removed a depth of 5 ⁇ m from the N atomic plane of the substrate.
  • the surface (Ga atomic plane) of the substrate was mirror-polished using a polishing apparatus having the following configuration.
  • a polishing apparatus an apparatus provided with a surface plate placed on a table and a polishing jig placed on the surface of the surface plate was used.
  • a GaN substrate is disposed between a surface plate and a polishing jig, and the substrate is polished by rotating the surface plate and the polishing jig.
  • the surface plate is a disk having a center point and a radius r.
  • the surface plate rotates counterclockwise at the peripheral speed v.
  • a chiller for cooling the surface plate is connected to the surface plate. By using a chiller, the temperature of the surface plate can be controlled to a temperature equivalent to room temperature (for example, 20 ° C.). In this case, heat generation and deformation of the surface plate during polishing are prevented.
  • a motor for rotating and swinging the polishing jig is connected to the polishing jig.
  • the motor is disposed on the table.
  • the polishing jig rotates in the same direction as the rotation direction of the surface plate, for example, counterclockwise.
  • a dropping device (dispenser) for dropping the polishing liquid onto the surface of the surface plate is disposed on the table.
  • the dropping device has a dropping nozzle.
  • a polishing liquid or a lubricant is dropped from the dropping nozzle.
  • the polishing liquid is in the form of a slurry.
  • the polishing jig includes a disk-like plate on which the substrate is attached and an annular drive ring surrounding the plate. On the plate, a weight and a support bar are arranged in order from the surface plate side.
  • the plate is made of ceramic.
  • the substrate is attached to the plate with an adhesive such as wax. The substrate is pressed evenly against the surface plate by the weight through the plate. Grooves are formed radially on the lower surface of the drive ring (the surface facing the surface plate).
  • the polishing jig is disposed so that the surface of the substrate contacts the surface of the surface plate.
  • the surface of the substrate is mirror-finished by performing the first polishing process, the cleaning process, and the second polishing process using the polishing apparatus described above.
  • the dripping amount of the polishing liquid 5 cc / min, the maximum particle size of the polishing material: 1 ⁇ m or less, the diameter of the surface plate ( ⁇ ): 450 mm, the constituent material of the surface plate: tin, drive Ring rotation speed: 30 rpm, drive ring rocking speed: 10 times / min, drive ring rocking stroke: 30 mm, weight load: 1.96 ⁇ 10 4 Pa (200 g / cm 2 ), polishing time: 60 min This condition was used.
  • As the polishing liquid a slurry in which a polycrystalline diamond abrasive was mixed with a lubricant (ethylene glycol) was used. The concentration of abrasive grains in the slurry was 10 carats per liter.
  • the surface of the substrate is polished using a surface plate in which an abrasive is embedded.
  • an abrasive is pressed and embedded in advance on the surface of a surface plate made of tin (charging).
  • a polishing liquid containing single crystal diamond abrasive grains maximum particle size of 1 ⁇ m or less
  • a polishing jig to which no substrate is attached is pressed against the surface plate. .
  • the surface plate and the polishing jig are rotated.
  • Specific conditions for this charging step include: polishing liquid dripping amount: 5 cc / min, drive ring rotation speed: 60 rpm, drive ring rocking speed: 10 times / min, drive ring rocking stroke: 30 mm , Weight load: 1.96 ⁇ 10 4 Pa (200 g / cm 2 ), charging time: 60 min.
  • polishing liquid dripping amount 5 cc / min
  • drive ring rotation speed 60 rpm
  • drive ring rocking speed 10 times / min
  • drive ring rocking stroke 30 mm
  • Weight load 1.96 ⁇ 10 4 Pa (200 g / cm 2 )
  • charging time 60 min.
  • a second polishing step is performed by polishing the substrate while supplying a lubricant to such a surface plate.
  • a lubricant As specific polishing conditions, the dripping amount of the lubricant: 5 cc / min, the peripheral speed v of the platen: 28 m / min, the weight load: 1.96 ⁇ 10 4 Pa (200 g / cm 2 ), polishing time: A condition such as 60 min is used.
  • Sample D grinding process In the grinding process, an infeed grinder was used. A # 600 diamond vitrified grindstone was used as the grindstone. As operating conditions of the grinding machine, the rotation speed of the grindstone was set to 1000 rpm, and the sample D was ground while water-soluble cutting water was applied to the grindstone. At this time, the sample D was also rotated at a rotational speed of 400 rpm, and grinding was performed under the condition that the feed rate of the sample D was 0.5 ⁇ m / sec.
  • Sample D polishing process As the polishing process, the surface of the substrate was mirror-finished by performing the first polishing process, the cleaning process, and the second polishing process using the polishing apparatus used for preparing the substrates of Samples A to C.
  • the dripping amount of the polishing liquid 5 cc / min, the maximum particle size of the polishing material: 1 ⁇ m or less, the diameter of the surface plate ( ⁇ ): 450 mm, the constituent material of the surface plate: tin, drive Ring rotation speed: 30 rpm, drive ring rocking speed: 10 times / min, drive ring rocking stroke: 30 mm, weight load: 1.96 ⁇ 10 4 Pa (200 g / cm 2 ), polishing time: 60 min
  • a polishing liquid a slurry in which a polycrystalline diamond abrasive was mixed with a lubricant (ethylene glycol) was used. The concentration of abrasive grains in the slurry was 10 carats per liter.
  • the surface of the substrate is polished using a surface plate in which an abrasive is embedded.
  • an abrasive is pressed and embedded in advance on the surface of a surface plate made of tin (charging).
  • a polishing liquid containing single crystal diamond abrasive grains maximum particle size of 1 ⁇ m or less
  • a polishing jig to which no substrate is attached is pressed against the surface plate. .
  • the surface plate and the polishing jig are rotated.
  • Specific conditions for this charging step include: polishing liquid dripping amount: 5 cc / min, drive ring rotation speed: 60 rpm, drive ring rocking speed: 10 times / min, drive ring rocking stroke: 30 mm , Weight load: 1.96 ⁇ 10 4 Pa (200 g / cm 2 ), charging time: 60 min.
  • polishing liquid dripping amount 5 cc / min
  • drive ring rotation speed 60 rpm
  • drive ring rocking speed 10 times / min
  • drive ring rocking stroke 30 mm
  • Weight load 1.96 ⁇ 10 4 Pa (200 g / cm 2 )
  • charging time 60 min.
  • a second polishing step is performed by polishing the substrate while supplying a lubricant to such a surface plate.
  • a lubricant As specific polishing conditions, the dripping amount of the lubricant: 5 cc / min, the peripheral speed v of the platen: 28 m / min, the weight load: 1.96 ⁇ 10 4 Pa (200 g / cm 2 ), polishing time: A condition such as 60 min is used.
  • the warpage direction and the warpage amount of each sample substrate were measured.
  • the warping direction is positive when the convex shape is formed on the Ga atom surface side, and negative when the concave shape is formed on the Ga atom surface side.
  • the warping amount is also defined as described in FIG. Specifically, each substrate was placed on a flat surface plate so that the Ga atom surface was on the upper side, and the warpage direction and the warpage amount were measured.
  • FIG. 22 and FIG. 22 and 23 are graphs showing the measurement results of the warpage amount of the substrate in Example 1.
  • FIG. 22 shows the measurement results for Sample A to Sample C.
  • FIG. 23 the measurement result about the sample D which is a comparative example is shown.
  • the horizontal axis indicates the amount of warpage (unit: ⁇ m), and the vertical axis indicates the frequency (number of substrates).
  • the 0 column on the horizontal axis corresponds to the case where the amount of warpage is zero.
  • the 5 column on the horizontal axis corresponds to a case where the warpage amount is greater than 0 and less than 5 ⁇ m
  • the 10 column on the horizontal axis is warped. This corresponds to a case where the amount is more than 5 ⁇ m and 10 ⁇ m or less.
  • Ave Indicates the average value of the amount of warpage in each sample.
  • ⁇ in the legend display indicates the standard deviation of the measurement result of the warpage amount in each sample.
  • the sample D which is a comparative example, has a relatively small warpage average value, but the warpage direction is confirmed to be on both the positive and negative substrates.
  • Sample A to Sample C which are examples of the present invention, there is no substrate in which the warping direction is negative, and all the warping directions are positive. Further, it can be seen that the average value and the standard deviation of the amount of warping gradually become smaller from the sample A that has been sliced, the sample B that has been etched after slicing, and the sample C that has also been polished.
  • Example ingot An ingot similar to the GaN ingot prepared in Example 1 was prepared.
  • GaN substrate From the above-described ingot, a GaN substrate was obtained by performing a slicing process using abrasive grains having various particle diameters as described later.
  • Ingot slicing process As the processing apparatus, a multi-wire saw apparatus was used as in the first embodiment.
  • the abrasive grains constituting the slurry are single crystal diamond abrasive grains, and the particle diameter is changed as shown in Table 1, respectively.
  • mineral oil was used as a lubricant constituting the slurry.
  • Single crystal diamond was dispersed in the mineral oil to form a slurry.
  • the cutting speed (ingot feed speed) was 2 mm / hour. Further, the traveling speed of the wire was 700 m / min, and the tension of the wire was 40N. The diameter of the wire was 0.18 mm. The thickness of the substrate after slicing was 400 ⁇ m.
  • the surface roughness Ra of the substrate after slicing was measured. Specifically, the surface roughness was measured using a stylus type surface roughness meter in a direction perpendicular to the direction in which the wire saw travels (the extending direction of the saw mark). The measurement length was 10 mm.
  • Average polishing rate Further, regarding the abrasive grains used to form each of the samples E to N, the average polishing rate when the abrasive grains were used was measured. Specifically, a cast iron surface plate having a diameter of 380 mm is used as a polishing plate, and the GaN substrate is polished while supplying the slurry used for slicing each of the samples E to N to the polishing plate. The average polishing rate when each slurry was used was calculated from the amount.
  • the polishing conditions are as follows: the load for pressing the GaN substrate against the polishing board is 9.8 ⁇ 10 3 Pa (100 g / cm 2 ), the rotation speed of the polishing board is 60 rpm, and the polishing time is 1 hour.
  • the polishing amount was measured at nine points in the plane. And the average value of the grinding
  • the average grain size of the abrasive grains is preferably 0.5 ⁇ m or more from the viewpoint of securing a certain processing efficiency.
  • the processing efficiency increases (the average polishing rate increases), but the surface roughness Ra of the substrate after slicing also increases.
  • the average grain size of the abrasive grains it is preferable to set the average grain size of the abrasive grains to 40 ⁇ m or less.
  • an epitaxial layer having an LED structure was formed, and the variation in emission wavelength and the emission intensity were evaluated.
  • the LED structure includes an intermediate layer made of n-type Al 0.12 Ga 0.88 N doped with Si on the surface of the GaN substrate, a clad layer made of n-type GaN doped with Si, and non-doped In 0.11 Ga 0.89 N.
  • a structure was formed in which a well layer made of, a barrier layer made of non-doped In 0.01 Ga 0.99 N, a cladding layer made of p-type Al 0.12 Ga 0.88 N doped with Mg, and a p-type GaN contact layer doped with Mg were sequentially laminated. .
  • the step of forming the epitaxial layer the same method as the method in the film forming step described in the first embodiment of the present invention was used. That is, after the work-affected layer was removed by etching with HCl gas as a pretreatment, an epitaxial layer was formed.
  • Each epitaxial layer of the LED structure was produced by metal organic chemical vapor deposition (MOCVD).
  • MOCVD metal organic chemical vapor deposition
  • TMG Trimethyl gallium raw material
  • TMA trimethyl aluminum
  • TMI trimethylindium
  • NH 3 ammonia
  • SiH 4 monosilane
  • Cp 2 Mg cyclopentadienyl magnesium
  • a specific method for forming the epitaxial layer is as follows. First, a GaN substrate is placed on a susceptor placed in a reaction chamber of an MOCVD furnace. Then, after heating the substrate to 1050 ° C. and setting the pressure in the reaction chamber (internal pressure) to 101 kPa, the raw material gas (TMG, TMA, NH 3 , SiH 4 ) is supplied into the reaction chamber, whereby the surface of the GaN substrate An n-type Al 0.12 Ga 0.88 N intermediate layer having a thickness of 50 nm is formed thereon. Next, while maintaining the furnace pressure at 101 kPa, the substrate temperature is changed to 1100 ° C.
  • a source gas (TMG, NH 3 , SiH 4 ) is supplied into the reaction chamber to form a 2 ⁇ m n-type GaN cladding layer on the intermediate layer.
  • barrier layers and well layers are grown alternately.
  • the furnace pressure of 101 kPa is maintained and the substrate temperature is changed to 900 ° C.
  • a source gas (TMG, TMI, NH 3 ) is supplied into the reaction chamber to form a non-doped In 0.01 Ga 0.99 N layer having a thickness of 15 nm.
  • the pressure in the furnace of 101 kPa is maintained and the substrate temperature is changed to 800 ° C.
  • a source gas (TMG, TMI, NH 3 ) is supplied into the reaction chamber to form a non-doped In 0.11 Ga 0.89 N layer having a thickness of 50 nm.
  • the growth of the well layer and the barrier layer is repeated as many times as necessary. This example was repeated 6 times.
  • the furnace pressure is maintained at 101 kPa and the substrate temperature is changed to 1050 ° C.
  • a source gas (TMG, TMA, NH 3 , Cp 2 Mg)
  • a p-type Al 0.12 Ga 0.88 N cladding layer having a thickness of 20 nm is formed.
  • a p-type GaN contact layer having a thickness of 150 nm is formed using a source gas (TMG, NH 3 , Cp 2 Mg).
  • the LED was caused to emit light under the same conditions as the measurement of the emission wavelength described above, and the emission intensity was measured.
  • the column which shows the wavelength dispersion of Table 2 has shown the difference of the maximum wavelength and minimum wavelength in LED obtained from the same board
  • the column of emission intensity shows the average value of the emission intensity of LEDs obtained from the same substrate, and is shown as a relative value with the emission intensity of sample H having the highest emission intensity as 100. .
  • the wavelength variation in the substrate can be reduced to 10 nm or less, and sufficient light emission intensity can be secured.
  • the substrate manufacturing method according to the present invention was evaluated with respect to the relationship between the characteristics of abrasive grains in the slicing step and the thickness of the work-affected layer on the substrate surface.
  • sample ingot An ingot similar to the GaN ingot prepared in Example 1 is prepared. Moreover, eight types of slurries are prepared as slurries used when slicing the ingot with a multi-wire saw device. These slurries are the same kind of mineral oil mixed with diamond abrasive grains having an average particle diameter of 9 ⁇ m. The particle shape and crystal quality of the diamond abrasive grains (variety a to h) are shown in Table 3 below. Different as shown.
  • the substrates of Sample O to Sample V are obtained by slicing the ingot using eight types of slurry containing diamond abrasive grains (variety a to h) having different conditions.
  • the diamond abrasive grains are subjected to X-ray diffraction, and the integrated intensity at the first peak (44 °) is measured. In general, it is estimated that the higher the integrated intensity, the better the crystallinity.
  • a cathode luminescence (CL) image is taken for a cross section of the substrate. And the area
  • the thickness of the work-affected layer was measured at 5 points on one substrate cut out from one ingot, and the average value was defined as the average work-affected layer depth in each sample O to V. The maximum depth is the maximum depth of work-affected layer.
  • the L / S ratio column shows a value obtained by dividing the length of the long side measured for the diamond abrasive grains by the length of the short side.
  • the above-described integrated intensity is shown as a relative value with the integrated intensity of the sample Q showing the highest value being 1 (reference value). Note that the amount of warpage of the substrates of Samples O to V obtained as described above was 50 ⁇ m or less.
  • Sample O to Sample U which are examples of the present invention, are both sufficiently smaller than the sample V of the comparative example in both the average depth and the maximum depth of the work-affected layer.
  • the reference value of the average depth of the work-affected layer is 5 ⁇ m and the reference value of the maximum depth is 10 ⁇ m
  • all of the samples O to U according to the examples of the present invention satisfy the reference. Yes. That is, it can be seen that if the L / S ratio of the diamond abrasive grains is 1.3 or more, the thickness of the work-affected layer can be made sufficiently small. This is because, as shown in FIG.
  • the length of the end portion (long side) that becomes the cutting edge of the abrasive grains becomes sufficiently long. This is considered to be because the machinability is good and damage to the substrate due to slicing is reduced.
  • FIG. 24 is an SEM photograph of abrasive grains of type c among diamond abrasive grains.
  • FIG. 25 is an optical micrograph of the surface of the sample Q, which is a substrate sliced using the diamond abrasive grain type c.
  • FIG. 26 is an SEM photograph of the abrasive grains of type h among the diamond abrasive grains.
  • FIG. 27 is an optical micrograph of the surface of the sample V which is a substrate sliced using the diamond abrasive grain type h.
  • the magnifications of the SEM photographs shown in FIGS. 24 and 26 are 6000 times, and the magnifications of the optical micrographs shown in FIGS. 25 and 27 are 50 times.
  • the diamond abrasive grain type h shown in FIG. 26 has a lower L / S ratio than the type c shown in FIG. Therefore, in the product type h, the length of the cutting edge in the abrasive grains is shorter than the product type c shown in FIG. Further, as can be seen from FIG. 25, the surface of the sample Q is relatively homogeneous and no conspicuous saw mark is formed. On the other hand, it can be seen that saw marks 42 are formed on the surface of the sample V shown in FIG.
  • the condition of diamond abrasive grains suitable for slicing an ingot is considered to be that a relatively large cutting edge exists on the long side of the abrasive grains and the quality of the crystal is good.
  • the crystal quality of the diamond abrasive grains is good means that there are few fine defects generated in the abrasive grains during crushing or heat treatment, or there are impurities or lattice defects mixed during the synthesis of diamond. It means less.
  • Such diamond abrasive grains are almost colorless and transparent in appearance.
  • diamond abrasive grains having poor crystal quality as described above are easily crushed and made finer when processing is repeated and an impact is applied to diamond.
  • an epitaxial layer having an LED structure was formed to evaluate variation in emission wavelength and emission intensity.
  • sample substrate Sliced substrate (sample O to sample V) obtained in Example 4, substrate obtained by slicing GaN ingot using inner peripheral blade (sample W), and GaN ingot using electric discharge machining A substrate (sample X) obtained in this way is prepared.
  • GaN ingot an ingot similar to the GaN ingot prepared in Example 1 is prepared.
  • an epitaxial layer having an LED structure was formed on the surface of these substrates, and the substrate was divided to make LEDs into chips.
  • the LED structure is the same as the LED structure prepared in Example 3.
  • the conditions for slicing are a blade rotation speed of 1400 rpm and an ingot feed speed of 1.4 mm / min.
  • a GaN ingot is sliced by applying a 7N tension to a brass wire having a diameter of 0.2 mm and performing an electric discharge machining with an average machining voltage of 45 W during machining.
  • the feeding speed of the ingot is 5 mm / min.
  • measuring method About average depth and maximum depth of work-affected layer: For the substrates of Sample U and Sample V, the average depth and the maximum depth of the work-affected layer formed on the surface thereof are measured. As the measuring method, the same method as the method for measuring the depth of the work-affected layer in Example 4 is used.
  • Measurement of emission wavelength and emission intensity A measurement method similar to the measurement method in Example 3 is used.
  • the emission intensity of sample Q (the sample with the highest emission intensity) is set to 100, and the emission intensity of other samples is shown as a relative value.
  • the variation in emission wavelength is as small as 10 nm or less, and the emission intensity is sufficiently high.
  • the LED obtained from the substrate of the sample V, which is a comparative example has an insufficient emission intensity although the emission wavelength variation is somewhat small.
  • the substrate manufacturing method according to the present invention includes an ingot growth step (S110) as a step of preparing an ingot made of gallium nitride (GaN) and a substrate made of gallium nitride by slicing the ingot 3 as shown in FIG. And a slicing step (S120) as a step of obtaining 10.
  • the arithmetic average roughness Ra of the main surface of the substrate 10 after slicing is 0.05 ⁇ m or more and 1 ⁇ m or less on the 10 mm line.
  • the epitaxial layer 9 (see FIG. 10) is formed on the surface of the obtained substrate 10, the work-affected layer 15 (see FIG. 7) is removed, as shown in FIGS. Therefore, the epitaxial layer 9 having a good film quality can be formed without performing a polishing process. For this reason, since the grinding / polishing process for removing the work-affected layer 15 can be omitted, the substrate 10 for forming the epitaxial layer 9 can be manufactured at a lower cost than in the prior art. Moreover, since the grinding / polishing process is not performed as described above, it is not necessary to secure a machining allowance for the grinding process.
  • the ingot 3 made of GaN can be used more effectively than before (for example, if the substrate 10 has the same thickness, a larger number of substrates 10 can be obtained from the ingot 3). It is possible to remove the work-affected layer 15 on the surface of the substrate 10 by performing vapor phase etching as a pre-processing step (S210) of the epitaxial layer 9 formation step (epitaxial growth step (S220)).
  • the arithmetic average roughness Ra is more preferably 0.05 ⁇ m or more and 0.6 ⁇ m or less, and still more preferably 0.05 ⁇ m or more and 0.3 ⁇ m or less.
  • the main surface of the substrate 10 obtained by the substrate manufacturing step (S100) has a Ga atom plane and an N atom plane when the ingot 3 shown in FIG. 21 is used. Are arranged on the same plane. That is, as a method of manufacturing the ingot 3 made of GaN, as shown in FIGS. 17 to 21 and the like, a method using a heterogeneous substrate (for example, a mask in which a plurality of stripe-shaped or dot-shaped openings are formed on a heterogeneous substrate. And a method of growing a GaN layer on the mask). In the ingot 3 obtained by such a method, the defect assembly region H (see FIGS.
  • a substrate 10 (referred to as a stripe core substrate or a dot core substrate) on which Y and Z and a stripe-like or dot-like defect collecting region H are exposed can be obtained.
  • the exposed defect assembly region H is an N atom plane. Since the GaN ingot 3 obtained by the above-described technique can reduce the defect density in the single crystal regions Y and Z, the substrate 10 is manufactured from the ingot 3 by applying the substrate manufacturing method according to the present invention. Then, the substrate 10 suitable for manufacturing a light emitting element or the like can be obtained.
  • the shape of the substrate 10 after slicing is as shown on the upper side of FIG.
  • a convex shape is formed on the (Ga atom plane 4 side) (that is, the warping direction shown in FIG. 9 is positive).
  • the height H (see FIG. 9) of the warp of the substrate 10 after slicing is more than 0 ⁇ m and not more than 50 ⁇ m.
  • the substrate 10 after the slicing is the same as the main surface side (Ga atomic plane 4 where all of the substrates 10 obtained from the same ingot 3 are mainly composed of Ga atomic planes. (Side) may be convex.
  • the epitaxial layer 9 is stable when formed on the Ga atom plane 4 of the substrate 10.
  • the epitaxial layer 9 having the quality as described above can be formed.
  • the upper limit value of the warp height H of the substrate 10 is set to 50 ⁇ m when the epitaxial layer 9 is formed on the main surface of the substrate 10 when the warpage of the substrate 10 exceeding the upper limit value occurs. This is because the deterioration of the film quality of the epitaxial layer 9 is remarkable.
  • the warp height H is preferably 40 ⁇ m or less.
  • the ingot 3 in the slicing step (S120), the ingot 3 may be sliced using a wire saw. In this case, the ingot 3 can be sliced with a smaller cutting allowance than when an inner peripheral blade is used. Moreover, since the several board
  • the locus 7 of the wire 22 becomes convex toward the Ga atom plane 4 side. Therefore, by appropriately adjusting the tension of the wire 22 and the like, the shape of the substrate 10 obtained by slicing can be aligned to a shape that is convex toward the Ga atom plane 4 side.
  • the average grain size of the abrasive grains used when slicing the ingot 3 using a wire saw may be not less than 0.5 ⁇ m and not more than 40 ⁇ m. In this way, the surface roughness of the obtained substrate 10 can be made sufficiently small, and the processing speed (slicing speed) in the slicing step can be made to a practical range to some extent.
  • the material of the abrasive grains any material can be used as long as it can grind GaN, but it is particularly preferable to use a material having higher hardness than GaN. In consideration of processing efficiency, it is preferable to use single crystal diamond abrasive grains as the abrasive grains.
  • the lower limit of the average grain size of the abrasive grains is set to 0.5 ⁇ m.
  • the upper limit of the average grain size of the abrasive grains is set to 40 ⁇ m. If the upper limit is exceeded, the processing efficiency when slicing the ingot 3 increases, but the surface roughness of the obtained substrate 10 increases. This is because when the epitaxial layer 9 is formed on the surface of the substrate 10, the deterioration of the film quality of the epitaxial layer 9 becomes remarkable.
  • the lower limit of the average grain size of the abrasive is preferably 1 ⁇ m, more preferably 3 ⁇ m, and even more preferably 5 ⁇ m.
  • the upper limit of the average grain size of the abrasive grains is preferably 30 ⁇ m, more preferably 20 ⁇ m, and even more preferably 10 ⁇ m.
  • the ratio of the length of the relatively long long side (L) to the relatively short short side (S) intersecting the long side (L / S) is 1.3 or more.
  • the long side of the abrasive grains becomes a so-called cutting edge
  • the length of the cutting edge becomes long for the abrasive grains having the above ratio of 1.3 or more, and sufficient processing efficiency can be ensured.
  • an increase in the thickness of the work-affected layer on the surface of the substrate 10 due to a reduction in processing efficiency can be suppressed.
  • the ratio (L / S) is more preferably 1.4 or more and 2.5 or less. Among these, it is more preferable that it is 1.4 or more and 2.0 or less, and it is further more preferable that it is 1.5 or more and 2.0 or less.
  • the maximum depth of the work-affected layer 15 formed on the main surface of the substrate 10 after slicing is 10 ⁇ m or less, and the average depth of the work-affected layer is 5 ⁇ m. It is as follows.
  • the work-affected layer is easily removed by performing vapor phase etching using HCl gas, NH 3 gas or the like as a reactive gas as a pretreatment step (S210) for forming the epitaxial layer 9 on the surface of the substrate 10. be able to. Therefore, the epitaxial layer 9 can be formed without performing a polishing process or the like separately to remove the work-affected layer. Therefore, the manufacturing cost of the substrate 20 with the epitaxial layer in which the epitaxial layer 9 is formed on the substrate 10 or the semiconductor element using the substrate 20 with the epitaxial layer can be reduced.
  • the maximum depth of the above-mentioned work-affected layer exceeds 10 ⁇ m or the average depth of the work-affected layer exceeds 5 ⁇ m, it becomes difficult to remove the work-affected layer by vapor phase etching.
  • the above-described vapor phase etching can be used to remove the work-affected layer on the Ga atom plane 4 of the substrate 10, but in order to remove the work-affected layer on the N atom face 5, for example, KOH or phosphoric acid can be used.
  • the wet etching used may be used.
  • the method for manufacturing a substrate with an epitaxial layer according to the present invention includes a substrate manufacturing step (S100) as a step of preparing a substrate using the above-described substrate manufacturing method, A pretreatment step (S210) for removing the work-affected layer from the main surface by gas phase etching, and an epitaxial growth step (S220) for forming an epitaxial layer made of a gallium nitride based semiconductor on the main surface of the substrate 10 from which the work-affected layer has been removed. ).
  • the work-affected layer can be removed and the surface state of the substrate 10 can be made suitable for the formation of the epitaxial layer. There is no need to perform a separate polishing step or the like in order to remove the deteriorated layer. For this reason, the manufacturing cost of the board
  • the method for manufacturing a substrate with an epitaxial layer according to the present invention is a step of preparing a substrate using the substrate manufacturing method (ingot growth step (S 110) and slicing step). (S120)), an etching step (S150) as a step of removing the work-affected layer from the main surface of the substrate 10, and an epitaxial layer made of a gallium nitride-based semiconductor on the main surface of the substrate 10 from which the work-affected layer has been removed. And an epitaxial growth step (S220) for forming.
  • the work-affected layer can be reliably removed in advance by etching in the etching step (S150). (Therefore, it is not necessary to perform vapor phase etching or the like as pretreatment in the film formation step (S200).) Therefore, the time required for the film formation step (S200) in the manufacturing process of the substrate with the epitaxial layer can be shortened. become.
  • the method for manufacturing a substrate with an epitaxial layer includes a step of preparing a substrate using the substrate manufacturing method (ingot growth step (S110)). And a slicing step (S120)), a polishing step (S140) for polishing the substrate, and an epitaxial growth step (S220) for forming an epitaxial layer made of a gallium nitride based semiconductor on the main surface of the substrate after polishing.
  • an etching step (S150) as a step of removing the work-affected layer from the main surface of the substrate 10 may be performed as shown in FIG.
  • polishing process (S140) only one of the main surface (for example, Ga atom plane 4) of substrate 10 on which epitaxial layer 9 is formed and the back surface (for example, N atom plane 5) opposite to the main surface. May be polished. In the polishing step (S140), more preferably, only the back surface is polished.
  • the flatness of the substrate 10 can be improved by the polishing step (S140) before the epitaxial layer 9 is formed.
  • the polishing step (S140) before the epitaxial layer 9 is formed As a result, in the epitaxial growth step (S220) for forming the epitaxial layer 9, the possibility that the film quality of the epitaxial layer 9 formed due to the poor flatness of the substrate 10 is lowered can be reduced.
  • the etching step (S150) is performed in advance, the work-affected layer can be surely removed by etching in the etching step (S150). (Therefore, it is not necessary to perform vapor phase etching or the like as pretreatment in the film formation step (S200).) Therefore, the time required for the film formation step (S200) in the manufacturing process of the substrate with the epitaxial layer can be shortened. become.
  • the substrate with epitaxial layer 20 according to the present invention is a substrate with an epitaxial layer manufactured by using the method for manufacturing a substrate with an epitaxial layer shown in FIG. 1 to FIG. 3, FIG. 11, FIG. In this case, since it is manufactured by the manufacturing method as described above, a low-cost substrate with an epitaxial layer can be obtained.
  • the substrate 10 according to the present invention is a substrate manufactured using the above-described substrate manufacturing method. In this case, since it is manufactured by the manufacturing method as described above, a low-cost substrate 10 can be obtained.
  • the substrate 10 according to the present invention is a substrate 10 made of gallium nitride, and the surface roughness Ra of the main surface (Ga atom plane 4) is 0.05 ⁇ m or more and 1 ⁇ m or less on a 10 mm line.
  • a work-affected layer 15 as shown in FIG. 7 is formed on the main surface.
  • the maximum depth of the work-affected layer 15 is 10 ⁇ m or less, and the average depth of the work-affected layer is 5 ⁇ m or less.
  • the work-affected layer 15 can be easily formed by the pretreatment step (S210) (vapor phase etching) in the epitaxial layer formation step (film formation step (S200)). Can be removed. Furthermore, since the surface roughness of the substrate 10 is sufficiently small, the epitaxial layer 9 having good film quality can be formed on the substrate 10. For this reason, if the board
  • the substrate 10 has a shape that is convex on the main surface side (for example, the Ga atom surface 4 side) where the Ga atom plane is the main constituent region (the shape in the plus direction of warping shown in FIG. 9).
  • the warp height H shown in FIG. 9 may be greater than 0 ⁇ m and less than or equal to 50 ⁇ m.
  • the shape of the substrate 10 is a relatively simple warped shape, which is convex on the Ga atom surface side, and the height H of the warp is sufficiently small.
  • a Ga atom plane region for example, single crystal regions Y and Z
  • an N atom plane region for example, defect assembly region H
  • the defect gathering region H may be arranged in a stripe shape or a dot shape on the main surface.
  • a substrate in which a single crystal region and a defect assembly region are mixed on the main surface in this manner is a so-called stripe core substrate or dot core substrate. Since such a substrate 10 can reduce the defect density in the single crystal region, a substrate 10 capable of forming a higher quality epitaxial layer 9 on the main surface can be realized.
  • the substrate 10 may be used as a substrate constituting a light emitting element or an electronic circuit element.
  • an element can be formed using the high-quality epitaxial layer 9 formed on the substrate 10, a light-emitting element or electronic circuit element having excellent characteristics can be obtained.
  • the light emitting element means an element capable of emitting light, including a structure in which an epitaxial growth layer is formed on the substrate 10, such as a light emitting diode or a laser diode.
  • the electronic circuit element means an element used in an electronic circuit such as a field effect transistor or a Schottky barrier diode.
  • At least one of the arithmetic average roughness Ra, the maximum height Rz, and the ten-point average roughness Rzjis on the main surface was sliced using a wire saw. Measured in a direction (indicated by arrow 18 in FIG. 8) perpendicular to the extending direction of the wire saw from a value measured in a direction along the extending direction of the wire saw (indicated by arrow 16 in FIG. 8). The value is larger.
  • the substrate 10 is obtained by slicing the ingot 3 using a wire saw and has not been subjected to grinding or the like conventionally performed after slicing. Since such a substrate 10 is not subjected to the above grinding process, the processing cost is reduced as compared with the conventional one.
  • the arithmetic average roughness Ra, the maximum height Rz, and the ten-point average roughness Rzjis are all defined in JIS B0601: 2001.
  • the present invention is particularly advantageously applied to a gallium nitride substrate on which an epitaxial layer is formed on the surface in order to constitute a light emitting element or a circuit element, and a substrate with an epitaxial layer using the substrate.
  • 1 multi-wire saw device 3 ingot, 3a 1st OF surface, 3b 2nd OF surface, 4 Ga atom surface, 5 N atom surface, 7 locus, 8 back end, 9 epitaxial layer, 10, 30 substrate, 11 work support, 12a to 12c, guide roller, 13 slurry nozzle, 15 work-affected layer, 16 to 18 arrow, 19 surface plate surface, 20 substrate with epitaxial layer, 21 wire row, 22 wires, 25 GaAs substrate, 26 mask layer, 27 window, 28 GaN buffer layer, 29 GaN epitaxial layer, 31 support material, 38 exposed portion of base, 39 crystal, 41 crack, 42 saw mark.

Abstract

　本発明は、低コストで板形状を制御した基板、当該基板上にエピタキシャル層が形成されたエピタキシャル層付基板およびそれらの製造方法を提供する。本発明に従った基板の製造方法は、窒化ガリウム（ＧａＮ）からなるインゴットを準備する工程としてのインゴット成長工程（Ｓ１１０）と、インゴットをスライスして窒化ガリウムからなる基板を得る工程としてのスライス工程（Ｓ１２０）とを備える。スライス工程（Ｓ１２０）では、スライス後の基板の主表面の算術平均粗さＲａが１０ｍｍ線上で０．０５μｍ以上１μｍ以下となっている。

Description

基板、エピタキシャル層付基板およびそれらの製造方法
　この発明は、基板、エピタキシャル層付基板およびそれらの製造方法に関し、より特定的には、加工工程を簡略化でき低コスト化が可能な基板、エピタキシャル層付基板およびそれらの製造方法に関する。
　従来、ＧａＮなどの化合物半導体が知られている。このような化合物半導体の基板を製造するため、ワイヤソーを用いる方法が知られている（たとえば、特許第２８４２３０７号（特許文献１）および特開２００６－１９０９０９号公報（特許文献２）参照）。このようにワイヤソーを用いて切出された基板の表面には加工変質層が存在するため、基板の主表面（切断面）についてはエッチング、研削や研磨を行ない、鏡面仕上げが行なわれていた。
　また、ＧａＮなどの化合物半導体からなる基板については、当該基板の主表面上にエピタキシャル層を成長させる場合に、形成されたエピタキシャル層の特性を向上させる観点から、反りなどを抑制して平坦性を高めることが求められている。このような基板の平坦性といった形状特性を改善するため、たとえば特開２００４－３５６６０９号公報（特許文献３）では、ＧａＮ基板に対して砥粒に加えて所定の薬液を用いることで化学機械研磨（ＣＭＰ）を行なうことが提案されている。また、特開２００５－１３６１６７号公報（特許文献４）では、ＧａＮ基板の主表面に対して研削や研磨を行なうことで形成された加工変質層による応力を、当該加工変質層をエッチングにより部分的に除去することによって制御し、結果的に基板の反りを抑制することが提案されている。
特許第２８４２３０７号 特開２００６－１９０９０９号公報 特開２００４－３５６６０９号公報 特開２００５－１３６１６７号公報
　上述のような基板の反りがあると、基板の主表面上にエピタキシャル層を成長させるときに、基板を搭載するサセプタ表面と基板裏面（主表面と反対側の裏面）との間に反応ガスが侵入し、裏面にエピタキシャル層が異常成長する場合があった。また、このようなエピタキシャル層の異常成長が起きない場合であっても、基板の反りに起因して成膜時の基板温度が主表面内でばらつく場合がある。このような温度のばらつきは、結果的に形成されるエピタキシャル層の特性のばらつきの原因となり、当該基板から得られる素子の特性のばらつき（たとえばレーザダイオードなどを製造する場合であれば、得られたレーザダイオードの発光波長のばらつき）の原因となる。
　そのため、上記特許文献２などに開示されたワイヤソーを用いた基板の製造方法では、極力基板の反りを小さくするような条件でワイヤソーを用いた加工（スライス加工）を行なうことが考えられるが、従来の方法では、スライス加工後に研磨や研削を行なった後の基板形状のばらつきが十分抑制されていなかった。
　また、上記特許文献３、４に示す工程のように、基板の表裏面について研削や研磨などの加工を行なう場合、基板の表面（主表面）と裏面との片面毎に、加工治具にワックスで基板を貼付けてから加工を行なっていた。この場合、加工治具に基板を貼付けるワックスの厚みのばらつきや基板における加工変質層の厚みの分布によって、加工後の基板の反り形状がばらつくことがあった。すなわち、加工後の基板の反り形状が主表面側に凸形、凹形、あるいは鞍形と一定にならず、反りの大きさもばらつくことになっていた。
　特に、異種基板の表面上に窒化ガリウムなどの化合物半導体をヘテロエピタキシャル成長させて得られた基板については、化合物半導体と異種基板との熱膨張係数の差や格子不整合に起因して、得られた基板が大きく反ることが多かった。このように大きく反った基板については、ワックスなどの接着剤を使用しない両面同時研磨や、真空吸着により基板を固定した状態での加工は難しく、上述のようなワックスを用いて固定した状態での加工を行なうことになっていた。その結果、上述のように基板の形状は一定せず、反りの大きさにもばらつきがあった。
　また、上記特許文献４で提案された方法では、ＧａＮなどからなる各基板の反りに応じて基板ごとに加工条件を調整する必要がある。このため、当該処理に時間と手間がかかることから、実際の基板の量産に適用することは難しかった。
　このように、従来の方法では、低コストでかつ基板形状を十分制御したＧａＮからなる基板を得ることは難しかった。
　この発明は、上記のような課題を解決するために成されたものであり、この発明の目的は、低コストで板形状を制御した基板、当該基板上にエピタキシャル層が形成されたエピタキシャル層付基板およびそれらの製造方法を提供することである。
　発明者は、従来のようにスライス後の基板に対してエッチングなどの工程を付加し基板の形状制御を行なうのではなく、スライス工程自体の条件を検討することで、スライス後の基板の形状や表面性状を向上させるという着想に基づき、鋭意研究を進めた結果、本発明を完成した。すなわち、加工後の基板の算術平均粗さＲａが後述する所定値の範囲となるようにスライス工程の条件を調整することで、スライス後の基板の形状や表面性状をエピタキシャル層の成長に適したものとすることが可能であるという知見を発明者は得た。この知見に基づいて、本発明に従った基板の製造方法は、窒化ガリウム（ＧａＮ）からなるインゴットを準備する工程と、インゴットをスライスして窒化ガリウムからなる基板を得る工程とを備える。基板を得る工程では、スライス後の基板の主表面の算術平均粗さＲａが１０ｍｍ線上で０．０５μｍ以上１μｍ以下となっている。
　このようにすれば、加工変質層の厚みが薄いため、得られた基板の表面にエピタキシャル層を形成する場合に、特に加工変質層を除去するための研磨工程を行なうことなく、良好な膜質のエピタキシャル層を形成することができる。このため、加工変質層を除去するための研削・研磨工程などを省略できるので、エピタキシャル層を形成するための基板を従来より低コストで製造できる。また、上述のように研削・研磨工程を行なわないため、当該研削工程などのための削り代を確保する必要がない。このため、ＧａＮインゴットを従来より有効に利用することができる（たとえば、同じ厚みの基板であればＧａＮインゴットからより多くの枚数の基板を得ることができる）。なお、当該エピタキシャル層の形成工程の前処理として気相エッチングを行なうことで、基板表面の加工変質層を除去することが可能である。
　なお、基板の主表面の算術平均粗さＲａの下限を０．０５μｍとしたのは、スライス工程後の基板の主表面の粗さＲａを０．０５μｍ未満とするようにスライスすると、スライス工程の加工能率が下がり、スライス後の基板の反りが返って大きくなるという弊害が顕著になるためである。また、上記粗さＲａの上限を１μｍとしたのは、粗さＲａがこの上限値より大きくなると、基板の主表面上にエピタキシャル層を形成したときに当該エピタキシャル層の膜質の劣化が顕著になるためである。また、上記粗さＲａは、より好ましくは０．０５μｍ以上０．６μｍ以下、さらに好ましくは０．０５μｍ以上０．３μｍ以下である。
　この発明に従ったエピタキシャル層付基板の製造方法は、上記基板の製造方法を用いて基板を準備する工程と、基板の主表面から加工変質層を気相エッチングにより除去する工程と、加工変質層が除去された基板の主表面上に窒化ガリウム系半導体からなるエピタキシャル層を形成する工程とを備える。
　この場合、エピタキシャル層を形成する工程の前処理として気相エッチングを行なうだけで、エピタキシャル層の形成工程を実施できる状態になるため、加工変質層を除去するために別途研磨工程などを行なう必要がない。このため、エピタキシャル層付基板の製造コストを低減することができる。
　この発明に従ったエピタキシャル層付基板の製造方法は、上記基板の製造方法を用いて基板を準備する工程と、基板の主表面から加工変質層を除去する工程と、加工変質層が除去された基板の主表面上に窒化ガリウム系半導体からなるエピタキシャル層を形成する工程とを備える。
　この場合、予め加工変質層を除去する工程におけるエッチングなどにより確実に加工変質層を除去できる。（このため、エピタキシャル層を形成する工程において前処理として気相エッチングなどを行なう必要がない。）したがって、エピタキシャル層付基板の製造工程における成膜工程（エピタキシャル層を形成する工程）に要する時間を短縮することが可能になる。
　この発明に従ったエピタキシャル層付基板の製造方法は、上記基板の製造方法を用いて基板を準備する工程と、基板の主表面から加工変質層を除去する工程と、基板を研磨加工する工程と、研磨加工された後の基板の主表面上に窒化ガリウム系半導体からなるエピタキシャル層を形成する工程とを備える。なお、上記研磨加工する工程に先立って、基板の主表面から加工変質層を除去する工程を実施してもよい。
　この場合、エピタキシャル層を形成する前に研磨加工により基板の平坦性を向上させることができる。この結果、エピタキシャル層を形成する際に、基板の平坦性が悪いことに起因して形成されるエピタキシャル層の膜質が低下する可能性を低減できる。
　また、予め加工変質層を除去する工程を行なえば、当該加工変質層を除去する工程におけるエッチングなどにより確実に加工変質層を除去できる。（このため、エピタキシャル層を形成する工程において前処理として気相エッチングなどを行なう必要がない。）したがって、エピタキシャル層付基板の製造工程における成膜工程（エピタキシャル層を形成する工程）に要する時間を短縮することが可能になる。
　この発明に従ったエピタキシャル層付基板は、上記エピタキシャル層付基板の製造方法を用いて製造されたエピタキシャル層付基板である。この場合、上述のような製造方法により製造されるため、低コストのエピタキシャル層付基板とすることができる。
　この発明に従った基板は、上記基板の製造方法を用いて製造された基板である。この場合、上述のような製造方法により製造されるため、低コストの基板とすることができる。
　この発明に従った基板は、窒化ガリウムからなる基板であって、主表面の表面粗さＲａが１０ｍｍ線上で０．０５μｍ以上１μｍ以下である。主表面には加工変質層が形成されている。加工変質層の最大深さが１０μｍ以下であり、加工変質層の平均深さが５μｍ以下である。
　この場合、エピタキシャル層の形成工程における前処理（気相エッチング）によって加工変質層を容易に除去できるとともに、基板の表面粗さが十分小さいために、良好な膜質のエピタキシャル層を基板上に形成することができる。このため、上述した基板を用いれば低コストでエピタキシャル層付基板を得ることができる。
　本発明によれば、インゴットをスライスする際の条件を最適化することにより、形状制御などのために研削などを行なうことなく、エピタキシャル層を形成する基板として用いることが可能な基板および当該基板を用いたエピタキシャル層付基板を低コストで得ることができる。
本発明によるエピタキシャル層付基板の製造方法を説明するためのフローチャートである。 図１に示した基板の製造方法における基板作製工程を説明するためのフローチャートである。 図１に示した基板の製造方法における成膜工程を説明するためのフローチャートである。 マルチワイヤソー装置を示す斜視模式図である。 図４に示したマルチワイヤソー装置において複数のインゴットをワーク支持台に取付けた状態を示す拡大斜視模式図である。 スライス工程におけるインゴットのスライス状態を説明するための模式図である。 基板作製工程（Ｓ１００）によって得られた基板の断面構造を説明するための部分断面模式図である。 得られた基板の表面粗さについての異方性を説明するための模式図である。 基板における反りの方向のプラスおよびマイナスの定義を説明するための模式図である。 本発明によるエピタキシャル層付基板を示す斜視模式図である。 本発明によるエピタキシャル層付基板の製造方法の実施の形態２を構成する基板作製工程を説明するためのフローチャートである。 本発明によるエピタキシャル層付基板の製造方法の実施の形態３を構成する基板作製工程の内容を示すフローチャートである。 ＧａＮのインゴットの製造方法の一例を説明するための模式図である。 ＧａＮのインゴットの製造方法の一例を説明するための模式図である。 ＧａＮのインゴットの製造方法の一例を説明するための模式図である。 ＧａＮのインゴットの製造方法の一例を説明するための模式図である。 本発明によるインゴットの製造方法の他の例を説明するための模式図である。 本発明によるインゴットの製造方法の他の例を説明するための模式図である。 本発明によるインゴットの製造方法の他の例を説明するための模式図である。 本発明によるインゴットの製造方法の他の例を説明するための模式図である。 本発明によるインゴットの製造方法の他の例を説明するための模式図である。 実施例１における基板の反り量の測定結果を示すグラフである。 実施例１における基板の反り量の測定結果を示すグラフである。 ダイヤモンド砥粒のうち品種ｃの砥粒のＳＥＭ写真である。 ダイヤモンド砥粒の品種ｃを用いてスライスされた基板である試料Ｑの表面の光学顕微鏡写真である。 ダイヤモンド砥粒のうち品種ｈの砥粒のＳＥＭ写真である。 ダイヤモンド砥粒の品種ｈを用いてスライスされた基板である試料Ｖの表面の光学顕微鏡写真である。
　以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。
　（実施の形態１）
　図１は、本発明によるエピタキシャル層付基板の製造方法を説明するためのフローチャートである。図２は、図１に示した基板の製造方法における基板作製工程を説明するためのフローチャートである。図３は、図１に示した基板の製造方法における成膜工程を説明するためのフローチャートである。図１～図３を参照して、本発明によるエピタキシャル層付基板の製造方法を説明する。
　図１に示すように、本発明によるエピタキシャル層付基板の製造方法では、まず基板作製工程（Ｓ１００）を実施する。この工程（Ｓ１００）では、図２に示すような工程を実施して窒化ガリウム（ＧａＮ）からなる基板を準備する。具体的には、図２に示すように、まずインゴット成長工程（Ｓ１１０）を実施する。この工程（Ｓ１１０）においては、任意の方法を用いてＧａＮからなるインゴットを製造する。インゴットの製造方法としては、たとえばハイドライド気相成長法（ＨＶＰＥ法）を用いてＧａＮからなるインゴットを成長させてもよい。この場合、たとえばガリウム砒素（ＧａＡｓ）の（１１１）基板上にＳｉＯ2からなるマスクパターンを形成し、当該基板上にＨＶＰＥ法によりＧａＮ層を成長させてもよい。なお、詳細は後述する。また、ＧａＮからなるインゴットの成長方法としては、上述したＨＶＰＥ法以外の方法を用いてもよい。たとえば、高圧溶融法、昇華法、フラックス法、アモノサーマル法などを用いてＧａＮインゴットを形成してもよい。また、準備したインゴットとしては、たとえば（０００１）面を主表面とし、直径が５０ｍｍ、厚みがたとえば１２ｍｍといった基板を用いてもよい。なお、インゴットにおける主表面の結晶の面方位や厚みおよび直径といったサイズや形状は特に限定されない。
　次に、図２に示すように、スライス工程（Ｓ１２０）を実施する。この工程（Ｓ１２０）においては、図４に示すようなマルチワイヤソー装置１を用いて工程（Ｓ１１０）において準備したインゴットをスライスする。ここで、図４はマルチワイヤソー装置を示す斜視模式図である。図５は図４に示したマルチワイヤソー装置において複数のインゴットをワーク支持台に取付けた状態を示す拡大斜視模式図である。図４および図５を参照して、スライス工程（Ｓ１２０）において用いるマルチワイヤソー装置１を説明する。
　図４および図５に示すように、マルチワイヤソー装置１はワーク支持台１１、ガイドローラ１２ａ～１２ｃ、スラリーノズル１３、ワイヤ列２１を備える。なお上述したマルチワイヤソー装置１の各構成要素は図示しない筐体によってそれぞれ支持されている。
　ワーク支持台１１は、加工対象物（ワーク）である１つまたは複数のインゴット３を支持するための部材である。ワーク支持台１１は、たとえばステンレス鋼により構成することができる。ワーク支持台１１は、他の構成要素（ガイドローラ１２ａ～１２ｃ、スラリーノズル１３、ワイヤ列２１）に対して下方に配置されている。すなわち、３つのガイドローラ１２ａ～１２ｃがそれぞれ鉛直平面内における三角形の頂点の位置に配置され、このガイドローラ１２ａ～１２ｃの間にスラリーノズル１３が配置されている。ガイドローラ１２ａ～１２ｃには、後述するようにワイヤ２２がワイヤ列２１を構成するように掛け回されている。そして、ワーク支持台１１は、ガイドローラ１２ａからガイドローラ１２ｂに向けて延びるワイヤ列２１から見てスラリーノズル１３が位置する側と反対側に配置されている。
　ワーク支持台１１上には、複数のインゴット３と、当該インゴット３のそれぞれに固着されたカーボン製の複数の支持材３１とが固定されている。複数のインゴット３は、それぞれ支持材３１を介してワーク支持台１１の上方に固定されている。ワーク支持台１１は図示しない移動テーブル上に搭載されている。この移動テーブルが鉛直上方（図４の矢印Ａに示す方向）に移動することによって、インゴット３が鉛直上方へ送られる。
　ガイドローラ１２ａ～１２ｃは、それぞれほぼ円柱状の外形を有する回転体である。ガイドローラ１２ａ～１２ｃの回転軸方向は、鉛直方向（矢印Ａに示す方向）と直交し、かつ互いに平行となるように配置されている。ガイドローラ１２ａおよびガイドローラ１２ｂは、ワーク支持台１１を通る鉛直線の左右に互いに離れて配置される。ガイドローラ１２ｃは、ガイドローラ１２ａおよびガイドローラ１２ｂの上方であって、かつワーク支持台１１を通る鉛直線上に配置される。スラリーノズル１３は、ワーク支持台１１とガイドローラ１２ｃとの間に配置される。
　ガイドローラ１２ａ～１２ｃの外周面は、たとえばウレタンや超高分子ポリエチレンなどの樹脂によって形成されている。ガイドローラ１２ａ～１２ｃの外周面には、円周方向に延びる複数本の溝が等間隔で形成されている。そして、ガイドローラ１２ａ～１２ｃの複数本の溝には、１本のワイヤ２２が螺旋状に掛け回されることによりワイヤ列２１が構成される。ワイヤ２２は、ガイドローラ１２ａ～１２ｃが正回転および逆回転を交互に繰返すことにより、２方向（図４の矢印Ｂに示す方向）に往復走行する。ガイドローラ１２ａ～１２ｃに掛け回されたワイヤ２２のうち、ガイドローラ１２ａおよび１２ｂの下端側（ワーク支持台１１側）を走行する部分は、ワーク支持台１１の移動によって矢印Ａに示す方向に移動してくるインゴット３と交差する位置を走行する。
　スラリーノズル１３は、たとえばラッピングオイルに遊離砥粒が混入された砥液（スラリー）をワイヤ２２およびインゴット３に向けて噴射するものである。ここで、遊離砥粒としては、たとえばダイヤモンド砥粒を用いることができる。また、遊離砥粒として、上述したダイヤモンド以外に、炭化ホウ素（Ｂ4Ｃ）、炭化珪素（ＳｉＣ）、アルミナ（Ａｌ2Ｏ3）、窒化珪素（Ｓｉ3Ｎ4）およびサイアロンなどＧａＮの硬度より高い硬度を示す酸化物、炭化物、窒化物およびこれらの複合酸化物を用いることができる。また、ワイヤ２２としては、たとえばブラスめっき鋼線を用いることができる。
　なお、インゴット３のスライス工程（Ｓ１２０）においては、上述のようなマルチワイヤソー装置１を用いる場合を説明したが、単線のワイヤソーを用いてインゴット３をスライスしてもよい。また、ダイヤモンド砥粒をワイヤ２２に固着させた固定砥粒ワイヤを用いてスライス工程（Ｓ１２０）を実施してもよい。また、ワイヤ２２を往復走行させながら、ワイヤ２２を揺動させてもよい。また、上述した装置は、インゴット３を３ワイヤ２２に向けて上昇させながらスライスする方式であるが、インゴット３の移動方向は異なる方向であってもよく、たとえばインゴット３を下降させながらスライスする方式でもよい。
　次に、スライス工程（Ｓ１２０）の内容を具体的に説明する。まず、加工対象物である複数のインゴット３の外周面には、インゴット３の劈開方向を示す第１オリエンテーションフラット（ＯＦ）面３ａおよび当該第１ＯＦ面３ａよりも小さい第２ＯＦ面３ｂを予め形成してく。そして、複数のインゴット３を、支持材３１を介してワーク支持台１１に取付ける（インゴット取付工程）。この結果、図５に示すような構造を得る。なお、後述するようなストライプコア基板またはドットコア基板においては、結晶表面の組織により当該結晶の面方位が判別できるため、上述したＯＦ面を必ずしも形成する必要は無い。
　なお、このインゴット取付工程では、図５に示すように、複数のインゴット３を互いに主表面が対向するように（もしくは主表面が互いに接触するように）、その中心軸方向に沿って並ぶように配置する。そして、当該中心軸方向が図４の矢印Ａに示される鉛直方向および矢印Ｂで示されるワイヤ２２の走行方向と直交するように、インゴット３はワーク支持台１１に取付けられる。このとき、第１ＯＦ面３ａが矢印Ａに示される送り方向に面するように（すなわち第１ＯＦ面３ａと送り方向を示す矢印Ａとがほぼ直交するように）複数のインゴット３をワーク支持台１１に設置してもよい。また、インゴット３の（０００１）面が矢印Ａに示される送り方向および矢印Ｂに示されるワイヤ２２の走行方向と並行になるように、インゴット３はワーク支持台１１に固定されることが好ましい。
　上述した第１ＯＦ面３ａおよび第２ＯＦ面３ｂの形成位置は任意に決定することが可能であるが、第１ＯＦ面３ａを、インゴット３の＜１１－２０＞方向と直交するように（すなわち、インゴット３の（１１－２０）面に沿って）形成してもよい。また、第２ＯＦ面３ｂを、たとえばインゴット３の＜１－１００＞方向と直交するように（すなわち、インゴット３の（１－１００）面に沿って）形成してもよい。このように第１および第２ＯＦ面３ａ、３ｂが形成されたインゴット３を、ワーク支持台１１に固定する際には、インゴット３の結晶方位面とワイヤ２２の走行方向である矢印Ｂによって示される方向とが所定の角度をなすようにインゴット３をワーク支持台１１へと固定できる。たとえば、ワイヤ２２の走行方向である矢印Ｂによって示される方向と第１ＯＦ面３ａ（（１－１００）面）との角度を所定の角度とするようにしてもよい。
　なお、図４および図５に示したマルチワイヤソー装置１においては、矢印Ｂによって示されるワイヤ２２の走行方向が第１ＯＦ面３ａと平行となるようにインゴット３はワーク支持台１１に固定されている。このようにすれば、インゴット３の送り方向（矢印Ａで示す方向）と第１ＯＦ面３ａとが直交することになる。この結果、第１ＯＦ面３ａからインゴット３が切断される。
　このようにインゴット３がワーク支持台１１へと固定された後、インゴット３の切削（スライス）を開始する。具体的には、ガイドローラ１２ａ～１２ｃを正方向および逆方向に交互に回転、揺動させることによって、ワイヤ２２の往復走行を開始する。そして、インゴット３が固定されたワーク支持台１１を図４の矢印Ａに示す方向（上方）に移動させる。この結果、インゴット３はワイヤ２２（ワイヤ列２１）側へと移動することになる。また、同時にスラリーノズル１３からスラリーの噴射を開始する。インゴット３がワイヤ２２に接すると、インゴット３とワイヤ２２との間に浸入したスラリーの作用によって、インゴット３が切削される。そして、スラリーをスラリーノズル１３から供給しながらインゴット３をほぼ一定速度で矢印Ａに示す方向へと移動させる。この結果、インゴット３は、ワイヤ列２１のワイヤ２２間の間隔に応じた厚さの板状の基板へとスライスされる。このようにして、スライス工程（Ｓ１２０）が実施される。
　次に、図２に示すように、洗浄工程（Ｓ１３０）が実施される。この工程（Ｓ１３０）においては、スライス工程（Ｓ１２０）において形成されたＧａＮ基板の表面からスラリーやその他の異物を除去するための洗浄を行なう。洗浄の方法としては、従来周知の任意の方法を用いることができる。
　このようにして、本発明によるＧａＮ基板を得ることができる。なお、ここで上述したスライス工程（Ｓ１２０）においては、図６に示すように得られた基板がインゴット３のＧａ原子面４側に凸となった形状を有する。ここで、図６は、スライス工程におけるインゴットのスライス状態を説明するための模式図である。上述したマルチワイヤソー装置１によるスライスでは、殆どのスライス条件でＧａ原子面４側に凸形状の基板が切出される。
　この原因は、ＧａＮ結晶の極性に起因するものと思われる。すなわち、（０００１）面を主面とするＧａＮ基板は、表面側と裏面側とで最表面に表出する原子が異なる。すなわち、図６に示したインゴット３のＧａ原子面４（Ｇａ原子が最表面に表出している面）は非常に化学的に安定でありかつ硬度が高い。一方、裏面側であるＮ原子面５（Ｎ原子が最表面に表出している面）は、Ｇａ原子面４に比べると比較的安定性に劣り、またその硬度も相対的に低くなっている。たとえば、Ｎ原子面はＫＯＨなどの強アルカリ溶液によりウェットエッチングを行なうことが可能であるが、Ｇａ原子面４についてはそのようなウェットエッチングは難しい。
　このため、図４および図５に示したようなマルチワイヤソー装置１を用いた場合には、内周刃などのブレードソーを用いた場合に比べて、ワイヤ２２の剛性がブレードソーの剛性に比べて低いため、インゴット３の表面と裏面との硬度の違いにより、加工中に加工負荷に応じてワイヤ２２がＧａ原子面４側へと逃げる傾向がある。この結果、図６の軌跡７に示すようにワイヤ２２がスライス中に変位する。このようなワイヤ２２の変位はスライス速度がより高速である場合に顕著に発生する。特に平均加工速度が０．７μｍ／Ｈ以上であれば図６に示すようにスライスされた基板はＧａ原子面４側へ（表面側へ）凸形状を有するようになる。
　なお、上述した０．７μｍ／時間（Ｈ）という値よりも平均加工速度が遅くなると、加工速度が小さくなるために必ずしもＧａ原子面側へ凸形状とはならないような基板が得られる場合が発生する。一方、加工速度が速過ぎると、スライスにより得られる基板の反りの程度が大きくなり、また局所的に深いソーマークが基板表面に発生する場合がある。このため、たとえば反りの値が５０μｍを超えると、得られた基板の表面上にエピタキシャル膜を成長した後でデバイスを作製する工程での加工時に基板の割れが発生したり、基板の主表面内におけるオフ角分布が大きくなることによって、形成されたたとえば発光素子などの波長分布がばらついたりするといった問題が発生する。このため、平均加工速度はたとえば２．５μｍ／Ｈ以下とすることが好ましい。
　また、スラリーに含まれる砥粒については、ダイヤモンド砥粒を用いる。ダイヤモンド砥粒として単結晶ダイヤモンドを用いたものが好ましい。また、砥粒の粒径については、平均粒径が０．５μｍ以上４０μｍ以下であることが好ましい。また、ダイヤモンド砥粒の最も広い表面における相対的に長い長辺の、当該長辺に交差する相対的に短い短辺に対する長さの比が１．３以上であることが好ましい。ただし上記の長さの比は１．４以上２．５以下であることがより好ましい。そのなかでも、１．４以上２．０以下であることがより好ましく、なかでも１．５以上２．０以下であることがさらに好ましい。上記比の値が２．０よりも大きくなると、加工時にダイヤモンド砥粒に衝撃を受けた場合、当該ダイヤモンド砥粒が容易に破砕されて粒径が小さくなる。ダイヤモンド砥粒の粒径が小さくなると、砥粒の切れ刃が小さくなる。このため、スライス工程（Ｓ１２０）を実施する際の加工効率が低下する。その結果、後述する加工変質層１５が所望の深さよりも深く形成されると考えられる。
　上述のような条件でスライス工程（Ｓ１２０）を実施することによって、Ｇａ原子面４側に凸形状となった反りを有する基板をそりの値のばらつきが小さい状態の基板１０を得ることができる。
　なお、上述した工程によって得られた基板１０は、図７に示すようにその表面に加工変質層１５が形成されている。ここで、図７は、基板作製工程（Ｓ１００）によって得られた基板の断面構造を説明するための部分断面模式図である。上述したスライス工程（Ｓ１２０）における条件を上述のように調整することにより、本発明により得られた基板１０においては、加工変質層１５の深さ（加工変質層１５の厚さ）は十分小さくなっている。具体的には、加工変質層１５の最大深さは１０μｍ以下であり、加工変質層１５の平均深さは５μｍ以下となっている。
　また、得られた基板１０においては、主表面（図７に示したＧａ原子面４およびＮ原子面５）の表面粗さＲａが１０ｍｍ線上で０．０５μｍ以上１μｍ以下となっている。また、得られた基板１０においては、ワイヤソーを用いてスライス加工したときのワイヤソーの延在方向（図４の矢印Ｂで示す方向）と、当該延在方向に対して垂直な方向（図４の矢印Ａで示す方向）とにおいて基板１０の表面における粗さに異方性が存在する。図８を参照しながらこの点をより詳しく説明する。図８は、得られた基板の表面粗さについての異方性を説明するための模式図である。
　図８を参照して、基板１０においては、スライス時において図４に示したワイヤ２２の延在方向に沿った方向（矢印１６に示す方向）にワイヤソーが走行していたことがかすかに分かる模様が認識できる。このとき、ワイヤ２２の延在方向（走行方向）に沿った方向である矢印１７に示す方向と、当該矢印１７に示す方向に垂直な方向である矢印１８に示す方向とについては、表面粗さの指標の値について差が発生する。具体的には、矢印１８に示す方向に沿った方向で測定した算術平均粗さＲａ、最大高さＲｚ、十点平均粗さＲｚｊｉｓのうちの少なくとも１つについては、矢印１７に示す方向で測定した当該指標の値よりも大きな値となる。なお、図８では基板１０の矢印１８に示した方向がＧａＮ結晶の＜１１－２０＞方向であり、矢印１７に示す方向がＧａＮ結晶の＜１－１００＞方向となっている。
　また、基板１０について、図９に示すように反りの方向のプラスとマイナスを定義する。ここで、図９は、基板における反りの方向のプラスおよびマイナスの定義を説明するための模式図である。図９に示すように、基板１０においてＧａ原子面４側に凸となった反りの形状を反り方向プラス（＋）と定義する。また、図９の下段に示すようにＧａ原子面４側が凹形状（すなわちＮ原子面５側に凸形状）となった反りの状態を反り方向マイナス（－）と定義する。
　また、このときの反りの高さＨは、反り方向プラスの場合には図９の上段に示すように規定する。具体的には、定盤表面１９上にＧａ原子面４を上側にして基板１０を置いた状態で、基板１０のＮ原子面５（裏面）において最も定盤表面１９から離れた位置と定盤表面１９との間の距離を反りの高さＨとする。また、反り方向がマイナスの場合には、図９の下段に示すように規定する。具体的には、Ｇａ原子面４が表面側となるように定盤表面１９上に基板１０を置いた状態で、基板１０のＮ原子面５の外周部（裏面端部８）のうち最も定盤表面１９から離れた位置と定盤表面１９との間の距離を反りの高さＨと規定する。このように規定した場合に、上述した基板作製工程（Ｓ１００）において得られた基板１０の形状は、Ｇａ原子面４側に凸形状となっており、かつ基板１０の反りの高さＨが０μｍ超え５０枚以下となっている。
　このようにして基板作製工程（Ｓ１００）を実施した後、図１に示すように成膜工程（Ｓ２００）を実施する。この成膜工程（Ｓ２００）においては、基板作製工程（Ｓ１００）において得られた基板１０上にエピタキシャル膜を形成する。当該成膜工程（Ｓ２００）の内容を、図３を参照してより詳しく説明する。
　図３に示すように、成膜工程（Ｓ２００）においては、まず前処理工程（Ｓ２１０）が実施される。この工程（Ｓ２１０）においては、気相成長装置の内部に基板を配置した状態で、塩化水素（ＨＣｌ）ガスやアンモニア（ＮＨ3）ガスなどを供給することで基板１０の表面を気相エッチングする。上記基板作製工程（Ｓ１００）で得られた基板１０は加工変質層の厚みが比較的薄いため、このような気相エッチングによって加工変質層が除去される。このようにして、前処理工程（Ｓ２１０）を実施する。
　次に、図３に示すようにエピタキシャル成長工程（Ｓ２２０）を実施する。この工程（Ｓ２２０）においては、基板１０の主表面上に従来周知の方法を用いてエピタキシャル層９（図１０参照）を形成する。この結果、図１０に示すように、基板１０の主表面上にエピタキシャル層９が形成されたエピタキシャル層付基板２０を得ることができる。ここで、図１０は、本発明によるエピタキシャル層付基板を示す斜視模式図である。
　図１０に示すように、本発明によるエピタキシャル層付基板２０は、基板１０の主表面上にエピタキシャル層９が形成されている。上述のように、本発明による基板１０では、スライス工程（Ｓ１２０）後の表面状態や反りの状態が良好である。また、上述のように基板１０においては加工変質層の厚みが十分薄くなっている。このため、上記のような前処理工程（Ｓ２１０）を行なうだけで表面の薄い加工変質層を除去することができ、そのままエピタキシャル成長工程（Ｓ２２０）を実施することにより高品質のエピタキシャル層９を形成することができる。
　（実施の形態２）
　図１１は、本発明によるエピタキシャル層付基板の製造方法の実施の形態２を構成する基板作製工程を説明するためのフローチャートである。図１１を参照して、本発明によるエピタキシャル層付基板の製造方法の実施の形態２を説明する。
　図１１に示した工程は、図１に示した基板作製工程（Ｓ１００）に対応している。図１１に示した工程を実施した後、図１および図３に示した成膜工程（Ｓ２００）を実施することにより、本発明によるエピタキシャル層付基板を得ることができる。
　次に、図１１に示した基板作製工程の内容を説明する。図１１に示すように、この実施の形態における基板作製工程は、基本的には図２に示した基板作製工程と同様の構成を備えるが、洗浄工程（Ｓ１３０）の後に研磨工程（Ｓ１４０）が実施される点が異なっている。この研磨工程（Ｓ１４０）においては、洗浄工程（Ｓ１３０）を実施した、エピタキシャル層を形成する基板の表面と反対側の表面（裏面：たとえばＮ原子面）について加工を行なう。この研磨工程（Ｓ１４０）においては、従来周知の任意の方法を用いることができるが、たとえば第１の研磨材（たとえばダイヤモンド砥粒）と第１の潤滑剤（たとえばエチレングリコールと水とを主成分とする液体）とを含む研磨液を第１の定盤（たとえば錫合金製の定盤）上に供給しながら当該第１の定盤および研磨液を用いて基板の表面を研磨する第１の研磨工程を実施してもよい。そして、この第１の研磨工程の後、第２の研磨材（たとえばダイヤモンド砥粒）が埋込まれた第２の定盤（たとえば錫合金製の定盤）上に第２の潤滑剤（たとえば第１の潤滑剤と同様の液体）を供給しながら、第２の研磨材が埋込まれた第２の定盤を用いて基板表面を研磨する第２の研磨工程を実施するようにしてもよい。このようにすれば、第２の研磨工程においては、第２の研磨材が第２の定盤に埋込まれているので、第２の研磨材同士が研磨工程中に凝集しない。そのため、研磨材の凝集に起因する基板表面でのスクラッチの発生を抑制しながら基板表面を研磨し、鏡面加工を行なうことができる。
　なお、上述した研磨工程（Ｓ１４０）では、Ｎ原子面（裏面）のみについて研磨加工を行なうことが好ましい。これは、基板１０の研磨加工を行なう場合には当該基板の表面（Ｇａ原子面）をプレートにワックスなどで貼付けて固定し、基板の裏面を研磨するが、このときワックス厚のばらつきなどが原因となり研磨後の基板の形状がばらつく恐れがある。そして、このような研磨加工を基板の表面および裏面の両方について行なうと、研磨後の基板の形状（たとえば反り方向）がばらつく可能性がある。そのため、このような形状のばらつきを抑制する観点から、当該研磨加工は基板の裏面のみに行なうことが好ましい。ここで、基板をプレートなどに貼付けることなく研磨加工が可能な両面同時研磨法や、真空吸着により基板を固定して研磨するという方法も考えられるが、これらの方法では基板の反り量が大きい場合に基板の割れが発生する恐れあるため現実的ではない。
　その後、加工後の基板を従来周知の方法で洗浄し、さらに図１および図３に示した成膜工程（Ｓ２００）を実施することにより、図１０に示すようなエピタキシャル層付基板２０を得ることができる。なお、上述した研磨工程（Ｓ１４０）においてエピタキシャル層を形成する表面であるＧａ原子面に対して研磨加工（たとえば鏡面加工）を行なうようにしてもよい。この場合、図３に示した前処理工程（Ｓ２１０）は実施しなくてもよいが、確実に加工変質層を除去する観点から上記前処理工程（Ｓ２１０）を実施してもよい。
　（実施の形態３）
　図１２は、本発明によるエピタキシャル層付基板の製造方法の実施の形態３を構成する基板作製工程を説明するためのフローチャートである。図１２を参照して、本発明によるエピタキシャル層付基板の製造方法の実施の形態３を説明する。
　本発明によるエピタキシャル層付基板の製造方法の実施の形態３は、基本的には上述した実施の形態２におけるエピタキシャル層付基板の製造方法と同様の工程を備えるが、基板作製工程の内容が一部異なっている。すなわち、図１２に示した基板作製工程では、スライス工程（Ｓ１２０）と洗浄工程（Ｓ１３０）との間にエッチング工程（Ｓ１５０）が実施されている。その他の工程は基本的には上述した本発明によるエピタキシャル層付基板の製造方法の実施の形態２と同様になっている。
　上述したエッチング工程（Ｓ１５０）においては、基板の表面に形成された加工変質層を除去する。ここで、たとえばＮ原子面側の加工変質層については、ＫＯＨやＮａＯＨなどの強アルカリやリン酸を用いてエッチングを行なうことができる。また、加工変質層の深さが深い場合には、当該薬液（エッチング液）の温度や濃度を上げてエッチングレートを高くすることが好ましい。一方、Ｇａ原子面側の加工変質層については、当該Ｇａ原子面がウェットエッチングによるエッチングが困難であるため、ドライエッチングを用いる。ドライエッチングの条件としては、たとえば設備として反応性イオンエッチング装置を用い、反応ガスとしては塩素ガスを用いることができる。
　なお、上述したエッチング工程（Ｓ１５０）では、基板１０の表面および裏面（たとえばＧａ原子面４およびＮ原子面５）の両方についてエッチングを行なってもよい。また、上記エッチング工程（Ｓ１５０）では、裏面（エピタキシャル層を形成する表面と反対側の裏面）のみについてエッチングを行なってもよく、また表面のみについてエッチングを行なってもよい。また、図１２に示した工程では、研磨工程（Ｓ１４０）を実施しないようにしてもよい。
　そして、図１２に示した工程を実施した後、さらに図１および図３に示した成膜工程（Ｓ２００）を実施することにより、図１０に示すようなエピタキシャル層付基板２０を得ることができる。なお、このようにエッチング工程（Ｓ１５０）によって加工変質層を除去することにより、成膜工程（Ｓ２００）における前処理工程（Ｓ２１０）（図３参照）を省略することが可能になる。
　ここで、上述した実施の形態１～実施の形態３におけるインゴット成長工程（Ｓ１１０）では、さまざまな方法を用いることができる。たとえば、異種基板上に開口部が複数形成されたマスクを形成し、当該マスク上にＧａＮ層をラテラル成長させるといった方法を用いることができる。この方法を、図１３～図１６を参照して具体的に説明する。図１３～図１６は、ＧａＮのインゴットの製造方法の一例を説明するための模式図である。
　図１３に示すように、まず異種基板としてのＧａＡｓ基板２５を準備する。このＧａＡｓ基板２５の表面上にＳｉＯ2からなるマスク層２６を形成する。このマスク層２６においては、分散配置された複数の窓部２７が形成される。窓部２７の平面形状は任意の形状とすることができるが、たとえば四角形状とすることができる。また、この窓部２７の平面における配置はマトリクス状でもよいが、たとえばＧａＡｓ基板の［１１－２］方向に沿って窓部２７が並ぶように、当該窓部２７が複数列整列するように配置されてもよい。なお、当該［１１－２］方向と直交する［－１１０］方向において隣接する窓部２７の列は、互いに窓部２７の配置が半ピッチずれるように、窓部２７が配置されることが好ましい。上述した列における窓部２７の間の間隔をＬとし、隣接する窓部２７の列の間の距離をｄとすると、ｄ＝３0.5Ｌ／２といった関係を満足するように距離ｄおよび間隔Ｌを決定することが好ましい。つまり、平面的には正三角形の頂点に窓部２７が配置されるようにマスク層２６を形成することが好ましい。このような窓部２７が形成されたマスク層２６は、従来周知のＣＶＤ法やフォトリソグラフィ法を用いて形成することができる。
　次に、図１４に示すように、比較的低温（たとえば４５０℃以上５００℃以下）の温度条件下でＨＶＰＥ法によってＧａＮバッファ層２８を窓部２７の内部に形成する。このＧａＮバッファ層２８の厚みとしてはたとえば１０ｎｍ以上１００ｎｍ未満といった値とすることができる。なお、マスク層２６の厚みは１００ｎｍ以上数１００ｎｍ以下といった値とする。そのため、上述したＧａＮバッファ層２８はマスク層２６の厚みよりも薄くなっている。この結果、図１４に示すように、ＧａＮバッファ層２８は窓部２７の内部にそれぞれ孤立した状態で形成される。
　次に、比較的高温（たとえば８００℃以上１０５０℃以下）の温度条件下で、ＨＶＰＥ法を用いてＧａＮエピタキシャル層２９（図１５参照）を形成する。なお、この時点でＧａＮバッファ層２８は結晶化する。そして、上述した窓部２７の内部で孤立して発生したＧａＮ結晶は通常六角錐を形成する。そして、ＧａＮ結晶からなる六角錐が高さ方向と底部側方に次第に成長する。当該六角錐の底面は六角形状に広がり窓部２７を充填する。さらに成長が進むと、ＧａＮエピタキシャル層２９はマスク層２６の上部表面上に広がる。このときにも、六角錐の形状を保持した状態と考えられる。そして、隣接する他の窓部２７から成長した他の（六角錐形状の）ＧａＮエピタキシャル層と接触した後、ＧａＮエピタキシャル層２９は上方に向けて成長を続ける。このようにして、図１５に示すようにＧａＮエピタキシャル層２９が所定の厚みとなる。
　次に、ＧａＡｓ基板２５（図１５参照）を除去する。その後、マスク層２６を研磨することによって除去する。この結果、図１６に示すように所定の厚みのＧａＮからなる基板３０を得ることができる。そして、この基板３０を種結晶として、当該基板３０上にＧａＮエピタキシャル層を成長させる。このようにして、インゴット３（図４参照）を形成することができる。
　また、インゴットを得るための他の方法としては、たとえば図１７～図２１に示すようなファセットマスク成長法を用いることができる。図１７～図２１は、本発明によるインゴットの製造方法の他の例を説明するための模式図である。図１７～図２１を参照して、本発明によるインゴットの製造方法の他の例を説明する。
　まず、下地基板であるＧａＡｓ基板２５（図１７参照）を準備する。ＧａＡｓ基板２５の上にマスク層２６を形成する。マスク層２６としては、たとえばＳｉＯ2、ＳｉＮ、ＡｌＮなどからなる誘電体膜を用いることができる。このマスク層２６の形状は、たとえば直径が２０μｍ以上１００μｍ以下の孤立したドット状（円形状）の形状としてもよいし、間隔を隔てて互いに平行に延びる直線帯状としてもよい。この結果、図１７に示すような構造を得る。なお、マスク層２６の製造方法としては、従来周知の方法、たとえばＣＶＤ法やフォトリソグラフィ法を用いることができる。
　次に、当該マスク層２６が形成されたＧａＡｓ基板２５の表面上にＨＶＰＥ法、ＭＯＣ法、ＭＯＣＶＤ法、昇華法のいずれかを用いてＧａＮの結晶３９を気相成長させる。このＧａＮの結晶核はＧａＡｓ基板２５の露出した部分（図１７における下地露出部分３８）に選択的に発生し、マスク層２６の上には発生しない。そのため、結晶３９が成長していくと、下地露出部分３８から当該結晶が盛り上がってマスク層２６の上部表面上へと這い上がっていく。しかしマスク層２６の上では当該結晶は成長しにくいためＧａＮ結晶の成長が遅れる。この結果、マスク層２６の上では結晶３９に斜めの面が形成される。このようにして、図１８に示すような構成を得る。この斜めの面がいわゆるファセット面Ｆとなる。このファセット面Ｆは比較的面指数の低い｛－１－１２２｝、｛１－１０１｝面などである。
　さらにＧａＮの成長を続けると、図１９に示すようにＧａＮ結晶の厚みが厚くなっていく。そして、下地露出部分３８の上には比較的早く結晶が成長し、一方マスク層２６の上では当該結晶は遅く成長する。その結果、ファセット面Ｆがマスク層２６上に形成され、結晶中の転位がファセット面Ｆによって内側に引き込まれる。このため、転位がマスク層２６上の領域に集中することになる。このように転位が集中したマスク層２６上の部分を欠陥集合領域Ｈと呼ぶ。なお、マスク層２６が小さ過ぎると欠陥集合領域Ｈが結晶成長の途中で立ち消えることになるため、マスク層２６の幅は２０μｍ以上２００μｍ以下程度とすることが好ましい。このようにしておけば、欠陥集合領域Ｈが結晶成長の途中で消えることなく当該欠陥集合領域Ｈはマスク層２６と同じ位置に上方に延びるように形成される。なお、マスク層２６のより好ましい幅はたとえば５０μｍである。
　上述した欠陥集合領域Ｈには転位が高密度に存在する。このため、この欠陥集合領域Ｈ以外の領域は転位が比較的少なく密度の比較的低い単結晶となる。但し、この単結晶もより詳細に検討すると２種類の部分に区別することができる。すなわち、ファセット面Ｆの直下に位置する単結晶の部分は電気伝導性が高く転位が少ない単結晶領域Ｚ（単結晶低転位随伴領域）となり、ファセット面とファセット面との継目に位置する平坦部（Ｃ面となっている部分）の直下に位置する部分は電気伝導性が低く転位が少ない単結晶領域Ｙ（単結晶低転位領域）となる。
　上述した結晶の成長工程を十分行ない、結晶の厚みが十分な厚さとなった時点で結晶成長を停止する。その後、当該基板を成長装置から取出し、上部表面においてファセット面が現れている部分を研削することにより、図２０に示すように結晶の上部表面を平坦化する。
　その後、さらにＧａＡｓ基板２５を除去する。このとき同時にマスク層２６も除去する。そして、ＧａＡｓ基板２５と接していたＧａＮ結晶の裏面側も研磨などの加工を行なうことにより平坦化する。この結果、図２１に示すようなＧａＮからなるインゴット３を得ることができる。このようにして得られたインゴット３では、単結晶領域Ｙ、Ｚは（０００１）単結晶であり、欠陥集合領域Ｈは極性が反転した（０００－１）単結晶となっている。つまり、インゴット３の上部表面における単結晶Ｙ、Ｚの領域はＧａ原子面となっており、欠陥集合領域ＨはＮ原子面となっている。そのため、当該インゴット３を用いて本発明による基板作製工程（Ｓ１００）に従って得られた基板１０のＧａ原子面が主要な領域となる主表面においても、欠陥集合領域Ｈの延在方向と交差するようにインゴット３をスライスした場合には、Ｇａ原子面となった領域（単結晶領域）とＮ原子面となった領域（欠陥集合領域）とが混在する。
　本発明の効果を確認するため、以下のような実験を行なった。
　（試料）
　インゴット：
　ＧａＮからなるインゴットとして、（０００１）面を主表面とした直径５０ｍｍ、厚み２０ｍｍのＧａＮインゴットを準備した。なお、このインゴットは図１３～図１６に示した方法を用いて製造されたものを用いた。
　ＧａＮ基板：
　上述したインゴットから、試料Ａ：スライス工程および洗浄工程のみを行なったアズスライス基板、試料Ｂ：スライス工程後にエッチングによって加工変質層を除去した基板、試料Ｃ：スライス後にエッチングによって加工変質層を除去し、さらに表面（Ｇａ原子面）のみ鏡面研磨を行なった基板、という３種類の基板を準備した。
　また、上述した条件のインゴットから、比較例としての試料Ｄ：スライス工程後に基板の表面および裏面をそれぞれ研削し、さらに表面および裏面をそれぞれ研磨加工した基板を準備した。
　（処理条件）
　試料Ａ～試料Ｃのスライス工程：
　処理装置としてはマルチワイヤソー装置を用いた。スラリーを構成する砥粒としては単結晶ダイヤモンドを用い、砥粒の平均粒径は９μｍとした。また、スラリーを構成する潤滑剤としては鉱物油を用い、当該鉱物油に単結晶ダイヤモンドからなる砥粒を混ぜてスラリーとした。なお、本明細書での「平均粒径」とは、レーザ回折・散乱法による粒子径分布測定(ＪＩＳ　Ｒ１６２９－１９９７「ファインセラミックス原料のレーザ回折・散乱法による粒子径分布測定方法」参照)で測定した場合における、小粒径側からの累積体積５０％の粒子径（Ｄ５０）の値を意味する。
　そして、切断速度（インゴットの送り速度）を２ｍｍ／時間（Ｈ）とした。また、ワイヤの走行速度を７００ｍ／分、ワイヤの張力を４０Ｎとした。ワイヤの直径は０．１８ｍｍとした。スライス後の基板の厚みは４００μｍとした。
　試料Ｄのスライス工程：
　処理装置として試料Ａ～試料Ｃと同様にマルチワイヤソー装置を用いた。スラリーを構成する砥粒としては単結晶ダイヤモンドを用い、砥粒の平均粒径は９μｍとした。また、スラリーを構成する潤滑材としては鉱物油を用い、当該鉱物油に単結晶ダイヤモンドからなる砥粒を混ぜてスラリーとした。
　そして、切断速度（インゴットの送り速度）を２ｍｍ／時間とした。また、ワイヤの走行速度を７００ｍ／分、ワイヤの張力を４０Ｎとした。ワイヤの直径は０．１８ｍｍとした。スライス後の基板の厚みを４００μｍとした。
　試料Ｂおよび試料Ｃのエッチング工程：
　基板の表面側（Ｇａ原子面側）については、反応性イオンエッチング（ＲＩＥ）を行なった。エッチングガスとしては塩素（Ｃｌ）ガスを用いた。このエッチングにより基板のＧａ原子面から深さ５μｍだけ除去した。
　基板の裏面側（Ｎ原子面側）についても、反応性イオンエッチング（ＲＩＥ）を行なった。エッチングガスとしては塩素（Ｃｌ）ガスを用いた。このエッチングにより基板のＮ原子面から深さ５μｍだけ除去した。
　試料Ｃの鏡面研磨工程：
　基板の表面（Ｇａ原子面）について、以下のような構成の研磨装置を用いて鏡面研磨を行なった。具体的には、研磨装置としては、テーブル上に配置された定盤と、定盤の表面上に載置された研磨ジグとを備えるものを用いた。研磨装置では、定盤と研磨ジグとの間にＧａＮ基板を配置して、定盤及び研磨ジグを回転させることにより基板の研磨を行なう。定盤は、中心点及び半径ｒを有する円盤である。定盤は、周速度ｖで反時計回りに回転する。定盤には、定盤を冷却するチラーが接続されている。チラーを用いることにより、定盤の温度を室温と同等の温度（例えば２０℃）に制御することができる。この場合、研磨時の定盤の発熱や変形が防止される。
　研磨ジグには、研磨ジグを回転及び揺動させるモータが接続されている。モータはテーブル上に配置されている。研磨ジグは、定盤の回転方向と同一方向、例えば反時計回りに回転する。テーブル上には、研磨液を定盤の表面に滴下する滴下装置（ディスペンサー）が配置されている。滴下装置は滴下ノズルを有している。滴下ノズルから研磨液又は潤滑剤が滴下される。研磨液はスラリー状である。
　研磨ジグは、基板が貼り付けられる円盤状のプレートと、プレートを取り囲む円環状のドライブリングとを備える。プレート上には、おもりと支持棒とが定盤側から順に配置されている。プレートはセラミックからなる。基板は、ワックス等の接着剤によりプレートに貼り付けられる。基板は、おもりによって、プレートを介して定盤に均等に押圧される。ドライブリングの下面（定盤に対向する面）には、溝が放射状に形成されている。研磨ジグは、基板の表面が定盤の表面に接触するように配置される。
　上述した研磨装置を用いて、第１の研磨工程、クリーニング工程および第２の研磨工程を実施することにより、基板の表面を鏡面加工する。
　第１の研磨工程の研磨条件としては、研磨液の滴下量：５ｃｃ／ｍｉｎ、研磨材の最大粒径：１μｍ以下、定盤の直径（φ）：４５０ｍｍ、定盤の構成材料：錫、ドライブリングの回転速度：３０ｒｐｍ、ドライブリングの揺動速度：１０回／ｍｉｎ、ドライブリングの揺動ストローク：３０ｍｍ、おもりの荷重：１．９６×１０４Ｐａ（２００ｇ／ｃｍ２）、研磨時間：６０ｍｉｎという条件を用いた。なお、研磨液としては潤滑剤（エチレングリコール）に対して、多結晶ダイヤモンドの研磨材を混ぜたスラリーを用いた。スラリーにおける砥粒の濃度は１リットル当り１０カラットとした。
　クリーニング工程では、ワイパーと超純水を用いて定盤上の異物を除去する。そして、第２の研磨工程として、研磨材が埋込まれた定盤を用いて基板の表面を研磨する。具体的には、予め錫からなる定盤の表面に研磨材を押圧して埋込んでおく（チャージング）。このチャージングにおいては、たとえば単結晶ダイヤモンド砥粒（最大粒径１μｍ以下）と潤滑剤とを含む研磨液を定盤表面に供給しながら、基板が貼付けられていない研磨ジグを定盤に押圧する。そして、定盤および研磨ジグを回転させる。このチャージング工程の具体的な条件としては、研磨液の滴下量：５ｃｃ／ｍｉｎ、ドライブリングの回転速度：６０ｒｐｍ、ドライブリングの揺動速度：１０回／ｍｉｎ、ドライブリングの揺動ストローク：３０ｍｍ、おもりの荷重：１．９６×１０４Ｐａ（２００ｇ／ｃｍ２）、チャージング時間：６０ｍｉｎ、といった条件を用いる。このチャージング工程の結果、定盤表面に研磨材が埋め込まれた状態となる。
　このような定盤に潤滑剤を供給しながら基板を研磨することにより、第２の研磨工程（鏡面加工工程）を実施する。具体的な研磨条件としては、潤滑剤の滴下量：５ｃｃ／ｍｉｎ、定盤の周速度ｖ：２８ｍ／ｍｉｎ、おもりの荷重：１．９６×１０４Ｐａ（２００ｇ／ｃｍ２）、研磨時間：６０ｍｉｎ、といった条件を用いる。
　試料Ｄの研削工程：
　研削工程においては、インフィード式研削機を使用した。砥石は＃６００のダイヤモンドのビトリファイド砥石を用いた。上記研削機の運転条件としては、砥石の回転速度を１０００ｒｐｍとし、水溶性切削水を砥石にかけながら、試料Ｄを研削した。このとき、試料Ｄも回転速度４００ｒｐｍで回転させ、かつ試料Ｄの送り速度を０．５μｍ／ｓｅｃとした条件で研削を行った。
　試料Ｄの研磨工程：
　研磨工程として、試料Ａ～Ｃの基板作製に用いた研磨装置を用いて、第１の研磨工程、クリーニング工程および第２の研磨工程を実施することにより、基板の表面を鏡面加工した。
　第１の研磨工程の研磨条件としては、研磨液の滴下量：５ｃｃ／ｍｉｎ、研磨材の最大粒径：１μｍ以下、定盤の直径（φ）：４５０ｍｍ、定盤の構成材料：錫、ドライブリングの回転速度：３０ｒｐｍ、ドライブリングの揺動速度：１０回／ｍｉｎ、ドライブリングの揺動ストローク：３０ｍｍ、おもりの荷重：１．９６×１０４Ｐａ（２００ｇ／ｃｍ２）、研磨時間：６０ｍｉｎという条件を用いた。なお、研磨液としては潤滑剤（エチレングリコール）に対して多結晶ダイヤモンドの研磨材を混ぜたスラリーを用いた。スラリーにおける砥粒の濃度は１リットル当り１０カラットとした。
　クリーニング工程では、ワイパーと超純水を用いて定盤上の異物を除去する。そして、第２の研磨工程として、研磨材が埋込まれた定盤を用いて基板の表面を研磨する。具体的には、予め錫からなる定盤の表面に研磨材を押圧して埋込んでおく（チャージング）。このチャージングにおいては、たとえば単結晶ダイヤモンド砥粒（最大粒径１μｍ以下）と潤滑剤とを含む研磨液を定盤表面に供給しながら、基板が貼付けられていない研磨ジグを定盤に押圧する。そして、定盤および研磨ジグを回転させる。このチャージング工程の具体的な条件としては、研磨液の滴下量：５ｃｃ／ｍｉｎ、ドライブリングの回転速度：６０ｒｐｍ、ドライブリングの揺動速度：１０回／ｍｉｎ、ドライブリングの揺動ストローク：３０ｍｍ、おもりの荷重：１．９６×１０４Ｐａ（２００ｇ／ｃｍ２）、チャージング時間：６０ｍｉｎ、といった条件を用いる。このチャージング工程の結果、定盤表面に研磨材が埋め込まれた状態となる。
　このような定盤に潤滑剤を供給しながら基板を研磨することにより、第２の研磨工程（鏡面加工工程）を実施する。具体的な研磨条件としては、潤滑剤の滴下量：５ｃｃ／ｍｉｎ、定盤の周速度ｖ：２８ｍ／ｍｉｎ、おもりの荷重：１．９６×１０４Ｐａ（２００ｇ／ｃｍ２）、研磨時間：６０ｍｉｎ、といった条件を用いる。
　上述のような工程を実施することにより、試料Ａ～Ｄについて、それぞれ１５０枚の基板を準備した。
　（測定方法）
　各試料の基板について、反り方向と反り量を測定した。反り方向は本願の図９で説明したように、Ｇａ原子面側に凸形状となった場合をプラス、Ｇａ原子面側に凹形状となった場合をマイナスとした。また、反り量についても図９で説明したような定義とした。具体的には、Ｇａ原子面が上側になるように各基板を平坦な定盤上に置き、反り方向および反り量を測定した。
　（測定結果）
　測定結果を図２２および図２３に示す。図２２および図２３は、実施例１における基板の反り量の測定結果を示すグラフである。図２２では試料Ａ～試料Ｃについての測定結果を示している。また、図２３では、比較例である試料Ｄについての測定結果を示している。
　図２２および図２３において、横軸は反り量（単位：μｍ）を示し、縦軸は頻度（基板数）を示す。なお、横軸の０の欄は反り量がゼロである場合に該当し、たとえば横軸の５の欄は反り量が０超え５μｍ以下である場合に相当し、横軸の１０の欄は反り量が５μｍ超え１０μｍ以下である場合に相当する。
　また、図２２および図２３において、凡例表示中のＡｖｅ．とは各試料での反り量の値の平均値を示している。また、凡例表示中のσとは各試料での反り量の測定結果の標準偏差を示している。
　図２２および図２３からわかるように、比較例である試料Ｄについては反り量の平均値は比較的小さいものの、反りの方向はプラス側とマイナス側の両方の基板が確認されている。一方、本願発明の実施例である試料Ａ～試料Ｃについては、反りの方向がマイナス側となった基板は無く、すべて反り方向がプラス側にそろっている。また、スライスのみを行なった試料Ａから、スライス後にエッチングも行なった試料Ｂ、さらに研磨も行なった試料Ｃと、徐々に反り量の平均値および標準偏差が小さくなっていることがわかる。
　スライス工程後の基板の表面粗さと砥粒の粒径との関係を確認するため、以下のような実験を行なった。
　（試料）
　インゴット：
　実施例１で準備したＧａＮインゴットと同様のインゴットを準備した。
　ＧａＮ基板：
　上述したインゴットから、後述するようにさまざまな粒径の砥粒を用いてスライス工程を実施することにより、ＧａＮからなる基板を得た。
　（処理条件）
　インゴットのスライス工程：
　処理装置としては、実施例１と同様にマルチワイヤソー装置を用いた。スラリーを構成する砥粒は、単結晶ダイヤモンド砥粒であって、それぞれ表１に示すように粒径を変更している。
　スライス工程では、スラリーを構成する潤滑剤として鉱物油を用いた。当該鉱物油に単結晶ダイヤモンドを分散させてスラリーとした。
　そして、切断速度（インゴットの送り速度）を２ｍｍ／時間とした。また、ワイヤの走行速度を７００ｍ／分、ワイヤの張力を４０Ｎとした。ワイヤの直径は０．１８ｍｍとした。スライス後の基板の厚みは４００μｍとした。
　そして、表１に示すように１０種類の粒径の砥粒を用いてスライス工程を行なうことにより、１０種類の試料Ｅ～試料Ｎを準備した。
　（測定方法）
　表面粗さＲａ：
　スライス後の基板について、その表面粗さＲａを測定した。具体的には、ワイヤソーが走行する方向（ソーマークの延在方向）に直交する方向において、触針式の表面粗さ計を用いて表面粗さを測定した。測定長は１０ｍｍとした。
　平均研磨速度：
　また、各試料Ｅ～試料Ｎを形成するために用いた砥粒について、当該砥粒を用いた場合の平均研磨速度を測定した。具体的には、直径が３８０ｍｍの鋳鉄製の定盤を研磨盤として用い、当該研磨盤に各試料Ｅ～試料Ｎのスライスに用いたスラリーを供給しながらＧａＮ基板を研磨し、研磨時間と研磨量とから各スラリーを用いた場合の平均研磨速度を算出した。この研磨の条件としては、研磨盤にＧａＮ基板を押圧する荷重を９．８×１０３Ｐａ（１００ｇ／ｃｍ２）、研磨盤の回転数を６０ｒｐｍ、研磨時間を１時間として、研磨後の基板面内の９点について研磨量を測定した。そして、各基板について測定した研磨量の平均値を平均研磨量とした。上述のように研磨時間は１時間であるため、この平均研磨量がすなわち平均研磨速度となる。
　最大反り：
　スライス工程後の各基板について、最大の反り量を測定した。反り量の測定方法は、実施例１における測定方法と同様である。
　（測定結果）
　測定結果を表１に示す。
Figure JPOXMLDOC01-appb-T000001
 　表１に示すように、砥粒の粒径を小さくすればするほど、スライス後の基板の表面粗さＲａは小さくなることがわかる。基板の表面粗さは小さく方が好ましいが、一方で平均研磨速度からも分かるように加工能率が悪くなる。試料Ｅでは、このような加工能率の低下に起因して、加工後の基板の反りが悪くなっている。したがって、スライス後の基板の反り量を許容できる範囲に収めるために、加工能率をある程度確保する観点から、砥粒の平均粒径は０．５μｍ以上とすることが好ましい。
　一方、砥粒の平均粒径が大きくなると、加工能率が高くなる（平均研磨速度が速くなる）が、スライス後の基板の表面粗さＲａも大きくなる。エピタキシャル成長などの後処理で問題とならない表面粗さ（Ｒａで１μｍ以下）を実現するためには、砥粒の平均粒径を４０μｍ以下とすることが好ましい。
　本発明による基板について、ＬＥＤ構造のエピタキシャル層を形成して発光の波長のばらつきと発光強度の評価を行なった。
　（試料）
　実施例２において得られたスライス後の基板の表面にＬＥＤ構造となるエピタキシャル層を形成し、基板を分割することでＬＥＤをチップ化した。上記ＬＥＤ構造としては、具体的には、ＧａＮ基板表面上にＳｉをドープしたｎ型Ａｌ0.12Ｇａ0.88Ｎからなる中間層、Ｓｉをドープしたｎ型ＧａＮからなるクラッド層、ノンドープＩｎ0.11Ｇａ0.89Ｎからなる井戸層、ノンドープＩｎ0.01Ｇａ0.99Ｎからなる障壁層、Ｍｇをドープしたｐ型Ａｌ0.12Ｇａ0.88Ｎからなるクラッド層、およびＭｇをドープしたｐ型ＧａＮコンタクト層を順次積層した構造を形成した。
　（処理条件）
　エピタキシャル層を形成する工程として、本発明の実施の形態１で説明した成膜工程での方法と同様の方法を用いた。すなわち、前処理であるＨＣｌガスによるエッチングで加工変質層を除去してから、エピタキシャル層の形成を行なった。ＬＥＤ構造の各エピタキシャル層は、有機金属気相成長法（ＭＯＣＶＤ）により作製した。原料にはトリメチルガリウム（ＴＭＧ）、トリメチルアルミニウム（ＴＭＡ）、トリメチルインジウム（ＴＭＩ）、アンモニア（ＮＨ３）、モノシラン（ＳｉＨ４）、シクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）を用いた。
　具体的なエピタキシャル層の形成方法は、以下のようなものである。まず、ＭＯＣＶＤ炉の反応室内に配置されたサセプタ上にＧａＮ基板を配置する。そして、１０５０℃に基板を加熱し、反応室内圧力（炉内圧力）を１０１ｋＰａにした後に、反応室内に原料ガス（ＴＭＧ、ＴＭＡ、ＮＨ３、ＳｉＨ４）を供給することにより、ＧａＮ基板の表面上に厚さ５０ｎｍのｎ型Ａｌ0.12Ｇａ0.88Ｎ中間層を形成する。次に、炉内圧力を１０１ｋＰａに維持すると共に、基板温度を１１００℃に変更する。その後に、原料ガス（ＴＭＧ、ＮＨ３、ＳｉＨ４）を反応室内に供給することにより、上記中間層上に２μｍのｎ型ＧａＮクラッド層を形成する。次いで、障壁層および井戸層を交互に成長させる。障壁層の成長では、１０１ｋＰａの炉内圧力を維持すると共に、基板温度を９００℃に変更する。その後に、原料ガス（ＴＭＧ、ＴＭＩ、ＮＨ３）を反応室内に供給することにより、厚さ１５ｎｍのノンドープＩｎ0.01Ｇａ0.99Ｎ層を形成する。井戸層の成長では、１０１ｋＰａの炉内圧力を維持すると共に、基板温度を８００℃に変更する。その後に、原料ガス（ＴＭＧ、ＴＭＩ、ＮＨ３）を反応室内に供給することにより、厚さ５０ｎｍのノンドープＩｎ0.11Ｇａ0.89Ｎ層を形成する。井戸層および障壁層の成長は必要な回数だけ繰返される。本実施例では６回繰返した。その後、炉内圧力を１０１ｋＰａに維持すると共に基板温度を１０５０℃に変更する。そして、原料ガス（ＴＭＧ、ＴＭＡ、ＮＨ３、Ｃｐ２Ｍｇ）を用いて、厚さ２０ｎｍのｐ型Ａｌ0.12Ｇａ0.88Ｎクラッド層を形成する。次いで原料ガス（ＴＭＧ、ＮＨ３、Ｃｐ２Ｍｇ）を用いて厚さ１５０ｎｍのｐ型ＧａＮコンタクト層を形成する。
　（測定方法）
　発光波長の測定：
　個々のＬＥＤを、電流密度１００Ａ／ｃｍ２という条件で発光させ、その発光波長を測定した。
　発光強度の測定：
　上述した発光波長の測定と同様の条件でＬＥＤを発光させ、その発光強度を測定した。
　（測定結果）
　測定結果を以下の表２に示す。
Figure JPOXMLDOC01-appb-T000002
 　なお、表２の波長ばらつきを示す欄は、同じ基板から得られたＬＥＤでの最大波長と最小波長との差を示している。また、発光強度の欄は、同じ基板から得られたＬＥＤでの発光強度の平均値を示すものであり、もっとも発光強度が高かった試料Ｈの発光強度を１００とした相対値で示されている。
　表２からもわかるように、本発明の実施例では基板での波長ばらつきを１０ｎｍ以下にすることができるとともに、十分な発光強度を確保することができる。
　本発明による基板の製造方法について、スライス工程における砥粒の特性と基板表面の加工変質層の厚みとの関係に関して評価を行なった。
　（試料）
　インゴット：
　実施例１で準備したＧａＮインゴットと同様のインゴットを準備する。また、当該インゴットをマルチワイヤソー装置でスライスする際に用いるスラリーとして、８種類のスラリーを準備する。これらのスラリーは、同種の鉱物油に平均粒径が９μｍであるダイヤモンド砥粒を混ぜたものであるが、当該ダイヤモンド砥粒（品種ａ～ｈ）の粒子形状および結晶品質が後述する表３に示すようにそれぞれ異なる。
　基板：
　上述のようにそれぞれ異なる条件のダイヤモンド砥粒（品種ａ～ｈ）を含む８種類のスラリーを用いてインゴットをスライスすることで、試料Ｏ～試料Ｖの基板を得る。
　（処理条件）
　それぞれのスラリーを用いて、上記インゴットをスライスした。スライス条件は、実施例１における試料Ａ～試料Ｃのスライス条件と同様とした。
　（測定方法）
　ダイヤモンド砥粒の形状について：
　ダイヤモンド砥粒を走査型電子顕微鏡（ＳＥＭ）で観察し、ダイヤモンド砥粒の長辺と短辺との長さを測定する。そして５０個の粒子について、最も広い面積を有する表面について測定した長辺と短辺との長さの比（長辺（Ｌ）／短辺（Ｓ）比）の平均値を、各ダイヤモンド砥粒の品種のＬ／Ｓ比とする。
　ダイヤモンド砥粒の結晶品質について：
　ダイヤモンド砥粒のＸ線回折を行ない、第１ピーク（４４°）での積分強度を測定する。なお、一般的に上記積分強度が大きいほど結晶性が良好であると推定される。
　加工変質層の深さについて：
　スライス後の基板表面に形成される加工変質層に関して、当該基板の断面についてカソードルミネッセンス（ＣＬ）像を撮影する。そして、当該ＣＬ像において黒く検出される領域を加工変質層とし、その厚みを加工変質層の厚みとして測定する。なお、１つのインゴットから切出された基板の１枚について５点、加工変質層の厚みを測定し、その平均値を各試料Ｏ～Ｖでの平均加工変質層深さとし、５点のうちの最大のものを最大加工変質層深さとする。
　（測定結果）
　測定結果を表３に示す。
Figure JPOXMLDOC01-appb-T000003
 　表３において、Ｌ／Ｓ比の欄はダイヤモンド砥粒について測定した長辺の長さを短辺の長さで割った値を示している。また、Ｘ線回折の欄では、上述した積分強度について、最も高い値を示した試料Ｑの積分強度を１（基準値）とした相対値で示している。なお、上述のようにして得られた試料Ｏ～Ｖの基板の反り量はいずれも５０μｍ以下となっていた。
　表３からもわかるように、本発明の実施例である試料Ｏ～試料Ｕについては、加工変質層の平均深さおよび最大深さともに比較例の試料Ｖより十分小さくなっている。具体的には、加工変質層の平均深さの基準値を５μｍ、最大深さの基準値を１０μｍとすると、本発明の実施例である試料Ｏ～試料Ｕはいずれも当該基準を満足している。つまり、ダイヤモンド砥粒のＬ／Ｓ比が１．３以上であれば加工変質層の厚さを十分小さくすることが可能であることがわかる。これは、図２４に示すように、ダイヤモンド砥粒のＬ／Ｓ比が１．３以上である場合には砥粒の切れ刃となる端部（長辺）の長さが十分長くなることから、切削性が良くスライスによる基板へのダメージが少なくなるからであると考えられる。
　ここで、図２４は、ダイヤモンド砥粒のうち品種ｃの砥粒のＳＥＭ写真である。そして、図２５は、ダイヤモンド砥粒の品種ｃを用いてスライスされた基板である試料Ｑの表面の光学顕微鏡写真である。また、図２６は、ダイヤモンド砥粒のうち品種ｈの砥粒のＳＥＭ写真である。そして、図２７は、ダイヤモンド砥粒の品種ｈを用いてスライスされた基板である試料Ｖの表面の光学顕微鏡写真である。なお、図２４および図２６に示したＳＥＭ写真の倍率は６０００倍であり、図２５および図２７に示された光学顕微鏡写真の倍率は５０倍である。
　図２６に示したダイヤモンド砥粒の品種ｈは、図２４に示した品種ｃと比べるとＬ／Ｓ比が小さい。そのため、品種ｈでは砥粒における切れ刃の長さが図２４に示した品種ｃに比べて短くなっている。また、図２５から分かるように、試料Ｑの表面は比較的均質であって、目立つようなソーマークは形成されていない。一方、図２７に示した試料Ｖの表面にはソーマーク４２が形成され、部分的にクラック４１も発生していることがわかる。
　なお、上述した結果は、以下のように考えることができる。すなわち、インゴットのスライスに適したダイヤモンド砥粒の条件とは、相対的に大きな切れ刃が砥粒の長い辺に存在し、結晶の品質が良いこと、と考えられる。ここで言う「ダイヤモンド砥粒の結晶品質が良い」とは、破砕や加熱処理の際に砥粒内部に生じた微細な欠陥が少ないも、あるいはダイヤモンドを合成する際に混入した不純物や格子欠陥が少ないことを意味する。このようなダイヤモンド砥粒は、その見た目が無色透明に近くなる。一方、上述のような結晶品質が良くないダイヤモンド砥粒は、加工を繰り返し、ダイヤモンドに衝撃を与えた場合、容易に破砕されて細かくなる。このようにダイヤモンド砥粒が細かくなると、砥粒の切れ刃が小さくなり、スライス加工での加工能率が落ちる。この結果、スライス後の基板表面にソーマークが発生しやすくなり、結果的に基板表面の加工変質層が深くなる傾向にあると考えられる。
　実施例４で得られた基板と、ワイヤソー以外の方法でスライスされた基板とについて、ＬＥＤ構造のエピタキシャル層を形成して発光波長のばらつきと発光強度の評価を行なった。
　（試料）
　基板：
　実施例４で得られたスライス後の基板（試料Ｏ～試料Ｖ）、内周刃を用いてＧａＮインゴットをスライスして得た基板（試料Ｗ）、および放電加工を用いてＧａＮインゴットをスライスして得た基板（試料Ｘ）を準備する。なお、ＧａＮインゴットとしては実施例１で準備したＧａＮインゴットと同様のインゴットを準備する。
　そして、これらの基板の表面にＬＥＤ構造となるエピタキシャル層を形成し、基板を分割することでＬＥＤをチップ化した。なお、ＬＥＤ構造は実施例３において作成したＬＥＤの構造と同様とする。
　（処理条件）
　内周刃を用いたスライス（試料Ｗ）について：
　３０／４０μｍの砥粒を電着させた内周刃ブレードを使用して、ＧａＮインゴットをスライスした。なお、スライス時には鉱物油を潤滑剤として用いた。ブレードの仕様は、ブレード外径４５０ｍｍ、内径１５０ｍｍ、厚さ２５０μｍ、ダイヤモンド粒度＃２００～２３０というものである。
　スライス時の条件としては、ブレードの回転数を１４００ｒｐｍ、インゴットの送り速度を１．４ｍｍ／ｍｉｎとする。
　放電加工を用いたスライス（試料Ｘ）について：
　直径が０．２ｍｍの黄銅製ワイヤに７Ｎの張力を加え、また加工時の平均加工電圧は４５Ｗとして放電加工を行なうことによりＧａＮインゴットをスライスする。インゴットの送り速度を５ｍｍ／ｍｉｎとする。
　（測定方法）
　加工変質層の平均深さおよび最大深さについて：
　試料Ｕおよび試料Ｖの基板については、その表面に形成された加工変質層の平均深さおよび最大深さを測定する。なお、測定方法としては実施例４における加工変質層の深さの測定方法と同様の方法を用いる。
　発光波長および発光強度の測定：
　実施例３における測定方法と同様の測定方法を用いる。
　（測定結果）
　加工変質層の平均深さおよび最大深さについて：
　試料Ｗの基板では、加工変質層の平均深さは６．５μｍ、最大深さが１４．２μｍとなった。また、試料Ｘの基板では、加工変質層の平均深さは４．５μｍ、最大深さが３５μｍとなった。
　発光波長および発光強度について：
　測定結果を表４に示す。
Figure JPOXMLDOC01-appb-T000004
 　なお、表４では試料Ｑ（最も発光強度が高くなった試料）の発光強度を１００として他の試料に付いては発光強度を相対値で示している。
　表４からもわかるように、本発明の実施例である試料Ｏ～試料Ｕの基板から得られたＬＥＤについては、発光波長のばらつきも１０ｎｍ以下と小さく、また発光強度も十分高くなっている。一方、比較例である試料Ｖの基板から得られたＬＥＤについては、発光波長のばらつきはある程度小さいものの発光強度が不十分なものとなっている。
　そして、ワイヤソー以外の方法でスライスされた試料Ｗおよび試料Ｘの基板については、ＬＥＤでの発光を確認できなかった。
　上述した実施の形態および実施例と一部重複する部分もあるが、本発明の特徴手粋な構成を列挙する。本発明に従った基板の製造方法は、図２に示すように窒化ガリウム（ＧａＮ）からなるインゴットを準備する工程としてのインゴット成長工程（Ｓ１１０）と、インゴット３をスライスして窒化ガリウムからなる基板１０を得る工程としてのスライス工程（Ｓ１２０）とを備える。スライス工程（Ｓ１２０）では、スライス後の基板１０の主表面の算術平均粗さＲａが１０ｍｍ線上で０．０５μｍ以上１μｍ以下となっている。
　このようにすれば、得られた基板１０の表面にエピタキシャル層９（図１０参照）を形成する場合に、図１～図３に示すように、特に加工変質層１５（図７参照）を除去するための研磨工程を行なうことなく、良好な膜質のエピタキシャル層９を形成することができる。このため、加工変質層１５を除去するための研削・研磨工程などを省略できるので、エピタキシャル層９を形成するための基板１０を従来より低コストで製造できる。また、上述のように研削・研磨工程を行なわないため、当該研削工程などのための削り代を確保する必要がない。このため、ＧａＮからなるインゴット３を従来より有効に利用することができる（たとえば、同じ厚みの基板１０であればインゴット３からより多くの枚数の基板１０を得ることができる）。なお、当該エピタキシャル層９の形成工程（エピタキシャル成長工程（Ｓ２２０））の前処理工程（Ｓ２１０）として気相エッチングを行なうことで、基板１０表面の加工変質層１５を除去することが可能である。また、上記算術平均粗さＲａは、より好ましくは０．０５μｍ以上０．６μｍ以下、さらに好ましくは０．０５μｍ以上０．３μｍ以下である。
　上記基板の製造方法において、基板作製工程（Ｓ１００）により得られた基板１０の主表面では、図２１に示したインゴット３を用いた場合にＧａ原子面となっている領域とＮ原子面となっている領域とが同一平面上に配置される。つまり、ＧａＮからなるインゴット３の製造方法としては、図１７～図２１などに示したように、異種基板を用いる方法（たとえば異種基板上にストライプ状またはドット状の開口部が複数形成されたマスクを形成し、当該マスク上にＧａＮ層を成長させる方法）を用いることができる。このような方法で得られたインゴット３では、転位が高密度に存在する欠陥集合領域Ｈ（図１９～図２１参照）と転位密度の相対的に低い単結晶領域Ｙ、Ｚ（図１９～図２１参照）とがインゴット３の成長方向に延びるように形成される。このようなインゴット３から、本発明による上記基板の製造方法により基板１０を製造すれば（たとえばインゴット３の成長方向と垂直な方向に当該インゴット３をスライスすれば）、主表面に、単結晶領域Ｙ、Ｚと、ストライプ状またはドット状の欠陥集合領域Ｈとが表出した基板１０（ストライプコア基板またはドットコア基板と呼ぶ）を得ることができる。このような基板１０の主表面において、単結晶領域Ｙ、ＺがＧａ原子面である場合には、露出した欠陥集合領域ＨはＮ原子面となっている。上述のような手法で得られたＧａＮインゴット３では単結晶領域Ｙ、Ｚでの欠陥密度を低減することができるため、本発明による基板の製造方法を適用して当該インゴット３から基板１０を製造すれば、発光素子などの製造に適した基板１０を得ることができる。
　上記基板の製造方法において、スライス工程（Ｓ１２０）では、スライス後の基板１０の形状が、図９の上段側に示すように、Ｇａ原子面が主要な構成領域となっている基板の主表面側（Ｇａ原子面４側）に凸形状となっている（すなわち、図９に示す反り方向がプラスとなっている）。さらに、スライス後の基板１０の反りの高さＨ（図９参照）は０μｍ超え５０μｍ以下である。
　この場合、基板１０の主表面（たとえばＧａ原子面４）上にエピタキシャル層を形成する工程（成膜工程（Ｓ２００））において基板１０の形状のばらつきに起因する温度分布のばらつきを抑制できるので、形成したエピタキシャル層９の膜質を良好に保つことができる。上記スライス後の基板１０は、図６などで説明したように、同じインゴット３から得られた基板１０の全てが、Ｇａ原子面が主要な構成領域となっている主表面側（Ｇａ原子面４側）に凸形状となっていてもよい。この場合、得られる基板１０がすべて当該Ｇａ原子面４側に凸形状となっている揃った形状を有することから、エピタキシャル層９を当該基板１０のＧａ原子面４上に形成する場合に、安定した品質のエピタキシャル層９を形成することができる。
　ここで、基板１０の反りの高さＨの上限値を５０μｍとしたのは、当該上限値を超える基板１０の反りが発生すると、基板１０の主表面にエピタキシャル層９を形成する場合に、形成されたエピタキシャル層９の膜質の劣化が顕著になるためである。なお、反りの高さＨは好ましくは４０μｍ以下である。
　上記基板の製造方法において、スライス工程（Ｓ１２０）では、ワイヤソーを用いてインゴット３をスライスしてもよい。この場合、内周刃のブレードを用いる場合より少ない切削代でインゴット３のスライスを行なうことができる。また、ワイヤソーとして図４および図５に示すようなマルチワイヤソー装置１を用いれば、１つのインゴット３から同時に複数の基板１０を製造することができるため、基板１０の製造効率を向上させることができる。このため、基板１０の製造コストを低減できる。さらに、ＧａＮの結晶では、図６などで説明したようにＧａ原子面４とＮ原子面５とで硬度が異なる（Ｇａ原子面４の方がＮ原子面５より硬度が高い）ことから、ワイヤソーを用いてインゴット３をスライスするとワイヤ２２の軌跡７がＧａ原子面４側に凸となる。このため、ワイヤ２２の張力などを適宜調整することで、スライスにより得られる基板１０の形状をＧａ原子面４側に凸となった形状に揃えることができる。
　上記基板の製造方法では、スライス工程（Ｓ１２０）において、ワイヤソーを用いてインゴット３をスライスするときに用いる砥粒の平均粒径は０．５μｍ以上４０μｍ以下であってもよい。このようにすれば、得られた基板１０の表面粗さを十分小さくできるとともに、スライス工程における加工速度（スライス速度）もある程度実用的な範囲にすることができる。砥粒の材質としては、ＧａＮを研削することが可能であれば任意の材料を用いることができるが、特にＧａＮより硬度の高い材料を用いることが好ましい。加工能率を考慮すれば、砥粒として単結晶ダイヤモンド砥粒を用いることが好ましい。
　なお、砥粒の平均粒径の下限値を０．５μｍとしたのは、当該下限値より砥粒の平均粒径を小さくすると、インゴット３をスライスするときの加工能率が低下し、結果的に得られた基板１０の反りが大きくなるといった問題が顕著になるためである。また、砥粒の平均粒径の上限値を４０μｍとしたのは、当該上限値を超えるとインゴット３をスライスするときの加工能率は高くなるものの、得られた基板１０の表面粗さが大きくなり、当該基板１０表面にエピタキシャル層９を形成したときにエピタキシャル層９の膜質の劣化が顕著になるためである。なお、砥粒の平均粒径の下限は、好ましくは１μｍ、より好ましくは３μｍ、さらに好ましくは５μｍである。また、砥粒の平均粒径の上限は、好ましくは３０μｍ、より好ましくは２０μｍ、さらに好ましくは１０μｍである。
　上記基板の製造方法では、砥粒の最も広い面積を有する表面における相対的に長い長辺（Ｌ）の、長辺に交差する相対的に短い短辺（Ｓ）に対する長さの比（Ｌ／Ｓ）が１．３以上である。この場合、砥粒の長辺がいわゆる切れ刃となるため、上記の比が１．３以上の砥粒では当該切れ刃の長さが長くなり、十分な加工能率を確保することができる。また、加工能率が低下することに起因する基板１０表面での加工変質層の厚みの増大を抑制できる。なお、上記比（Ｌ／Ｓ）は１．４以上２．５以下であることがより好ましい。そのなかでも、１．４以上２．０以下であることがより好ましく、なかでも１．５以上２．０以下であることがさらに好ましい。
　上記基板の製造方法において、スライス工程（Ｓ１２０）では、スライス後の基板１０の主表面に形成された加工変質層１５の最大深さが１０μｍ以下であって、加工変質層の平均深さが５μｍ以下である。
　この場合、基板１０の表面にエピタキシャル層９を形成する前処理工程（Ｓ２１０）としてＨＣｌガスやＮＨ３ガスなどを反応ガスとして用いた気相エッチングを行なうことで、加工変質層を容易に除去することができる。このため、加工変質層を除去するために研磨加工などを別途行なうことなく、エピタキシャル層９を形成することができる。したがって、基板１０上にエピタキシャル層９が形成されたエピタキシャル層付基板２０、あるいは当該エピタキシャル層付基板２０を用いた半導体素子の製造コストを低減できる。なお、上述した加工変質層の最大深さが１０μｍ超えまたは加工変質層の平均深さが５μｍ超えの場合には、気相エッチングによって当該加工変質層を除去することが困難になる。また、基板１０のＧａ原子面４における加工変質層を除去するためには上述した気相エッチングを用いることができるが、Ｎ原子面５における加工変質層を除去するためにはたとえばＫＯＨや燐酸を用いたウェットエッチングを用いてもよい。
　この発明に従ったエピタキシャル層付基板の製造方法は、図１～図３に示すように、上記基板の製造方法を用いて基板を準備する工程としての基板作製工程（Ｓ１００）と、基板１０の主表面から加工変質層を気相エッチングにより除去する前処理工程（Ｓ２１０）と、加工変質層が除去された基板１０の主表面上に窒化ガリウム系半導体からなるエピタキシャル層を形成するエピタキシャル成長工程（Ｓ２２０）とを備える。
　この場合、エピタキシャル成長工程（Ｓ２２０）の前処理工程（Ｓ２１０）として気相エッチングを行なうだけで、加工変質層を除去して基板１０の表面状態をエピタキシャル層の形成に適した状態にできるため、加工変質層を除去するために別途研磨工程などを行なう必要がない。このため、エピタキシャル層付基板２０の製造コストを低減することができる。
　この発明に従ったエピタキシャル層付基板の製造方法は、図１２および図１～図３に示すように、上記基板の製造方法を用いて基板を準備する工程（インゴット成長工程（Ｓ１１０）およびスライス工程（Ｓ１２０））と、基板１０の主表面から加工変質層を除去する工程としてのエッチング工程（Ｓ１５０）と、加工変質層が除去された基板１０の主表面上に窒化ガリウム系半導体からなるエピタキシャル層を形成するエピタキシャル成長工程（Ｓ２２０）とを備える。
　この場合、予めエッチング工程（Ｓ１５０）におけるエッチングにより確実に加工変質層を除去できる。（このため、成膜工程（Ｓ２００）において前処理として気相エッチングなどを行なう必要がない。）したがって、エピタキシャル層付基板の製造工程における成膜工程（Ｓ２００）に要する時間を短縮することが可能になる。
　この発明に従ったエピタキシャル層付基板の製造方法は、図１１、図１２および図１～図３に示すように、上記基板の製造方法を用いて基板を準備する工程（インゴット成長工程（Ｓ１１０）およびスライス工程（Ｓ１２０））と、基板を研磨加工する研磨工程（Ｓ１４０）と、研磨加工された後の基板の主表面上に窒化ガリウム系半導体からなるエピタキシャル層を形成するエピタキシャル成長工程（Ｓ２２０）とを備える。なお、上記研磨工程（Ｓ１４０）に先立って、図１２に示すように基板１０の主表面から加工変質層を除去する工程としてのエッチング工程（Ｓ１５０）を実施してもよい。また、上記研磨加工（Ｓ１４０）においては、エピタキシャル層９を形成する基板１０の主表面（たとえばＧａ原子面４）および当該主表面と反対側の裏面（たとえばＮ原子面５）のいずれか一方のみを研磨してもよい。また、当該研磨工程（Ｓ１４０）においてより好ましくは裏面のみを研磨する。
　この場合、エピタキシャル層９を形成する前に研磨工程（Ｓ１４０）により基板１０の平坦性を向上させることができる。この結果、エピタキシャル層９を形成するエピタキシャル成長工程（Ｓ２２０）において、基板１０の平坦性が悪いことに起因して形成されるエピタキシャル層９の膜質が低下する可能性を低減できる。
　また、予めエッチング工程（Ｓ１５０）を行なえば、当該エッチング工程（Ｓ１５０）におけるエッチングにより確実に加工変質層を除去できる。（このため、成膜工程（Ｓ２００）において前処理として気相エッチングなどを行なう必要がない。）したがって、エピタキシャル層付基板の製造工程における成膜工程（Ｓ２００）に要する時間を短縮することが可能になる。
　この発明に従ったエピタキシャル層付基板２０は、図１～図３、図１１、図１２などに示した上記エピタキシャル層付基板の製造方法を用いて製造されたエピタキシャル層付基板である。この場合、上述のような製造方法により製造されるため、低コストのエピタキシャル層付基板とすることができる。
　この発明に従った基板１０は、上記基板の製造方法を用いて製造された基板である。この場合、上述のような製造方法により製造されるため、低コストの基板１０とすることができる。
　この発明に従った基板１０は、窒化ガリウムからなる基板１０であって、主表面（Ｇａ原子面４）の表面粗さＲａが１０ｍｍ線上で０．０５μｍ以上１μｍ以下である。主表面には図７に示すような加工変質層１５が形成されている。加工変質層１５の最大深さは１０μｍ以下であり、加工変質層の平均深さは５μｍ以下である。
　この場合、エピタキシャル層を基板１０の主表面上に形成する場合に、エピタキシャル層の形成工程（成膜工程（Ｓ２００））における前処理工程（Ｓ２１０）（気相エッチング）によって加工変質層１５を容易に除去できる。さらに、基板１０の表面粗さが十分小さいために、良好な膜質のエピタキシャル層９を基板１０上に形成することができる。このため、上述した基板１０を用いれば低コストで特性の優れたエピタキシャル層付基板２０を得ることができる。
　上記基板１０は、Ｇａ原子面が主要な構成領域となっている主表面の側（たとえばＧａ原子面４側）に凸形状となった形状（図９に示した反り方向プラスの形状）を有していてもよく、図９に示した反りの高さＨが０μｍ超え５０μｍ以下であってもよい。このようにすれば、基板１０の形状がＧａ原子面側に凸形状と比較的単純な反り形状となっており、また、反りの高さＨも十分小さくなっていることから、基板１０上にエピタキシャル層９を形成する場合に基板１０の面内温度分布のばらつきを抑制できる。この結果、形成されるエピタキシャル層９の品質が局所的にばらつくことを抑制できる。
　上記基板１０において、主表面では、Ｇａ原子面となっている領域（たとえば単結晶領域Ｙ、Ｚ）とＮ原子面となっている領域（たとえば欠陥集合領域Ｈ）とが同一平面上に配置されていてもよい。欠陥集合領域Ｈは主表面においてストライプ状またはドット状に配置されていてもよい。このように主表面に単結晶領域と欠陥集合領域とが混在する基板は、いわゆるストライプコア基板またはドットコア基板と呼ばれるものである。このような基板１０は、単結晶領域での欠陥密度を低減することができるため、より高品質なエピタキシャル層９を主表面上に形成することが可能な基板１０を実現できる。
　上記基板１０は、発光素子または電子回路素子を構成する基板として用いられてもよい。この場合、当該基板１０上に形成された高品質なエピタキシャル層９を用いて素子を形成できるので、特性の優れた発光素子または電子回路素子を得ることができる。
　ここで、発光素子とは、発光ダイオードやレーザダイオードなど、基板１０上にエピタキシャル成長層を形成した構造を含み、光を出射することが可能な素子を意味する。また、電子回路素子とは、電界効果トランジスタやショットキーバリアダイオードなど、電子回路に用いられる素子を意味する。
　上記基板１０において、図８を用いて説明したように、主表面における算術平均粗さＲａ、最大高さＲｚ、十点平均粗さＲｚｊｉｓのうちの少なくとも１つについて、ワイヤソーを用いてスライス加工したときのワイヤソーの延在方向（図８の矢印１６に示した方向）に沿った方向で測定した値よりワイヤソーの延在方に垂直な方向（図８の矢印１８で示した方向）で測定した値の方が大きくなっている。
　この場合、ワイヤソーを用いてインゴット３をスライスすることにより得られた基板１０であって、スライス後に従来実施されていた研削加工などが行なわれていない基板であることがわかる。このような基板１０は上記研削加工などが行なわれないため、加工コストが従来よりも低減されている。ここで、算術平均粗さＲａ、最大高さＲｚ、および十点平均粗さＲｚｊｉｓはいずれもＪＩＳ　Ｂ０６０１：２００１に規定されるものである。
　今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
　本発明は、特に発光素子や回路素子を構成するために表面にエピタキシャル層が形成される窒化ガリウム基板および当該基板を用いたエピタキシャル層付基板に有利に適用される。
　１　マルチワイヤソー装置、３　インゴット、３ａ　第１ＯＦ面、３ｂ　第２ＯＦ面、４　Ｇａ原子面、５　Ｎ原子面、７　軌跡、８　裏面端部、９　エピタキシャル層、１０，３０　基板、１１　ワーク支持台、１２ａ～１２ｃ　ガイドローラ、１３　スラリーノズル、１５　加工変質層、１６～１８　矢印、１９　定盤表面、２０　エピタキシャル層付基板、２１　ワイヤ列、２２　ワイヤ、２５　ＧａＡｓ基板、２６　マスク層、２７　窓部、２８　ＧａＮバッファ層、２９　ＧａＮエピタキシャル層、３１　支持材、３８　下地露出部分、３９　結晶、４１　クラック、４２　ソーマーク。

Claims (18)

  1. 　窒化ガリウムからなるインゴット（３）を準備する工程と、
    　前記インゴット（３）をスライスして窒化ガリウムからなる基板（１０，３０）を得る工程とを備え、
    　前記基板（１０，３０）を得る工程では、前記スライス後の基板（１０，３０）の主表面の算術平均粗さＲａが１０ｍｍ線上で０．０５μｍ以上１μｍ以下となっている、基板（１０，３０）の製造方法。
  2. 　前記基板（１０，３０）を得る工程により得られた前記基板（１０，３０）の主表面では、Ｇａ原子面（４）となっている領域とＮ原子面（５）となっている領域とが同一平面上に配置されている、請求の範囲１に記載の基板（１０，３０）の製造方法。
  3. 　前記基板（１０，３０）を得る工程では、
    　前記スライス後の前記基板（１０，３０）の形状が、Ｇａ原子面（４）が主要な構成領域となっている前記基板（１０，３０）の主表面側に凸形状となっており、
    　前記スライス後の前記基板（１０，３０）の反りの高さが０μｍ超え５０μｍ以下である、請求の範囲１に記載の基板（１０，３０）の製造方法。
  4. 　前記基板（１０，３０）を得る工程では、ワイヤソーを用いて前記インゴットをスライスする、請求の範囲１に記載の基板（１０，３０）の製造方法。
  5. 　前記基板（１０，３０）を得る工程において、ワイヤソーを用いて前記インゴット（３）をスライスするときに用いる砥粒の平均粒径が０．５μｍ以上４０μｍ以下である、請求の範囲４に記載の基板（１０，３０）の製造方法。
  6. 　前記砥粒の最も広い表面における相対的に長い長辺の、前記長辺に交差する相対的に短い短辺に対する長さの比が１．３以上である、請求の範囲５に記載の基板（１０，３０）の製造方法。
  7. 　前記比が１．４以上２．０以下である、請求の範囲６に記載の基板（１０，３０）の製造方法。
  8. 　前記基板（１０，３０）を得る工程では、前記スライス後の前記基板（１０，３０）の主表面に形成された加工変質層（１５）の最大深さが１０μｍ以下であり、前記加工変質層（１５）の平均深さが５μｍ以下である、請求の範囲１に記載の基板（１０，３０）の製造方法。
  9. 　請求の範囲８に記載の基板（１０，３０）の製造方法を用いて基板（１０，３０）を準備する工程と、
    　前記基板（１０，３０）の主表面から前記加工変質層（１５）を気相エッチングにより除去する工程と、
    　前記加工変質層（１５）が除去された前記基板（１０，３０）の主表面上に窒化ガリウム系半導体からなるエピタキシャル層（９）を形成する工程とを備える、エピタキシャル層付基板（２０）の製造方法。
  10. 　請求の範囲１に記載の基板（１０，３０）の製造方法を用いて基板（１０，３０）を準備する工程と、
    　前記基板（１０，３０）の主表面から加工変質層（１５）を除去する工程と、
    　前記加工変質層（１５）が除去された前記基板（１０，３０）の主表面上に窒化ガリウム系半導体からなるエピタキシャル層（９）を形成する工程とを備える、エピタキシャル層付基板（２０）の製造方法。
  11. 　請求の範囲１に記載の基板（１０，３０）の製造方法を用いて基板（１０，３０）を準備する工程と、
    　前記基板（１０，３０）を研磨加工する工程と、
    　前記研磨加工された後の前記基板（１０，３０）の主表面上に窒化ガリウム系半導体からなるエピタキシャル層（９）を形成する工程とを備える、エピタキシャル層付基板（２０）の製造方法。
  12. 　請求の範囲９に記載のエピタキシャル層付基板（２０）の製造方法を用いて製造された、エピタキシャル層付基板（２０）。
  13. 　請求の範囲１に記載の基板（１０，３０）の製造方法を用いて製造された、基板（１０，３０）。
  14. 　窒化ガリウムからなる基板（１０，３０）であって、
    　主表面の表面粗さＲａが１０ｍｍ線上で０．０５μｍ以上１μｍ以下であり、
    　前記主表面には加工変質層（１５）が形成されており、
    　前記加工変質層（１５）の最大深さが１０μｍ以下であり、前記加工変質層（１５）の平均深さが５μｍ以下である、基板（１０，３０）。
  15. 　Ｇａ原子面（４）が主要な構成領域となっている前記主表面の側に凸形状となった形状を有し、反りの高さが０μｍ超え５０μｍ以下である、請求の範囲１４に記載の基板（１０，３０）。
  16. 　前記主表面では、Ｇａ原子面（４）となっている領域とＮ原子面（５）となっている領域とが同一平面上に配置されている、請求の範囲１４に記載の基板（１０，３０）。
  17. 　発光素子または電子回路素子を構成する基板（１０，３０）として用いられる、請求の範囲１４に記載の基板（１０，３０）。
  18. 　前記主表面における算術平均粗さＲａ、最大高さＲｚ、十点平均粗さＲｚｊｉｓのうちの少なくとも１つについて、ワイヤソーを用いてスライス加工したときの前記ワイヤソーの延在方向に沿った方向で測定した値より前記ワイヤソーの延在方向に垂直な方向で測定した値の方が大きくなっている、請求の範囲１４に記載の基板（１０，３０）。
PCT/JP2009/065472 2008-09-08 2009-09-04 基板、エピタキシャル層付基板およびそれらの製造方法 WO2010027044A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US13/062,590 US8268643B2 (en) 2008-09-08 2009-09-04 Substrate, epitaxial layer provided substrate, method for producing substrate, and method for producing epitaxial layer provided substrate
CN2009801351144A CN102149857A (zh) 2008-09-08 2009-09-04 衬底、提供有外延层的衬底、制造衬底的方法和制造提供有外延层的衬底的方法
US13/595,583 US8592948B2 (en) 2008-09-08 2012-08-27 Substrate, epitaxial layer provided substrate, method for producing substrate, and method for producing epitaxial layer provided substrate

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008229445 2008-09-08
JP2008-229445 2008-09-08

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US13/062,590 A-371-Of-International US8268643B2 (en) 2008-09-08 2009-09-04 Substrate, epitaxial layer provided substrate, method for producing substrate, and method for producing epitaxial layer provided substrate
US13/595,583 Division US8592948B2 (en) 2008-09-08 2012-08-27 Substrate, epitaxial layer provided substrate, method for producing substrate, and method for producing epitaxial layer provided substrate

Publications (1)

Publication Number Publication Date
WO2010027044A1 true WO2010027044A1 (ja) 2010-03-11

Family

ID=41797210

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/065472 WO2010027044A1 (ja) 2008-09-08 2009-09-04 基板、エピタキシャル層付基板およびそれらの製造方法

Country Status (5)

Country Link
US (2) US8268643B2 (ja)
JP (2) JP5104830B2 (ja)
CN (1) CN102149857A (ja)
TW (1) TW201012614A (ja)
WO (1) WO2010027044A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020019675A (ja) * 2018-07-31 2020-02-06 株式会社サイオクス 窒化物結晶部材とその製造方法、および、積層窒化物結晶基板とその製造方法

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010120491A2 (en) * 2009-04-01 2010-10-21 Cabot Microelectronics Corporation Self-cleaning wiresaw apparatus and method
US8690636B2 (en) * 2009-05-26 2014-04-08 Hitachi Cable, Ltd. Compound semiconductor substrate production method
US9583678B2 (en) 2009-09-18 2017-02-28 Soraa, Inc. High-performance LED fabrication
TWI377102B (en) * 2009-11-18 2012-11-21 Ind Tech Res Inst Wire cut electrical discharge machine
DE102010007459B4 (de) * 2010-02-10 2012-01-19 Siltronic Ag Verfahren zum Abtrennen einer Vielzahl von Scheiben von einem Kristall aus Halbleitermaterial
JP5569167B2 (ja) * 2010-06-14 2014-08-13 日立金属株式会社 Ｉｉｉ族窒化物単結晶基板の製造方法
JP5310671B2 (ja) * 2010-08-03 2013-10-09 旭硝子株式会社 磁気記録媒体用ガラス基板及びその製造方法
US8597967B1 (en) * 2010-11-17 2013-12-03 Soraa, Inc. Method and system for dicing substrates containing gallium and nitrogen material
JP2013038116A (ja) * 2011-08-04 2013-02-21 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物結晶基板の製造方法
US8686431B2 (en) 2011-08-22 2014-04-01 Soraa, Inc. Gallium and nitrogen containing trilateral configuration for optical devices
US9646827B1 (en) 2011-08-23 2017-05-09 Soraa, Inc. Method for smoothing surface of a substrate containing gallium and nitrogen
JP5808208B2 (ja) * 2011-09-15 2015-11-10 株式会社サイオクス 窒化物半導体基板の製造方法
US8912025B2 (en) 2011-11-23 2014-12-16 Soraa, Inc. Method for manufacture of bright GaN LEDs using a selective removal process
US20130144421A1 (en) * 2011-12-01 2013-06-06 Memc Electronic Materials, Spa Systems For Controlling Temperature Of Bearings In A Wire Saw
US9123533B2 (en) * 2012-08-10 2015-09-01 Avogy, Inc. Method and system for in-situ etch and regrowth in gallium nitride based devices
CN104603916B (zh) * 2012-09-03 2018-04-17 日立金属株式会社 利用多线切割机对高硬度材料进行切断的切断方法
WO2014097931A1 (ja) 2012-12-17 2014-06-26 三菱化学株式会社 窒化ガリウム基板、および、窒化物半導体結晶の製造方法
CN103114323B (zh) * 2013-02-06 2016-05-25 中国科学院上海微系统与信息技术研究所 一种用于GaN单晶衬底的表面抛光方法
WO2014129544A1 (ja) 2013-02-22 2014-08-28 三菱化学株式会社 周期表第１３族金属窒化物結晶およびその製造方法
FR3014342B1 (fr) * 2013-12-06 2016-05-06 Commissariat Energie Atomique Procede d'usinage de piece de forme complexe et de faible epaisseur.
JP2015147293A (ja) * 2014-01-09 2015-08-20 株式会社コベルコ科研 被加工物の切断方法
JP6230112B2 (ja) * 2014-01-17 2017-11-15 旭ダイヤモンド工業株式会社 ウェハの製造方法およびウェハの製造装置
US10253432B2 (en) 2014-01-28 2019-04-09 Sumitomo Chemical Company, Limited Semiconductor substrate manufacturing method
JP6281312B2 (ja) * 2014-02-20 2018-02-21 株式会社Sumco シリコンウェーハの製造方法
JP6245069B2 (ja) * 2014-05-22 2017-12-13 新日鐵住金株式会社 炭化珪素単結晶インゴットのワイヤー加工方法
JP6444249B2 (ja) * 2015-04-15 2018-12-26 株式会社ディスコ ウエーハの生成方法
JP6521122B2 (ja) * 2018-02-22 2019-05-29 日本電気硝子株式会社 デバイスの製造方法
JP2019210444A (ja) * 2018-06-01 2019-12-12 博 石塚 高度の不規則形状を有する超砥粒研磨材
CN108896004B (zh) * 2018-08-01 2020-03-20 中国石油大学(华东) 一种裂缝面粗糙度各向异性表征方法
CN112847862A (zh) * 2021-02-09 2021-05-28 常州时创能源股份有限公司 一种适用于单晶小硅块的切割方法
JP2022147881A (ja) * 2021-03-24 2022-10-06 アダマンド並木精密宝石株式会社 Ｇａ２Ｏ３系単結晶基板並びにＧａ２Ｏ３系単結晶基板の製造方法
JP2022178384A (ja) * 2021-05-20 2022-12-02 信越半導体株式会社 シリコンウェーハの製造方法
WO2023181601A1 (ja) * 2022-03-23 2023-09-28 株式会社トクヤマ Ｉｉｉ族窒化物単結晶の製造方法、およびｉｉｉ族窒化物単結晶成長用基板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004356609A (ja) * 2003-05-06 2004-12-16 Sumitomo Electric Ind Ltd 窒化物半導体基板の加工方法
JP2005136167A (ja) * 2003-10-30 2005-05-26 Sumitomo Electric Ind Ltd 窒化物半導体基板の製造方法と窒化物半導体基板
JP2006190909A (ja) * 2005-01-07 2006-07-20 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物基板の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2571488B2 (ja) * 1992-01-14 1997-01-16 信越半導体株式会社 ワイヤーソーによるワークの切断方法及び切断装置
JP2967896B2 (ja) * 1993-06-18 1999-10-25 信越化学工業株式会社 ウエーハの製造方法
JP2842307B2 (ja) 1995-06-30 1999-01-06 住友電気工業株式会社 Ｉｉｉ−ｖ族化合物半導体結晶の切断方法
JP2003041240A (ja) * 2001-05-23 2003-02-13 Fujimi Inc 切断砥粒およびそれを含む切断用組成物、ならびにその組成物を用いたシリコンウェーファーの製造法
JP3801125B2 (ja) * 2001-10-09 2006-07-26 住友電気工業株式会社 単結晶窒化ガリウム基板と単結晶窒化ガリウムの結晶成長方法および単結晶窒化ガリウム基板の製造方法
JP2005112641A (ja) * 2003-10-03 2005-04-28 Sumitomo Electric Ind Ltd 窒化物半導体基板および窒化物半導体基板の製造方法
CN1883859A (zh) 2005-06-24 2006-12-27 住友电气工业株式会社 加工氮化物半导体晶体的方法
JP2007030155A (ja) * 2005-06-24 2007-02-08 Sumitomo Electric Ind Ltd 窒化物半導体結晶の加工方法
JP4301251B2 (ja) * 2006-02-15 2009-07-22 住友電気工業株式会社 ＧａＮ結晶基板
JP2008028259A (ja) * 2006-07-24 2008-02-07 Mitsubishi Chemicals Corp 単結晶ＧａＮ基板の製造方法
JP4991229B2 (ja) * 2006-09-22 2012-08-01 信越半導体株式会社 切断方法およびエピタキシャルウエーハの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004356609A (ja) * 2003-05-06 2004-12-16 Sumitomo Electric Ind Ltd 窒化物半導体基板の加工方法
JP2005136167A (ja) * 2003-10-30 2005-05-26 Sumitomo Electric Ind Ltd 窒化物半導体基板の製造方法と窒化物半導体基板
JP2006190909A (ja) * 2005-01-07 2006-07-20 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物基板の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020019675A (ja) * 2018-07-31 2020-02-06 株式会社サイオクス 窒化物結晶部材とその製造方法、および、積層窒化物結晶基板とその製造方法
JP7231352B2 (ja) 2018-07-31 2023-03-01 住友化学株式会社 窒化物結晶成長用基板の製造方法

Also Published As

Publication number Publication date
US20110163326A1 (en) 2011-07-07
US8268643B2 (en) 2012-09-18
US8592948B2 (en) 2013-11-26
JP2013032278A (ja) 2013-02-14
US20120319129A1 (en) 2012-12-20
JP5104830B2 (ja) 2012-12-19
TW201012614A (en) 2010-04-01
CN102149857A (zh) 2011-08-10
JP2010087486A (ja) 2010-04-15

Similar Documents

Publication Publication Date Title
JP5104830B2 (ja) 基板
US7863609B2 (en) Compound semiconductor substrate, semiconductor device, and processes for producing them
US9127376B2 (en) Method for manufacturing nitride semiconductor self-supporting substrate and nitride semiconductor self-supporting substrate
KR102062327B1 (ko) 질화 알루미늄 기판 및 iii족 질화물 적층체
US9312129B2 (en) Group III-V substrate material with particular crystallographic features and methods of making
KR20080022048A (ko) 3족 질화물 기판의 제조 방법, 3족 질화물 기판,에피텍셜층이 부착된 3족 질화물 기판, 3족 질화물디바이스, 에피텍셜층이 부착된 3족 질화물 기판의 제조방법 및 3족 질화물 디바이스의 제조 방법
US9349915B2 (en) β-Ga2O3-based single crystal substrate
JP6212203B2 (ja) 窒化物半導体単結晶基板の製造方法
KR101978536B1 (ko) 특정한 결정학적 특징을 갖는 ⅲ-ⅴ족 기판 물질 및 제조 방법
JP2008028259A (ja) 単結晶ＧａＮ基板の製造方法
JP5045292B2 (ja) 窒化物半導体基板の製造方法
US20170278754A1 (en) Method for producing group iii nitride crystal, and ramo4 substrate
JP5569167B2 (ja) Ｉｉｉ族窒化物単結晶基板の製造方法
EP3951025A1 (en) Gan substrate wafer and method for manufacturing gan substrate wafer
JP2006071354A (ja) 結晶表面層の結晶性評価方法
JP2016074553A (ja) Ｉｉｉ族窒化物半導体単結晶基板の製造方法
US20150249189A1 (en) Semiconductor Multilayer Structure And Semiconductor Element
JP2010166017A (ja) 化合物半導体基板及び半導体デバイス

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200980135114.4

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09811569

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 13062590

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09811569

Country of ref document: EP

Kind code of ref document: A1