WO2009090895A1 - 圧電デバイス - Google Patents

圧電デバイス Download PDF

Info

Publication number
WO2009090895A1
WO2009090895A1 PCT/JP2009/050027 JP2009050027W WO2009090895A1 WO 2009090895 A1 WO2009090895 A1 WO 2009090895A1 JP 2009050027 W JP2009050027 W JP 2009050027W WO 2009090895 A1 WO2009090895 A1 WO 2009090895A1
Authority
WO
WIPO (PCT)
Prior art keywords
support layer
piezoelectric device
idt
resin
piezoelectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2009/050027
Other languages
English (en)
French (fr)
Inventor
Hayami Kudo
Yuichi Takamine
Katsuhiro Ikada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2009549998A priority Critical patent/JP5077357B2/ja
Priority to CN200980101968.0A priority patent/CN101911485B/zh
Publication of WO2009090895A1 publication Critical patent/WO2009090895A1/ja
Priority to US12/836,595 priority patent/US8067879B2/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders or supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1092—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a cover cap mounted on an element forming part of the surface acoustic wave [SAW] device on the side of the IDT's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders or supports
    • H03H9/058—Holders or supports for surface acoustic wave devices
    • H03H9/059—Holders or supports for surface acoustic wave devices consisting of mounting pads or bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/019—Manufacture or treatment of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/923—Bond pads having multiple stacked layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/9415—Dispositions of bond pads relative to the surface, e.g. recessed, protruding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu

Definitions

  • the present invention relates to a piezoelectric device, and more particularly to a piezoelectric device in which an element unit such as a resonator or a filter is formed on a piezoelectric substrate.
  • the piezoelectric device 110 shown in the cross-sectional view of FIG. 8 has an IDT formation region in which the IDT electrode 112 is formed on one main surface 111a of the piezoelectric substrate 111 on which conductive patterns such as the IDT electrode 112 and the pad electrode 113 are formed.
  • a frame-like support layer 120 is formed of resin so as to surround the resin, and a resin cover layer 130 is formed on the support layer 120.
  • the piezoelectric device 110 is further covered entirely with the outer resin 140, and the IDT space 114 around the IDT electrode 112 is sealed (see, for example, Patent Document 1). JP 2006-352430 A
  • the region on the piezoelectric substrate 111 where the vibration propagates (the region where the IDT electrode 112 is formed and the vicinity thereof).
  • the support layer 120 that supports the cover layer is formed away from the IDT electrode 112 so as not to adversely affect the cover layer. Since the linear expansion coefficient of the resin support layer 120 is larger than the linear expansion coefficient of the piezoelectric substrate 111, thermal stress is generated between the piezoelectric substrate 111 and the support layer 120 when there is a temperature change. As a result, distortion occurs in the region on which vibration is propagated on 111 and the vibration propagation state changes. As a result, the temperature characteristics of the piezoelectric element formed using the IDT electrode 112 deteriorate.
  • the configuration in which the support layer 120 is close to the IDT electrode 112 formed on the piezoelectric substrate 111 is the cross-section in the main part in FIG.
  • the cover layer 130 on the support layer 120x bends, and the IDT electrode 112 is deformed.
  • the cover layer 130 adheres to the surface, and the characteristics are deteriorated. In particular, when molding with resin, the cover layer 130 is easily bent by the pressure at the time of molding, and the characteristic deterioration is remarkable.
  • the design freedom is reduced by increasing the distance between the IDT electrode and the support layer. Furthermore, it goes against the demand for miniaturization of piezoelectric devices.
  • the present invention is intended to provide a piezoelectric device that can improve temperature characteristics without changing the distance between the IDT electrode and the support layer.
  • the present invention provides a piezoelectric device configured as follows.
  • the piezoelectric device includes (a) a piezoelectric substrate, (b) a conductive pattern formed on one main surface of the piezoelectric substrate and including an IDT electrode, and (c) the IDT electrode on the one main surface of the piezoelectric substrate.
  • the support layer is formed with a removal portion in which a portion adhered to the one main surface of the piezoelectric substrate is partially removed at least at a plurality of locations near the IDT formation region.
  • the removal portion is formed in the support layer in a region close to the IDT formation region, the adhesion area between the support layer and the piezoelectric substrate is small in the region close to the IDT formation region.
  • the thermal stress is relaxed and the influence of the thermal stress on the region (IDT formation region and its vicinity) where the vibration on the piezoelectric substrate propagates is reduced, so that the temperature characteristics of the piezoelectric device can be improved.
  • the removal part formed in the support layer can have various configurations.
  • the removal portion includes a plurality of slits formed so that the support layer extends from an opening formed on an inner peripheral surface facing the IDT region in a direction away from the IDT formation region. It is.
  • the bonding area with the piezoelectric substrate is surely reduced by the slit, so that the effect of improving the temperature characteristics is high.
  • the removal portion is a hole whose entire circumference is surrounded by the support layer.
  • a plurality of holes in one row or two or more rows may be arranged along the outer periphery of the IDT formation region. Or you may arrange
  • the support layer penetrates between both main surfaces in contact with the piezoelectric substrate and the cover layer.
  • the removal portion that penetrates the support layer can be formed simultaneously with the patterning of the support layer without adding a special process.
  • the support layer is formed using a photosensitive resin.
  • the support layer can be formed with high accuracy by photolithography.
  • the support layer is formed using a photosensitive polyimide resin.
  • the support layer is formed using a photosensitive silicone resin.
  • the support layer is formed using a photosensitive epoxy resin.
  • the cover layer is formed using an epoxy film resin.
  • the cover layer is formed using a polyimide film resin.
  • a via hole formed by laser processing the support layer and the cover layer at once is further provided.
  • the via hole can be formed accurately and inexpensively.
  • a via hole formed by sandblasting the support layer and the cover layer in a lump is further provided.
  • via holes can be formed at low cost.
  • a via hole penetrating the support layer and the cover layer, and an under bump metal formed by Au / Ni electrolytic plating in the via hole are further provided.
  • the under bump metal can be formed stably.
  • the support layer formed using at least one of a photosensitive resin, a photosensitive polyimide resin, a photosensitive silicone resin, and a photosensitive epoxy resin, and (ii) an epoxy film resin, From the group consisting of the cover layer formed using at least one of polyimide film resin, and (iii) via holes formed by laser processing or sandblasting the support layer and the cover layer at once. Provide two or more selected.
  • the temperature characteristics of the piezoelectric device can be improved without changing the distance between the IDT electrode and the support layer.
  • FIG. 1 is a cross-sectional view of a piezoelectric device 10.
  • the piezoelectric device 10 is a SAW (Surface Acoustic Wave) filter in which an element portion is formed on a piezoelectric substrate 11.
  • an IDT (Inter (Digital Transducer) electrode 12 which is a comb-like electrode, a pad electrode 13, and a wiring which connects between the IDT electrode 12 and the pad electrode 13. (Not shown) is formed.
  • a support layer 20 is formed in a frame shape around the IDT formation region where the IDT electrode 12 is formed. The thickness of the support layer 20 is larger than the thickness of the conductive pattern such as the IDT electrode 12.
  • the support layer 20 is also formed on the pad electrode 13.
  • a cover layer 30 is disposed on the support layer 20, and the periphery of the IDT electrode 12 formed on the piezoelectric substrate 11 is covered with the support layer 20 and the cover layer 30 that are insulating members to form an IDT space 14. Is done. A surface acoustic wave freely propagates in a portion of the upper surface 11 a of the piezoelectric substrate 11 adjacent to the IDT space 14.
  • via holes (through holes) 16 reaching the pad electrodes 13 formed on the upper surface 11 a of the piezoelectric substrate 11 are formed in the support layer 20 and the cover layer 30.
  • the via hole 16 is filled with an under bump metal 17, and a solder bump 18 exposed to the outside is formed on the under bump metal 17.
  • Piezoelectric device 10 is used, for example, as a module component. After a plurality of piezoelectric devices 10 are mounted on a substrate, the periphery is molded with resin.
  • FIG. 2 is a cross-sectional view schematically showing a cross-sectional view taken along line XX in FIG. In FIG. 2, illustration of the via hole 16 and the under bump metal 17 is omitted.
  • the support layer 20 is formed with a plurality of slits 24 as removal portions in a portion close to the IDT formation region where the IDT electrode 12 is formed.
  • Each slit 24 is formed in a comb-like shape, that is, parallel to each other with an interval, and extends from an opening 24 a formed in the inner peripheral surface 22 of the support layer 20 in a direction away from the IDT formation region.
  • the slit 24 may be formed at least in a portion close to the IDT formation region, and the slit may be extended to a portion far from the IDT formation region.
  • the adhesion area between the support layer 20 and the piezoelectric substrate 11 is reduced. Thereby, the thermal stress is relaxed, and the influence of the thermal stress on the region (IDT formation region and its vicinity) where the vibration on the piezoelectric substrate 11 propagates is reduced, so that the temperature characteristics can be improved.
  • a conductive pattern including the IDT electrode 12 and the pad electrode 13 is formed on the piezoelectric substrate 11.
  • the conductive pattern is formed by a method having height accuracy and surface flatness, such as a deposited metal film, and has a thickness of about 1 to 2 ⁇ m.
  • An element part having an element wiring connected to the IDT electrode 12 and the IDT electrode 12 is formed by the conductive pattern.
  • a SiO 2 film or a two-layer structure film of SiN / SiO 2 is formed on the surface of the element portion by sputtering.
  • pad electrodes 13 serving as a base electrode of the under-bump metal 17 parts that need to be removed SiO 2 film or SiN film is removed SiO 2 film or SiN film by dry etching.
  • the support layer 20 is formed so as not to be applied to the vibration part. That is, a photosensitive polyimide resin is applied on the piezoelectric substrate 11, and the IDT space 14 (directly above the IDT electrode 12 and a range of 5 to 15 ⁇ m around the IDT electrode 12) and the slit 24 are opened (removed) by photolithography. At the same time, a range having a width of 100 ⁇ m centering on the dicing line is also opened (removed). In FIG. 2, the size of the IDT space 14 indicated by symbols A and B is in the range of 50 ⁇ m ⁇ 50 ⁇ m to 1000 ⁇ m ⁇ 400 ⁇ m.
  • the photosensitive polyimide resin is used for the support layer 20, a photosensitive epoxy resin or a photosensitive silicone resin may be used.
  • the thickness of the support layer 20 is 15 ⁇ m, but may be in the range of 10 to 30 ⁇ m.
  • the cover layer 30 and the support layer 20 are removed by laser processing at a portion to which the solder ball serving as the external terminal is connected, and the diameter 50 ⁇ A 150 ⁇ m via hole 16 is formed.
  • a non-photosensitive epoxy film resin is used for the cover layer 30, but a non-photosensitive polyimide film may be used.
  • the cover layer 30 has a thickness of 30 ⁇ m, but may be in the range of 30 to 50 ⁇ m.
  • the via hole 16 may be formed by sandblasting.
  • the portion of the support layer 20 in the via hole 16 may be formed by a photolithography process when the support layer 20 is formed.
  • the under bump metal 17 is formed by forming a thickness of about 1000 nm) by electrolytic plating.
  • the under bump metal 17 may be formed by electroless plating.
  • the surface of the under bump metal 17 is formed so as to recede (depress) within the range of 0 to 10 ⁇ m from the surface of the cover layer 30.
  • solder paste such as Sn—Ag—Cu is printed directly on the under bump metal 17 through a metal mask, and the solder is heated at a temperature at which the solder paste dissolves, for example, about 260 ° C. 17, the flux is removed by a flux cleaning agent, and spherical solder bumps 18 are formed.
  • the chip (piece) is cut out by a method such as dicing, and the piezoelectric device 10 is completed.
  • * (4.0 dBfL) is data about a point on the low frequency side where the filter characteristic is reduced by 4.0 dB from the through level.
  • ⁇ (4.0 dBfH) is data about a point on the high frequency side where the filter characteristic is reduced by 4.0 dB from the through level.
  • ⁇ (5.0 dBfL) is data about a point on the low frequency side where the filter characteristic is lowered by 5.0 dB from the through level.
  • 5.0 dBfH is data about a point on the high frequency side where the filter characteristic is lowered by 5.0 dB from the through level.
  • 47 dBfL is data on a point on the low frequency side where the filter characteristic is 47 dB lower than the through level.
  • FIG. 4 is a cross-sectional view schematically showing a cross section obtained by cutting the support layer 20a along the piezoelectric substrate 11 in the same manner as FIG.
  • a plurality of holes 26 are formed as removal portions in a portion close to the IDT formation region 12a.
  • the hole 26 is formed away from the inner peripheral surface 22a of the support layer 20a, and the entire periphery is surrounded by the support layer 20a.
  • the holes 26 arranged in one row along the inner peripheral surface 22 b of the support layer 20 b are illustrated, but the holes can be arranged in various modes, for example, arranged in two or more rows, You may arrange
  • the adhesion area between the support layer 20a and the piezoelectric substrate 11 is reduced.
  • the thermal stress is relaxed and the influence of the thermal stress on the region (IDT formation region 12a and its vicinity) where the vibration on the piezoelectric substrate 11 propagates is reduced, so that the temperature characteristics can be improved.
  • FIG. 5 is a cross-sectional view schematically showing a cross section of the support layer 20b cut along the piezoelectric substrate 11 in the same manner as FIG.
  • a plurality of long holes 28 are formed as removal portions in a portion close to the IDT formation region 12b.
  • the long hole 28 is formed away from the inner peripheral surface 22b of the support layer 20b, and the entire circumference is surrounded by the support layer 20b.
  • the longitudinal direction of the long hole 28 extends in parallel along the inner peripheral surface 22b of the support layer 20b.
  • the long holes 28 arranged in two rows are illustrated, but the long holes can be arranged in various modes, and for example, one row or three or more rows may be arranged.
  • the long hole should just be arrange
  • the adhesion area between the support layer 20b and the piezoelectric substrate 11 is reduced. Thereby, the thermal stress is relaxed, and the influence of the thermal stress on the region (IDT formation region 12b and its vicinity) where the vibration on the piezoelectric substrate 11 propagates is reduced, so that the temperature characteristics can be improved.
  • slits, holes, and long holes as removal portions in the support layer, the temperature characteristics can be improved without changing the distance between the IDT electrode and the support layer. it can.
  • the slits, holes, and long holes can be formed simultaneously with the patterning of the support layer without adding a special process.
  • the present invention may be applied to a piezoelectric device that is sealed with an outer resin as in the conventional example of FIG. 8, and a removal portion may be provided in the support layer that supports the cover layer.
  • the piezoelectric substrate is not limited to the SAW element, and an element portion such as a boundary wave element may be formed.

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

　ＩＤＴ電極と支持層との間の距離を変えずに温度特性を改善することができる圧電デバイスを提供する。 　（ａ）圧電基板と、（ｂ）圧電基板の一方主面１１ａに形成され、ＩＤＴ電極１２を含む導電パターンと、（ｃ）圧電基板の一方主面１１ａに、ＩＤＴ電極１２が形成されたＩＤＴ形成領域の周囲を囲むように、かつＩＤＴ電極１２の厚みよりも大きい厚みを有する支持層２０と、（ｄ）支持層の上に配置され、ＩＤＴ形成領域を覆うカバー層とを備える。支持層２０には、少なくともＩＤＴ形成領域に近い領域の複数個所に、圧電基板の一方主面１１ａに接着される部分が部分的に除去された除去部２４が形成されている。

Description

圧電デバイス
　本発明は、圧電デバイスに関し、詳しくは、圧電基板上に共振子やフィルタなどの素子部が形成された圧電デバイスに関する。
　従来、圧電基板上に形成されたＩＤＴ電極をカバー層で覆うように構成した圧電デバイスが提案されている。
　例えば図８の断面図に示す圧電デバイス１１０は、ＩＤＴ電極１１２やパッド電極１１３などの導電パターンが形成された圧電基板１１１の一方主面１１１ａ上に、ＩＤＴ電極１１２が形成されたＩＤＴ形成領域を囲むように枠状の支持層１２０が樹脂で形成され、支持層１２０の上に樹脂のカバー層１３０が形成されている。この圧電デバイス１１０では、さらに全体が外郭樹脂１４０で覆われ、ＩＤＴ電極１１２の周囲のＩＤＴ空間１１４が封止されている（例えば、特許文献１参照）。
特開２００６－３５２４３０号公報
　このようにＩＤＴ電極がカバー層で覆われる圧電デバイスでは、図６の透視図に示すように、圧電基板１１１上の振動が伝搬する領域（ＩＤＴ電極１１２が形成された領域及びその近傍領域）に悪影響を与えないように、カバー層を支える支持層１２０は、ＩＤＴ電極１１２から離れて形成されている。樹脂の支持層１２０の線膨張係数は圧電基板１１１の線膨張係数よりも大きいため、温度変化があると、圧電基板１１１と支持層１２０との間に熱応力が発生し、その影響で圧電基板１１１上の振動が伝搬する領域にひずみが生じて振動伝搬状態が変化し、その結果、ＩＤＴ電極１１２を用いて形成した圧電素子の温度特性が劣化する。
　温度特性の劣化は、ＩＤＴ電極１１２と支持層１２０との間の距離を長くすることで、改善されると考えられる。
　しかし、図７（ａ）の要部断面図に示すように、圧電基板１１１上に形成されているＩＤＴ電極１１２に支持層１２０が接近している構成を、図７（ｂ）の要部断面図に示すように、支持層１２０ｘをＩＤＴ電極１１２から遠ざけ、ＩＤＴ電極１１２と支持層１２０ｘとの間の距離を長くした構成に変えると、支持層１２０ｘ上のカバー層１３０がたわみ、ＩＤＴ電極１１２にカバー層１３０が付着し、かえって特性劣化が生じる。特に樹脂でモールドする場合には、モールド時の圧力でカバー層１３０がたわみやすくなり、特性劣化が著しい。
　また、ＩＤＴ電極と支持層との間の距離を長くすることで、設計自由度が低下する。さらには、圧電デバイスの小型化の要請にも逆行する。
　本発明は、かかる実情に鑑み、ＩＤＴ電極と支持層との間の距離を変えずに温度特性を改善することができる圧電デバイスを提供しようとするものである。
　本発明は、以下のように構成した圧電デバイスを提供する。
　圧電デバイスは、（ａ）圧電基板と、（ｂ）前記圧電基板の一方主面に形成され、ＩＤＴ電極を含む導電パターンと、（ｃ）前記圧電基板の前記一方主面に、前記ＩＤＴ電極が形成されたＩＤＴ形成領域の周囲を囲むように、かつ前記ＩＤＴ電極の厚みよりも大きい厚みを有する支持層と、（ｄ）前記支持層の上に配置され、前記ＩＤＴ形成領域を覆うカバー層とを備える。前記支持層には、少なくとも前記ＩＤＴ形成領域に近い領域の複数個所に、前記圧電基板の前記一方主面に接着される部分が部分的に除去された除去部が形成されている。
　上記構成において、支持層にはＩＤＴ形成領域に近い領域に除去部が形成されているので、ＩＤＴ形成領域に近い領域では、支持層と圧電基板との接着面積が小さくなる。これにより、熱応力が緩和され、熱応力が圧電基板上の振動が伝搬する領域（ＩＤＴ形成領域及びその近傍部分）に及ぼす影響が小さくなるので、圧電デバイスの温度特性を改善することができる。
　支持層に形成される除去部は、種々の態様の構成とすることができる。
　一つの態様としては、前記除去部は、前記支持層が前記ＩＤＴ領域に対向する内周面に形成された開口から、前記ＩＤＴ形成領域から離れる方向に延在するように形成された複数のスリットである。
　この場合、支持層のＩＤＴ形成領域に近い領域では、スリットにより、圧電基板との接着面積が確実に小さくなるため、温度特性の改善効果が高い。
　他の態様としては、前記除去部は、全周が前記支持層で囲まれた孔である。
　この場合、圧電基板の一方主面の法線方向から透視したときに、例えば、ＩＤＴ形成領域の外周に沿って１列又は２列以上の複数個の孔が配置されていてもよい。あるいは、細長い形状の長孔がＩＤＴ形成領域の外周に沿って延在するように配置されていてもよい。
　好ましくは、前記除去部は、支持層が前記圧電基板と前記カバー層とに接する両主面の間を貫通する。
　支持層を貫通する除去部は、特別な工程を追加することなく、支持層のパターニングの際に、同時に形成することができる。
　好ましくは、前記支持層は、感光性樹脂を用いて形成される。
　この場合、フォトリソグラフィ技術により、精度よく支持層を形成することができる。
　好ましくは、前記支持層は、感光性ポリイミド系樹脂を用いて形成される。
　感光性ポリイミド系樹脂を用いることで、高信頼性を確保することができる。
　好ましくは、前記支持層は、感光性シリコーン樹脂を用いて形成される。
　感光性シリコーン樹脂を用いることで、低温硬化プロセスが可能になる。
　好ましくは、前記支持層は、感光性エポキシ系樹脂を用いて形成される。
　エポキシ系樹脂を用いることで、より高解像な支持層を形成することができる。また、低温硬化プロセスが可能となる。
　好ましくは、前記カバー層は、エポキシ系フィルム樹脂を用いて形成される。
　エポキシ系フィルム樹脂を用いることで、低温硬化プロセスが可能となる。
　好ましくは、前記カバー層は、ポリイミド系フィルム樹脂を用いて形成される。
　ポリイミド系フィルム樹脂を用いることで、高信頼性を確保することが可能となる。
　好ましくは、前記支持層と前記カバー層とを一括でレーザー加工することにより形成されたビアホールをさらに備える。
　この場合、精度よく、安価にビアホールを形成することができる。
　好ましくは、前記支持層と前記カバー層とを一括でサンドブラスト加工することにより形成されたビアホールをさらに備える。
　この場合、安価にビアホールを形成することができる。
　好ましくは、前記支持層及び前記カバー層を貫通するビアホールと、前記ビアホール内にＡｕ／Ｎｉ電解めっきで形成されたアンダーバンプメタルとをさらに備える。
　この場合、安定してアンダーバンプメタルを形成することができる。
　好ましくは、（ｉ）感光性樹脂、感光性ポリイミド系樹脂、感光性シリコーン系樹脂、感光性エポキシ系樹脂の少なくとも一つを用いて形成された前記支持層と、（ii）エポキシ系フィルム樹脂、ポリイミド系フィルム樹脂の少なくとも一つを用いて形成された前記カバー層と、（iii）前記支持層と前記カバー層とを一括でレーザー加工又はサンドブラスト加工することにより形成されたビアホールとからなる群から選択された２つ以上を備える。
　本発明によれば、ＩＤＴ電極と支持層との間の距離を変えずに、圧電デバイスの温度特性を改善することができる。
圧電デバイスの断面図である。（実施例） 圧電デバイスの断面図である。（実施例） 圧電デバイスの温度特性を示すグラフである。（実施例） 圧電デバイスの断面図である。（変形例１） 圧電デバイスの断面図である。（変形例２） 圧電デバイスの透視図である。（説明例） 圧電デバイスの要部断面図である。（説明図） 圧電デバイスの断面図である。（従来例）
符号の説明
　１０　圧電デバイス
　１１　圧電基板
　１２　ＩＤＴ電極
　１３　パッド電極
　１６　ビアホール
　１７　アンダーバンプメタル
　２０，２０ａ，２０ｂ　支持層
　２４　スリット（除去部）
　２６　孔（除去部）
　２８　長孔（除去部）
　３０　カバー層
　以下、本発明の実施の形態として実施例を、図１～図５を参照しながら説明する。
　＜実施例＞　図１は、圧電デバイス１０の断面図である。図１に示すように、圧電デバイス１０は、圧電基板１１上に素子部が形成されたＳＡＷ（Surface acoustic wave；弾性表面波）フィルタである。圧電基板１１の一方の主面である上面１１ａには、櫛歯状電極であるＩＤＴ（Inter Digital Transducer）電極１２と、パッド電極１３と、ＩＤＴ電極１２とパッド電極１３との間を接続する配線（図示せず）とを含む導電パターンが形成されている。ＩＤＴ電極１２が形成されたＩＤＴ形成領域の周囲には、枠状に支持層２０が形成されている。支持層２０の厚みは、ＩＤＴ電極１２等の導電パターンの厚みよりも大きい。支持層２０は、パッド電極１３上にも形成されている。
　支持層２０の上にはカバー層３０が配置され、圧電基板１１上に形成されたＩＤＴ電極１２の周囲は、絶縁部材である支持層２０とカバー層３０とで覆われ、ＩＤＴ空間１４が形成される。圧電基板１１の上面１１ａのうち、ＩＤＴ空間１４に隣接する部分において、弾性表面波が自由に伝搬する。
　図１に示すように、支持層２０とカバー層３０には、圧電基板１１の上面１１ａに形成されたパッド電極１３に達するビアホール（貫通孔）１６が形成されている。ビアホール１６には、アンダーバンプメタル１７が充填され、アンダーバンプメタル１７上には、外部に露出するはんだバンプ１８が形成されている。
　圧電デバイス１０は、例えばモジュール部品に用いられ、複数個が基板上に搭載された後、周囲が樹脂でモールドされる。
　図２は、図１の直線Ｘ－Ｘに沿って切断した断面図を模式的に示す断面図である。図２では、ビアホール１６及びアンダーバンプメタル１７の図示を省略している。
　図２に示すように、支持層２０には、ＩＤＴ電極１２が形成されたＩＤＴ形成領域に近い部分に、除去部として複数のスリット２４が形成されている。各スリット２４は、櫛歯状に、すなわち間隔を設けて互いに平行に形成され、支持層２０の内周面２２に形成された開口２４ａから、ＩＤＴ形成領域から離れる方向に延在している。スリット２４は、少なくともＩＤＴ形成領域に近い部分に形成されていればよく、ＩＤＴ形成領域から遠い部分にまでスリットが延長されても構わない。
　支持層２０にスリット２４を形成することにより、支持層２０と圧電基板１１との接着面積が小さくなる。これにより、熱応力が緩和され、熱応力が圧電基板１１上の振動が伝搬する領域（ＩＤＴ形成領域及びその近傍部分）に及ぼす影響が小さくなるので、温度特性を改善することができる。
　＜作製例＞　次に、圧電デバイス１０の具体的な作製例について説明する。圧電デバイス１０は、複数個分を集合基板の状態でまとめて製造する。
　まず、圧電基板１１上に、ＩＤＴ電極１２やパッド電極１３を含む導電パターンを形成する。導電パターンは、蒸着金属膜のような高さ精度、表面平坦性がある工法で形成し、１～２μｍ程度の厚みを有する。導電パターンにより、ＩＤＴ電極１２及びＩＤＴ電極１２に接続される素子配線を有する素子部を形成する。
　次いで、素子部の表面には、ＳｉＯ２膜もしくはＳｉＮ／ＳｉＯ２の２層構造膜をスパッタ法により形成する。アンダーバンプメタル１７の下地電極となるパッド電極１３など、ＳｉＯ２膜やＳｉＮ膜を除去する必要がある部分は、ドライエッチング法によりＳｉＯ２膜やＳｉＮ膜を除去する。
　次いで、ＩＤＴ空間１４及びスリット２４を形成するため、振動部にかからないよう支持層２０を形成する。すなわち、圧電基板１１上に感光性ポリイミド系樹脂を塗布し、ＩＤＴ空間１４（ＩＤＴ電極１２の直上と、ＩＤＴ電極１２の周囲５～１５μｍの範囲）及びスリット２４をフォトリソグラフィ技術により開口し（除去し）、同時にダイシングラインを中心とした幅１００μｍの範囲も開口する（除去する）。図２において符号Ａ，Ｂで示すＩＤＴ空間１４のサイズは、５０μｍ×５０μｍ～１０００μｍ×４００μｍの範囲とする。支持層２０には感光性ポリイミド系樹脂を用いるが、感光性エポキシ系、感光性シリコーン系樹脂を用いてもよい。支持層２０の厚みは１５μｍであるが、１０～３０μｍの範囲であればよい。
　次いで、支持層２０上に、ラミネート等によりカバー層３０を形成した後、外部端子となるはんだボールが接続される部分について、レーザー加工によりカバー層３０と支持層２０を除去して、直径５０～１５０μｍのビアホール１６を形成する。カバー層３０には非感光性エポキシ系フィルム樹脂を用いるが、非感光性ポリイミドフィルムでもよい。カバー層３０の厚みは３０μｍであるが、３０～５０μｍの範囲であればよい。また、ビアホール１６は、サンドブラスト加工で形成してもよい。ビアホール１６のうち支持層２０の部分は、支持層２０を形成する際のフォトリソグラフィ工程で形成しておいてもよい。
　ビアホール１６の底部に露出するパッド電極１３の表面の有機物をドライエッチング法により除去し、その後、電解めっきでビアホール１６にＣｕ，Ｎｉ等を充填し、表面に酸化防止のためのＡｕ（厚さ２０～１０００ｎｍ程度）を電解めっきにより形成することにより、アンダーバンプメタル１７を形成する。アンダーバンプメタル１７は、無電解めっきで形成してもよい。アンダーバンプメタル１７の表面は、カバー層３０の表面から０～１０μｍまでの範囲内で後退する（くぼむ）ように形成する。
　次いで、アンダーバンプメタル１７の直上に、Ｓｎ－Ａｇ－Ｃｕ等のはんだペーストをメタルマスクを介して印刷し、はんだペーストが溶解する温度、例えば２６０℃程度で加熱することで、はんだをアンダーバンプメタル１７と固着させ、フラックス洗浄剤によりフラックスを除去し、球状のはんだバンプ１８を形成する。
　その後、ダイシング等の方法でチップ（個片）を切り出し、圧電デバイス１０が完成する。
　図３のグラフに、作製例（１）及び（２）のＳＡＷフィルタと、スリットを形成していない点以外は作製例（１）及び（２）と同じである比較例のＳＡＷフィルタとの温度係数の差を示す。
　作製例（１）及び（２）は、支持層形成の際のフォトリソグラフィ工程において形成するＩＤＴ空間１４及びスリット２４の図２に示す各寸法は次の通りである。
・ＩＤＴ空間サイズ（Ａ×Ｂ）：作製例（１）及び（２）とも５０μｍ×５０μｍ
・スリット長さ（Ｌ）：作製例（１）及び（２）とも１５μｍ
・スリット間隔（Ｗ）：作製例（１）は２０μｍ、作製例（２）は５０μｍ
・スリット幅（Ｓ）：作製例（１）及び（２）とも５０μｍ
・ＩＤＴ形成領域と支持層との間隔（Ｄ）：作製例（１）及び（２）とも３０μｍ
　図３において、縦軸は、比較例を基準（温度係数＝０）とし、作製例（１）、（２）のレベルをみるもので、その単位はｐｐｍ／℃である。基準（＝０）に対して値が小さい方が、より温度改善効果があることを示している。＊（４．０ｄＢｆＬ）は、フィルタ特性がスルーレベルから４．０ｄＢ下がった低周波側の点についてのデータである。●（４．０ｄＢｆＨ）は、フィルタ特性がスルーレベルから４．０ｄＢ下がった高周波側の点についてのデータである。◆（５．０ｄＢｆＬ）は、フィルタ特性がスルーレベルから５．０ｄＢ下がった低周波側の点についてのデータである。■（５．０ｄＢｆＨ）は、フィルタ特性がスルーレベルから５．０ｄＢ下がった高周波側の点についてのデータである。▲（４７ｄＢｆＬ）は、フィルタ特性がスルーレベルから４７ｄＢ下がった低周波側の点についてのデータである。
　図３のグラフから、スリット２４を設けることで、温度係数が小さくなり、ＩＤＴ電極と支持層との間の距離を変えずに温度特性が改善されることが分かる。
　＜変形例１＞　支持層に形成される除去部の変形例１について、図４を参照しながら説明する。
　図４は、図２と同様に、圧電基板１１に沿って支持層２０ａを切断した断面を模式的に示す断面図である。図４に示すように、ＩＤＴ電極が形成されたＩＤＴ形成領域１２ａを囲む支持層２０ａには、ＩＤＴ形成領域１２ａに近い部分に、除去部として複数の孔２６が形成されている。孔２６は、支持層２０ａの内周面２２ａから離れて形成され、全周が支持層２０ａで囲まれている。図４では、支持層２０ｂの内周面２２ｂに沿って１列に配置された孔２６を例示しているが、孔は種々の態様で配置可能であり、例えば２列以上に配置されて、散点状に配置されてもよい。また、孔は、少なくともＩＤＴ形成領域１２ａに近い部分に配置されていればよく、ＩＤＴ形成領域１２ａから遠い部分にも配置しても構わない。
　支持層２０ａに孔２６を形成することにより、支持層２０ａと圧電基板１１との接着面積が小さくなる。これにより、熱応力が緩和され、熱応力が圧電基板１１上の振動が伝搬する領域（ＩＤＴ形成領域１２ａ及びその近傍部分）に及ぼす影響が小さくなるので、温度特性を改善することができる。
　＜変形例２＞　支持層に形成される除去部の変形例２について、図５を参照しながら説明する。
　図５は、図２と同様に、圧電基板１１に沿って支持層２０ｂを切断した断面を模式的に示す断面図である。図５に示すように、ＩＤＴ電極が形成されたＩＤＴ形成領域１２ｂを囲む支持層２０ｂには、ＩＤＴ形成領域１２ｂに近い部分に、除去部として複数の長孔２８が形成されている。長孔２８は、支持層２０ｂの内周面２２ｂから離れて形成され、全周が支持層２０ｂで囲まれている。長孔２８は、その長手方向が、支持層２０ｂの内周面２２ｂに沿って平行に延在している。図５では、２列に配置された長孔２８を例示しているが、長孔は種々の態様で配置可能であり、例えば１列、又は３列以上が配置されてもよい。また、長孔は、少なくともＩＤＴ形成領域１２ａに近い部分に配置されていればよく、ＩＤＴ形成領域１２ａから遠い部分にも配置しても構わない。
　支持層２０ｂに長孔２８を形成することにより、支持層２０ｂと圧電基板１１との接着面積が小さくなる。これにより、熱応力が緩和され、熱応力が圧電基板１１上の振動が伝搬する領域（ＩＤＴ形成領域１２ｂ及びその近傍部分）に及ぼす影響が小さくなるので、温度特性を改善することができる。
　＜まとめ＞　以上に説明したように、支持層に、除去部としてスリット、孔、長孔を形成することで、ＩＤＴ電極と支持層との間の距離を変えずに温度特性を改善することができる。スリット、孔、長孔は、特別な工程を追加することなく、支持層のパターニングの際に、同時に形成することができる。
　なお、本発明は、上記した実施の形態に限定されるものではなく、種々変更を加えて実施可能である。
　例えば、図８の従来例のように外郭樹脂で封止される圧電デバイスに本発明を適用し、カバー層を支持する支持層に除去部を設けてもよい。圧電基板には、ＳＡＷ素子に限らず、境界波素子などの素子部を形成してもよい。

Claims (14)

  1. 　圧電基板と、
    　前記圧電基板の一方主面に形成され、ＩＤＴ電極を含む導電パターンと、
    　前記圧電基板の前記一方主面に、前記ＩＤＴ電極が形成されたＩＤＴ形成領域の周囲を囲むように、かつ前記ＩＤＴ電極の厚みよりも大きい厚みを有する支持層と、
    　前記支持層の上に配置され、前記ＩＤＴ形成領域を覆うカバー層と、
    を備えた圧電デバイスにおいて、
    　前記支持層には、少なくとも前記ＩＤＴ形成領域に近い領域の複数個所に、前記圧電基板の前記一方主面に接着される部分が部分的に除去された除去部が形成されていることを特徴とする、圧電デバイス。
  2. 　前記除去部は、前記支持層が前記ＩＤＴ領域に対向する内周面に形成された開口から、前記ＩＤＴ形成領域から離れる方向に延在するように形成された複数のスリットであることを特徴とする、請求項１に記載の圧電デバイス。
  3. 　前記除去部は、全周が前記支持層で囲まれた孔であることを特徴とする、請求項１に記載の圧電デバイス。
  4. 　前記除去部は、支持層が前記圧電基板と前記カバー層とに接する両主面の間を貫通することを特徴とする、請求項１、２又は３に記載の圧電デバイス。
  5. 　前記支持層は、感光性樹脂を用いて形成されることを特徴とする、請求項１に記載の圧電デバイス。
  6. 　前記支持層は、感光性ポリイミド系樹脂を用いて形成されることを特徴とする、請求項１に記載の圧電デバイス。
  7. 　前記支持層は、感光性シリコーン樹脂を用いて形成されることを特徴とする、請求項１に記載の圧電デバイス。
  8. 　前記支持層は、感光性エポキシ系樹脂を用いて形成されることを特徴とする、請求項１に記載の圧電デバイス。
  9. 　前記カバー層は、エポキシ系フィルム樹脂を用いて形成されることを特徴とする、請求項１に記載の圧電デバイス。
  10. 　前記カバー層は、ポリイミド系フィルム樹脂を用いて形成されることを特徴とする、請求項１に記載の圧電デバイス。
  11. 　前記支持層と前記カバー層とを一括でレーザー加工することにより形成されたビアホールをさらに備えることを特徴とする、請求項１に記載の圧電デバイス。
  12. 　前記支持層と前記カバー層とを一括でサンドブラスト加工することにより形成されたビアホールをさらに備えることを特徴とする、請求項１に記載の圧電デバイス。
  13. 　前記支持層及び前記カバー層を貫通するビアホールと、
    　前記ビアホール内にＡｕ／Ｎｉ電解めっきで形成されたアンダーバンプメタルと、
    をさらに備えたことを特徴とする、請求項１に記載の圧電デバイス。
  14. 　感光性樹脂、感光性ポリイミド系樹脂、感光性シリコーン系樹脂、感光性エポキシ系樹脂の少なくとも一つを用いて形成された前記支持層と、
    　エポキシ系フィルム樹脂、ポリイミド系フィルム樹脂の少なくとも一つを用いて形成された前記カバー層と、
    　前記支持層と前記カバー層とを一括でレーザー加工又はサンドブラスト加工することにより形成されたビアホールと、
    からなる群から選択された２つ以上を備えることを特徴とする、請求項１に記載の圧電デバイス。
PCT/JP2009/050027 2008-01-17 2009-01-06 圧電デバイス Ceased WO2009090895A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009549998A JP5077357B2 (ja) 2008-01-17 2009-01-06 圧電デバイス
CN200980101968.0A CN101911485B (zh) 2008-01-17 2009-01-06 压电器件
US12/836,595 US8067879B2 (en) 2008-01-17 2010-07-15 Piezoelectric device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008-008476 2008-01-17
JP2008008476 2008-01-17

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US12/836,595 Continuation US8067879B2 (en) 2008-01-17 2010-07-15 Piezoelectric device

Publications (1)

Publication Number Publication Date
WO2009090895A1 true WO2009090895A1 (ja) 2009-07-23

Family

ID=40885286

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/050027 Ceased WO2009090895A1 (ja) 2008-01-17 2009-01-06 圧電デバイス

Country Status (4)

Country Link
US (1) US8067879B2 (ja)
JP (1) JP5077357B2 (ja)
CN (1) CN101911485B (ja)
WO (1) WO2009090895A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009231389A (ja) * 2008-03-19 2009-10-08 Fujikura Ltd 半導体パッケージ及びその製造方法
JP2011130150A (ja) * 2009-12-17 2011-06-30 Kyocera Corp 弾性波装置及びその製造方法
WO2012050016A1 (ja) * 2010-10-15 2012-04-19 株式会社村田製作所 弾性表面波装置
JP2012182481A (ja) * 2012-05-07 2012-09-20 Fujikura Ltd 半導体パッケージ及びその製造方法
US8530979B2 (en) 2008-04-04 2013-09-10 Fujikura Ltd. Semiconductor package and method for manufacturing the same
JP2014014131A (ja) * 2013-08-30 2014-01-23 Taiyo Yuden Co Ltd 弾性波デバイス内蔵モジュール及び通信装置
US9478213B2 (en) 2012-06-28 2016-10-25 Taiyo Yuden Co., Ltd. Acoustic wave device built-in module and communication device
US20210098683A1 (en) 2019-09-26 2021-04-01 Taiyo Yuden Co., Ltd. Electronic device

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2913858B1 (en) * 2012-10-29 2018-06-13 Kyocera Corporation Multilayered piezo element, as well as piezo actuator, injection apparatus, and fuel injection system provided with said element
JP6179593B2 (ja) * 2013-05-27 2017-08-16 株式会社村田製作所 弾性表面波装置
JP6070910B1 (ja) 2015-03-16 2017-02-01 株式会社村田製作所 弾性波装置及びその製造方法
CN109075768B (zh) * 2016-04-14 2022-06-24 株式会社村田制作所 弹性波装置及其制造方法
WO2019044178A1 (ja) * 2017-08-31 2019-03-07 株式会社村田製作所 弾性波装置およびそれを備えた弾性波モジュール
US11581870B2 (en) * 2019-09-27 2023-02-14 Skyworks Solutions, Inc. Stacked acoustic wave resonator package with laser-drilled VIAS

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1012757A (ja) * 1996-06-25 1998-01-16 Kokusai Electric Co Ltd マイクロパッケージ
JPH11251866A (ja) * 1998-02-27 1999-09-17 Tdk Corp チップ素子及びチップ素子の製造方法
JP2006352430A (ja) * 2005-06-15 2006-12-28 Murata Mfg Co Ltd 圧電デバイスとその製造方法
JP2007019943A (ja) * 2005-07-08 2007-01-25 Alps Electric Co Ltd 表面弾性波ディバイス
JP2007318058A (ja) * 2006-04-27 2007-12-06 Murata Mfg Co Ltd 電子部品及びその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6412757A (en) * 1987-07-07 1989-01-17 Canon Kk Recording paper ejecting device for communication equipment
US7011134B2 (en) * 2000-10-13 2006-03-14 Chien-Min Sung Casting method for producing surface acoustic wave devices
JP2005348273A (ja) 2004-06-04 2005-12-15 Murata Mfg Co Ltd 弾性表面波装置
JP4518255B2 (ja) 2004-12-22 2010-08-04 セイコーエプソン株式会社 弾性表面波素子および電子機器
JP2007073595A (ja) 2005-09-05 2007-03-22 Renesas Technology Corp 半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1012757A (ja) * 1996-06-25 1998-01-16 Kokusai Electric Co Ltd マイクロパッケージ
JPH11251866A (ja) * 1998-02-27 1999-09-17 Tdk Corp チップ素子及びチップ素子の製造方法
JP2006352430A (ja) * 2005-06-15 2006-12-28 Murata Mfg Co Ltd 圧電デバイスとその製造方法
JP2007019943A (ja) * 2005-07-08 2007-01-25 Alps Electric Co Ltd 表面弾性波ディバイス
JP2007318058A (ja) * 2006-04-27 2007-12-06 Murata Mfg Co Ltd 電子部品及びその製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009231389A (ja) * 2008-03-19 2009-10-08 Fujikura Ltd 半導体パッケージ及びその製造方法
US8530979B2 (en) 2008-04-04 2013-09-10 Fujikura Ltd. Semiconductor package and method for manufacturing the same
JP5417320B2 (ja) * 2008-04-04 2014-02-12 株式会社フジクラ 半導体パッケージ
JP2011130150A (ja) * 2009-12-17 2011-06-30 Kyocera Corp 弾性波装置及びその製造方法
WO2012050016A1 (ja) * 2010-10-15 2012-04-19 株式会社村田製作所 弾性表面波装置
JP2012182481A (ja) * 2012-05-07 2012-09-20 Fujikura Ltd 半導体パッケージ及びその製造方法
US9478213B2 (en) 2012-06-28 2016-10-25 Taiyo Yuden Co., Ltd. Acoustic wave device built-in module and communication device
JP2014014131A (ja) * 2013-08-30 2014-01-23 Taiyo Yuden Co Ltd 弾性波デバイス内蔵モジュール及び通信装置
US20210098683A1 (en) 2019-09-26 2021-04-01 Taiyo Yuden Co., Ltd. Electronic device
US11751480B2 (en) 2019-09-26 2023-09-05 Taiyo Yuden Co., Ltd. Electronic device

Also Published As

Publication number Publication date
CN101911485B (zh) 2014-07-09
US20100277035A1 (en) 2010-11-04
CN101911485A (zh) 2010-12-08
JPWO2009090895A1 (ja) 2011-05-26
US8067879B2 (en) 2011-11-29
JP5077357B2 (ja) 2012-11-21

Similar Documents

Publication Publication Date Title
JP5077357B2 (ja) 圧電デバイス
JP6603377B2 (ja) 弾性波装置および電子部品
JP6409785B2 (ja) 弾性波装置及びその製造方法
JP6288111B2 (ja) 弾性波フィルタデバイス
JP5797356B2 (ja) 弾性波装置および弾性波モジュール
JP5277971B2 (ja) 弾性表面波デバイス
JP5591163B2 (ja) 弾性波装置およびその製造方法
JP2007318058A (ja) 電子部品及びその製造方法
JP2019103127A (ja) 弾性波装置
JP5848079B2 (ja) 弾性波デバイス及びその製造方法
CN105870317B (zh) 压电元件装置
JP5269301B2 (ja) 弾性表面波装置
US20210013867A1 (en) Acoustic wave device
JP4655796B2 (ja) 弾性境界波装置の製造方法及び弾性境界波装置
JP2011182153A (ja) 弾性波デバイス
JP5467375B2 (ja) 弾性表面波デバイス
JP2009182741A (ja) 弾性境界波デバイス及びその製造方法
JP6352844B2 (ja) 多数個取り回路配線基板および弾性表面波装置
JP5431198B2 (ja) 弾性波デバイス
JP2010010512A (ja) 電子デバイス及びその製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200980101968.0

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09702448

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2009549998

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09702448

Country of ref document: EP

Kind code of ref document: A1