WO2008056747A1

WO2008056747A1 - Circuit intégré semi-conducteur, module rf utilisant celui-ci et dispositif de terminal de communication radio utilisant celui-ci

Info

Publication number: WO2008056747A1
Application number: PCT/JP2007/071733
Authority: WO
Inventors: Shigeki Koya; Shinichiro Takatani; Takashi Ogawa; Akishige Nakajima; Yasushi Shigeno
Original assignee: Renesas Technology Corp.
Priority date: 2006-11-09
Filing date: 2007-11-08
Publication date: 2008-05-15
Also published as: US20120200335A1; US20130069708A1; US8676132B2; CN101536327B; JP4524478B2; CN101536327A; US8200167B2; US20100069020A1; US8335479B2; JPWO2008056747A1

Description

明細書

半導体集積回路、それを内蔵した RFモジュールおよびそれを搭載した無線通信端末装置

技術分野

[0001] 本発明は、無線通信システムのための送受信切換回路（アンテナスィッチ）を内蔵する半導体集積回路、それを内蔵した RF (無線周波数)モジュールおよびそれを搭載した無線通信端末装置に関し、特に WCDMA方式で重要な相互変調歪または G SM方式で重要な高調波歪を低減するのに有益な技術に関する。

[0002] また、本発明は、 DCブースト回路を含む半導体集積回路とそれを内蔵した RFモジユールに関し、特にデバイスの寿命および動作信頼性を向上するのに有益な技術である。

背景技術

[0003] 世界中のどんな場所でも無線通信すると言う携帯電話端末等の通信端末機器の能力であるュビキタス'カバレージは、今日現実のものではなぐ現在開発が進められている。

[0004] ュビキタスを実現するためのモパイルシステムは、 GSM(Global System for Mobile Communication^ Pし S (Personal communication system)、 Dし： 5 (Digital Cellular Sy stem)、 GPRS (General Packet Radio Service)、 EDGE (Enhanced Data for GSM Ev olution; Enhanced Data for GPRS)、 WCDMA (Wideband Code Division Multiple A ccess)等のセルラーである。これらのシステムの特性は、一定包落線と包落線変化との信号、時分割とコード分割とのマルチプレックス、高（数ワット）から低（マイクロワット )への送信出力電力の広範囲な組み合わせに及んでいる。その結果、マルチバンドとマルチモードとの応用の要望が、大きくなつている。

[0005] 一方、下記非特許文献 1には、 GSM、 DCS, PCS, WCDMAのクヮッドバンドのこの MMICは、 GSM方式と DCS方式と PCS方式のそれぞれの方式の送信信号と受信信号とを時分割で直列処理できるとともに、 WCDMA方式の送信信号と受信信号とをコード分割で並列処理することができる。スィッチには、ノリア層として AlGaAs が使用され、チャネル層として InGaAsが使用され、低いオン抵抗を持つヘテロ接合構造の HEMT (High Electron Mobility Transistor)が使用されている。また、下記非特許文献 1には、 DCSと PCS2の送信端子での 2次高調波歪と 3次高調波歪とは約 - 70dBcとなることが記載されて!/、る。

[0006] また、下記特許文献 1には、無線通信システムのための送受信切換回路のためのスィッチ回路が記載されている。オン状態のスィッチ回路からの高電圧によってオフ状態のスィッチ回路の直列接続された FETの高電圧側の FETが最初にオン状態となるのを直列接続された FETのゲート抵抗を高電圧側から低電圧側へ順に小さな抵抗とすることにより回避している。その結果、揷入損失および高調波歪が小さい通信用電子部品を提供できるとしている。

[0007] さらに、下記特許文献 2には、移動体通信機器のための高周波スィッチ回路が記載されて!/、る。オフ状態の高周波スィッチ回路の直列接続された複数の FETのうちでオン状態の高周波スィッチ回路からの高電圧が印加される入出力端子に最も近い FETのゲート抵抗だけを最大に設定して他のゲート抵抗を最大値よりも低く設定している。その結果、ゲート抵抗の抵抗値の総合計を小さくしつつ、信号経路に及ぼす景響を低減させること力 Sでさるとして!/、る。

[0008] また、下記特許文献 3には、移動体通信機のためのスィッチ回路が記載されている。スィッチ回路は 2つ以上の複数のゲートを有する FETで構成され、 FETのドレインとドレイン隣接ゲートとの間にドレイン付加容量が接続され、 FETのソースとソース隣接ゲートとの間にソース付加容量が接続されている。オフ状態のスィッチの FETのドレインとドレイン隣接ゲートとの間にドレイン付加容量により、オン状態のスィッチ回路力、らの負方向の電圧の振れによってオフ状態のスィッチの FETがオンする現象が抑圧できる。また、オフ状態のスィッチの FETのソースとソース隣接ゲートとの間にソース付加容量により、オン状態のスィッチ回路からの正方向の電圧の振れによってオフ状態のスィッチの FETがオンする現象が抑圧できる。その結果、低電圧で低歪特性の高周波スィッチを実現することができるとしている。尚、下記特許文献 3に対応する米国特許は、第 5, 774, 792号明細書である。 [0009] また、下記特許文献 4には、携帯端末等の無線通信機器のためのアンテナスィッチ回路が記載されている。アンテナスィッチ回路の FETは、ドレイン 'ソース間に複数のゲートを持つマルチゲートトランジスタとされている。複数のゲートの隣り合うゲートに挟まれたゲート間領域が電位安定化抵抗を介してドレインとソースとに接続されことによって、マルチゲート型の FETのドレイン 'ソース間の信号漏れを抑圧できるとしている。

[0010] 世界中のどんな場所でも無線通信すると言う携帯電話端末等の通信端末機器の能力であるュビキタス'カバレージは、今日現実のものではなぐ現在開発が進められている。

[0011] ュビキタスを実現するためのモパイルシステムは、 GSM(Global System for Mobile Communication八 Pし S (Personal communication system)、 Dし： 5 (Digital Cellular Sy stem)、 GPRS (General Packet Radio Service)、 EDGE (bnhanced Data for GSM Ev olution; Enhanced Data for GPRS)、 WCDMA (Wideband Code Division Multiple A ccess)等のセノレラーや、無泉 LAN (Local Area Network)、 WIMAX (Worldwide Inte roperability for Microwave Access)等の様々なシステムが存在する。

[0012] これらのシステムの特性は、一定包落線や包落線変化との信号、時分割、周波数分割とコード分割等のマルチプレックス、高（数ワット)から低 (マイクロワット）への送信出力電力の広範囲な組み合わせに及んでいる。その結果、 1つの端末で複数のシステムに対応するマルチモード化の要望が大きくなつている。時分割で送信と受信とを切り替える時分割送受信を採用するシステムに対応するモパイル通信端末や、マルチモード対応した通信を行なうモパイル通信端末では、送信モードと受信モードとの間の切り替えをする必要がある。この切り換えに、アンテナスィッチが用いられている

〇

[0013] モパイル端末では、電池駆動であるために、低消費電力化が求められている。モバィル通信端末で最も電力を消費するのは、送信信号の電力を数 Wの大電力に増幅する電力増幅器である。この電力増幅器の電力変換効率を高めることが、低電力化に有効である。しかし、増幅信号を低損失のアンテナスィッチを介してアンテナに供給して空間に放出することも、モパイル端末全体としての電力変換効率の向上および低消費電力化に有効である。従って、電力増幅器とアンテナとの間に接続されるアンテナスィッチは、低損失であることが求められる。

[0014] また、電波資源は各国や各地域によって管理運用されており、電波を空間に放出するモパイル通信端末は国や地域毎に、各システムに使用できる電波の周波数ゃ電力強度が規定されている。そのため、高調波電力のようなシステムで用いられる周波数以外で空間に放出される電力強度は、法律等で決められた値以下に抑制する必要がある。端末より放出される電力は電力増幅器で増幅され、アンテナスィッチを介してアンテナより放射される。通常、電力増幅器から発生する高調波は、電力増幅器の出力の LPF (Low Pass Filter)で十分に抑制されることができる。し力、し、 LPFの出力に接続されたアンテナスィッチにおいて発生した高調波歪みは、そのままアンテナを介して空間に放出される。従って、アンテナスィッチにおいては、高調波歪みの発生の抑制、すなわち高線型性能も要求される。

[0015] 従来では、 PINダイオードを用いたアンテナスィッチ力 S、一般的であった。し力、し、下記非特許文献 2に記載されているように、マイクロ波信号スィッチに PINダイオードよりも高速な GaAsスィッチ FET (Field Effect Transistor)が使用される。

[0016] し力、し、 GaAsスィッチ FETの降伏電圧は、 PINダイオードの降伏電圧よりもはるかに低いと言う欠点がある。従って、下記非特許文献 2には、 GaAsマイクロウエーブモノリシック IC (MMIC)において多数の FETセルを直列に接続して、 FET1段当りに印加される電圧を小さくすることによって、この欠点を解決する技術が記載されている

〇

[0017] また、 GaAsモノリシックスィッチ ICでは、送信電力が増加すると、波形歪が発生する。従って、下記非特許文献 3には、波形歪の問題を解決するためのフィードフォヮード回路を含むスィッチが記載されている。このスィッチは、 RF信号入力端子と接地電位との間に第 1FETのドレイン 'ソース経路が接続され、 RF信号入力端子と RF信号出力端子との間に第 2FETのソース'ドレイン経路が接続される。フィードフォヮ一ド回路は、 RF信号入力端子と第 1FETのゲートとの間に直列接続されたフィードフォワード容量とダイオードとを含んでいる。 RF信号を RF信号入力端子から RF信号出力端子へ伝達しない際には、第 1FETはオン、第 2FETはオフに制御される。逆に、 RF信号を RF信号入力端子から RF信号出力端子へ伝達する際には、第 1FETはォフ、第 2FETはオンに制御される。この RF信号の伝達時には、フィードフォワード回路を介して RF信号入力端子の RF信号の低レベルが第 1FETのゲートに負電圧として伝達される。従って、波形歪と RF送信電力の損失との問題を回避することができる

[0018] また、下記特許文献 5には、複数の RF信号源に接続された複数のスィッチエレメントを含む RFスィッチに、複数の DCブースト回路を接続することが記載されている。複数のスィッチエレメントは複数の FETで構成され、 FETのゲートにはオン'オフ制御のための DC制御電圧が印加される。この DC制御電圧は一般にはシステム電源電圧から生成されるが、 DC制御電圧が 2. 5ボルト以下に低下すると RF出力信号に歪を与える高調波信号成分が著しく増加する。下記特許文献 5では、複数のダイオードと複数の容量と複数の抵抗で構成された DCブースト回路に、 DC制御電圧と RF信号とが供給される。 RF信号の正電圧と負電圧とに応答した複数のダイオードと複数の容量とによる充放電動作により、 DC制御電圧よりも大きな DC出力電圧が DCブースト回路から抽出される。複数の抵抗は DCブースト回路を高入力インピーダンスとして、 RF信号源から DCブースト回路に大きな電流が流れるのを防止して!/、る。

[0019] 非特許文献 l : Hiroyuki Tosaka et al, "An Anttena Switch MMIC Usi ng E/D Mode p— HEMT for GSM/DCS/PCS/WCDMA Bands Application", 2003 IEEE Radio Frequency Integrated Circuits Sy mposium, PP. 519— 522.

非特許文献 2 : M. B. Shifrin at al, "Monolithic FET Structures for Hi gh— Power Control Component Applications , IEEE TRANS ACTIO NS ON MICROWAVE THEORY AND TECHNIQUES, VOL. 37, NO 12, DECEMBER 1989, PP. 2134- 2141.

非特許文献 3 : K. Miyatsuji at al, "A GaAs High -Power RF Single - Pole Double—Throw Switch IC for Digital Mobile Communication System , 1994 IEEE International Solid— State Circuit Conference DIGEST OF TECHNICAL PAPERS, PP. 34— 35. 特許文献 1 :特開昭 2005— 072671号公報

特許文献 2 :特開昭 2006— 174425号公報

特許文献 3 :特開平 8— 70245号公報

特許文献 4 :特開昭 2000— 101032号公報

特許文献 5 :米国特許出願公開 US2004/0229577A1

発明の開示

発明が解決しょうとする課題

[0020] 本発明者等は、本発明に先立って GSM、 GSM、 DCS, PCS, WCDMAのマルチバンドの送受信を可能とする携帯電話に搭載されるアンテナスィッチマイクロゥェーブモノリシック IC (MMIC)と、それを内蔵した RFモジュールとの開発に従事した。

[0021] 図 1は、本発明に先立って開発されたアンテナスィッチ MMICを内蔵した RFモジュールとベースバンド信号処理 LSIとを搭載した携帯電話の構成を示すブロック図であ

[0022] 同図で、携帯電話の送受信用アンテナ ANTには RFモジュール RF— MLのアンテナスイッチ MMIC (ANT_SW)の共通の入出力端子 I/Oが接続されて!/、る。ベースバンド信号処理 LSI (BB— LSI)からの制御信号 B. B— Cntは、 RFアナログ信号処理半導体集積回路 (RF— IC)を経由して高出力電力増幅器モジュール (HPA— MUのコントローラ集積回路（CNT—IC)に供給される。送受信用アンテナ ANTから共通の入出力端子 I/Oへの RF信号の流れは携帯電話の受信動作 RXとなり、共通の入出力端子 I/Oから送受信用アンテナ ANTへの RF信号の流れは携帯電話の送信動作 TXとなる。

[0023] RF IC (RF— IC)はベースバンド信号処理 LSI (BB— LSI)からの送信ベースバンド信号 Tx— BBSを RF送信信号に周波数アップコンバージョンを行!/ヽ、逆に送受信用アンテナ ANTで受信された RF受信信号を受信ベースバンド信号 Rx— BBSに周波数ダウンコンバージョンを行いベースバンド信号処理 LSI (BB— LSI)に供給する

〇

[0024] RFモジュール RF— MLのアンテナスィッチ MMIC (ANT_SW)は共通の入出力端子 I/Oと送信端子 Txl、 Τχ2、受信端子 Rx2、 Rx3、 Rx4、送受信端子 TRxl、 T Rx5の!/、ずれかの端子の間で信号経路を確立して、受信動作 RXと送信動作 TXとのいずれかを行う。このアンテナスィッチ MMIC (ANT—SW)は受信動作 RXと送信動作 TXとの!/、ずれかのために確立した信号経路以外の信号経路のインピーダンスを極めて高レ、値に設定することで、必要なアイソレーションが得られるものである。

[0025] 図 2は、本発明に先立って開発されたアンテナスィッチ MMICの複数の高周波スィツチの構成を示すブロック図である。図 2のアンテナスィッチ MMICは、図 1に示した携帯電話に搭載された RFモジュール RF— MLに内蔵されている。

[0026] 図 2に示すようにアンテナスィッチ MMICは複数の高周波スィッチ Qa、 Qb、 Qcを含んでいる。高周波スィッチ Qaは、共通の入出力端子 I/Oと送信端子 Tx2 (GSM8 50または GSM900の RF送信信号を出力する送信端子）の間で信号経路を確立するためのスィッチである。高周波スィッチ Qbは、共通の入出力端子 I/Oと送信端子 Txl (DCS1800または PCS 1900の RF送信信号を出力する送信端子）の間で信号経路を確立するためのスィッチである。高周波スィッチ Qcは、共通の入出力端子 1/ Oと送受信端子 TRxl (WCDMA1900の RF送信信号を出力して WCDMA2100 の RF受信信号を入力する送受信端子）の間で信号経路を確立するためのスィッチである。

[0027] 図 2は、高周波スィッチ Qaがオン状態とされ、他の高周波スィッチ Qb、 Qcはオフ状態とされる場合を示している。複数の高周波スィッチ Qa、 Qb、 Qcの各スィッチは 6個の直列接続された Nチャンネルの電界効果トランジスタ（以下、 FETと称する）で構成されることにより、扱う電圧を増大するとともに送信と受信との両方での揷入損出が最小となるように低いオン抵抗を確保している。尚、各 FETは、 HEMTトランジスタとなつて!/、る。各スィッチの 6個の直列接続された HEMTトランジスタのゲートには 6個のゲート抵抗が接続され、 6個のゲート抵抗は他の 1個の抵抗を介して高周波スィッチのオン'オフを制御するための制御入力端子に接続される。各スィッチの 6個の直列接続された HEMTトランジスタのドレイン 'ソース間には、スィッチの 6個の HEMTトランジスタがオフ状態の時にドレイン電圧とソース電圧とを等しくするための比較的抵抗値の高い抵抗が接続されている。 6個のゲート抵抗と他の 1個の抵抗の抵抗値を比較的高い値に設定することにより、スィッチがオフ状態の時に 6個の直列接続された HEMTトランジスタのドレイン.ゲート寄生容量とソース.ゲート寄生容量とドレイン- ソース間抵抗とを介して RF信号入力端子からオン'オフ制御入力端子に漏れ込む R F信号損出を低減することができる。

[0028] また、図 2に示した高周波スィッチでは、前記特許文献 3に記載されているように、各スィッチは 2つ以上の複数のゲートを有する FETで構成され、 FETのドレインとドレイン隣接ゲートとの間にドレイン付加容量が接続され、 FETのソースとソース隣接ゲートとの間にソース付加容量が接続されている。上述したように図 2は、高周波スイツチ Qaがオン状態とされ、他の高周波スィッチ Qb、 Qcはオフ状態とされる場合を示している。高レベルのゲート制御電圧 Vctrl— aによって高周波スィッチ Qaがオン状態とされることにより、 GSM850もしくは GSM900の RF送信信号が送信端子 Tx2から共通の入出力端子 I/Oに供給される。ゼロボルトのゲート制御電圧 Vctrl— b、 Vctr 1— cによって、他の高周波スィッチ Qb、 Qcはオフ状態とされている。し力、し、共通の入出力端子 I/Oに供給されている高周波スィッチ Qaを経由した RF送信信号によつて、他の高周波スィッチ Qb、 Qcの 6個の直列接続された HEMTトランジスタのドレイン 'ソース間が駆動される。良く知られているように、電界効果トランジスタのドレインとソースとはデバイス構造で決定されるのではなぐ厳密にはキヤリャを放出する方がソースであり、キャリアを収集する方がドレインである。従って、良く知られているように、対称型電界効果トランジスタでは流れる電流の方向が逆転すると、電流逆転前のドレインとソースとは電流逆転後のソースとドレインとなる。

[0029] し力、し、説明の簡素化のために図 2でオフ状態の他の高周波スィッチ Qb、 Qcでは、共通の入出力端子 I/Oに接続された方をドレインと呼び、送信端子 Txl、送受信端子 TRxlに接続された方をソースと呼ぶことにする。図 2ではオフ状態のスィッチ Q b、 Qcの共通の入出力端子 I/Oに近接した FETQlb、 Qlcのドレインとドレイン隣接ゲートとの間のドレイン付加容量 Cl lTxl、 Cl lTRxlにより、オン状態のスィッチ Qaからの RF送信信号の負方向の電圧の振れによってオフ状態のスィッチ Qb、 Qc の近接 FETQlb、 Qlcがオンする現象が抑圧できる。また、オフ状態のスィッチ Qb、 Qcの送信端子 Txl、送受信端子 TRxlに近接した FETQ6b、 Q6cのソースとソース隣接ゲートとの間のソース付加容量 C12Txl、 C12TRxlにより、オン状態のスイツチ Qaからの RF送信信号の正方向の電圧の振れによってオフ状態のスィッチ Qb、 Q cの近接 FETQ6b、 Q6cがオンする現象が抑圧できる。

[0030] 図 3は、図 2に示した高周波スィッチのオフ状態のスィッチ Qbの等価回路を示す図である。図 3では、スィッチ Qbは、 6個の直列接続された Nチャンネルの HEMTトランジスタ Qlb' Q6bと、 6個のゲート抵抗 Rglb 'Rg6bと、オン'オフ制御入力端子 Vc trl— bに接続された他の 1個の抵抗 Rg7bと、 6個のドレイン 'ソース間抵抗 Rdlb' R d6bと、ドレイン付加容量 Cl lTxlと、ソース付加容量 C12Txlとにより構成されている。 6個の直列接続された Nチャンネルの HEMTトランジスタ Qlb' Q6bは、ドレイン •ゲート寄生容量 Cgl lb、ソース'ゲート寄生容量 Cgl2b…ドレイン 'ゲート寄生容量 Cg61b、ソース.ゲート寄生容量 Cg62bを含んでいる。

[0031] 図 4は、図 2に示した高周波スィッチのオン状態のスィッチからの RF信号の影響によるオフ状態のスィッチの 6個の HEMTトランジスタの 6個のゲート抵抗と他の 1個の抵抗とに印加される RF漏洩信号の分布を説明する図である。図 4のオン状態のスィツチ Qkとオフ状態のスィッチ Q1とは、図 2のオン状態のスィッチ Qaとオフ状態のスィツチ Qbとに対応するものと理解されたい。

[0032] 図 4では、一方のオン.オフ制御入力端子 Vctrl—kと他方のオン.オフ制御入力端子 Vctrl— 1とはそれぞれ 4· 5ボノレト、 0ボノレトに設定されることにより、一方のスィッチ Qkはオン状態とされ、他方のスィッチ Q1はオフ状態される。一方のスィッチ Qkの 6個のゲート抵抗 Rglk' Rg6kは全て 10Κ Ωとされ、オン ·オフ制御入力端子 Vctrl— k に接続された他の 1個の抵抗 Rg7kは 20Κ Ωとされ、 6個のドレイン 'ソース間抵抗 Rd lk- · 'Rd6kは全て 15K Ωとされ、各 HEMTトランジスタのドレイン ·ゲート寄生容量とソース'ゲート寄生容量とはそれぞれ 0· 4pFとされている。また、ドレイン付加容量 C l lTxlkと、ソース付加容量 C12Txlkとは、それぞれ 0· 8pFとされている。他方のスィッチ Q1の 6個のゲート抵抗 Rgll' Rg61も全て 10Κ Ωとされ、オン'オフ制御入力端子 Vctrl— 1に接続された他の 1個の抵抗 Rg71も 20Κ Ωとされ、 6個のドレイン'ソース間抵抗 Rdll' Rd61も全て 15Κ Ωとされ、各 HEMTトランジスタのドレイン 'ゲート寄生容量とソース'ゲート寄生容量とはそれぞれ 0· 4pFとされている。また、ドレイン付加容量 Cl lTxllと、ソース付加容量 C12Txllとは、それぞれ 0. 8pFとされている [0033] 3個の FETQkl、 Qk2、 Qk3は 3個のゲート Gkl、 Gk2、 Gk3がマルチゲート構造とされた 1個の FETで構成され、 3個の FETQk4、 Qk5、 Qk6は 3個のゲート Gk4、 Gk5、 Gk6がマルチゲート構造とされた 1個の FETで構成されている。同様に、 3個の FETQ11、 Q12、 Q13は 3個のゲート Gll、 G12、 G13がマルチゲート構造とされた 1 個の FETで構成され、 3個の FETQ14、 Q 、 Q16は 3個のゲート G14、 G 、 G16がマルチゲート構造とされた 1個の FETで構成されている。

[0034] 前記特許文献 4と同様に、マルチゲート構造のゲート Gklとゲート Gk2との間のゲート間領域 (FETQkl、 Qk2の共通接続ノード）が電位安定化抵抗 Rdlkを介して F ETQklのソースに接続されている。また、マルチゲート構造のゲート Gk2とゲート Gk 3との間のゲート間領域 (FETQk2、 Qk3の共通接続ノード）が電位安定化抵抗 Rd2 k、 Rdlkを介して FETQklのソースに接続されている。更に、マルチゲート構造のゲート Gk2とゲート Gk3との間のゲート間領域（FETQk2、 Qk3の共通接続ノード）が電位安定化抵抗 Rd3kを介して FETQk3のドレインに接続されている。また、マルチゲート構造のゲート Gk4とゲート Gk5との間のゲート間領域（FETQk4、 Qk5の共通接続ノード）が電位安定化抵抗 Rd4kを介して FETQk4のソースに接続されている。マルチゲート構造のゲート Gk5とゲート Gk6との間のゲート間領域（FETQk5、 Qk6 の共通接続ノード）が電位安定化抵抗 Rd5k、 Rd4kを介して FETQk4のソースに接続されている。更に、マルチゲート構造のゲート Gk5とゲート Gk6との間のゲート間領域（FETQk5、 Qk6の共通接続ノード）が電位安定化抵抗 Rd6kを介して FETQk6 のドレインに接続されて!/、る。

[0035] マルチゲート構造のゲート G11とゲート G12との間のゲート間領域（FETQ11、 Q12 の共通接続ノード）が電位安定化抵抗 Rdllを介して FETQ11のソースに接続されている。また、マルチゲート構造のゲート G12とゲート G13との間のゲート間領域（FETQ 12、 Q13の共通接続ノード）が電位安定化抵抗 Rd21、 Rdllを介して FETQ11のソースに接続されている。更に、マルチゲート構造のゲート G12とゲート G13との間のゲート間領域 (FETQ12、 Q13の共通接続ノード）が電位安定化抵抗 Rd31を介して FETQ 13のドレインに接続されている。また、マルチゲート構造のゲート Gk4とゲート Gk5との間のゲート間領域 (FETQ14、 Q の共通接続ノード）が電位安定化抵抗 Rd41を介して FETQ14のソースに接続されている。マルチゲート構造のゲート G とゲート G 16との間のゲート間領域 (FETQ 、 Q16の共通接続ノード）が電位安定化抵抗 Rd51 、 Rd41を介して FETQ14のソースに接続されている。更に、マルチゲート構造のゲート G とゲート G16との間のゲート間領域（FETQ 、 Q16の共通接続ノード）が電位安定化抵抗 Rd61を介して FETQ16のドレインに接続されている。

[0036] 図 4で、一方のオン.オフ制御入力端子 Vctrl— kが 4. 5ボルトに設定されることにより、一方のスィッチ Qkはオン状態とされる。一方のスィッチ Qkの 6個の Nチャンネルの HEMTトランジスタのドレイン 'ソース間のチャンネルは極めて低い抵抗となるので、一方のスィッチ Qkは低いオン抵抗のオン状態となり、送信端子 Txlkに供給された RF信号はオン状態のスィッチ Qkを介して共通の入出力端子 I/Oに低い揷入損出で伝達される。この時、スィッチ Qkの 6個の Nチャンネルの HEMTトランジスタのそれぞれのゲートとドレインとの間、ゲートとソースの間、ゲートとチャンネルとの間の全てのへテロ接合（ショットキー接合）は、順方向にバイアスされる。 HEMTトランジスタのこのへテロ接合の順方向電圧は略 0. 7ボルトなので、共通の入出力端子 I/Oの浮遊容量の充電電圧の上昇は 4· 5ボルト 0. 7ボルト = 3. 8ボルトでクランプされる。

[0037] 共通の入出力端子 I/Oの直流レベルは略 3. 8ボルトのクランプ電圧であるのに対して、他方のオン'オフ制御入力端子 Vctrl— 1が 0ボルトであるので、他方のスィッチ Q1はオフ状態とされる。他方のスィッチ Q1の 6個の Nチャンネルの HEMTトランジスタのドレイン 'ソース間のチャンネルは無限大に近い高い抵抗となるので、他方のスィツチ Q1はオフ状態となり、 RF信号が供給された共通の入出力端子 I/Oと送信端子 Txllとの間で高いアイソレーションを得ることができる。

[0038] 携帯電話端末のためのアンテナスィッチ MMICのオン状態のスィッチの揷入損失は極めて低!/、レベルとする一方、オフ状態のスィッチは高レ、アイソレーションが必要であるとともに低歪特性が必要となる。オフ状態のスィッチは共通の入出力端子 I/O と信号端子との間を絶縁するとともに、共通の入出力端子 I/Oでの歪をできるだけ低減する必要がある。 GSM900の RF信号の周波数 880MHz〜915MHzの 2倍の周波数は PCS 1900の RF信号の周波数 1850MHz〜 1910MHzにオーバーラップするので、オフ状態のスィッチの 2次高調波歪を抑圧しなければならない。更に、 DC S 1800の RF信号の周波数 1710MHz〜； 1785や PCS1900の RF信号の周波数 1 850MHz〜； 1910MHzの 2倍の周波数力も 3倍の周波数は、 3. 42GHz〜5. 73G

Hzの広帯域に拡散する。従って、人体への影響や種々の電子機器への影響を考慮すると、オフ状態のスィッチの 2次高調波歪と 3次高調波歪とを抑圧しなければならない。

[0039] また、 RF送信信号と RF受信信号とをコード分割により並列処理することができる W CDMA方式のためのアンテナスィッチ MMICの送受信端子（例えば、図 1の送受信端子 TRxl、 TRx5)と共通の入出力端子 I/Oとの間では、相互変調歪を低減する必要がある。これは、 WCDMA方式のための送受信端子から共通の入出力端子 1/ Oへ WCDMA方式の RF送信信号が伝達される間に、共通の入出力端子 I/Oから WCDMA方式のための送受信端子へ WCDMA方式の RF受信信号が伝達される。一方、共通の入出力端子 I/Oでは、相互変調によってアンテナで受信された妨害信号と WCDMA方式の RF送信信号とのミキシングが行われる。ミキシングの結果、 WCDMA方式の RF受信信号の周波数帯域とオーバーラップする相互変調歪信号が妨害信号として WCDMA方式のための送受信端子に現れることになる。

[0040] 本発明者等による検討によって、図 4でオフ状態のスィッチ Q1が大きなレベルの 2 次高調波歪と 3次高調波歪とを発生するのは、オン状態のスィッチ Qkからの RF信号によってオフ状態のスィッチ Q1の HEMTトランジスタのゲートのヘテロ接合の容量が大きく変化する時と判明した。共通の入出力端子 I/Oの直流レベルの略 3. 8ボルトのクランプ電圧に、オン状態のスィッチ Qkからの RF信号が重畳される。オン状態のスィッチ Qkからの RF信号の振幅レベルが極めて低!/、場合には、共通の入出力端子 I/Oの直流レベルの略 3. 8ボルトと 0ボルトのオン ·オフ制御電圧 Vctrl— 1とにより、 Nチャンネルの HEMTトランジスタのゲートのヘテロ接合は深く逆方向バイアスされ、ヘテロ接合の近傍のチャンネルの電子濃度は極めて低レ、。この状態の HEMTトランジスタのゲートのヘテロ接合の容量値は、極めて小さい。オン状態のスィッチ Qkからの RF信号の振幅レベルが増大すると、重畳電圧のレベルは略 3. 8ボルト力、ら 0ボルトに向かって変化する。 Nチャンネルの HEMTトランジスタのゲートのヘテロ接合のしきい値電圧 Vthは略 1ボルトであり、 Nチャンネルの HEMTトランジスタのゲートのヘテロ接合はしきレ、値電圧 Vth付近にバイアスされ、ヘテロ接合の近傍のチャンネルの電子濃度は増大する。この状態の HEMTトランジスタは重畳電圧の振幅に伴う容量値の変化が大きくなり、図 4でオフ状態のスィッチ Q1が大きなレベルの 2次高調波歪と 3次高調波歪とを発生するものである。従って、本発明者等はスィッチ Qkをオン状態にするためのオン ·オフ制御電圧 Vctrl—kを以前の 3ボルトから 4. 5ボルトに増加することによって、オン状態のスィッチ Qkからの RF信号によってオフ状態のスイツチ Q1の HEMTトランジスタのゲートのヘテロ接合の容量が大きく変化する現象を抑圧できることを回路シュミュレーシヨンにより見い出した。スィッチ Qkをオン状態にするためのオン.オフ制御電圧 Vctrl—kが以前の 3ボルトの場合の 3次高調波歪は約 70. 5dBcであった。それに対して、スィッチ Qkをオン状態にするためのオン ·オフ制御電圧 Vctrl—kを 4. 5ボルトに増加させることによって 3次高調波歪は約 77dBc に低減することができた。

[0041] このようにスィッチ Qkをオン状態にするためのオン .オフ制御電圧 Vctrl—kを 3ボノレトカ、ら 4. 5ボルトに増加させることによって 2次高調波歪と 3次高調波歪とを低減すること力 Sできた。また WCDMA方式で重要な相互変調歪についても、 Qkをオン状態にするためのオン ·オフ制御電圧 Vctrl—kを 3ボルトから 4. 5ボルトに増加させることにより 5dB程度低減できることを回路シミュレーションにより見い出した。

[0042] ところ力実際に作成したスィッチにおいてはシミュレーションで予想されたような歪の改善が得られなかった。例えば、 WCDMA方式で重要な相互変調歪はスィッチ Q kをオン状態にするためのオン ·オフ制御電圧 Vctrl—kを 3ボルトから 4. 5ボルトに増カロさせても顕著には低減できないことが判明した。

[0043] 図 7は、図 4に示す高周波スィッチでスィッチ Qkをオン状態にするためのオン ·オフ制御電圧 Vctrl—kを 3ボルトから 4· 5ボルトに増加させたことによるオフ状態のスイツチ Q1での相互変調歪を示す図である。オン.オフ制御電圧 Vctrl—kが 4. 5ボルトでも、相互変調歪 Lcは略— 95dBmまでしか低下していない。開発当初に設定された相互変調歪 Lcの目標値— lOOdBmには、遥かに及ぶものではない。

[0044] その結果、アンテナで受信された妨害信号と WCDMA方式の RF送信信号との共通の入出力端子 I/Oでのミキシング (相互変調）による歪の発生には、オフ状態のスイッチ Q1の HEMTトランジスタのゲートのヘテロ接合の容量は実質的には寄与していないことが判明した。発明者はこの事実から、相互変調歪の発生にはオフ状態のスィッチ Q1の複数の HEMTトランジスタの複数のゲートの抵抗が関係しているのではないかと考え始めた。

[0045] 図 4の右下には、オン状態のスィッチ Qkからの RF信号 Pinの影響によるオフ状態のスィッチ Q1の 6個の HEMTトランジスタの 6個のゲート抵抗 Rgll、 Rg2nl、 Rg31、 Rg41、 Rg51、 Rg61と他の 1個の抵抗 Rg71に印加される RF漏洩信号の分布が示されている。尚、図 4の右下の RF漏洩信号の分布はコンピュータによるシュミュレーシヨンの結果であり、 RF信号 Pinの RF電力は 20dBm、周波数は PCS 1900の周波数帯域内の 1880MHzである。 PCS 1900の RF送信信号の最大電力は 33dBm程度であるので、 20dBmの RF信号 Pinは中間レベルより高めの送信電力と言うことができる。図 4の右下の各抵抗 Rgll、 Rg2nl、 Rg31、 Rg41、 Rg51、 Rg61、 Rg71の電圧 Vpp はピーク 'ツー'ピークの RF信号電圧である。図 4の右下に示したオフ状態のスィッチ Q1の 6個の HEMTトランジスタの 6個のゲート抵抗と他の 1個の抵抗の RF漏洩信号の分布の特性 L1は 0. 8pFのドレイン付加容量 Cl lTxllとソース付加容量 C12Txl 1とを接続した場合の特性であり、特性 L2は 0. 8pFのドレイン付加容量 Cl lTxllとソース付加容量 C12Txllとを接続しな力た場合の特性である。特性 L1と特性 L2のいずれでも変形した U字型の不均等な RF漏洩信号の定在波がオフ状態のスィッチ Q1の左端のゲート抵抗から右端のゲート抵抗まで存在している。

[0046] オフ状態のスィッチ Q1の 6個の HEMTトランジスタの 6個のゲート抵抗 Rgll、 Rg2 nl、 Rg31、 Rg41、 Rg51、 Rg61と他の 1個の抵抗 Rg71とが完全な線型抵抗であれば、相互変調歪等の歪は発生しない。しかし、半導体集積回路に構成される半導体抵抗を含めて大多数の抵抗素子は、完全な線型抵抗ではなく非線形抵抗である。

[0047] 抵抗の両端の印加電圧を Vとすると、非線形抵抗に流れる電流は次式で与えられ

[0048] I = a-V + b-V² + c -V³- - - (数 1)

従って、前記数 1で与えられる非線形抵抗に流れる電流は、印加電圧 Vが小さい時は第 1項の a ' Vで支配的に決定され、印加電圧 Vが大きい時は第 2項と第 3項の b 'V 2 + c 'V³で支配的に決定される。

[0049] 一方、完全な線型抵抗では、上記の式で定数 aと定数 bとがゼロであり、完全な線型抵抗に流れる電流は次式で与えられる。

[0050] I = a-V + b-V² + c -V³- - -

= a-V + 0 -V² + 0-V³- - - = a -V (数 2)

図 4でオフ状態のスィッチ Q1の全て 10Κ Ωに設定され前記数 1で与えられる非線形抵抗の特性を持つ 6個のゲート抵抗 Rgll' · 'Rg61に均等なレベルの RF漏洩信号が供給されずに変形 U字型の定在波の RF漏洩信号が供給されることが、相互変調歪の発生の原因であることが本発明者等によるシュミュレーシヨンにより明らかとされた。すなわち、オフ状態のスィッチ Q1の左端のゲート抵抗 Rgllと右端のゲート抵抗 Rg61とに高レベルの RF漏洩信号電圧により大きな歪電流が流れ、オフ状態のスイツチ Q1の中央のゲート抵抗 Rg31、ゲート抵抗 Rg41に低レベルの RF漏洩信号電圧により小さな歪電流が流れることが原因と思われる。

[0051] 従って、本発明は本発明に先立って本発明者等による困難な解析結果を基にしてなされたものである。従って、本発明の目的とするところは、 RF通信端末装置に搭載されるアンテナスィッチにおいて WCDMA方式で重要な相互変調歪または GSM方式で重要な高調波歪を低減することにある。

[0052] 本発明の前記並びにその他の目的と新規な特徴とは、本明細書の記述及び添付図面から明らかになるであろう。

[0053] 前記特許文献 5に記載されているように、 RFスィッチでの高調波信号成分を低減するために DCブースト回路に DC制御電圧と RF信号とを供給して、 DC制御電圧よりも大きな DC出力電圧を DCブースト回路から抽出することは極めて有効な技術であ

[0054] 本発明者等 (ま、本発明 ίこ先立って GSM850、 GSM900、 DCS1800、 PCS 190 0のマルチバンドの送信を可能とする携帯電話に搭載されるアンテナスィッチマイクロウェーブモノリシック IC (MMIC)と、それを内蔵する RFモジュールとの開発に従事した。その開発の中で、本発明者等は前記特許文献 5に記載のようなアンテナスィッチを検討した。しかし、検討の結果、このアンテナスィッチは、長時間の使用での動作信頼性が十分でないことが判明した。更に、本発明者等は、その動作信頼性が十分でないことの原因の解明を行った。以下に、本発明者等により行われた原因解明の結果を説明する。

[0055] 図 11は、前記特許文献 5に記載された RFスィッチの DCブースト回路と実質的に同一であり、本発明に先立って本発明者等により検討された RFスィッチの DCブースト回路を示す回路図である。

[0056] 図 11の RFスィッチの DCブースト回路 200は、アンテナスィッチ MMICの RF入力信号 RFinの一部を整流して DC制御電圧 Vdcに重畳して、重畳によって DC制御電圧 Vdcよりも大きな DC出力電圧 Voutを生成するものである。 DCブースト回路 200 は、容量素子 206 (C1)、 211 (C2)、抵抗素子 207 (R11)、 208 (R12)、 212 (R2) 、ダイオード 209 (Dl)、 210 (D2)で構成されている。抵抗素子 207、 208の抵抗値は、携帯電話のアンテナのインピーダンス 50 Ωに比べて十分に大きい値 (例えば、 1 0Κ Ω )に設定されている。その結果、 DCブースト回路 200の入力インピーダンスは、アンテナのインピーダンス 50 Ωに比べて十分に高い値となっている。従って、高周波入力端子 201に入力された RF入力信号 RFinの大部分はスィッチ素子としての FET に接続される高周波信号端子 202へ流れ、残りの僅かな RF信号電力が DCブースト回路 200の入力端子に供給される。

[0057] DCブースト回路 200による昇圧動作は、以下のように説明される。最初に高周波入力端子 201での電圧振幅が負の時には、ダイオード 209が順方向にバイアスされて導通状態となり、ダイオード 210が逆方向にバイアスされて非導通状態となる。この時、 DC制御電圧 Vdcが印加された DC制御入力端子 203からダイオード 209と抵抗素子 207を介して、容量素子 206に電流が流入する。この流入電流によって容量素子 206の抵抗素子 207、 208に接続された一方の端子が正電圧に充電され、容量素子 206の高周波入力端子 201に接続された他方の端子が負電圧に充電される。次に高周波入力端子 201での電圧振幅が正の時には、ダイオード 209が逆方向にバイアスされて非導通状態となり、ダイオード 210が順方向にバイアスされて導通状態となる。この時、容量素子 206に充電されていた正電荷は、抵抗素子 208とダイォード 210とを介して容量素子 211に流入する。その結果、容量素子 211のダイオード 210の力ソードに接続された一方の端子が正電圧に充電され、容量素子 211の DC 制御入力端子 203に接続された他方の端子が負電圧に充電される。高周波入力端子 201の RF入力信号 RFinの正電圧振幅と負電圧振幅とに応答して、容量素子 21 1の両端は充電電圧 Vbまで充電される。その結果、 DC制御入力端子 203の DC制御電圧 Vdcより充電電圧 Vb分大きな DC出力電圧 Voutが DC出力端子 204から生成される。 DC制御入力端子 203の DC制御電圧 Vdcが 3ボルトで、容量素子 211の両端の充電電圧が略 2ボルトの場合には、 DC出力端子 204から生成される DC出力電圧 Voutは略 5ボルトとなる。

し力、し、本発明者等による検討によって、図 11の RFスィッチの DCブースト回路 20 0のダイオード 209、 210の両端に大きな逆方向電圧が印加されることが判明した。 D C制御電圧供給端子 203に 3Vを印加して、 DC出力端子 204で略 5Vの DC出力電圧 Voutが出力される場合、高周波入力端子 201の RF入力信号 RFinが負電圧振幅の時には、略 1mAの RF信号電流が、 DC制御入力端子 203からダイオード 209と 10Κ Ωの抵抗素子 207とを介して高周波入力端子 201に流入する。ダイオード 209 の両端には略 1ボルトの電圧降下が発生して、 10Κ Ωの抵抗素子 207の両端には略 10ボルトの電圧降下が発生する。その結果、抵抗素子 207、 208の共通接続点の電圧は、 DC制御入力端子 203の DC制御電圧 Vdc3ボルトよりもダイオード 209と抵抗素子 207とでの約 11ボルトの電圧降下分低い略— 8ボルトとなる。ダイオード 210の力ソードの電圧は DC出力端子 204の略 5ボルトの DC出力電圧 Voutに維持され、ダィオード 210のアノードには略— 8ボルトの電圧が印加されている。その結果、ダイォード 210の両端の間には、略 13ボルトの逆方向電圧が印加されることになる。高周波入力端子 201の RF入力信号 RFinが正電圧振幅の時には、略 1mAの RF信号電流力高周波入力端子 201から容量素子 206と 10Κ Ωの抵抗素子 208とダイオード 210とを介して DC出力端子 204と DC制御入力端子 203とに流入する。 10Κ Ωの抵抗素子 208の両端には略 10ボルトの電圧降下が発生して、ダイオード 210の両端には略 1ボルトの電圧降下が発生する。その結果、抵抗素子 207、 208の共通接続点の電圧は、 DC出力端子 204の略 5ボルトの DC出力電圧 Voutよりもダイオード 210 と抵抗素子 208での約 11ボルトの電圧降下分高い略 16ボルトとなる。ダイオード 20 9のアノードの電圧は DC制御入力端子 203の DC制御電圧 Vdc3ボルトに維持され、抵抗素子 207、 208の共通接続点の電圧は略 16ボルトの電圧となっている。その結果、ダイオード 209の両端の間には、略 13ボルトの逆方向電圧が印加されることになる。

[0059] 以上説明したように、高周波入力端子 201の RF入力信号 RFinが負電圧振幅の時のダイオード 210の両端の略 13ボルトの大きな逆方向電圧と高周波入力端子 201の RF入力信号 RFinが正電圧振幅の時のダイオード 209の両端の間の略 13ボルトの大きな逆方向電圧とは、ダイオード 210、 209の特性の劣化の原因となる。従って図 11に示す DCブースト回路 200をアンテナスィッチ MMICに適応した場合には、長期的なデバイスの寿命および動作信頼性が低いという問題があることが、本発明者等の検討により明らかとされた。

[0060] 本発明の目的とするところは、内蔵の DCブースト回路の寿命および動作信頼性を向上した半導体集積回路を提供することにある。本発明の前記並びにその他の目的と新規な特徴とは、本明細書の記述及び添付図面から明らかになるであろう。

課題を解決するための手段

[0061] 本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記の通りである。

[0062] 本発明の 1つの形態による半導体集積回路は、複数の高周波スィッチ（Qm、 Qn) を含む。

[0063] 前記複数の高周波スィッチ（Qm、 Qn)の一方の高周波スィッチ（Qm)の一端と前記複数の高周波スィッチ（Qm、 Qn)の他方の高周波スィッチ（Qn)の一端とは共通の入出力端子（I/O)に接続され、前記共通の入出力端子（I/O)は無線周波数通信端末機器のアンテナ (ANT)と接続可能にされる。

[0064] 前記一方の高周波スィッチ（Qm)の他端（Txm)には所定の通信方式による RF送信信号 (WCDMA— Tx)と RF受信信号 (WCDMA— Rx)とが供給可能にされ、前記他方の高周波スィッチ（Qn)の他端（Txn)には前記 RF送信信号 (WCDMA— T X)と前記 RF受信信号 (WCDMA Rx)と異なる他の RF送信信号（RF Tx)と他の RF受信信号 (RF—Rx)との少なくともいずれか一方が供給可能にされる。

[0065] 前記一方の高周波スィッチ（Qm)は直列接続された複数の電界効果トランジスタ（ Qml、 · · ·、 Qm6)を含み、前記他方の高周波スィッチ（Qn)は直列接続された他の複数の電界効果トランジスタ（Qnl、 · · ·、 Qn6)を含む。

[0066] 前記一方の高周波スィッチ（Qm)の前記複数の電界効果トランジスタ（Qml、 · · ·、 Qm6)の複数のゲート（Gml、 · · ·、 Gm6)には前記一方の高周波スィッチ（Qm)のォン 'オフ制御のための制御電圧 (Vctrl— m)が供給可能にされる。前記他方の高周波スィッチ（Qn)の前記他の複数の電界効果トランジスタ（Qnl、 · · ·、 Qn6)の他の複数のゲート（Gnl、 · · ·、 Gn6)には前記他方の高周波スィッチ（Qn)のオン ·オフ制御のための他の制御電圧 (Vctrl— n)が供給可能にされる。

[0067] 前記一方の高周波スィッチ（Qm)の前記複数の電界効果トランジスタ（Qml、 · · ·、 Qm6)の前記複数のゲート（Gml、 · · ·、 Gm6)と前記制御電圧（Vctrl— m)が供給される制御端子との間には複数の抵抗 (Rglm、 · · ·、 Rg6m)が接続されている。前記他方の高周波スィッチ（Qn)の前記他の複数の電界効果トランジスタ（Qnl、 · · ·、 Qn 6)の前記他の複数のゲート（Gnl、 · · ·、 Gn6)と前記他の制御電圧（Vctrl— n)が供給される他の制御端子との間には他の複数の抵抗 (Rgln、 · · ·、 Rg6n)が接続されている。

[0068] 前記他方の高周波スィッチ（Qn)で前記他の複数の電界効果トランジスタ（Qnl、 · · ·、 Qn6)のうちの前記共通の入出力端子（I/O)に最も近接した入出力近接電界効果トランジスタ（Qnl)のゲート (Gnl)と前記他の制御端子 (Vctrl_n)との間の入出力近接抵抗 (Rgln、 Rg2n、 Rg3n)は、第 1の電圧'電流特性を持つ。

[0069] 前記他方の高周波スィッチ（Qn)で前記入出力近接電界効果トランジスタ（Qnl)と前記他の複数の電界効果トランジスタ（Qnl、 · · ·、 Qn6)のうちの前記他方の高周波スィッチ（Qn)の前記他端 (Txn)に最も近接した他端近接電界効果トランジスタ（Qn 6)との間の中間部の中間部電界効果トランジスタ（Qn3、 4)のゲート（Gn3、 4)と前記他の制御端子 (Vctrl— n)との間の中間部抵抗 (Rg3n、 Rg4n)は、第 2の電圧- 電流特性を持つ。

[0070] 前記他方の高周波スィッチ（Qn)で前記入出力近接抵抗（Rgln、 Rg2n、 Rg3n) の前記第 1の電圧 ·電流特性の線形性は前記中間部抵抗 (Rg3n、 Rg4n)の前記第 2の電圧 ·電流特性の線形性よりも高く設定されている（図 5参照）。

[0071] 本発明の前記 1つの形態による手段によれば、前記所定の通信方式による前記 R F送信信号 (WCDMA— Tx)により駆動される前記他方の高周波スィッチ（Qn)で前記入出力近接抵抗 (Rgln、 Rg2n、 Rg3n)の前記第 1の電圧'電流特性の線形性は前記中間部抵抗 (Rg3n、 Rg4n)の前記第 2の電圧 ·電流特性の線形性よりも高く設定されている。従って、前記入出力近接抵抗 (Rgln、 Rg2n、 Rg3n)と前記中間部抵抗 (Rg3n、 Rg4n)に不均等な RF漏洩信号が印加されても、前記他方の高周波スイッチ（Qn)で前記共通の入出力端子（I/O)に最も近接した前記入出力近接電界効果トランジスタ（Qnl)の前記ゲート (Gnl)の前記入出力近接抵抗 (Rgln、 Rg2n 、 Rg3n)に流れる電流の歪を抑圧できる。その結果、 WCDMA方式で重要な相互変調歪または GSM方式で重要な高調波歪を低減することができる。

[0072] 本発明の 1つの好適な形態による半導体集積回路では、前記他方の高周波スイツチ（Qn)で前記他の複数の電界効果トランジスタ（Qnl、 · · ·、 Qn6)のうちの前記他方の高周波スィッチ（Qn)の前記他端 (Txn)に最も近接した前記他端近接電界効果トランジスタ（Qn6)のゲート (Gn6)と前記他の制御端子 (Vctrl— n)との間の他端近接抵抗 (Rg4n、 Rg5n、 Rg6n)は、第 3の電圧'電流特性を持つ。

[0073] 前記他方の高周波スィッチ（Qn)で前記他端近接抵抗（Rg4n、 Rg5n、 Rg6n)の前記第 3の電圧 ·電流特性の線形性は前記中間部抵抗 (Rg3n、 Rg4n)の前記第 2 の電圧 ·電流特性の前記線形性よりも高く設定されて!/、る（図 5参照）。

[0074] 本発明の前記 1つの好適な形態による手段によれば、前記所定の通信方式による前記 RF送信信号 (WCDMA— Tx)により駆動される前記他方の高周波スィッチ（Q n)で前記他端近接抵抗 (Rg4n、 Rg5n、 Rg6n)の前記第 3の電圧'電流特性の線形性は前記中間部抵抗 (Rg3n、 Rg4n)の前記第 2の電圧 ·電流特性の線形性よりも高く設定されている。従って、前記他端近接抵抗 (Rg4n、 Rg5n、 Rg6n)と前記中間部抵抗 (Rg3n、 Rg4n)に不均等な RF漏洩信号が印加されても、前記他方の高周波スイッチ（Qn)で前記他端 (Txn)に最も近接した前記他端近接電界効果トランジスタ（ Qn6)の前記ゲート（Gn6)の前記他端近接抵抗（Rg4n、 Rg5n、 Rg6n)に流れる電流の歪を抑圧できる。その結果、 WCDMA方式で重要な相互変調歪または GSM方式で重要な高調波歪を低減することができる。

[0075] 本発明の他の 1つの好適な形態による半導体集積回路では、前記入出力近接抵抗（Rgln、 Rg2n、 Rg3n)の抵抗値は前記中間部抵抗（Rg3n、 Rg4n)の抵抗値よりも大きく設定され、前記他端近接抵抗 (Rg4n、 Rg5n、 Rg6n)の抵抗値は前記中間部抵抗 (Rg3n、 Rg4n)の抵抗値よりも大きく設定されて!/、る（図 5参照）。

[0076] 本発明の前記他の 1つの好適な形態による手段によれば、前記中間部抵抗 (Rg3n 、 Rg4n)に印加される中間部 RF漏洩信号のレベルよりも前記入出力近接抵抗 (Rgl n、 Rg2n、 Rg3n)に印加される入出力近接 RF漏洩信号のレベルが高くても、例えば WCDMA方式で重要な相互変調歪を低減することができる。これは、前記中間部抵抗（Rg3n、 Rg4n)よりも抵抗値の大きな前記入出力近接抵抗（Rgln、 Rg2n、 Rg3n )に高レベルの入出力近接 RF漏洩信号が印加されても、前記入出力近接抵抗 (Rg ln、 Rg2n、 Rg3n)に流れる電流自体が低減され、信号電流の歪も低減されるためである。

[0077] 本発明の前記他の 1つの好適な形態による手段によれば、前記中間部抵抗 (Rg3n 、 Rg4n)に印加される中間部 RF漏洩信号のレベルよりも前記他端近接抵抗 (Rg4n 、 Rg5n、 Rg6n)に印加される他端近接 RF漏洩信号のレベルが高くても、例えば W CDMA方式で重要な相互変調歪を低減することができる。これは、前記中間部抵抗 (Rg3n、 Rg4n)よりも抵抗値の大きな前記他端近接抵抗（Rg4n、 Rg5n、 Rg6n)に高レベルの他端近接 RF漏洩信号が印加されても、前記他端近接抵抗 (Rg4n、 Rg5 n、 Rg6n)に流れる電流自体が低減され、信号電流の歪も低減されるためである。

[0078] 本発明の 1つのより好適な形態による半導体集積回路では、前記他方の高周波スイッチ（Qn)で前記他の複数の電界効果トランジスタ（Qnl、 · · ·、 Qn6)のうちの前記入出力近接電界効果トランジスタ（Qnl)の次に前記共通の入出力端子（I/O)に近接した入出力第 2近接電界効果トランジスタ（Qn2)のゲート（Gn2)と前記入出力近接電界効果トランジスタ（Qnl)の前記ゲート (Gnl)との間に、第 1抵抗 (Rgln)が接続されて!/、る。前記入出力第 2近接電界効果トランジスタ（Qn2)の前記ゲート (Gn2 )と前記中間部電界効果トランジスタ（Qn3、 4)の前記ゲート（Gn3、 4)との間に、第 2 抵抗 (Rg2n)が接続されている。前記中間部電界効果トランジスタ（Qn3、 4)の前記ゲート（Gn3、 4)と前記他の制御端子 (Vctrl— n)との間に、第 3抵抗 (Rg3n)が接続されている。

[0079] 前記入出力近接電界効果トランジスタ（Qnl)の前記ゲート (Gnl)に接続された前記入出力近接抵抗 (Rgln、 Rg2n、 Rg3n)は、前記第 1抵抗 (Rgln)と前記第 2抵抗 (Rg2n)と前記第 3抵抗 (Rg3n)とを含む。前記入出力第 2近接電界効果トランジスタ（Qn2)の前記ゲート（Gn2)に接続された入出力第 2近接抵抗 (Rg2n、 Rg3n) は、前記第 1抵抗 (Rgln)を含まず、前記第 2抵抗 (Rg2n)と前記第 3抵抗 (Rg3n)とを含む。前記中間部電界効果トランジスタ（Qn3、 4)の前記ゲート（Gn3、 4)に接続された前記中間部抵抗 (Rg3n、 Rg4n)は、前記第 1抵抗 (Rgln)と前記第 2抵抗 (R g2n)とを含まず、前記第 3抵抗 (Rg3n)を含む（図 5参照)。

[0080] 本発明の前記 1つのより好適な形態による手段によれば、前記入出力近接抵抗 (R gin, Rg2n、 Rg3n)の高い抵抗値は、 1個の高抵抗で実現されるのではなぐ前記第 1抵抗 (Rgln)と前記第 2抵抗 (Rg2n)と前記第 3抵抗 (Rg3n)との合計により実現されること力 Sでさる。

[0081] 本発明の前記 1つのより好適な形態による半導体集積回路では、前記他方の高周波スィッチ（Qn)で前記中間部電界効果トランジスタ（Qn3、 4)の前記ゲート（Gn3、 4)と前記他の制御端子 (Vctrl— n)との間に、第 4抵抗 (Rg4n)が接続されて!/、る。前記他方の高周波スィッチ（Qn)の前記他の複数の電界効果トランジスタ（Qnl、 · · · 、 Qn7)のうちの前記他端近接電界効果トランジスタ（Qn6)の次に前記他方の高周波スィッチ（Qn)の前記他端 (Txn)に近接した他端第 2近接電界効果トランジスタ（Q η5)のゲート（Gn5)と前記中間部電界効果トランジスタ（Qn3、 4)の前記ゲート（Gn 3、 4)との間に、第 5抵抗 (Rg5n)が接続されている。前記他端第 2近接電界効果トランジスタ（Qn5)の前記ゲート（Gn5)と前記他端近接電界効果トランジスタ（Qn6)の前記ゲート (Gn6)との間に、第 6抵抗 (Rg6n)が接続されて!/、る。

[0082] 前記他端近接電界効果トランジスタ（Qn6)の前記ゲート (Gn6)に接続された前記他端近接抵抗（Rg4n、 Rg5n、 Rg6n)は、前記第 4抵抗（Rg4n)と前記第 5抵抗（Rg 5n)と前記第 6抵抗 (Rg6n)とを含む。前記他端第 2近接電界効果トランジスタ（Qn5 )の前記ゲート (Gn5)に接続された他端第 2近接抵抗 (Rg4n、 Rg5n)は、前記第 6 抵抗 (Rg6n)を含まず、前記第 4抵抗 (Rg4n)と前記第 5抵抗 (Rg5n)とを含む。前記中間部電界効果トランジスタ（Qn3、 4)の前記ゲート（Gn3、 4)に接続された前記中間部抵抗 (Rg3n、 Rg4n)は、前記第 5抵抗 (Rg5n)と前記第 6抵抗 (Rg6n)とを含まず、前記第 4抵抗 (Rg4n)を含む（図 5参照）。

[0083] 本発明の前記 1つのより好適な形態による手段によれば、前記他端近接抵抗 (Rg4 n、 Rg5n、 Rg6n)の高い抵抗値は、 1個の高抵抗で実現されるのではなぐ前記第 4 抵抗 (Rg4n)と前記第 5抵抗 (Rg5n)と前記第 6抵抗 (Rg6n)との合計により実現されること力 Sでさる。

[0084] 本発明の 1つの具体的な形態による半導体集積回路では、前記複数の高周波スィツチ（SW— TRxl、 SW_Txl、 SW_TX2)の前記一方の高周波スィッチ（SW— T Rxl)の前記他端（TRxl)には、前記所定の通信方式としての WCDMA方式による前記 RF送信信号（WCDMA1900— Tx)と前記 RF受信信号（WCDMA2100— R X)とが供給可能にされる。前記複数の高周波スィッチ（SW— TRxl、 SW— Txl、 S W_TX2)の前記他方の高周波スィッチ（SW— Txl、 SW_TX2)の前記他端（Tx 1、 Tx2)には、前記他の RF送信信号（GSM850— Tx/GSM900— Tx、 DCS 18 00— Tx/PCS1900— Tx)力 S供給可倉こされる。

[0085] 前記一方の高周波スィッチ（SW— TRxl)の前記他端（TRxl)と接地ノード（GND )との間には一方の接地スィッチ（GSW— TRxl)が接続され、前記他方の高周波スイッチ（SW— Txl、 SW_TX2)の前記他端（Txl、 Tx2)と前記接地ノード（GND) との間には他方の接地スィッチ（GSW— Txl、 GSW— ΤΧ2)が接続されている。

[0086] 前記一方の高周波スィッチ（SW— TRxl)がオン状態に制御される時には、前記一方の接地スィッチ（GSW— TRxl)はオフ状態に、前記他方の高周波スィッチ（S W_Txl , SW— TX2)はオフ状態に、前記他方の接地スィッチ（GSW— Txl、 GS W_TX2)はオン状態にそれぞれ制御される。

[0087] 前記他方の高周波スィッチ（SW— Txl、 SW— TX2)がオン状態に制御される時には、前記他方の接地スィッチ（GSW— Txl、 GSW— TX2)はオフ状態に、前記一方の高周波スィッチ（SW TRxl)はオフ状態に、前記一方の接地スィッチ（GSW _TRxl)はオン状態にそれぞれ制御される（図 6参照）。

[0088] 本発明の前記 1つのより具体的な形態による手段によれば、前記一方の高周波スイッチ（SW— TRxl)と前記一方の接地スィッチ（GSW— TRxl)とは相補的にオン- オフ制御され、前記他方の高周波スィッチ（SW— Txl SW— ΤΧ2)と前記他方の接地スィッチ（GSW— Txl GSW— ΤΧ2)とは相補的にオン ·オフ制御される。その結果、アンテナスィッチのアイソレーションを更に向上することができる。

[0089] 本発明の他の 1つの具体的な形態による半導体集積回路では、前記共通の入出力端子（I/O)と前記他方の高周波スィッチ（Qn)の前記入出力近接電界効果トランジスタ（Qnl)の前記ゲート（Gnl)との間に入出力付加容量（CI lTxln)が接続され、前記他方の高周波スィッチ（Qn)の前記他端 (Txn)と前記他方の高周波スィッチ（ Qn)の前記他端近接電界効果トランジスタ（Qn6)の前記ゲート (Gn6)との間に他端付加容量（CI 2Txln)が接続されて!/ヽる（図 5参照）。

[0090] 本発明の前記他の 1つのより具体的な形態による手段によれば、前記一方の高周波スィッチ（Qm)と前記他方の高周波スィッチ（Qn)とがそれぞれオン状態とオフ状態とされる際に、オン状態の前記一方の高周波スィッチ（Qm)からの RF送信信号の正方向と負方向との電圧の振れにより、前記他方の高周波スィッチ（Qn)の入出力近接 FET (Qnl)と他端近接 FET (Qn6)とがオンする現象を抑圧できる。

[0091] 本発明の 1つのより具体的な形態による半導体集積回路では、前記複数の高周波スィッチ（SW— TRxl SW_Txl , SW— TX2)の前記他方の高周波スィッチ（SW — Txl SW— ΤΧ2)の前記他端（Txl Τχ2)に供給される前記他の RF送信信号（ GSM850— Tx/GSM900— Tx DCS 1800— Tx/PCS 1900— Τχ)は GSM8 50と GSM900と DCS1800と PCS1900のいずれ力、の RF送信信号である（図 6参昭）

[0092] また、本願において開示される発明のうち、別の代表的なものの概要を簡単に説明すれば、次の通りである。

[0093] 即ち、本発明の代表的な半導体集積回路は、 DCブースト回路（100)を含む。前記 DCブースト回路は、高周波入力端子（101)と、 DC制御入力端子（103)と、 DC 出力端子（104)とを含む。 [0094] 前記高周波入力端子に高周波入力信号 (RFin)が供給され、前記 DC制御入力端子に DC制御電圧 (Vdc)が供給され、前記 DC出力端子から DC出力電圧 (Vout)が生成される。

[0095] 前記 DCブースト回路では、第 1容量素子（106 ; C1)と第 1抵抗素子（107 ;R1)との直列接続の一方の端子には、前記高周波入力端子が接続される。第 1ダイオード (108 ; D1)と第 2ダイオード（109 ; D2)とは、第 2容量素子（110； C2)を介して、逆方向に並列接続されている。前記第 1ダイオードと前記第 2ダイオードの共通接続点は、前記直列接続の他方の端子に接続される。前記第 1ダイオードと前記第 2容量の一方の端子の共通接続点は前記 DC制御入力端子に接続され、前記第 2ダイオードと前記第 2容量の他方の端子の共通接続点は前記第 2抵抗素子を介して前記 DC出力端子に接続される。

[0096] 前記第 2容量素子を介しての前記第 1ダイオードと前記第 2ダイオードとの逆方向の並列接続の内部の前記第 1ダイォードの第 1直列抵抗 (rs 1 )の抵抗値と前記第 2 ダイオードの第 2直列抵抗 (rs2)の抵抗値よりも、前記第 1抵抗素子の抵抗値は大きく設定されて!/、る（図 10参照）。

発明の効果

[0097] 本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。

[0098] すなわち、本発明によれば、 RF通信端末装置に搭載されるアンテナスィッチにおいて WCDMA方式で重要な相互変調歪または GSM方式で重要な高調波歪を低減すること力 Sでさる。

[0099] また、本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下の通りである。

[0100] すなわち、本発明によれば、内蔵の DCブースト回路の寿命および動作信頼性を向上した半導体集積回路を提供することができる。

図面の簡単な説明

[0101] [図 1]図 1は、本発明に先立って開発されたアンテナスィッチを内蔵した RFモジユールとベースバンド信号処理 LSIとを搭載した携帯電話の構成を示すブロック図であり、また本発明の 1つの実施形態によるアンテナスィッチ MMICを内蔵した RFモジュールとベースバンド信号処理 LSIとを搭載した携帯電話の構成を示すブロック図であ

[図 3]図 3は、図 2に示した高周波スィッチのオフ状態のスィッチの等価回路を示す図である。

[図 4]図 4は、図 2に示した高周波スィッチのオン状態のスィッチからの RF信号の影響によるオフ状態のスィッチの 6個の HEMTトランジスタの 6個のゲート抵抗と他の 1 個の抵抗とに印加される RF漏洩信号の分布を説明する図である。

[図 5]図 5は、図 1に示した本発明の 1つの実施形態によるアンテナスィッチ MMICの高周波スィッチの基本的な構成を示すブロック図である。

[図 6]図 6は、図 1に示した本発明の 1つの実施形態によるアンテナスィッチ MMICの高周波スィッチの具体的な構成を示すブロック図である。

[図 7]図 7は、図 4に示す高周波スィッチでスィッチ Qkをオン状態にするためのオン- オフ制御電圧を 3ボルトから 4. 5ボルトに増加させたことによるオフ状態のスィッチ Q1 での相互変調歪を示す図であり、また図 5に示す高周波スィッチで WCDMA方式の RF送信信号を伝達するための一方のスィッチ Qmをオン状態にする制御電圧を 3ボノレトカ、ら 4. 5ボルトに増加することで、 0ボルトの制御電圧によってオフ状態に制御された他方のスィッチ Qnの相互変調歪を示す図である。

[図 8]図 8は、図 6に示した本発明の 1つの実施形態によるアンテナスィッチ MMICの高周波スィッチの DCS 1800の RF送信信号と PCS1900の RF送信信号のための高周波スィッチのマルチゲート構造の HEMTトランジスタとゲート抵抗を主として示す平面図である。

[図 9]図 9は、アンテナスィッチ MMICと高出力電力増幅器とローパスフィルタとを含む高出力電力増幅器モジュールの他の構成を示すブロック図である。

園 10]図 10は、本発明の 1つの実施の形態による半導体集積回路に内蔵された DC ブースト回路 100を示す回路図である。 [図 11]図 11は、本発明に先立って本発明者等により検討された RFスィッチの DCブ一スト回路を示す回路図である。

[図 12]図 12は、本発明の 1つの実施の形態による半導体集積回路に内蔵された DC ブースト回路と送信用高周波スィッチ回路を示す回路図である。

[図 13]図 13は、図 10と図 12とに示した本発明の 1つの実施の形態による半導体集積回路に内蔵された送信用高周波スィッチ回路を駆動する DCブースト回路の高周波等価回路を示す回路図である。

[図 14]図 14は、図 11に示した本発明に先立って本発明者等により検討された DCブ一スト回路の高周波等価回路を示す回路図である。

[図 15]図 15は、本発明の他の 1つの実施の形態によるアンテナスィッチマイクロウヱーブモノリシック半導体集積回路を示す回路図である。

[図 16]図 16は、図 15に示した本発明の 1つの実施の形態によるアンテナスィッチ M MICの第 1送信スィッチの第 1送信 DCブースト回路や第 2送信スィッチの第 2送信 D Cブースト回路のデバイス構造を示す平面図である。

[図 17]図 17は、本発明の 1つの実施の形態によるアンテナスィッチ MMICを内蔵した高周波モジュールと高周波アナログ信号処理半導体集積回路とベースバンド信号処理 LSIとを搭載した携帯電話の構成を示すブロック図である。

符号の説明

Qm、Qn 複数の高周波スィッチ

Qm —方の高周波スィッチ

Qn 他方の高周波スィッチ

I/O 共通の入出力端子

ANT 無線周波数通信端末機器のアンテナ

Txm 一方の高周波スィッチの他端

WCDMA_Tx WCDMA方式の RF送信信号

WCDMA_Rx WCDMA方式の RF受信信号

Txn 他方の高周波スィッチの他端

RF Τχ 他の RF送信信号 RF_Rx 他の RF受信信号

Qml、 · · ·、 Qm6 複数の電界効果トランジスタ

Qnl、…、 Qn6 他の複数の電界効果トランジスタ

Vctrl_m 制御電圧

Vctrl— n 他の制御電圧

Qnl 入出力近接電界効果トランジスタ

Rgln、 Rg2n、 Rg3n 入出力近接抵抗

Qn3、4 中間部電界効果トランジスタ

Rg3n、Rg4n 中間部抵抗

Qn6 他端近接電界効果トランジスタ

Rg4n、 Rg5n、 Rg6n 他端近接抵抗

101 高周波信号入力端子

102 高周波信号入力端子

103 DC制御電圧供給端子

104 DC出力端子

105 接続点

106 第 1容量素子

107 第 1抵抗素子

108 第 1ダイオード

110 第 2容量素子

111 第 2抵抗素子

109 第 2ダイオード

201 高周波信号入力端子

202 高周波信号入力端子

203 DC制御電圧供給端子

204 DC出力端子

205 接続点

206 第 1容量素子 207 第 1抵抗素子

208 第 2抵抗素子

209 第 1ダイオード

210 第 2ダイオード

211 第 3抵抗素子

300 SP4Tアンテナスィッチ MMIC

301 共通の入出力端子

320 高周波スィッチ

330 DCブースト回路

302· ••305 スィッチ

306 第 1送信端子

307 第 2送信端子

308

309 2受 1S 子

310 第 1送信 DC制御端子

311 第 2送信 DC制御端子

312 第 1受信 DC制御端子

313 第 2受信 DC制御端子

320 高周波スィッチ FET

330 DCブースト回路

340 高周波スィッチ FET

350 DCブースト回路

360 高周波スィッチ FET

370 高周波スィッチ FET

402 外部電圧端子

403 出力端子

407 抵抗

423 抵抗 410 FET (ダイオード）

414 FET (ダイオード）

411 ソース電極

415 ソース電極

412 ドレイン電極

416 ドレイン電極

413 ゲート電極

417 ゲート電極

RF— ML 高周波モジュール

ANT 送受信用アンテナ

BB— LSI ベースバンド信号処理 LSI

RF— IC 高周波アナログ信号処理半導体集積回路

ANT_SW アンテナスィッチ MMIC

I/O 共通の入出力端子

Txl、 Tx2 送信端子、

Rxl , Rx2 受信端子

HPA1 RF高出力電力増幅器

HPA2 RF高出力電力増幅器

LPF1 ローパスフィルタ

LPF2 ローパスフィルタ

CNT— IC コントローラ集積回路

Tx_SPU 送信信号処理ユニット

Rx_SPU 受信信号処理ユニット

LNA1 低雑音増幅器

LNA2 低雑音増幅器

SAW1 表面弾性波フィルタ

SAW2 表面弾性波フィルタ

RX 受信動作 TX 送信動作

B. B_Cnt 制御信号

Tx— BBS 送信ベースバンド信号

Rx— BBS 受信ベースバンド信号

RF_Txl ：第 1バンドの高周波送信信号

RF_Rxl ：第 1バンドの高周波受信信号

RF_Tx2 ：第 2バンドの高周波送信信号

RF_Rx2 ：第 2バンドの高周波受信信号

発明を実施するための最良の形態

[0103] 《携帯電話の構成》

図 1は、本発明の 1つの実施形態によるアンテナスィッチ MMICを内蔵した RFモジユールとベースバンド信号処理 LSIとを搭載した携帯電話の構成を示すブロック図である。

[0104] 同図で、携帯電話の送受信用アンテナ ANTには RFモジュール RF— MLのアンテナスイッチ MMIC (ANT_SW)の共通の入出力端子 I/Oが接続されて!/、る。ベースバンド信号処理 LSI (BB— LSI)からの制御信号 B. B— Cntは、 RFアナログ信号処理半導体集積回路 (RF— IC)を経由して高出力電力増幅器モジュール (HPA— MUのコントローラ集積回路（CNT—IC)に供給される。送受信用アンテナ ANTから共通の入出力端子 I/Oへの RF信号の流れは携帯電話の受信動作 RXとなり、共通の入出力端子 I/Oから送受信用アンテナ ANTへの RF信号の流れは携帯電話の送信動作 TXとなる。

[0105] RF IC (RF_IC)はベースバンド信号処理 LSI (BB_LSI)からの送信ベースバンド信号 Tx— BBSを RF送信信号に周波数アップコンバージョンを行!/ヽ、逆に送受信用アンテナ ANTで受信された RF受信信号を受信ベースバンド信号 Rx— BBSに周波数ダウンコンバージョンを行いベースバンド信号処理 LSI (BB— LSI)に供給する

〇

[0106] RFモジュール RF— MLのアンテナスィッチ MMIC (ANT_SW)は共通の入出力端子 I/Oと送信端子 Txl、 Τχ2、受信端子 Rx2、 Rx3、 Rx4、送受信端子 TRxl、 T Rx5の!/、ずれかの端子の間で信号経路を確立して、受信動作 RXと送信動作 TXとのいずれかを行う。このアンテナスィッチ MMIC (ANT—SW)は受信動作 RXと送信動作 TXとの!/、ずれかのために確立した信号経路以外の信号経路のインピーダンスを極めて高い値に設定することで、必要なアイソレーションが得られるものである。ァンテナスイッチの分野では、共通の入出力端子 I/Oはシングルポール（Single Pole) と呼ばれ、送信端子 Txl、 Τχ2、受信端子 Rx2、 Rx3、 Rx4、送受信端子 TRxl、 T Rx5の合計 7個の端子は 7スロー（7 throw)と呼ばれる。従って、図 1のアンテナスイツチ MMIC (ANT— SW)は、シングルポール 7スロー（SP7T ; Single Pole 7 throw)型のスィッチである。

[0107] 尚、ベースバンド信号処理 LSI (BB— LSI)は図示されていない外部不揮発性メモリと図示されて!/、な!/、アプリケーションプロセッサとに接続されて!/、る。アプリケーションプロセッサは、図示されてレ、なレ、液晶表示装置と図示されて!/、な!/、キー入力装置とに接続され、汎用プログラムやゲームを含む種々のアプリケーションプログラムを実行することカできる。携帯電話等のモパイル機器のブートプログラム（起動ィニシャラィズプログラム）、オペレーティングシステムプログラム（OS)、ベースバンド信号処理 LSIの内部のディジタルシグナルプロセッサ（DSP)による GSM方式等の受信べ一スバンド信号に関する位相復調と送信ベースバンド信号に関する位相変調のためのプログラム、種々のアプリケーションプログラムは、外部不揮発性メモリに格納されること力 Sできる。

[0108] 《GSM850、 GSM900による送受信動作》

BB— LSIからの送信ベースバンド信号 Tx— BBSが GSM850のバンドに周波数ァップコンバージョンされるべき場合には、 RF ICの送信信号処理ユニット Tx— SPU は送信ベースバンド信号 Tx— BBSを GSM850のバンドへの周波数アップコンバージョンを行って、 GSM850の RF送信信号 GSM850— Tx (824MHz〜849MHz) が生成される。 BB— LSIからの送信ベースバンド信号 Tx— BBSが GSM900のバンドに周波数アップコンバージョンされるべき場合には、 RF ICの送信信号処理ュニット Tx— SPUは送信ベースバンド信号 Tx— BBSを GSM900のバンドへの周波数ァップコンバージョンを行って、 GSM900の RF送信信号 GSM900 Tx(880MHz 〜915MHz)が生成される。 GSM850の RF送信信号 GSM850— Txと GSM900 の RF送信信号 GSM900— Τχとは、高出力電力増幅器モジュール（HPA— ML)の高出力電力増幅器 HPA2で電力増幅され、ローパスフィルタ LPF2を経由してアンテナスィッチ MMIC (ANT_SW)の送信端子 Tx2に供給される。送信端子 Τχ2に供給された GSM850の RF送信信号 GSM850— Txと GSM900の RF送信信号 GS M900—TXとは共通の入出力端子 I/Oを介して送受信用アンテナ ANTから送信されること力 Sでさる。

[0109] 送受信用アンテナ ANTで受信された GSM850の RF受信信号 GSM850— Rx (8 69MHz〜894MHz)と GSM900の RF受信信号 GSM900— Rx (925MHz〜96 0MHz)とは、アンテナスィッチ MMIC (ANT_SW)の共通の入出力端子 I/Oに供給される。アンテナスィッチ MMIC (ANT_SW)の受信端子 Rx2から得られる GSM 850の RF受信信号 GSM850— Rxと GSM900の RF受信信号 GSM900— Rxとは表面弾性波フィルタ SAW3を介して RF IC (RF— IC)の低雑音増幅器 LNA5で増幅された後、受信信号処理ユニット Rx— SPUに供給される。受信信号処理ユニット Rx— SPUでは、 GSM850の RF受信信号 GSM850— Rxまたは GSM900の RF受信信号 GSM900— Rxから受信ベースバンド信号 Rx— BBSへの周波数ダウンコンバージョンが fiわれる。 GSM850の送受信モードでは、アンテナスィッチ MMIC ( ANT_SW)は制御信号 B. B— Cntに応答して入出力端子 I/Oと送信端子 Tx2との接続による RF送信信号 GSM850— Txの送信と入出力端子 I/Oとの受信端子 R x2との接続による RF受信信号 GSM850— Rxの受信とを時分割で行う。同様に、 G SM900の送受信モードでも、アンテナスィッチ MMIC (ANT—SW)は制御信号 Β· B— Cntに応答して入出力端子 I/Oと送信端子 Τχ2との接続による RF送信信号 G SM900— Txの送信と入出力端子 I/Oとの受信端子 Rx2との接続による RF受信信号 GSM900— Rxの受信とを時分割で行う。

[0110] 《DCS 1800、 PCS 1900による送受信動作》

BB— LSIからの送信ベースバンド信号 Tx— BBSが DCS 1800のバンドに周波数アップコンバージョンされるべき場合には、 RF ICの送信信号処理ユニット Tx— SP Uは送信ベースバンド信号 Tx BBSを DCS 1800のバンドへの周波数アップコンパ一ジョンを行って、 DCS1800の RF送信信号 DCS 1800— Τχ(1710ΜΗζ〜； 1780 MHz)が生成される。 BB— LSIからの送信ベースバンド信号 Tx— BBS力 SPCS190 0のバンドに周波数アップコンバージョンされるべき場合には、 RF ICの送信信号処理ユニット Tx—SPUは送信ベースバンド信号 Tx— BBSを PCS 1900のバンドへの周波数アップコンバージョンを行って、 PCS 1900の RF送信信号 PCS1900— Tx (l 850MHz〜 910MHz)力 S生成される。 DCS 1800の RF送信信号 DCS 1800— Tx と PCS 1900の RF送信信号 PCS 1900— Τχとは、高出力電力増幅器モジュール（Η PA_ML)の高出力電力増幅器 HPA1で電力増幅され、ローパスフィルタ LPF1を経由してアンテナスィッチ MMIC (ANT_SW)の送信端子 Txlに供給される。送信端子 Txlに供給された DCS 1800の RF送信信号 DCS 1800一 Txと PCS 1900の R F送信信号 PCS1900— Txとは共通の入出力端子 I/Oを介して送受信用アンテナ ANT力、ら送信されること力 Sできる。

[0111] 送受信用アンテナ ANTで受信された DCS 1800の RF受信信号 DCS 1800— Rx ( 1805MHz〜； 1880MHz)と PCS1900の RF受信信号 PCS 1900— Rx (1930MH z〜； 1990MHz)とは、アンテナスィッチ MMIC (ANT_SW)の共通の入出力端子 I /〇に供給される。アンテナスィッチ MMIC (ANT_SW)の受信端子 Rx3から得られる DCS 1800の RF受信信号 DCS 1800— Rxは表面弾性波フィルタ SAW2を介して RF IC (RF— IC)の低雑音増幅器 LNA2で増幅され、アンテナスィッチ MMIC ( ANT_SW)の受信端子 Rx4から得られる PCS 1900の RF受信信号 PCS 1900— R Xは表面弾性波フィルタ SAW1を介して RF IC (RF— IC)の低雑音増幅器 LNA1 で増幅され、その後、受信信号処理ユニット Rx— SPUに供給される。受信信号処理ユニット Rx— SPUでは、 DCS 1800の RF受信信号 DCS 1800— Rxまたは PCS 19 00の RF受信信号 PCS 1900— Rxから受信ベースバンド信号 Rx— BBSへの周波数ダウンコンバージョンが行われる。

[0112] DCS 1800の送受信モードでは、アンテナスィッチ MMIC (ANT— SW)は制御信号 B. B— Cntに応答して入出力端子 I/Oと送信端子 Txlとの接続による RF送信信号 DCS 1800— Txの送信と入出力端子 I/Oとの受信端子 Rx3との接続による RF 受信信号 DCS 1800— Rxの受信とを時分割で行う。同様に、 PCS 1900の送受信モードでも、アンテナスィッチ MMIC (ANT— SW)は制御信号 Β· B— Cntに応答して入出力端子 I/Oと送信端子 Txlとの接続による RF送信信号 PCS 1900— Txの送信と入出力端子 I/Oとの受信端子 Rx4との接続による RF受信信号 PCS 1900— R Xの受信とを時分割で行う。

[0113] 《WCDMAによる送受信動作》

BB— LSIからの送信ベースバンド信号 Tx— BBSが WCDMA1900のバンドに周波数アップコンバージョンされるべき場合には、 RF ICの送信信号処理ユニット Tx — SPUは送信ベースバンド信号 Tx— BBSを WCDMA1900のバンドへの周波数アップコンバージョンを行って、 WCDMA1900の RF送信信号 WCDMA1900— T x (1920MHz〜； 1980MHz)力 S生成される。 WCDMA1900の RF送信信号 WCD MA1900— Txは、高出力電力増幅器 W—PA1で電力増幅され、デュープレクサ D UP 1を経由してアンテナスィッチ MMIC (ANT_SW)の送受信端子 TRxlに供給される。送受信端子 TRxlに供給された WCDMA1900の RF送信信号 WCDMA1 900— Txは、共通の入出力端子 I/Oを介して送受信用アンテナ ANTから送信されること力 Sでさる。

[0114] WCDMA方式では、コード分割により送信動作と受信動作とが並列に処理されること力 Sできる。すなわち、送受信用アンテナ ANTで受信された WCDMA2100の RF 受信信号 WCDMA2100_Rx(2110MHz〜2170MHz)は、アンテナスィッチ M MIC (ANT_SW)の共通の入出力端子 I/Oに供給される。アンテナスィッチ MMI C (ANT_SW)の送受信端子 TRxlから得られる WCDMA2100の RF受信信号 W CDMA2100— Rxはデュープレクサ DUP 1を経由して RF IC (RF— IC)の低雑音増幅器 LNA3で増幅され、その後、受信信号処理ユニット Rx— SPUに供給される。受信信号処理ユニット Rx— SPUでは、 WCDMA2100の RF受信信号 WCDMA2 100— Rxから受信ベースバンド信号 Rx— BBSへの周波数ダウンコンバージョンが行われる。

[0115] WCDMA1900による送信と WCDMA2100による受信との並列処理モードでは、アンテナスィッチ MMIC (ANT— SW)は制御信号 Β· B— Cntに応答して入出力端子 I/Oと送受信端子 TRxlとの間の定常接続により RF送信信号 WCDMA1900 — Txの送信と RF受信信号 WCDMA2100— Rxの受信とを並列して行う。

[0116] WCDMA900は 2006年の 1月末に提案された新しい方式で、モパイル TV、ビデォ電話、遠隔地での DSLライクなサービス等を対象としている。 WCDMA900は 90 0MHzの周波数帯域と思われる力 S、端末機器からの RF送信信号 WCDMA900— Txの送信周波数と端末機器への RF受信信号 WCDMA900— Rxの送信周波数とは現在明らかにされていない。し力、し、 WCDMA900では、 RF送信信号 WCDMA 900— Txの送信周波数よりも RF受信信号 WCDMA900— Rxの送信周波数が高い周波数と推測される。

[0117] BB— LSIからの送信ベースバンド信号 Tx— BBSが WCDMA900のバンドに周波数アップコンバージョンされるべき場合には、 RF ICの送信信号処理ユニット Tx— S PUは送信ベースバンド信号 Tx— BBSを WCDMA900のバンドへの周波数アップコンバージョンを行って、 WCDMA900の RF送信信号 WCDMA900— Tx (略 900 MHz)が生成される。 WCDMA900の RF送信信号 WCDMA900— Txは、高出力電力増幅器 W— PA2で電力増幅され、デュープレクサ DUP2を経由してアンテナスイッチ MMIC (ANT_SW)の送受信端子 TRx5に供給される。送受信端子 TRx5に供給された WCDMA900の RF送信信号 WCDMA900— Txは、共通の入出力端子 I/Oを介して送受信用アンテナ ANTから送信されることができる。

[0118] 送受信用アンテナ ANTで受信された WCDMA900の RF受信信号 WCDMA90 0_Rx(略 900MHz)は、アンテナスィッチ MMIC (ANT_SW)の共通の入出力端子 I/Oに供給される。アンテナスィッチ MMIC (ANT_SW)の送受信端子 TRx5から得られる WCDMA900の RF受信信号 WCDMA900— Rxはデュープレクサ DU P2を経由して RF IC (RF— IC)の低雑音増幅器 LNA4で増幅され、その後、受信信号処理ユニット Rx— SPUに供給される。受信信号処理ユニット Rx— SPUでは、 WCDMA900の RF受信信号 WCDMA900— Rxから受信ベースバンド信号 Rx— BBSへの周波数ダウンコンバージョンが行われる。

[0119] WCDMA900による送信と WCDMA900による受信との並列処理モードでは、ァンテナスィッチ MMIC (ANT— SW)は制御信号 Β· B— Cntに応答して入出力端子 I/Oと送受信端子 TRx5との間の定常接続により RF送信信号 WCDMA900 Tx の送信と RF受信信号 WCDMA900— Rxの受信とを並列して行う。

[0120] 《アンテナスィッチの高周波スィッチの基本的な構成》

図 5は、図 1に示した本発明の 1つの実施形態によるアンテナスィッチ MMIC (AN T—SW)の高周波スィッチの基本的な構成を示すブロック図である。

[0121] 図 1に示した本発明の 1つの実施形態によるアンテナスィッチ MMICのチップは、図 5に示すように複数の高周波スィッチ Qm、 Qnを含む。複数の高周波スィッチ Qm 、 Qnの一方の高周波スィッチ Qmの一端と他方の高周波スィッチ Qnの一端とは共通の入出力端子 I/Oに接続され、共通の入出力端子 I/Oは無線周波数通信端末機器である携帯電話のアンテナ ANTと接続可能にされている。一方の高周波スイツチ Qmの他端 Txmには WCDMA方式の RF送信信号 WCDMA— Txと RF受信信号 WCDMA— Rxとが供給可能にされ、他方の高周波スィッチ Qnの他端 Txnには R F送信信号 WCDMA— Τχと RF受信信号 WCDMA— Rxと異なる他の RF送信信号 RF— Txと他の RF受信信号 RF— Rxとの少なくともいずれか一方が供給可能にされ

[0122] 一方の高周波スィッチ Qmは直列接続された 6個の FETQml、 · · ·、 Qm6を含み、他方の高周波スィッチ Qnは直列接続された他の 6個の FETQnl、 · · ·、 Qn6を含む。尚、 3個の FETQml、 Qm2、 Qm3は 3個のゲート Gml、 Gm2、 Gm3がトリプルゲート構造とされた 1個の FETで構成され、 3個の FETQm4、 Qm5、 Qm6は 3個のゲート Gm4、 Gm5、 Gm6がトリプルゲート構造とされた 1個の FETで構成されている。同様に、 3ί固の FETQnl、 Qn2、 Qn3iま 3ί固のゲート Gnl、 Gn2、 Gn3力トリプノレゲート構造とされた 1個の FETで構成され、 3個の FETQn4、 Qn5、 Qn6は 3個のゲート G n4、 Gn5、 Gn6がトリプルゲート構造とされた 1個の FETで構成されている。

[0123] 前記特許文献 4と同様に、マルチゲート構造のゲート Gmlとゲート Gm2との間のゲート間領域 (FETQml、 Qm2の共通接続ノード）が電位安定化抵抗 Rdlmを介して FETQmlのソースに接続されている。また、マルチゲート構造のゲート Gm2とゲート Gm3との間のゲート間領域（FETQm2、 Qm3の共通接続ノード）が電位安定化抵抗 Rd2m、 Rdlmを介して FETQmlのソースに接続されている。更に、マルチゲート構造のゲート Gm2とゲート Gm3との間のゲート間領域（FETQm2、 Qm3の共通接続ノード）が電位安定化抵抗 Rd3mを介して FETQm3のドレインに接続されて!/、る。また、マルチゲート構造のゲート Gm4とゲート Gm5との間のゲート間領域（FETQm 4、 Qm5の共通接続ノード）が電位安定化抵抗 Rd4mを介して FETQm4のソースに接続されている。マルチゲート構造のゲート Gm5とゲート Gm6との間のゲート間領域 (FETQm5、 Qm6の共通接続ノード）が電位安定化抵抗 Rd5m、 Rd4mを介して FE TQm4のソースに接続されている。更に、マルチゲート構造のゲート Gm5とゲート G m6との間のゲート間領域（FETQm5、 Qm6の共通接続ノード）が電位安定化抵抗 Rd6mを介して FETQm6のドレインに接続されている。

[0124] マルチゲート構造のゲート Gnlとゲート Gn2との間のゲート間領域（FETQnl、 Qn 2の共通接続ノード）が電位安定化抵抗 Rdlnを介して FETQnlのソースに接続されている。また、マルチゲート構造のゲート Gn2とゲート Gn3との間のゲート間領域（FE TQn2、 Qn3の共通接続ノード）が電位安定化抵抗 Rd2n、 Rdlnを介して FETQnl のソースに接続されている。更に、マルチゲート構造のゲート Gn2とゲート Gn3との間のゲート間領域 (FETQn2、 Qn3の共通接続ノード）が電位安定化抵抗 Rd3nを介して FETQn3のドレインに接続されている。また、マルチゲート構造のゲート Gn4とゲート Gn5との間のゲート間領域 (FETQn4、 Qn5の共通接続ノード）が電位安定化抵抗 Rd4nを介して FETQn4のソースに接続されている。マルチゲート構造のゲート Gn5とゲート Gn6との間のゲート間領域（FETQn5、 Qn6の共通接続ノード）が電位安定化抵抗 Rd5n、 Rd4nを介して FETQn4のソースに接続されている。更に、マルチゲート構造のゲート Gn5とゲート Gn6との間のゲート間領域（FETQn5、 Qn6の共通接続ノード）が電位安定化抵抗 Rd6nを介して FETQn6のドレインに接続されて!/ヽ

[0125] 一方の高周波スィッチ Qmの FETQml、 · · ·、 Qm6のゲート Gml、 · · ·、 Gm6には一方の高周波スィッチ Qmのオン ·オフ制御のための制御電圧 Vctrl— mが供給可能にされる。他方の高周波スィッチ Qnの他の FETQnl、 · ·ヽ Qn6の他のゲート Gnl 、 · · ·、 Gn6には他方の高周波スィッチ Qnのオン.オフ制御のための他の制御電圧 V Ctrl— nが供給可能にされる。

[0126] 一方の高周波スィッチ Qmの 6個の FETQml、 · · ·、 Qm6の 6個のゲート Gml、 · · ·、 Gm6と制御電圧 Vctrl— mが供給される制御端子との間には 6個の抵抗 Rglm、 · · · 、 Rg6mが接続されている。他方の高周波スィッチ Qnの 6個の FETQnl、 · · ·、 Qn6 の他の 6個のゲート Gnl、 · · ·、 Gn6と他の制御電圧 Vctrl— nが供給される他の制御端子との間には他の 6個の抵抗 Rgln、 · · ·、 Rg6nが接続されている。

[0127] 他方の高周波スィッチ Qnで他の 6個の FETQnl、 · · ·、 Qn6のうちの共通の入出力端子 I/Oに最も近接した入出力近接 FETQnlのゲート Gnlと他の制御端子 Vctrl — nとの間の入出力近接抵抗 Rgln、 Rg2n、 Rg3nは、第 1の電圧'電流特性を持つ。他方の高周波スィッチ Qnで入出力近接 FETQnlと他の 6個の FETQnl、 · · ·、 Qn 6のうちの他方の高周波スィッチ Qnの他端 Txnに最も近接した他端近接 FETQn6との間の中間部の中間部 FETQn3、 4のゲート Gn3、 Gn4と他の制御端子 Vctrl— nとの間の中間部抵抗 Rg3n、 Rg4nは、第 2の電圧'電流特性を持つ。他方の高周波スイッチ Qnで入出力近接抵抗 Rgln、 Rg2n、 Rg3nの第 1の電圧'電流特性の線形性は中間部抵抗 Rg3n、Rg4nの第 2の電圧 ·電流特性の線形性よりも高く設定されている。従って、一方の高周波スィッチ Qmからの WCDMA方式の RF送信信号 WCD MA— Txにより駆動される他方の高周波スィッチ Qnで入出力近接抵抗 Rgln、Rg2 n、 Rg3nの第 1の電圧.電流特性の線形性は中間部抵抗 Rg3n、 Rg4nの第 2の電圧 •電流特性の線形性よりも高く設定されている。従って、入出力近接抵抗 Rgln、 Rg2 n、 Rg3nと中間部抵抗 Rg3n、 Rg4nに不均等な RF漏洩信号が印加されても、他方の高周波スィッチ Qnで共通の入出力端子 I/Oに最も近接した入出力近接 FETQn 1のゲート Gnlの入出力近接抵抗 Rgln、 Rg2n、 Rg3nに流れる電流の歪を抑圧できる。その結果、 WCDMA方式で重要な相互変調歪および GSM方式で重要な高調波歪を低減することができる。

[0128] また、他方の高周波スィッチ Qnで他の複数の FETQnl、 · · ·、 Qnのうちの他方の高周波スィッチ Qnの他端 Txnに最も近接した他端近接 FETQn6のゲート Gn6と他の制御端子 Vctrl— nとの間の他端近接抵抗 Rg4n、 Rg5n、 Rg6nは、第 3の電圧'電流特性を持つ。他方の高周波スィッチ Qnで他端近接抵抗 Rg4n、 Rg5n、 Rg6nの第 3の電圧 ·電流特性の線形性は中間部抵抗 Rg3n、 Rg4nの第 2の電圧 ·電流特性の前記線形性よりも高く設定されている。従って、一方の高周波スィッチ Qmからの W CDMA方式の RF送信信号 WCDMA— Txにより駆動される他方の高周波スィッチ Qnで他端近接抵抗 Rg4n、 Rg5n、 Rg6nの第 3の電圧 ·電流特性の線形性は中間部抵抗 Rg3n、 Rg4nの第 2の電圧 ·電流特性の線形性よりも高く設定されている。従つて、他端近接抵抗 Rg4n、 Rg5n、 Rg6nと中間部抵抗 Rg3n、 Rg4nに不均等な R F漏洩信号が印加されても、他方の高周波スィッチ Qnで他端 Txnに最も近接した他端近接 FETQn6のゲート Gn6の他端近接抵抗 Rg4n、 Rg5n、 Rg6nに流れる電流の歪を抑圧できる。その結果、 WCDMA方式で重要な相互変調歪および GSM方式で重要な高調波歪を低減することができる。

[0129] また、入出力近接抵抗 Rgln、 Rg2n、 Rg3nの抵抗値は中間部抵抗 Rg3n、 Rg4n の抵抗値よりも大きく設定されている。従って、中間部抵抗 Rg3n、Rg4nに印加される中間部 RF漏洩信号のレベルよりも入出力近接抵抗 Rgln、 Rg2n、 Rg3nに印加される入出力近接 RF漏洩信号のレベルが高くても、 WCDMA方式で重要な相互変調歪を低減することができる。これは、中間部抵抗 Rg3n、Rg4nよりも抵抗値の大きな入出力近接抵抗 Rgln、 Rg2n、 Rg3nに高レベルの入出力近接 RF漏洩信号が印カロされても、入出力近接抵抗 Rgln、 Rg2n、 Rg3nに流れる電流自体が低減され、信号電流の歪も低減されるためである。また、他端近接抵抗 Rg4n、 Rg5n、 Rg6nの抵抗値は中間部抵抗 Rg3n、Rg4nの抵抗値よりも大きく設定されている。従って、中間部抵抗 Rg3n、 Rg4nに印加される中間部 RF漏洩信号のレベルよりも他端近接抵抗 Rg4n、 Rg5n、 Rg6nに印加される他端近接 RF漏洩信号のレベルが高くても、 W CDMA方式で重要な相互変調歪を低減することができる。これは、中間部抵抗 Rg3 n、 Rg4nよりも抵抗値の大きな他端近接抵抗 Rg4n、 Rg5n、 Rg6nに高レベルの他端近接 RF漏洩信号が印加されても、他端近接抵抗 Rg4n、 Rg5n、 Rg6nに流れる電流自体が低減され、信号電流の歪も低減されるためである。

[0130] 図 5に示した本発明の 1つの実施形態によるアンテナスィッチ MMIC (ANT— SW )の高周波スィッチを、更に詳細に説明する。

[0131] 一方の高周波スィッチ Qmで他端 Txmに近接した他端近接 FETQmlのゲート Gm 1と他端第 2近接 FETQm2のゲート Gm2との間には、 10K Ωのゲート抵抗 Rglmが接続されている。他端第 2近接 FETQm2のゲート Gm2と中間部 FETQm3のゲート Qm3との間には、 10Κ Ωのゲート抵抗 Rg2mが接続されている。一方の高周波スィツチ Qmで共通の入出力端子 I/Oに近接した入出力近接 FETQm6のゲート Gm6 と入出力第 2近接 FETQm5のゲート Gm5との間には、 10Κ Ωのゲート抵抗 Rg6m が接続されている。入出力第 2近接 FETQm5のゲート Gm5と中間部 FETQm4のゲート Qm4との間には、 10Κ Ωのゲート抵抗 Rg5mが接続されている。中間部 FETQ m3のゲート Qm3と中間部 FETQm4のゲート Qm4とにはそれぞれ 10Κ Ωのゲート抵抗 Rg3m、 Rg4mの一端が接続され、ゲート抵抗 Rg3m、 Rg4mの他端は 20Κ Ω の抵抗 Rg7mの一端に接続され、抵抗 Rg7mの他端には制御電圧 Vctrl— mが供給される。

[0132] 他端近接 FETQmlのソースとドレインとの間には 15Κ Ωの抵抗 Rdlmが接続され、他端第 2近接 FETQm2のソースとドレインとの間には 15Κ Ωの抵抗 Rd2mが接続され、中間部 FETQm3のソースとドレインとの間には 15Κ Ωの抵抗 Rd3mが接続されている。中間部 FETQm4のソースとドレインとの間には 15Κ Ωの抵抗 Rd4mが接続され、入出力第 2近接 FETQm5のソースとドレインとの間には 15Κ Ωの抵抗 Rd5 mが接続され、入出力近接 FETQm6のソースとドレインとの間には 15Κ Ωの抵抗 Rd 6mが接続されている。

[0133] 従って、他端近接 FETQmlのゲート Gmlと制御電圧 Vctrl— mとの間には 10Κ Ω のゲート抵抗 Rglmと 10Κ Ωのゲート抵抗 Rg2mと 10Κ Ωのゲート抵抗 Rg3mと 20 Κ Ωの抵抗 Rg7mとが直列に接続され、入出力近接 FETQm6のゲート Gm6と制御電圧 Vctrl— mとの間には 1 OK Ωのゲート抵抗 Rg6mと 10K Ωのゲート抵抗 Rg 5mと 10Κ Ωのゲート抵抗 Rg4mと 20Κ Ωの抵抗 Rg7mとが直列に接続されている。他端第 2近接 FETQm2のゲート Gm2と制御電圧 Vctrl— mとの間には 10Κ Ωのゲート抵抗 Rg2mと 10Κ Ωのゲート抵抗 Rg3mと 20Κ Ωの抵抗 Rg7mとが直列に接続され、入出力第 2近接 FETQm5のゲート Gm5と制御電圧 Vctrl— mとの間には 10Κ Ωのゲート抵抗 Rg5mと 10Κ Ωのゲート抵抗 Rg4mと 20Κ Ωの抵抗 Rg7mとが直列に接続されている。中間部 FETQm3のゲート Qm3と制御電圧 Vctrl— mとの間には 10K Ωのゲート抵抗 Rg3mと 20Κ Ωの抵抗 Rg7mとが直列に接続され、中間部 FETQm 4のゲート Qm4と制御電圧 Vctrl mとの間には 10Κ Ωのゲート抵抗 Rg4mと 20K Ωの抵抗 Rg7mとが直列に接続されている。 6個のゲート抵抗 Rglm' Rg6mと 1個の抵抗 Rg7mは前記（数 1)で示すような非線型の電圧 ·電流特性を持って!/、る。

[0134] 図 5に示したアンテナスィッチ MMIC (ANT— SW)の一方の高周波スィッチ Qmでも図 4と同様に変形 U字型の定在波が発生して、他端近接 FETQmlのゲート Gml と入出力近接 FETQm6のゲート Gm6とに高レベルの RF漏洩信号電圧が生じて中間部 FETQm3のゲート Qm3と中間部 FETQm4のゲート Qm4とには低レベルの R F漏洩信号電圧が生じるとする。高レベルの RF漏洩信号電圧が供給される他端近接 FETQm 1のゲート Gmlと入出力近接 FETQm6のゲート Gm6のゲート抵抗網の抵抗値は、低レベルの RF漏洩信号電圧が供給される中間部 FETQm3のゲート Qm 3と中間部 FETQm4のゲート Qm4のゲート抵抗網の抵抗値よりも高くなつている。他端近接 FETQmlと入出力近接 FETQm6の抵抗値の大きなゲート抵抗網の高レべルの RF漏洩信号電圧が印加されると、他端近接 FETQmlと入出力近接 FETQm6 のゲート抵抗網に流れる電流自体が低減され、信号電流の歪も低減される。

[0135] 図 5の左下には、オン状態のスィッチ Qnからの PCS方式の RF送信信号の影響によるオフ状態のスィッチ Qmの 6個の HEMTトランジスタの 6個のゲート抵抗 Rglm、 Rg2m、 Rg3m、 Rg4m、 Rg5m、 Rg6mと他の 1固の抵抗 Rg7mとに印カロされる RF 漏洩信号の分布が示されている。尚、図 5の左下の RF漏洩信号の分布は図 4と同様にコンピュータによるシュミュレーシヨンの結果であり、図 4と同様に RF信号の RF電力 (ま 20dBm、周波数 (ま PCS1900の周波数帯域内の 1880MHzである。 PCS 190 0の RF送信信号の最大電力は 33dBm程度であるので、 20dBmの RF信号 Pinは中間レベルより高めの送信電力と言うことができる。図 5の左下の各抵抗 Rglm、 Rg2m 、 Rg3m、 Rg4m、 Rg5m、 Rg6m、 Rg7mの電圧 Vppはピーク 'ツー'ピークの RF信号電圧である。図 5の左下に示したオフ状態のスィッチ Qmの 6個の HEMTトランジスタの 6個のゲート抵抗と他の 1個の抵抗の RF漏洩信号の分布の特性 L3は 0. 8pF の付加容量 Cl lTxlm、 C12Txlmとを接続した場合の特性であり、特性 L4は 0. 8 pFの付加容量 Cl lTxlm、 C12Txlmとを接続しなかった場合の特性である。図 5 の左下の特性 L3と特性 L4とのいずれでも 6個のゲート抵抗 Rglm、 Rg2m、 Rg3m、 Rg4m、 Rg5m、 Rg6mに印加される RF漏洩信号のレベルが略均等化されている。 [0136] 他端 Txmと他端近接 FETQmlのゲート Gmlとの間には 0. 8pFのソース付加容量 C12Txlmが接続され、共通の入出力端子 I/Oと入出力近接 FETQm6のゲート Gm6との間には 0. 8pFのドレイン付加容量 Cl lTxlmが接続されている。その結果、制御電圧 Vctrl— mと制御電圧 Vctrl— nとがそれぞれ 0ボルトと 4· 5ボルトとなり、一方の高周波スィッチ Qmと他方の高周波スィッチ Qnとがそれぞれオフ状態とオン状態とされる際に、オン状態の他方の高周波スィッチ Qnからの RF送信信号の正方向と負方向との電圧の振れにより、一方の高周波スィッチ Qmの入出力近接 FETQ m6と他端近接 FETQmlとがオンする現象を抑圧できる。

[0137] 他方の高周波スィッチ Qnで他端 Txnに近接した他端近接 FETQn6のゲート Gn6 と他端第 2近接 FETQn5のゲート Gn5との間には、 10Κ Ωのゲート抵抗 Rg6nが接続されている。他端第 2近接 FETQn5のゲート Gn5と中間部 FETQn4のゲート Qn5 との間には、 10Κ Ωのゲート抵抗 Rg5nが接続されている。他方の高周波スィッチ Qn で共通の入出力端子 I/Oに近接した入出力近接 FETQnlのゲート Gnlと入出力第 2近接 FETQn2のゲート Gn2との間には、 10Κ Ωのゲート抵抗 Rglnが接続されている。入出力第 2近接 FETQn2のゲート Gn2と中間部 FETQn3のゲート Qn3との間には、 10Κ Ωのゲート抵抗 Rg2nが接続されている。中間部 FETQn3のゲート Qn 3と中間部 FETQn4のゲート Qn4とにはそれぞれ 10Κ Ωのゲート抵抗 Rg3n、 Rg4n の一端が接続され、ゲート抵抗 Rg3n、 Rg4nの他端は 20Κ Ωの抵抗 Rg7nの一端に接続され、抵抗 Rg7nの他端には制御電圧 Vctrl— nが供給される。

[0138] 他端近接 FETQn6のソースとドレインとの間には 15Κ Ωの抵抗 Rd6nが接続され、他端第 2近接 FETQn5のソースとドレインとの間には 15Κ Ωの抵抗 Rd5nが接続され、中間部 FETQn4のソースとドレインとの間には 15Κ Ωの抵抗 Rd4nが接続されている。中間部 FETQn3のソースとドレインとの間には 15Κ Ωの抵抗 Rd3nが接続され、入出力第 2近接 FETQn2のソースとドレインとの間には 15Κ Ωの抵抗 Rd2nが接続され、入出力近接 FETQnlのソースとドレインとの間には 15Κ Ωの抵抗 Rdlnが接続されている。

[0139] 従って、他端近接 FETQn6のゲート Gn6と制御電圧 Vctrl— nとの間には 10Κ Ω のゲート抵抗 Rg6nと 10Κ Ωのゲート抵抗 Rg5nと 10Κ Ωのゲート抵抗 Rg4nと 20K Ωの抵抗 Rg7nとが直列に接続され、入出力近接 FETQnlのゲート Gnlと制御電圧 Vctrl— nとの間には 10Κ Ωのゲート抵抗 Rglnと 10Κ Ωのゲート抵抗 Rg2nと 10K Ωのゲート抵抗 Rg3nと 20Κ Ωの抵抗 Rg7nとが直列に接続されている。他端第 2近接 FETQn5のゲート Gn5と制御電圧 Vctrl— nとの間には 10Κ Ωのゲート抵抗 Rg5 nと 10K Ωのゲート抵抗 Rg4nと 20Κ Ωの抵抗 Rg7nとが直列に接続され、入出力第 2近接 FETQn2のゲート Gn2と制御電圧 Vctrl— nとの間には 10Κ Ωのゲート抵抗 R g2nと 10Κ Ωのゲート抵抗 Rg3nと 20Κ Ωの抵抗 Rg7nとが直列に接続されている。中間部 FETQn4のゲート Qn4と制御電圧 Vctrl— nとの間には 10Κ Ωのゲート抵抗 Rg4nと 20Κ Ωの抵抗 Rg7nとが直列に接続され、中間部 FETQn3のゲート Qn3と制御電圧 Vctrl— nとの間には 10Κ Ωのゲート抵抗 Rg3nと 20Κ Ωの抵抗 Rg7nとが直列に接続されている。 6個のゲート抵抗 Rgln' Rg6nと 1個の抵抗 Rg7nは前記（数 1)で示すような非線型の電圧 ·電流特性を持って!/、る。

[0140] 図 5に示したアンテナスィッチ MMIC (ANT_SW)の他方の高周波スィッチ Qnでも図 4と同様に変形 U字型の定在波が発生して、他端近接 FETQn6のゲート Gn6と入出力近接 FETQnlのゲート Gnlとに高レベルの RF漏洩信号電圧が生じて中間部 FETQn4のゲート Qn4と中間部 FETQn3のゲート Qn3とには低レベルの RF漏洩信号電圧が生じるとする。高レベルの RF漏洩信号電圧が供給される他端近接 FET Qn6のゲート Gn6と入出力近接 FETQnlのゲート Gnlのゲート抵抗網の抵抗値は、低レベルの RF漏洩信号電圧が供給される中間部 FETQn4のゲート Qn4と中間部 FETQn3のゲート Qn3のゲート抵抗網の抵抗値よりも高くなつて!/、る。他端近接 FE TQn6と入出力近接 FETQnlの抵抗値の大きなゲート抵抗網の高レベルの RF漏洩信号電圧が印加されると、他端近接 FETQn6と入出力近接 FETQnlのゲート抵抗網に流れる電流自体が低減され、信号電流の歪も低減される。

[0141] 図 5の右下には、オン状態のスィッチ Qmからの WCDMA方式の RF送信信号 Pin の影響によるオフ状態のスィッチ Qnの 6個の HEMTトランジスタの 6個のゲート抵抗 Rgln, Rg2n、 Rg3n、 Rg4n、 Rg5n、 Rg6nと他の 1固の抵抗 Rg7nとに印カロされる RF漏洩信号の分布が示されている。図 5の右下の各抵抗 Rgln、 Rg2n、 Rg3n、 Rg 4n、 Rg5n、 Rg6n、 Rg7nの電圧 Vppはピーク 'ツー'ピークの RF信号電圧である。図 5の右下に示したオフ状態のスィッチ Qnの 6個の HEMTトランジスタの 6個のゲート抵抗と他の 1個の抵抗の RF漏洩信号の分布の特性 L3は 0. 8pFの付加容量 C11 Txln、 C12Txlnとを接続した場合の特性であり、特性 L4は 0. 8pFの付加容量 C1 lTxln, C12Txlnとを接続しなかった場合の特性である。図 5の右下の特性 L3と特性 L4とのいずれでも 6個のゲート抵抗 Rgln、 Rg2n、 Rg3n、 Rg4n、 Rg5n、 Rg6 nに印加される RF漏洩信号のレベルが略均等化されている。

[0142] 図 7の特性 Lpは、図 5に示す高周波スィッチで WCDMA方式の RF送信信号を伝達するための一方のスィッチ Qmをオン状態にする制御電圧 Vctrl—mを 3ボルトから 4. 5ボルトに増カロすることで、 0ボルトの制御電圧 Vctrl— nによってオフ状態に制御された他方のスィッチ Qnの相互変調歪を示すものである。他方のスィッチ Qnは、 W CDMA方式の RF送信信号とは異なった例えば PCS方式の RF送信信号を伝達するためのスィッチであり、 GSM850、 GSM900、 DCS1800の RF送信信号を伝達するためのスィッチであっても良い。 WCDMA方式の RF送信信号の伝達用の一方のスィッチ Qmをオン状態にする制御電圧 Vctrl— mを 3. 0ボルト力、ら 4. 5ボルトに増加することで、 RF送信信号の伝達用の他の方式の他方のスィッチ Qnでの相互変調歪を— 97dBmから— 102dBmまでに低減でき、開発当初に設定された相互変調歪の目標値一 lOOdBmを達成することができた。

[0143] また、図 5で他端 Txnと他端近接 FETQn6のゲート Gn6との間には 0. 8pFのソース付加容量 C12Txlnが接続され、共通の入出力端子 I/Oと入出力近接 FETQnl のゲート Gnlとの間には 0. 8pFのドレイン付加容量 Cl lTxlnが接続されている。その結果、制御電圧 Vctrl— mと制御電圧 Vctrl— nとがそれぞれ 4· 5ボルトと 0ボルトとなり、一方の高周波スィッチ Qmと他方の高周波スィッチ Qnとがそれぞれオン状態とオフ状態とされる際に、オン状態の一方の高周波スィッチ Qmからの WCDMA方式の RF送信信号の正方向と負方向との電圧の振れにより、他方の高周波スィッチ Q nの他端近接 FETQn6と入出力近接 FETQnlとがオンする現象を抑圧できる。

[0144] 《アンテナスィッチの高周波スィッチの具体的な構成》

図 6は、図 1に示した本発明の 1つの実施形態によるアンテナスィッチ MMIC (AN T SW)の高周波スィッチの具体的な構成を示すブロック図である。 [0145] 図 1に示した本発明の 1つの実施形態によるアンテナスィッチ MMIC (ANT— SW )のチップは、図 6に示すように複数の高周波スィッチを含む。図 6では、アンテナスィツチ MMIC (ANT_SW)の共通の入出力端子 I/Oは、送受信アンテナ ANTに接続される。

[0146] DCS 1800の RF送信信号 DCS1800 (1710MHz〜； 1780MHz)と PCS1900の RF送信信号 PCS 1900— Tx ( 1850ΜΗζ〜 1910MHz)とが供給される信号端子 T xlと共通の入出力端子 I/Oとの間には、制御端子 Txlcの制御信号によりオン'ォフ制御される高周波スィッチ SW—Txlが接続されて!/、る。制御端子 Txlcに供給される 4· 5ボルトの制御信号により高周波スィッチ SW—Txlの HEMTトランジスタ Q — tl l、 Q— tl2がオンに制御され、信号端子 Txlの DCS 1800の RF送信信号 DC S 1800又は GSM900の RF送信信号 PCS1900— Txは共通の入出力端子 I/Oに伝達される。制御端子 Txlcの 0ボルトの制御信号により高周波スィッチ SW—Tx2の HEMTトランジスタ Q— ti l、 Q—tl 2がオフに制御される際には、接地スィッチ GS W— Txlのゲートが接地に接続されたデプレッションモードの HEMTトランジスタ Q5 — tl l、 Q5— tl 2がオンに制御され、信号端子 Txlのアイソレーションが向上される。高周波スィッチ SW—Txlで、 HEMTトランジスタ Q—tl 1の 3個のゲート抵抗のうち入出力端子 I/Oに近接した入出力近接ゲート抵抗 Rglは 30Κ Ω、入出力端子 I /〇に次に近接した入出力第 2近接ゲート抵抗 Rg2は 20Κ Ω、中間部ゲート抵抗 Rg 3は 10Κ Ωに設定されている。 HEMTトランジスタ Q—tl2の 3個のゲート抵抗のうち他端 Txlに近接した他端近接ゲート抵抗 Rg6は 30Κ Ω、他端 Txlに次に近接した他端第 2近接ゲート抵抗 Rg5は 20Κ Ω、中間部ゲート抵抗 Rg4は 10Κ Ωに設定されている。その結果、オフ状態の高周波スィッチ SW—Txlは、 WCDMA方式で重要な相互変調歪を低減する

こと力 Sでさる。

[0147] GSM850の RF送信信号 GSM850— Tx(824MHz〜849MHz)と GSM900の RF送信信号 GSM900—丁（880^ ^½〜915^«½)とが供給される信号端子丁 2 と共通の入出力端子 I/Oとの間には、制御端子 Tx2cの制御信号によりオン'オフ制御される高周波スィッチ SW Tx2が接続されている。制御端子 Tx2cに供給される 4 . 5ボルトの制御信号により高周波スィッチ SW— Tx2の HEMTトランジスタ Q— 121 、 Q— 122がオンに制御され、信号端子 Tx2の GSM850の RF送信信号 GSM850 — Tx又は GSM900の RF送信信号 GSM900— Txは共通の入出力端子 I/Oに伝達される。制御端子 Tx2cの 0ボルトの制御信号により高周波スィッチ SW— Τχ2の Η ΕΜΤトランジスタ Q—t21、 Q— 122がオフに制御される際には、接地スィッチ GSW —Tx2のゲートが接地に接続されたデプレッションモードの HEMTトランジスタ Q5— t21、 Q5— 122がオンに制御され、信号端子 Tx2のアイソレーションが向上される。高周波スィッチ SW— Τχ2で、 ΗΕΜΤトランジスタ Q— 122の 3個のゲート抵抗のうち入出力端子 I/Oに近接した入出力近接ゲート抵抗は 30Κ Ω、入出力端子 I/Oに次に近接した入出力第 2近接ゲート抵抗は 20Κ Ω、中間部ゲート抵抗は 10Κ Ωに設定されている。 HEMTトランジスタ Q— 121の 3個のゲート抵抗のうち他端 Tx2に近接した他端近接ゲート抵抗は 30Κ Ω、他端 Τχ2に次に近接した他端第 2近接ゲート抵抗は 20Κ Ω、中間部ゲート抵抗は 10Κ Ωに設定されている。その結果、オフ状態の高周波スィッチ SW— Τχ2は、 WCDMA方式で重要な相互変調歪および GSM方式で重要な高調波歪を低減することができる。

[0148] WCDMA900の RF送信信号 WCDMA900— Txと RF受信信号 WCDMA900 —Rxとが供給される信号端子 TRx5と共通の入出力端子 I/Oとの間には、制御端子 Rx5cの制御信号によりオン.オフ制御される高周波スィッチ SW— TRx5が接続されている。制御端子 Rx5cに供給される 4. 5ボルトの制御信号により高周波スィッチ S W—TRx5の HEMTトランジスタ Q—tr51、 Q— tr52がオンに制御され、信号端子 T Rxlの WCDMA900の RF送信信号 WCDMA900— Txは共通の入出力端子 1/ Oに伝達される。また、アンテナで受信された WCDMA900の RF受信信号 WCDM A900— Rxは、共通の入出力端子 I/Oから送受信信号端子 TRx5に伝達される。制御端子 Rx5cの 0ボルトの制御信号により高周波スィッチ SW— TRx5の HEMTトランジスタ Q— tr51、 Q— tr52がオフに制御される際には、接地スィッチ GSW— TR x5のゲートが接地に接続されたデプレッションモードの HEMTトランジスタ Q5—tr5 1、 Q5— tr52がオンに制御され、信号端子 TRx5のアイソレーションが向上される。

[0149] WCDMA1900の RF送信信号 WCDMA1900 _Tx (1920MHz~1980MHz) と WCDMA2100の RF受信信号 WCDMA2100— Rx (2110MHz〜2170MHz) とが供給される信号端子 TRxlと共通の入出力端子 I/Oとの間には、制御端子 TRx lcの制御信号によりオン.オフ制御される高周波スィッチ SW—TRxlが接続されている。制御端子 TRxlcに供給される 4. 5ボルトの制御信号により高周波スィッチ SW —TRxlの HEMTトランジスタ Q—trl l、 Q— trl 2がオンに制御され、信号端子 TR xlの WCDMA1900の RF送信信号 WCDMA1900— Txは、共通の入出力端子 I /〇に伝達される。また、アンテナで受信された WCDMA2100の RF受信信号 WC DMA2100— Rxは、共通の入出力端子 I/Oから送受信信号端子 TRxlに伝達される。制御端子 TRxlcの 0ボルトの制御信号により高周波スィッチ SW— TRxlの H EMTトランジスタ Q—trl l、 Q— trl 2がオフに制御される際には、接地スィッチ GS W— TRxlのゲートが接地に接続されたデプレッションモードの HEMTトランジスタ Q 5— trl l、 Q5— trl 2がオンに制御され、信号端子 TRxlのアイソレーションが向上される。

[0150] GSM850の RF受信信号 GSM850— Rx (869MHz〜894MHz)と GSM900の RF受信信号 GSM900— Rx (925MHz〜960MHz)とが供給される信号端子 Rx2 と共通の入出力端子 I/Oとの間には、制御端子 Rx2cの制御信号によりオン'オフ制御される高周波スィッチ SW— Rx2が接続されて!/、る。制御端子 Rx2cに供給される 4 . 5ボルトの制御信号により高周波スィッチ SW—Rx2の HEMTトランジスタがオンに制御され、信号端子 Rx2の GSM850の RF受信信号又は GSM900の RF受信信号は共通の入出力端子 I/Oに伝達される。制御端子 Rx2cの 0ボルトの制御信号により高周波スィッチ SW—Rx2の HEMTトランジスタがオフに制御される際には、接地スィッチ GSW—Rx2のゲートが接地に接続されたデプレッションモードの HEMTトランジスタがオンに制御され、信号端子 Rx2のアイソレーションが向上される。

[0151] DCS 1800の RF受信信号 DCS 1800— Rx (1805MHz〜 880MHz)力 S供給される信号端子 Rx3と共通の入出力端子 I/Oとの間には、制御端子 Rx3cの制御信号によりオン'オフ制御される高周波スィッチ SW—Rx3が接続されている。制御端子 Rx3cに供給される 4. 5ボルトの制御信号により高周波スィッチ SW—Rx3の HEMT トランジスタがオンに制御され、信号端子 Rx3の DCS 1800の RF受信信号 DCS 180 O—Rxは共通の入出力端子 I/Oに伝達される。制御端子 Rx3cの 0ボルトの制御信号により高周波スィッチ SW—Rx3の HEMTトランジスタがオフに制御される際には、接地スィッチ GSW—Rx3のゲートが接地に接続されたデプレッションモードの HE MTトランジスタがオンに制御され、信号端子 Rx3のアイソレーションが向上される。

[0152] PCS 1900の RF受信信号 PCS 1900— Rx (1930MHz〜； 1990MHz)力 S供給される信号端子 Rx4と共通の入出力端子 I/Oとの間には、制御端子 Rx4cの制御信号によりオン ·オフ制御される高周波スィッチ SW—Rx4が接続されている。制御端子 R x4cに供給される 4. 5ボルトの制御信号により高周波スィッチ SW— Rx4の HEMTトランジスタがオンに制御され、信号端子 Rx4の PCS 1900の RF受信信号 PCS 1900 —Rxは共通の入出力端子 I/Oに伝達される。制御端子 Rx4cの 0ボルトの制御信号により高周波スィッチ SW—Rx4の HEMTトランジスタがオフに制御される際には、接地スィッチ GSW—Rx4のゲートが接地に接続されたデプレッションモードの HE MTトランジスタがオンに制御され、信号端子 Rx4のアイソレーションが向上される。

[0153] GSM850の RF受信信号 GSM850— Rxと GSM900の RF受信信号 GSM900— Rxとのための高周波スィッチ SW— Rx2と DCS 1800の RF受信信号 DCS 1800— R Xのための高周波スィッチ SW— Rx3と PCS 1900の RF受信信号 PCS 1900— Rxのための高周波スィッチ SW— Rx4とには、共通受信高周波スィッチ SW— Qcomが接続されている。制御端子 Rxccに供給される 4. 5ボルトの制御信号により共通受信高周波スィッチ SW— Qcomの HEMTトランジスタがオンに制御され、 4つの RF受信信号のいずれ力、 1つの RF受信信号が共通の入出力端子 I/Oに伝達される。共通受信高周波スィッチ SW— Qcomで、 HEMTトランジスタ Q— comlの 3個のゲート抵抗のうち入出力端子 I/Oに近接した入出力近接ゲート抵抗は 30Κ Ω、入出力端子 1/ Oに次に近接した入出力第 2近接ゲート抵抗は 20Κ Ω、中間部ゲート抵抗は 10Κ Ω に設定されてレ、る。 HEMTトランジスタ Q— com2の 3個のゲート抵抗のうち高周波スイッチ SW— Rx2、 SW— Rx3、 SW— Rx4に近接した他端近接ゲート抵抗は 30K Ω 、他端 Τχ2に次に近接した他端第 2近接ゲート抵抗は 20Κ Ω、中間部ゲート抵抗は 10Κ Ωに設定されている。その結果、オフ状態の共通受信高周波スィッチ SW—Qc omは、 WCDMA方式で重要な相互変調歪および GSM方式で重要な高調波歪を低減すること力 Sでさる。

[0154] 図 8は、図 6に示した本発明の 1つの実施形態によるアンテナスィッチ MMIC (AN T—SW)の高周波スィッチの DCS 1800の RF送信信号 DCS 1800— Txと PCS 190 0の RF送信信号 PCS1900— Txのための高周波スィッチ SW— Txlのマルチゲート構造の HEMTトランジスタ Q— ti lとゲート抵抗 Rgl、 Rg2、 Rg3を主として示す平面図である。マルチゲート構造の HEMTトランジスタ Q— ti lのドレイン電極 Dとソース電極 Sとは、共通の入出力端子 I/Oと高周波スィッチ SW—Txlのマルチゲート構造の他の HEMTトランジスタ Q—tl 2のドレイン電極にそれぞれ接続される。マルチゲート構造の HEMTトランジスタ Q— tl 1のゲート G1は 30K Ωのゲート抵抗 Rglに接続され、ゲート G2は 20Κ Ωのゲート抵抗 Rg2に接続され、ゲート G3は 10Κ Ωのゲート抵抗 Rg3に接続されている。共通の入出力端子 I/Oに近接した入出力近接ゲ一ト抵抗 Rg 1と入出力第 2近接ゲート抵抗 Rg2の抵抗値が中間部グート抵抗 Rg3の抵抗値よりも高いので、オフ状態の高周波スィッチ SW— Txlは、 WCDMA方式で重要な相互変調歪を低減することができる。マルチゲート構造の HEMTトランジスタ Q— ti lのゲート G1とゲート G2との間のゲート間領域は、コンタクト電極 C1と電位安定化抵抗 Rdlとを介して HEMTトランジスタ Q—tl 1のドレイン電極 Dに接続されている。 HEMTトランジスタ Q—tl 1のゲート G2とゲート G2との間のゲート間領域はコンタクト電極 C2と電位安定化抵抗 Rd2とを介してコンタクト電極 C1と接続され、またコンタクト電極 C2と電位安定化抵抗 Rd3とを介して HEMTトランジスタ Q—tl 1のソース電極 Sと接続されている。また、 HEMTトランジスタ Q—tl 1のドレイン電極 Dとソース電極 Sとの間には、 HEMTトランジスタ Q—tl 1がオフ状態の時にドレイン電圧とソース電圧とを等しくするための抵抗 R

カ接続されてレヽる。尚、抵抗 Rgl、 Rg2、 Rg3、 Rdl , Rd2、 Rd3、 R は、ィ匕合物

Dl l Dl l

半導体のメサエッチングで形成された化合物半導体のメサ抵抗である。

[0155] また、図 8においてゲート抵抗 Rgl、 Rg2、 Rg3に比べて単位面積あたりの抵抗率（シート抵抗）の小さい半導体層で作成することもできる。通常、半導体層の線形性はシート抵抗が小さい方が優れる。そこで入出力端子 I/Oに近接した入出力近接グート抵抗にシート抵抗の小さ!/、半導体層を用い、他のゲート抵抗はシート抵抗の大き!/、半導体層を用いる。それにより、チップ内を占めるゲート抵抗の面積をなるベく小さくしつつ、全体の歪特性を改善することができる。

[0156] 或いはゲート抵抗 Rglに金属層を用いることもできる。通常、金属層は半導体層に比べるとシート抵抗は小さいが、線形性に優れる。そこで入出力端子 I/Oに近接した入出力近接ゲート抵抗に金属層を用い、他のゲート抵抗は半導体層を用いる。それにより、チップ内を占めるゲート抵抗の面積をなるベく小さくしつつ、全体の歪特性を改善すること力できる。

[0157] 高周波スィッチ SW— Txlのマルチゲート構造の他の HEMTトランジスタ Q— tl2 とゲート抵抗 Rg4、 Rg5、 Rg6も、図 8に示した HEMTトランジスタ Q— ti lとゲート抵抗 Rgl、 Rg2、 Rg3と同様に形成される。また、接地スィッチ GSW— Txlの HEMTトランジスタ Q5— tl l、 Q5— tl2、高周波スィッチ SW—Tx2の HEMTトランジスタ Q — 121、 Q— 122、接地スィッチ GSW— Tx2の HEMTトランジスタ Q5—t21、 Q5_t 22、高周波スィッチ SW—TRx5の HEMTトランジスタ Q—t51、 Q— 152、接地スィツチ GSW— TRx5の HEMTトランジスタ Q5—t51、 Q5— 152、高周波スィッチ SW —TRxlの HEMTトランジスタ Q—trl l、 Q— trl2、接地スィッチ GSW— TRxlの H EMTトランジスタ Q5—trl l、 Q5— trl 2、共通受信高周波スィッチ SW— Qcomの HEMTトランジスタ Qcoml、 Qcom2とそれらのゲート抵抗も、図 8に示した HEMTトランジスタ Q— ti lとゲート抵抗 Rgl、 Rg2、 Rg3と同様に形成される。その結果、図 8 に示した本発明の 1つの実施形態によるアンテナスィッチ MMICは、 WCDMA方式で重要な相互変調歪および GSM方式で重要な高調波歪を低減することができる。

[0158] 《その他の実施形態》

以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなぐその要旨を逸脱しない範囲において種々変更可能であることは言うまでもなレ、。

[0159] 例えば、図 5のアンテナスィッチ MMIC (ANT— SW)の高周波スィッチで、一方の高周波スィッチ Qmと他方の高周波スィッチ Qnとを、 HEMTトランジスタから Nチャンネルのデプレッション型の絶縁ゲート MOSトランジスタに置換することができる。尚、この時には、共通の入出力端子 I/Oには、図 1のコントローラ集積回路 CNT ICから発生される 3· 8ボルトのバイアス電圧を供給する。図 1のコントローラ集積回路 CN T—ICに外部から 3ボルトの単一電源電圧が供給される場合には、 3ボルトの単一電源電圧を 3. 8ボルトのバイアス電圧に昇圧するチャージポンプ回路等の昇圧回路がコントローラ集積回路 CNT—IC内部に含まれている。

[0160] また、図 5の高周波スィッチで、高周波スィッチが ΗΕΜΤトランジスタである場合も絶縁ゲート MOSトランジスタである場合のいずれでも、 3ボルトの単一電源電圧をォン'オフ制御入力端子 Vctrl— m、 Vctrl— nのハイレベル電圧 4· 5ボルトに昇圧するチャージポンプ回路等の昇圧回路がコントローラ集積回路 CNT—IC内部に含まれている。

[0161] 更に、図 8で、図 6に示した本発明の 1つの実施形態によるアンテナスィッチ MMIC の高周波スィッチで、共通の入出力端子 I/Oに近接した入出力近接ゲート抵抗 Rg 1を 30Κ Ωの化合物半導体のメサ抵抗からタングステン、モリブデン等の高融点金属による電圧'電流特性で線形性に優れた金属薄膜抵抗に置換することもできる。また、入出力第 2近接ゲート抵抗 Rg2も、 20Κ Ωの化合物半導体のメサ抵抗から同様に電圧'電流特性で線形性に優れた金属薄膜抵抗に置換することもできる。

[0162] 図 9は、アンテナスィッチ MMICと高出力電力増幅器 HPA1、 HPA2とローパスフィルタ LPF1、 LPF2とを含む高出力電力増幅器モジュール HPA— MLの他の構成を示すブロック図である。

[0163] 同図において、アンテナスィッチ MMIC (ANT— SW)は GaAs化合物半導体集積回路のチップ chip2で構成され、図 6に示すような高周波スィッチ回路の構成となつている。このアンテナスィッチ MMICでは、制御信号 Rx4c、 Rx3c' Rx2cにより、共通の入出力端子 I/Oと送信端子 Txl、 Τχ2、受信端子 Rx2、 Rx3、 Rx4、送受信端子 TRxl、 TRx5のいずれかの端子の間で信号経路を確立して、受信動作 RXと送信動作 TXとのいずれかを行う。ベースバンド LSIからの 3ビットの制御信号 B. B— C ntに応答してアンテナスィッチ MMICを制御するための制御信号 Rx4c、Rx3c' R x2cを生成するコントローラ CNT—ICは、シリコン半導体集積回路のチップ chiplの内部に構成されている。シリコン半導体集積回路のチップ chiplのコントローラ CNT ICには、 3ボルトの単一電源電圧 Vddが供給されることより、制御信号 Rx4c、 Rx3 c 'Rx2cのハイレベル制御電圧 4· 5ボルトを生成する昇圧回路をコントローラ CNT —ICが含んでいる。

[0164] シリコン半導体集積回路のチップ chiplの高出力電力増幅器 HPA1、 HPA2の電力増幅トランジスタは、コントローラ CNT—ICの CMOSデバイスと同一プロセスで形成可能な LD (Lateral Diffbsed)構造のパワー MOSFETである。また、高出力電力増幅器 HPA1、 HPA2の最終段の電力増幅トランジスタは、 GaAs、 InGaAs, SiGe等の電力付加効率に優れた HBT (Hetero Bipolar Transistor)を使用することも可能である。

[0165] シリコン半導体集積回路のチップ chiplと GaAs化合物半導体集積回路のチップ c hip2とは、高出力電力増幅器モジュール HP A— MLための多層配線絶縁基板または複数の外部接続リードのタブの上に搭載されることができる。ローパスフィルタ LPF 1、 LPF2のコンデンサは、チップコンデンサが使用されることができる。ローパスフィノレタ LPF1、 LPF2のインダクタは、多層配線絶縁基板の内部の多層配線により形成されること力 Sでき、また複数の外部接続リードの一部を用いて形成されることができる

〇

[0166] また、上記の実施形態ではベースバンド信号処理 LSIとアプリケーションプロセッサとはそれぞれ別の半導体チップで構成されて!/、たが、別な実施形態ではアプリケーシヨンプロセッサがベースバンド信号処理 LSIの半導体チップに統合された統合ワンチップとされることができる。

[0167] 《代表的な実施の形態》

本願において開示される発明の別の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。

[0168] 〔1〕本発明の代表的な実施の形態に係る半導体集積回路は、 DCブースト回路（1 00)を含む。前記 DCブースト回路は、高周波入力端子（101)と、 DC制御入力端子 (103)と、 DC出力端子（104)とを含む。

[0169] 前記 DCブースト回路の前記高周波入力端子に高周波入力信号 (RFin)が供給され、前記 DC制御入力端子に DC制御電圧 (Vdc)が供給されことにより、前記 DC出力端子から DC出力電圧 (Vout)が生成される。

[0170] 前記 DCブースト回路は、第 1容量素子（106 ; C1)、第 2容量素子（110 ; C2)、第 1 ダイオード（108 ; D1)、第 2ダイオード（109 ; D2)、第 1抵抗素子（107 ;R1)、第 2抵抗素子（111； R2)を含む。前記第 1容量素子と前記第 1抵抗素子との直列接続の一方の端子には、前記高周波入力端子が接続される。前記直列接続の他方の端子は、前記第 1ダイオードの力ソードと前記第 2ダイオードのアノードとに接続されている。前記第 1ダイオードのアノードと前記第 2容量素子の一方の端子とは前記 DC制御入力端子に接続され、前記第 2ダイオードの力ソードと前記第 2容量素子の他方の端子とは前記第 2抵抗素子の一方の端子に接続されている。前記第 2抵抗素子の他方の端子は、前記 DC出力端子に接続されている。

[0171] 前記第 1ダイオードと前記第 2ダイオードと前記第 2容量素子とからなる閉ループの内部の前記第 1ダイォードの第 1直列抵抗 (rs 1 )の抵抗値と前記第 2ダイォードの第 2直列抵抗 (rs2)の抵抗値よりも、前記第 1抵抗素子の抵抗値は大きく設定されている（図 10参照)。

[0172] 前記実施の形態によれば、大きな抵抗値に設定された前記第 1抵抗素子により DC ブースト回路を高入力インピーダンスとすることができる。前記高周波入力端子に供給される前記高周波入力信号の負電圧振幅と正電圧振幅とにより生成される前記第 1ダイオードの第 1直列抵抗の電圧降下と前記第 2ダイオードの第 2直列抵抗の電圧降下とは、前記第 1抵抗素子の電圧降下よりも小さくなる。前記第 1ダイオードに印加される逆方向電圧と前記第 2ダイオードに印加される逆方向電圧とが小さくなり、内蔵の DCブースト回路の寿命および動作信頼性を向上した半導体集積回路を提供すること力 Sでさる。

[0173] 好適な実施の形態による半導体集積回路（300)は、信号入力端子（306)と信号出力端子（301)との間に接続された高周波スィッチ（320； Qsw)を更に含む。前記高周波スィッチの前記信号入力端子には高周波入力信号 (RFin)が供給され、前記高周波スィッチの制御入力端子には前記 DCブースト回路の前記 DC出力端子から生成される前記 DC出力電圧 (Vout)が供給される（図 12参照）。

[0174] 前記好適な実施の形態によれば、高周波スィッチと DCブースト回路とを内蔵する半導体集積回路の寿命および動作信頼性を向上することができる。

[0175] より好適な実施の形態による半導体集積回路では、前記高周波スィッチ（320)は電界効果トランジスタ（Qsw)を含む。前記高周波スィッチの前記制御入力端子としての前記電界効果トランジスタのゲートに高レベルの前記 DC出力電圧が供給されることにより、前記電界効果トランジスタは導通して前記高周波スィッチの前記信号入力端子に供給される前記高周波入力信号は前記信号出力端子に伝達される（図 12参昭）

[0176] 具体的な実施の形態による半導体集積回路では、前記高周波スィッチとしての前記電界効果トランジスタは、ドレイン 'ソース経路が前記高周波スィッチの前記信号入力端子と前記信号出力端子との間に直列接続された複数の電界効果トランジスタで構成されている

(図 12参照)。

[0177] 前記具体的な実施の形態によれば、直列接続された複数の電界効果トランジスタの個々のトランジスタの電圧が小さくなり、高調波歪みを低減することができる。

[0178] より具体的な実施の形態による半導体集積回路では、前記高周波スィッチとしての前記電界効果トランジスタは、化合物半導体チップに形成されたへテロ接合の HEM Tで構成されてレ、る（図 12参照）。

[0179] 前記より具体的な実施の形態によれば、前記高周波スィッチを低いオン抵抗とすることができ、信号損失を低減することができる。

[0180] 〔2〕別の観点による実施の形態に係る半導体集積回路（300)は、送受信アンテナ

(ANT)に接続可能な入出力端子（301)と、少なくとも 1個の受信信号出力端子（30 8)と、少なくとも 1個の送信信号入力端子（306)とを含む。前記入出力端子と前記受信信号出力端子との間には、受信用高周波スィッチ（304)が接続される。前記入出力端子と前記送信信号入力端子との間には、送信高周波スィッチ（302)が接続され

[0181] 前記受信用高周波スィッチの受信制御入力端子（312)には、受信制御電圧が供る。

[0182] 前記受信用高周波スィッチは、受信用電界効果トランジスタ（360)を含む。前記受信用高周波スィッチの前記受信用制御入力端子としての前記受信用電界効果トランジスタのゲートに、高レベルの前記受信制御電圧が供給される。それにより、前記受信用電界効果トランジスタは導通して、前記入出力端子に前記送受信アンテナから供給される受信高周波入力信号 (Rxl)が前記受信信号出力端子に伝達される。

[0183] 前記送信用高周波スィッチは、送信用電界効果トランジスタ（320)と DCブースト回路（330)とを含む。前記 DCブースト回路は、高周波入力端子と、 DC制御入力端子と、 DC出力端子とを含む。前記 DCブースト回路の前記高周波入力端子に送信高周波出力信号 (Txl)が供給され、前記 DC制御入力端子に DC制御電圧が供給されることにより、前記 DC出力端子から DC出力電圧が生成される。前記送信用高周波スィッチの送信用信号入力端子には前記送信高周波出力信号が供給され、前記送信用高周波スィッチの送信用信号出力端子は前記入出力端子（301)と接続される。前記送信用高周波スィッチの送信用制御入力端子としての前記送信用電界効果トランジスタのゲートに、前記 DCブースト回路の前記 DC出力端子からの高レベルの前記 DC出力電圧が供給される。それにより、前記送信用電界効果トランジスタは導通して、前記送信用高周波スィッチの前記送信用信号入力端子に供給される前記送信高周波出力信号は前記入出力端子に伝達される。

[0184] 前記 DCブースト回路は、高周波入力端子（101)と、 DC制御入力端子（103)と、 DC出力端子（104)とを含む。

[0185] 前記 DCブースト回路の前記高周波入力端子に高周波入力信号 (RFin)が供給され、前記 DC制御入力端子に DC制御電圧 (Vdc)が供給されことにより、前記 DC出力端子から DC出力電圧 (Vout)が生成される。

[0186] 前記 DCブースト回路は、第 1容量素子（106 ; C1)、第 2容量素子（110 ; C2)、第 1 ダイオード（108 ; D1)、第 2ダイオード（109 ; D2)、第 1抵抗素子（107 ;R1)、第 2抵抗素子（111； R2)を含む。前記第 1容量素子と前記第 1抵抗素子との直列接続の一方の端子には、前記高周波入力端子が接続される。前記直列接続の他方の端子は、前記第 1ダイオードの力ソードと前記第 2ダイオードのアノードとに接続されている。前記第 1ダイオードのアノードと前記第 2容量素子の一方の端子とは前記 DC制御入力端子に接続され、前記第 2ダイオードの力ソードと前記第 2容量素子の他方の端子とは前記第 2抵抗素子の一方の端子に接続されている。前記第 2抵抗素子の他方の端子は、前記 DC出力端子に接続されている。

[0187] 前記第 1ダイオードと前記第 2ダイオードと前記第 2容量素子とからなる閉ループの内部の前記第 1ダイォードの第 1直列抵抗 (rs 1 )の抵抗値と前記第 2ダイォードの第 2直列抵抗 (rs2)の抵抗値よりも、前記第 1抵抗素子の抵抗値は大きく設定されている（図 10参照)。

[0188] 〔3〕本発明の他の実施の形態に係る高周波モジュール (RF— ML)は、電力増幅器 (HPA1、 HPA2)と、アンテナスィッチ半導体集積回路 (ANT—SW)とを含む。前記電力増幅器は、高周波アナログ信号処理半導体集積回路 (RF— IC)から生成される高周波送信信号 (RF— Txl、 RF_Tx2)を増幅してアンテナ (ANT)へ供給する。前記アンテナスィッチ半導体集積回路は前記アンテナで受信される高周波受信信号 (RF— Rxl、 RF_Rx2)を前記高周波アナログ信号処理半導体集積回路に供給する一方、前記電力増幅器の出力信号を前記アンテナへ供給する。前記アンテナスィッチ半導体集積回路は、前記〔1〕に記載の半導体集積回路または前記〔2〕に記載の半導体集積回路である（図 17参照）。

[0189] 《実施の形態の説明》

次に、実施の形態について更に詳述する。以下、本発明を実施するための最良の形態を図面に基づいて詳細に説明する。なお、発明を実施するための最良の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。

[0190] 《 DCブースト回路》

図 10は、本発明の 1つの実施の形態による半導体集積回路に内蔵された DCブースト回路 100を示す回路図である。

[0191] 同図に示すように、 DCブースト回路 100は、容量素子 106 (C1)、 110 (C2)、抵抗素子 107 (R1)、 111 (R2)、ダイオード 108 (Dl)、 109 (D2)で構成されている。抵抗素子 107の抵抗値はアンテナのインピーダンス 50 Ωに比べて十分に大きい値 (例えば、 10Κ Ω )に設定されているので、 DCブースト回路 100の入力インピーダンスは 50 Ωに比べて十分に高い値となっている。従って、高周波信号入力端子 101に入力された高周波入力信号電力 RFinの大部分は、スィッチ素子に接続される高周波信号入力端子 102へ流れ、わずかな一部の電力が DCブースト回路 100に流入される。ダイォード 108の直列抵抗 rs 1とダイォード 109の直列抵抗 rs 2も数 Ω程度であり、抵抗素子 107の抵抗値 (例えば、 10Κ Ω )よりも十分低い。高周波信号入力端子 1 01に供給される高周波入力信号電力 RFinの負電圧振幅と正電圧振幅とにより生成されるダイオード 108の直列抵抗 rslの電圧降下とダイオード 109の直列抵抗 rs2の電圧降下とは、抵抗素子 107の電圧降下よりも小さくなる。ダイオード 108に印加される逆方向電圧とダイオード 109に印加される逆方向電圧とが小さくなり、 DCブースト回路 100の寿命および動作信頼性を向上することができる。尚、直列接続された容量素子 106と抵抗素子 107の接続順序は図 10に示した接続の順序でも良いし、順序を逆転させても良い。

[0192] DCブースト回路 100の動作は、以下のように説明される。

[0193] 最初に接続点 105での高周波信号の電圧振幅が負の時を考えると、ダイオード 10 8が順方向にバイアスされて導通状態となり、ダイオード 109が逆方向にバイアスされて非導通状態となる。この時に、容量素子 106に電流がダイオード 108を介して流れ込み、接続点 105に接続された容量素子 106の一方の端子が負電圧に充電され、ダイオード 108、 109に接続された容量素子 106の他方の端子が正電圧に充電される。次に、接続点 105での高周波信号の電圧振幅が正になる時を考えると、ダイォード 108が逆方向にバイアスされて非導通状態となり、ダイオード 109が順方向にバイァスされて導通状態となる。この時、容量素子 106の他方の端子に充電されていた正電荷は、ダイオード 109を介して容量素子 110に流れ込む。 DC制御電圧供給端子 103とダイオード 108との接続点に接続された容量素子 110の一方の端子が負電圧に充電され、ダイオード 109及び抵抗素子 111との接続点に接続された容量素子 110の他方の端子は正電圧に充電される。高周波信号の負電圧振幅に応答した容量素子 106の充電の動作と高周波信号の正電圧振幅に応答した容量素子 110の充電の動作とが繰り返され、容量素子 110が充電される。 DC制御電圧供給端子 103 に印加される DC制御電圧 Vdcと容量素子 110の両端の間の充電電位差 Vbの和によるが DC出力電圧 Voutが DCブースト回路の DC出力端子 104より出力されて、ァンテナスィッチ MMICの制御に用いられる。すなわち、 DC制御電圧供給端子 103 の DC制御電圧 Vdcより充電電位差 Vb分大きな DC出力電圧 Voutが DC出力端子 1 04から生成される。 DC制御電圧供給端子 103の DC制御電圧 Vdcが 3ボルトで、容量素子 110の両端の充電電位差 Vbが略 2ボルトの場合には、 DC出力端子 104から生成される DC出力電圧 Voutは略 5ボルトとなる。

ここで、図 10に示した本発明の 1つの実施の形態による半導体集積回路に内蔵された DCブースト回路 100の DC制御電圧供給端子 103に 3Vを印加して、 DC出力端子 104で約 5Vの DC出力電圧 Voutが出力される場合、ダイオード 108、 109の逆方向電圧の大きさを考えてみる。この場合、高周波入力端子 101の RF入力信号 RFi nが負電圧振幅の時には、略 1mAの RF信号電流が流れる。この電流は DC制御電圧供給端子 103からダイオード 108 (直列抵抗 rslを含む）と 10Κ Ωの抵抗素子 107 とを介して高周波入力端子 201に流入する。ダイオード 108 (直列抵抗 rslを含む）の両端には略 1ボルトの電圧降下が発生する。従って、ダイオード 108、 109の共通接続点に接続された抵抗素子 107の一方の端子の電圧は、 DC制御電圧供給端子 103の DC制御電圧 Vdc3ボルトよりもダイオード 108 (直列抵抗 rslを含む）の両端の略 1ボルトの電圧降下分低い略 2ボルトとなる。ダイオード 109の力ソードの電圧は DC出力端子 204の略 5ボルトの DC出力電圧 Voutに維持され、ダイオード 109のァノードには略 2ボルトの電圧が印加されている。その結果、ダイオード 109の両端の間には、略 3ボルトと極めて低い逆方向電圧が印加されることになる。高周波入力端子 101の RF入力信号 RFinが正電圧振幅の時には、略 1mAの RF信号電流が、高周波入力端子 101から容量素子 106と 10Κ Ωの抵抗素子 107とダイオード 109 (直列抵抗 rs2を含む）とを介して DC出力端子 104と DC制御電圧供給端子 103とに流入する。ダイオード 109 (直列抵抗 rs2を含む）の両端には、略 1ボルトの電圧降下が発生する。従って、ダイオード 108、 109の共通接続点に接続された抵抗素子 107の一方の端子の電圧は、 DC出力端子 104の略 5ボルトの DC出力電圧 Voutよりもダイオード 109 (直列抵抗 rs2を含む）の両端の略 1ボルトの電圧降下分高い略 6ボルトとなる。ダイオード 108のアノードの電圧は DC制御入力端子 203の DC制御電圧 Vdc 3ボルトに維持され、ダイオード 108、 109の共通接続点に接続された抵抗素子 107 の一方の端子の電圧は略 6ボルトの電圧となっている。その結果、ダイオード 108の両端の間には、略 3ボルトと極めて低い逆方向電圧が印加されることになる。このように、図 11に示した DCブースト回路と比較して、図 10に示した本発明の 1つの実施の形態による半導体集積回路に内蔵された DCブースト回路 100のダイオード 108、 1 09の逆方向電圧を遙かに低くすることが可能となる。従って、図 10に示した DCブースト回路 100の寿命および動作信頼性を著しく向上することが可能と

なる。

[0195] 《 DCブースト回路により駆動される高周波スィッチ》

図 12は、本発明の 1つの実施の形態による半導体集積回路 300に内蔵された DC ブースト回路（DCBC) 330と送信用高周波スィッチ回路 302を示す回路図である。同図に示すように、送信用高周波スィッチ回路 302は、高周波信号入力端子 306と高周波信号出力端子 301と制御入力端子 310とに接続されている。図 12の半導体集積回路 300に内蔵された DCブースト回路（DCBC) 330は、図 10に示した DCブ一スト回路 100と本質的に同一である。すなわち、図 12の DCブースト回路（DCBC) 330の回路図では、図 10のダイオード 108の直列抵抗 rslとダイオード 109の直列抵抗 rs2とに対応する直列抵抗は、ダイオード 333、 334は接続されていない。

[0196] し力、し、図 12のダイオード 333、 334も、数 Ω程度の直列抵抗を含むものである。

[0197] 従って、図 12の DCブースト回路（DCBC) 330は、図 10の DCブースト回路 100と同様に、 DC制御入力端子 310の DC制御電圧 Vdcより容量素子 211の両端の充電電圧 Vb分大きな DC出力電圧 Voutを抵抗素子 336 (R2)の他端から生成する。 DC 制御入力端子 310の DC制御電圧 Vdcが 3ボルトで、容量素子 335 (C2)の両端の充電電圧 Vbは略 2ボルトの場合には、抵抗素子 336 (R2)の他端から生成される DC 出力電圧 Voutは略 5ボルトとなる。図 12の半導体集積回路 300の高周波スィッチ（ Qsw) 320は、 DCブースト回路（DCBC) 330からの高レベルの DC出力電圧 Vout により駆動されて導通状態となる。導通状態の高周波スィッチ（Qsw) 320を介して、高周波信号入力端子 306に供給される高周波入力信号 RFinとしての RF送信信号 Txは、アンテナ ΑΝΤに接続される信号出力端子 301へ伝達される。 DCブースト回路（DCBC) 330からの高レベルの DC出力電圧 Voutにより高周波スィッチ（Qsw) 3 20のオン抵抗 Ronが低減されて、アンテナ ANTに接続される信号出力端子 301へ伝達される RF信号損失が低減されることができる。また、図 12では図示されていないが、アンテナ ANTに接続される信号出力端子 301は信号入出力端子としても機能して、信号出力端子 301には受信用高周波スィッチが接続される。送信動作モードでは、受信用高周波スィッチは非導通状態に制御され、送信用高周波スィッチ（Q sw) 320は導通状態に制御される。高周波スィッチ（Qsw) 320がオン状態に制御される際に、 DCブースト回路（DCBC) 330からの高レベルの DC出力電圧 Voutにより信号入出力端子 301の電圧も高レベルとなる。この時に、図示されていない受信用高周波スィッチのゲートの DC制御入力端子には低レベルの DC制御電圧が印加され、受信用高周波スィッチは非導通状態となる。受信用高周波スィッチのソース'ドレインの高レベルの電圧とゲートの低レベルの DC制御電圧とによって、受信用高周波スィッチの FETのゲート'ソース間電圧は深い逆方向バイアス電圧となる。受信用高周波スィッチの FETのゲート'ソース間電圧が浅い逆方向バイアス電圧の場合には、送信用高周波スィッチから伝達される RF送信信号により駆動される受信用高周波スイッチの FETのゲート容量の容量値の変化が大きくなる。受信用高周波スィッチの F ETのゲート容量の容量の大きな変化は、アンテナスィッチの大きな高調波歪みの原因となる。図 12に示した半導体集積回路 300では、 DCブースト回路 (DCBC) 33 0からの高レベルの DC出力電圧 Voutにより、受信用高周波スィッチの FETのゲート •ソース間電圧は深い逆方向バイアス電圧となる。受信用高周波スィッチの FETのゲート容量の容量の変化を小さくでき、アンテナスィッチの高調波歪みを低減すること力 Sできる。

図 12に示した半導体集積回路 300では、送信用高周波スィッチ（Qsw) 320は、高周波信号入力端子 306と信号出力端子 301との間にドレイン 'ソース経路が直列接続された複数の電界効果トランジスタ（FET) 320A、 320B、 320C、 320Dにより構成されている。直列接続された複数の電界効果トランジスタ（FET) 320A、 320B、 3 20C、 320Dの個々の FETの電圧が小さくなり、アンテナスィッチの高調波歪みを低減すること力できる。 FET320A、 320B、 320C、 320Dのドレイン 'ソース間に高抵抗の抵抗素子 322A、 322B、 322C、 322D力 S接続され、個々の FETのドレイン 'ソースは直流的に略同一の電位に維持されることができる。略同一の電位に維持された個々の FETのドレイン.ソース電圧を基準とした FET320A、 320B、 320C、 320 Dのゲー卜電圧の高-低により、 FET320A、 320B、 320C、 320Dの才ン '才フカ決定される。また、 FET320A, 320B、 320C、 320Dのゲートには抵抗素子 321A、 3 21B、 321C、 321Dを介して、 DCブースト回路（DCBC) 330からの DC出力電圧 V out力供給される。更に、 FET320A、 320B、 320C、 320Dのゲートに (ま抵抗素子 323を介して、 DC制御入力端子 310の DC制御電圧 Vdcが供給される。尚、 FET3 20A、 320B、 320C、 320Dとしては、低いオン抵抗を持つヘテロ接合構造の HEM Tが使用されている。尚、 HEMTは、 High Electron Mobility Transistorの略である。

[0199] 図 13は、図 10と図 12とに示した本発明の 1つの実施の形態による半導体集積回路に内蔵された送信用高周波スィッチ回路を駆動する DCブースト回路の高周波等価回路を示す回路図である。抵抗素子 107の抵抗値を Rl、ダイオード 108、 109の等価インピーダンスを各々 Zl、 Z2とする。ダイオード 108、 109の一方の等価インピ一ダンスが他方の等価インピーダンスよりも十分大きくなる。従って、 Z1 < < Z2とすると、入力インピーダンス Zinlは、

Zinl =Rl + (Z1||Z2)

= R1 + Z1 …（数 1)

となる。

[0200] 同様に、図 14は、図 11に示した本発明に先立って本発明者等により検討された D Cブースト回路の高周波等価回路を示す回路図である。抵抗素子 207、 208の抵抗値を等しい R11とし、ダイオード 209、 210の等価インピーダンスを各々 Zl、 Z2とする。ダイオード 209、 210の一方の等価インピーダンスが他方の等価インピーダンスよりも十分大きくなる。従って、 Z1 < < Z2とすると、入力インピーダンス Zin2は、

Zin2= (Rl l + Zl) || (Rl l + Z2)

= (R11 + Z1) · (Rl l + Z2) / (2 -Rl l + Z2) …（数 2) となる。

[0201] DCブースト回路での昇圧により生成される DC出力電圧のレベルは、 DCブースト回路に供給される高周波入力信号 RFinの入力電力で決定される。すなわち、図 10 と図 11に示した DCブースト回路は、互いに入力インピーダンスが等し!/、時に同じレベルの DC出力電圧 Voutを生成する。（数 1)と（数 2)より、図 10と図 11の DCブースト回路は等しいレベルの DC出力電圧 Voutを生成するためには、 R1〉R11である必要がある。発明者らによるシミュレーション結果では、等しいレベルの DC出力電圧 Voutは、 R1 0. 7 'R11の時に生成されることが判明した。また DCブースト回路の昇圧動作では、抵抗素子 107、 207、 208を介して容量素子 106、 110、 206、 211 カ充電 '放電される。 GSM850、 GSM900、 DCS1800、 PCS 1900等のマノレチノンドの送受信を可能とする携帯電話では、搭載されるアンテナスィッチの複数の高周波スィッチを高速で非導通 '導通に駆動する必要がある。そのためには、 DCブースト回路の入力インピーダンスを有る程度低くする必要がある。図 10に示す本発明の 1 つの実施の形態による DCブースト回路は、有る程度低い入力インピーダンスを比較的低い抵抗値 R1の抵抗素子 107により実現することができる。比較的低い抵抗値 R 1の抵抗素子 107は、半導体チップ上で小さなチップ専有面積で形成される。従って、図 10に示す本発明の 1つの実施の形態による DCブースト回路を採用することにより、アンテナスィッチ MMICのチップ面積を低減することが可能となる。図 15は、本発明の他の 1つの実施の形態によるアンテナスィッチマイクロウエーブモノリシック半導体集積回路（MMIC) 300を示す回路図である。

図 15に示したアンテナスィッチ MMIC (300)は共通の入出力端子 I/O (301)と送信端子 Txl (306)、 Tx2 (307)、受信端子 Rxl (308)、 Rx2 (309)の!/、ずれ力、の端子の間で信号経路を確立して、受信動作 RXと送信動作 TXとの!/、ずれかを行う。このアンテナスィッチ MMIC (300)は受信動作 RXと送信動作 TXとの!/、ずれかのために確立した信号経路以外の信号経路のインピーダンスを極めて高い値に設定することで、必要なアイソレーションを得るものである。アンテナスィッチの分野では、共通の入出力端子 1/0 (301)はシングルポール（Single Pole)と呼ばれる。このシングルポール I/O (301)と送信端子 Txl (306)、 Tx2 (307)、受信端子 Rxl (308)、 R x2 (309)間の合計 4個の信号経路は、 4スロー（4 throw)と呼ばれる。従って、図 15 のアンテナスィッチ MMIC (300)は、シングルポール 4スロー（SP4T ; Single Pole 4 throw)型のスィッチである。

[0204] アンテナスィッチ MMIC (300)は、 4個の高周波スィッチ 302、 303、 304、 305を含む。第 1送信スィッチ 302は共通の入出力端子 I/O (301)と第 1送信端子 Txl (3 06)との間を接続することにより、第 1送信端子 Txl (306)から共通の入出力端子 1/ O (301)への第 1送信信号の経路を確立する。第 2送信スィッチ 303は共通の入出力端子 I/O (301)と第 2送信端子 Tx2 (307)との間を接続することにより、第 2送信端子 Τχ2 (307)から共通の入出力端子 I/O (301)への第 2送信信号の経路を確立する。第 1受信スィッチ 304は共通の入出力端子 I/O (301)と第 1受信端子 Rxl (3 08)との間を接続することにより、共通の入出力端子 1/0 (301)から第 1受信端子 R xl (308)への第 1受信信号の経路を確立する。第 2受信スィッチ 305は共通の入出力端子 I/O (301)と第 2受信端子 Rx2 (309)との間を接続することにより、共通の入出力端子 I/O (301)から第 2受信端子 Rx2 (309)への第 2受信信号の経路を確立する。尚、 4個の高周波スィッチ 302、 303、 304、 305を構成する高周波スィッチ FE T320、 340、 360、 370としては、低いオン抵抗を持つヘテロ接合構造の ΗΕΜΤ力 S 使用されている。

[0205] 共通の入出力端子 301には送受信アンテナ ΑΝΤが接続され、第 1送信端子 Txl ( 306)には第 1電力増幅器が第 1ローパスフィルタを介して接続され（図示せず）、第 2 送信端子 Tx2 (307)には図示されてない第 2電力増幅器が第 2ローパスフィルタを介して接続されることができる（図示せず)。第 1受信端子 Rxl (308)には第 1低雑音増幅器が第 1表面弾性波フィルタを介して接続され（図示せず）、第 2受信端子 Rx2 ( 309)には第 2低雑音増幅器が第 2表面弾性波フィルタを介して接続されることができる（図示せず)。

[0206] 第 1送信スィッチ 302は、共通の入出力端子 I/O (301)と第 1送信端子 Txl (306 )との間に直列接続された第 1送信 FET320A—320Dを含んでいる。各 FETのソース 'ドレイン間には抵抗素子 322A. 322Dが接続されている。各ゲートは抵抗素子 3 21A' 321Dの一端に接続され、抵抗素子 321A' 321Dの他端は抵抗素子 323 を介して第 1送信 DC制御端子 310に接続される。また、第 1送信スィッチ 302は、第 1容量素子 331、第 2容量素子 335、第 1抵抗素子 332、第 2抵抗素子 336、第 1ダイオード 333、第 2ダイオード 334で構成された第 1送信 DCブースト回路 330を含んでいる。第 1抵抗素子 332、第 2抵抗素子 336の抵抗値は、第 1ダイオード 333の直列抵抗成分と第 2ダイオード 334の直列抵抗成分の抵抗値よりも十分大きな値に設定されている。第 1送信スィッチ 302の第 1送信 DCブースト回路 330には、第 1送信端子 Txl (306)から第 1送信 RF信号が供給され第 1送信 DC制御端子 310に第 1送信 DC制御電圧が供給される。それにより、図 15の第 1送信スィッチ 302の第 1送信 DC ブースト回路 330は、図 10に示した DCブースト回路 100と本質的に同一の昇圧動作を実行する。

[0207] 第 2送信スィッチ 303は、共通の入出力端子 I/O (301)と第 2送信端子 Tx2 (307 )との間に直列接続された第 2送信 FET340A' 340Dを含んでいる。各 FETのソース 'ドレイン間には抵抗素子 342A. 342Dが接続されている。各ゲートは抵抗素子 3 41A' 341Dの一端に接続され、抵抗素子 341A' 341Dの他端は抵抗素子 343 を介して第 2送信 DC制御端子 311に接続される。また、第 1送信スィッチ 303は、第 1容量素子 351、第 2容量素子 355、第 1抵抗素子 352、第 2抵抗素子 356、第 1ダイオード 353、第 2ダイオード 354で構成された第 2送信 DCブースト回路 350を含んでいる。第 1抵抗素子 352、第 2抵抗素子 356の抵抗値は、第 1ダイオード 353の直列抵抗成分と第 2ダイオード 354の直列抵抗成分の抵抗値よりも十分大きな値に設定されている。第 2送信スィッチ 303の第 2送信 DCブースト回路 350には、第 2送信端子 Tx2 (307)から第 2送信 RF信号が供給され第 2送信 DC制御端子 311に第 2送信 DC制御電圧が供給される。それにより、図 15の第 2送信スィッチ 303の第 2送信 DC ブースト回路 350は、図 10に示した DCブースト回路 100と本質的に同一の昇圧動作を実行する。

[0208] 第 1受信スィッチ 304は、共通の入出力端子 I/O (301)と第 1受信端子 Rxl (308 )との間に直列接続された第 1受信 FET360A' 360Dを含んでいる。各 FETのソース 'ドレイン間には抵抗素子 362A. 362Dが接続されている。各ゲートは抵抗素子 3 61A' 361Dの一端に接続され、抵抗素子 361A' 361Dの他端は抵抗素子 363 を介して第 1受信 DC制御端子 312に接続されている。

[0209] 第 2受信スィッチ 305は、共通の入出力端子 I/O (301)と第 2受信端子 Rx2 (309 )との間に直列接続された第 2受信 FET370A' 370Dを含んでいる。各 FETのソース 'ドレイン間には抵抗素子 372A. 372Dが接続されている。各ゲートは抵抗素子 3 71A' 371Dの一端に接続され、抵抗素子 371A' 371Dの他端は抵抗素子 373 を介して第 2受信 DC制御端子 313に接続されている。また、受信状態で送受信アンテナ ANTから共通の入出力端子 I/O (301)に供給される第 1RF受信信号の電力レベルは、送信状態で RF電力増幅器から送受信アンテナ ANT供給される RF送信信号の電力レベルと比較すると極めて小さい。従って、第 1受信スィッチ 304や第 2 受信スィッチ 305の内部に第 1送信スィッチ 302の第 1送信 DCブースト回路 330や第 2送信スィッチ 303の第 2送信 DCブースト回路 350のような受信 DCブースト回路を配置しても、受信 DCブースト回路の昇圧機能は極めて低い。この理由から、第 1 受信スィッチ 304や第 2受信スィッチ 305の内部には、受信用の DCブースト回路が配置されていない。

図 15のアンテナスィッチ MMIC (300)の第 1送信スィッチ 302の第 1送信 FET32 0A. 320Dは、第 1送信 DCブースト回路 330からの高レベルの DC出力電圧により駆動されて導通状態となる。導通状態の第 1送信 FET320A—320Dを介して、第 1 送信端子 Txl (306)に供給される第 1送信 RF信号はアンテナ ANTに接続される共通の入出力端子 I/O (301)へ伝達される。第 1送信 DCブースト回路 330からの高レベルの DC出力電圧により第 1送信スィッチ 302の第 1送信 FET320A .320Dのオン抵抗 Ronが低減されて、アンテナ ANTに接続される共通の入出力端子 I/O (3 01)へ伝達される RF信号損失が低減されることができる。また、第 1送信 DCブースト回路 330からの高レベルの DC出力電圧により第 1送信スィッチ 302の第 1送信 FET 320A .320Dがオン状態に制御される際に、高レベルの DC出力電圧により共通の入出力端子 I/O (301)の電圧も高レベルとなる。この時に、第 2送信スィッチ 303の第 2送信 DC制御端子 311の第 2送信 DC制御電圧と、第 1受信スィッチ 304の第 1受信 DC制御端子 312の第 1受信 DC制御電圧と、第 2受信スィッチ 305の第 2受信 DC 制御端子 313の第 2受信 DC制御電圧とは、低レベルの DC制御電圧となっている。従って、第 2送信スィッチ 303の第 2送信 FET340A- 340Dと、第 1受信スィッチ 30 4の第 1受信 FET360A- - -360Dと、第 2受信スィッチ 305の第 2受信 FET370A- - -3 70Dとは、非導通状態となる。また、高レベルの DC出力電圧により、非導通状態の第 2送信 FET340A- - -340D、第 1受信 FET360A- 360D、第 2受信 FET370A- - - 370Dの各 FETのゲート'ソース間電圧は深い逆方向バイアス電圧となる。これらの F ETのゲート容量の容量値の変化を小さくでき、アンテナスィッチの高調波歪みを低減すること力 Sでさる。

[0211] また、図 15のアンテナスィッチ MMIC (300)の第 2送信スィッチ 303の第 2送信 FE T340A .340Dが第 2送信 DCブースト回路 350からの高レベルの DC出力電圧により駆動されて導通状態となる場合には、第 1送信スィッチ 302の第 1送信 FET320 A-— 320Dと、第 1受信スィッチ 304の第 1受信 FET360A-— 360Dと、第 2受信スィツチ 305の第 2受信 FET370A—370Dとは、非導通状態となる。また、非導通状態の第 1送信 FET320A- - '320D、第 1受信 FET360A- - '360D、第 2受信 FET370A •••370Dの各 FETのゲート'ソース間電圧は深い逆方向バイアス電圧となる。これらの FETのゲート容量の容量値の変化を小さくでき、アンテナスィッチの高調波歪みを低減すること力 Sでさる。

[0212] 以上のように SP4T型のアンテナスィッチ MMIC (300)は構成される力図 15の内部の抵抗素子は化合物半導体のメサ抵抗や金属薄膜抵抗を用い、図 15の内部の容量素子は MIM (Metal Insulator Metal)容量を用いることができる。しかしながら、図 15の内部の抵抗素子および容量素子はこれらに限定されるものではなぐ他の製造方法で製造される抵抗素子および容量素子に変更可能であることは言うまでもない。

[0213] 《DCブースト回路のデバイス構造》

図 16は、図 15に示した本発明の 1つの実施の形態によるアンテナスィッチ MMIC ( 300)の第 1送信スィッチ 302の第 1送信 DCブースト回路 330や第 2送信スィッチ 30 3の第 2送信 DCブースト回路 350のデバイス構造を示す平面図である。

[0214] 同図に示すように DCブースト回路の高周波入力端子 401 (Tx)は、第 1容量素子 C1の一端に接続されている。第 1容量素子 C1は、下層の第 1層配線の金属層 404 と上層の第 2層配線の金属層 405と層間絶縁層との ΜΙΜ容量で構成されている。金属層 404は接続点 406を経由して第 1抵抗素子 R1を形成する抵抗 407の一端に接続され、抵抗 407の他端は接続点 408を経由して金属層 409に接続されている。金属層 409には、第 1ダイオード D1の力ソードと第 2ダイオード D2のアノードとが接続されている。第 1ダイオード D1は、ソース電極 411 (S)、ドレイン電極 412 (D)、ゲート電極 413 (G)を持つ FET (410)で形成される。 FET (410)のソース電極 411 (S)とドレイン電極 412 (D)とは、金属層 409により短絡されている。 FET (410)のゲート電極 410 (G)とソース電極 411 (S)と力ショットキーダイオード（D1)のアノードとカソードとなる。力ソードとしてのソース電極 411 (S)とドレイン電極 412 (D)は金属層 409に接続され、アノードとしてのゲート電極 413 (G)は金属層 420に接続され、金属層 42 0は DC制御電圧 Vdcが供給される DC制御入力端子 402に接続されている。同様に、第 2ダイオード D2は、ソース電極 415 (S)、ドレイン電極 416 (D)、ゲート電極 417 ( G)を持つ FET (414)で形成される。 FET (414)のソース電極 415 (S)とドレイン電極 416 (D)とは、金属層 418により短絡されている。 FET (414)のゲート電極 417 (G )とソース電極 415 (S)とが、ショットキーダイオード（D2)のアノードと力ソードとなる。

FET (414)のゲート電極 417 (G)は金属層 409に接続され、ソース電極 415 (S)とドレイン電極 416 (D)は金属層 418により短絡されている。 FET (414)のゲート電極 4 17 (G)とソース電極 415 (S)と力ショットキーダイオード（D2)のアノードと力ソードとなる。アノードとしてのゲート電極 417 (G)は金属層 409に接続され、力ソードとしてのソース電極 415 (S)とドレイン電極 416 (D)は金属層 418に接続されている。金属層 418は接続点 419を経由して第 2容量素子 C2の一端に接続されている。第 2容量素子 C2は、下層の第 1層配線の金属層 421と上層の第 2層配線の金属層 420と層間絶縁層との MIM容量で構成されている。下層の第 1層配線の金属層 421は、接続点 422を経由して第 2抵抗素子 R2を形成する抵抗 423の一端に接続され、抵抗 4 23の他端は接続点 424を経由して DC出力電圧 Voutが生成される DC出力端子 40 3に接続されている。ショットキーダイオード Dl、 D2を形成する FET410、 414は、図 15の 4個の高周波スィッチ 302、 303、 304、 305を構成する高周波スィッチ FET 320、 340、 360、 370の HEMTと同一構造で、また、同一製造プロセスで製造すること力 Sでさる。

《高周波モジュール》図 17は、本発明の 1つの実施の形態によるアンテナスィッチ MMICを内蔵した高周波モジュールと高周波アナログ信号処理半導体集積回路とベースバンド信号処理 LSIとを搭載した携帯電話の構成を示すブロック図である。

[0216] 同図に示された高周波モジユーノレ RF— MLは、図 15に示したアンテナスィッチマイク口ウェーブモノリシック半導体集積回路 (ANT—SW)と RF電力増幅器 HPA1、 HPA2とローパスフィルタ LPF1、 LPF2とコントローラ集積回路（CNT— IC)とを含んでいる。携帯電話の送受信用アンテナ ANTには、高周波モジュール RF— MLのァンテナスィッチ MMIC (ANT_SW)の共通の入出力端子 I/Oが接続されて!/、る。ベースバンド信号処理 LSI (BB— LSI)からの制御信号 B. B— Cntは、高周波アナログ信号処理半導体集積回路 (RF— IC) (以下 RFIC)を経由して高周波モジュール (RF—MUのコントローラ集積回路（CNT—IC)に供給される。送受信用アンテナ A NTから共通の入出力端子 I/Oへの高周波信号の流れは携帯電話の受信動作 RX となり、共通の入出力端子 I/Oから送受信用アンテナ ANTへの高周波信号の流れは携帯電話の送信動作 TXとなる。

[0217] RFIC (RF— IC)はベースバンド信号処理 LSI (BB— LSI)からの送信ベースバンド信号 Tx— BBSを高周波送信信号に周波数アップコンバージョンを行!/ヽ、逆に送受信用アンテナ ANTで受信された高周波受信信号を受信ベースバンド信号 Rx—BB Sに周波数ダウンコンバージョンを行いベースバンド信号処理 LSI (BB— LSI)に供給する。

[0218] 高周波モジュール RF— MLのアンテナスィッチ MMIC (ANT_SW)は共通の入出力端子 I/Oと送信端子 Txl、 Τχ2、受信端子 Rxl、 Rx2のいずれかの端子の間で信号経路を確立して、受信動作 RXと送信動作 TXとのいずれかを行う。このアンテナスイッチ MMIC (ANT_SW)は受信動作 RXと送信動作 TXとの!/ヽずれかのために確立した信号経路以外の信号経路のインピーダンスを極めて高い値に設定することで、必要なアイソレーションが得られるものである。

[0219] 尚、ベースバンド信号処理 LSI (BB— LSI)は図示されていない外部不揮発性メモリと図示されて!/、な!/、アプリケーションプロセッサとに接続されて!/、る。アプリケーションプロセッサは、図示されてレ、なレ、液晶表示装置と図示されて!/、な!/、キー入力装置とに接続され、汎用プログラムやゲームを含む種々のアプリケーションプログラムを実行することカできる。携帯電話等のモパイル機器のブートプログラム（起動ィニシャラィズプログラム）、オペレーティングシステムプログラム（OS)、ベースバンド信号処理 LSIの内部のディジタルシグナルプロセッサ（DSP)による GSM方式等の受信べ一スバンド信号に関する位相復調と送信ベースバンド信号に関する位相変調のためのプログラム、種々のアプリケーションプログラムは、外部不揮発性メモリに格納されること力 Sできる。

[0220] ベースバンド信号処理 LSI (BB— LSI)からの送信ベースバンド信号 Tx— BBSが GSM850または GSM900の送信周波数バンドに周波数アップコンバージョンされるべき場合を想定する。尚、 GSM850の RF送信信号の周波数は 824MHz〜849M Hzであり、 GSM900の RF送信信号の周波数は 880MHz〜915MHzである。この場合には、 RFICの送信信号処理ユニット Tx— SPUは送信ベースバンド信号 Tx— BBSからこの送信周波数バンドへの周波数アップコンバージョンを行って、高周波送信信号 RF— Txlが生成される。この送信周波数バンドの高周波送信信号 RF—Tx 1は、高周波モジュール RF— MLの RF高出力電力増幅器 HPA1で電力増幅され、口一パスフィルタ LPF 1を経由してアンテナスィッチ MMIC (ANT_SW)の送信端子 Txlに供給される。送信端子 Txlに供給された GSM850または GSM900の高周波送信信号 RF— Txlは、共通の入出力端子 I/Oを介して送受信用アンテナ ANT カゝら送信されること力でさる。

[0221] 送受信用アンテナ ANTで受信された GSM850または GSM900の高周波受信信号 RF— Rxlは、アンテナスィッチ MMIC (ANT— SW)の共通の入出力端子 I/O に供給される。尚、 GSM850の RF受信信号の周波数は 869MHz〜894MHzであり、 GSM900の RF受信信号の周波数は 925MHz〜960MHzである。アンテナスィツチ MMIC (ANT_SW)の受信端子 Rxlから得られるこの受信周波数バンドの高周波受信信号 RF— Rxlは表面弾性波フィルタ SAW1を介して RFIC (RF— IC)の低雑音増幅器 LNA1で増幅され、その後、受信信号処理ユニット Rx— SPUに供給される。受信信号処理ユニット Rx— SPUでは、 GSMの高周波受信信号 GSM— Rx 力、ら受信ベースバンド信号 Rx BBSへの周波数ダウンコンバージョンが行われる。 [0222] GSM850または GSM900の送受信モードでは、アンテナスィッチ MMIC (ANT _SW)は制御信号 B. B— Cntに応答して共通の入出力端子 I/Oと送信端子 Txl との接続による高周波送信信号 RF—Txlの送信と共通の入出力端子 I/Oとの受信端子 Rxlとの接続による高周波受信信号 RF—Rxlの受信とを時分割で行う。

[0223] ベースバンド信号処理 LSI (BB— LSI)からの送信ベースバンド信号 Tx— BBSが DCS1800または PCS1900の送信周波数バンドに周波数アップコンバージョンされるべき場合を想定する。尚、 DCS1800の RF送信信号の周波数は 1710MHz〜17 80MHzであり、 PCS 1900の RF送信信号の周波数は 1850MHz〜 910MHzである。この場合には、 RFICの送信信号処理ユニット Tx— SPUは送信ベースバンド信号 Tx— BBSをこの送信周波数バンドへの周波数アップコンバージョンを行って、この送信周波数バンドの高周波送信信号 RF—Tx2が生成される。この送信周波数バンドの高周波送信信号 RF— Tx2は、高周波モジュール RF— MLの RF高出力電力増幅器 HPA2で電力増幅され、ローパスフィルタ LPF2を経由してアンテナスイツチ MMIC (ANT_SW)の送信端子 Tx2に供給される。送信端子 Τχ2に供給された DCS 1800または PCS 1900の高周波送信信号 RF—Tx2は、共通の入出力端子 I /〇を介して送受信用アンテナ ANTから送信されることができる。

[0224] 送受信用アンテナ ANTで受信された DCS 1800または PCS 1900の高周波受信信号 RF— Rx2は、アンテナスィッチ MMIC (ANT_SW)の共通の入出力端子 1/ Oに供給される。尚、 DCS1800の RF受信信号の周波数は 1805MHz〜； 180MHz であり、 PCS 1900の RF受信信号の周波数は 1930MHz〜； 1990MHzである。アンテナスィッチ MMIC (ANT—SW)の受信端子 Rx2から得られる DCS 1800または P CS 1900の高周波受信信号 RF— Rx2は表面弾性波フィルタ SAW2を介して RFIC (RF— IC)の低雑音増幅器 LNA2で増幅され、その後、受信信号処理ユニット Rx— SPUに供給される。受信信号処理ユニット Rx— SPUでは、 DCS 1800または PCS 1 900の高周波受信信号 RF—Rx2から受信ベースバンド信号 Rx— BBSへの周波数ダウンコンバージョンが行われる。

[0225] DCS 1800または PCS 1900の送受信モードでは、アンテナスィッチ MMIC (ANT

SW)は制御信号 B. B Cntに応答して共通の入出力端子 I/Oと送信端子 Tx2 との接続による高周波送信信号 RF—Tx2の送信と共通の入出力端子 I/Oとの受信端子 Rx2との接続による高周波受信信号 RF—Rx2の受信とを時分割で行う。以上本発明者によってなされた発明を実施の形態に基づいて具体的に説明した力本発明はそれに限定されるものではなぐその要旨を逸脱しない範囲において種々変更可能であることは言うまでもな!/、。

[0226] 例えば、図 15のアンテナスィッチ MMIC (300)の高周波スィッチで、高周波スイツチ 320、 340、 360、 370を、 HEMTトランジスタ力、ら Nチャンネノレのデプレッション型の絶縁ゲート MOSトランジスタに置換することができる。尚、この時には、共通の入出力端子 I/Oには、図 17のコントローラ集積回路 CNT—ICから発生される略 4ボルトのバイアス電圧を供給する。図 17のコントローラ集積回路 CNT—ICに外部から 3ボノレトの単一電源電圧が供給される場合には、 3ボルトの単一電源電圧を略 4ボルトのノィァス電圧に昇圧するチャージポンプ回路等の昇圧回路がコントローラ集積回路 CNT— IC内部に含まれて!/、る。

Hzの RF送信信号の送信と WCDMAの 2110^ ^½〜2170^/[^½の1¾^受信信号の受信とを切り換えることも可能である。

[0228] また、上記の実施形態ではベースバンド信号処理 LSIとアプリケーションプロセッサとはそれぞれ別の半導体チップで構成されて!/、たが、別な実施形態ではアプリケーシヨンプロセッサがベースバンド信号処理 LSIの半導体チップに統合された統合ワンチップとされることができる。

産業上の利用可能性

[0229] 本発明によれば、 RF通信端末装置に搭載されるアンテナスィッチにおいて WCD MA方式で重要な相互変調歪または GSM方式で重要な高調波歪を低減することができる。

[0230] また、本発明によれば、内蔵の DCブースト回路の寿命および動作信頼性を向上した半導体集積回路を提供することができる。

Claims

請求の範囲

[1] 複数の高周波スィッチを含み、

前記複数の高周波スィッチの一方の高周波スィッチの一端と前記複数の高周波スイッチの他方の高周波スィッチの一端とは共通の入出力端子に接続され、前記共通の入出力端子は無線周波数通信端末機器のアンテナと接続可能にされ、

前記一方の高周波スィッチの他端には所定の通信方式による RF送信信号と RF受信信号とが供給可能にされ、前記他方の高周波スィッチの他端には前記 RF送信信号と前記 RF受信信号と異なる他の RF送信信号と他の RF受信信号との少なくともいずれか一方が供給可能にされ、

前記一方の高周波スィッチは直列接続された複数の電界効果トランジスタを含み、前記他方の高周波スィッチは直列接続された他の複数の電界効果トランジスタを含み、

前記一方の高周波スィッチの前記複数の電界効果トランジスタの複数のゲートには前記一方の高周波スィッチのオン'オフ制御のための制御電圧が供給可能にされ、前記他方の高周波スィッチの前記他の複数の電界効果トランジスタの他の複数のゲ一トには前記他方の高周波スィッチのオン'オフ制御のための他の制御電圧が供給可能にされ、

前記一方の高周波スィッチの前記複数の電界効果トランジスタの前記複数のゲートと前記制御電圧が供給される制御端子との間には複数の抵抗が接続され、前記他方の高周波スィッチの前記他の複数の電界効果トランジスタの前記他の複数のゲートと前記他の制御電圧が供給される他の制御端子との間には他の複数の抵抗が接続され、

前記他方の高周波スィッチで前記他の複数の電界効果トランジスタのうちの前記共通の入出力端子に最も近接した入出力近接電界効果トランジスタのゲートと前記他の制御端子との間の入出力近接抵抗は、第 1の電圧'電流特性を持ち、

前記他方の高周波スィッチで前記入出力近接電界効果トランジスタと前記他の複数の電界効果トランジスタのうちの前記他方の高周波スィッチの前記他端に最も近接した他端近接電界効果トランジスタとの間の中間部の中間部電界効果トランジスタのゲートと前記他の制御端子との間の中間部抵抗は、第 2の電圧'電流特性を持ち、前記他方の高周波スィッチで前記入出力近接抵抗の前記第 1の電圧 ·電流特性の線形性は前記中間部抵抗の前記第 2の電圧 ·電流特性の線形性よりも高く設定されていることを特徴とする半導体集積回路。

[2] 前記他方の高周波スィッチで前記入出力近接抵抗が第一の半導体層からなり、前記中間部抵抗が前記第一の半導体層より単位面積当りの抵抗率の大きい第二の半導体層からなることを特徴とする請求項 1に記載の半導体集積回路。

[3] 前記他方の高周波スィッチで前記入出力近接抵抗が金属層からなり、前記中間部抵抗が半導体層からなることを特徴とする請求項 1に記載の半導体集積回路。

[4] 前記他方の高周波スィッチで前記他の複数の電界効果トランジスタのうちの前記他方の高周波スィッチの前記他端に最も近接した前記他端近接電界効果トランジスタのゲートと前記他の制御端子との間の他端近接抵抗は、第 3の電圧 ·電流特性を持ち、

前記他方の高周波スィッチで前記他端近接抵抗の前記第 3の電圧 ·電流特性の線形性は前記中間部抵抗の前記第 2の電圧 ·電流特性の前記線形性よりも高く設定されて!/、ることを特徴とする請求項 1に記載の半導体集積回路。

[5] 前記入出力近接抵抗の抵抗値は前記中間部抵抗の抵抗値よりも大きく設定され、前記他端近接抵抗の抵抗値は前記中間部抵抗の抵抗値よりも大きく設定されていることを特徴とする請求項 4に記載の半導体集積回路。

[6] 前記他方の高周波スィッチで前記他の複数の電界効果トランジスタのうちの前記入出力近接電界効果トランジスタの次に前記共通の入出力端子に近接した入出力第 2 近接電界効果トランジスタのゲートと前記入出力近接電界効果トランジスタの前記ゲートとの間に第 1抵抗が接続され、前記入出力第 2近接電界効果トランジスタの前記ゲートと前記中間部電界効果トランジスタの前記ゲートとの間に第 2抵抗が接続され、前記中間部電界効果トランジスタの前記ゲートと前記他の制御端子との間に第 3抵抗が接続され、

前記入出力近接電界効果トランジスタの前記ゲートに接続された前記入出力近接抵抗は、前記第 1抵抗と前記第 2抵抗と前記第 3抵抗とを含み、前記入出力第 2近接電界効果トランジスタの前記ゲートに接続された入出力第 2近接抵抗は、前記第 1抵抗を含まず、前記第 2抵抗と前記第 3抵抗とを含み、前記中間部電界効果トランジスタの前記ゲートに接続された前記中間部抵抗は、前記第 1抵抗と前記第 2抵抗とを含まず、前記第 3抵抗を含み、

前記他方の高周波スィッチで前記中間部電界効果トランジスタの前記ゲートと前記他の制御端子との間に、第 4抵抗が接続され、前記他方の高周波スィッチの前記他の複数の電界効果トランジスタのうちの前記他端近接電界効果トランジスタの次に前記他方の高周波スィッチの前記他端に近接した他端第 2近接電界効果トランジスタのゲートと前記中間部電界効果トランジスタの前記ゲートとの間に第 5抵抗が接続され、前記他端第 2近接電界効果トランジスタの前記ゲートと前記他端近接電界効果トランジスタの前記ゲートとの間に第 6抵抗が接続され、

前記他端近接電界効果トランジスタの前記ゲートに接続された前記他端近接抵抗は前記第 4抵抗と前記第 5抵抗と前記第 6抵抗とを含み、前記他端第 2近接電界効果トランジスタの前記ゲートに接続された他端第 2近接抵抗は、前記第 6抵抗を含まず、前記第 4抵抗と前記第 5抵抗とを含み、前記中間部電界効果トランジスタの前記ゲートに接続された前記中間部抵抗は、前記第 5抵抗と前記第 6抵抗とを含まず、前記第 4抵抗を含むことを特徴とする請求項 5に記載の半導体集積回路。

前記複数の高周波スィッチの前記一方の高周波スィッチの前記他端には前記所定の通信方式としての WCDMA方式による前記 RF送信信号と前記 RF受信信号とが供給可能にされ、前記複数の高周波スィッチの前記他端には前記他の RF送信信号が供給可能にされ、

前記一方の高周波スィッチの前記他端と接地ノードとの間には一方の接地スィッチが接続され、前記他方の高周波スィッチの前記他端と前記接地ノードとの間には他方の接地スィッチが接続され、

前記一方の高周波スィッチがオン状態に制御される時には、前記一方の接地スィツチはオフ状態に、前記他方の高周波スィッチはオフ状態に、前記他方の接地スイツチはオン状態にそれぞれ制御され、

前記他方の高周波スィッチがオン状態に制御される時には、前記他方の接地スィツチはオフ状態に、前記一方の高周波スィッチはオフ状態に、前記一方の接地スイツチはオン状態にそれぞれ制御されることを特徴とする請求項 1に記載の半導体集積回路。

[8] 前記共通の入出力端子と前記他方の高周波スィッチの前記入出力近接電界効果トランジスタの前記ゲートとの間に入出力付加容量が接続されていることを特徴とする請求項 7に記載の半導体集積回路。

[9] 前記複数の高周波スィッチの前記他方の高周波スィッチの前記他端に供給される前記他の RF送信信号は GSM850と GSM900と DCS1800と PCS1900のいずれかの RF送信信号であることを特徴とする請求項 7に記載の半導体集積回路。

[10] RFアナログ信号処理半導体集積回路から生成される RF送信信号を増幅してアンテナへ供給する電力増幅器と、

前記アンテナで受信される RF受信信号を前記 RFアナログ信号処理半導体集積回路に供給するとともに、前記電力増幅器の出力信号を前記アンテナへ供給するァンテナスィッチ半導体集積回路とを含む RFモジュールであって、

前記アンテナスィッチ半導体集積回路は、複数の高周波スィッチを含み、前記複数の高周波スィッチの一方の高周波スィッチの一端と前記複数の高周波スイッチの他方の高周波スィッチの一端とは共通の入出力端子に接続され、前記共通の入出力端子は前記アンテナと接続可能にされ、

前記他方の高周波スィッチで前記入出力近接電界効果トランジスタと前記他の複数の電界効果トランジスタのうちの前記他方の高周波スィッチの前記他端に最も近接した他端近接電界効果トランジスタとの間の中間部の中間部電界効果トランジスタのゲートと前記他の制御端子との間の中間部抵抗は、第 2の電圧'電流特性を持ち、前記他方の高周波スィッチで前記入出力近接抵抗の前記第 1の電圧 ·電流特性の線形性は前記中間部抵抗の前記第 2の電圧 ·電流特性の線形性よりも高く設定されて!/、ることを特徴とする RFモジュール。

[11] 前記他方の高周波スィッチで前記他の複数の電界効果トランジスタのうちの前記他方の高周波スィッチの前記他端に最も近接した前記他端近接電界効果トランジスタのゲートと前記他の制御端子との間の他端近接抵抗は、第 3の電圧 ·電流特性を持ち、

前記他方の高周波スィッチで前記他端近接抵抗の前記第 3の電圧 ·電流特性の線形性は前記中間部抵抗の前記第 2の電圧 ·電流特性の前記線形性よりも高く設定されていることを特徴とする請求項 10に記載の RFモジュール。

[12] 前記入出力近接抵抗の抵抗値は前記中間部抵抗の抵抗値よりも大きく設定され、前記他端近接抵抗の抵抗値は前記中間部抵抗の抵抗値よりも大きく設定されていることを特徴とする請求項 11に記載の RFモジュール。

[13] 前記他方の高周波スィッチで前記他の複数の電界効果トランジスタのうちの前記入出力近接電界効果トランジスタの次に前記共通の入出力端子に近接した入出力第 2 近接電界効果トランジスタのゲートと前記入出力近接電界効果トランジスタの前記ゲートとの間に第 1抵抗が接続され、前記入出力第 2近接電界効果トランジスタの前記ゲートと前記中間部電界効果トランジスタの前記ゲートとの間に第 2抵抗が接続され、前記中間部電界効果トランジスタの前記ゲートと前記他の制御端子との間に第 3抵抗が接続され、

前記他端近接電界効果トランジスタの前記ゲートに接続された前記他端近接抵抗は前記第 4抵抗と前記第 5抵抗と前記第 6抵抗とを含み、前記他端第 2近接電界効果トランジスタの前記ゲートに接続された他端第 2近接抵抗は、前記第 6抵抗を含まず、前記第 4抵抗と前記第 5抵抗とを含み、前記中間部電界効果トランジスタの前記ゲートに接続された前記中間部抵抗は、前記第 5抵抗と前記第 6抵抗とを含まず、前記第 4抵抗を含むことを特徴とする請求項 12に記載の RFモジュール。

前記他方の高周波スィッチがオン状態に制御される時には、前記他方の接地スィツチはオフ状態に、前記一方の高周波スィッチはオフ状態に、前記一方の接地スイツチはオン状態にそれぞれ制御されることを特徴とする請求項 10に記載の RFモジュール。

[15] 前記共通の入出力端子と前記他方の高周波スィッチの前記入出力近接電界効果トランジスタの前記ゲートとの間に入出力付加容量が接続されていることを特徴とする請求項 14に記載の半導体集積回路。

[16] 前記複数の高周波スィッチの前記他方の高周波スィッチの前記他端に供給される前記他の RF送信信号は GSM850と GSM900と DCS1800と PCS1900のいずれかの RF送信信号であることを特徴とする請求項 14に記載の RFモジュール。

[17] ベースバンド信号処理を行う LSIと、

前記 LSIからの送信ベースバンド信号の RF送信信号への周波数アップコンパージヨンを行いアンテナで受信される RF受信信号の受信ベースバンド信号への周波数ダゥンコンバージョンを行う RFアナログ信号処理半導体集積回路と、

前記 RFアナログ信号処理半導体集積回路から生成される前記 RF送信信号を増幅して前記アンテナへ供給する電力増幅器と、

前記アンテナで受信される前記 RF受信信号を前記 RFアナログ信号処理半導体集積回路に供給するとともに、前記電力増幅器の出力信号を前記アンテナへ供給するアンテナスィッチ半導体集積回路とを含む無線通信端末装置であって、

前記他方の高周波スィッチで前記入出力近接電界効果トランジスタと前記他の複数の電界効果トランジスタのうちの前記他方の高周波スィッチの前記他端に最も近接した他端近接電界効果トランジスタとの間の中間部の中間部電界効果トランジスタのゲートと前記他の制御端子との間の中間部抵抗は、第 2の電圧'電流特性を持ち、前記他方の高周波スィッチで前記入出力近接抵抗の前記第 1の電圧 ·電流特性の線形性は前記中間部抵抗の前記第 2の電圧 ·電流特性の線形性よりも高く設定されて!/、ることを特徴とする無線通信端末装置。

[18] 前記他方の高周波スィッチで前記他の複数の電界効果トランジスタのうちの前記他方の高周波スィッチの前記他端に最も近接した前記他端近接電界効果トランジスタのゲートと前記他の制御端子との間の他端近接抵抗は、第 3の電圧 ·電流特性を持ち、

前記他方の高周波スィッチで前記他端近接抵抗の前記第 3の電圧 ·電流特性の線形性は前記中間部抵抗の前記第 2の電圧 ·電流特性の前記線形性よりも高く設定されていることを特徴とする請求項 17に記載の無線通信端末装置。

[19] 前記入出力近接抵抗の抵抗値は前記中間部抵抗の抵抗値よりも大きく設定され、前記他端近接抵抗の抵抗値は前記中間部抵抗の抵抗値よりも大きく設定されていることを特徴とする請求項 18に記載の無線通信端末装置。

[20] 前記他方の高周波スィッチで前記他の複数の電界効果トランジスタのうちの前記入出力近接電界効果トランジスタの次に前記共通の入出力端子に近接した入出力第 2 近接電界効果トランジスタのゲートと前記入出力近接電界効果トランジスタの前記ゲートとの間に第 1抵抗が接続され、前記入出力第 2近接電界効果トランジスタの前記ゲートと前記中間部電界効果トランジスタの前記ゲートとの間に第 2抵抗が接続され、前記中間部電界効果トランジスタの前記ゲートと前記他の制御端子との間に第 3抵抗が接続され、

前記他端近接電界効果トランジスタの前記ゲートに接続された前記他端近接抵抗は前記第 4抵抗と前記第 5抵抗と前記第 6抵抗とを含み、前記他端第 2近接電界効果トランジスタの前記ゲートに接続された他端第 2近接抵抗は、前記第 6抵抗を含まず、前記第 4抵抗と前記第 5抵抗とを含み、前記中間部電界効果トランジスタの前記ゲートに接続された前記中間部抵抗は、前記第 5抵抗と前記第 6抵抗とを含まず、前記第 4抵抗を含むことを特徴とする請求項 19に記載の無線通信端末装置。

[21] 前記複数の高周波スィッチの前記一方の高周波スィッチの前記他端には前記所定の通信方式としての WCDMA方式による前記 RF送信信号と前記 RF受信信号とが供給可能にされ、前記複数の高周波スィッチの前記他端には前記他の RF送信信号が供給可能にされ、

前記他方の高周波スィッチがオン状態に制御される時には、前記他方の接地スィツチはオフ状態に、前記一方の高周波スィッチはオフ状態に、前記一方の接地スイツチはオン状態にそれぞれ制御されることを特徴とする請求項 17に記載の無線通信端末装置。

[22] 前記共通の入出力端子と前記他方の高周波スィッチの前記入出力近接電界効果トランジスタの前記ゲートとの間に入出力付加容量が接続され、

前記複数の高周波スィッチの前記他方の高周波スィッチの前記他端に供給される前記他の RF送信信号は GSM850と GSM900と DCS1800と PCS1900のいずれかの RF送信信号であることを特徴とする請求項 21に記載の無線通信端末装置。 [23] DCブースト回路を含み、

前記 DCブースト回路は、高周波入力端子と、 DC制御入力端子と、 DC出力端子とを含み

前記高周波入力端子に高周波入力信号が供給され、前記 DC制御入力端子に D C制御電圧が供給され、前記 DC出力端子から DC出力電圧が生成され、

前記 DCブースト回路では、第 1容量素子と第 1抵抗素子との直列接続の一方の端子には前記高周波入力端子が接続され、第 1ダイオードと第 2ダイオードとは第 2容量素子を介して逆方向に並列接続され、前記第 1ダイオードと前記第 2ダイオードの共通接続点は前記直列接続の他方の端子に接続され、前記第 1ダイオードと前記第 2容量素子の一方の端子の共通接続点は前記 DC制御入力端子に接続され、前記第 2ダイオードと前記第 2容量素子の他方の端子の共通接続点は前記第 2抵抗素子を介して前記 DC出力端子に接続され、

前記第 2容量素子を介しての前記第 1ダイオードと前記第 2ダイオードとの逆方向の並列接続の内部の前記第 1ダイオードの第 1直列抵抗の抵抗値と前記第 2直列抵杭の抵抗値よりも、前記第 1抵抗素子の抵抗値は大きく設定されている半導体集積回路。

[24] 信号入力端子と信号出力端子との間に接続された高周波スィッチを更に含み、前記高周波スィッチの前記信号入力端子には高周波入力信号が供給され、前記高周波スィッチの制御入力端子には前記 DCブースト回路の前記 DC出力端子から生成される前記 DC出力電圧が供給される請求項 23に記載の半導体集積回路。

[25] 前記高周波スィッチは電界効果トランジスタを含み、前記高周波スィッチの前記制御入力端子としての前記電界効果トランジスタのゲートに高レベルの前記 DC出力電圧が供給されることにより、前記電界効果トランジスタは導通して前記高周波スィッチの前記信号入力端子に供給される前記高周波入力信号は前記信号出力端子に伝達される請求項 24に記載の半導体集積回路。

[26] 前記高周波スィッチとしての前記電界効果トランジスタは、ドレイン 'ソース経路が前記高周波スィッチの前記信号入力端子と前記信号出力端子との間に直列接続された複数の電界効果トランジスタで構成されている請求項 25に記載の半導体集積回路。

[27] 前記高周波スィッチとしての前記電界効果トランジスタは、化合物半導体チップに形成されたへテロ接合の HEMTで構成されている請求項 26に記載の半導体集積回路。

[28] DCブースト回路を含み、

前記 DCブースト回路は、高周波入力端子と、 DC制御入力端子と、 DC出力端子とを含み、

前記 DCブースト回路の前記高周波入力端子に高周波入力信号が供給され、前記 DC制御入力端子に DC制御電圧が供給されことにより、前記 DC出力端子から DC 出力電圧が生成され、

前記 DCブースト回路は、第 1容量素子、第 2容量素子、第 1ダイオード、第 2ダイォード、第 1抵抗素子、第 2抵抗素子を含み、前記第 1容量素子と前記第 1抵抗素子との直列接続の一方の端子には、前記高周波入力端子が接続され、前記直列接続の他方の端子は、前記第 1ダイオードの力ソードと前記第 2ダイオードのアノードとに接続され、前記第 1ダイオードのアノードと前記第 2容量素子の一方の端子とは前記 D C制御入力端子に接続され、前記第 2ダイオードの力ソードと前記第 2容量素子の他方の端子とは前記第 2抵抗素子の一方の端子に接続され、前記第 2抵抗素子の他方の端子は、前記 DC出力端子に接続され、

前記第 1ダイオードと前記第 2ダイオードと前記第 2容量素子とからなる閉ループの内部の前記第 1ダイオードの第 1直列抵抗の抵抗値と前記第 2ダイオードの第 2直列抵抗の抵抗値よりも、前記第 1抵抗素子の抵抗値は大きく設定されている半導体集積回路。

[29] 信号入力端子と信号出力端子との間に接続された高周波スィッチを更に含み、前記高周波スィッチの前記信号入力端子には高周波入力信号が供給され、前記高周波スィッチの制御入力端子には前記 DCブースト回路の前記 DC出力端子から生成される前記 DC出力電圧が供給される請求項 28に記載の半導体集積回路。

[30] 前記高周波スィッチは電界効果トランジスタを含み、前記高周波スィッチの前記制御入力端子としての前記電界効果トランジスタのゲートに高レベルの前記 DC出力電圧が供給されることにより、前記電界効果トランジスタは導通して前記高周波スィッチの前記信号入力端子に供給される前記高周波入力信号は前記信号出力端子に伝達される請求項 29に記載の半導体集積回路。

[31] 前記高周波スィッチとしての前記電界効果トランジスタは、ドレイン 'ソース経路が前記高周波スィッチの前記信号入力端子と前記信号出力端子との間に直列接続された複数の電界効果トランジスタで構成されている請求項 30に記載の半導体集積回路。

[32] 前記高周波スィッチとしての前記電界効果トランジスタは、化合物半導体チップに形成されたへテロ接合の HEMTで構成されて!/、る請求項 31に記載の半導体集積回路。

[33] 送受信アンテナに接続可能な入出力端子と、少なくとも 1個以上の受信信号出力端子と、少なくとも 1個以上の送信信号入力端子とを含み、

前記入出力端子と前記受信信号出力端子との間には受信用高周波スィッチが接続され、前記入出力端子と前記送信信号入力端子との間には送信高周波スィッチが接続され、

前記受信用高周波スィッチの受信制御入力端子には受信制御電圧が供給され、前記受信用高周波スィッチは、受信用電界効果トランジスタを含み、前記受信用高周波スィッチの前記受信用制御入力端子としての前記受信用電界効果トランジスタのゲートに高レベルの前記受信制御電圧が供給されることにより、前記受信用電界効果トランジスタは導通して、前記入出力端子に前記送受信アンテナから供給される受信高周波入力信号が前記受信信号出力端子に伝達され、

前記送信用高周波スィッチは、送信用電界効果トランジスタと DCブースト回路とを含み、前記 DCブースト回路は、高周波入力端子と、 DC制御入力端子と、 DC出力端子とを含み、前記 DCブースト回路の前記高周波入力端子に送信高周波出力信号が供給され、前記 DC制御入力端子に DC制御電圧が供給されることにより、前記 DC出力端子から DC出力電圧が生成され、前記送信用高周波スィッチの送信用信号入力端子には前記送信高周波出力信号が供給され、前記送信用高周波スィッチの送信用信号出力端子は前記入出力端子と接続され、前記送信用高周波スィッチの送信用制御入力端子としての前記送信用電界効果トランジスタのゲートに、前記 D Cブースト回路の前記 DC出力端子からの高レベルの前記 DC出力電圧が供給されることにより、前記送信用電界効果トランジスタは導通して、前記送信用高周波スイツチの前記送信用信号入力端子に供給される前記送信高周波出力信号は前記入出力端子に伝達され、

前記各 DCブースト回路は、第 1容量素子、第 2容量素子、第 1ダイオード、第 2ダイオード、第 1抵抗素子、第 2抵抗素子を含み、前記第 1容量素子と前記第 1抵抗素子との直列接続の一方の端子には、前記高周波入力端子が接続され、前記直列接続の他方の端子は、前記第 1ダイオードの力ソードと前記第 2ダイオードのアノードとに接続され、前記第 1ダイオードのアノードと前記第 2容量素子の一方の端子とは前記 DC制御入力端子に接続され、前記第 2ダイオードの力ソードと前記第 2容量素子の他方の端子とは前記第 2抵抗素子の一方の端子に接続され、前記第 2抵抗素子の他方の端子は、前記 DC出力端子に接続され、

[34] 前記受信用高周波スィッチ、前記送信用高周波スィッチの高周波スィッチとしての前記各電界効果トランジスタは、ドレイン 'ソース経路が直列接続された複数の電界効果トランジスタで構成されている請求項 33に記載の半導体集積回路。

[35] 前記高周波スィッチとしての前記電界効果トランジスタは、化合物半導体チップに形成されたへテロ接合の HEMTで構成されている請求項 34に記載の半導体集積回路。

[36] 高周波アナログ信号処理半導体集積回路から生成される高周波送信信号を増幅してアンテナへ供給する電力増幅器と、

前記アンテナで受信される高周波受信信号を高周波アナログ信号処理半導体集積回路に供給する一方、前記電力増幅器の出力信号を前記アンテナへ供給するためのアンテナスィッチ半導体集積回路とを含む高周波モジュールであって、前記アンテナスィッチ半導体集積回路として請求項 23の半導体集積回路を用いたことを特徴とする高周波モジュール。

[37] 高周波アナログ信号処理半導体集積回路から生成される高周波送信信号を増幅してアンテナへ供給する電力増幅器と、

前記アンテナで受信される高周波受信信号を高周波アナログ信号処理半導体集積回路に供給する一方、前記電力増幅器の出力信号を前記アンテナへ供給するためのアンテナスィッチ半導体集積回路とを含む高周波モジュールであって、前記アンテナスィッチ半導体集積回路として請求項 28の半導体集積回路を用いたことを特徴とする高周波モジュール。

[38] 高周波アナログ信号処理半導体集積回路から生成される高周波送信信号を増幅してアンテナへ供給する電力増幅器と、

前記アンテナで受信される高周波受信信号を高周波アナログ信号処理半導体集積回路に供給する一方、前記電力増幅器の出力信号を前記アンテナへ供給するためのアンテナスィッチ半導体集積回路とを含む高周波モジュールであって、前記アンテナスィッチ半導体集積回路として請求項 33の半導体集積回路を用いたことを特徴とする高周波モジュール。