WO2023286798A1

WO2023286798A1 - 電力増幅回路及び電力増幅方法

Info

Publication number: WO2023286798A1
Application number: PCT/JP2022/027540
Authority: WO
Inventors: 健二田原; 佳依山本
Original assignee: 株式会社村田製作所
Priority date: 2021-07-15
Filing date: 2022-07-13
Publication date: 2023-01-19
Also published as: US20240146259A1; CN117693898A

Abstract

電力増幅回路（１）は、電力増幅器（１０）と、電源電圧を電源回路（５）から受ける１以上の外部電源端子（１４０）とを備える。電力増幅器（１０）は、入力端子（１１ａ）、出力端子（１１ｂ）及び電源端子（１１ｃ）を有する増幅素子（１１）と、入力端子（１２ａ）、出力端子（１２ｂ）及び電源端子（１２ｃ）を有する増幅素子（１２）と、電源電圧を所定範囲に制限して出力する電圧制限回路（１５）と、電圧制限回路（１５）に並列に接続されたＲＣ直列回路（１６）とを含む。入力端子（１１ａ）は、外部入力端子（１２０）に接続されている。出力端子（１１ｂ）は、入力端子（１２ａ）に接続されている。出力端子（１２ｂ）は、外部出力端子（１１０）に接続されている。電源端子（１１ｃ）は、電圧制限回路（１５）を介して１以上の外部電源端子（１４０）に接続されている。電源端子（１２ｃ）は、１以上の外部電源端子（１４０）に接続されている。

Description

電力増幅回路及び電力増幅方法

　本発明は、電力増幅回路及び電力増幅方法に関する。

　近年、電力増幅回路に供給される電源電圧を変化させることで、電力増幅効率の改善が図られている。連続的に変化する電圧レベルの電源電圧を供給するアナログＥＴ（Ｅｎｖｅｌｏｐｅ　Ｔｒａｃｋｉｎｇ）の技術（例えば、特許文献１を参照）、および、複数の離散的な電圧レベルの電源電圧を供給する平均電力トラッキング（ＡＰＴ：Ａｖｅｒａｇｅ　Ｐｏｗｅｒ　Ｔｒａｃｋｉｎｇ）などの技術が開示されている。

米国特許出願公開第２０２０／００７６３７５号明細書

　しかしながら、電力増幅回路に供給される電源電圧を変化させることで、電力増幅回路の利得が変動した場合に、電力増幅回路から出力される高周波信号の品質が低下することがある。

　そこで、本発明は、電力増幅回路に供給される電源電圧を変化させた場合の高周波出力信号の品質低下を抑制することができる電力増幅回路及び電力増幅方法を提供することを目的とする。

　本発明の一態様に係る電力増幅回路は、外部入力端子及び外部出力端子と、電力増幅器と、電力増幅器に供給される電源電圧を電源回路から受ける１以上の外部電源端子と、を備える。電力増幅器は、第１入力端子、第１出力端子及び第１電源端子を有する第１増幅素子と、第２入力端子、第２出力端子及び第２電源端子を有する第２増幅素子と、電源電圧を所定範囲に制限して出力する第１回路と、第１回路に並列に接続された第１ＲＣ直列回路と、を含む。第１入力端子は、外部入力端子に接続されている。第１出力端子は、第２入力端子に接続されている。第２出力端子は、外部出力端子に接続されている。第１電源端子は、第１回路を介して１以上の外部電源端子に接続されている。第２電源端子は、１以上の外部電源端子に接続されている。

　本発明の一態様に係る電力増幅回路は、外部入力端子及び外部出力端子と、電力増幅器と、電力増幅器に供給される電源電圧を電源回路から受ける１以上の外部電源端子と、を備える。電力増幅器は、第１入力端子、第１出力端子及び第１電源端子を有する第１増幅素子と、第２入力端子、第２出力端子及び第２電源端子を有する第２増幅素子と、第１回路と、第１回路に並列に接続された第１ＲＣ直列回路と、を含む。第１入力端子は、外部入力端子に接続されている。第１出力端子は、第２入力端子に接続されている。第２出力端子は、外部出力端子に接続されている。第１電源端子は、第１回路を介して１以上の外部電源端子に接続されている。第２電源端子は、１以上の外部電源端子に接続されている。第１回路は、第３入力端子及び第３出力端子を有する第３増幅素子と、第３出力端子に接続された制御端子を有し、１以上の外部電源端子と第１電源端子との間に接続されたトランジスタと、第１電源端子と第３入力端子との間に接続されたフィードバック回路と、を含む。

　本発明の一態様に係る電力増幅方法は、ＲＣ直列回路が並列接続された第１回路が、電源回路から受けた電源電圧を所定範囲に制限して第１増幅素子に供給し、第１増幅素子が、第１回路から供給された電源電圧で高周波信号を増幅し、第２増幅素子が、電源回路から受けた電源電圧で、第１増幅素子によって増幅された高周波信号を増幅する。

　本発明によれば、電力増幅回路に供給される電源電圧を変化させた場合の高周波出力信号の品質低下を抑制することができる。

図１は、実施の形態１に係る高周波モジュール及び通信装置の回路構成図である。図２は、実施の形態１に係る電力増幅回路の回路構成図である。図３Ａは、アナログＥＴモードにおける電源電圧の推移の一例を示すグラフである。図３Ｂは、ＡＰＴモードにおける電源電圧の推移の一例を示すグラフである。図４は、実施の形態１に係る通信装置の動作を示すシーケンス図である。図５Ａは、電圧制限回路が動作していない場合の利得特性を示すグラフである。図５Ｂは、電圧制限回路が動作している場合の利得特性を示すグラフである。図６は、ＲＣ直列回路の有無による電源電圧の変動の一例を示すグラフである。図７は、実施の形態２に係る電力増幅回路及び電源回路の回路構成図である。図８は、実施の形態２に係る電力増幅回路の動作を示す図である。図９Ａは、ＡＰＴモードで動作中の電力増幅回路の回路構成図である。図９Ｂは、アナログＥＴモードで動作中の電力増幅回路の回路構成図である。図１０は、アナログＥＴモードで動作中の利得特性を示すグラフである。図１１は、実施の形態３に係る電力増幅回路の回路構成図である。図１２は、実施の形態３に係る電力増幅回路の動作を示す図である。図１３は、実施の形態３の変形例に係る電力増幅回路の回路構成図である。図１４は、実施の形態３の変形例に係る電力増幅回路の動作を示す図である。図１５Ａは、実施例１に係る高周波モジュールの平面図である。図１５Ｂは、実施例１に係る高周波モジュールの平面図である。図１６は、実施例１に係る高周波モジュールの断面図である。図１７は、実施例２に係る高周波モジュールの一部を示す平面図である。

　以下では、本発明の実施の形態に係る電力増幅回路及び電力増幅方法について、図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、いずれも本発明の一具体例を示すものである。したがって、以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置及び接続形態、ステップ、ステップの順序などは、一例であり、本発明を限定する趣旨ではない。よって、以下の実施の形態における構成要素のうち、独立請求項に記載されていない構成要素については、任意の構成要素として説明される。

　また、各図は、模式図であり、必ずしも厳密に図示されたものではない。したがって、例えば、各図において縮尺などは必ずしも一致しない。また、各図において、実質的に同一の構成については同一の符号を付しており、重複する説明は省略又は簡略化する。

　また、本明細書において、平行及び垂直などの要素間の関係性を示す用語、及び、矩形などの要素の形状を示す用語、並びに、数値範囲は、厳格な意味のみを表す表現ではなく、実質的に同等な範囲、例えば数％程度の差異をも含むことを意味する表現である。

　また、本発明の回路構成において、「接続される」とは、接続端子及び／又は配線導体で直接接続される場合だけでなく、他の回路素子を介して電気的に接続される場合も含む。また、「ＡとＢとの間に接続される」とは、ＡとＢとの間でＡ及びＢの両方に接続されることを意味し、Ａ及びＢを結ぶ経路に直列接続されることに加えて、当該経路とグランドとの間に接続（シャント接続）されることも含む。

　また、本明細書及び図面において、ｘ軸、ｙ軸及びｚ軸は、三次元直交座標系の三軸を示している。

　また、本発明の部品配置において、「モジュール基板の平面視」とは、「モジュール基板の主面の平面視」と同義であり、ｚ軸の正側からｘｙ平面に物体を正投影して見ることを意味する。本明細書では、特に断りの無い限り、「平面視」とは「モジュール基板の主面の平面視」を意味する。

　また、「部品が基板の主面に配置される」とは、部品が基板の主面と接触した状態で主面上に配置されることに加えて、部品が主面と接触せずに主面の上方に配置されること、及び、部品の一部が主面側から基板内に埋め込まれて配置されることを含む。また、「Ａは平面視においてＢに重なる」とは、ｘｙ平面に正投影されたＡの領域が、ｘｙ平面に正投影されたＢの領域と重なることを意味する。また、「ＡがＢとＣとの間に配置される」とは、Ｂ内の任意の点とＣ内の任意の点とを結ぶ複数の線分のうちの少なくとも１つがＡを通ることを意味する。

　また、本明細書において、「第１」、「第２」などの序数詞は、特に断りの無い限り、構成要素の数又は順序を意味するものではなく、同種の構成要素の混同を避け、区別する目的で用いられている。

　また、本明細書において、「送信経路」とは、高周波送信信号を伝送する配線、当該配線に直接接続された電極、及び当該配線又は当該電極に直接接続された端子などで構成された伝送線路であることを意味する。また、「受信経路」とは、高周波受信信号を伝送する配線、当該配線に直接接続された電極、及び当該配線又は当該電極に直接接続された端子などで構成された伝送線路であることを意味する。また、「送受信経路」とは、高周波送信信号及び高周波受信信号の双方を伝送する配線、当該配線に直接接続された電極、及び当該配線又は当該電極に直接接続された端子などで構成された伝送線路であることを意味する。

　（実施の形態１）
　［１．１　通信装置７、高周波モジュール６及び電力増幅回路１の回路構成］
　まず、本実施の形態に係る通信装置７、高周波モジュール６及び電力増幅回路１の回路構成について、図１及び図２を用いて説明する。図１は、本実施の形態に係る高周波モジュール６及び通信装置７の回路構成図である。図２は、本実施の形態に係る電力増幅回路１の回路構成図である。

　［１．１．１　通信装置７の回路構成］
　まず、通信装置７の回路構成について説明する。図１に示すように、通信装置７は、アンテナ２と、ＲＦＩＣ（Ｒａｄｉｏ　Ｆｒｅｑｕｅｎｃｙ　Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔ）３と、ＢＢＩＣ（Ｂａｓｅｂａｎｄ　Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔ）４と、電源回路５と、高周波モジュール６と、を備える。

　アンテナ２は、高周波モジュール６のアンテナ接続端子１００に接続され、高周波モジュール６から出力された高周波信号を送信する。また、アンテナ２は、外部から高周波信号を受信して高周波モジュール６へ出力する。

　ＲＦＩＣ３は、高周波信号を処理する信号処理回路の一例である。具体的には、ＲＦＩＣ３は、高周波モジュール６の受信経路を介して入力された高周波受信信号を、ダウンコンバートなどにより信号処理し、当該信号処理して生成された受信信号をＢＢＩＣ４に出力する。また、ＲＦＩＣ３は、ＢＢＩＣ４から入力された送信信号をアップコンバートなどにより信号処理し、当該信号処理して生成された高周波送信信号を、高周波モジュール６の送信経路に出力する。

　ＢＢＩＣ４は、高周波モジュール６が伝送する高周波信号よりも低周波の中間周波数帯域を用いて信号処理するベースバンド信号処理回路である。ＢＢＩＣ４が処理する信号としては、例えば、画像表示のための画像信号、及び／又は、スピーカを介した通話のための音声信号が用いられる。

　電源回路５は、電力増幅回路１に電源電圧を供給する。電源回路５の具体的な構成については、後で説明する。

　高周波モジュール６は、アンテナ２とＲＦＩＣ３との間で高周波信号を伝送する。高周波モジュール６の具体的な構成については後で説明する。

　なお、図１に表された通信装置７の回路構成は、例示であり、これに限定されない。例えば、通信装置７は、アンテナ２及び／又はＢＢＩＣ４を備えなくてもよい。また、例えば、通信装置７は、複数のアンテナを備えてもよい。

　［１．１．２　高周波モジュール６の回路構成］
　次に、高周波モジュール６の回路構成について説明する。図１に示すように、高周波モジュール６は、電力増幅回路１と、低雑音増幅器（ＬＮＡ：Ｌｏｗ　Ｎｏｉｓｅ　Ａｍｐｌｉｆｉｅｒ）３０と、整合回路４１及び４２と、ダイプレクサ６０と、デュプレクサ６１及び６２と、スイッチ７１、７２及び７３と、を備える。また、高周波モジュール６は、アンテナ接続端子１００と、外部入力端子１０１と、外部出力端子１０２と、制御端子１０３と、外部電源端子１０４と、を備える。

　アンテナ接続端子１００は、高周波モジュール６の内部でダイプレクサ６０を介してスイッチ７１に接続され、高周波モジュール６の外部でアンテナ２に接続される。電力増幅回路１で増幅されたバンドＡ及びＢの送信信号は、アンテナ接続端子１００を介してアンテナ２に出力される。また、アンテナ２で受信されたバンドＡ及びＢの受信信号は、アンテナ接続端子１００を介して高周波モジュール６に入力される。バンドＡ及びＢについては、後で説明する。

　外部入力端子１０１は、高周波モジュール６の外部からバンドＡ及びＢの送信信号を受けるための端子である。外部入力端子１０１は、高周波モジュール６の外部でＲＦＩＣ３に接続され、高周波モジュール６の内部で電力増幅回路１に接続される。これにより、外部入力端子１０１を介してＲＦＩＣ３から受けたバンドＡ及びＢの送信信号は、電力増幅回路１に供給される。

　外部出力端子１０２は、高周波モジュール６の外部にバンドＡ及びＢの受信信号を出力するための端子である。外部出力端子１０２は、高周波モジュール６の外部でＲＦＩＣ３に接続され、高周波モジュール６の内部で低雑音増幅器３０に接続される。これにより、低雑音増幅器３０で増幅されたバンドＡ及びＢの受信信号は、外部出力端子１０２を介してＲＦＩＣ３に出力される。

　制御端子１０３は、制御信号を伝送するための端子である。つまり、制御端子１０３は、高周波モジュール６の外部から制御信号を受けるための端子、及び／又は、高周波モジュール６の外部に制御信号を供給するための端子である。制御信号とは、高周波モジュール６に含まれる電子回路の制御に関する信号である。具体的には、制御信号は、例えば電力増幅器１０を制御するためのデジタル信号である。

　外部電源端子１０４は、電源回路５から電源電圧を受けるための端子である。外部電源端子１０４は、高周波モジュール６の外部で電源回路５に接続され、高周波モジュール６の内部で電力増幅回路１に接続される。これにより、外部電源端子１０４を介して電源回路５から受けた電源電圧は、電力増幅回路１に供給される。

　電力増幅回路１は、バンドＡ及びＢの送信信号を増幅することができる。電力増幅回路１の具体的な構成については後で説明する。

　低雑音増幅器３０は、バンドＡ及びＢの受信信号を増幅することができる。

　整合回路４１は、電力増幅回路１とスイッチ７２との間に接続されている。整合回路４１は、電力増幅回路１の出力インピーダンスと送信フィルタ６１Ｔ及び６２Ｔの入力インピーダンスとのインピーダンス整合をとる。整合回路４１は、例えばインダクタ及びキャパシタの少なくとも一方で構成されている。

　整合回路４２は、低雑音増幅器３０とスイッチ７３との間に接続されている。整合回路４２は、低雑音増幅器３０の入力インピーダンスと受信フィルタ６１Ｒ及び６２Ｒの出力インピーダンスとのインピーダンス整合をとる。整合回路４２は、例えばインダクタ及びキャパシタの少なくとも一方で構成されている。

　ダイプレクサ６０は、ハイパスフィルタ６０Ｈ及びローパスフィルタ６０Ｌを有する。ハイパスフィルタ６０Ｈの一方の端子及びローパスフィルタ６０Ｌの一方の端子は、アンテナ接続端子１００に接続されている。ハイパスフィルタ６０Ｈの他方の端子は、スイッチ７１の端子７１ａに接続されている。ハイパスフィルタ６０Ｈは、バンドＡ及びＢを内包する第１周波数帯域群を含む通過帯域を有するフィルタである。ローパスフィルタ６０Ｌは、第１周波数帯域群よりも低周波側に位置する第２周波数帯域群を含む通過帯域を有するフィルタである。

　デュプレクサ６１は、バンドＡを含む通過帯域を有する。デュプレクサ６１は、送信フィルタ６１Ｔ及び受信フィルタ６１Ｒを有し、バンドＡにおける周波数分割複信（ＦＤＤ：Ｆｒｅｑｕｅｎｃｙ　Ｄｉｖｉｓｉｏｎ　Ｄｕｐｌｅｘ）を可能にする。

　送信フィルタ６１Ｔ（Ａ－Ｔｘ）は、電力増幅回路１とアンテナ接続端子１００との間に接続されている。具体的には、送信フィルタ６１Ｔの一端は、スイッチ７２及び整合回路４１を介して電力増幅回路１に接続される。一方、送信フィルタ６１Ｔの他端は、スイッチ７１及びハイパスフィルタ６０Ｈを介してアンテナ接続端子１００に接続される。送信フィルタ６１Ｔは、バンドＡのアップリンク動作バンド（ｕｐｌｉｎｋ　ｏｐｅｒａｔｉｎｇ　ｂａｎｄ）を含む通過帯域を有する。これにより、送信フィルタ６１Ｔは、電力増幅回路１で増幅された送信信号のうち、バンドＡの送信信号を通過させることができる。

　受信フィルタ６１Ｒ（Ａ－Ｒｘ）は、低雑音増幅器３０とアンテナ接続端子１００との間に接続されている。具体的には、受信フィルタ６１Ｒの一端は、スイッチ７１及びハイパスフィルタ６０Ｈを介してアンテナ接続端子１００に接続される。一方、受信フィルタ６１Ｒの他端は、スイッチ７３及び整合回路４２を介して低雑音増幅器３０に接続される。受信フィルタ６１Ｒは、バンドＡのダウンリンク動作バンド（ｄｏｗｎｌｉｎｋ　ｏｐｅｒａｔｉｎｇ　ｂａｎｄ）を含む通過帯域を有する。これにより、受信フィルタ６１Ｒは、アンテナ２で受信された受信信号のうち、バンドＡの受信信号を通過させることができる。

　デュプレクサ６２は、バンドＢを含む通過帯域を有する。デュプレクサ６２は、送信フィルタ６２Ｔ及び受信フィルタ６２Ｒを有し、バンドＢにおけるＦＤＤを可能にする。

　送信フィルタ６２Ｔ（Ｂ－Ｔｘ）は、電力増幅回路１とアンテナ接続端子１００との間に接続されている。具体的には、送信フィルタ６２Ｔの一端は、スイッチ７２及び整合回路４１を介して電力増幅回路１に接続される。一方、送信フィルタ６２Ｔの他端は、スイッチ７１及びハイパスフィルタ６０Ｈを介してアンテナ接続端子１００に接続される。送信フィルタ６２Ｔは、バンドＢのアップリンク動作バンドを含む通過帯域を有する。これにより、送信フィルタ６２Ｔは、電力増幅回路１で増幅された送信信号のうち、バンドＢの送信信号を通過させることができる。

　受信フィルタ６２Ｒ（Ｂ－Ｒｘ）は、低雑音増幅器３０とアンテナ接続端子１００との間に接続されている。具体的には、受信フィルタ６２Ｒの一端は、スイッチ７１及びハイパスフィルタ６０Ｈを介してアンテナ接続端子１００に接続される。一方、受信フィルタ６２Ｒの他端は、スイッチ７３及び整合回路４２を介して低雑音増幅器３０に接続される。受信フィルタ６２Ｒは、バンドＢのダウンリンク動作バンドを含む通過帯域を有する。これにより、受信フィルタ６２Ｒは、アンテナ２で受信された受信信号のうち、バンドＢの受信信号を通過させることができる。

　バンドＡ及びＢは、無線アクセス技術（ＲＡＴ：Ｒａｄｉｏ　Ａｃｃｅｓｓ　Ｔｅｃｈｎｏｌｏｇｙ）を用いて構築される通信システムのための周波数バンドである。バンドＡ及びＢは、標準化団体など（例えば３ＧＰＰ（登録商標）（３ｒｄ　Ｇｅｎｅｒａｔｉｏｎ　Ｐａｒｔｎｅｒｓｈｉｐ　Ｐｒｏｊｅｃｔ）及びＩＥＥＥ（Ｉｎｓｔｉｔｕｔｅ　ｏｆ　Ｅｌｅｃｔｒｉｃａｌ　ａｎｄ　Ｅｌｅｃｔｒｏｎｉｃｓ　Ｅｎｇｉｎｅｅｒｓ）など）によって予め定義される。通信システムの例としては、５ＧＮＲシステム、ＬＴＥシステム及びＷＬＡＮ（Ｗｉｒｅｌｅｓｓ　Ｌｏｃａｌ　Ａｒｅａ　Ｎｅｔｗｏｒｋ）システムなどを挙げることができる。

　スイッチ７１は、アンテナ接続端子１００とデュプレクサ６１及び６２との間に接続される。スイッチ７１は、端子７１ａ、７１ｂ及び７１ｃを有する。端子７１ａは、ダイプレクサ６０のハイパスフィルタ６０Ｈを介してアンテナ接続端子１００に接続されている。端子７１ｂは、デュプレクサ６１に接続されている。端子７１ｃは、デュプレクサ６２に接続されている。

　この接続構成において、スイッチ７１は、例えばＲＦＩＣ３からの制御信号に基づいて、端子７１ａを端子７１ｂ及び７１ｃのいずれかに接続することができる。つまり、スイッチ７１は、アンテナ接続端子１００の接続をデュプレクサ６１及び６２の間で切り替えることができる。スイッチ７１は、例えばＳＰＤＴ（Ｓｉｎｇｌｅ－Ｐｏｌｅ　Ｄｏｕｂｌｅ－Ｔｈｒｏｗ）型のスイッチ回路で構成される。

　スイッチ７２は、送信フィルタ６１Ｔ及び６２Ｔと電力増幅回路１との間に接続される。スイッチ７２は、端子７２ａ、７２ｂ及び７２ｃを有する。端子７２ａは、整合回路４１を介して電力増幅回路１の外部出力端子１１０に接続されている。端子７２ｂは、送信フィルタ６１Ｔに接続されている。端子７２ｃは、送信フィルタ６２Ｔに接続されている。

　この接続構成において、スイッチ７２は、例えばＲＦＩＣ３からの制御信号に基づいて、端子７２ａを端子７２ｂ及び７２ｃのいずれかに接続することができる。つまり、スイッチ７２は、電力増幅回路１の接続を送信フィルタ６１Ｔ及び６２Ｔの間で切り替えることができる。スイッチ７２は、例えばＳＰＤＴ型のスイッチ回路で構成される。

　スイッチ７３は、受信フィルタ６１Ｒ及び６２Ｒと低雑音増幅器３０との間に接続される。スイッチ７３は、端子７３ａ、７３ｂ及び７３ｃを有する。端子７３ａは、整合回路４２を介して低雑音増幅器３０に接続されている。端子７３ｂは、受信フィルタ６１Ｒに接続されている。端子７３ｃは、受信フィルタ６２Ｒに接続されている。

　この接続構成において、スイッチ７３は、例えばＲＦＩＣ３からの制御信号に基づいて、端子７３ａを端子７３ｂ及び７３ｃのいずれかに接続することができる。つまり、スイッチ７３は、低雑音増幅器３０の接続を受信フィルタ６１Ｒ及び６２Ｒの間で切り替えることができる。スイッチ７３は、例えばＳＰＤＴ型のスイッチ回路で構成される。

　なお、図１に表された高周波モジュール６は、例示であり、これに限定されない。例えば、高周波モジュール６は、整合回路４１及び４２を備えなくてもよい。高周波モジュール６は、整合回路４１及び４２の代わりに、又は、整合回路４１及び４２に加えて、別の整合回路を備えてもよい。別の整合回路は、送信経路、受信経路及び送受信経路の少なくとも１つに配置されていればよい。

　また、例えば、高周波モジュール６は、ダイプレクサ６０を備えなくてもよい。また、高周波モジュール６は、デュプレクサ６２を備えなくてもよく、スイッチ７１～７３を備えなくてもよい。さらに、高周波モジュール６は、受信経路を備えなくてもよく、低雑音増幅器３０及び受信フィルタ６１Ｒを備えなくてもよい。また例えば、高周波モジュール６は、バンドＡ及びＢと異なるバンドＣに対応するフィルタ及び電力増幅回路を備えてもよい。

　［１．１．３　電力増幅回路１の回路構成］
　次に、電力増幅回路１の回路構成について説明する。図１及び図２に示すように、電力増幅回路１は、電力増幅器１０と、ＰＡ制御回路２０と、を備える。また、電力増幅回路１は、外部出力端子１１０と、外部入力端子１２０と、制御端子１３０と、外部電源端子１４０と、を備える。

　外部出力端子１１０は、電力増幅回路１で増幅されたバンドＡ及びＢの送信信号を電力増幅回路１の外部に供給するための端子である。図２に示すように、外部出力端子１１０は、電力増幅回路１の内部で増幅素子１２の出力端子１２ｂに接続される。図１に示すように、外部出力端子１１０は、電力増幅回路１の外部で整合回路４１を介してスイッチ７２に接続される。これにより、外部出力端子１１０を介して供給された送信信号は、送信フィルタ６１Ｔ及び６２Ｔを介してアンテナ接続端子１００に伝送される。

　外部入力端子１２０は、電力増幅回路１の外部からバンドＡ及びＢの送信信号を受けるための端子である。図１に示すように、外部入力端子１２０は、電力増幅回路１の外部で外部入力端子１０１を介してＲＦＩＣ３に接続される。図２に示すように、外部入力端子１２０は、電力増幅回路１の内部で増幅素子１１の入力端子１１ａに接続される。これにより、外部入力端子１２０を介してＲＦＩＣ３から受けたバンドＡ及びＢの送信信号は、電力増幅器１０の増幅素子１１に供給される。なお、外部入力端子１２０は、外部入力端子１０１と統合されてもよい。

　制御端子１３０は、制御信号を伝送するための端子である。つまり、制御端子１３０は、電力増幅回路１の外部から制御信号を受けるための端子、及び／又は、電力増幅回路１の外部に制御信号を供給するための端子である。図１に示すように、制御端子１３０は、電力増幅回路１の外部で制御端子１０３を介してＲＦＩＣ３に接続される。また、制御端子１３０は、電力増幅回路１の内部でＰＡ制御回路２０に接続される。なお、制御端子１３０は、制御端子１０３と統合されてもよい。

　外部電源端子１４０は、電力増幅器１０に供給される電源電圧Ｖｃｃを電源回路５から受けるための端子である。図１に示すように、外部電源端子１４０は、電力増幅回路１の外部で外部電源端子１０４を介して電源回路５に接続される。図２に示すように、外部電源端子１４０は、電力増幅回路１の内部で増幅素子１１の電源端子１１ｃ及び増幅素子１２の電源端子１２ｃに接続される。具体的には、外部電源端子１４０は、ＲＣ直列回路１６が並列接続された電圧制限回路１５を介して、増幅素子１１の電源端子１１ｃに接続されている。また、外部電源端子１４０は、電圧制限回路１５を介さずに、増幅素子１２の電源端子１２ｃに接続されている。これにより、外部電源端子１４０を介して電源回路５から受けた電源電圧Ｖｃｃは、電力増幅器１０に供給される。なお、外部電源端子１４０は、外部電源端子１０４と統合されてもよい。

　本実施の形態では、電力増幅回路１は、単一の外部電源端子１４０を備える。また、高周波モジュール６は、単一の外部電源端子１０４を備える。「単一」とは、「１つのみ」であることを意味している。このため、１つの外部電源端子１４０で受けた電源電圧を、電力増幅回路１の内部に設けられた電源配線によって、増幅素子１１及び１２の各々に供給している。つまり、電源配線は、１つの外部電源端子１４０と電源端子１１ｃ及び１２ｃの各々とを接続しており、経路途中に分岐点を有している。

　なお、「単一の外部電源端子を備える」という表現は、増幅素子１１及び１２の各々に供給する電源電圧を受ける外部電源端子が「１つのみ」であることを意味するものである。当該表現は、電力増幅回路１又は高周波モジュール６が、他の増幅素子又は回路素子へ電圧（又は電力）を供給する電源端子を備えることを否定するものではない。つまり、電力増幅回路１又は高周波モジュール６は、例えばＰＡ制御回路２０などへ供給する電圧（又は電力）を受ける外部電源端子を備えていてもよい。

　電力増幅器１０は、バンドＡ及びＢの送信信号を増幅する。電力増幅器１０は、増幅素子の多段構成を有する。電力増幅器１０の具体的な構成は、後で説明する。

　ＰＡ制御回路２０は、電力増幅器１０を制御する制御回路の一例である。具体的には、ＰＡ制御回路２０は、増幅素子１１及び１２に供給するバイアス、並びに、電圧制限回路１５の動作を制御する。例えば、ＰＡ制御回路２０は、バイアス回路１３、バイアス回路１４及び電圧制限回路１５の各々に制御信号を出力する。

　［１．１．４　電力増幅器１０の回路構成］
　次に、電力増幅器１０の具体的な回路構成について説明する。図２に示すように、電力増幅器１０は、増幅素子１１及び１２と、バイアス回路１３及び１４と、電圧制限回路１５と、ＲＣ直列回路１６と、を含む。

　増幅素子１１は、入力端子１１ａ、出力端子１１ｂ及び電源端子１１ｃを有する第１増幅素子の一例である。入力端子１１ａは、第１入力端子の一例であり、外部入力端子１２０に接続されている。また、入力端子１１ａは、バイアス回路１３に接続されている。出力端子１１ｂは、第１出力端子の一例であり、増幅素子１２の入力端子１２ａに接続されている。電源端子１１ｃは、第１電源端子の一例であり、電圧制限回路１５を介して外部電源端子１４０に接続されている。

　電源端子１１ｃには、電圧制限回路１５を介して電源電圧Ｖｃｃ１が供給される。増幅素子１１は、電源電圧Ｖｃｃ１を用いて、入力端子１１ａから入力される送信信号を増幅し、増幅後の送信信号を出力端子１１ｂから出力する。増幅素子１１は、多段増幅回路の入力段（ドライブ段）を構成する。

　増幅素子１１は、例えば、ヘテロ接合バイポーラトランジスタ（ＨＢＴ：Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ）などのバイポーラトランジスタ（ＢＪＴ：Ｂｉｐｏｌａｒ　Ｊｕｎｃｔｉｏｎ　Ｔｒａｎｓｉｓｔｏｒ）を含む。ＢＪＴのベースが入力端子１１ａに接続され、ＢＪＴのコレクタが出力端子１１ｂ及び電源端子１１ｃに接続されている。ＢＪＴのエミッタは接地されている。

　なお、増幅素子１１は、ＭＯＳＦＥＴ（Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）などの電界効果トランジスタ（ＦＥＴ）であってもよい。この場合、ＦＥＴのゲートが入力端子１１ａに接続され、ＦＥＴのドレインが出力端子１１ｂ及び電源端子１１ｃに接続されている。ＦＥＴのソースは接地されている。

　増幅素子１２は、入力端子１２ａ、出力端子１２ｂ及び電源端子１２ｃを有する第２増幅素子の一例である。入力端子１２ａは、第２入力端子の一例であり、増幅素子１１の出力端子１１ｂに接続されている。また、入力端子１２ａは、バイアス回路１４に接続されている。出力端子１２ｂは、第２出力端子の一例であり、外部出力端子１１０に接続されている。電源端子１２ｃは、第２電源端子の一例であり、電圧制限回路１５を介さずに外部電源端子１４０に接続されている。なお、入力端子１２ａと出力端子１１ｂとの間にはＤＣカット用のキャパシタが直列接続されている。

　電源端子１２ｃには、電源電圧Ｖｃｃが電源電圧Ｖｃｃ２として供給される。つまり、増幅素子１１とは異なり、電圧制限回路１５を介さずに電源電圧Ｖｃｃがそのまま供給される。増幅素子１２は、増幅素子１１で増幅されて入力端子１２ａから入力される送信信号を増幅し、増幅後の送信信号を出力端子１２ｂから出力する。増幅素子１２は、多段増幅回路の出力段（パワー段）を構成する。

　増幅素子１２は、例えば、ＨＢＴなどのバイポーラトランジスタ（ＢＪＴ）を含む。ＢＪＴのベースが入力端子１２ａに接続され、ＢＪＴのコレクタが出力端子１２ｂ及び電源端子１２ｃに接続されている。ＢＪＴのエミッタは接地されている。

　なお、増幅素子１２は、ＭＯＳＦＥＴなどの電界効果トランジスタ（ＦＥＴ）であってもよい。この場合、ＦＥＴのゲートが入力端子１２ａに接続され、ＦＥＴのドレインが出力端子１２ｂ及び電源端子１２ｃに接続されている。ＦＥＴのソースは接地されている。

　電力増幅器１０では、３つ以上の増幅素子が多段接続されていてもよい。この場合、電圧制限回路１５が接続される増幅素子１１は、初段の増幅素子である。初段以外の複数の増幅素子の電源端子にはそれぞれ、電源電圧Ｖｃｃがそのまま供給される。

　バイアス回路１３は、増幅素子１１にバイアス電流又はバイアス電圧を供給する。本実施の形態では、バイアス回路１３は、増幅素子１１の入力端子１１ａに直流バイアス電流を供給する。

　バイアス回路１４は、増幅素子１２にバイアス電流又はバイアス電圧を供給する。本実施の形態では、バイアス回路１４は、増幅素子１２の入力端子１２ａに直流バイアス電流を供給する。

　電圧制限回路１５は、第１回路の一例である。電圧制限回路１５は、電源電圧Ｖｃｃを所定範囲に制限して出力する。具体的には、電圧制限回路１５は、電源電圧Ｖｃｃの上限値を制限する。上限値は、電源電圧Ｖｃｃの電圧レベルの最大値より低い値である。

　電圧制限回路１５は、設定された上限値を電源電圧Ｖｃｃが上回った場合、上限値の電圧を出力する。電圧制限回路１５は、設定された上限値を電源電圧Ｖｃｃが超えない場合、電源電圧Ｖｃｃをそのまま出力する。例えば、上限値が３Ｖである場合を想定する。電源電圧Ｖｃｃが５Ｖである場合、電圧制限回路１５は、上限値である３Ｖの電圧を出力する。電源電圧Ｖｃｃが２Ｖである場合、電圧制限回路１５は、２Ｖの電圧を出力する。電圧制限回路１５は、Ｌｏｗ　Ｄｒｏｐｏｕｔ回路（ＬＤＯ回路）又はＬＤＯリニアレギュレータとも称される。

　図２に示すように、電圧制限回路１５は、トランジスタ１５１と、増幅素子１５２と、フィードバック回路１５３と、制御端子１５４と、を含む。

　トランジスタ１５１は、外部電源端子１４０と増幅素子１１の電源端子１１ｃとの間に接続されている。具体的には、トランジスタ１５１は、制御端子１５１ａと、入力端子１５１ｂと、出力端子１５１ｃと、を有する。制御端子１５１ａは、増幅素子１５２の出力端子１５２ｃに接続されている。入力端子１５１ｂは、外部電源端子１４０に接続されている。出力端子１５１ｃは、増幅素子１１の電源端子１１ｃに接続されている。

　トランジスタ１５１は、電圧制限回路１５の出力ドライバであり、入力端子１５１ｂに印加される電圧Ｖｃｃを所望の電源電圧Ｖｃｃ１に変換して出力する。具体的には、トランジスタ１５１は、設定された上限値を超えない電源電圧Ｖｃｃ１を出力する。

　トランジスタ１５１は、例えばｐ型のＭＯＳＦＥＴである。制御端子１５１ａがゲートであり、入力端子１５１ｂ及び出力端子１５１ｃがそれぞれ、ソース及びドレインである。なお、トランジスタ１５１は、ｎ型のＭＯＳＦＥＴであってもよく、ＭＯＳＦＥＴ以外のＦＥＴであってもよい。また、トランジスタ１５１は、バイポーラトランジスタ（ＢＪＴ）であってもよい。

　増幅素子１５２は、第３増幅素子の一例であり、入力端子１５２ａ及び１５２ｂと、出力端子１５２ｃと、を有する。増幅素子１５２は、演算増幅器（オペアンプ）であり、誤差増幅器（エラーアンプ）とも称される。入力端子１５２ａは、反転入力端子であり、制御端子１５４に接続されている。入力端子１５２ｂは、第３入力端子の一例である。入力端子１５２ｂは、非反転入力端子であり、フィードバック回路１５３に接続されている。出力端子１５２ｃは、第３出力端子の一例であり、トランジスタ１５１の制御端子１５１ａに接続されている。

　増幅素子１５２は、２つの入力端子１５２ａ及び１５２ｂ間の電圧差に応じた電圧を出力端子１５２ｃに出力する。これにより、増幅素子１５２は、トランジスタ１５１のオン抵抗を制御することができ、トランジスタ１５１の出力端子１５１ｃから出力される電源電圧Ｖｃｃ１を所望の値に制御する。

　フィードバック回路１５３は、増幅素子１１の電源端子１１ｃと増幅素子１５２の入力端子１５２ｂとの間に接続されている。具体的には、フィードバック回路１５３は、トランジスタ１５１の出力端子１５１ｃと電源端子１１ｃとを結ぶ経路と、入力端子１５２ｂとの間に接続されている。

　フィードバック回路１５３は、例えば、互いに直列接続された２つの抵抗（図示せず）を含む。２つの抵抗の一端は、トランジスタ１５１の出力端子１５１ｃと増幅素子１１の電源端子１１ｃとを結ぶ経路に接続されている。２つの抵抗の他端は接地されている。２つの抵抗の互いの接続部分が入力端子１５２ｂに接続されている。これにより、フィードバック回路１５３は、トランジスタ１５１の出力端子１５１ｃから出力される電源電圧Ｖｃｃ１に応じた値を、増幅素子１５２の入力端子１５２ｂに入力することができる。

　制御端子１５４は、ＰＡ制御回路２０から入力される制御信号を受ける端子である。制御信号によって、電圧制限回路１５の動作のオンオフを制御することができる。また、制御信号によって、電圧制限回路１５が出力する電源電圧Ｖｃｃ１の上限値が設定される。上限値は、可変であってもよい。

　以上の構成により、増幅素子１１の電源端子１１ｃには、上限値が制限された電源電圧Ｖｃｃ１が供給される。つまり、電源電圧Ｖｃｃが上限値を超えている場合には、電源電圧Ｖｃｃ１の電圧レベルは、上限値の電圧レベルになり、電源電圧Ｖｃｃが上限値を超えていない場合には、電源電圧Ｖｃｃ１の電圧レベルは電源電圧Ｖｃｃの電圧レベルに等しくなる。

　なお、図２に表された電圧制限回路１５は、例示であり、これに限定されない。電圧制限回路１５は、電源電圧Ｖｃｃを所定範囲に制限して出力できる回路であればよい。電圧制限回路１５は、上限値だけでなく、下限値も制限してもよい。

　ＲＣ直列回路１６は、第１ＲＣ直列回路の一例であり、電圧制限回路１５に並列に接続されている。ＲＣ直列回路１６は、ＲＣスナバ回路とも称される。

　ＲＣ直列回路１６は、抵抗１６１と、キャパシタ１６２と、を含む。抵抗１６１とキャパシタ１６２とが直列に接続されている。例えば、抵抗１６１は、一端が外部電源端子１４０とトランジスタ１５１の入力端子１５１ｂとを結ぶ経路に接続され、他端がキャパシタ１６２の一端に接続されている。キャパシタ１６２は、他端がトランジスタ１５１の出力端子１５１ｃと増幅素子１１の電源端子１１ｃとを結ぶ経路に接続されている。抵抗１６１とキャパシタ１６２との接続関係は、逆であってもよい。

　［１．２　電源電圧の供給モードの説明］
　ここで、電源回路５が供給する電源電圧Ｖｃｃの供給モードについて、図３Ａ及び図３Ｂを参照して説明する。図３Ａは、アナログＥＴモードにおける電源電圧の推移の一例を示すグラフである。図３Ｂは、ＡＰＴモードにおける電源電圧の推移の一例を示すグラフである。図３Ａ及び図３Ｂにおいて、横軸は時間を表し、縦軸は電圧を表す。また、太い実線は、電源電圧を表し、細い実線（波形）は、変調波を表す。

　アナログＥＴモードでは、図３Ａに示すように、電源電圧を連続的に変動させることで変調波の包絡線（エンベロープ）を追跡（トラッキング）する。アナログＥＴモードでは、エンベロープ信号に基づいて、電源電圧が決定される。なお、アナログＥＴモードでは、変調波の包絡線が高速に変化する場合に、電源電圧が包絡線を追跡することが難しい。

　なお、エンベロープ信号とは、変調波の包絡線を示す信号である。エンベロープ値は、例えば（ｉ^２＋Ｑ^２）の平方根で表される。ここで、（ｉ，Ｑ）は、コンスタレーションポイントを表す。コンスタレーションポイントとは、デジタル変調によって変調された信号をコンスタレーションダイヤグラム上で表す点である。（ｉ，Ｑ）は、例えば送信情報に基づいてＢＢＩＣ４で決定される。

　ＡＰＴモードでは、図３Ｂに示すように、１フレーム単位で複数の離散的な電圧レベルに電源電圧を変動させる。その結果、電源電圧信号は矩形波を形成する。なお、ＡＰＴモードでは、１フレームよりも小さな単位（例えばサブフレーム）で電圧レベルが変化してもよい。

　なお、フレームとは、高周波信号（変調波）を構成する単位を意味する。例えば５ＧＮＲ（５ｔｈ　Ｇｅｎｅｒａｔｉｏｎ　Ｎｅｗ　Ｒａｄｉｏ）及びＬＴＥ（Ｌｏｎｇ　Ｔｅｒｍ　Ｅｖｏｌｕｔｉｏｎ）では、フレームは、１０個のサブフレームを含み、各サブフレームは、複数のスロットを含み、各スロットは、複数のシンボルで構成される。サブフレーム長は１ｍｓであり、フレーム長は１０ｍｓである。

　例えば、電源回路５は、複数の離散的な電圧レベルの電源電圧を予め準備し、スイッチ（図示せず）を用いて、予め準備された複数の電圧レベルの中から１つの電圧レベルを選択して出力する。これにより、電源回路５は、電力増幅回路１に供給する電源電圧の電圧レベルをスイッチで高速に切り替えることができる。なお、電源回路５は、複数の電圧レベルを予め準備しなくてもよく、電圧レベルをスイッチで選択して出力しなくてもよい。例えば、電源回路５は、複数の離散的な電圧レベルの中から選択された電圧レベルを随時生成して出力してもよい。

　［１．３　通信装置７の動作］
　次に、本実施の形態に係る電力増幅回路１を備える通信装置７の動作について説明する。

　本実施の形態に係る通信装置７がセルラーネットワークにおいてユーザ端末（ＵＥ：Ｕｓｅｒ　Ｅｑｕｉｐｍｅｎｔ）として用いられる場合、通信装置７は、基地局（ＢＳ：Ｂａｓｅ　Ｓｔａｔｉｏｎ）から通信装置７に送信される電力制御指令（ＴＰＣ＿ｃｍｄ：Ｔｒａｎｓｆｅｒ　Ｐｏｗｅｒ　Ｃｏｎｔｒｏｌ　Ｃｏｍｍａｎｄ）に基づいて出力電力を制御する（３ＧＰＰ：Ｉｎｎｅｒ　Ｌｏｏｐ　Ｐｏｗｅｒ　Ｃｏｎｔｒｏｌ）。４Ｇ（４ｔｈ　Ｇｅｎｅｒａｔｉｏｎ）及び５Ｇ（５ｔｈ　Ｇｅｎｅｒａｔｉｏｎ）では、ユーザ端末（移動体端末）の出力電力の精度が厳しい。例えば、基地局からＴＰＣ＿ｃｍｄ（＋１）というモードの電力制御指令が送付された場合、ユーザ端末は、指令値に対して出力電力を＋０．５ｄＢ～＋１．５ｄＢの範囲内に調整しなければならない。また例えば、基地局からＴＰＣ＿ｃｍｄ（０）というモードの電力制御指令が送付された場合、ユーザ端末は、指令値に対して出力電力を－０．５ｄＢ～＋０．５ｄＢの範囲内に調整しなければならない。また例えば、基地局からＴＰＣ＿ｃｍｄ（－１）というモードの電力制御指令が送付された場合、ユーザ端末は、指令値に対して出力電力を－１．５ｄＢ～－０．５ｄＢの範囲内に調整しなければならない。

　しかしながら、電源電圧Ｖｃｃの変化に応じた利得偏差が大きい電力増幅回路では、特に高利得領域において、高周波出力信号（送信信号）の出力電力が電力制御指令に対応した出力電力範囲を逸脱することで出力電力規格（電力範囲）を守れなくなり、高周波出力信号の品質を低下させてしまうことが想定される。

　そこで、本実施の形態に係る電力増幅回路１では、ＡＰＴモードで動作する場合に、出力電力の変化に対して利得偏差が大きくなるのを抑制することができる。具体的には、電圧制限回路１５によって増幅素子１１に供給される電源電圧を制限することで、利得偏差の増大を抑制することができる。これにより、電力増幅回路１から出力される高周波信号の品質低下を抑制することができる。

　以下では、図４を用いて、本実施の形態に係る通信装置７の具体的な動作について説明する。図４は、本実施の形態に係る通信装置７の動作を示すシーケンス図である。

　ＲＦＩＣ３は、複数の離散的な電圧レベルの中から、電力増幅回路１で用いる電源電圧の電圧レベルを選択又は設定する（Ｓ１１）。例えば、ＲＦＩＣ３は、高周波信号の平均出力電力に基づいて、電源電圧Ｖｃｃの電圧レベルを選択又は設定する。このように選択又は設定された電圧レベルを示す制御信号は、電源回路５に出力される。

　電源回路５は、ＲＦＩＣ３からの制御信号に従って、選択又は設定された電圧レベルの電源電圧を電力増幅回路１に供給する（Ｓ１２）。具体的には、電源回路５は、外部電源からの入力電圧に基づいて基準電圧レベルを生成し、当該基準電圧レベルから複数の離散的な電圧レベルを生成する。そして、電源回路５は、ＲＦＩＣ３からの制御信号に従ってスイッチを制御することにより、生成された複数の離散的な電圧レベルの中のうちの１つを選択して電力増幅回路１に出力する。

　電力増幅回路１は、前段の増幅素子１１に、所定範囲に制限された電源電圧Ｖｃｃ１を供給する（Ｓ１３）。具体的には、ＲＣ直列回路１６が並列接続された電圧制限回路１５が、電源回路５から受けた電源電圧Ｖｃｃを所定範囲に制限して電源電圧Ｖｃｃ１として供給する。例えば、電源電圧Ｖｃｃが上限値を超えている場合には、上限値の電圧レベルの電源電圧Ｖｃｃ１が増幅素子１１の電源端子１１ｃに供給される。電源電圧Ｖｃｃが上限値を超えていない場合には、電源電圧Ｖｃｃがそのまま電源電圧Ｖｃｃ１として増幅素子１１の電源端子１１ｃに供給される。

　また、電力増幅回路１は、後段の増幅素子１２に、電源電圧Ｖｃｃをそのまま電源電圧Ｖｃｃ２として供給する（Ｓ１４）。なお、ここでは、ステップＳ１３、ステップＳ１４の順に実行される例を示したが、ステップＳ１４がステップＳ１３より先に実行されてもよい。あるいは、２つのステップが同時に実行されてもよい。

　ＲＦＩＣ３は、高周波信号を生成し、電力増幅回路１に出力する（Ｓ１５）。増幅素子１１が、電圧制限回路１５から供給された電源電圧Ｖｃｃ１で高周波信号を増幅する（Ｓ１６）。さらに、増幅素子１２が、電源回路５から受けた電源電圧Ｖｃｃである電源電圧Ｖｃｃ２で、増幅素子１１によって増幅された高周波信号を増幅する（Ｓ１７）。

　［１．４　電圧制限回路１５及びＲＣ直列回路１６の作用効果］
　続いて、本実施の形態に係る電圧制限回路１５及びＲＣ直列回路１６の作用効果について説明する。

　［１．４．１　電圧制限回路１５の作用効果］
　まず、電圧制限回路１５の作用効果について、図５Ａ及び図５Ｂを用いて説明する。図５Ａは、電圧制限回路１５が動作していない場合の利得を示すグラフである。図５Ｂは、電圧制限回路１５が動作している場合の利得を示すグラフである。図５Ａ及び図５Ｂの各々において、横軸は電力増幅回路１の出力電力を表し、縦軸は電力増幅回路１の利得（ゲイン）を表している。

　電圧制限回路１５は、制御端子１５４から与えられる電圧レベルによって、動作しない状態にすることができる。電圧制限回路１５が動作しない状態とは、トランジスタ１５１の入力端子１５１ｂに入力される電源電圧Ｖｃｃを制限することなく、そのまま増幅素子１１の電源端子１１ｃに供給することを意味する。すなわち、電圧制限回路１５が動作しない状態とは、電圧制限回路１５が設けられずに、外部電源端子１４０と増幅素子１１の電源端子１１ｃとが直接接続されている状態と同じである。あるいは、電圧制限回路１５が動作しない状態とは、電源電圧Ｖｃｃの最大値（例えば５．０Ｖ）以上の上限値が設定されている状態と同じである。

　本実施の形態に係る電力増幅回路１には、上述したように、電源回路５から複数の電圧レベルに離散的に可変である電源電圧Ｖｃｃが供給される。この電源電圧Ｖｃｃが制限されることなく、増幅素子１１及び１２の両方に供給された場合、利得偏差が大きくなるという問題がある。

　ここで、利得偏差について説明する。図５Ａでは、複数の離散的な電圧レベルの電源電圧Ｖｃｃ（＝Ｖｃｃ１＝Ｖｃｃ２）が供給された場合の電圧レベル毎の利得の変化（利得特性）を破線で表している。電源電圧Ｖｃｃが大きくなるにつれて、利得が増加し、かつ、利得の低下なく出力可能な出力電力も大きくなる。電源電圧Ｖ_ＥＴの電圧レベルの最小値（ここでは１．０Ｖ）における利得と電源電圧Ｖ_ＥＴの電圧レベルの最大値（ここでは５．０Ｖ）における利得との差が利得偏差である。

　上述したように、ＡＰＴモードでは、高周波信号の平均出力に基づいて電源電圧Ｖｃｃが決定される。ＡＰＴモードによる電源電圧Ｖｃｃの離散的な変化によって、電力増幅回路１の利得も離散的に変化する。利得偏差が大きい場合、出力電力の変化に対して大きな利得差が発生し、高周波出力信号の品質が低下する。

　これに対して、本実施の形態では、ＡＰＴモードにおいて、電圧制限回路１５を動作させている。すなわち、外部電源端子１４０に供給された電源電圧Ｖｃｃの上限値が制限されることによって、増幅素子１１の電源端子１１ｃには、上限値以下の電圧レベルを有する電源電圧Ｖｃｃ１が供給される。

　これにより、利得偏差が小さくなる。これは、図５Ｂに示すように、電圧レベル毎の利得特性（破線のグラフ）のうち、上限値を超える電源電圧Ｖｃｃを受けたときの利得特性の利得が小さくなるためである。利得偏差が小さくなることによって、高周波出力信号（送信信号）の出力電力が電力制御指令に対応した出力電力範囲を逸脱することで出力電力規格（電力範囲）を守れなくなることを抑制することができる。これにより、高周波出力信号の品質低下を抑制することができる。

　なお、図５Ｂでは、上限値を３．０Ｖとしている。例えば、電源電圧Ｖｃｃが５．０Ｖである場合、図５Ａに示される例では、利得変動が小さい出力電力（例えば５ｄＢｍ～３０ｄＢｍ）において利得（ゲイン）が約２９ｄＢであるのに対して、図５Ｂに示される例では、利得が約２８ｄＢである。このため、電圧制限回路１５が動作することによって、動作しない場合よりも利得偏差が約１ｄＢ小さくなっている。

　電力増幅回路１から出力される高周波信号の品質に与える影響は、前段（初段、ドライブ段）の増幅素子１１と後段の増幅素子１２とを比べた場合に、初段の増幅素子１１に供給される電源電圧Ｖｃｃ１の変動の影響が支配的である。このため、初段の増幅素子１１の電源端子１１ｃに供給する電源電圧Ｖｃｃ１の変動を電圧制限回路１５によって抑制することにより、利得偏差を効率良く小さくすることができる。利得偏差が小さくなることにより、高周波信号の品質低下が抑制される。

　一方で、後段（パワー段）の増幅素子１２の電源端子１２ｃには、電源電圧Ｖｃｃがそのまま供給される。後段の増幅素子１２は、出力電力に与える影響が支配的である。つまり、上限値を超える電源電圧Ｖｃｃが外部電源端子１４０に供給された場合、増幅素子１２は、上限値を超える電源電圧Ｖｃｃを用いて高周波信号を増幅するので、電力増幅回路１の高出力化を実現することができる。

　なお、初段の増幅素子１１の電源端子１１ｃには、電源電圧Ｖｃｃの電圧レベルによらずに固定値の電圧を供給してもよい。固定値は、電源電圧Ｖｃｃの電圧レベルの最大値より低い値である。つまり、電圧制限回路１５が制限する所定範囲は、ある１つの電圧レベル（上限値＝下限値）であってもよい。この場合であっても、利得偏差を小さくすることによる効果を得ることができる。

　一方、上述した本実施の形態のように上限値のみを設定した場合には、上限値よりも低い電圧レベルの電源電圧Ｖｃｃが供給されたときに、電源電圧Ｖｃｃがそのまま増幅素子１１の電源端子１１ｃに供給される。このため、増幅素子１１の電源端子１１ｃに固定値の電圧を供給する場合に比べて、消費電力の無駄を減らすことができるので、効率の低下を抑制することができる。

　以上のように、電圧制限回路１５を設けることで、利得偏差を効率良く小さくすることができ、高周波信号の品質低下を抑制することができる。一方で、電圧制限回路１５が設けられているだけでは、十分に高周波信号の品質低下を抑制することができない場合がある。例えば、電源電圧Ｖｃｃの変化が電圧制限回路１５の上限値を跨ぐ場合には、利得偏差が大きくなる。

　これに対して、大容量のコンデンサをバイパスコンデンサ（又はデカップリングコンデンサ）として設けることが想定される。しかしながら、電源電圧Ｖｃｃが電圧制限回路１５の上限値を跨いで低下する場合には、バイパスコンデンサの放電が必要になる。放電に時間が必要になるため、電源電圧Ｖｃｃの変化の高速化に追随できなくなる場合がある。一方で、バイパスコンデンサの容量を小さくすると、放電は不要になるが、電源電圧Ｖｃｃが電圧制限回路１５の上限値を跨いで上昇する場合に、電圧制限回路１５から出力される電源電圧Ｖｃｃ１にリンギングが発生する。

　このように、バイパスコンデンサを設けたとしても、電力増幅回路１の増幅特性の劣化を抑制できずに、高周波出力信号の品質低下を抑制できない場合がある。これに対して、本実施の形態では、ＲＣ直列回路１６が設けられている。

　［１．４．２　ＲＣ直列回路１６の作用効果］
　次に、ＲＣ直列回路１６の作用効果について、図６を用いて説明する。図６は、ＲＣ直列回路１６の有無による電源電圧Ｖｃｃ１の変動の一例を示すグラフである。図６において、横軸は時間を表し、縦軸は増幅素子１１の電源端子１１ｃに供給される電源電圧Ｖｃｃ１の変動を表している。

　ＡＰＴモードでは、電源電圧Ｖｃｃが離散的に変化するが、この変化の際にリンギングと呼ばれる高周波ノイズが発生する。図６の破線は、ＲＣ直列回路１６が設けられていない場合の電源電圧Ｖｃｃ１の変動を表している。図６の実線は、ＲＣ直列回路１６が設けられている場合の電源電圧Ｖｃｃ１の変動を表している。図６に示すように、ＲＣ直列回路１６が設けられていることによって、電源電圧Ｖｃｃ１の立ち上がり時に発生するリンギングが抑制されている。

　以下では、リンギングの抑制に適したＲＣ直列回路１６の抵抗１６１の抵抗値Ｒ_ＳＮＢ及びキャパシタ１６２の容量値Ｃ_ＳＮＢの設定方法について説明する。

　リンギングは、電源電圧Ｖｃｃ１の変動の周波数を小さくすることによって抑制される。トランジスタ１５１の入力端子１５１ｂ及び出力端子１５１ｃ間に並列にキャパシタを追加する場合を例に説明する。追加するキャパシタの容量値をＣ_１とし、キャパシタを追加したときの周波数のシフト比をｍとすると、シフト比ｍは、以下の式（１）で表される。

　なお、式（１）において、ｆ_Ｒ１は、キャパシタを追加する前のリンギングの周波数である。ｆ_Ｒ２は、キャパシタを追加した後のリンギングの周波数である。また、Ｌ_ｐは、電圧制限回路１５の寄生インダクタンスのインダクタンス値である。寄生インダクタンスは、外部電源端子１４０と入力端子１５１ｂとを結ぶ経路に直列接続されている。Ｃ_ｐは、電圧制限回路１５の寄生容量の容量値である。寄生容量は、入力端子１５１ｂ及び出力端子１５１ｃ間に並列に接続されている。

　式（１）を二乗して、Ｃ_ｐでまとめることにより、寄生容量の容量値Ｃ_ｐは、以下の式（２）で表される。

　同様に、寄生インダクタンスのインダクタンス値Ｌ_ｐは、以下の式（３）で表される。

　これにより、例えばＣ_１＝１００ｐＦのキャパシタを並列に追加し、電圧変動を測定することで、電圧制限回路１５の寄生容量の容量値Ｃ_ｐ及び寄生インダクタンスのインダクタンス値Ｌ_ｐが式（２）及び（３）により算出可能である。なお、ｆ_Ｒ１及びｆ_Ｒ２は、電圧変動の測定結果から得られる。

　ＲＣ直列回路１６からの反射を最小限にするために、ＲＣ直列回路１６のインピーダンスを揃えるためには、以下の式（４）を満たすことが望まれる。

　ＲＣ直列回路１６のキャパシタ１６２の容量値Ｃ_ＳＮＢは、例えば、寄生容量の容量値Ｃ_ｐの１倍から４倍の範囲で設定される。あるいは、容量値Ｃ_ＳＮＢは、以下の式（５）で表される。

　Ｌ_ｐ、Ｃ_ｐ及びｆ_Ｒ１はいずれも、例えばＣ_１＝１００ｐＦのキャパシタを並列に追加し、電圧変動を測定することで得られるものであるので、抵抗１６１の抵抗値Ｒ_ＳＮＢ及びキャパシタ１６２の容量値Ｃ_ＳＮＢを設定することができる。これにより、リンギングの抑制に適したＲＣ直列回路１６を、電圧制限回路１５に並列に接続することができる。

　［１．４．３　まとめ］
　以上のように、本実施の形態に係る電力増幅回路１は、外部入力端子１２０及び外部出力端子１１０と、電力増幅器１０と、電力増幅器１０に供給される電源電圧Ｖｃｃを電源回路５から受ける外部電源端子１４０と、を備える。電力増幅器１０は、入力端子１１ａ、出力端子１１ｂ及び電源端子１１ｃを有する増幅素子１１と、入力端子１２ａ、出力端子１２ｂ及び電源端子１２ｃを有する増幅素子１２と、電源電圧Ｖｃｃを所定範囲に制限して出力する電圧制限回路１５と、電圧制限回路１５に並列に接続されたＲＣ直列回路１６と、を含む。入力端子１１ａは、外部入力端子１２０に接続されている。出力端子１１ｂは、入力端子１２ａに接続されている。出力端子１２ｂは、外部出力端子１１０に接続されている。電源端子１１ｃは、電圧制限回路１５を介して外部電源端子１４０に接続されている。電源端子１２ｃは、外部電源端子１４０に接続されている。

　これにより、前段の増幅素子１１の電源端子１１ｃには、電圧制限回路１５によって制限された電源電圧Ｖｃｃ１が供給されるので、複数の離散的な電圧レベルの電源電圧Ｖｃｃが電力増幅器１０に供給された場合の利得偏差を効率良く小さくすることができる。利得偏差が小さくなることで、高周波出力信号の品質低下を抑制することができる。また、電圧制限回路１５には、ＲＣ直列回路１６が並列に接続されているので、電源電圧Ｖｃｃ１に発生するリンギングを抑制することができる。特に、送信開始時などの電源電圧Ｖｃｃ１の立ち上がり時に発生するリンギングを抑制することができる。電力増幅器１０の利得は、前段の増幅素子１１の利得特性の影響が支配的である。このため、前段の増幅素子１１に供給される電源電圧Ｖｃｃ１に対するリンギングの発生を抑制することにより、複数の離散的な電圧レベルの電源電圧Ｖｃｃが供給された場合の電源電圧Ｖｃｃ１の変動を抑制することができる。よって、本実施の形態に係る電力増幅回路１によれば、複数の離散的な電圧レベルの電源電圧Ｖｃｃが供給された場合の高周波出力信号の品質低下を抑制することができる。

　また、例えば、本実施の形態に係る電力増幅回路１では、電圧制限回路１５は、入力端子１５２ｂ及び出力端子１５２ｃを有する増幅素子１５２と、出力端子１５２ｃに接続された制御端子１５１ａを有し、外部電源端子１４０と電源端子１１ｃとの間に接続されたトランジスタ１５１と、電源端子１１ｃと入力端子１５２ｂとの間に接続されたフィードバック回路１５３と、を含む。

　これにより、前段の増幅素子１１の電源端子１１ｃには、電圧制限回路１５によって制限された電源電圧Ｖｃｃ１が供給されるので、複数の離散的な電圧レベルの電源電圧Ｖｃｃが電力増幅器１０に供給された場合の利得偏差を効率良く小さくすることができる。また、電圧制限回路１５には、ＲＣ直列回路１６が並列に接続されているので、電源電圧Ｖｃｃ１に発生するリンギングを抑制することができる。特に、送信開始時などの電源電圧Ｖｃｃ１の立ち上がり時に発生するリンギングを抑制することができる。電力増幅器１０の利得は、前段の増幅素子１１の利得特性の影響が支配的である。このため、前段の増幅素子１１に供給される電源電圧Ｖｃｃ１に対するリンギングの発生を抑制することにより、複数の離散的な電圧レベルの電源電圧Ｖｃｃが供給された場合の電源電圧Ｖｃｃ１の変動を抑制することができる。よって、本実施の形態に係る電力増幅回路１によれば、複数の離散的な電圧レベルの電源電圧Ｖｃｃが供給された場合の高周波出力信号の品質低下を抑制することができる。

　また、例えば、外部電源端子１４０は、単一の外部電源端子である。

　これにより、電力増幅回路１の外部接続端子の端子数を減らすことができるので、電力増幅回路１の小型化を実現することができる。また、電力増幅回路１を備える高周波モジュール６の外部接続端子の端子数を減らすことができるので、高周波モジュール６の小型化も実現することができる。

　また、本実施の形態に係る電力増幅方法は、ＲＣ直列回路１６が並列接続された電圧制限回路１５が、電源回路５から受けた電源電圧Ｖｃｃを所定範囲に制限して増幅素子１１に供給し、増幅素子１１が、電圧制限回路１５から供給された電源電圧Ｖｃｃ１で高周波信号を増幅し、増幅素子１２が、電源回路５から受けた電源電圧Ｖｃｃで、増幅素子１１によって増幅された高周波信号を増幅する。

　これにより、上述した電力増幅回路１と同等の効果を得ることができる。具体的には、前段の増幅素子１１には、電圧制限回路１５によって制限された電源電圧Ｖｃｃ１が供給されるので、複数の離散的な電圧レベルの電源電圧Ｖｃｃが供給された場合の利得偏差を効率良く小さくすることができる。また、電圧制限回路１５には、ＲＣ直列回路１６が並列に接続されているので、電源電圧Ｖｃｃ１に発生するリンギングを抑制することができる。特に、送信開始時などの電源電圧Ｖｃｃ１の立ち上がり時に発生するリンギングを抑制することができる。前段の増幅素子１１及び後段の増幅素子１２を備える電力増幅器１０の利得は、前段の増幅素子１１の利得特性の影響が支配的である。このため、前段の増幅素子１１に供給される電源電圧Ｖｃｃ１に対するリンギングの発生を抑制することにより、複数の離散的な電圧レベルの電源電圧Ｖｃｃが供給された場合の電源電圧Ｖｃｃ１の変動を抑制することができる。よって、本実施の形態に係る電力増幅方法によれば、複数の離散的な電圧レベルの電源電圧Ｖｃｃが供給された場合の高周波出力信号の品質低下を抑制することができる。

　なお、本実施の形態において、電源電圧Ｖｃｃの供給モードは、ＡＰＴモードに限定されず、ＥＴモードであってもよい。

　（実施の形態２）
　続いて、実施の形態２について説明する。

　実施の形態２では、実施の形態１と比較して、外部電源端子には電圧レベルが連続的に変化する電源電圧Ｖｃｃが入力される場合がある点で相違する。すなわち、実施の形態２に係る電力増幅回路は、ＡＰＴモードだけでなく、アナログＥＴモードでも動作する。以下では、実施の形態１との相違点を中心に説明を行い、共通点の説明を省略又は簡略化する。

　［２．１　電力増幅回路２０１及び電源回路２０５の回路構成］
　まず、本実施の形態に係る電力増幅回路２０１及び電源回路２０５の回路構成について、図７を用いて説明する。図７は、本実施の形態に係る電力増幅回路２０１及び電源回路２０５の回路構成図である。

　図７に示される電力増幅回路２０１及び電源回路２０５は、実施の形態１に係る通信装置７及び高周波モジュール６において、電力増幅回路１及び電源回路５の代わりに備えられる。

　［２．１．１　電源回路２０５の回路構成］
　まず、電源回路２０５の回路構成について図７を用いて説明する。

　図７に示すように、電源回路２０５は、電源制御回路２５０と、アナログＥＴトラッカ２５１と、ＡＰＴトラッカ２５２と、スイッチ２５３と、電源２５４と、を備える。

　電源制御回路２５０は、高周波信号の平均出力電力に基づいて、ＡＰＴトラッカ２５２を制御することで、ＡＰＴトラッカ２５２内で生成された複数の離散的な電圧レベルの中から電力増幅回路２０１で用いる電源電圧Ｖｃｃの電圧レベルを選択させる。また、電源制御回路２５０は、ＢＢＩＣ４より得た高周波入力信号のエンベロープ信号に基づいて、アナログＥＴトラッカ２５１を制御することで、アナログＥＴトラッカ２５１で生成される電源電圧Ｖｃｃの電圧レベルを連続的に変化させる。なお、電源制御回路２５０は、高周波入力信号の電力振幅の一次関数となるよう、アナログＥＴトラッカ２５１の電力レベルを制御してもよい。また、電源制御回路２５０は、電力増幅回路２０１に入力される高周波信号のチャネル帯域幅に基づいて、スイッチ２５３の接続を切り替える。なお、電源制御回路２５０は、電源回路２０５が備えず、ＲＦＩＣ３が備えていてもよい。

　アナログＥＴトラッカ２５１は、電源２５４の電圧に基づいて、連続的な電圧レベルの電源電圧を生成する。より具体的には、アナログＥＴトラッカ２５１は、電圧レベルが可変する電圧保持回路を有し、当該電圧保持回路から電圧レベルを変化させて電源電圧を出力する。

　ＡＰＴトラッカ２５２は、電源２５４の電圧に基づいて、複数の離散的な電圧レベルの電源電圧を生成する。より具体的には、ＡＰＴトラッカ２５２は、互いに異なる電圧レベルを保持する複数の電圧保持回路を有し、当該複数の電圧保持回路から一の電圧保持回路を選択し、当該選択された一の電圧保持回路から一の電圧レベルの電源電圧を出力する。

　スイッチ２５３は、外部電源端子１４０に接続された共通端子と、アナログＥＴトラッカ２５１に接続された第１選択端子と、ＡＰＴトラッカ２５２に接続された第２選択端子とを有する。スイッチ２５３は、アナログＥＴトラッカ２５１と外部電源端子１４０との接続、及び、ＡＰＴトラッカ２５２と外部電源端子１４０との接続を切り替える。

　この構成により、電源回路２０５は、電源電圧Ｖｃｃとして、電圧レベルが離散的に可変である電圧（デジタル電圧）、及び、電圧レベルが連続的に可変である電圧（アナログ電圧）のいずれか一方を選択して出力することができる。電源回路２０５が電源電圧Ｖｃｃとして、電圧レベルが離散的に可変である電圧を出力するモードが、図３Ｂに示されるＡＰＴモードである。電源回路２０５が電源電圧Ｖｃｃとして、電圧レベルが連続的に可変である電圧を出力するモードが、図３Ａに示されるアナログＥＴモードである。

　［２．１．２　電力増幅回路２０１の回路構成］
　次に、電力増幅回路２０１の回路構成について図７を用いて説明する。

　図７に示すように、電力増幅回路２０１は、電力増幅器２１０と、ＰＡ制御回路２２０と、を備える。電力増幅器２１０は、図２に示される電力増幅器１０と比較して、スイッチ１７を新たに備える点が相違する。

　スイッチ１７は、ＲＣ直列回路１６に直列に接続された第１スイッチの一例である。図７に示すように、スイッチ１７は、キャパシタ１６２の、抵抗１６１に接続されていない一端と、トランジスタ１５１の出力端子１５１ｃと増幅素子１１の電源端子１１ｃとを結ぶ経路と、の間に接続されている。あるいは、スイッチ１７は、抵抗１６１の、キャパシタ１６２に接続されていない一端と、外部電源端子１４０とトランジスタ１５１の入力端子１５１ｂとを結ぶ経路と、の間に接続されていてもよい。スイッチ１７は、例えばＳＰＳＴ（Ｓｉｎｇｌｅ－Ｐｏｌｅ　Ｓｉｎｇｌｅ－Ｔｈｒｏｗ）型のスイッチ回路で構成される。

　スイッチ１７は、ＲＣ直列回路１６と電圧制限回路１５との並列接続の導通及び非導通（切り離し）を制御する。具体的には、スイッチ１７は、オン（導通状態）になることにより、ＲＣ直列回路１６と電圧制限回路１５との並列接続を導通させる。スイッチ１７は、オフ（非導通状態）になることにより、ＲＣ直列回路１６と電圧制限回路１５との並列接続を非導通にする、すなわち、ＲＣ直列回路１６を電圧制限回路１５から切り離す。スイッチ１７は、ＰＡ制御回路２２０によって制御される。

　ＰＡ制御回路２２０は、実施の形態１に係るＰＡ制御回路２０が行う処理に加えて、スイッチ１７の導通（オン）及び非導通（オフ）の切り替えを行う。具体的な切り替え条件については、後で説明する。

　［２．２　電力増幅回路２０１の動作］
　続いて、電力増幅回路２０１の動作にについて、図８を用いて説明する。

　図８は、本実施の形態に係る電力増幅回路２０１の動作を示す図である。電力増幅回路２０１は、動作モードとして、アナログＥＴモードとＡＰＴモードと、を有する。図８に示すように、アナログＥＴモードとＡＰＴモードとは、チャネル帯域幅に基づいて切り替えられる。

　チャネル帯域幅が第１閾値より小さい場合、電力増幅回路２０１は、アナログＥＴモードで動作する。第１閾値は、例えば６０ＭＨｚである。チャネル帯域幅が相対的に小さい場合、図３Ａに示すように、電源電圧Ｖｃｃは変調波の包絡線の変化に追随することができる。これに対して、チャネル帯域幅が相対的に大きい場合には、電源電圧Ｖｃｃは変調波の包絡線の変化に追随できなくなる。言い換えると、チャネル帯域幅が相対的に大きい場合には、電源電圧Ｖｃｃの振幅変化は、変調波の包絡線の変化に対して遅れが生じるようになる。

　このため、本実施の形態では、チャネル帯域幅が第１閾値以上の場合、電力増幅回路２０１は、ＡＰＴモードで動作する。ＡＰＴモードでは、複数の離散的な電圧レベルの変動をスイッチの切り替えによって行うことができる。このため、スイッチの高速切り替えによって、電源電圧Ｖｃｃの振幅変化を変調波の包絡線の変化に追随させることができる。

　なお、チャネル帯域幅が第１閾値に等しい場合、電力増幅回路２０１は、ＡＰＴモードではなく、アナログＥＴモードで動作してもよい。すなわち、チャネル帯域幅が第１閾値以下の場合にアナログＥＴモードで動作し、チャネル帯域幅が第１閾値より大きい場合にＡＰＴモードで動作してもよい。

　図９Ａは、ＡＰＴモードで動作中の電力増幅回路２０１の回路構成図である。ＡＰＴモードでは、外部電源端子１４０は、電源回路５から、複数の離散的な電圧レベルに可変である電源電圧Ｖｃｃを受ける。図９Ａに示すように、ＰＡ制御回路２２０は、スイッチ１７をオンする。スイッチ１７が導通状態になることで、ＲＣ直列回路１６と電圧制限回路１５との並列接続が導通する。これにより、電力増幅回路２０１の回路構成を、実施の形態１に係る電力増幅回路１と同じにすることができる。したがって、ＡＰＴモードでは、実施の形態１と同様に、複数の離散的な電圧レベルの電源電圧Ｖｃｃが供給された場合の高周波出力信号の品質低下を抑制することができる。

　図９Ｂは、アナログＥＴモードで動作中の電力増幅回路２０１の回路構成図である。図９Ｂに示すように、ＰＡ制御回路２２０は、電圧制限回路１５の制御端子１５４に制御信号を送信することで、電圧制限回路１５の上限値を電源電圧Ｖｃｃの最大値（例えば５．０Ｖ）に設定する。これにより、電圧制限回路１５が動作しない状態になり、外部電源端子１４０で受けた電源電圧Ｖｃｃをそのまま増幅素子１１の電源端子１１ｃに供給することができる。

　図１０は、アナログＥＴモードで動作中の利得を示すグラフである。図１０において、横軸は電力増幅回路２０１の出力電力を表し、縦軸は電力増幅回路２０１の利得（ゲイン）を表している。

　アナログＥＴモードでは、エンベロープ信号（（ｉ^２＋Ｑ^２）の平方根）に基づいて電源電圧Ｖｃｃが決定される。図１０では、離散的な電圧レベル毎の利得特性を破線で表しているが、アナログＥＴモードでは、この利得特性の差が理想的には十分に小さいので、利得の変動が十分に小さくなる。このため、高周波出力信号の品質低下を抑制することができる。

　また、アナログＥＴモードでは、ＰＡ制御回路２２０は、スイッチ１７をオフする。スイッチ１７が非導通状態になることで、ＲＣ直列回路１６が電圧制限回路１５から切り離される。アナログＥＴモードでは、電源電圧の急速な立ち上がりがないため、リンギングが発生しない。ＲＣ直列回路１６を電源電圧Ｖｃｃ１（＝電源電圧Ｖｃｃ）の経路から切り離すことにより、電源電圧Ｖｃｃ１へ与える影響を抑制することができる。

　［２．３　効果など］
　以上のように、本実施の形態に係る電力増幅回路２０１では、電力増幅器２１０は、ＲＣ直列回路１６に直列に接続されたスイッチ１７を含む。

　これにより、スイッチ１７の導通及び非導通を切り替えることにより、電圧制限回路１５とＲＣ直列回路１６との接続関係を異ならせることができる。例えば、電圧制限回路１５とＲＣ直列回路１６との並列接続を切り離すことができる。電圧制限回路１５が動作しない場合にＲＣ直列回路１６を切り離すことで、電源電圧Ｖｃｃ１（＝電源電圧Ｖｃｃ）を安定させることができる。このように、スイッチ１７の導通及び非導通を制御することで、高周波出力信号の品質低下を抑制することができる。

　また、例えば、スイッチ１７は、高周波信号のチャネル帯域幅が第１閾値より小さい場合に非導通状態になり、チャネル帯域幅が第１閾値より大きい場合に導通状態になる。

　これにより、チャネル帯域幅が相対的に小さい場合にはＲＣ直列回路１６を電圧制限回路１５から切り離すことができるので、電源電圧Ｖｃｃ１（＝電源電圧Ｖｃｃ）を安定させることができる。また、チャネル帯域幅が相対的に大きい場合には、ＲＣ直列回路１６を電圧制限回路１５に並列接続させることができるので、実施の形態１と同様に、複数の離散的な電圧レベルの電源電圧Ｖｃｃが供給された場合の高周波出力信号の品質低下を抑制することができる。

　また、例えば、スイッチ１７は、外部電源端子１４０が電源回路２０５から受ける電源電圧Ｖｃｃが連続的に変化する電圧である場合（アナログＥＴモード）に、非導通状態になり、外部電源端子１４０が電源回路２０５から受ける電源電圧Ｖｃｃが複数の離散的な電圧レベルに可変である場合（ＡＰＴモード）に、導通状態になる。

　これにより、アナログＥＴモードの場合にはＲＣ直列回路１６を電圧制限回路１５から切り離すことができるので、電源電圧Ｖｃｃ１（＝電源電圧Ｖｃｃ）を安定させることができる。また、ＡＰＴモードの場合には、ＲＣ直列回路１６を電圧制限回路１５に並列接続させることができるので、実施の形態１と同様に、複数の離散的な電圧レベルの電源電圧Ｖｃｃが供給された場合の高周波出力信号の品質低下を抑制することができる。

　なお、本実施の形態において、電源電圧Ｖｃｃの供給モードは、アナログＥＴモード、ＡＰＴモードに限定されず、アナログＥＴモードとは異なるＥＴモードであってもよい。

　（実施の形態３）
　続いて、実施の形態３について説明する。

　実施の形態３では、実施の形態２と比較して、ＲＣ直列回路を複数備える点が相違する。以下では、実施の形態２との相違点を中心に説明を行い、共通点の説明を省略又は簡略化する。

　［３．１　電力増幅回路３０１の回路構成］
　まず、本実施の形態に係る電力増幅回路３０１の回路構成について、図１１を用いて説明する。図１１は、本実施の形態に係る電力増幅回路３０１の回路構成図である。

　図１１に示される電力増幅回路３０１は、実施の形態２に係る通信装置７及び高周波モジュール６において、電力増幅回路２０１の代わりに備えられる。あるいは、電力増幅回路３０１は、実施の形態１に係る通信装置７及び高周波モジュール６において、電力増幅回路１の代わりに備えられてもよい。

　図１１に示すように、電力増幅回路３０１は、電力増幅器３１０と、ＰＡ制御回路３２０と、を備える。電力増幅器３１０は、図２に示される電力増幅器１０と比較して、ＲＣ直列回路１８と、スイッチ１９と、を新たに備える点が相違する。なお、スイッチ１７は、実施の形態２に係るスイッチ１７と同じである。

　ＲＣ直列回路１８は、第２ＲＣ直列回路の一例であり、電圧制限回路１５に並列に接続されている。ＲＣ直列回路１８は、ＲＣスナバ回路とも称される。

　ＲＣ直列回路１８は、抵抗１８１と、キャパシタ１８２と、を含む。抵抗１８１とキャパシタ１８２とが直列に接続されている。例えば、抵抗１８１は、一端が外部電源端子１４０とトランジスタ１５１の入力端子１５１ｂとを結ぶ経路に接続され、他端がキャパシタ１８２の一端に接続されている。キャパシタ１８２は、他端がトランジスタ１５１の出力端子１５１ｃと増幅素子１１の電源端子１１ｃとを結ぶ経路に接続されている。

　ＲＣ直列回路１６とＲＣ直列回路１８とは、並列に接続されている。ＲＣ直列回路１８は、ＲＣ直列回路１６より時定数が大きい。具体的には、ＲＣ直列回路１８は、ＲＣ直列回路１６よりも抵抗値及び容量値の少なくとも一方が大きい。例えば、ＲＣ直列回路１８の抵抗１８１の抵抗値Ｒ_ＳＮＢ２は、ＲＣ直列回路１６の抵抗１６１の抵抗値Ｒ_ＳＮＢ１より大きい。ＲＣ直列回路１８のキャパシタ１８２の容量値Ｃ_ＳＮＢ２は、ＲＣ直列回路１６のキャパシタ１６２の容量値Ｃ_ＳＮＢ１より大きい。

　スイッチ１９は、ＲＣ直列回路１８に直列に接続されている。図１１に示すように、スイッチ１９は、キャパシタ１８２の、抵抗１８１に接続されていない一端と、トランジスタ１５１の出力端子１５１ｃと増幅素子１１の電源端子１１ｃとを結ぶ経路と、の間に接続されている。あるいは、スイッチ１９は、抵抗１８１の、キャパシタ１８２に接続されていない一端と、外部電源端子１４０とトランジスタ１５１の入力端子１５１ｂとを結ぶ経路と、の間に接続されていてもよい。スイッチ１９は、例えばＳＰＳＴ型のスイッチ回路で構成される。

　スイッチ１９は、導通状態になることにより、ＲＣ直列回路１８と電圧制限回路１５との並列接続を導通させる。スイッチ１９は、非導通状態になることにより、ＲＣ直列回路１８と電圧制限回路１５との並列接続を非導通にする。スイッチ１９は、ＰＡ制御回路３２０によって制御される。

　スイッチ１９は、スイッチ１７とともに、ＲＣ直列回路１６及び１８の各々と電圧制限回路１５との並列接続の導通及び非導通を切り替える第２スイッチを構成している。なお、第２スイッチは、２つのスイッチ１７及び１９で構成される場合に限定されず、例えばＳＰＤＴ型のスイッチ回路で構成されてもよい。

　ＰＡ制御回路３２０は、実施の形態１に係るＰＡ制御回路２０が行う処理に加えて、スイッチ１７及び１９の各々の導通（オン）及び非導通（オフ）の切り替えを行う。具体的な切り替え条件などについては、後で説明する。

　［３．２　電力増幅回路３０１の動作］
　続いて、電力増幅回路３０１の動作について、図１２を用いて説明する。

　図１２は、本実施の形態に係る電力増幅回路３０１の動作を示す図である。電力増幅回路３０１は、動作モードとして、アナログＥＴモードとＡＰＴモードとを有する。アナログＥＴモードとＡＰＴモードとの切り替えは、実施の形態２と同じである。本実施の形態では、ＡＰＴモードで動作中においても、チャネル帯域幅に基づいて、その動作が切り替えられる。

　チャネル帯域幅が第２閾値未満である場合、電力増幅回路３０１は、時定数が大きいＲＣ直列回路１８と電圧制限回路１５との並列接続を導通させる。第２閾値は、アナログＥＴモードとＡＰＴモードとの切り替えに利用される第１閾値より大きい閾値である。第２閾値は、例えば１００ＭＨｚである。

　本実施の形態では、チャネル帯域幅が第１閾値（例えば６０ＭＨｚ）以上、第２閾値未満である場合に、ＲＣ直列回路１８と電圧制限回路１５との並列接続を導通させる。具体的には、スイッチ１９が導通状態になり、スイッチ１７が非導通状態になる。これにより、電圧制限回路１５には、ＲＣ直列回路１８が並列接続され、ＲＣ直列回路１６は、並列接続されずに切り離される。

　チャネル帯域幅が相対的に小さい場合、電源電圧Ｖｃｃの変動の周波数が小さい。このため、時定数が大きいＲＣ直列回路１８を並列接続させることで、リンギングを抑制することができる。

　チャネル帯域幅が第２閾値以上である場合、電力増幅回路３０１は、時定数が小さいＲＣ直列回路１６と電圧制限回路１５との並列接続を導通させる。具体的には、スイッチ１７が導通状態になり、スイッチ１９が非導通状態になる。これにより、電圧制限回路１５には、ＲＣ直列回路１６が並列接続され、ＲＣ直列回路１８は、並列接続されずに切り離される。

　チャネル帯域幅が相対的に大きい場合、電源電圧Ｖｃｃの変動の周波数が大きい。このため、時定数が小さいＲＣ直列回路１６を並列接続させることで、リンギングを抑制することができる。

　なお、チャネル帯域幅が第２閾値に等しい場合、ＲＣ直列回路１６ではなく、ＲＣ直列回路１８と電圧制限回路１５との並列接続を導通させてもよい。すなわち、チャネル帯域幅が第２閾値以下の場合にＲＣ直列回路１８と電圧制限回路１５との並列接続を導通させ、チャネル帯域幅が第２閾値より大きい場合にＲＣ直列回路１６と電圧制限回路１５との並列接続を導通させてもよい。

　本実施の形態では、チャネル帯域幅が第１閾値未満である場合、電力増幅回路３０１は、アナログＥＴモードで動作するので、電圧制限回路１５を動作させない。このとき、スイッチ１７及び１９の各々が非導通状態になることで、ＲＣ直列回路１６及び１８の各々が電圧制限回路１５から切り離される。これにより、アナログＥＴモードでは、実施の形態２と同様に、電源電圧Ｖｃｃ１へ与える影響を抑制することができる。また、本実施の形態では、アナログＥＴモードが設けられていなくてもよい。

　［３．３　変形例］
　続いて、実施の形態３の変形例について説明する。

　実施の形態３では、複数のＲＣ直列回路を設けて接続関係を切り替えることにより、電圧制限回路１５に接続されるＲＣ直列回路の時定数を変更している。これに対して、本変形例では、抵抗値及び容量値の少なくとも一方が可変、すなわち、時定数が可変のＲＣ直列回路を備える。

　［３．３．１　回路構成］
　図１３は、本変形例に係る電力増幅回路３０１Ａの回路構成図である。図１３に示される電力増幅回路３０１Ａは、電力増幅器３１０Ａと、ＰＡ制御回路３２０Ａと、を備える。電力増幅器３１０Ａは、図１１に示される電力増幅器３１０と比較して、ＲＣ直列回路１６の代わりにＲＣ直列回路１６Ａを備える点が相違する。

　ＲＣ直列回路１６Ａは、時定数が可変なＲＣ直列回路である。図１３に示すように、ＲＣ直列回路１６Ａは、可変抵抗１６１Ａと、可変キャパシタ１６２Ａと、を含む。可変抵抗１６１Ａの抵抗値、及び、可変キャパシタ１６２Ａの容量値は、ＰＡ制御回路３２０Ａによって変更される。

　なお、ＲＣ直列回路１６Ａは、可変抵抗１６１Ａと、容量値が固定のキャパシタと、を含んでもよい。あるいは、ＲＣ直列回路１６Ａは、抵抗値が固定の抵抗と、容量値が可変のキャパシタと、を含んでもよい。

　ＰＡ制御回路３２０Ａは、実施の形態２に係るＰＡ制御回路２２０が行う処理に加えて、ＲＣ直列回路１６Ａの時定数を制御する。具体的な制御内容については、以下で説明する。

　［３．３．２　動作］
　次に、電力増幅回路３０１Ａの動作について、図１４を用いて説明する。

　図１４は、本変形例に係る電力増幅回路３０１Ａの動作を示す図である。電力増幅回路３０１Ａは、実施の形態１と同様に、アナログＥＴモードを有さず、ＡＰＴモードを有する。

　チャネル帯域幅が第３閾値未満である場合、電力増幅回路３０１ＡのＲＣ直列回路１６Ａの時定数を大きくする。第３閾値は、例えば１００ＭＨｚである。ＲＣ直列回路１６Ａは、チャネル帯域幅が１００ＭＨｚ未満の場合に、可変抵抗１６１Ａの抵抗値及び可変キャパシタ１６２Ａの容量値の少なくとも一方を大きくする。

　チャネル帯域幅が第３閾値以上である場合、電力増幅回路３０１ＡのＲＣ直列回路１６Ａの時定数を小さくする。ＲＣ直列回路１６Ａは、チャネル帯域幅が１００ＭＨｚ未満の場合に、可変抵抗１６１Ａの抵抗値及び可変キャパシタ１６２Ａの容量値の少なくとも一方を大きくする。

　これにより、実施の形態３の場合と同様に、チャネル帯域幅の大きさに応じてリンギングを効果的に抑制することができる。

　［３．４　効果など］
　以上のように、本実施の形態に係る電力増幅回路３０１では、電圧制限回路１５に並列に接続され、ＲＣ直列回路１６より時定数が大きいＲＣ直列回路１８と、ＲＣ直列回路１６及び１８の各々と電圧制限回路１５との並列接続の導通及び非導通を切り替えるスイッチ１７及び１９と、を備える。

　これにより、電圧制限回路１５に並列接続されるＲＣ直列回路をスイッチによって切り替えることができる。動作モード又はチャネル帯域幅に応じて適切なＲＣ直列回路を選択することで、リンギングの抑制効果を高めることができる。

　また、例えば、スイッチ１７及び１９は、チャネル帯域幅が第２閾値より小さい場合に、時定数が大きいＲＣ直列回路１８と電圧制限回路１５との並列接続を導通させ、チャネル帯域幅が第２閾値より大きい場合に、時定数が小さいＲＣ直列回路１６と電圧制限回路１５との並列接続を導通させる。

　これにより、リンギングの抑制効果を高めることができる。

　なお、電圧制限回路１５には、３つ以上のＲＣ直列回路が並列接続されていてもよい。スイッチによって、３つ以上のＲＣ直列回路から選択された一のＲＣ直列回路と電圧制限回路１５との並列接続が導通されてもよい。複数のＲＣ直列回路が設けられている場合に、２つ以上のＲＣ直列回路と電圧制限回路１５との並列接続が同時に導通されてもよい。

　本変形例に係る電力増幅回路３０１Ａでは、ＲＣ直列回路１６Ａの抵抗は、可変抵抗１６１Ａである。

　これにより、動作モード又はチャネル帯域幅に応じてＲＣ直列回路１６Ａの時定数を調整できるので、リンギングの抑制効果を高めることができる。また、可変抵抗１６１Ａは設計が容易であるので、容易に実装することができる。

　また、例えば、ＲＣ直列回路１６Ａのキャパシタは、可変キャパシタ１６２Ａである。

　これにより、動作モード又はチャネル帯域幅に応じてＲＣ直列回路１６Ａの時定数を調整できるので、リンギングの抑制効果を高めることができる。

　また、例えば、ＲＣ直列回路１６Ａは、チャネル帯域幅が第３閾値より小さい場合に、時定数が大きくなり、チャネル帯域幅が第３閾値より大きい場合に、時定数が小さくなる。

　これにより、チャネル帯域幅に応じてＲＣ直列回路１６Ａの時定数を調整できるので、リンギングの抑制効果を高めることができる。

　（実施例）
　続いて、上述した各実施の形態及び変形例に係る高周波モジュールの実施例について説明する。

　［４．１　実施例１］
　まず、実施例１に係る高周波モジュールについて説明する。実施例１に係る高周波モジュールは、両面実装型のモジュールである。

　図１５Ａは、本実施例に係る高周波モジュール６Ａの平面図であり、ｚ軸正側からモジュール基板９０の主面９０ａ側及びモジュール基板９０内を透視した図である。図１５Ｂは、本実施例に係る高周波モジュール６Ａの平面図であり、ｚ軸正側からモジュール基板９０の主面９０ｂ側を透視した図である。図１６は、本実施例に係る高周波モジュール６Ａの断面図である。図１６における高周波モジュール６Ａの断面は、図１５Ａ及び図１５ＢのＸＶＩ－ＸＶＩ線における断面である。

　なお、図１５Ａ、１５Ｂ及び図１６において、各部品の配置関係が容易に理解されるように、各部品にはそれを表す文字が付されている場合があるが、実際の各部品には、当該文字は付されていない。また、図１５Ａ、１５Ｂ及び図１６において、モジュール基板９０に配置された複数の部品を接続する配線の図示が一部省略されている。また、図１５Ａ及び図１５Ｂにおいて、複数の部品を覆う樹脂部材９２ａ及び９２ｂ、並びに、樹脂部材９２ａ及び９２ｂの表面を覆うシールド電極層９６の図示が省略されている。

　高周波モジュール６Ａは、図１に示された高周波モジュール６に含まれる複数の回路部品に加えて、モジュール基板９０と、樹脂部材９２ａ及び９２ｂと、シールド電極層９６と、複数のポスト電極１９０と、放熱電極１９１と、を備える。

　モジュール基板９０は、互いに対向する主面９０ａ及び９０ｂを有する。主面９０ａ及び９０ｂはそれぞれ、第１主面及び第２主面の一例である。なお、図１５Ａ及び図１５Ｂにおいて、モジュール基板９０は、平面視において、矩形状を有するが、この形状に限定されない。

　モジュール基板９０としては、例えば、複数の誘電体層の積層構造を有する低温同時焼成セラミックス（ＬＴＣＣ：Ｌｏｗ　Ｔｅｍｐｅｒａｔｕｒｅ　Ｃｏ－ｆｉｒｅｄ　Ｃｅｒａｍｉｃｓ）基板若しくは高温同時焼成セラミックス（ＨＴＣＣ：Ｈｉｇｈ　Ｔｅｍｐｅｒａｔｕｒｅ　Ｃｏ－ｆｉｒｅｄ　Ｃｅｒａｍｉｃｓ）基板、部品内蔵基板、再配線層（ＲＤＬ：Ｒｅｄｉｓｔｒｉｂｕｔｉｏｎ　Ｌａｙｅｒ）を有する基板、又は、プリント基板などを用いることができるが、これらに限定されない。

　主面９０ａ上には、集積回路１９２と、バイアス回路１３及び１４と、整合回路４１及び４２と、ダイプレクサ６０と、デュプレクサ６１及び６２と、樹脂部材９２ａと、が配置されている。

　集積回路１９２は、第２集積回路の一例であり、増幅素子１１及び１２を含む。集積回路１９２内において、増幅素子１１及び１２は、互いにサイズが異なる。ここでは、増幅素子１２のサイズは、増幅素子１１のサイズよりも小さい。増幅素子のサイズは、最大利得に比例し、トランジスタの段数、セル数又はフィンガー数に依存する。したがって、サイズが異なれば、トランジスタの段数、セル数又はフィンガー数が異なる。なお、増幅素子１１及び１２は、同じサイズであってもよい。

　集積回路１９２は、ガリウムヒ素（ＧａＡｓ）、シリコンゲルマニウム（ＳｉＧｅ）及び窒化ガリウム（ＧａＮ）のうちの少なくとも１つで構成される。なお、集積回路１９２は、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ　Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）を用いて構成されてもよく、具体的にはＳＯＩ（Ｓｉｌｉｃｏｎ　ｏｎ　Ｉｎｓｕｌａｔｏｒ）プロセスにより製造されてもよい。なお、集積回路１９２の半導体材料は、上述した材料に限定されない。

　バイアス回路１３及び１４はそれぞれ、集積回路を用いて構成されている。図１５Ａ及び図１６に示すように、バイアス回路１３及び１４は、集積回路１９２とは異なる集積回路を用いて構成されている。あるいは、バイアス回路１３及び１４は、集積回路１９２内に形成されていてもよい。

　整合回路４１及び４２は、例えば、チップインダクタ又はチップキャパシタで構成される。整合回路４１又は４２の一部は、モジュール基板９０内に配置されたインダクタ及び／又はキャパシタを含んでもよい。

　ダイプレクサ６０並びにデュプレクサ６１及び６２は、例えば、弾性表面波（ＳＡＷ：Ｓｕｒｆａｃｅ　Ａｃｏｕｓｔｉｃ　Ｗａｖｅ）フィルタ、バルク弾性波（ＢＡＷ：Ｂｕｌｋ　Ａｃｏｕｓｔｉｃ　Ｗａｖｅ）フィルタ、ＬＣ共振フィルタ、及び誘電体フィルタのいずれを用いて構成されてもよく、さらには、これらには限定されない。

　樹脂部材９２ａは、主面９０ａ及び主面９０ａ上の部品を覆っている。樹脂部材９２ａは、主面９０ａ上の部品の機械強度及び耐湿性などの信頼性を確保する機能を有する。

　主面９０ｂ上には、集積回路１９３及び１９４と、複数のポスト電極１９０と、放熱電極１９１と、樹脂部材９２ｂと、が配置されている。

　集積回路１９３は、第１集積回路の一例であり、ＰＡ制御回路２０を含んでいる。本実施例では、集積回路１９３はさらに、スイッチ７２と、電圧制限回路１５と、ＲＣ直列回路１６と、を含んでいる。集積回路１９３内において、ＰＡ制御回路２０よりも電圧制限回路１５及びＲＣ直列回路１６の方が集積回路１９２に近い位置に配置されている。例えば、集積回路１９３内において、ＰＡ制御回路２０よりもＲＣ直列回路１６の抵抗１６１の方が集積回路１９２に近い位置に配置されている。集積回路１９３内において、ＰＡ制御回路２０よりもＲＣ直列回路１６のキャパシタ１６２の方が集積回路１９２に近い位置に配置されている。

　なお、ＲＣ直列回路１６に含まれる抵抗１６１及びキャパシタ１６２の一方は、集積回路１９３の外部に配置されていてもよい。例えば、ＲＣ直列回路１６の抵抗１６１が集積回路１９３内に配置され、キャパシタ１６２は、主面９０ａ又は９０ｂに実装されたチップキャパシタであってもよい。あるいは、キャパシタ１６２は、モジュール基板９０の表面又は内部に形成された配線パターンの一部を利用して形成されていてもよい。

　集積回路１９４は、低雑音増幅器３０と、スイッチ７１及び７３を含んでいる。集積回路１９４よりも集積回路１９３の方が、集積回路１９２に近い位置に配置されている。

　集積回路１９３及び１９４の各々は、ＣＭＯＳを用いて構成され、具体的にはＳＯＩプロセスにより製造されている。なお、集積回路１９３及び１９４の各々は、ＧａＡｓ、ＳｉＧｅ及びＧａＮのうちの少なくとも１つで構成されてもよい。

　複数のポスト電極１９０は、図１に示したアンテナ接続端子１００、外部入力端子１０１、外部出力端子１０２、制御端子１０３及び外部電源端子１０４に加えて、グランド端子を含む複数の外部接続端子である。複数のポスト電極１９０の各々は、主面９０ｂから垂直に延びており、樹脂部材９２ｂを貫通し、その一端が樹脂部材９２ｂの表面に達している。複数のポスト電極１９０は、高周波モジュール６Ａのｚ軸負方向に配置されたマザー基板上の入出力端子及び／又はグランド端子などに接続される。

　なお、複数のポスト電極１９０の代わりに、複数のバンプ電極が高周波モジュール６Ａに含まれてもよい。この場合、樹脂部材９２ｂは、高周波モジュール６Ａに含まれなくてもよい。

　放熱電極１９１は、増幅素子１１及び１２で発生した熱をマザー基板（図示せず）に放出するための電極である。放熱電極１９１の少なくとも一部は、平面視において、集積回路１９２の少なくとも一部と重なっている。

　樹脂部材９２ｂは、主面９０ｂ及び主面９０ｂ上の部品を覆っている。樹脂部材９２ｂは、主面９０ｂ上の部品の機械強度及び耐湿性などの信頼性を確保する機能を有する。

　シールド電極層９６は、例えばスパッタ法により形成された金属薄膜である。シールド電極層９６は、樹脂部材９２ａの上面及び側面と、モジュール基板９０の側面と、樹脂部材９２ｂの側面と、を覆っている。シールド電極層９６は、グランド電位に設定され、外来ノイズが高周波モジュール６Ａを構成する回路部品に侵入することを抑制することができる。

　なお、図１５Ａ、図１５Ｂ及び図１６に表された高周波モジュール６Ａの部品配置は一例であり、これに限定されない。例えば、集積回路１９３及び１９４の少なくとも一方は、主面９０ａ上に配置されてもよい。また例えば、高周波モジュール６Ａは、樹脂部材９２ａ及び９２ｂ並びにシールド電極層９６を備えなくてもよい。

　以上のように、実施例１に係る高周波モジュール６Ａでは、ＲＣ直列回路１６の抵抗１６１は、電力増幅器１０を制御するＰＡ制御回路２０又は電圧制限回路１５を含む集積回路１９３の内部に設けられている。

　これにより、ＲＣ直列回路１６の抵抗１６１を集積回路１９３に集積することができ、高周波モジュール６Ａの小型化を図ることができる。

　また、例えば、ＲＣ直列回路１６のキャパシタ１６２は、集積回路１９３の内部に設けられている。

　これにより、ＲＣ直列回路１６のキャパシタ１６２を集積回路１９３に集積することができ、高周波モジュール６Ａのさらなる小型化を図ることができる。

　また、例えば、高周波モジュール６Ａは、主面９０ａ及び９０ｂを有するモジュール基板９０を備える。主面９０ａには、増幅素子１１及び１２を含む集積回路１９２が配置されている。主面９０ｂには、集積回路１９３と、外部電源端子１０４と、が配置されている。集積回路１９３は、ＰＡ制御回路２０を含む。

　これにより、モジュール基板９０の両面に回路部品を振り分けて配置することができるので、高周波モジュール６Ａの小面積化を図ることができる。

　また、例えば、集積回路１９３内において、ＰＡ制御回路２０よりもＲＣ直列回路１６の抵抗１６１の方が、集積回路１９２に近い位置に配置されている。

　これにより、外部電源端子１４０（又は外部電源端子１０４）と抵抗１６１とを結ぶ線路長を短くすることができ、電源電圧ラインにおける損失を低減することができる。

　また、例えば、集積回路１９３は、さらに、電圧制限回路１５を含む。集積回路１９３内において、ＰＡ制御回路２０よりも電圧制限回路１５の方が、集積回路１９２に近い位置に配置されている。

　これにより、外部電源端子１４０（又は外部電源端子１０４）と電圧制限回路１５とを結ぶ線路長を短くすることができ、電源電圧ラインにおける損失を低減することができる。

　［４．２　実施例２］
　次に、実施例２に係る高周波モジュールについて説明する。実施例２に係る高周波モジュールは、片面実装型のモジュールである。

　図１７は、本実施例に係る高周波モジュール６Ｂの一部を示す平面図であり、ｚ軸正側からモジュール基板９０の主面９０ａ側及びモジュール基板９０内を透視した図である。図１７では、高周波モジュール６Ｂの集積回路１９２の近傍を表している。

　高周波モジュール６Ｂは、図１に示された電力増幅回路１に含まれる複数の回路部品に加えて、モジュール基板９０と、複数のパッド電極１９５と、を備える。

　主面９０ａ上には、集積回路１９２及び１９６が配置されている。

　集積回路１９２は、第２集積回路の一例であり、増幅素子１１及び１２を含んでいる。集積回路１９２は、実施例１に係る集積回路１９２と実質的に同じである。

　集積回路１９６は、第１集積回路の一例であり、電圧制限回路１５を含んでいる。また、集積回路１９６は、ＲＣ直列回路１６を含んでいる。

　なお、ＲＣ直列回路１６に含まれる抵抗１６１及びキャパシタ１６２の一方は、集積回路１９６の外部に配置されていてもよい。例えば、ＲＣ直列回路１６の抵抗１６１が集積回路１９６内に配置され、キャパシタ１６２は、主面９０ａに実装されたチップキャパシタであってもよい。あるいは、キャパシタ１６２は、モジュール基板９０の表面又は内部に形成された配線パターンの一部を利用して形成されていてもよい。

　高周波モジュール６Ｂでは、増幅素子１１及び１２よりもＲＣ直列回路１６の方が、外部電源端子１４０（外部電源端子１０４）に近い位置に配置されている。ここでは、電力増幅回路１の外部電源端子１４０と高周波モジュール６Ｂの外部電源端子１０４とが統合されている例を示している。

　例えば、図１７に示すように、平面視において、外部電源端子１０４、抵抗１６１、キャパシタ１６２、増幅素子１１の順に並んでいる。抵抗１６１及びキャパシタ１６２を含む集積回路１９６と、増幅素子１１を含む集積回路１９２とは、配線１９７によって接続されている。配線１９７は、例えば、モジュール基板９０の主面９０ａに設けられた金属配線である。配線１９７の一端がトランジスタ１５１（図２を参照）の出力端子１５１ｃであり、配線１９７の他端が増幅素子１１の電源端子１１ｃである。外部電源端子１０４、抵抗１６１、キャパシタ１６２、増幅素子１１の順に並ぶことで、外部電源端子１０４から増幅素子１１までの配線経路を短くすることができる。

　主面９０ｂ上には、複数のパッド電極１９５が配置されている。複数のパッド電極１９５は、外部電源端子１４０（外部電源端子１０４）に加えて、グランド端子を含む複数の外部接続端子である。複数のパッド電極１９５は、高周波モジュール６Ｂのｚ軸負方向に配置されたマザー基板上の入出力端子及び／又はグランド端子等に接続される。なお、複数のパッド電極１９５の代わりに、複数のバンプ電極又は複数のポスト電極が高周波モジュール６Ｂに含まれてもよい。

　本実施例では、ＲＣ直列回路１６は、主面９０ａの平面視において、最小矩形領域１９８内に配置されている。最小矩形領域１９８は、外部電源端子１４０と集積回路１９２とに外接する矩形領域であって、面積が最小になる領域である。図１７では、一点鎖線で最小矩形領域１９８を表している。なお、線の重複を避けて見やすくするため、僅かに大きく図示している。

　電圧制限回路１５の少なくとも一部も最小矩形領域１９８内に配置されている。例えば、電圧制限回路１５に含まれるトランジスタ１５１（図示せず）が最小矩形領域１９８内に配置されている。

　図１７に表された高周波モジュール６Ｂの部品配置は一例であり、これに限定されない。例えば、高周波モジュール６Ｂには、樹脂部材９２ａ及び／又は９２ｂが含まれてもよく、シールド電極層９６が含まれてもよい。

　以上のように、実施例２に係る高周波モジュール６Ｂは、主面９０ａ及び９０ｂを有するモジュール基板９０を備える。主面９０ａには、電力増幅器１０が配置されている。主面９０ｂには、外部電源端子１４０（外部電源端子１０４）が配置されている。増幅素子１１及び１２よりもＲＣ直列回路１６の方が、外部電源端子１４０に近い位置に配置されている。

　これにより、外部電源端子１４０と抵抗１６１とを結ぶ線路長を短くすることができ、電源電圧ラインにおける損失を低減することができる。

　また、例えば、ＲＣ直列回路１６は、主面９０ａの平面視において、外部電源端子１０４と、増幅素子１１及び１２を含む集積回路１９２と、に外接する最小矩形領域１９８内に配置されている。

　これにより、ＲＣ直列回路１６と集積回路１９２とを近接して配置することができるので、高周波モジュール６Ｂの小型化を図ることができる。

　また、例えば、電圧制限回路１５の少なくとも一部は、最小矩形領域１９８内に配置されている。

　これにより、ＲＣ直列回路１６と電圧制限回路１５の少なくとも一部と集積回路１９２とを近接して配置することができるので、高周波モジュール６Ｂの小型化を図ることができる。

　なお、各実施例において、複数のＲＣ直列回路を備える場合、複数のＲＣ直列回路が１つの集積回路内に配置されていてもよい。複数のＲＣ直列回路の各々の抵抗のみが集積回路内に配置されていてもよい。また、複数のＲＣ直列回路に含まれる複数の抵抗及び複数のキャパシタのうち、１つのみの抵抗及び／又はキャパシタが集積回路に配置されていていてもよく、１つのみの抵抗及び／又はキャパシタが集積回路の外部に配置されていてもよい。

　（その他）
　以上、本発明に係る電力増幅回路及び電力増幅方法について、上記の実施の形態などに基づいて説明したが、本発明は、上記の実施の形態に限定されるものではない。

　例えば、上記実施の形態に係る電力増幅回路、高周波回路及び通信装置の回路構成において、図面に開示された各回路素子及び信号経路を接続する経路の間に、別の回路素子及び配線などが挿入されてもよい。

　また、例えば、後段の増幅素子として、差動増幅器、ドハティ型増幅器又は同相増幅器などを構成する複数の増幅素子が用いられてもよい。

　また、例えば、高周波モジュールは、複数の外部電源端子を備えてもよい。電力増幅回路は、複数の外部電源端子を備えてもよい。複数の外部電源端子は、１つの電源回路に接続されてもよく、それぞれ異なる電源回路に接続されてもよい。

　例えば、電力増幅回路は、前段の増幅素子の電源端子に供給する電圧を受ける第１外部電源端子と、後段の増幅素子の電源端子に供給する電圧を受ける第２外部電源端子、とを備えてもよい。第１外部電源端子と前段の増幅素子の電源端子との間には、１つ以上のＲＣ直列回路が並列に接続された電圧制限回路が接続されている。第２外部電源端子と後段の増幅素子の電源端子との間には、電圧制限回路が接続されていない。例えば、第２外部電源端子と後段の増幅素子の電源端子とは、直接接続されている。これにより、１つの外部電源端子からの配線を電力増幅回路内で引き回さなくてよくなるので、線路長を短くすることができる。電源電圧ラインにおける損失を低減することができる。

　その他、各実施の形態に対して当業者が思いつく各種変形を施して得られる形態や、本発明の趣旨を逸脱しない範囲で各実施の形態における構成要素及び機能を任意に組み合わせることで実現される形態も本発明に含まれる。

　本発明は、マルチバンド対応のフロントエンド部に配置される電力増幅回路又は高周波回路として、携帯電話などの通信機器に広く利用することができる。

１、２０１、３０１、３０１Ａ　電力増幅回路
２　アンテナ
３　ＲＦＩＣ
４　ＢＢＩＣ
５、２０５　電源回路
６、６Ａ、６Ｂ　高周波モジュール
７　通信装置
１０、２１０、３１０、３１０Ａ　電力増幅器
１１、１２、１５２　増幅素子
１１ａ、１２ａ、１５１ｂ、１５２ａ、１５２ｂ　入力端子
１１ｂ、１２ｂ、１５１ｃ、１５２ｃ　出力端子
１１ｃ、１２ｃ　電源端子
１３、１４　バイアス回路
１５　電圧制限回路
１６、１６Ａ、１８　ＲＣ直列回路
１７、１９、７１、７２、７３、２５３　スイッチ
２０、２２０、３２０、３２０Ａ　ＰＡ制御回路
３０　低雑音増幅器
４１、４２　整合回路
６０　ダイプレクサ
６０Ｈ　ハイパスフィルタ
６０Ｌ　ローパスフィルタ
６１、６２　デュプレクサ
６１Ｒ、６２Ｒ　受信フィルタ
６１Ｔ、６２Ｔ　送信フィルタ
７１ａ、７１ｂ、７１ｃ、７２ａ、７２ｂ、７２ｃ、７３ａ、７３ｂ、７３ｃ　端子
９０　モジュール基板
９０ａ、９０ｂ　主面
９２ａ、９２ｂ　樹脂部材
９６　シールド電極層
１００　アンテナ接続端子
１０１、１２０　外部入力端子
１０２、１１０　外部出力端子
１０３、１３０　制御端子
１０４、１４０　外部電源端子
１５１　トランジスタ
１５１ａ、１５４　制御端子
１５３　フィードバック回路
１６１、１８１　抵抗
１６１Ａ　可変抵抗
１６２、１８２　キャパシタ
１６２Ａ　可変キャパシタ
１９０　ポスト電極
１９１　放熱電極
１９２、１９３、１９４、１９６　集積回路
１９５　パッド電極
１９７　配線
１９８　最小矩形領域
２５０　電源制御回路
２５１　アナログＥＴトラッカ
２５２　ＡＰＴトラッカ
２５４　電源

Claims

　外部入力端子及び外部出力端子と、
　電力増幅器と、
　前記電力増幅器に供給される電源電圧を電源回路から受ける１以上の外部電源端子と、を備え、
　前記電力増幅器は、
　第１入力端子、第１出力端子及び第１電源端子を有する第１増幅素子と、
　第２入力端子、第２出力端子及び第２電源端子を有する第２増幅素子と、
　前記電源電圧を所定範囲に制限して出力する第１回路と、
　前記第１回路に並列に接続された第１ＲＣ直列回路と、を含み、
　前記第１入力端子は、前記外部入力端子に接続されており、
　前記第１出力端子は、前記第２入力端子に接続されており、
　前記第２出力端子は、前記外部出力端子に接続されており、
　前記第１電源端子は、前記第１回路を介して前記１以上の外部電源端子に接続されており、
　前記第２電源端子は、前記１以上の外部電源端子に接続されている、
　電力増幅回路。
　外部入力端子及び外部出力端子と、
　電力増幅器と、
　前記電力増幅器に供給される電源電圧を電源回路から受ける１以上の外部電源端子と、を備え、
　前記電力増幅器は、
　第１入力端子、第１出力端子及び第１電源端子を有する第１増幅素子と、
　第２入力端子、第２出力端子及び第２電源端子を有する第２増幅素子と、
　第１回路と、
　前記第１回路に並列に接続された第１ＲＣ直列回路と、を含み、
　前記第１入力端子は、前記外部入力端子に接続されており、
　前記第１出力端子は、前記第２入力端子に接続されており、
　前記第２出力端子は、前記外部出力端子に接続されており、
　前記第１電源端子は、前記第１回路を介して前記１以上の外部電源端子に接続されており、
　前記第２電源端子は、前記１以上の外部電源端子に接続されており、
　前記第１回路は、
　第３入力端子及び第３出力端子を有する第３増幅素子と、
　前記第３出力端子に接続された制御端子を有し、前記１以上の外部電源端子と前記第１電源端子との間に接続されたトランジスタと、
　前記第１電源端子と前記第３入力端子との間に接続されたフィードバック回路と、を含む、
　電力増幅回路。
　前記１以上の外部電源端子は、単一の外部電源端子である、
　請求項１又は２に記載の電力増幅回路。
　前記電力増幅器は、さらに、前記第１ＲＣ直列回路に直列に接続された第１スイッチを含む、
　請求項１～３のいずれか１項に記載の電力増幅回路。
　前記第１スイッチは、
　高周波信号のチャネル帯域幅が第１閾値より小さい場合に非導通状態になり、
　前記チャネル帯域幅が前記第１閾値より大きい場合に導通状態になる、
　請求項４に記載の電力増幅回路。
　前記第１スイッチは、
　前記１以上の外部電源端子が前記電源回路から受ける電源電圧が連続的に変化する電圧である場合に、非導通状態になり、
　前記１以上の外部電源端子が前記電源回路から受ける電源電圧が複数の離散的な電圧レベルに可変である場合に、導通状態になる、
　請求項４に記載の電力増幅回路。
　前記第１回路に並列に接続され、前記第１ＲＣ直列回路より時定数が大きい第２ＲＣ直列回路と、
　前記第１ＲＣ直列回路及び前記第２ＲＣ直列回路の各々と前記第１回路との並列接続の導通及び非導通を切り替える第２スイッチと、を備える、
　請求項１～６のいずれか１項に記載の電力増幅回路。
　前記第２スイッチは、
　高周波信号のチャネル帯域幅が第２閾値より小さい場合に、前記第２ＲＣ直列回路と前記第１回路との並列接続を導通させ、
　前記チャネル帯域幅が前記第２閾値より大きい場合に、前記第１ＲＣ直列回路と前記第１回路との並列接続を導通させる、
　請求項７に記載の電力増幅回路。
　前記第１ＲＣ直列回路の抵抗は、可変抵抗である、
　請求項１～８のいずれか１項に記載の電力増幅回路。
　前記第１ＲＣ直列回路のキャパシタは、可変キャパシタである、
　請求項１～９のいずれか１項に記載の電力増幅回路。
　前記第１ＲＣ直列回路は、
　高周波信号のチャネル帯域幅が第３閾値より小さい場合に、時定数が大きくなり、
　前記チャネル帯域幅が前記第３閾値より大きい場合に、時定数が小さくなる、
　請求項９又は１０に記載の電力増幅回路。
　前記第１ＲＣ直列回路の抵抗は、前記電力増幅器を制御する制御回路又は前記第１回路を含む第１集積回路の内部に設けられている、
　請求項１～１１のいずれか１項に記載の電力増幅回路。
　前記第１ＲＣ直列回路のキャパシタは、前記第１集積回路の内部に設けられている、
　請求項１２に記載の電力増幅回路。
　さらに、
　第１主面、及び、当該第１主面の反対側の第２主面を有するモジュール基板を備え、
　前記第１主面には、前記第１増幅素子及び前記第２増幅素子を含む第２集積回路が配置され、
　前記第２主面には、前記第１集積回路と、前記１以上の外部電源端子と、が配置されており、
　前記第１集積回路は、前記制御回路を含む、
　請求項１２又は１３に記載の電力増幅回路。
　前記第１集積回路内において、前記制御回路よりも前記第１ＲＣ直列回路の抵抗の方が、前記第２集積回路に近い位置に配置されている、
　請求項１４に記載の電力増幅回路。
　前記第１集積回路は、さらに、前記第１回路を含み、
　前記第１集積回路内において、前記制御回路よりも前記第１回路の方が、前記第２集積回路に近い位置に配置されている、
　請求項１４又は１５に記載の電力増幅回路。
　さらに、
　第１主面、及び、当該第１主面の反対側の第２主面を有するモジュール基板を備え、
　前記第１主面には、前記電力増幅器が配置され、
　前記第２主面には、前記１以上の外部電源端子が配置され、
　前記第１増幅素子及び前記第２増幅素子よりも前記第１ＲＣ直列回路の方が、前記１以上の外部電源端子に近い位置に配置されている、
　請求項１～１３のいずれか１項に記載の電力増幅回路。
　前記第１ＲＣ直列回路は、前記第１主面の平面視において、前記１以上の外部電源端子と、前記第１増幅素子及び前記第２増幅素子を含む第２集積回路と、に外接する最小矩形領域内に配置されている、
　請求項１７に記載の電力増幅回路。
　前記第１回路の少なくとも一部は、前記最小矩形領域内に配置されている、
　請求項１８に記載の電力増幅回路。
　ＲＣ直列回路が並列接続された第１回路が、電源回路から受けた電源電圧を所定範囲に制限して第１増幅素子に供給し、
　前記第１増幅素子が、前記第１回路から供給された電源電圧で高周波信号を増幅し、
　第２増幅素子が、前記電源回路から受けた電源電圧で、前記第１増幅素子によって増幅された高周波信号を増幅する、
　電力増幅方法。