WO2008032714A1 - Appareil de revêtement/développement, procédé de commande d'appareil de revêtement/développement et support de stockage - Google Patents

Appareil de revêtement/développement, procédé de commande d'appareil de revêtement/développement et support de stockage Download PDF

Info

Publication number
WO2008032714A1
WO2008032714A1 PCT/JP2007/067670 JP2007067670W WO2008032714A1 WO 2008032714 A1 WO2008032714 A1 WO 2008032714A1 JP 2007067670 W JP2007067670 W JP 2007067670W WO 2008032714 A1 WO2008032714 A1 WO 2008032714A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
inspection
station
unit
transfer
Prior art date
Application number
PCT/JP2007/067670
Other languages
English (en)
French (fr)
Inventor
Yasushi Hayashida
Yoshitaka Hara
Tomohiro Kaneko
Original Assignee
Tokyo Electron Limited
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Limited filed Critical Tokyo Electron Limited
Priority to CN2007800338711A priority Critical patent/CN101517703B/zh
Priority to DE112007002124T priority patent/DE112007002124T5/de
Priority to US12/438,031 priority patent/US8377501B2/en
Publication of WO2008032714A1 publication Critical patent/WO2008032714A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67745—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber characterized by movements or sequence of movements of transfer devices
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691—Handling of masks or workpieces
    • G03F7/70716—Stages
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691—Handling of masks or workpieces
    • G03F7/70716—Stages
    • G03F7/70725—Stages control
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691—Handling of masks or workpieces
    • G03F7/70775—Position control, e.g. interferometers or encoders for determining the stage position
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67178—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers vertical arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations

Definitions

  • the present invention relates to a coating, developing apparatus, coating and developing apparatus for performing a resist solution coating process and a developing process after exposure on a substrate such as a semiconductor wafer or an LCD substrate (glass substrate for liquid crystal display).
  • the present invention relates to a method and a storage medium.
  • the processing is performed using a system in which an exposure apparatus is connected to a coating / developing apparatus for coating and developing a resist solution.
  • the coating and developing apparatus includes a carrier station on which a wafer carrier is placed, a semiconductor station having a delivery arm for delivering a semiconductor wafer (hereinafter referred to as a wafer) to and from the wafer carrier, and a resist for the wafer.
  • a processing station for performing coating and developing processes and an interface station connected to the exposure apparatus are arranged in a line.
  • the substrate on which the resist pattern is formed is subjected to a predetermined inspection, for example, an inspection of the line width of the resist pattern, an overlap between the resist pattern and the base pattern, and a development defect, and is determined to be acceptable. Only the new substrate is sent to the next process.
  • a predetermined inspection for example, an inspection of the line width of the resist pattern, an overlap between the resist pattern and the base pattern, and a development defect, and is determined to be acceptable.
  • a stand-alone inspection device provided separately from the coating and developing device, but it is more convenient to adopt an inline system in which an inspection device is provided in the coating and developing device.
  • Patent Document 1 describes a configuration in which an inspection station including a plurality of inspection devices and a transfer arm is interposed between a carrier station and a processing station.
  • the system described here transports the substrate from the carrier station to the processing station via the inspection station, once the processed substrate is returned into the carrier of the carrier station, and then transports the substrate from here to the inspection station.
  • the inspection is performed.
  • FIG. 19 shows a configuration example in the case where such a system is actually constructed.
  • FIG. 19 is a schematic view of the coating / developing apparatus in plan view, 11 is a carrier station, 12 is an inspection station, 13 is a processing station, and 14 is an interface station connected to the exposure apparatus.
  • the delivery module 20 is a carrier, 15 is a delivery arm in the carrier station 11, and 16 is a transfer arm in the inspection station.
  • TRSa, TRSb, TRSc, and TR Sd are delivery modules, and El, E2, and E3 are inspection modules. These have been developed on a flat surface for convenience.For example, the delivery module has a four-stage configuration. Has three stages.
  • the wafer in the carrier 20 is transported along the path of the delivery arm 15 ⁇ T RSa ⁇ transport arm 16 ⁇ processing station 13.
  • the wafer is subjected to various processes necessary for resist coating at the processing station 13 in each module, and is sent out from the interface station 14 to the exposure apparatus, returned to the processing station 13 again, and necessary for development processing.
  • Various processes are performed in the module.
  • the wafer is returned to the transfer arm 16 ⁇ TRSb ⁇ transfer arm 15 ⁇ carrier 20.
  • the processing order is determined for the wafers in the carrier 20. For example, in the case of 25 wafers, wafers 1 to 25 are assigned. Then, it is transferred to the processing station 13 in order from No. 1, and predetermined modules are moved in order.
  • the transfer arm (main arm) in the processing station 13 performs cycle transfer that sequentially moves between a series of preset modules, thereby moving the wafer in order. .
  • the main arm performs the operation of exchanging wafers in the module with two arms.
  • the cycle time for the transfer arm to make one round of the circulation path is determined in advance, and the reversing action and the Ueno with a large number (removed later from the carrier 20).
  • the operation of jumping and transporting the Ueno with the lower number (the Ueno taken out of the carrier 20 first) is not performed.
  • the reason why such an operation is prohibited is that the conveyance program becomes extremely complicated and is not practical.
  • all or selected wafers returned to the carrier 20 are delivered to the delivery module TRSc by the delivery arm 15 and carried to the inspection module by the transfer arm 16.
  • Some wafers for example, those that only inspect the inspection module E1, those that inspect only the inspection module E2, those that inspect only the inspection module E3, and those that follow the inspection module E2 There is something to do.
  • a method similar to the cycle transfer in the processing station 13 is adopted and is performed in synchronization with the cycle transfer.
  • the inspection modules E1 to E3 are for performing different inspections as described above, and the time required for the inspection is usually different.
  • the inspection module E2 inspects another wafer when the wafer has been inspected by the inspection module E1. Therefore, the wafer cannot be transferred to the inspection module E2 and must wait in the inspection module E1 until the inspection of the inspection module E2 is completed. As a result, the subsequent wafers could not be carried into the inspection module E1, which could reduce the throughput.
  • Patent Document 2 describes a coating and developing apparatus in which an inspection station is provided between a carrier station and a processing station, and the substrate is conveyed in the order of the processing station ⁇ the inspection station ⁇ the carrier station.
  • waiting time may occur in the inspection module due to the difference in inspection time between inspection modules that cannot solve the above problems.
  • Patent Document 1 Japanese Patent Laid-Open No. 2005-175052 (paragraph 0042, FIG. 4)
  • Patent Document 2 JP 2002-26107 (Paragraph 0045)
  • the present invention has been made under such circumstances, and an object of the present invention is to reduce the time during which the substrate stays wastefully in the inspection module, thereby improving the throughput of the coating and developing apparatus. It is to provide technology that can be used.
  • a carrier station including a first substrate transport unit on which a carrier containing a plurality of substrates is placed and which transfers the substrate to and from the carrier is provided.
  • a plurality of processing modules for applying a resist to a substrate delivered from one substrate transport means, developing a substrate after the resist is applied and exposed, or processing before and after the processing, and for these processing modules,
  • a second substrate transfer means for transferring the substrate sequentially, a processing station comprising:
  • a substrate that has been developed is inspected, a plurality of inspection modules having different inspection times, a buffer unit that temporarily retains the substrate, a buffer unit, the first delivery unit, and a second An inspection station for transferring a substrate processed at the processing station to the carrier station, and a third substrate transfer means for transferring the substrate between the transfer unit and the inspection module;
  • the controller is
  • control unit includes:
  • the board is transferred to the buffer unit.
  • an alarm generating means for generating an alarm is provided if the buffer unit is not empty in (a3), and the step is carried to the second delivery section.
  • An inspection target substrate handled as an uninspected substrate may be transported to a carrier station. In this case, for example, the inspection target substrate is transported to a carrier.
  • the control unit executes a step of transporting an inspection target substrate to be handled as an uninspected substrate transported to a carrier station to the inspection station.
  • an inspection target substrate to be handled as an uninspected substrate A selection means for selecting whether or not to execute the step is provided.
  • a third transfer unit for transferring the substrate taken out from the carrier by the first substrate transfer unit, and a shuttle transfer unit for transferring the substrate from the transfer unit across the inspection station to the processing station.
  • the koffa unit, the second delivery unit, and the third delivery unit are stacked one above the other. It may be.
  • the buffer unit, the second delivery unit, the third delivery unit, and at least one inspection module are stacked one above the other.
  • the control method of the coating and developing apparatus includes a carrier station including a first substrate transport unit on which a carrier containing a plurality of substrates is placed and which transfers the substrate to and from the carrier.
  • a processing station comprising a second substrate transfer means for transferring substrates sequentially,
  • a substrate that has been developed is inspected, a plurality of inspection modules having different inspection times, a buffer unit that temporarily retains the substrate, a buffer unit, the first delivery unit, and a second
  • a third substrate transfer means for transferring the substrate between the transfer section and the inspection module; and an inspection station for transferring the substrate processed at the processing station to the carrier station,
  • a method of controlling a developing device
  • the buffer unit is empty instead of being transferred to the buffer unit. If it is empty, the substrate may be transferred to the buffer unit, and if it is not empty, a step of transferring it to the second delivery section as an uninspected substrate may be performed. In this case, for example, if the buffer unit is not empty in (a3), an alarm is generated.
  • an inspection target substrate to be handled as an uninspected substrate transported to the second delivery unit is transported to a carrier station, and for example, this inspection target substrate transported to the carrier station is transported to a carrier.
  • a substrate to be inspected that is handled as an uninspected substrate transported to the carrier station may be transported to the inspection station.
  • the substrate to be inspected is transported to the inspection station.
  • the control method includes a step of transferring the substrate taken out from the carrier by the first substrate transfer means to the third transfer portion.
  • the storage medium of the present invention is a storage medium in which a resist is applied to the substrate, a coating is applied to the substrate after the resist is applied and exposed, and a computer program used in the developing device is stored.
  • the computer program is for carrying out the above-described coating and developing apparatus control method.
  • a plurality of inspection modules having different processing times and substrates are temporarily transferred to an inspection station that delivers a substrate processed at a processing station to a carrier station. Operation is controlled by the buffer unit that makes it stay and the control unit Substrate transport means is provided, and while the inspection module processes the substrate, the subsequent substrate to be inspected by the inspection module is transported to the nofer unit by the substrate transport means, and is transferred to the buffer unit. By staying in place, it is possible to suppress the stay of the substrate in the inspection module, so that the inspection module can efficiently inspect the wafer W. Furthermore, in the present invention, the developed substrate is loaded into the inspection station after being loaded into the processing station and the inspection station, and then loaded into the carrier station. Therefore, the carrier station transport means inspects the developed substrate again. Compared to a configuration that loads the station, the load on the transport means can be reduced. Therefore, the decrease in throughput can be suppressed.
  • FIG. 1 is a plan view showing an embodiment of a coating and developing apparatus of the present invention.
  • FIG. 2 is an external perspective view showing the coating and developing apparatus.
  • FIG. 3 is a longitudinal side view of the coating and developing apparatus.
  • FIG. 4 is a perspective view showing a configuration of a processing block and a transport block in a processing station of the coating and developing apparatus.
  • FIG. 5 is a perspective view of an inspection station of the coating and developing apparatus.
  • FIG. 6 is a table for carrying in the inspection module assigned by the controller of the coating and developing apparatus.
  • FIG. 7 is a schematic transport path diagram of the coating and developing apparatus.
  • FIG. 8 is a flowchart for controlling the conveying means of the control unit force inspection station.
  • FIG. 9 is a transport schedule table for the coating and developing apparatus.
  • FIG. 10 is a schematic diagram of a conveyance path of a coating and developing apparatus of a comparative example.
  • FIG. 11 is a transport schedule table for a coating and developing apparatus of a comparative example.
  • FIG. 12 is a longitudinal sectional side view of a coating and developing apparatus according to another embodiment.
  • FIG. 13 is a cross-sectional plan view of an inspection station provided in the coating and developing apparatus.
  • FIG. 14 is a longitudinal rear view of the inspection station.
  • FIG. 15 is a longitudinal side view of a coating and developing apparatus according to still another embodiment.
  • FIG. 16 is a cross-sectional plan view of an inspection layer provided in the coating and developing apparatus.
  • FIG. 17 is a flowchart showing another substrate transfer path in the inspection station.
  • FIG. 18 is a flowchart showing a substrate transfer path from the carrier station to the inspection station of the coating and developing apparatus.
  • FIG. 19 is a schematic view of a conveyance path of a conventional coating and developing apparatus.
  • FIG. 1 is a plan view of an embodiment of this system
  • FIG. 2 is a schematic perspective view thereof
  • FIG. 3 is a schematic side view thereof.
  • the coating and developing apparatus includes a carrier station S1 for loading and unloading a carrier 20 in which 25 wafers W, which are substrates such as wafers, are hermetically stored, and a plurality of, for example, five blocks B1 to B5 and a transfer block Ml.
  • a processing station S2 an interface station S3, an exposure apparatus S4, and an inspection station S5 for inspecting a substrate on which a resist pattern is formed.
  • the carrier station S 1 has a mounting table 21 on which a plurality of the carriers 20 can be mounted, an opening / closing part 22 provided on a front wall as viewed from the mounting table 21, and a key through the opening / closing part 22.
  • a transfer frame C which is a first substrate transfer means, is provided for taking out the wafer W from the carrier 20.
  • This transfer arm C can move forward and backward, move up and down, rotate about the vertical axis, and rotate in the direction of the carrier 20 so that the wafer W can be transferred to and from the transfer stage TRS1A, TRS8, TRS9 of the inspection station described later. It is configured to be mobile.
  • a processing station S2 surrounded by a casing 24 is connected to the inner side of the carrier station S1 via an inspection station S5.
  • the processing station S2 is from the lower side to the first block (DEV layer) Bl, the second block (DEV layer) B2, the transport block Ml, and the upper layer side of the resist film for developing processing.
  • Block (TCT layer) B5 Block (TCT layer) B5, as ij hit! /
  • These blocks B1 to B5 and the transport block Ml extend from the carrier station S1 toward the interface station S3.
  • the DEV layers Bl and B2 correspond to blocks for development
  • the BCT layer B3, COT layer B4, and TCT layer B5 correspond to blocks for forming a coating film for forming a coating film made of a photosensitive material such as a resist.
  • Each block is partitioned by a partition plate (base body) 25! /.
  • the configuration of the first to fifth blocks B (B1 to B5) will be described.
  • these blocks B1 to B5 include many common parts. Consists of a similar layout! / Therefore, the DEV layer B2 will be described as an example with reference to FIG.
  • a wafer W transport path for connecting the carrier station S1 and the interface station S3 in the lateral direction, specifically in the length direction of the DEV layer B2 (Y direction in the figure). R1 is formed.
  • the developer is applied as a liquid processing unit on the right side from the near side (the carrier station S1 side) toward the back side.
  • a developing unit DEV3 having a plurality of coating portions 31 is provided along the transport path R1.
  • four shelf units Ul, U2, U3, and U4, which are multi-staged heating and cooling thermal processing units, are transported in the path R1. It is provided along. That is, the developing unit DEV3 and the shelf units U1 to U4 are arranged to face each other via the transport path R1.
  • the shelf units U1 to U4 are stacked in a thermal processing unit for pre-processing and post-processing of the processing performed in the development unit DEV3.
  • the shelf units U1 to U4 are stacked below the DEV.
  • the exhaust unit 32 that exhausts the air in layer B2 is stacked!
  • a heating unit called PEB that heat-processes the wafer W after exposure a heating unit that heat-processes the wafer W after development, and the like.
  • the shelf unit U1 in the DEV layer B2 is provided with two layers of PEB, U2 and U3 are stacked in two stages, and the shelf unit U4 is provided with a cooling unit.
  • CPU has two stages Are stacked.
  • a main arm A2 which is a conveying means for each block, is provided in the conveying path R1, and this main arm A2 is a processing unit of the shelf units U1 to U4, a developing unit DEV3, which will be described later.
  • the wafer W is configured to be transferred between the delivery stage TRS2 of the shelf unit U5 and the delivery stage TRS7 of the shelf unit U6.
  • the delivery stage TRS2 and the later-described TRS1 constitute a first delivery unit referred to in the claims.
  • An area adjacent to the inspection station S5 in the transfer path R1 is a first wafer transfer area R2, and the main arm A2 and the transfer are shown in this area R2, as shown in FIGS.
  • a shelf unit U5 is provided at a position where it can be accessed by the means 51, and a delivery arm D1, which is a lifting and lowering means for delivering the wafer W to the shelf unit U5, is provided.
  • a delivery stage TRS2 is provided in the DEV layer B2.
  • Delivery stage TRS2 is equipped with a stage with a mechanism that adjusts the temperature of the wafer W to the planned temperature.
  • a pin that can be protruded and retracted on the stage is provided. It is provided!
  • the DEV layer B1 is provided with a delivery stage TRS1
  • each layer B3 to B5 is provided with a delivery stage TRS3 to TRS5.
  • the delivery stages TRS3 to TRS5 are The main arm A3 to A5 and the transfer arm D1 provided on each layer and the wafer W can be transferred.
  • the transfer block Ml is provided with a delivery stage TRS1B.
  • the main arm A of each layer corresponds to the second substrate transfer means in the claims.
  • the transfer arm D1 moves from each of the DEV layer B1 to the TCT layer B5 and transfers wafer W to the transfer stages TRS 1 to TRS 5 and the transfer stage TRS 1B provided in each layer. Constructed to be able to move forward and backward and move up and down as you can!
  • the area adjacent to the interface station S3 in the transport path R1 of the DEV layer B2 The area is a second wafer transfer area R3, and a shelf unit U6 is provided in this area R3.
  • the shelf unit U6 is provided with delivery stages TRS6 and TRS7 corresponding to the DEV layer Bl and DEV layer B2, respectively. These TRS6 and TRS7 are the main arms A1 to A2 of each layer. And the interface arm G can be accessed.
  • a delivery stage TRS1 C is provided at a position corresponding to the transport block Ml.
  • TRS2 to TRS7, TRS 1B, TRS 1 C3 ⁇ 4t 13 ⁇ 4 () TRS 1 A3 ⁇ 4, for example, is configured in the same manner as the TRS 1 described above.
  • the transport block Ml Between the DEV layer B2 and the BCT layer B3, there is provided a transport block Ml for transporting wafer W directly from the carrier station S1 to the interface station S3.
  • the transport block Ml includes a transport area M2 partitioned by a partition plate from the transport path R1 of the DEV layer B2 and the BCT layer B3, and a shuttle arm 41 which is a direct transport means.
  • the shuttle arm 41 transfers the wafer W directly from the delivery stage TRS 1B provided in the shelf unit U5 to the delivery stage TRS1C provided in the shelf unit U6.
  • the partition plate is omitted in FIG.
  • an exposure apparatus S4 is connected to the back side of the shelf unit U6 in the processing station S2 via an interface station S3.
  • the interface station S3 is equipped with an interface arm G for transferring wafers W to and from the shelf unit U6 and exposure unit S4 of the processing station S2, which can be moved back and forth, raised and lowered, and rotated around the vertical axis. It is configured freely.
  • the delivery arm D1 described above is configured in the same manner as the interface arm G, except that it does not rotate around the vertical axis.
  • This interface arm G forms a means for transferring the wafer W interposed between the processing station S2 and the exposure apparatus S4.
  • the wafer W is transferred from the transfer stage TRS1C of the shelf unit U6.
  • the wafer W is received from the exposure apparatus S4 and transferred to the transfer stages TRS6 and TRS7 of the DEV layers Bl and B2.
  • the DEV layer B1 is configured in the same way as the DEV layer B2.
  • the BCT layer B3, COT layer B4, and TCT layer B5 are configured in substantially the same way as the DEV layer Bl.
  • the difference is that, as a liquid processing unit, an antireflection film forming unit that forms an antireflection film by applying a chemical solution for the antireflection film instead of the development unit DEV3 as a liquid processing unit, or a resist film by applying a resist.
  • the resist coating unit (COT) to be formed is provided, the method of applying chemicals is different, and the processing conditions in the heating system and cooling system constituting the shelf units U1 to U4 are different. Can be mentioned.
  • the COT layer B4 is equipped with a heating unit called PAB that performs heat treatment after resist coating instead of PEB.
  • the inspection station S5 will be described with reference to FIG.
  • the processing block S2 side is the back side
  • the inspection block S5 is provided with an inspection module E1 and a shelf unit U7 in the center of the front side.
  • a plurality of buffer units BU and transfer stages TRS8 and TRS9 stacked in two stages are provided in this order.
  • the delivery stages TRS 8 and TRS 9 correspond to the second delivery section referred to in the claims.
  • inspection modules E3 and E2 are provided on the left and right as viewed from the front side to the back side.
  • a transfer means 51 having one arm for holding the wafer W, for example, is provided in the central portion of the inspection station S5.
  • the transfer means 51 is a transfer stage TRS1 of the DEV layer B1 and a transfer stage TRS2 of the DEV layer B2.
  • the wafer W is configured to be transferred between the transfer stages TRS8 and TRS9 of the shelf unit U7 and the inspection modules E1 to E3.
  • the inspection module E1 is a macro inspection module that detects macro defects on the wafer W
  • the inspection module E2 measures the thickness of the film formed on the wafer W and the line width of the pattern.
  • This is a film thickness / line width inspection module
  • the inspection module E3 is an overlay inspection module that detects misalignment of exposure overlay, that is, misalignment between the pattern formed this time and the underlying pattern.
  • the time required to inspect the inspection modules El, E2, and E3 is, for example, 36 seconds, 90 seconds, and 118 seconds, respectively.
  • the transfer stages TRS8 and TRS9 can be accessed by the transfer arm C of the carrier station S1, and the wafer W or the wafer W directly transferred from the transfer means 51 to the transfer stage TRS 1 or TRS2 of the processing station S2 can be accessed.
  • the wafer W that has been inspected by the inspection modules E1 to E3 is transferred to the transfer stages TRS8 and TRS9 and then returned to the carrier 20 by the transfer arm C.
  • the rules for delivering the wafer W in the inspection blocks E1 to E3 will be described later.
  • a transfer area M3 partitioned by, for example, a partition plate is formed above the inspection modules E1 to E3, and the transfer area C can be accessed at a third position at a position where the transfer arm C can be accessed.
  • a delivery stage TRS1A which is a delivery section, is provided. The illustration of the partition plate is omitted for convenience in FIG.
  • the transfer area M3 is provided with a transfer means 52 which is a shuttle transfer means.
  • the transfer means 52 receives the wafer W from the transfer stage TRS1A and transfers it to the transfer stage TRS 1B of the shelf unit U5 of the processing station S2. Go straight and hand over wafer W.
  • the present apparatus includes a control unit 100 including a computer, and a series of processes including the main arm A of each of the blocks B1 to B5 and the transporting operations of the transporting means 51 and 52 of the inspection station are performed by the control unit. It is controlled by a computer program stored in 100 storage units. And each delivery stage TRS, processing unit such as heating unit, and modules such as inspection modules E1 to E3 are delivered modules. Wafer W is delivered for this delivery module. Or when it is paid out, an out ready signal and an in ready signal are output for the module.
  • an in-ready signal when an in-ready signal is output for a module, it indicates that the wafer W can be received from the previous module, and when an out-ready signal is output, the processing in that module ends and the wafer W is unloaded. Indicates that it is possible. Based on these ready signals, it is possible to determine which module can be transferred from which module now, and the transfer operation is determined based on the determination and the rules described later.
  • the control unit 100 sets the carrier state for the 25 sheets. As shown in Fig. 6, the inspection module E is used to inspect the first wafer “1” to the last wafer “25”, or no inspection module. Set whether or not to check by!
  • the wafer W transferred from the carrier 20 to the TRS1A by the transfer arm C of the carrier station S1 is transferred from the transfer means 52 ⁇ processing station S2 to the transfer stage TRS 1B ⁇ transfer arm D1 ⁇ BCT layer B3 transfer stage TRS3 ⁇ BCT layer Passed to B3 main arm A3.
  • the main arm A3 is transported in the order of the cooling unit ⁇ the antireflection film forming unit which is a liquid processing unit ⁇ the heating unit ⁇ the delivery unit TRS 3 of the shelf unit U5, and the lower antireflection film Is formed.
  • the wafer W of the transfer stage TRS3 is transferred by the transfer arm D1 to the transfer stage TRS4 of the COT layer B4, and then transferred to the main arm A4 of the COT layer B4.
  • the main arm A4 transports the wafer W in the order of cooling unit ⁇ resist coating unit (COT) ⁇ heating unit (PAB), and a resist film is formed on the upper layer of the lower antireflection film. After that, it is transported to the cooling unit and the peripheral exposure unit to expose the peripheral portion, and further transported to the delivery stage TRS4 of the shelf unit U5.
  • the wafer W of the transfer stage TRS4 is transferred to the transfer stage TRS5 of the TCT layer B5 by the transfer arm D1, and transferred to the main arm A5 of the TCT layer B5.
  • the TCT layer B5 after the main arm A5 is transported in the order of the cooling unit ⁇ the second antireflection film forming unit, which is the liquid processing unit ⁇ the heating unit, and the upper antireflection film is formed on the resist film, , Main arm A5-> transfer stage T RS5-> transfer arm Dl-> transfer stage TRS1B-> shuttle arm 41-> transfer stage TRS1C, then transported in the order of interface arm G to exposure apparatus S4, where predetermined The exposure process is performed.
  • a hydrophobic treatment unit (ADH) for performing a hydrophobic treatment on the wafer W is provided in any one of the blocks B3 to B5, and before the resist coating.
  • ADH hydrophobic treatment unit
  • the wafer W after the exposure processing is transferred to the shelf unit U6 by the interface arm G to the stage TRS6 or TRS7.
  • the wafer W of this stage TRS6 (TRS7) is the main arm Al (A2 of the DEV layer Bl (B2). ) And transported in the order of the heating unit PEB ⁇ cooling unit CPL ⁇ development unit DEV3 ⁇ heating unit 33 ⁇ cooling unit CPL included in the shelf units U1 to U4 in the DEV layer Bl (B2).
  • the development process is performed to form a resist pattern.
  • the wafer W thus developed is transferred to the delivery stage TRS 1 (TRS2) of the shelf unit U5.
  • the background technology As described in the item of background technology, if the process from the transfer of the wafer W from the carrier 20 to the carrier station S1 to the transfer stage TRS1 (TRS2) is defined as one cycle, the background technology The force described in the section If this device is used to process 150 wafers W per hour, the time for one cycle is set to 24 seconds.
  • FIG. 8 (a) is a flowchart showing a pattern in which the control unit 100 determines the transfer destination for each wafer W transferred to the delivery stage TRS1 (TRS2) for each cycle.
  • the unit 100 determines whether the wafer W transferred to the delivery stage TRS1 (TR S2) is a wafer to be inspected based on a preset table in FIG. 6 or not. However, if it is determined that the wafer is not inspected! /, The control unit 100 transfers the wafer W to the transfer stage TRS 8 or TRS 9 by the transfer means 51.
  • control unit 100 determines whether the wafer is to be inspected, it determines whether the inspection target module is free. If it is set to inspect with multiple inspection modules, the determination is made for the inspection module with the lower number. If the result of the determination is that the inspection module is empty! /, Te! /, The wafer W is transferred to the inspection module by the transfer means 51, and if the inspection module is empty! /, Te! /, Na! / Transported to buffer unit BU.
  • FIG. 8 (b) is a flowchart showing a pattern in which the control unit 100 determines the transfer destination for each cycle of wafers loaded into the inspection modules E1 to E3 and the buffer unit BU. It is a chart.
  • the control unit 100 determines that all inspections set for the wafer have been completed, the control unit 100 transfers the wafer W via the transfer means 51 and transfers it to the stage TRS8 or TRS9. If it is determined that the inspection has not been completed, it is determined whether the inspection module that performs the inspection is empty or not, and if it is empty! /, Te! /, It is transported to the inspection module and is not empty. Then transport it to the buffer unit BU.
  • the control unit 100 also determines whether an inspection module to be inspected next is available for the wafer loaded into the buffer unit BU. If the inspection module is not available, the controller 100 transfers the wafer to the inspection module. Leave in BU.
  • the control unit 100 sets transfer to each inspection module E for wafers “1” to “25” as shown in FIG. 6, the wafer W is specifically inspected for each cycle.
  • the state of delivery to each delivery module in station S5 will be described in detail.
  • the wafer “1”, which is the first wafer W on which the resist pattern is formed through the above-described path, is carried into the delivery stage TRS1 or TRS2.
  • wafers W are alternately loaded into the delivery stages TRS1 and TRS2.
  • inspection modules E1 ⁇ E3, V of delivery stage TRS8, TRS9, wafer W is also in the gap! /, Na! /.
  • the wafer “1” is transferred from the transfer stage TRS2 of the processing station S2 to the transfer means 51.
  • the wafer “1” has a force S determined to be processed by the inspection module E1, and the inspection module El is empty at this point, and an in-ready signal is output from the inspection module E1. Therefore, the control unit 100 causes the transfer means 51 to transfer the wafer “1” to the inspection module E1 according to the flowchart of FIG.
  • Ueno, “2” is delivered from the delivery stage TRS1 to the transport means 51.
  • Ueno, “2” is determined to be processed by the inspection module E2, but at this point, the inspection module E2 is empty, and the inspection module E2 outputs an ready signal. Therefore, the control unit 100 causes the transport means 51 to transport Ueno, “2” to the inspection module E2 according to the flowchart of FIG.
  • the inspection module E 1 since the inspection of the wafer “1” is not completed, it remains as it is.
  • Ueno, “3” is delivered from the delivery stage TRS2 to the transport means 51. As shown in Fig. 6, Ueno, “3” has been decided to be processed by the inspection module E3.
  • the inspection module E3 is empty, and the inspection module E3 outputs an ready signal. Therefore, the transport means 51 transports Ueno, “3” to the inspection module E3 according to the flowchart of FIG. In cycle 4, the inspection of wafer “1” is completed in inspection module E1, and an out-ready signal is output. From FIG. 6, it is determined that the inspection of wafer “1” is performed only in the inspection module E1, and at this time, the transfer stage TRS8 is empty, that is, an in-ready signal is output. Then, according to the flow in Fig. 8, the wafer "1" that has been inspected is delivered and transferred to the stage TRS8. The inspection modules E2 and E3 remain as they are because the inspection of wafers “2” and “3” is not completed.
  • Ueno, “4” is delivered from the delivery stage TRS1 to the transport means 51.
  • Ueno, “4” has been decided to be processed by the inspection module E1, but at this point, the inspection module E1 is empty, and the inspection module E1 outputs an ready signal. Therefore, the control unit 100 causes the transport means 51 to transport Ueno, “4” to the inspection module E1 according to the flowchart of FIG. Also, the wafer of the delivery stage TRS8 is returned to the carrier 20 by the transfer arm C.
  • Ueno, “5” is delivered from the delivery stage TRS2 to the transport means 51. As shown in Fig. 6, it is decided that the processing of Ueno, “5”, is performed by the inspection module E1, but the inspection module E1 continues to process Ueno, “4”. In this case, according to the flowchart of FIG. 8, the transport unit 51 transports Ueno, “5” to the buffer unit BU by the control unit 100.
  • cycle 7 the inspection of wafer “4” by inspection module E1 and the inspection of wafer “2” by inspection module E2 are completed, and these modules output outready signals.
  • the control unit 100 transfers the wafer “2” to the transfer stage TRS8 according to the flowchart of FIG. E2 outputs an in-ready signal.
  • Wafer “4” has a force S that is set to inspect by the inspection module E3. Since module E3 continues to inspect the wafer and “3”, the control means 100 causes the transport means 51 to carry the wafer and “4” into the buffer unit BU. Subsequently, according to the flowchart of FIG. 8, the transport means 51 loads the empty “5” into the buffer unit BU in the previous cycle 6 into the empty inspection module E1.
  • the transfer means 51 transfers the young wafer “3” to the transfer stage TRS8, and transfers the wafer “5” to the transfer stage TRS9.
  • the wafer “8” is transferred from the transfer stage TRS1 to the transfer means 51.
  • the wafer “8” is the force S determined to be processed by the inspection module E1, and at this point the inspection module El is inspecting the wafer “7”.
  • the control unit 100 causes the transfer means 51 to transfer the wafer “8” to the buffer unit BU.
  • FIG. Fig. 9 shows the transfer results of wafers "1" to "25" transferred as described above.
  • transfer stages TRS8 and TRS9 and inspection modules El, E2, and E3 are respectively shown. This shows the wafer W to be placed. As shown in the table above, processing of 25 wafers W is completed by spending 30 cycles and accommodated in the carrier 20.
  • the coating and developing apparatus described above has a plurality of inspection modules E1 to E3 and wafers W that have different times required for inspection at inspection station S5 that delivers wafer W processed at processing station S2 to the carrier station.
  • a buffer unit BU that temporarily retains the wafer, and while the inspection module is processing the substrate, the subsequent wafer W force determined to be inspected by the inspection module is loaded into the inspection station S5. Then, the subsequent wafer W is once transported and retained in the buffer unit BU, so that the retention of the wafer W in the inspection modules E1 to E3 can be suppressed.
  • the transfer arm C does not transfer the wafer W to the inspection station S 5 to perform the inspection again after the wafer W is returned to the carrier 20, the transfer method of the carrier station S1 is used. Arm C load can be reduced. Therefore, the decrease in throughput can be suppressed.
  • the inspection station S5 is provided with TRS8 and TRS9, which are a plurality of delivery stages for delivering wafer W from the inspection station S5 to the carrier station S1.
  • TRS8 and TRS9 are a plurality of delivery stages for delivering wafer W from the inspection station S5 to the carrier station S1.
  • wafer W is transferred to transfer stage TRS9, and it is possible to prevent wafer W from staying in inspection modules E1 to E3 on the upstream side of this stage TRS8 and TRS9. Can be suppressed.
  • a transfer means 51 is provided, and the wafer W is transferred from the carrier station S1 to the processing station S2 by the transfer means 51.
  • the transfer means 52 By using the transfer means 52, such stations SI and S2 are transferred. Since the load on the transport means 52 can be suppressed as compared with the case where the transport is performed in the meantime, the throughput can be improved.
  • FIG. 10 is a schematic vertical plan view of the coating and developing apparatus.
  • the carrier station S1, the processing station S2, and the interface station S3 are configured in substantially the same manner as the above-described coating and developing apparatus, and the wafer W follows the same path. Is transported.
  • This coating / development apparatus inspection station S7 includes four delivery modules TRSa to TRSd, inspection modules El to E3, modules TRSa to TRSd, E1 to E3, and a delivery stage TRS described later. And a transfer means 61 for transferring the wafers between them.
  • Exposure device S4-> Interface station S3-> PEB-> CPL-> DEV3 In this order, a resist pattern is formed and then transferred to the transfer stage TRS of the processing station S2.
  • the means 61 for transferring the wafer W placed on the delivery stage TRS carries the wafer W by the following rules.
  • the conveying means 61 is
  • Control is performed so as to give priority to the delivery of the wafer W between the carrier station S1 and the processing station S2.
  • the inspection module El (E2, E3) is controlled so as to unload the wafer W that has been inspected.
  • FIG. 11 shows the transfer result obtained by determining the wafer W to be inspected and transferring the wafer W as shown in FIG. 6 in the coating and developing apparatus of the comparative example.
  • the TRSc column As can be seen, a cycle in which the wafer W is not carried into various places such as cycles 6, 11 and 13 is confirmed. This occurs because the transfer arm C was carrying out other transfer operations, and during this cycle the TRSc could not carry the wafer W into the work!
  • the portion surrounded by a triangle indicates that the wafer W exists in the module to be transferred next, so that the wafer W must be held in the module. Under such circumstances, there is a cycle in which the wafer W is not loaded into the inspection modules E1 to E3. Therefore, in order to finish the processing of all 25 wafers W, the number of coating and developing apparatus is larger than that of the above embodiment. 46 cycles are spent. Therefore, the effect of the present invention was shown.
  • FIG. 12 shows an example of another configuration of the coating / developing apparatus, and each unit having the same configuration as that of the above-described embodiment is denoted by the same reference numeral.
  • This coating / developing apparatus is provided with an inspection station S6 configured substantially the same as the inspection station S5.
  • the configuration of the inspection station S6 will be described below with a focus on differences from the inspection station S5. Assuming that the transport area 51 transports the transport area M4, the inspection module S1 is not provided in the inspection station S6 of the coating and developing apparatus, and a plurality of buffers are provided on the transfer stages TRS8 and TRS9.
  • Unit BU is stacked and provided!
  • the transfer means 52 passes the transfer region M3 and transfers the wafer W to the transfer stage TRS3 of the BCT layer B3.
  • the wafer W transferred to the transfer stage TRS3 is hereinafter referred to as the wafer W. It is transported through the same route as in the described embodiment, processed at each layer, and transferred to the transfer stage TRS 1 (TRS2).
  • TRS 1 Transfer stage 1
  • a transfer area M5 which is a partitioned area where the transfer means 53 described later transfers the wafer W, is formed.
  • FIG. 13 and FIG. Figures 13 (a) and 13 (b) show the configurations of the transfer area M4 and transfer area M5, respectively, and Figure 14 shows the inspection station S6 from the processing station S2 side to the carrier station S1 side.
  • FIG. in the transfer area M5 a transfer means 53 is provided in the center, and the transfer stages TRS10 and TRS11 force S are stacked on the front side (carrier station S1 side) of the transfer means 53.
  • An inspection module E1 is provided on the right side of the processing station S2.
  • the transport means 53 has these transfer stages TRS10, TRS11, ⁇ It can be rotated around the vertical axis, moved up and down, and moved back and forth so that wafer W can be transferred to and from module El!
  • this inspection station S6 there is provided a transfer arm D2 that can move up and down between the transfer areas Ml and M2, and this transfer arm D2 is provided with transfer stages TRS8 to TRS11 and Wafer W is transferred to and from the buffer unit BU.
  • the transfer of the wafer W at the inspection station S6 is performed in accordance with the same rules as the transfer of the wafer W in the above-described embodiment.
  • the transfer route is slightly different, and the transfer stage TRS1 (TRS2) force, the inspection module E1
  • the transfer is performed in the order of transfer means 51 ⁇ buffer unit BU ⁇ transfer arm D2 ⁇ transfer stage TRS10 or TRS11 ⁇ transfer means 53 ⁇ inspection module E1.
  • the wafer W is transferred from the inspection module E1 to the buffer unit BU, the wafer W is delivered to the buffer unit BU by following the above path in the reverse direction.
  • wafer W is transported to buffer unit BU through the same route as transporting to buffer unit BU, and then buffer unit BU ⁇ transport means Transport is performed in the order of 51 ⁇ inspection module E2 (E3). Even if the inspection station is configured in this manner, the same effects as those of the above-described embodiment can be obtained.
  • FIG. 15 shows an example of the configuration of still another coating and developing apparatus.
  • This coating and developing apparatus is not provided with an inspection station, and the transfer arm C transfers the wafer W of the carrier 20 to the transfer stage TRS3 of the BCT layer B3. Further, the wafer W which is not provided with the TCT layer B5 and is transferred to the stage TRS3 is formed with a resist film along the path of the above-described embodiment, and is transferred to the transfer stage TRS4 and then transferred to the transfer stage TRS1 B. Then, it is transported to the delivery stage TRS1 (TRS2) of the DEV layer Bl (B2) along the above-described path.
  • TRS1 delivery stage TRS1
  • DEV layer Bl B2
  • an inspection layer F is provided instead of the TCT layer B5.
  • Fig. 16 shows an example of the configuration of the inspection layer F.
  • inspection modules E2 and E3 are provided instead of the shelf units U1 to U4, and a liquid processing unit is provided.
  • the inspection module E1 and the buffer units BU stacked in a plurality of stages are provided along the transport path R1.
  • Main arm A5 is for buffer unit BU and Wafer W is transferred between inspection modules E1 to E3.
  • the inspection is performed on wafer W transported to transfer stage TRS 1 (TRS2).
  • the buffer unit BU of the first embodiment is determined to perform the inspection and is configured to accommodate all wafers W that cannot enter the inspection module E when loaded into the inspection station S5.
  • the buffer unit BU in the embodiment shall be able to accommodate only some wafers W that cannot enter the inspection module E.
  • FIG. 17 is a flowchart showing a pattern in which the control unit 100 determines the transfer destination for each wafer W for each wafer W transferred to the transfer stage TRS1 (TRS2) in this embodiment.
  • the control unit 100 determines whether the wafer W transferred to the delivery stage TRS1 (TRS2) is a wafer set so as to be inspected or not so as to be inspected. If it is determined that the inspection module is empty, it is determined whether the inspection module is empty, and if the inspection module is determined to be empty! /, Te! /, N! /, Continue! / Determine if the buffer unit BU is empty! / ,!
  • the control unit 100 transfers the wafer W to the buffer unit BU and determines that the buffer unit BU is not empty.
  • the transfer means 51 transfers the wafer W to the stage TRS8 (TRS9) by the control unit 100.
  • the wafer W transferred to the delivery stage TRS8 (T RS9) is returned to the carrier 20 by the transfer arm C.
  • the wafer W to be inspected! / The inspection module E is empty! /
  • the buffer unit BU is empty! /, TE! /, NA! / ! /, Carrier 2 without inspection Returned to 0.
  • the wafer W that is not inspected is transferred from the transfer stage TRS 1 (TRS2) to the transfer stage TRS8 (TRS9) and is also inspected. If the inspection module E is empty! /, Te! /, W, it is delivered to the inspection module E.
  • an alarm generating device and a monitor indicating the state of the coating and developing device are provided, and the inspection module E and the buffer unit BU are not empty as described above, so that the inspection should be performed.
  • the control unit 100 stores the substrate number assigned to the wafer W, transmits a control signal to the alarm generator, and receives the control signal.
  • the alarm generator generates an alarm.
  • the control unit 100 displays the stored substrate number on the monitor.
  • the coating and developing apparatus of this embodiment is configured so that the wafer W stored in the control unit 100 as described above can be transferred to the inspection station S5 and inspected again.
  • FIG. 18 is a flowchart showing a process in which such conveyance and inspection are performed. If a portion surrounded by a dotted line in the figure is step T1, this step T1 is, for example, after the occurrence of the alarm, the coating and developing device. It is executed by manual operation of the operator. Steps subsequent to step T1 are automatically performed by a transfer program provided in the control unit 100.
  • the substrate number is displayed on the monitor as described above.
  • the control unit 100 determines each step T after the step T1 in FIG. 18 for each cycle. First, the control unit 100 determines whether the wafer “25” having the last substrate number assigned in the lot of wafers stored in one carrier 20 is the carrier 20, the buffer unit BU, the inspection module E V, or the deviation. If it is determined whether it exists (step T2) and it is determined that V does not exist even in the deviation! /, The uninspected wafer is placed in the carrier 20 as it is.
  • Wafer "25" exists in carrier 20, buffer unit BU, inspection module E! / If it is determined that the delivery stage TRS8 or TRS9 is free (step T3), the control unit 100 determines whether the delivery stages TRS8 and TRS9 are not available. The wafer is left in the carrier 20.
  • the control unit 100 determines whether the inspection module E set as the inspection target for the uninspected wafer is free (step T4). ). If there are multiple uninspected wafers in the carrier 20, a determination is made for the uninspected wafer with a lower number. If it is determined that the wafer is vacant, after the transfer of the wafer in the inspection station S5 in the cycle in which the determination is made, the uninspected wafer is transferred first from the transfer arm C to the delivery stage TRS8 (TRS9). ⁇ The wafer is delivered in the order of the transfer means 51, and the uninspected wafer is transferred to the inspection module E by the transfer means 51.
  • the control unit 100 continues to have an empty buffer unit BU. If it is determined as V ⁇ (step T5), empty! /, Te! /, Na! /, The uninspected wafer remains in carrier 20 and is determined to be vacant. In this case, after the transfer of the wafer in the inspection station S5 in the cycle in which the determination is made by the control unit 100, the uninspected wafer is transferred to the transfer arm C ⁇ the transfer stage TR. S8 (TRS9) is transferred in the order of transfer means 51, and the uninspected wafer is transferred to the buffer unit BU by the transfer means 51.
  • the uninspected wafer transferred to the noffer unit BU and the inspection module E is transferred in accordance with the flowchart of FIG. 8 (b) described in the above-described embodiment.
  • the power of giving priority to the transfer of a young wafer is prioritized, for example, the transfer of wafers other than the uninspected wafer is given priority over the uninspected wafer. If there are multiple uninspected wafers, the wafer with the smallest number is given priority among the uninspected wafers.
  • each module of inspection station S5 is Transport to Yule is performed.
  • carrier 20 is applied and developed.
  • the configuration may be such that it can be set before being carried into the device.
  • the wafer W since the last wafer W in the lot is uninspected and may be stored in the carrier 20 without being inspected, the wafer W is stored in the carrier 20, the buffer unit BU, The inspection station of the uninspected wafer after determining whether it exists in the inspection module E and determining whether all wafers in the carrier 20 become uninspected wafers and whether inspection is performed without becoming uninspected wafers Transport to S5 is performed.
  • the force to transfer the uninspected wafer to the inspection station S5 is not limited to this timing.
  • steps T3 to T5 are executed, and the uninspected wafer is transferred to the inspection station S5. It may be conveyed.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Description

明 細 書
塗布、現像装置及び塗布、現像装置の制御方法並びに記憶媒体 技術分野
[0001] 本発明は、例えば半導体ウェハや LCD基板 (液晶ディスプレイ用ガラス基板）など の基板に対してレジスト液の塗布処理及び露光後の現像処理を行う塗布、現像装置 、塗布、現像装置の制御方法及び記憶媒体に関する。
背景技術
[0002] 半導体デバイスや LCD基板などの基板に対してレジスト液を塗布し、フォトマスクを 用いてそのレジスト膜を露光し、それを現像することによって所望のレジストパターン を基板上に作製する一連の処理は、レジスト液の塗布や現像を行う塗布、現像装置 に露光装置を接続したシステムを用いて行われる。
[0003] 塗布、現像装置は、ウェハキャリアが載置され、このウェハキャリアとの間で半導体 ウエノ、（以下ウェハという）の受け渡しを行う受け渡しアームを備えたキヤリアステーシ ヨンと、ウェハに対してレジストの塗布や現像処理を行う処理ステーションと、露光装 置に接続されるインターフェイスステーションと、を一列に配列して構成されている。
[0004] そしてレジストパターンが形成された基板については、所定の検査、例えばレジスト ノ ターンの線幅、レジストパターンと下地パターンとの重なり具合、及び現像欠陥など の検査が行われ、合格と判定された基板のみが次工程に送られる。このような検査は 、塗布、現像装置とは別個に設けられたスタンドアローンの検査装置により行われる 場合が多いが、塗布、現像装置内に検査装置を設けるインラインシステムを採用した 方が便利である。
[0005] そこで特許文献 1には、キャリアステーションと処理ステーションとの間に、複数の検 查装置と搬送アームとを備えた検査ステーションを介在させた構成が記載されている 。ここに記載されているシステムは、キャリアステーションから検査ステーションを介し て処理ステーションに基板を搬送し、処理を終えた基板を一旦キャリアステーションの キャリア内に戻した後、ここから基板を検査ステーションに搬送して検査を行うもので ある。 [0006] 図 19は、このようなシステムを実際に構築した場合の構成例を示している。図 19は 塗布、現像装置を平面的に見た概略図であり、 11はキャリアステーション、 12は検査 ステーション、 13は処理ステーション、 14は、露光装置に接続されるインターフェイス ステーションである。また 20はキャリア、 15はキャリアステーション 11内の受け渡しァ ーム、 16は検査ステーション内の搬送アームである。 TRSa、 TRSb、 TRSc及び TR Sdは受け渡しモジュール、 El、 E2及び E3は、検査モジュールであり、これらは便宜 上平面に展開してあるが、例えば受け渡しモジュールは 4段構成とされ、検査モジュ ールは 3段構成とされる。
[0007] 図の塗布、現像装置においては、キャリア 20内のウェハは、受け渡しアーム 15→T RSa→搬送アーム 16→処理ステーション 13の経路で搬送される。そしてウェハは、 処理ステーション 13にてレジスト塗布に必要な種々の処理が各モジュールにて行わ れ、インターフェイスステーション 14から露光装置に払い出されて、再び処理ステー シヨン 13に戻り、現像処理に必要な種々の処理がモジュールにて行われる。その後 、ウェハは搬送アーム 16→TRSb→受け渡しアーム 15→キャリア 20に戻される。
[0008] この場合、キャリア 20内のウェハには、処理される順序が決められており、例えば 2 5枚収納用のウェハであれば、 1番から 25番まで割り当てられている。そして 1番から 順番に処理ステーション 13に搬送され、予め決められたモジュールを順番に移動し ていく。処理ステーション 13内の搬送アーム（メインアーム）は、予め設定された一連 のモジュールの間を順番にサイクリックに移動するサイクル搬送を行い、これによりゥ ェハが順番に移動していくことになる。なおメインアームは 2枚のアームによりモジュ ール内のウェハを交換するという動作を行う。メインアームの搬送路を循環路と呼ぶ ことにすると、搬送アームが循環路を 1周するサイクルタイムが予め決められており、 また後戻りする動作、及び番号の大きいウエノ、（後にキャリア 20から取り出されたゥェ ノヽ）が番号の小さいウエノ、（先にキャリア 20から取り出されたウエノ、）を飛び越して搬 送する動作は行われない。このような動作を禁止しているのは、搬送プログラムが極 めて煩雑になり、現実的ではないからである。なお今、塗布、現像装置において 1時 間当たり 150枚の処理が要求されており、そのため上述のサイクル搬送におけるサイ クルタイムは、例えば 3600秒/ 150枚 = 24秒に設定される。 [0009] 一方キャリア 20に戻されたウェハは、全数あるいは選択されたウェハが受け渡しァ ーム 15により受け渡しモジュール TRScに払い出され、搬送アーム 16により検查モ ジュールに搬送される。そしてウェハの中には、例えば検査モジュール E1のみの検 查をおこなうもの、検査モジュール E2のみの検査を行うもの、検査モジュール E3の みの検査を行うもの、検査モジュール E2に続いて検査モジュール E3を行うものなど がある。検査ステーション 12内のウェハの搬送においても、処理ステーション 13内の サイクル搬送と同様な手法が採用されており、前記サイクル搬送に同期して行われて いた。
[0010] ところで上記のような搬送を行うと、受け渡しアーム 15の搬送工程数が多くなつてし まう。つまり受け渡しアーム 15が検査ステーション 12にウェハを搬送している間は、 キャリア 20への搬送を行えず、またキャリア 20への搬送を行う場合は、検査ステーシ ヨン 12への搬送を行うことができないため、ウェハが各ステーションにおけるモジユー ルで 1サイクル以上、待機しなければならない状態が発生し、従ってスループットの向 上を妨げる要因となる。
[0011] また検査モジュール E1〜E3は上述のように夫々異なる検査を行うためのもので あり、検査に要する時間は、通常夫々異なる。従って例えば所定のウェハについて、 検査モジュール E1に続いて検査モジュール E2で検査を行うように設定したとすると 、そのウェハが検査モジュール E1で検査を終えたときに、検査モジュール E2が他の ウェハを検査中であるため当該検査モジュール E2への搬送を行うことができず、検 查モジュール E2の検査が終わるまで検査モジュール E1で待機しなければならず、 従ってこのウェハが検査モジュール E1に待機して!/、るサイクルにお!/、ては後続のゥ ェハを当該検査モジュール E1に搬入することができなくなる結果として、スループット が低下するおそれがあった。
[0012] なお特許文献 2にはキャリアステーションと処理ステーションとの間に検査ステーシ ヨンを設けて、処理ステーション→検査ステーション→キャリアステーションの順で基 板を搬送する塗布、現像装置が記載されているが、上記の問題を解決できるもので はなぐ検査モジュール間の検査時間の違いによって検査モジュール内で待ち時間 が発生してしまうおそれがある。 [0013] 特許文献 1 :特開 2005— 175052 (段落 0042、図 4)
特許文献 2：特開 2002— 26107 (段落 0045)
発明の開示
発明が解決しょうとする課題
[0014] 本発明はこのような事情の下になされたものであり、その目的は、検査モジュール にて基板が無駄に滞在する時間を削減し、これにより塗布、現像装置のスループット を向上することのできる技術を提供することにある。
課題を解決するための手段
[0015] 本発明の塗布、現像装置は、複数枚の基板を収納したキャリアが載置され、キヤリ ァとの間で基板の受け渡しを行う第 1の基板搬送手段を備えたキャリアステーションと 前記第 1の基板搬送手段から受け渡された基板に対するレジストの塗布、レジスト が塗布されかつ露光された後の基板に対する現像、またはその前後の処理を行う複 数の処理モジュールと、これら処理モジュールに対し、順次基板を搬送する第 2の基 板搬送手段と、を備えた処理ステーションと、
この処理ステーションにて現像を終えた基板が置かれる第 1の受け渡し部と、 前記キャリアステーションの第 1の基板搬送手段により基板が受け取られる第 2の受 け渡し部と、
現像を終えた基板に対して検査を行い、検査に要する時間が互いに異なる複数の 検査モジュールと、基板を一時的に滞留させるバッファユニットと、バッファユニットと 、前記第 1の受け渡し部、第 2の受け渡し部及び検査モジュールの間で基板の受け 渡しを行う第 3の基板搬送手段と、を備えた、処理ステーションで処理された基板をキ ャリアステーションに受け渡す検査ステーションと、
前記第 3の基板搬送手段を制御する制御部と、を備え、
前記制御部は、
前記第 1の受け渡し部の基板を搬送するときには、
(al)その基板が検査対象の基板か否かを判断し、
(a2)検査対象の基板でなければ、その基板を第 2の受け渡し部に搬送し、 (a3)検査対象の基板であれば、検査にかかる検査モジュールが空!/、て!/、るか否か を判断し、空いていればその検査モジュールに搬送する一方、空いていなければバ ッファユニットに搬送するステップ、を実行し、
検査ステーション内のモジュールの基板を搬送するときには、
(bl)その基板に割り当てられて!/、る検査が全て終了して!/、るか否かを判断し、 (b2)検査が終了していればその基板を前記第 2の受け渡し部に搬送し、
(b3)検査が終了して!/、なければ、終了して!/、なレ、検査モジュールが空!/、て!/、るか否 かを判断し、空いていればその検査モジュールに搬送する一方、空いていなければ バッファユニットに位置させるステップ、を実行する機能を備えて!/、ることを特徴とする
[0016] この塗布、現像装置において前記制御部は、
前記（a3)において検査モジュールが空いていないと判断したら、バッファユニット
Figure imgf000007_0001
ノ ッファユニットが空レ、てレ、るか否かを判断し、空!/、て!/、れば前記基板をバッファュ ニットに搬送し、空いていなければ第 2の受け渡し部に未検査基板として搬送するス テツプを実行してもよく、その場合、例えば前記（a3)においてバッファユニットが空い ていなければアラームを発するアラーム発生手段が設けられており、また前記第 2の 受け渡し部に搬送された未検査基板として取り扱われる検査対象基板は、キヤリアス テーシヨンに搬送されてもよぐこの場合は例えば、検査対象基板は、キャリアに搬送 される。
[0017] 例えば前記制御部は、キャリアステーションに搬送された未検査基板として取り扱 われる検査対象基板を、検査ステーションに搬送するステップを実行し、この場合は 例えば未検査基板として取り扱われる検査対象基板を検査ステーションに搬送する 前記ステップを実行するか否かを選択するための選択手段が設けられている。さらに 第 1の基板搬送手段によりキャリアから取り出された基板が受け渡される第 3の受け 渡し部と、この受け渡し部から基板を前記検査ステーションを横切って処理ステーシ ヨンに搬送するためのシャトル搬送手段と、を備えた構成であってもよぐこの場合は ノ ッファユニットと第 2の受け渡し部と第 3の受け渡し部とは、互いに上下に積層され ていてもよい。また、例えばバッファユニットと第 2の受け渡し部と第 3の受け渡し部と 少なくとも一つの検査モジュールとは、互いに上下に積層されている。
本発明の塗布、現像装置の制御方法は、複数枚の基板を収納したキャリアが載置 され、キャリアとの間で基板の受け渡しを行う第 1の基板搬送手段を備えたキヤリアス テーシヨンと、
前記第 1の基板搬送手段から受け渡された基板に対するレジストの塗布、レジスト が塗布されかつ露光された後の基板に対する現像、またはその前後の処理を行う複 数の処理モジュールと、これら処理モジュールに対し、順次基板を搬送する第 2の基 板搬送手段と、を備えた処理ステーションと、
この処理ステーションにて現像を終えた基板が置かれる第 1の受け渡し部と、 前記キャリアステーションの第 1の基板搬送手段により基板が受け取られる第 2の受 け渡し部と、
現像を終えた基板に対して検査を行い、検査に要する時間が互いに異なる複数の 検査モジュールと、基板を一時的に滞留させるバッファユニットと、バッファユニットと 、前記第 1の受け渡し部、第 2の受け渡し部及び検査モジュールの間で基板の受け 渡しを行う第 3の基板搬送手段と、を備えた、処理ステーションで処理された基板をキ ャリアステーションに受け渡す検査ステーションと、を備えた塗布、現像装置を制御す る方法であって、
前記第 1の受け渡し部の基板を搬送するときには、
(al)その基板が検査対象の基板か否かを判断する工程と、
(a2)検査対象の基板でなければ、その基板を第 2の受け渡し部に搬送する工程と、
(a3)検査対象の基板であれば、検査にかかる検査モジュールが空!/、て!/、るか否か を判断し、空いていればその検査モジュールに搬送する一方、空いていなければバ ッファユニットに搬送する工程と
を備え、
検査ステーション内のモジュールの基板を搬送するときには、
(bl)その基板に割り当てられて!/、る検査が全て終了して!/、るか否かを判断する工程 と、 (b2)検査が終了していればその基板を前記第 2の受け渡し部に搬送する工程と、 (b3)検査が終了して!/、なければ、終了して!/、なレ、検査モジュールが空!/、て!/、るか否 かを判断し、空いていればその検査モジュールに搬送する一方、空いていなければ ノ ッファユニットに位置させる工程と、を備えてレ、ることを特徴とする。
[0019] この塗布、現像装置の制御方法においては、例えば前記（a3)において検査モジュ ールが空いていないと判断したら、バッファユニットに搬送する工程に代えて、バッフ ァユニットが空レ、てレ、るか否かを判断し、空!/、て!/、れば前記基板をバッファユニットに 搬送し、空いていなければ第 2の受け渡し部に未検査基板として搬送する工程を行 つてもよく、この場合、例えば前記（a3)においてバッファユニットが空いていなければ アラームを発する工程を含んでレ、る。
[0020] また前記第 2の受け渡し部に搬送された未検査基板として取り扱われる検査対象 基板は、キャリアステーションに搬送され、この基板は、例えばキャリアステーションに 搬送された検査対象基板はキャリアに搬送される。
[0021] また例えばキャリアステーションに搬送された未検査基板として取り扱われる検査対 象基板を、検査ステーションに搬送する工程を含んでいてもよぐこの場合は、例え ば検査対象基板を検査ステーションに搬送する前記工程を実行するか否かを選択 する工程を含まれる。またこの制御方法は、第 1の基板搬送手段によりキャリアから取 り出された基板を第 3の受け渡し部に受け渡す工程と
この受け渡し部から基板を前記検査ステーションを横切って処理ステーションに搬 送する工程と、をさらに備えていてもよい。
[0022] 本発明の記憶媒体は、基板に対するレジストの塗布、レジストが塗布されかつ露光 された後の基板に対する現像を行う塗布、現像装置に用いられるコンピュータプログ ラムが記憶された記憶媒体であって、
前記コンピュータプログラムは、既述の塗布、現像装置の制御方法を実施するため のものであることを特徴とする。
[0023] 本発明は、処理ステーションで処理を受けた基板を、キャリアステーションに受け渡 す検査ステーションにお!/、て、検査に要する時間が互いに異なる複数の検査モジュ ールと、基板を一時的に滞留させるバッファユニットと、制御部によりその動作が制御 される基板搬送手段が設けられ、検査モジュールが基板の処理を行う間、後続の、 その検査モジュールによる検査対象となっている基板は、前記基板搬送手段により ノ ッファユニットに搬送され、当該バッファユニットに滞留されることで、検査モジユー ルにおける基板の滞留を抑えることができるため、検査モジュールで効率よくウェハ Wの検査を行うことができる。さらに本発明は、現像を終えた基板が処理ステーション 力、ら検査ステーションに搬入されて検査を受けた後、キャリアステーションに搬入され るため、キャリアステーションの搬送手段が現像を終えた基板を再度検査ステーショ ンに搬入するような構成に比べてその搬送手段の負荷が抑えられる。従ってスルー プットの低下を抑えることができる。
図面の簡単な説明
[図 1]本発明の塗布、現像装置の一実施の形態を示す平面図である。
[図 2]前記塗布、現像装置を示す外観斜視図である。
[図 3]前記塗布、現像装置の縦断側面図である。
[図 4]前記塗布、現像装置の処理ステーションにおける処理ブロック及び搬送ブロック の構成を示した斜視図である。
[図 5]前記塗布、現像装置の検査ステーションの斜視図である。
[図 6]前記塗布、現像装置の制御部により割り当てられた検査モジュールへの搬入表 である。
[図 7]前記塗布、現像装置の概略搬送経路図である。
[図 8]前記制御部力 検査ステーションの搬送手段を制御するフローチャートである。
[図 9]前記塗布、現像装置の搬送スケジュール表である。
[図 10]比較例の塗布、現像装置の搬送経路の概略図である。
[図 11]比較例の塗布、現像装置の搬送スケジュール表である。
[図 12]他の実施の形態である塗布、現像装置の縦断側面図である。
[図 13]前記塗布、現像装置に設けられた検査ステーションの横断平面図である。
[図 14]前記検査ステーションの縦断背面図である。
[図 15]さらに他の実施の形態である塗布、現像装置の縦断側面図である。
[図 16]前記塗布、現像装置に設けられた検査層の横断平面図である。 [図 17]検査ステーションにおける基板の他の搬送経路を示したフローチャートである
〇
[図 18]塗布、現像装置のキャリアステーションから検査ステーションへの基板の搬送 経路を示したフローチャートである。
[図 19]従来の塗布、現像装置の搬送経路の概略図である。
発明を実施するための最良の形態
[0025] 以下、本発明に係る塗布、現像装置に露光装置を接続したシステムの実施の形態 について説明する。図 1は、このシステムの一実施の形態における平面図を示し、図 2は同概略斜視図、図 3は同概略側面図である。この塗布、現像装置は、基板例え ばウェハであるウェハ Wが 25枚密閉収納されたキャリア 20を搬入出するためのキヤ リアステーション S1と、複数個例えば 5個のブロック B1〜B5及び搬送ブロック Mlを 縦に配列して構成された処理ステーション S2と、インターフェイスステーション S3と、 露光装置 S4と、レジストパターンが形成された基板を検査する検査ステーション S5と を備えている。
[0026] 前記キャリアステーション S1には、前記キャリア 20を複数個載置可能な載置台 21と 、この載置台 21から見て前方の壁面に設けられる開閉部 22と、開閉部 22を介してキ ャリア 20からウェハ Wを取り出すための、第 1の基板搬送手段であるトランスファーァ ーム Cとが設けられている。このトランスファーアーム Cは、後述する検査ステーション の受け渡しステージ TRS1A, TRS8, TRS9との間でウェハ Wの受け渡しを行うよう に、進退自在、昇降自在、鉛直軸回りに回転自在、キャリア 20の配列方向に移動自 在に構成されている。
[0027] キャリアステーション S1の奥側には検査ステーション S5を介して筐体 24にて周囲 を囲まれる処理ステーション S2が接続されている。処理ステーション S2は、この例で は下方側から、現像処理を行うための第 1のブロック（DEV層） Bl、第 2のブロック（D EV層） B2、搬送ブロック Ml、レジスト膜の上層側に形成される反射防止膜 (以下「 下部反射防止膜」とレ、う）の形成処理を行うための第 3のブロック（BCT層） B3、レジ スト液の塗布処理を行うための第 4のブロック（COT層） B4、レジスト膜の上層側に形 成される反射防止膜 (以下「上部反射防止膜」という）の形成処理を行うための第 5の ブロック（TCT層） B5、として害 ijり当てられて!/、る。
[0028] これらブロック B1〜B5及び搬送ブロック Mlはキャリアステーション S1からインター フェイスステーション S3へ向かって伸びている。ここで前記 DEV層 Bl、 B2が現像用 のブロック、 BCT層 B3、 COT層 B4、 TCT層 B5、が感光材料例えばレジストからなる 塗布膜を形成するための塗布膜形成用のブロックに相当する。なお各ブロック間は 仕切り板（ベース体） 25により区画されて!/、る。
[0029] 続いて第 1〜第 5のブロック B (B1〜B5)の構成について説明するが本実施形態に おいてこれらのブロック B1〜B5には共通部分が多く含まれており、各ブロック Bは略 同様のレイアウトで構成されて!/、る。そこで DEV層 B2を例として図 4を参照しながら 説明する。この DEV層 B2の中央部には、横方向、詳しくは DEV層 B2の長さ方向（ 図中 Y方向）に、キャリアステーション S1とインターフェイスステーション S3とを接続す るためのウェハ Wの搬送用通路 R1が形成されている。
[0030] この搬送用通路 R1のキャリアステーション S 1側から見て、手前側（キヤリアステーシ ヨン S 1側）から奥側に向かって右側には、液処理ユニットとして現像液の塗布処理を 行うための複数個の塗布部 31を備えた現像ユニット DEV3が搬送用通路 R1に沿つ て設けられている。また DEV層 B2の手前側から奥側に向かって左側には、順に加 熱'冷却系の熱系処理ユニットを多段化した 4個の棚ユニット Ul , U2, U3, U4が搬 送用通路 R1に沿って設けられている。即ち現像ユニット DEV3と棚ユニット U1〜U4 とが搬送用通路 R1を介して対向して配列されている。棚ユニット U1〜U4は現像ュ ニット DEV3にて行われる処理の前処理及び後処理を行うための熱系処理ユニット 力 ¾段に積層されており、またその棚ユニット U1〜U4の下部には DEV層 B2内の排 気を行う排気ユニット 32が積層されて!/、る。
[0031] 上述の熱系処理ユニットの中には、例えば露光後のウェハ Wを加熱処理する PEB と呼ばれる加熱ユニット、現像処理後のウェハ Wを乾燥させるために加熱処理したり する加熱ユニット、これらの加熱ユニットにおける処理の前後でウェハ Wを所定温度 に調整するための冷却ユニット（CPL)等が含まれて!/、る。なお本実施形態では例え ば DEV層 B2における棚ユニット U1には PEBが、 U2, U3にはそれ以外の加熱ュニ ット 33が 2段に積層されて設けられ、棚ユニット U4には冷却ユニット（CPUが 2段に 積層されている。
[0032] 前記搬送用通路 R1には各ブロック用の搬送手段であるメインアーム A2が設けられ ており、このメインアーム A2は、棚ユニット U1〜U4の各処理ユニット、現像ユニット D EV3、後述する棚ユニット U5の受け渡しステージ TRS2及び棚ユニット U6の受け渡 しステージ TRS7との間でウェハ Wの受け渡しを行うように構成されている。受け渡し ステージ TRS2及び後述の TRS1は、特許請求の範囲でいう第 1の受け渡し部を構 成する。
[0033] 搬送用通路 R1の検査ステーション S5と隣接する領域は、第 1のウェハ受け渡し領 域 R2となっていて、この領域 R2には、図 1及び図 3に示すようにメインアーム A2及び 搬送手段 51とがアクセスできる位置に棚ユニット U5が設けられると共に、この棚ュニ ット U5に対してウェハ Wの受け渡しを行うための昇降搬送手段である受け渡しァー ム D1を備えている。
[0034] この棚ユニット U5において、 DEV層 B2には受け渡しステージ TRS2が設けられて いる。受け渡しステージ TRS2は、ウェハ Wの温度を予定した温度に調節する機構を 備えたステージを備えており、さらに各アームとウェハ Wの受け渡しを行うために、前 記ステージ上を突没自在なピンが設けられて!/、る。
[0035] なお，この例では図 3に示すように DEV層 B1には受け渡しステージ TRS1が、各 層 B3〜B5には受け渡しステージ TRS3〜TRS5が設けられており、受け渡しステー ジ TRS3〜TRS5は、各層に設けられたメインアーム A3〜A5及び受け渡しアーム D 1とウェハ Wの受け渡しができるように構成されている。なお TRS；!〜 5は図 3では 1基 のみ示しているが実際には複数段設けられている。また詳しくは後述するように搬送 ブロック Mlには受け渡しステージ TRS1Bが設けられている。各層のメインアーム A は特許請求の範囲でレ、う第 2の基板搬送手段に相当する。
[0036] 前記受け渡しアーム D1は DEV層 B1から TCT層 B5の各層を移動して、各層に設 けられた受け渡しステージ TRS 1〜TRS 5及び受け渡しステージ TRS 1Bに対してゥ ェハ Wの受け渡しを行うことができるように、進退自在及び昇降自在に構成されて!/ヽ
[0037] さらに DEV層 B2の搬送用通路 R1のインターフェイスステーション S3と隣接する領 域は、第 2のウェハ受け渡し領域 R3となっていて、この領域 R3には、棚ユニット U6 が設けられている。棚ユニット U6には図 3に示すように、 DEV層 Bl、 DEV層 B2に夫 々対応する受け渡しステージ TRS6、 TRS7が設けられており、これらの TRS6、 TR S7は、各層のメインアーム A1〜A2及びインターフェイスアーム Gがアクセスできるよ うに構成されている。また搬送ブロック Mlに対応する位置に受け渡しステージ TRS1 Cが設けられている。 TRS2〜TRS7、TRS 1B, TRS 1 C¾t 1¾ ( )TRS 1 A¾ 、例えば既述の TRS 1と同様に構成されている。
[0038] 続いて搬送ブロック Mlについて説明する。 DEV層 B2と BCT層 B3との間にはゥェ ハ Wをキャリアステーション S1からインターフェイスステーション S3へ直行して搬送す るための搬送ブロック Mlが設けられている。この搬送ブロック Mlは、 DEV層 B2及 び BCT層 B3の搬送用通路 R1とは仕切り板により仕切られた搬送領域 M2と直行搬 送手段であるシャトルアーム 41とを備えている。シャトルアーム 41は、棚ユニット U5 に設けられた受け渡しステージ TRS 1Bから棚ユニット U6に設けられた受け渡しステ ージ TRS1Cへウェハ Wを直行して搬送する。なお前記仕切り板は図 4では省略して いる。
[0039] また処理ステーション S2における棚ユニット U6の奥側には、インターフェイスステ ーシヨン S3を介して露光装置 S4が接続されて!/、る。インターフェイスステーション S3 には、処理ステーション S2の棚ユニット U6と露光装置 S4とに対してウェハ Wの受け 渡しを行うためのインターフェイスアーム Gが備えられており、進退自在、昇降自在、 鉛直軸回りに回転自在に構成されている。なお既述の受け渡しアーム D1も、鉛直軸 回りに回転しない他は、インターフェイスアーム Gと同様に構成されている。
[0040] このインターフェイスアーム Gは、処理ステーション S2と露光装置 S4との間に介在 するウェハ Wの搬送手段をなすものであり、この実施形態では、棚ユニット U6の受け 渡しステージ TRS1Cからウェハ Wを受け取り露光装置 S4へ搬入する一方で、露光 装置 S4からウェハ Wを受け取り、 DEV層 Bl , B2の受け渡しステージ TRS6, TRS7 に受け渡すように構成されている。
[0041] 続いて他のブロックについて簡単に説明する。 DEV層 B1は DEV層 B2と同様に構 成されている。また BCT層 B3、 COT層 B4、 TCT層 B5は、 DEV層 Blと略同様に構 成されており、差異としては液処理ユニットとして現像ユニット DEV3の代わりに反射 防止膜用の薬液を塗布して反射防止膜を形成する反射防止膜形成ユニットや、レジ ストを塗布してレジスト膜を形成するレジスト塗布ユニット（COT)が設けられる点、薬 液の塗布の手法が異なる点が挙げられ、また棚ユニット U1〜U4を構成する加熱系 、冷却系のユニットにおける処理条件が異なる点などが挙げられる。 COT層 B4には PEBの代わりにレジスト塗布後の加熱処理を行う PABと呼ばれる加熱ユニットが設け られている。
[0042] 続いて検査ステーション S5について図 5も参照しながら説明する。この検査ブロック S 5は例えば処理ブロック S 2側を奥側とすると、手前側中央部には検査モジュール E 1及び棚ユニット U7が設けられており、棚ユニット U7には例えば上から、所定の枚数 のウェハ Wを収容できる、例えば複数段のバッファユニット BU及び 2段に積層された 受け渡しステージ TRS8, TRS9がこの順に設けられている。受け渡しステージ TRS 8, TRS9は特許請求の範囲でいう第 2の受け渡し部に相当する。
[0043] この検査ステーション S5において手前側から奥側を見て左右に検査モジュール E3 , E2が夫々設けられている。また検査ステーション S5の中央部には例えばウェハ W を保持する 1枚のアームを有する搬送手段 51が設けられており、この搬送手段 51は DEV層 B1の受け渡しステージ TRS1、 DEV層 B2の受け渡しステージ TRS2、棚ュ ニット U7の受け渡しステージ TRS8, TRS9及び検査モジュール E1〜E3の間でゥ ェハ Wの受け渡しを行うことができるように構成されている。
[0044] この例では、検査モジュール E1は、ウェハ W上のマクロ欠陥を検出するマクロ検査 モジュールであり、検査モジュール E2はウェハ W上に形成された膜の厚みやパター ンの線幅を測定する膜厚 ·線幅検査モジュールであり、検査モジュール E3は露光の 重ね合わせのずれつまり今回形成されたパターンと下地のパターンとの位置ずれを 検出する、重ね合わせ検査モジュールである。この場合、検査モジュール El、 E2、 E3の検査に力、かる時間は、例えば夫々 36秒、 90秒及び 118秒である。このように検 查モジュール El、 E2、 E3における検査時間が異なるため、後から搬入した順番の 大きレ、（遅レ、）ウェハ Wの検査力 先に搬入した順番の小さ!/、（早!/、）ウェハ Wよりも 早く終了する場合が生じるのである。 [0045] なお受け渡しステージ TRS8, TRS9には、キャリアステーション S1のトランスファー アーム Cがアクセスできるようになつており、搬送手段 51から処理ステーション S2の 受け渡しステージ TRS 1または TRS2から直接搬送されたウェハ Wまたは検査モジュ ール E1〜E3により検査を受けたウェハ Wは、これら受け渡しステージ TRS8, TRS 9に受け渡された後、トランスファーアーム Cによりキャリア 20に戻される。この検査ブ ロック E1〜E3でウェハ Wを受け渡す際のルールについては後述する。
[0046] 例えば検査モジュール E1〜E3の上方には、例えば仕切り板などにより区画された 搬送領域 M3が形成されており、この搬送領域 M3には、トランスファーアーム Cがァ クセスできる位置に第 3の受け渡し部である受け渡しステージ TRS1Aが設けられて いる。なお前記仕切り板の図示は図 5では便宜上省略している。また搬送領域 M3に は、シャトル搬送手段である搬送手段 52が設けられており、搬送手段 52は、受け渡 しステージ TRS1Aからウェハ Wを受け取り、処理ステーション S2の棚ユニット U5の 受け渡しステージ TRS 1Bに直行し、ウェハ Wを受け渡す。
[0047] 本装置は、コンピュータを含む制御部 100を備えており、各ブロック B1〜B5のメイ ンアーム A、検査ステーションの搬送手段 51 , 52の搬送動作も含めて一連の工程は 、この制御部 100の記憶部に格納されたコンピュータプログラムにより制御される。そ して各受け渡しステージ TRS、加熱ユニットなどの処理ユニット及び検査モジュール E1〜E3などのウェハが受け渡されるモジュールを受け渡しモジュールと呼ぶとする と、この受け渡しモジュールについては、ウェハ Wが受け渡されたとき、あるいは払い 出されたときにそのモジュールについてのアウトレディ信号、インレディ信号が夫々出 力される。つまりあるモジュールについてインレディ信号が出力されたときは、前段の モジュールからウェハ Wの受け入れが可能であることを示し、アウトレディ信号が出力 されたときはそのモジュールでの処理が終わり、ウェハ Wを搬出可能であることを示 す。これらのレディ信号に基づいて、今どのモジュールからどのモジュールへの搬送 が可能かを判断できることになり、その判断と後述のルールとに基づいて搬送動作が 決まってくる。
[0048] この制御部 100はキャリア 20からウェハ Wが塗布、現像装置に搬入されるまでに、 キャリア 20に収容されるウェハ Wが 25枚であるなら、その 25枚についてキャリアステ ーシヨン SIに搬入される順に基板番号を割り当てると共に図 6に示すように、先頭の ウェハ「1」〜最後のウェハ「25」について夫々どの検査モジュール Eにより検査を行 う力、、あるいはまったく検査モジュールによる検査を行わな!/、かを設定する。
[0049] ここで図 7を参照しながら、キャリアステーション S 1及び処理ステーション S2におけ るウェハ Wの搬送経路を説明する。キャリア 20からキャリアステーション S1のトランス ファーアーム Cにより TRS1Aに搬送されたウェハ Wは、搬送手段 52→処理ステーシ ヨン S2の受け渡しステージ TRS 1B→受け渡しアーム D1→BCT層 B3の受け渡しス テージ TRS3→BCT層 B3のメインアーム A3に受け渡される。そして BCT層 B3では 、メインアーム A3により→冷却ユニット→液処理ユニットである反射防止膜形成ュニ ット→加熱ユニット→棚ユニット U5の受け渡しステージ TRS 3の順序で搬送されて、 下部反射防止膜が形成される。
[0050] 続いて受け渡しステージ TRS3のウェハ Wは受け渡しアーム D1により、 COT層 B4 の受け渡しステージ TRS4に搬送され、次いで当該 COT層 B4のメインアーム A4に 受け渡される。そして COT層 B4では、メインアーム A4により、ウェハ Wは冷却ュニッ ト→レジスト塗布ユニット（COT)→加熱ユニット (PAB)の順序で搬送されて下部反 射防止膜の上層にレジスト膜が形成された後、冷却ユニット、周縁露光ユニットに搬 送されて周縁部が露光され、さらに棚ユニット U5の受け渡しステージ TRS4に搬送さ れる。
[0051] 次いで受け渡しステージ TRS4のウェハ Wは受け渡しアーム D1により、 TCT層 B5 の受け渡しステージ TRS5に搬送され、当該 TCT層 B5のメインアーム A5に受け渡さ れる。そして TCT層 B5では、メインアーム A5により、冷却ユニット→液処理ユニット である第 2の反射防止膜形成ユニット→加熱ユニットの順序で搬送されてレジスト膜 の上層に上部反射防止膜が形成された後に、メインアーム A5→受け渡しステージ T RS5→受け渡しアーム Dl→受け渡しステージ TRS1B→シャトルアーム 41→受け渡 しステージ TRS1Cの順で搬送された後、インターフェイスアーム Gにより露光装置 S 4に搬送され、ここで所定の露光処理が行われる。
[0052] なお上記搬送は一例であり、例えばブロック B3〜ブロック B5のいずれかにウェハ Wに対して疎水化処理を行う疎水化処理ユニット（ADH)を設けて、レジスト塗布前 に反射防止膜を形成する代わりに TRS1B→ADH→CPL→レジスト塗布ユニット（C οτ)の順に搬送を行ってもょレ、。
[0053] 露光処理後のウェハ Wはインターフェイスアーム Gにより棚ユニット U6の受け渡し ステージ TRS6または TRS7に搬送され、このステージ TRS6 (TRS7)のウェハ Wは 、 DEV層 Bl (B2)のメインアーム Al (A2)に受け取られ、当該 DEV層 Bl (B2)にて 、棚ユニット U1〜U4に含まれる加熱ユニット PEB→冷却ユニット CPL→現像ュニッ ト DEV3→加熱ユニット 33→冷却ユニット CPLの順序で搬送され、所定の現像処理 が行われ、レジストパターンが形成される。こうして現像処理が行われたウェハ Wは 棚ユニット U5の受け渡しステージ TRS 1 (TRS2)に搬送される。背景技術の項目に おいても述べたが、キャリア 20よりキャリアステーション S1にウェハ Wが搬入されてか らこの受け渡しステージ TRS1 (TRS2)に搬入されるまでの工程を 1サイクルとすると 、背景技術の項目においても述べた力 本装置により 1時間当たり 150枚のウェハ W を処理しょうとすると、この 1サイクルの時間は 24秒に設定される。
[0054] 続いて図 8を参照しながら検査ステーション S5におけるウェハ Wの搬送を説明する 。図 8 (a)は、受け渡しステージ TRS1 (TRS2)に搬送された各ウェハ Wについて、 サイクルごとに制御部 100がその搬送先を判定するパターンを示したフローチャート であり、このフローチャートに示すように制御部 100は、受け渡しステージ TRS1 (TR S2)に搬送されたウェハ Wについて、予め設定された図 6の表に基づいて検査を行 うウェハであるか検査を行わなレ、ウェハであるかを判定し、検査を行わな!/、ウェハと 判定した場合、制御部 100は搬送手段 51により、そのウェハ Wを受け渡しステージ T RS 8または TRS 9に搬送する。
[0055] 制御部 100が、検査を行うウェハと判定したならば検査対象のモジュールが空いて いるか判定する。複数の検査モジュールで検査を行うように設定されている場合は、 若い番号の検査モジュールについて判定を行う。判定した結果、検査モジュールが 空!/、て!/、るならば搬送手段 51により、ウェハ Wはその検査モジュールに搬送され、 検査モジュールが空!/、て!/、な!/、ならばバッファユニット BUに搬送される。
[0056] 図 8 (b)は、検査モジュール E1〜E3及びバッファユニット BUに搬入されたウェハ について、サイクルごとに制御部 100がその搬送先を判定するパターンを示したフロ 一チャートである。制御部 100が、前記ウェハについて設定されたすベての検査が 終了したと判定した場合は、搬送手段 51を介してそのウェハ Wを受け渡しステージ T RS8または TRS9に搬送する。検査が終了していないと判定した場合は、その検査 を行う検査モジュールが空レ、てレ、るか判定し、空!/、て!/、たらその検査モジュールに搬 送し、空いていなかったらバッファユニット BUに搬送する。また制御部 100はバッファ ユニット BUに搬入されているウェハについても、次に検査を行う検査モジュールが 空いているか判定し、空いていたらそのウェハを検査モジュールに搬送し、空いてな かったらバッファユニット BUに残留させる。
[0057] 続いて制御部 100が図 6のようにウェハ「1」〜ウェハ「25」について各検査モジュ ール Eへの搬送を設定した場合に、サイクル毎に、具体的にウェハ Wが検査ステー シヨン S5における各受け渡しモジュールに受け渡される様子を具体的に説明する。 サイクル 1では、既述の経路を通ってレジストパターンが形成された先頭のウェハ W であるウェハ「1」が、受け渡しステージ TRS1あるいは TRS2に搬入される。以後は 説明の便宜上、受け渡しステージ TRS1、 TRS2にウェハ Wが交互に搬入されるもの とする。この時点では検査モジュール E1〜E3、受け渡しステージ TRS8、 TRS9の V、ずれにもウェハ Wは入って!/、な!/、。
次のサイクル 2では、処理ステーション S2の受け渡しステージ TRS2から搬送手段 51にウェハ「 1」が受け渡される。図 6に示したようにウェハ「 1」は検査モジュール E1 により処理を行うことが決定されている力 S、この時点で検査モジュール Elは空であり、 検査モジュール E1からはインレディ信号が出力されているため、制御部 100により搬 送手段 51は、図 8のフローチャートに従って、ウェハ「1」を検査モジュール E1に搬送 する。
[0058] サイクル 3では、受け渡しステージ TRS1から搬送手段 51にウエノ、「2」が受け渡さ れる。図 6に示したようにウエノ、「2」は検査モジュール E2により処理を行うことが決定 されているが、この時点で検査モジュール E2は空であり、検査モジュール E2からは インレディ信号が出力されているため、制御部 100により搬送手段 51は、図 8のフロ 一チャートに従って、ウエノ、「2」を検査モジュール E2に搬送する。検査モジュール E 1ではウェハ「1」の検査が終了しないのでそのままの状態である。 [0059] サイクル 4では、受け渡しステージ TRS2から搬送手段 51にウエノ、「3」が受け渡さ れる。図 6に示したようにウエノ、「3」は検査モジュール E3により処理を行うことが決定 されているが、この時点で検査モジュール E3は空であり、検査モジュール E3からは インレディ信号が出力されているため、搬送手段 51は、図 8のフローチャートに従つ て、ウエノ、「3」を検査モジュール E3に搬送する。またこのサイクル 4では、検査モジュ ール E1においてウェハ「1」の検査が終了し、アウトレディ信号が出力される。図 6より ウェハ「1」は、検査モジュール E1のみにおいて検査を行うことが決定されており、こ の時点では受け渡しステージ TRS8は空である、つまりインレディ信号を出力してい るため、搬送手段 51は、図 8のフローに従い、検査を終えたウェハ「1」を受け渡しス テージ TRS8に搬送する。検査モジュール E2、 E3ではウェハ「2」、「3」の検査が終 了しないのでそのままの状態である。
[0060] サイクル 5では、受け渡しステージ TRS1から搬送手段 51にウエノ、「4」が受け渡さ れる。図 6に示したようにウエノ、「4」は検査モジュール E1により処理を行うことが決定 されているが、この時点で検査モジュール E1は空であり、検査モジュール E1からは インレディ信号が出力されているため、制御部 100により搬送手段 51は、図 8のフロ 一チャートに従って、ウエノ、「4」を検査モジュール E1に搬送する。また受け渡しステ ージ TRS8のウェハはトランスファーアーム Cによりキャリア 20に戻される。
[0061] サイクル 6では受け渡しステージ TRS2から搬送手段 51にウエノ、「5」が受け渡され る。図 6に示したようにウエノ、「5」は検査モジュール E1により処理を行うことが決定さ れているが、検査モジュール E1は引き続きウエノ、「4」を処理している。この場合、図 8のフローチャートに従い、制御部 100により搬送手段 51は、ウエノ、「5」をバッファュ ニット BUに搬送する。
[0062] サイクル 7では検査モジュール E1によるウェハ「4」の検査及び検査モジュール E2 によるウェハ「2」の検査が夫々終了し、これらのモジュールがアウトレディ信号を出力 する。図 6に示すようにウェハ「2」は他に検査を行わないので、図 8のフローチャート に従い、制御部 100により搬送手段 51はそのウェハ「2」を受け渡しステージ TRS8 に搬送し、検査モジュール El , E2はインレディ信号を出力する。またウェハ「4」は検 查モジュール E3により検査を行うように設定されている力 S、このサイクル 7では検查モ ジュール E3は引き続きウエノ、「3」の検査を行っているため、制御部 100により搬送 手段 51は、ウエノ、「4」をバッファユニット BUに搬入する。続いて搬送手段 51は、図 8 のフローチャートに従い、空になった検査モジュール E1に先のサイクル 6でバッファ ユニット BUに搬入されたウエノ、「5」を搬入する。
[0063] またサイクル 7では受け渡しステージ TRS 1から搬送手段 51にウエノ、「6」が受け渡 される。図 6に示したようにウエノ、「6」は検査モジュール E2により処理を行うことが決 定されているが、この時点で検査モジュール E2は空であり、検査モジュール E2から はインレディ信号が出力されているため、制御部 100により搬送手段 51は、図 8のフ ローチャートに従って、ウェハ「6」を検査モジュール E2に搬送する。
[0064] サイクル 8では検査モジュール E3は引き続き、ウエノ、「3」の検査を行っているため 、前サイクルでバッファユニット BUに格納されたウエノ、「4」は引き続きバッファュニッ ト BUに留められる。また受け渡しステージ TRS2から搬送手段 51にウェハ「7」が受 け渡される。図 6に示したようにウエノ、「7」は検査モジュール E1で検査することが決 定されているが、検査モジュール E1はウエノ、「5」を検査中であるため、図 8のフロー チャートに従い、制御部 100により搬送手段 51は、このウエノ、「7」をバッファユニット BUに搬送する。
[0065] サイクル 9では検査モジュール El、 E3においてウェハ「5」、ウェハ「3」における処 理が夫々終了し、これらの検査モジュールからアウトレディ信号が出力される。例え ば搬送手段 51は番号の若いウェハ「3」を受け渡しステージ TRS8に搬入し、またゥ ェハ「5」を受け渡しステージ TRS9に搬送する。また受け渡しステージ TRS1から搬 送手段 51にウェハ「8」が受け渡される。図 6に示したようにウェハ「8」は検査モジュ ール E1により処理を行うことが決定されている力 S、この時点で検査モジュール Elはゥ ェハ「7」を検査中であるため、図 8のフローチャートに従い、制御部 100により搬送手 段 51は、このウェハ「8」をバッファユニット BUに搬送する。
[0066] これ以降のサイクルの説明は省略する力 引き続き制御部 100は、図 8のフローに 従い、搬送手段 51の搬送を制御する。図 9は、既述のように搬送されたウェハ「1」〜 ウェハ「25」の搬送結果を示すものであり、サイクル毎に、受け渡しステージ TRS8、 TRS9及び検査モジュール El、 E2、 E3の各々に置かれるウェハ Wを示しており、こ の表に示すように 30サイクルを費やすことで 25枚のウェハ Wの処理が完了し、キヤリ ァ 20に収容される。
[0067] 上述の塗布、現像装置は処理ステーション S2で処理を受けたウェハ Wを、キャリア ステーションに受け渡す検査ステーション S5において検査に要する時間が互いに異 なる複数の検査モジュール E1〜E3と、ウェハ Wを一時的に滞留させるバッファュニ ット BUとが設けられ、検査モジュールが基板を処理している間、その検査モジュール により検査するように決定された後続のウェハ W力 検査ステーション S5に搬入され ても、その後続のウェハ Wをバッファユニット BUに一旦搬送して滞留させることで、 検査モジュール E1〜E3におけるウェハ Wの滞留を抑えることができる。またこの搬 送方式は、ウェハ Wがキャリア 20に戻された後、トランスファーアーム Cがそのウェハ Wを再度検査を行うために検査ステーション S 5へ搬送するものではないため、キヤリ ァステーション S1のトランスファーアーム Cの負荷を抑えることができる。従ってスル 一プットの低下を抑えることができる。
[0068] また検査ステーション S5には検査ステーション S5からキャリアステーション S1へゥ ェハ Wを受け渡すための複数の受け渡しステージである TRS8、TRS9が設けられ ており、一つのサイクルにおいて受け渡しステージ TRS8にすでにウェハ Wが搬送さ れている場合は受け渡しステージ TRS9にウェハ Wを搬送し、このステージ TRS8、 TRS9の上流側の各検査モジュール E1〜E3にウェハ Wが滞留することが抑えられ るため、よりスループットの低下を抑えることができる。
[0069] さらに搬送手段 51を設けて、この搬送手段 51によりウェハ Wをキャリアステーション S 1から処理ステーション S2への搬送を行っており、搬送手段 52を利用して、このよう なステーション SI , S2間の搬送を行う場合に比べて、搬送手段 52の負荷を抑えるこ とができるため、スループットの向上を図ることができる。
[0070] 続いて本発明の効果を示すために比較例として他の塗布、現像装置について図 1 0を参照しながら説明する。図 10は、この塗布、現像装置の縦断平面概略図であり、 キャリアステーション S l、処理ステーション S2、インターフェイスステーション S3は既 述の塗布、現像装置とほぼ同様に構成され、同様の経路でウェハ Wの搬送が行わ れる。 [0071] この塗布、現像装置の検査ステーション S7は、 4個の受け渡しモジュール TRSa〜 TRSdと、検査モジュール El〜E3と、これらモジュール TRSa〜TRSd、 E1〜E3及 び後述の棚モジュールの受け渡しステージ TRSの間でウェハの受け渡しを行う搬送 手段 61と、を備えている。
[0072] この比較例である塗布、現像装置では、図 10に示すように本発明の実施形態の塗 布、現像装置と同様に反射防止膜形成ユニット→COT→PAB→CPL→インターフ ェイスステーション S3→露光装置 S4→インターフェイスステーション S3→PEB→CP L→DEV3の順に搬送されレジストパターンが形成された後、処理ステーション S2の 受け渡しステージ TRSに搬送される。
[0073] 前記受け渡しステージ TRSに載置されたウェハ Wを搬送手段 61は次のようなルー ルでウェハ Wの搬送を行う。
前記搬送手段 61は、
a)前記キャリアステーション S1と処理ステーション S2との間のウェハ Wの受け渡しを 優先するように制御される。
b)ウェハ Wに割り当てられた処理の順番の小さいウェハ W力、ら検查モジュール E1 ( E2、 E3)に対して搬入を行い、
c)ウェハ Wに割り当てられた処理の順番に拘わらず、検査が終了しているウェハ W を検査モジュール El (E2、 E3)力 搬出するように制御される。
[0074] またキャリアステーション S1のトランスファーアーム Cは、
a)キャリア 20から処理前のウェハ Wを受け取って受け渡しモジュール TRSaに受け 渡し、
b)受け渡しモジュール TRSbから処理済みのウェハ Wを受け取ってキャリア 20に戻 し、
c)処理済みのウェハ Wをキャリア 20から受け渡しモジュール TRScに受け渡し、 d)検査されたウェハ Wを受け渡しモジユーノレ TRSdからキャリア 20に戻す
という搬送を行う。
[0075] 図 11は、上記比較例の塗布、現像装置において、図 6で示したように検査を行うゥ ェハ Wを決定してウェハ Wの搬送を行って得られた搬送結果である。 TRScの欄を 見ると、サイクル 6, 11 , 13など各所にウェハ Wが搬入されてないサイクルが確認さ れる。これはトランスファーアーム Cが他の搬送動作を行っていたため、このサイクル 中に TRScにウェハ Wの搬入作業が行えな力、つたために発生して!/、る。そして表中、 三角で囲った箇所は、次に搬送すべき搬送モジュールにウェハ Wが存在するため、 ウェハ Wをそのモジュール内に留めなければならないことを示している。このような状 況により検査モジュール E1〜E3にウェハ Wが搬入されないサイクルが存在し、それ 故に全 25枚のウェハ Wの処理を終えるために上記実施形態の塗布、現像装置のサ イタルよりも多い 46サイクルが費やされている。従って本発明の効果が示された。
[0076] 図 12は、塗布、現像装置の他の構成の一例を示しており、既述の実施形態と同じ 構成を有する各部には同じ符号を付して示している。この塗布、現像装置には検査 ステーション S5と略同様に構成された検査ステーション S6が設けられており、検查ス テーシヨン S6の構成を検査ステーション S5との差異点を中心に以下に説明する。搬 送手段 51が搬送を行う領域を搬送領域 M4とすると、この塗布、現像装置の検査ス テーシヨン S6には検査モジュール E1が設けられておらず、受け渡しステージ TRS8 , TRS9上には複数基のバッファユニット BUが積層されて設けられて!/、る。
[0077] この搬送手段 52は、搬送領域 M3を通過して BCT層 B3の受け渡しステージ TRS3 にウェハ Wを受け渡すようになつており、受け渡しステージ TRS3に受け渡されたゥ ェハ Wは、以後記述の実施形態と同様の経路で搬送されて各層で処理を受け、受 け渡しステージ TRS 1 (TRS2)に受け渡される。前記搬送領域 M3の上方には、後 述する搬送手段 53がウェハ Wの搬送を行う区画された領域である搬送領域 M5が形 成されている。
[0078] 以降、図 13及び図 14も参照しながら各搬送領域 M4, M5について説明する。図 1 3 (a)、図 13 (b)は、夫々搬送領域 M4、搬送領域 M5の構成を示しており、図 14は 検査ステーション S6を処理ステーション S2側からキャリアステーション S1側に向けて 見た図である。搬送領域 M5にはその中央に搬送手段 53が設けられ、搬送手段 53 の手前側（キャリアステーション S1側）に受け渡しステージ TRS10、 TRS 11力 S積層さ れて設けられている。また処理ステーション S2に向かって右側には検査モジュール E 1が設けられている。搬送手段 53はこれらの受け渡しステージ TRS10、 TRS 11、検 查モジュール Elとの間でウェハ Wの受け渡しができるように鉛直軸周りに回転自在、 昇降自在、進退自在に構成されて!/、る。
[0079] また図 14に示すようにこの検査ステーション S6内には搬送領域 Ml、 M2間を昇降 自在な受け渡しアーム D2が設けられており、この受け渡しアーム D2は受け渡しステ ージ TRS8〜TRS 11及びバッファユニット BUとの間でウェハ Wの受け渡しを行う。 検査ステーション S6でのウェハ Wの受け渡しは、既述の実施形態におけるウェハ W の受け渡しと同じルールに従って行われる力 搬送経路は若干異なっており、受け 渡しステージ TRS1 (TRS2)力、ら検查モジュール E1にウェハ Wを搬送する場合は、 搬送手段 51→バッファユニット BU→受け渡しアーム D2→受け渡しステージ TRS10 または TRS11→搬送手段 53→検査モジュール E1の順に搬送が行われる。
[0080] また検査モジュール E1からバッファユニット BUにウェハ Wを搬送する場合は、上 記の経路を逆にたどってバッファユニット BUにウェハ Wが受け渡される。検査モジュ ール E1から検査モジュール E2 (E3)に搬送を行う場合は、バッファユニット BUに搬 送する場合と同様の経路でバッファユニット BUまでウェハ Wが搬送され、その後バッ ファユニット BU→搬送手段 51→検査モジュール E2 (E3)の順に搬送が行われる。 検査ステーションをこのように構成しても既述の実施形態と同様の効果が得られる。
[0081] さらに他の塗布、現像装置の構成の一例を図 15に示す。この塗布、現像装置には 検査ステーションが設けられておらず、トランスファーアーム Cがキャリア 20のウェハ Wを BCT層 B3の受け渡しステージ TRS3に受け渡す。また TCT層 B5が設けられて おらず、ステージ TRS3に受け渡されたウェハ Wは、既述の実施形態の経路に沿つ てレジスト膜が形成され、受け渡しステージ TRS4に搬入後受け渡しステージ TRS1 Bに搬送され、その後は既述の経路に沿って DEV層 Bl (B2)の受け渡しステージ T RS1 (TRS2)に搬送される。
[0082] この塗布、現像装置には TCT層 B5の代わりに検査層 Fが設けられている。図 16は 検査層 Fの構成の一例であり、他の層との差異点を述べると、棚ユニット U1〜U4に 代えて検査モジュール E2、 E3が設けられており、また液処理ユニットが設けられて おらず、代わりに検査モジュール E1及び複数段に積層されたバッファユニット BUが 、搬送通路 R1に沿って設けられている。メインアーム A5はバッファユニット BU及び 検査モジュール E1〜E3との間でウェハ Wの受け渡しを行う。
[0083] この塗布、現像装置においては受け渡しステージ TRS 1 (TRS2)に搬送されたゥェ ハ Wで検査を行う予定のものは、受け渡しアーム Dl→受け渡しステージ
インアーム A5の順に搬送され、メインアーム A5により既述のルールに従って検查モ ジュール E1〜E3のいずれ力、、あるいはバッファユニット BUに搬送される。受け渡し ステージ TRS1 (TRS2)に搬送されたウェハ Wで検査を行う予定になっていないもの はトランスファーアーム Cによりキャリア 20に戻される。
[0084] 続いてさらに他の実施形態の塗布、現像装置について説明する。この実施形態に おいては以降に述べるような差異を除いて例えば最初に説明した塗布、現像装置と 同様に構成されているものとする。最初の実施形態のバッファユニット BUは、検査を 行うように決定され、検査ステーション S5に搬入された際に検査モジュール Eに入る ことができないすべてのウェハ Wを収容できるように構成されている力 この実施形 態におけるバッファユニット BUは、検査モジュール Eに入ることができない一部のゥ ェハ Wのみを収容できるものとする。
[0085] 図 17は、この実施形態における受け渡しステージ TRS1 (TRS2)に搬送された各 ウェハ Wについて、サイクルごとに制御部 100がその搬送先を判定するパターンを示 したフローチャートである。制御部 100は、受け渡しステージ TRS1 (TRS2)に搬送さ れたウェハ Wについて、検査を行うように設定されたウェハであるか検査を行わない ように設定されたウェハであるかを判定し、検査を行うウェハと判定したならば、検査 対象の検査モジュールが空レ、てレ、るか判定し、検査モジュールが空!/、て!/、な!/、と判 定したならば続!/、てバッファユニット BUが空!/、て!/、るかどうかを判定する。
[0086] ノ ッファユニット BUが空いていると判定された場合においては、制御部 100により 搬送手段 51が、そのウェハ Wをバッファユニット BUに搬送し、バッファユニット BUが 空いてないと判定された場合においては、制御部 100により搬送手段 51が、そのゥ ェハ Wを受け渡しステージ TRS8 (TRS9)に搬送する。受け渡しステージ TRS8 (T RS9)に搬送されたウェハ Wは、トランスファーアーム Cによりキャリア 20に戻される。 つまり検査対象となってレ、るウェハ Wにつ!/、て、検査モジュール Eが空!/、ておらず且 つバッファユニット BUが空!/、て!/、な!/、場合にお!/、ては、検査が行われずにキャリア 2 0に戻される。なお最初の実施形態と同様に検査対象となっていないウェハ Wは、受 け渡しステージ TRS 1 (TRS2)→受け渡しステージ TRS8 (TRS9)に受け渡され、ま た検査対象となってレ、るウェハ Wで検査モジュール Eが空!/、て!/、る場合には、その 検査モジュール Eに受け渡される。
[0087] この実施形態においては例えばアラーム発生装置及び塗布、現像装置の状態など を示すモニタが設けられており、上記のように検査モジュール E及びバッファユニット BUが空いてないために検査を行うべきウェハ Wが検査を受けずにキャリア 20に戻さ れると、制御部 100はそのウェハ Wに割り当てられた基板番号を記憶すると共にァラ ーム発生装置に制御信号を送信し、制御信号を受信したアラーム発生装置はアラー ムを発生させる。また制御部 100は、記憶した基板番号を前記モニタに表示させる。
[0088] この実施形態の塗布、現像装置は、上記のように制御部 100に記憶されたウェハ Wについて再度検査ステーション S5に搬送して検査を行うことができるように構成さ れている。図 18は、そのような搬送及び検査が行われる工程を示したフローチャート であり、図中点線で囲った部分をステップ T1とすると、このステップ T1は、例えば前 記アラーム発生後に、塗布、現像装置のオペレータがマニュアルで操作することによ り実行される。ステップ T1より後段のステップは、制御部 100に備えられた搬送プログ ラムにより自動的に実施される。
[0089] 例えば、この塗布、現像装置には、上記のようにモニタに基板番号が表示された、 検査を受けて!/、な!/、ウェハ（以降未検査ウェハと称する）につ!/、て、再度検査を行う 力、どうかを選択できる選択手段であるスィッチが設けられており、オペレータがスイツ チを動かさない場合、キャリア 20に収納されたウェハ Wはそのままの状態である。ォ ペレータがスィッチを ONにすると、前記プログラムが実行され、サイクルごとに制御 部 100が、図 18のステップ T1より後段の各ステップ Tの判定を行う。先ず制御部 100 は、 1つのキャリア 20に収納されたウェハのロット中において割り当てられた基板番 号が最後であるウェハ「25」がキャリア 20、バッファユニット BU、検査モジュール Eの V、ずれかに存在するかを判定して（ステップ T2)、 V、ずれにも存在しな!/、と判定した 場合、未検査ウェハはキャリア 20に収納されたままの状態に置かれる。
[0090] キャリア 20、バッファユニット BU、検査モジュール Eの!/、ずれかにウェハ「25」が存 在すると判定された場合、続けて制御部 100は、受け渡しステージ TRS8または TR S9が空いているかどうかの判定を行い（ステップ T3)、受け渡しステージ TRS8及び TRS9が空いていないと判定した場合、未検査ウェハはキャリア 20に収納されたまま の状態に置かれる。
[0091] ステージ TRS8または TRS9が空いていると判定された場合、制御部 100は、さら に続けて未検査ウェハについて検査対象に設定された検査モジュール Eが空いて いるかどうかを判定する（ステップ T4)。なおキャリア 20に未検査ウェハが複数ある場 合、若い番号の未検査ウェハについての判定が行われる。空いていると判定した場 合は、その判定を行ったサイクルにおける検査ステーション S5内のウェハの搬送が 終了した後、その未検査ウェハは、最先でトランスファーアーム C→受け渡しステー ジ TRS8 (TRS9)→搬送手段 51の順で受け渡され、当該未検査ウェハは、搬送手 段 51により検査モジュール Eに搬送される。
[0092] 未検査ウェハの検査対象となって!/、る検査モジュール E力 空!/、て!/、な!/、と判定さ れた場合、制御部 100は続けてバッファユニット BUが空いているかどうかの判定を行 Vヽ（ステップ T5)、空!/、て!/、な!/、と判定された場合には未検査ウェハはそのままキヤリ ァ 20に留まり、空いていると判定された場合には、未検査ウェハは制御部 100により 、その判定を行ったサイクルにおける検査ステーション S5内のウェハの搬送が終了 した後、その未検査ウェハを、最先でトランスファーアーム C→受け渡しステージ TR S8 (TRS9)→搬送手段 51の順で受け渡し、未検査ウェハは、搬送手段 51によりバ ッファユニット BUに搬送される。
[0093] ノ ッファユニット BU及び検査モジュール Eに搬送された未検査ウェハは、既述の実 施形態で説明した図 8 (b)のフローチャートに従って搬送される。既述のように検査ス テーシヨン S5においては若い番号のウェハの搬送が優先して行われる力 例えば未 検査ウェハよりも、未検査ウェハ以外のウェハの搬送が優先して行われる。また未検 查ウェハが複数ある場合、その未検査ウェハの中では番号の若いウェハの搬送が 優先して行われる。つまり未検査ウェハがウェハ「13」、ウェハ「14」であり、ウェハ「2 5」が未検査ウェハでないとすると、優先度の高い方からウェハ「25」、ウェハ「13」、 ウェハ「14」の順に図 8 (b)のフローチャートに従って、検査ステーション S5の各モジ ユールへの搬送が行われる。
[0094] このように塗布、現像装置を構成しても、検査するように設定されたウェハ Wの一部 のみがキャリアステーション S 1から検査ステーション S5に戻るので、スループットの低 下を抑えること力 Sできる。なお未検査ウェハが複数存在する場合、例えばオペレータ 力 未検査ウェハごとに検査を行うか行わないかを設定できるようにしてもよい。
[0095] またアラーム発生後、オペレータが未検査ウェハについて検査を行うかどうかをマ ニュアルで選択する代わりに、未検査ウェハについての検査を行うか行わないかを 予め、例えばキャリア 20が塗布、現像装置に搬入される前に設定できるような構成で あってもよい。なお上記実施形態では前記ロット内の最後のウェハ Wが未検査ゥェ ノ、となって検査を受けないままキャリア 20に収納される可能性があるので、ウェハ W がキャリア 20、バッファユニット BU、検査モジュール Eに存在するかを確認し、キヤリ ァ 20内のすべてのウェハについて未検査ウェハになる力、、未検査ウェハとならずに 検査が行われるか決定された後に未検査ウェハの検査ステーション S5への搬送が 行われる。つまり検査ステーション S 5の状態が略決定された後に、未検査ウェハを 検査ステーション S5に搬送して!/、る力 未検査ウェハを搬送するタイミングとしては、 このようなタイミングに限らず、これよりも前に、例えばキャリア 20に格納されるロットの 中盤のウェハ Wが検査ステーション内のいずれかのモジュールに搬入された時点で 、ステップ T3〜T5を実行し、未検査ウェハを検査ステーション S 5へ搬送してもよい。

Claims

請求の範囲
複数枚の基板を収納したキャリアが載置され、キャリアとの間で基板の受け渡しを行 う第 1の基板搬送手段を備えたキャリアステーションと、
前記第 1の基板搬送手段から受け渡された基板に対するレジストの塗布、レジスト が塗布されかつ露光された後の基板に対する現像、またはその前後の処理を行う複 数の処理モジュールと、これら処理モジュールに対し、順次基板を搬送する第 2の基 板搬送手段と、を備えた処理ステーションと、
この処理ステーションにて現像を終えた基板が置かれる第 1の受け渡し部と、 前記キャリアステーションの第 1の基板搬送手段により基板が受け取られる第 2の受 け渡し部と、
現像を終えた基板に対して検査を行い、検査に要する時間が互いに異なる複数の 検査モジュールと、基板を一時的に滞留させるバッファユニットと、バッファユニットと 、前記第 1の受け渡し部、第 2の受け渡し部及び検査モジュールの間で基板の受け 渡しを行う第 3の基板搬送手段と、を備えた、処理ステーションで処理された基板をキ ャリアステーションに受け渡す検査ステーションと、
前記第 3の基板搬送手段を制御する制御部と、を備え、
前記制御部は、
前記第 1の受け渡し部の基板を搬送するときには、
(al)その基板が検査対象の基板か否かを判断し、
(a2)検査対象の基板でなければ、その基板を第 2の受け渡し部に搬送し、
(a3)検査対象の基板であれば、検査にかかる検査モジュールが空!/、て!/、るか否か を判断し、空いていればその検査モジュールに搬送する一方、空いていなければバ ッファユニットに搬送するステップ、を実行し、
検査ステーション内のモジュールの基板を搬送するときには、
(bl)その基板に割り当てられて!/、る検査が全て終了して!/、るか否かを判断し、 (b2)検査が終了していればその基板を前記第 2の受け渡し部に搬送し、
(b3)検査が終了して!/、なければ、終了して!/、なレ、検査モジュールが空!/、て!/、るか否 かを判断し、空いていればその検査モジュールに搬送する一方、空いていなければ ノ ッファユニットに位置させるステップ、を実行する機能を備えて!/、ることを特徴とする 塗布、現像装置。
[2] 前記制御部は、
前記（a3)において検査モジュールが空いていないと判断したら、バッファユニット に搬送するステップに代えて、
ノ ッファユニットが空レ、てレ、るか否かを判断し、空!/、て!/、れば前記基板をバッファュ ニットに搬送し、空いていなければ第 2の受け渡し部に未検査基板として搬送するス テツプを実行することを特徴とする請求項 1記載の塗布、現像装置。
[3] 前記（a3)にお!/、てバッファユニットが空!/、て!/、なければアラームを発するアラーム 発生手段が設けられていることを特徴とする請求項 2記載の塗布、現像装置。
[4] 前記第 2の受け渡し部に搬送された未検査基板として取り扱われる検査対象基板 は、キャリアステーションに搬送されることを特徴とする請求項 2記載の塗布、現像装 置。
[5] キャリアステーションに搬送された検査対象基板は、キャリアに搬送されることを特 徴とする請求項 4記載の塗布、現像装置。
[6] 前記制御部は、キャリアステーションに搬送された未検査基板として取り扱われる検 查対象基板を、検査ステーションに搬送するステップを実行することを特徴とする請 求項 4記載の塗布、現像装置。
[7] 未検査基板として取り扱われる検査対象基板を検査ステーションに搬送する前記ス テツプを実行するか否かを選択するための選択手段が設けられていることを特徴とす る請求項 6記載の塗布、現像装置。
[8] 第 1の基板搬送手段によりキャリアから取り出された基板が受け渡される第 3の受け 渡し部と、この受け渡し部から基板を前記検査ステーションを横切って処理ステーシ ヨンに搬送するためのシャトル搬送手段と、を備えたことを特徴とする請求項 1記載の 塗布、現像装置。
[9] ノ ッファユニットと第 2の受け渡し部と第 3の受け渡し部とは、互いに上下に積層さ れていることを特徴とする請求項 8に記載の塗布、現像装置。
[10] ノ ッファユニットと第 2の受け渡し部と第 3の受け渡し部と少なくとも一つの検査モジ ユールとは、互いに上下に積層されていることを特徴とする請求項 8記載の塗布、現 像装置。
複数枚の基板を収納したキャリアが載置され、キャリアとの間で基板の受け渡しを行 う第 1の基板搬送手段を備えたキャリアステーションと、
前記第 1の基板搬送手段から受け渡された基板に対するレジストの塗布、レジスト が塗布されかつ露光された後の基板に対する現像、またはその前後の処理を行う複 数の処理モジュールと、これら処理モジュールに対し、順次基板を搬送する第 2の基 板搬送手段と、を備えた処理ステーションと、
この処理ステーションにて現像を終えた基板が置かれる第 1の受け渡し部と、 前記キャリアステーションの第 1の基板搬送手段により基板が受け取られる第 2の受 け渡し部と、
現像を終えた基板に対して検査を行い、検査に要する時間が互いに異なる複数の 検査モジュールと、基板を一時的に滞留させるバッファユニットと、バッファユニットと 、前記第 1の受け渡し部、第 2の受け渡し部及び検査モジュールの間で基板の受け 渡しを行う第 3の基板搬送手段と、を備えた、処理ステーションで処理された基板をキ ャリアステーションに受け渡す検査ステーションと、を備えた塗布、現像装置を制御す る方法であって、
前記第 1の受け渡し部の基板を搬送するときには、
(al)その基板が検査対象の基板か否かを判断する工程と、
(a2)検査対象の基板でなければ、その基板を第 2の受け渡し部に搬送する工程と、
(a3)検査対象の基板であれば、検査にかかる検査モジュールが空!/、て!/、るか否か を判断し、空いていればその検査モジュールに搬送する一方、空いていなければバ ッファユニットに搬送する工程と を備え、
検査ステーション内のモジュールの基板を搬送するときには、
(bl)その基板に割り当てられて!/、る検査が全て終了して!/、るか否かを判断する工程 と、
(b2)検査が終了していればその基板を前記第 2の受け渡し部に搬送する工程と、 (b3)検査が終了して!/、なければ、終了して!/、なレ、検査モジュールが空!/、て!/、るか否 かを判断し、空いていればその検査モジュールに搬送する一方、空いていなければ ノ ッファユニットに位置させる工程と、を備えていることを特徴とする塗布、現像装置 の制御方法。
[12] 前記（a3)にお!/、て検査モジュールが空!/、て!/、な!/、と判断したら、バッファユニット に搬送する工程に代えて、バッファユニットが空いているか否かを判断し、空いてい れば前記基板をバッファユニットに搬送し、空いていなければ第 2の受け渡し部に未 検査基板として搬送する工程を行うことを特徴とする請求項 11記載の塗布、現像装 置の制御方法。
[13] 前記（a3)にお!/、てバッファユニットが空!/、て!/、なければアラームを発する工程を含 むことを特徴とする請求項 12記載の塗布、現像装置の制御方法。
[14] 前記第 2の受け渡し部に搬送された未検査基板として取り扱われる検査対象基板 は、キャリアステーションに搬送されることを特徴とする請求項 12記載の塗布、現像 装置の制御方法。
[15] キャリアステーションに搬送された検査対象基板はキャリアに搬送されることを特徴 とする請求項 14記載の塗布、現像装置の制御方法。
[16] キャリアステーションに搬送された未検査基板として取り扱われる検査対象基板を、 検査ステーションに搬送する工程を含むことを特徴とする請求項 14記載の塗布、現 像装置の制御方法。
[17] 検査対象基板を検査ステーションに搬送する前記工程を実行するか否かを選択す る工程を含むことを特徴とする請求項 16記載の塗布、現像装置の制御方法。
[18] 第 1の基板搬送手段によりキャリアから取り出された基板を第 3の受け渡し部に受け 渡す工程と
この受け渡し部から基板を前記検査ステーションを横切って処理ステーションに搬 送する工程と、をさらに備えることを特徴とする請求項 11記載の塗布、現像装置の制 御方法。
[19] 基板に対するレジストの塗布、レジストが塗布されかつ露光された後の基板に対す る現像を行う塗布、現像装置に用いられるコンピュータプログラムが記憶された記憶 媒体であって、
前記コンピュータプログラムは、請求項 11記載の塗布、現像装置の制御方法を実 施するためのものであることを特徴とする記憶媒体。
PCT/JP2007/067670 2006-09-12 2007-09-11 Appareil de revêtement/développement, procédé de commande d'appareil de revêtement/développement et support de stockage WO2008032714A1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN2007800338711A CN101517703B (zh) 2006-09-12 2007-09-11 涂敷、显影装置和涂敷、显影装置的控制方法
DE112007002124T DE112007002124T5 (de) 2006-09-12 2007-09-11 Steuerverfahren für ein Beschichtungs- und Entwicklungssystem zum Steuern eines Beschichtungs- und Entwicklungssystems
US12/438,031 US8377501B2 (en) 2006-09-12 2007-09-11 Coating and developing system control method of controlling coating and developing system

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006247084A JP4560022B2 (ja) 2006-09-12 2006-09-12 塗布、現像装置及び塗布、現像装置の制御方法並びに記憶媒体
JP2006-247084 2006-09-12

Publications (1)

Publication Number Publication Date
WO2008032714A1 true WO2008032714A1 (fr) 2008-03-20

Family

ID=39183771

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2007/067670 WO2008032714A1 (fr) 2006-09-12 2007-09-11 Appareil de revêtement/développement, procédé de commande d'appareil de revêtement/développement et support de stockage

Country Status (7)

Country Link
US (1) US8377501B2 (ja)
JP (1) JP4560022B2 (ja)
KR (1) KR101266735B1 (ja)
CN (1) CN101517703B (ja)
DE (1) DE112007002124T5 (ja)
TW (1) TWI416593B (ja)
WO (1) WO2008032714A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100268364A1 (en) * 2009-04-20 2010-10-21 Tokyo Electron Limited Substrate receiving method and controller

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4983724B2 (ja) 2008-05-27 2012-07-25 東京エレクトロン株式会社 塗布、現像装置及び塗布、現像方法並びに記憶媒体
JP2010093125A (ja) * 2008-10-09 2010-04-22 Toray Eng Co Ltd 基板処理システムおよび基板処理方法
JP5187274B2 (ja) * 2009-05-28 2013-04-24 東京エレクトロン株式会社 基板処理装置、基板処理方法及び記憶媒体
JP5168300B2 (ja) * 2010-02-24 2013-03-21 東京エレクトロン株式会社 基板処理装置及び基板処理方法
US20120059510A1 (en) * 2010-09-07 2012-03-08 Atsushi Kitani Mainframe premove for a cluster tool
JP5821689B2 (ja) * 2011-04-20 2015-11-24 東京エレクトロン株式会社 基板処理装置、基板処理方法及び記憶媒体
CN104516207B (zh) * 2013-09-27 2017-03-08 北大方正集团有限公司 一种侦测感应系统及控制曝光机工作的方法
JP5758509B2 (ja) * 2014-01-17 2015-08-05 株式会社Ｓｃｒｅｅｎセミコンダクターソリューションズ 基板処理方法および基板処理装置
JP5852219B2 (ja) * 2014-12-24 2016-02-03 株式会社Ｓｃｒｅｅｎセミコンダクターソリューションズ 基板処理方法および基板処理装置
CN106898563B (zh) * 2015-12-18 2019-12-27 中芯国际集成电路制造(上海)有限公司 产品验收系统及产品验收方法
JP7050735B2 (ja) * 2019-10-02 2022-04-08 東京エレクトロン株式会社 塗布、現像装置及び塗布、現像方法
JP7297650B2 (ja) * 2019-11-27 2023-06-26 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置および基板搬送方法
JP7482702B2 (ja) * 2020-06-30 2024-05-14 東京エレクトロン株式会社 基板処理装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003209154A (ja) * 2002-01-11 2003-07-25 Tokyo Electron Ltd 基板処理装置および基板処理方法
JP2005093920A (ja) * 2003-09-19 2005-04-07 Dainippon Screen Mfg Co Ltd 基板処理装置
JP2005101048A (ja) * 2003-09-22 2005-04-14 Dainippon Screen Mfg Co Ltd 検査装置、基板処理装置および基板検査方法
JP2005175052A (ja) * 2003-12-09 2005-06-30 Tokyo Electron Ltd 基板処理装置の制御方法及び基板処理装置
JP2006019622A (ja) * 2004-07-05 2006-01-19 Dainippon Screen Mfg Co Ltd 基板処理装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3679690B2 (ja) 2000-07-12 2005-08-03 東京エレクトロン株式会社 基板処理装置
SG94851A1 (en) * 2000-07-12 2003-03-18 Tokyo Electron Ltd Substrate processing apparatus and substrate processing method
US6790286B2 (en) * 2001-01-18 2004-09-14 Dainippon Screen Mfg. Co. Ltd. Substrate processing apparatus
JP3911624B2 (ja) * 2001-11-30 2007-05-09 東京エレクトロン株式会社 処理システム

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003209154A (ja) * 2002-01-11 2003-07-25 Tokyo Electron Ltd 基板処理装置および基板処理方法
JP2005093920A (ja) * 2003-09-19 2005-04-07 Dainippon Screen Mfg Co Ltd 基板処理装置
JP2005101048A (ja) * 2003-09-22 2005-04-14 Dainippon Screen Mfg Co Ltd 検査装置、基板処理装置および基板検査方法
JP2005175052A (ja) * 2003-12-09 2005-06-30 Tokyo Electron Ltd 基板処理装置の制御方法及び基板処理装置
JP2006019622A (ja) * 2004-07-05 2006-01-19 Dainippon Screen Mfg Co Ltd 基板処理装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100268364A1 (en) * 2009-04-20 2010-10-21 Tokyo Electron Limited Substrate receiving method and controller
US8731698B2 (en) * 2009-04-20 2014-05-20 Tokyo Electron Limited Substrate receiving method and controller

Also Published As

Publication number Publication date
CN101517703A (zh) 2009-08-26
JP2008071824A (ja) 2008-03-27
CN101517703B (zh) 2012-06-06
KR20090075687A (ko) 2009-07-08
US8377501B2 (en) 2013-02-19
TW200826155A (en) 2008-06-16
TWI416593B (zh) 2013-11-21
DE112007002124T5 (de) 2009-07-09
JP4560022B2 (ja) 2010-10-13
US20100021621A1 (en) 2010-01-28
KR101266735B1 (ko) 2013-05-28

Similar Documents

Publication Publication Date Title
WO2008032714A1 (fr) Appareil de revêtement/développement, procédé de commande d'appareil de revêtement/développement et support de stockage
JP5267720B2 (ja) 塗布、現像装置、塗布、現像方法及び記憶媒体
TWI502624B (zh) Substrate processing system and substrate processing method
KR101595593B1 (ko) 도포, 현상 장치, 도포, 현상 방법 및 기억 매체
JP5065167B2 (ja) 基板の処理方法及び基板の処理システム
WO2006006364A1 (ja) 基板の回収方法及び基板処理装置
JP5223778B2 (ja) 基板処理装置、基板処理方法及び記憶媒体
JP4957426B2 (ja) 塗布、現像装置及び塗布、現像装置の運転方法並びに記憶媒体
JP4983724B2 (ja) 塗布、現像装置及び塗布、現像方法並びに記憶媒体
JP2005294460A (ja) 塗布、現像装置
JP4342921B2 (ja) 基板処理装置の制御方法及び基板処理装置
JP2007287909A (ja) 塗布、現像装置及び塗布、現像装置の制御方法並びに記憶媒体
KR20160101921A (ko) 기판 처리 시스템, 기판 반송 방법 및 컴퓨터 기억 매체
JP2982038B2 (ja) 被処理体の処理のスケジューリング方法及びその装置
JP4702446B2 (ja) 塗布、現像装置、塗布、現像方法及び記憶媒体
JP5348290B2 (ja) 基板処理装置、基板処理方法及び記憶媒体
JP2011211218A (ja) 塗布、現像装置及び塗布、現像装置の制御方法並びに記憶媒体
JP7347658B2 (ja) 基板処理装置及び基板処理方法
JP5005720B2 (ja) 基板処理装置の制御方法及び基板処理装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200780033871.1

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 07807079

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 12438031

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1120070021241

Country of ref document: DE

WWE Wipo information: entry into national phase

Ref document number: 1020097007376

Country of ref document: KR

RET De translation (de og part 6b)

Ref document number: 112007002124

Country of ref document: DE

Date of ref document: 20090709

Kind code of ref document: P

122 Ep: pct application non-entry in european phase

Ref document number: 07807079

Country of ref document: EP

Kind code of ref document: A1