WO2008004354A1 - Substrat de réseau, procédé pour corriger celui-ci et afficheur à cristaux liquides - Google Patents

Substrat de réseau, procédé pour corriger celui-ci et afficheur à cristaux liquides Download PDF

Info

Publication number
WO2008004354A1
WO2008004354A1 PCT/JP2007/053468 JP2007053468W WO2008004354A1 WO 2008004354 A1 WO2008004354 A1 WO 2008004354A1 JP 2007053468 W JP2007053468 W JP 2007053468W WO 2008004354 A1 WO2008004354 A1 WO 2008004354A1
Authority
WO
WIPO (PCT)
Prior art keywords
wiring
array substrate
auxiliary capacitance
pixel electrode
branch
Prior art date
Application number
PCT/JP2007/053468
Other languages
English (en)
French (fr)
Inventor
Kenichi Kito
Original Assignee
Sharp Kabushiki Kaisha
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Kabushiki Kaisha filed Critical Sharp Kabushiki Kaisha
Priority to JP2008523609A priority Critical patent/JPWO2008004354A1/ja
Priority to EP07714900A priority patent/EP2042917B1/en
Priority to DE602007013761T priority patent/DE602007013761D1/de
Priority to US12/307,130 priority patent/US7961266B2/en
Priority to AT07714900T priority patent/ATE504860T1/de
Publication of WO2008004354A1 publication Critical patent/WO2008004354A1/ja

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G02F1/136272—Auxiliary lines

Definitions

  • the present invention relates to an array substrate having auxiliary capacitance wiring and a method of correcting the array substrate.
  • a liquid crystal display device is configured by arranging an array substrate and a color filter substrate to face each other with a small gap, and bonding them together at the periphery thereof, and encapsulating liquid crystal in the gap.
  • scanning wirings and signal wirings orthogonal to each other are arranged in a grid pattern, and a pixel electrode is arranged in each pixel region partitioned by the scanning wiring and the signal wiring.
  • the pixel electrode and the signal wiring are connected via a switching element that is controlled on and off by the scanning wiring.
  • auxiliary capacitance wiring that secures a holding time of the electric charge supplied from the scanning wiring and stored in the pixel electrode is disposed so as to overlap the pixel electrode.
  • the charge stored in the pixel electrode gradually decreases through the liquid crystal layer and the switching element until the next signal voltage supplied through the scanning wiring is applied.
  • the reduction is suppressed by the auxiliary capacitance wiring placed on top of the pixel electrode.
  • the larger the area where the pixel electrode overlaps the auxiliary capacitance wiring the greater the ability to hold the charge stored in the pixel electrode, but the aperture ratio of each pixel region may decrease accordingly.
  • the auxiliary capacitor wiring 51 of the array substrate 50 of the liquid crystal display device includes a wiring trunk 51a extending substantially parallel to the scanning wiring 52, and a wiring branch extending from the wiring trunk 51a. 5 lbs are provided.
  • the wiring branch portion 51b is provided to increase the charge holding ability of the pixel electrode 53.
  • the wiring trunk 51b extends along the signal wiring 54 that is shielded by the black matrix of the color filter substrate. Therefore, a decrease in the aperture ratio can be suppressed. Disclosure of the invention
  • the problem to be solved by the present invention is to provide an array substrate, a method for correcting an array substrate, and a liquid crystal display device that can be easily corrected even if the above-mentioned problems occur.
  • an array substrate includes a pixel electrode connected to a switching element provided in the vicinity of an intersection of a scanning wiring and a signal wiring, and a lower layer of the pixel electrode. And an auxiliary capacitance wiring, wherein the auxiliary capacitance wiring has a wiring trunk extending substantially parallel to the scanning wiring, and a wiring branch extending from the wiring trunk,
  • the gist of the present invention is that the pixel electrode is provided with an opening that straddles the wiring branch of the auxiliary capacitance wiring.
  • the opening of the pixel electrode has a slit shape.
  • the wiring branch portion of the auxiliary capacitance wiring is provided so as to intersect with the slit-shaped opening at an angle of 80 degrees to 100 degrees. Further, it is preferable that a plurality of openings of the pixel electrodes are provided along the length direction of the wiring branch of the auxiliary capacitance wiring. Further, a wiring branch of the auxiliary capacitance wiring is connected to the signal. It is good to have a configuration that is provided along the wiring.
  • liquid crystal display device having such an array substrate and a substrate having a common electrode disposed opposite to the array substrate, and liquid crystal is sealed between the substrates.
  • the auxiliary capacitance wiring includes the wiring trunk extending substantially parallel to the scanning wiring, the wiring branch extending from the wiring trunk, and the pixel electrode. Has an opening that spans the wiring branch of the auxiliary capacitance wiring, so even if there is a case where the pixel electrode and the wiring branch are short-circuited due to the presence of conductive foreign matter, the pixel electrode The short circuit can be easily corrected by separating the wiring branch that is short-circuited with the pixel electrode by using the opening formed in FIG. In addition, since the wiring branch can be cut in the opening, even if the insulating layer interposed between the picture element electrode and the auxiliary capacitance wiring is thin, the picture element electrode is irradiated with laser light for cutting. There is no problem.
  • the opening of the picture element electrode has a slit shape
  • the picture element electrode can be easily cut by irradiating light energy such as laser light. It is also a shape that suppresses the reduction of the overlapping area of the wiring branch portions due to the opening.
  • the wiring branch portion of the auxiliary capacitance wiring is provided so as to intersect the opening having the slit shape at an angle of 80 degrees to 100 degrees, the opening portion and the wiring branch portion are formed. Are arranged efficiently.
  • FIG. 1 is an enlarged plan view schematically showing one picture element of a liquid crystal display device according to an embodiment of the present invention.
  • FIG. 2 is a cross-sectional view taken along line AA in FIG.
  • FIG. 3 is a diagram showing a method for correcting an array substrate according to an embodiment of the present invention.
  • FIG. 4 is a diagram showing a first modification of the embodiment of the present invention shown in FIG. 1.
  • FIG. 5 is a diagram showing a second modification of the embodiment of the present invention shown in FIG. 1.
  • FIG. 6 is a diagram showing a schematic configuration of a conventionally used array substrate.
  • FIG. 1 is an enlarged plan view schematically showing one picture element of a liquid crystal display device according to an embodiment of the present invention
  • FIG. 2 is a cross-sectional view taken along line AA in FIG.
  • a liquid crystal layer 40 is provided between a pair of mutually opposing glass substrates (array substrates) 10 and glass substrates (color filter substrates) 30.
  • picture element electrodes 17 are formed in a lattice shape.
  • the glass substrate (array substrate) 10 will be described.
  • scanning wirings 11 and signal wirings 12 having aluminum equal forces orthogonal to each other are arranged around the picture element electrode 17 in a grid pattern.
  • the scanning wiring 11 and the signal wiring 12 intersect at the intersection so that the signal wiring 12 is on the upper side and the scanning wiring 11 is on the lower side, and the scanning wiring 11 and the signal wiring 11 are electrically insulated at the intersection. Being! Speak.
  • a part of the scanning wiring 11 is at the intersection of the scanning wiring 11 arranged on the lower side of the picture element electrode 17 in the drawing and the signal wiring 12 arranged on the left side of the picture element electrode 17 in the drawing.
  • a TFT (thin film transistor) 13 as a switching element connected to a certain gate electrode 11a is formed.
  • an auxiliary capacitance wiring 16 having an aluminum equal force is formed in the lower layer at the substantially center of the pixel electrode 17.
  • the auxiliary capacitance wiring 16 includes a wiring trunk 16a parallel to the scanning wiring 11, and wiring branches 16b to 16b extending from the wiring trunk 16a along the left and right ends of the pixel electrode 17 in the vertical direction. It is composed of 16e.
  • wiring branches 16b to 16e This is to increase the holding capacity of the charge stored in the electrode 17.
  • the wiring branch portions 16b to 16e are provided so as to be shielded from light by a black matrix 31 of the color filter substrate 30 to be described later, so that a decrease in the aperture ratio can be suppressed (see FIG. 2).
  • the scanning wiring 11 and the auxiliary capacitance wiring 16 are formed in the same wiring layer (first wiring layer). That is, the scanning wiring 11 and the auxiliary capacitance wiring 16 are formed by patterning the same conductive film. The scanning wiring 11 and the auxiliary capacitance wiring 16 are covered with a gate insulating film 15 having a silicon nitride equivalent force (see FIG. 2).
  • a semiconductor layer (not shown) having an amorphous silicon equal force is formed so as to overlap the gate electrode 11a.
  • the source electrode 12a and the drain electrode 14 which are part of the signal wiring 12 are formed on both sides of the semiconductor layer on the gate electrode 11a so as to be separated from each other.
  • the signal wiring 12, the source electrode 12a, and the drain electrode 14 are formed in the same wiring layer (second wiring layer) on the gate insulating film 15.
  • the signal wiring 12 and the TFT 13 are covered with an interlayer insulating film 19 formed on the gate insulating film 15.
  • This interlayer insulating film 19 is made of a photosensitive acrylic resin (photosensitive organic film) material, and is connected between the TFT 13 and the first and second wiring layers (scanning wiring 11, signal wiring 12, etc.) and the pixel electrode 17 described above. It is placed between the two conductors to insulate them (see Fig. 2).
  • a pixel electrode 17 is formed in each pixel region on the interlayer insulating film 19.
  • the pixel electrode 17 is formed of a transparent conductor such as ITO (indium-tin oxide) material.
  • the TFT 13 is on-off controlled by a scanning signal voltage supplied from the gate electrode 11 a of the scanning wiring 11. Further, the display signal voltage supplied from the source electrode 12 a of the signal wiring 12 is supplied to the pixel electrode 17 through the contact hole portion 17 a of the pixel electrode 17.
  • openings 17 b to 17 d are formed along the wiring branch portions 16 b to 16 e of the auxiliary capacitance wiring 16 described above. These openings 17b to 17d have a slit shape formed so as to straddle the wiring branches 16b to l6e in the extending direction, and the wiring branches located below the openings 17b to 17d. Used when cutting parts 16b to 16e by irradiation with light energy such as laser light.
  • a lower alignment film 2. 1 is formed on the upper side of the pixel electrode 17 .
  • the lower alignment film 21 for the lower alignment film 21, for example, polyimide resin is used.
  • a method for manufacturing the array substrate 10 having such a configuration will be described.
  • a single-layer or multi-layer conductor film such as tungsten, titanium, aluminum, or chromium is formed on the surface of the glass substrate 10.
  • Various known sputtering methods can be applied to the method for forming the conductor film.
  • the formed conductor film is formed in a predetermined pattern using a photolithography method or the like. As a result, the scanning wiring 11 and the auxiliary capacitance wiring 16 having a predetermined pattern are obtained.
  • the gate insulating film 15 is made of, for example, silicon nitride, and is formed using a plasma CVD method or the like.
  • the semiconductor layer of TFT13 is formed by using plasma CVD method or the like, for example, using n + type amorphous silicon.
  • the signal wiring 12, the source electrode 13 a, and the drain electrode 14 are formed by the same method as the previous scanning wiring.
  • an interlayer insulating film 19 made of a photosensitive acrylic resin (photosensitive organic film) material is formed.
  • contact holes are formed in the formed interlayer insulating film 19. This contact hole is formed using a photolithography method or the like.
  • a transparent conductive film made of an ITO material is formed on the surface of the interlayer insulating film 19 using a sputtering method or the like.
  • the formed ITO film is formed into a predetermined pattern using a photolithography method or the like. Thereby, the pixel electrode 17 and the contact hole portion 17a having a predetermined pattern are obtained.
  • the lower alignment film 21 is formed.
  • a liquid orientation material such as polyimide is applied using a circular pressure printing device or an ink jet printing device. Thereafter, the substrate is heated using an alignment film baking apparatus or the like, and the applied alignment material is baked. As a result, a solid lower alignment film 21 is obtained on the pixel electrode 17. Through the above steps, the array substrate 10 is obtained.
  • a black matrix 31 is formed under the glass substrate 30.
  • a region where the scanning wiring 11, the signal wiring 12 and the TFT 13 on the glass substrate 10 side are formed is shielded from light.
  • a colored layer 32 of one of red (R), green (G), and blue (B)! /, Or one color is formed on each picture element.
  • the colored layers 32 of red (R), green (G), and blue (B) are repeatedly arranged in the horizontal direction, and the colored layers 32 of the same color are arranged in the vertical direction.
  • a common electrode 33 common to each pixel is formed under the colored layer 32.
  • the common electrode 33 is also formed of a transparent conductor such as an ITO material.
  • An upper alignment film 36 is formed under the common electrode 33.
  • polyimide resin is used for this upper alignment film 36.
  • a liquid crystal layer 40 is formed between the glass substrate (array substrate) 10 and the glass substrate (color filter substrate) 30 having such a configuration. Further, polarizing plates (not shown) are respectively disposed on the lower side of the glass substrate 10 and the upper side of the glass substrate 30.
  • a method for manufacturing the color filter substrate 30 having such a configuration will be described. First, a BM resist (photosensitive resin composition containing a black colorant) or the like is applied to the surface of the glass substrate 30. Next, the applied BM resist is formed into a predetermined pattern using a photolithography method or the like. Thereby, a black matrix 31 having a predetermined pattern is obtained.
  • a BM resist photosensitive resin composition containing a black colorant
  • a color ink made of colored light-sensitive materials of red, green, and blue (a solution in which a pigment of a predetermined color is dispersed in a photosensitive resin) is applied, and a photolithography method or the like is used. Form a predetermined pattern. Thereby, the colored layer 32 having a predetermined pattern is obtained. Then, a transparent conductive film made of an ITO material is formed on the surface of the colored layer 32 using a sputtering method or the like, and the common electrode 33 is obtained.
  • the upper alignment film 36 is formed on the surface of the common electrode 33.
  • the color filter substrate 30 is obtained through the above steps.
  • any of the pixel electrode 17 and the wiring branch portions 16b to 16e of the auxiliary capacitance wiring 16 is short-circuited due to the presence of a conductive foreign matter or the like.
  • a method for correcting a defect that becomes a defect will be described with reference to FIG.
  • FIG. 3 (a) shows a correction method in the case where the pixel electrode 17 and the wiring branch portion 16d are short-circuited by the foreign matter 25 at the tip position of the wiring branch portion 16d of the auxiliary capacitance wiring 16. .
  • the opening 17b closest to the short-circuiting point is used among the three openings 17b to 7d arranged until the short-circuiting point reaches the wiring trunk 16a, and the wiring branch 16d is cut at the cutting part 22 by cutting the wiring branch 16d.
  • the short-circuit with the pixel electrode 17 is corrected.
  • the pixel electrode 17 and the wiring branch 16d are short-circuited by the foreign matter 25 at a position slightly on the tip side from the center of the wiring branch 16d of the auxiliary capacitance wiring 16. It shows how to correct the case.
  • the opening portion 17c closest to the short-circuit portion is used, and the wiring branch portion 16d is connected to the cut portion 23.
  • the short circuit with the pixel electrode 17 is corrected by cutting the short circuit part.
  • the pixel electrode 17 and the wiring branch 16d are short-circuited by the foreign matter 25 at a position slightly to the end side from the center of the wiring branch 16d of the auxiliary capacitance wiring 16. It shows how to correct the case.
  • the opening 17d which has a short-circuiting force reaching the wiring trunk 16a
  • the wiring branch 16d is cut at the cutting part 24 and the short-circuiting part is separated, thereby short-circuiting with the pixel electrode 17. Is fixed.
  • These cuttings are performed by irradiating light energy from the pixel electrode 17 side of the array substrate 10 to the cutting parts 22-24 of the wiring branch part 16d in the openings 17b-17d.
  • Various laser beams can be applied as the light energy to be irradiated.
  • the conductors constituting the wiring branch 16d in the irradiated portion are disconnected by being scattered by heat.
  • the openings 17b to 17d formed in the pixel electrode 17 are used.
  • the short circuit can be easily corrected by separating the wiring branch 16d that is short-circuited with the pixel electrode 17.
  • the wiring branches 16d can be cut by laser light irradiation at the positions of the openings 17b to 17d, an insulating layer interposed between the pixel electrode 17 and the auxiliary capacitor wiring 16 (in this embodiment, the interlayer Even if the insulating film 19) is thin, there is no problem that the pixel electrode 17 is irradiated with laser light for cutting.
  • the openings 17b to 17d of the picture element electrode 17 have a slit shape straddling the wiring branches 16b to 16e of the auxiliary capacitance wiring 16, so that the wiring branches 16b to l by laser light irradiation are used. Easy to cut 6e.
  • this slit shape is also a shape that suppresses the reduction of the overlapping area of the picture element electrode and the wiring branch portion due to the opening, compared to the case where the opening is made circular, for example.
  • a plurality of openings 17b to 17d of the pixel electrode 17 are provided along the length direction of the wiring branches 16b to 16e of the auxiliary capacitance wiring 16 (three in this embodiment). Therefore, it is possible to select the optimum opening for cutting depending on the short-circuit position between the pixel electrode 17 and the wiring branches 16b to 16e, and to reduce the influence of disconnection of the wiring branches. it can.
  • the present invention is not limited to such embodiment, and can of course be implemented in various modes without departing from the spirit of the present invention. is there.
  • the wiring branches 16b to 16e of the auxiliary capacitance wiring 16 are shown along the signal wiring 12.
  • the wiring branches 16f and 16g are connected to the pixel electrode 17.
  • a configuration may be adopted in which the wiring trunk portion 16a of the auxiliary capacitance wiring 16 is vertically extended at the center position, and the openings 17e to 17g are provided in accordance with this.
  • the illustrated array substrate 42 is used in a so-called vertical alignment mode liquid crystal display device including liquid crystal molecules having negative dielectric anisotropy, and the illustrated opening 171! ⁇ 17k, lower auxiliary wiring 16 lower wiring branch 1 61!
  • an oblique electric field is generated when voltage is applied to pixel electrode 17. It also has a function to improve the viewing angle characteristics by regulating the alignment of liquid crystal molecules (not shown).
  • the slit-shaped openings 17h to 17k that are inclined are arranged so as to be vertically symmetrical in the picture element electrode 17, and the lower wiring branch 161! ⁇ 16k, these openings 171! It is provided so that it can be bridged by ⁇ 17k.
  • the correction method can be applied to the array substrate 42 as shown in FIG.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Description

明 細 書
アレイ基板、アレイ基板の修正方法及び液晶表示装置
技術分野
[0001] 本発明は、補助容量配線を備えたアレイ基板及びこのアレイ基板の修正方法に関 する。
背景技術
[0002] 近年、コンピュータやテレビなどの家電製品の表示部として、液晶表示装置が広く 用いられている。一般的に液晶表示装置は、アレイ基板とカラーフィルター基板を小 さな隙間を介して互いに対向させて、それらの周辺部で貼り合わせ、隙間に液晶を 封入することによって構成される。アレイ基板上には、互いに直交する走査配線と信 号配線が格子状に配列され、走査配線と信号配線で区画される各絵素領域に絵素 電極が配置される。絵素電極と信号配線は、走査配線によってオン'オフ制御される スイッチング素子を介して接続されている。また、アレイ基板上には、走査配線から供 給されて絵素電極に蓄えられた電荷の保持時間を確保すベぐ補助容量配線が絵 素電極に重ね合うように配置されて 、る。
[0003] 絵素電極に蓄えられた電荷は、次に走査配線を介して供給される信号電圧が印加 されるまでの間に液晶層やスイッチング素子を介して徐々に漏れだして減少するが、 絵素電極に重ね合わせて配置された補助容量配線によって、その減少が抑えられる ようになつている。一般的に、絵素電極と補助容量配線が重なる面積が大きいほど、 絵素電極に蓄えられた電荷を保持する能力が増大するが、その分、各絵素領域の 開口率が低下することが知られて 、る。
[0004] この種の液晶表示装置としては、例えば特開 2004— 53752号公報に記載される 構成のものがある。図 6に示すように、この液晶表示装置のアレイ基板 50の補助容量 配線 51は、走査配線 52に対して略平行に延びる配線幹部 51aと、その配線幹部 51 aから延設された配線枝部 5 lbが設けられている。配線枝部 51bは、絵素電極 53〖こ 蓄えられた電荷の保持能力を増大させるためのものである。この場合、配線幹部 51b は、カラーフィルター基板のブラックマトリックスによって遮光される信号配線 54に沿う ように設けられているため、開口率の低下が抑えられるようになつている。 発明の開示
発明が解決しょうとする課題
[0005] し力しながら、このような補助容量配線 51に配線枝部 5 lbを設けることは、導電性 の異物等の介在によって絵素電極 53と補助容量配線 51を短絡させてしまい、点欠 陥となる不具合を増大させることになつてしまっていた。このような不具合の場合、レ 一ザ一光を短絡が発生して ヽる配線枝部 5 lbに照射することで、配線枝部 5 lbを途 中で切断して短絡を修正することが可能である力 絵素電極 53と補助容量配線 51と の間に介在する絶縁層の厚みが薄い場合は、絵素電極 53にもレーザー光の照射が なされてしまうという問題があった。
[0006] そこで、絵素電極 53へのレーザー光の照射によって、短絡部分を絵素電極 53内 で浮島状に切り離す修正方法もあるが、短絡部分を絵素電極 53内で絶縁状態に完 全に切り離すのは難しぐ一部が接続されたままになってしまうことが多いため、この ような修正を困難にしていた。
[0007] そこで、本発明が解決する課題は、上記不具合が発生しても、容易に修正できるァ レイ基板、アレイ基板の修正方法及び液晶表示装置を提供することである。
課題を解決するための手段
[0008] 上記課題を解決するため、本発明に係るアレイ基板は、走査配線と信号配線との 交差部近傍に設けられたスイッチング素子に接続された絵素電極と、該絵素電極の 下層に配置される補助容量配線とを備えたアレイ基板であって、前記補助容量配線 は、前記走査配線に略平行に延びる配線幹部と、該配線幹部から延設された配線 枝部とを有すると共に、前記絵素電極には、前記補助容量配線の配線枝部を跨ぐ開 口部が設けられて 、ることを要旨とするものである。
[0009] この場合、前記絵素電極の開口部がスリット形状を有している構成にすると良い。
更に、前記補助容量配線の配線枝部が、前記スリット形状を有する開口部に対して、 80度乃至 100度の角度で交差するように設けられている構成にすると良い。また、前 記絵素電極の開口部が、前記補助容量配線の配線枝部の長さ方向に沿って複数設 けられている構成にすると良い。更に、前記補助容量配線の配線枝部が、前記信号 配線に沿うように設けられて 、る構成にすると良 、。
[0010] そして、このようなアレイ基板の修正方法であって、前記絵素電極と前記補助容量 配線の配線枝部とが短絡している場合には、前記絵素電極の開口部を用いて前記 補助容量配線の配線枝部を切断する構成にすると良 ヽ。
[0011] また、このようなアレイ基板と、このアレイ基板に対向配置され、共通電極を有する 基板とを有し、これら基板間に液晶が封入されてなる液晶表示装置として構成すると 良い。
発明の効果
[0012] 上記構成を有するアレイ基板によれば、補助容量配線は、走査配線に略平行に延 びる配線幹部と、該配線幹部から延設された配線枝部とを有すると共に、絵素電極 には、補助容量配線の配線枝部を跨ぐ開口部が設けられている構成なので、絵素電 極と配線枝部が導電性の異物が介在するなどによって短絡する場合があっても、絵 素電極に形成された開口部を用いて、絵素電極と短絡している配線枝部を切り離す ことにより容易に短絡を修正することができる。また、開口部内で配線枝部を切断でき るので、絵素電極と補助容量配線との間に介在する絶縁層の厚みが薄くても、絵素 電極へ切断のためのレーザー光が照射されてしまう問題がない。
[0013] この場合、前記絵素電極の開口部がスリット形状を有している構成にすれば、レー ザ一光などの光エネルギーを照射して配線枝部を切断し易ぐ絵素電極と配線枝部 の重ね合わせの面積が開口部によって減少するのが抑えられる形状でもある。更に 、前記補助容量配線の配線枝部が、前記スリット形状を有する開口部に対して、 80 度乃至 100度の角度で交差するように設けられている構成にすれば、開口部と配線 枝部が効率良く配置される。
[0014] また、前記絵素電極の開口部が、前記補助容量配線の配線枝部の長さ方向に沿 つて複数設けられている構成にすれば、絵素電極と配線枝部との短絡位置の違いに よって切断に用いる最適な開口部を選択することが可能になり、配線枝部の切り離し による影響を少なくすることができる。更に、前記補助容量配線の配線枝部が、前記 信号配線に沿うように設けられている構成にすれば、絵素の開口率の低下を抑える ことができる。 図面の簡単な説明
[0015] [図 1]本発明の一実施形態である液晶表示装置の 1絵素の概略を拡大して示す平面 図である。
[図 2]図 1の A— A線における断面図である。
[図 3]本発明の一実施形態であるアレイ基板の修正方法を示した図である。
[図 4]図 1に示した本発明の実施の形態の第 1の変形例を示した図である。
[図 5]図 1に示した本発明の実施の形態の第 2の変形例を示した図である。
[図 6]従来用いられてきたアレイ基板の概略構成を示した図である。
発明を実施するための最良の形態
[0016] 以下に、本発明に係る液晶表示装置の実施の形態について図面を参照して説明 する。尚、各図面において同一の構成については同符号を付して重複した説明は省 略する。図 1は本発明の一実施形態である液晶表示装置の 1絵素の概略を拡大して 示す平面図、図 2は図 1の A— A線における断面図である。
[0017] この液晶表示装置 1には、図 2に示すように、一対の相互に対向するガラス基板 (ァ レイ基板） 10とガラス基板 (カラーフィルター基板) 30の間に、液晶層 40が設けられ ており、下側のガラス基板 10上には、絵素電極 17が格子状に形成されている。
[0018] 先ず、ガラス基板 (アレイ基板） 10について説明する。図 1に示すように、絵素電極 17の周囲には、互いに直交するアルミニウム等力もなる走査配線 11と信号配線 12 が格子状に配列されている。走査配線 11と信号配線 12は、その交差部において、 信号配線 12が上側、走査配線 11が下側となるように交差しており、交差部において 走査配線 11と信号配線 11は電気的に絶縁されて！ヽる。
[0019] 絵素電極 17の図中下側に配置された走査配線 11と、絵素電極 17の図中左側に 配置された信号配線 12との交差部には、走査配線 11の一部であるゲート電極 11a に接続されたスイッチング素子としての TFT (薄膜トランジスタ） 13が形成されて 、る 。また、絵素電極 17のほぼ中央の下層には、アルミニウム等力もなる補助容量配線 1 6が形成されている。この補助容量配線 16は、走査配線 11に対して平行な配線幹 部 16aと、この配線幹部 16aから絵素電極 17の左右端部に沿って上下方向に延設さ れた配線枝部 16b〜16eとで構成されている。これらの配線枝部 16b〜16eは、絵素 電極 17に蓄えられた電荷の保持能力を増大させるためのものである。この場合、配 線枝部 16b〜16eは、後述するカラーフィルター基板 30のブラックマトリックス 31によ つて遮光されるように設けられているため、開口率の低下が抑えられるようになつてい る（図 2参照)。
[0020] これら走査配線 11及び補助容量配線 16は、同じ配線層（第 1配線層）に形成され ている。つまり、走査配線 11及び補助容量配線 16は同一の導電膜をパターユング することにより形成されたものである。そして、これら走査配線 11及び補助容量配線 1 6は、窒化シリコン等力もなるゲート絶縁膜 15に覆われている（図 2参照)。
[0021] TFT13位置のゲート絶縁膜 15の上には、図示しないアモルファスシリコン等力もな る半導体層が、ゲート電極 11aに重畳するように形成されている。信号配線 12の一 部であるソース電極 12a及びドレイン電極 14は、ゲート電極 11a上の半導体層の両 側に相互に離隔して形成されている。これら信号配線 12、ソース電極 12a及びドレイ ン電極 14は、ゲート絶縁膜 15上の同じ配線層（第 2の配線層）に形成されている。
[0022] そして、信号配線 12及び TFT13は、ゲート絶縁膜 15の上に形成された層間絶縁 膜 19に覆われて ヽる。この層間絶縁膜 19は感光性アクリル榭脂 (感光性有機膜)材 料からなり、 TFT13や前述した第 1及び第 2配線層（走査配線 11,信号配線 12等） と絵素電極 17との間に配置されて、両導電体間を絶縁するものである（図 2参照)。
[0023] 層間絶縁膜 19上の各絵素領域には、絵素電極 17が形成されている。この絵素電 極 17は例えば ITO (indium-tin oxide：インジウム酸化スズ)材料等の透明導電体によ り形成される c
[0024] TFT13は、走査配線 11のゲート電極 11aより供給される走査信号電圧によってォ ン Zオフ制御される。また、信号配線 12のソース電極 12aより供給される表示信号電 圧は、絵素電極 17のコンタクトホール部 17aを介して絵素電極 17に供給される。
[0025] 絵素電極 17には、上述した補助容量配線 16の配線枝部 16b〜16eに沿って開口 部 17b〜17dが開口形成されている。これら開口部 17b〜17dは、配線枝部 16b〜l 6eをその延設方向に対して跨ぐように形成されたスリット形状を有しており、開口部 1 7b〜 17dの下層に位置する配線枝部 16b〜 16eをレーザー光等の光エネルギーの 照射で切断する際に用いられる。そして、この絵素電極 17の上側には下側配向膜 2 1が形成されている。下側配向膜 21には、例えばポリイミド榭脂が用いられている。
[0026] このような構成のアレイ基板 10の製造方法について説明する。まず、ガラス基板 10 表面に、タングステン、チタン、アルミニウム、クロムなど力もなる単層または多層の導 体膜を形成する。この導体膜の形成方法には、公知の各種スパッタリング法などが適 用できる。そして、形成した導体膜を、フォトリソグラフィ法などを用いて所定のパター ンに形成する。これにより、所定のパターンの走査配線 11、補助容量配線 16を得る
[0027] 次に、ゲート絶縁膜 15を形成する。このゲート絶縁膜 15は、たとえば窒化シリコン などからなり、プラズマ CVD法などを用いて形成する。 TFT13の半導体層は、たとえ ば n+型のアモルファスシリコンなど力もなり、プラズマ CVD法などを用いて形成する 。ゲート絶縁膜 15の上には、先の走査配線と同様の方法で、信号配線 12、ソース電 極 13a、ドレイン電極 14を形成する。
[0028] 次に、感光性アクリル榭脂 (感光性有機膜)材料カゝらなる層間絶縁膜 19を形成する 。そして、形成した層間絶縁膜 19に、コンタクトホールを形成する。このコンタクトホー ルは、フォトリソグラフィ法などを用いて形成する。そして、この層間絶縁膜 19の表面 に、 ITO材料カゝらなる透明導電膜をスパッタリング法などを用いて形成する。その後、 形成した ITO膜を、フォトリソグラフィ法などを用いて、所定のパターンに形成する。こ れにより、所定のパターンの絵素電極 17とコンタクトホール部 17aを得る。
[0029] 次に、絵素電極 17を形成した後に、下側配向膜 21を形成する。円圧式印刷装置 やインクジェット式印刷装置を用い、ポリイミドなど力もなる液状の配向材を塗布する。 その後、配向膜焼成装置などを用いて基板を加熱し、塗布した配向材を焼成する。 これにより絵素電極 17の上に、固体の下側配向膜 21を得る。以上の工程を経て、ァ レイ基板 10を得る。
[0030] 次に、ガラス基板 (カラーフィルター基板） 30について説明する。図 2に示すように、 ガラス基板 30の下にはブラックマトリクス 31が形成されている。このブラックマトリクス 3 1により、ガラス基板 10側の走査配線 11、信号配線 12及び TFT13が形成された領 域が遮光されるようになっている。また、ガラス基板 30の下には、各絵素に赤色 (R)、 緑色 (G)及び青色 (B)のうちの!/、ずれか 1色の着色層 32が形成されて 、る。この実 施の形態では、水平方向に赤色 (R)、緑色 (G)及び青色 (B)の着色層 32が順番に 繰り返し並び、垂直方向には同色の着色層 32並んで 、る。
[0031] この着色層 32の下には、各絵素共通の共通電極 33が形成されている。この共通 電極 33も、 ITO材料等の透明導電体により形成されている。そして、共通電極 33の 下には上側配向膜 36が形成されている。この上側配向膜 36には、例えばポリイミド 榭脂が用いられている。
[0032] このような構成のガラス基板 (アレイ基板） 10とガラス基板 (カラーフィルター基板) 3 0との間には、液晶層 40が形成されている。また、ガラス基板 10の下側及びガラス基 板 30の上側にはそれぞれ偏光板（図示せず）が配置されて 、る。
[0033] このような構成のカラーフィルター基板 30の製造方法にっ 、て説明する。まず、ガ ラス基板 30の表面に BMレジスト（黒色着色剤を含有する感光性榭脂組成物）などを 塗布する。次いで、塗布した BMレジストを、フォトリソグラフィ法などを用いて、所定の パターンに形成する。これにより、所定のパターンのブラックマトリクス 31を得る。
[0034] 次に、赤色、緑色、青色の各色の着色感材 (感光性榭脂に所定の色の顔料を分散 させた溶液)からなる着色インクを塗布し、フォトリソグラフィ法などを用いて、所定の パターンに形成する。これにより、所定のパターンの着色層 32を得る。そして、着色 層 32の表面に、 ITO材料カゝらなる透明導電膜をスパッタリング法などを用いて形成し 、共通電極 33を得る。
[0035] そして、共通電極 33の表面に上側配向膜 36を形成する。円圧式印刷装置やイン クジェット式印刷装置を用い、ポリイミドなど力もなる液状の配向材を塗布する。その 後、配向膜焼成装置などを用いて基板を加熱し、塗布した配向材を焼成する。これ により共通電極 33の上に、固体の上側配向膜 36を得る。以上の工程を経て、カラー フィルター基板 30を得る。
[0036] 次に、図 1に示したアレイ基板 10において、導電性の異物等の介在によって絵素 電極 17と補助容量配線 16の配線枝部 16b〜16eのいずれかが短絡されてしまい、 点欠陥となる不具合の修正方法について図 3を用いて説明する。
[0037] 図 3 (a)は補助容量配線 16の配線枝部 16dの先端位置において異物 25により、絵 素電極 17と配線枝部 16dが短絡してしまっている場合の修正方法を示している。こ の場合、短絡箇所力も配線幹部 16aに至るまでに配されている 3つの開口部 17b〜l 7dのうち短絡箇所に最も近い開口部 17bを用い、切断部 22において配線枝部 16d を切断して短絡部分を切り離すことで、絵素電極 17との短絡が修正される。
[0038] また、図 3 (b)は補助容量配線 16の配線枝部 16dの中央よりやや先端側位置にお いて異物 25により、絵素電極 17と配線枝部 16dが短絡してしまっている場合の修正 方法を示している。この場合、短絡箇所カゝら配線幹部 16aに至るまでに配されている 2つの開口部 17c, 17dのうち短絡箇所に最も近い開口部 17cを用い、切断部 23に おいて配線枝部 16dを切断して短絡部分を切り離すことで、絵素電極 17との短絡が 修正される。
[0039] そして、図 3 (c)は補助容量配線 16の配線枝部 16dの中央よりやや末端側位置に おいて異物 25により、絵素電極 17と配線枝部 16dが短絡してしまっている場合の修 正方法を示している。この場合、短絡箇所力も配線幹部 16aに至るまでに配されてい る開口部 17dを用い、切断部 24において配線枝部 16dを切断して短絡部分を切り 離すことで、絵素電極 17との短絡が修正される。
[0040] これらの切断は、アレイ基板 10の絵素電極 17側から開口部 17b〜17d内にある配 線枝部 16dの切断部 22〜24に対して光エネルギーを照射することにより行う。照射 する光エネルギーは各種レーザー光が適用できる。光エネルギーが照射されると、 照射された部分にある配線枝部 16dを構成する導体が熱により四散することにより断 線する。
[0041] このように絵素電極 17と配線枝部 16dが導電性の異物 25が介在するなどによって 短絡する場合があっても、絵素電極 17に形成された開口部 17b〜17dを用いて、絵 素電極 17と短絡している配線枝部 16dを切り離すことにより容易に短絡を修正するこ とができる。また、開口部 17b〜17d位置で配線枝部 16dをレーザー光の照射によつ て切断できるため、絵素電極 17と補助容量配線 16との間に介在する絶縁層（この実 施例では層間絶縁膜 19)の厚みが薄くても、絵素電極 17へ切断のためのレーザー 光が照射されてしまう問題がな 、。
[0042] この場合、絵素電極 17の開口部 17b〜17dは、補助容量配線 16の配線枝部 16b 〜16eを跨ぐスリット形状を有しているので、レーザー光照射による配線枝部 16b〜l 6eの切断が行い易い。また、このスリット形状は、開口部を例えば円形状とした場合と 比べると、絵素電極と配線枝部の重ね合わせの面積が開口部によって減少するのが 抑えられる形状でもある。
[0043] また、絵素電極 17の開口部 17b〜17dが、補助容量配線 16の配線枝部 16b〜16 eの長さ方向に沿って複数設けられて 、る構成 (本実施例では 3つ）なので、絵素電 極 17と配線枝部 16b〜16eとの短絡位置の違いによって切断に用いる最適な開口 部を選択することが可能になり、配線枝部の切り離しによる影響を少なくすることがで きる。
[0044] 以上、本発明の一実施形態について説明したが、本発明はこうした実施形態に何 ら限定されるものではなぐ本発明の要旨を逸脱しない範囲において、種々なる態様 で実施できることは勿論である。例えば、上記実施の形態では、補助容量配線 16の 配線枝部 16b〜16eが信号配線 12に沿ったものを示した力 図 4に示すように、配線 枝部 16f , 16gを絵素電極 17の中央位置にお 、て補助容量配線 16の配線幹部 16a 力 上下に延設し、これに合わせて開口部 17e〜17gを設ける構成でも良い。
[0045] また、図 5に示すような構成でも良い。図示されるアレイ基板 42は、負の誘電率異 方性を有する液晶分子を備えたいわゆる垂直配向モードの液晶表示装置に用いら れるもので、図示される開口部 171！〜 17kは、下層の補助容量配線 16の配線枝部 1 61！〜 16kが絵素電極 17と導電性の異物等によって短絡した場合の修正用として用 いられる機能を有する他に、絵素電極 17への電圧印加時に斜め電界 (フリンジフィ 一ルド)を発生させて図示しない液晶分子を配向規制して視野角特性を向上させる ための機能も有する。この場合、図示されるように傾斜したスリット形状の開口部 17h 〜 17kがーつの絵素電極 17内で上下対称形となるように配置されており、下層の配 線枝部 161！〜 16kは、これら開口部 171！〜 17kによって跨がれるように設けられてい る。尚、修正方法については図 3に示したものと同様の修正方法力 このアレイ基板 4 2にも適用できることは言うまでもない。

Claims

請求の範囲
[1] 走査配線と信号配線との交差部近傍に設けられたスイッチング素子に接続された 絵素電極と、該絵素電極の下層に配置される補助容量配線とを備えたアレイ基板で あって、前記補助容量配線は、前記走査配線に略平行に延びる配線幹部と、該配 線幹部から延設された配線枝部とを有すると共に、前記絵素電極には、前記補助容 量配線の配線枝部を跨ぐ開口部が設けられて ヽることを特徴とするアレイ基板。
[2] 前記絵素電極の開口部が、スリット形状を有して 、ることを特徴とする請求項 1に記 載のアレイ基板。
[3] 前記補助容量配線の配線枝部が、前記スリット形状を有する開口部に対して、 80 度乃至 100度の角度で交差するように設けられていることを特徴とする請求項 2に記 載のアレイ基板。
[4] 前記絵素電極の開口部が、前記補助容量配線の配線枝部の長さ方向に沿って複 数設けられていることを特徴とする請求項 1から 3のいずれかに記載のアレイ基板。
[5] 前記補助容量配線の配線枝部が、前記信号配線に沿うように設けられて ヽることを 特徴とする請求項 1から 4のいずれかに記載のアレイ基板。
[6] 請求項 1から 5のいずれかに記載のアレイ基板の修正方法であって、前記絵素電 極と前記補助容量配線の配線枝部とが短絡して!/ヽる場合には、前記絵素電極の開 口部を用いて前記補助容量配線の配線枝部を切断することを特徴とするアレイ基板 の修正方法。
[7] 請求項 1から 5のいずれかに記載のアレイ基板と、このアレイ基板に対向配置され、 共通電極を有する基板とを有し、これら基板間に液晶が封入されてなることを特徴と する液晶表示装置。
PCT/JP2007/053468 2006-07-07 2007-02-26 Substrat de réseau, procédé pour corriger celui-ci et afficheur à cristaux liquides WO2008004354A1 (fr)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2008523609A JPWO2008004354A1 (ja) 2006-07-07 2007-02-26 アレイ基板、アレイ基板の修正方法及び液晶表示装置
EP07714900A EP2042917B1 (en) 2006-07-07 2007-02-26 Array substrate, method for correcting the same, and liquid crystal display
DE602007013761T DE602007013761D1 (de) 2006-07-07 2007-02-26 Matrix substrat, verfahren zum reparieren desselben und flüssigkristallanzeige
US12/307,130 US7961266B2 (en) 2006-07-07 2007-02-26 Array substrate, a correcting method thereof, and a liquid crystal display device
AT07714900T ATE504860T1 (de) 2006-07-07 2007-02-26 Matrix substrat, verfahren zum reparieren desselben und flüssigkristallanzeige

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006-187778 2006-07-07
JP2006187778 2006-07-07

Publications (1)

Publication Number Publication Date
WO2008004354A1 true WO2008004354A1 (fr) 2008-01-10

Family

ID=38894330

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2007/053468 WO2008004354A1 (fr) 2006-07-07 2007-02-26 Substrat de réseau, procédé pour corriger celui-ci et afficheur à cristaux liquides

Country Status (7)

Country Link
US (1) US7961266B2 (ja)
EP (1) EP2042917B1 (ja)
JP (1) JPWO2008004354A1 (ja)
CN (1) CN101484847A (ja)
AT (1) ATE504860T1 (ja)
DE (1) DE602007013761D1 (ja)
WO (1) WO2008004354A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010049028A (ja) * 2008-08-21 2010-03-04 Ips Alpha Technology Ltd 液晶表示装置
JP2012054510A (ja) * 2010-09-03 2012-03-15 Sony Corp 電子素子の製造方法および電子素子

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2511709C2 (ru) * 2009-06-30 2014-04-10 Шарп Кабусики Кайся Жидкокристаллическое устройство отображения
WO2011102052A1 (ja) * 2010-02-16 2011-08-25 シャープ株式会社 液晶表示装置
KR101056233B1 (ko) * 2010-03-16 2011-08-11 삼성모바일디스플레이주식회사 화소 및 이를 구비한 유기전계발광 표시장치
CN108885363B (zh) * 2016-03-30 2021-05-28 夏普株式会社 液晶面板的制造方法
CN106444195B (zh) * 2016-11-29 2019-11-15 南京中电熊猫液晶显示科技有限公司 液晶显示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02108028A (ja) * 1988-10-17 1990-04-19 Sharp Corp マトリクス表示装置
JPH03242625A (ja) * 1990-02-21 1991-10-29 Toshiba Corp アクティブマトリクス型液晶表示装置
JPH052184A (ja) * 1991-06-26 1993-01-08 Sanyo Electric Co Ltd 液晶表示パネル
JP2004053752A (ja) 2002-07-17 2004-02-19 Advanced Display Inc 液晶表示装置
JP2007010824A (ja) * 2005-06-29 2007-01-18 Mitsubishi Electric Corp 液晶ディスプレイパネル及びその画素欠陥修正方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0438138B1 (en) * 1990-01-17 1995-03-15 Kabushiki Kaisha Toshiba Liquid-crystal display device of active matrix type
JP2869699B2 (ja) 1994-07-21 1999-03-10 廣行 藤根 甘栗の皮剥き具
JPH1068960A (ja) * 1996-08-28 1998-03-10 Sharp Corp 液晶パネルおよびその欠陥修正方法
JP3376379B2 (ja) * 1997-02-20 2003-02-10 富士通ディスプレイテクノロジーズ株式会社 液晶表示パネル、液晶表示装置及びその製造方法
US6822701B1 (en) * 1998-09-04 2004-11-23 Sharp Kabushiki Kaisha Liquid crystal display apparatus
JP2000221527A (ja) * 1999-01-27 2000-08-11 Sharp Corp 液晶表示装置
JP3242625B2 (ja) 1999-04-12 2001-12-25 三菱電機株式会社 Ｄｓｒｃ車載器
JP2001267581A (ja) * 2000-03-22 2001-09-28 Mitsubishi Electric Corp 半導体装置、液晶表示装置、半導体装置の製造方法および液晶表示装置の製造方法
JP3689003B2 (ja) * 2000-03-30 2005-08-31 シャープ株式会社 アクティブマトリクス型液晶表示装置
TW583425B (en) 2001-08-02 2004-04-11 Sanyo Electric Co Liquid crystal display
JP4448635B2 (ja) * 2001-09-28 2010-04-14 シャープ株式会社 液晶表示装置用基板及びそれを備えた液晶表示装置
TW516225B (en) * 2001-11-01 2003-01-01 Chi Mei Optoelectronics Corp Pixel storage capacitor structure
JP4088619B2 (ja) * 2004-01-28 2008-05-21 シャープ株式会社 アクティブマトリクス基板及び表示装置
JP4522145B2 (ja) * 2004-05-25 2010-08-11 シャープ株式会社 表示装置用基板、その製造方法及び表示装置
WO2005116745A1 (en) * 2004-05-27 2005-12-08 Sharp Kabushiki Kaisha Active matrix substrate, method for correcting a pixel deffect therein and manufacturing method thereof
JP4127267B2 (ja) * 2005-01-14 2008-07-30 三菱電機株式会社 表示装置
JP4903230B2 (ja) * 2007-01-17 2012-03-28 シャープ株式会社 液晶表示パネル及び液晶表示装置
JP5352066B2 (ja) * 2007-06-15 2013-11-27 株式会社ジャパンディスプレイ 電子回路基板の製造装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02108028A (ja) * 1988-10-17 1990-04-19 Sharp Corp マトリクス表示装置
JPH03242625A (ja) * 1990-02-21 1991-10-29 Toshiba Corp アクティブマトリクス型液晶表示装置
JPH052184A (ja) * 1991-06-26 1993-01-08 Sanyo Electric Co Ltd 液晶表示パネル
JP2004053752A (ja) 2002-07-17 2004-02-19 Advanced Display Inc 液晶表示装置
JP2007010824A (ja) * 2005-06-29 2007-01-18 Mitsubishi Electric Corp 液晶ディスプレイパネル及びその画素欠陥修正方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010049028A (ja) * 2008-08-21 2010-03-04 Ips Alpha Technology Ltd 液晶表示装置
JP2012054510A (ja) * 2010-09-03 2012-03-15 Sony Corp 電子素子の製造方法および電子素子

Also Published As

Publication number Publication date
US7961266B2 (en) 2011-06-14
ATE504860T1 (de) 2011-04-15
EP2042917B1 (en) 2011-04-06
EP2042917A4 (en) 2009-11-04
DE602007013761D1 (de) 2011-05-19
CN101484847A (zh) 2009-07-15
US20090190053A1 (en) 2009-07-30
JPWO2008004354A1 (ja) 2009-12-03
EP2042917A1 (en) 2009-04-01

Similar Documents

Publication Publication Date Title
JP5788131B2 (ja) アレイ基板及びこれを有する液晶表示装置
US10768494B2 (en) Display device
KR101303476B1 (ko) 액정표시장치 어레이 기판 및 그 제조방법
JP4364925B2 (ja) アクティブマトリクス基板、液晶パネル、液晶表示装置、テレビジョン受像機
KR100880994B1 (ko) 액티브 매트릭스 기판, 액정 표시 장치 및 표시 장치
US20120105778A1 (en) Liquid crystal display device
WO2008004354A1 (fr) Substrat de réseau, procédé pour corriger celui-ci et afficheur à cristaux liquides
WO2006054386A1 (ja) アクティブマトリクス基板及び表示装置
TWI420208B (zh) 液晶顯示裝置
US11493812B2 (en) Display device and semiconductor device
JP4722469B2 (ja) 薄膜トランジスタ表示板
US8059077B2 (en) Display device and manufacturing method of display device
KR20040052220A (ko) 액정 표시 장치
JP5221408B2 (ja) 表示装置及びその製造方法
WO2008035471A1 (fr) Dispositif d'affichage à cristaux liquides
JP2009251494A (ja) 薄膜トランジスタアレイ基板および薄膜トランジスタアレイ基板の修正方法
KR20010100614A (ko) 액정 표시 장치용 기판
JP3806629B2 (ja) 液晶表示装置
JP2009265149A (ja) 薄膜トランジスタアレイ基板および薄膜トランジスタアレイ基板の修正方法
KR101763792B1 (ko) 박막 트랜지스터 표시판
JP2018097051A (ja) 液晶表示パネルの製造方法、および、液晶表示装置の製造方法
KR20140076919A (ko) 박막 트랜지스터 어레이 기판

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200780025490.9

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 07714900

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 12307130

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2008523609

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2007714900

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: RU