WO2007072616A1 - 部品内蔵モジュールおよびその製造方法 - Google Patents

部品内蔵モジュールおよびその製造方法 Download PDF

Info

Publication number
WO2007072616A1
WO2007072616A1 PCT/JP2006/319937 JP2006319937W WO2007072616A1 WO 2007072616 A1 WO2007072616 A1 WO 2007072616A1 JP 2006319937 W JP2006319937 W JP 2006319937W WO 2007072616 A1 WO2007072616 A1 WO 2007072616A1
Authority
WO
WIPO (PCT)
Prior art keywords
module
wiring
circuit component
substrate
component
Prior art date
Application number
PCT/JP2006/319937
Other languages
English (en)
French (fr)
Inventor
Masato Nomura
Tsutomu Ieki
Original Assignee
Murata Manufacturing Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co., Ltd. filed Critical Murata Manufacturing Co., Ltd.
Priority to JP2007509813A priority Critical patent/JPWO2007072616A1/ja
Priority to EP06811275A priority patent/EP1965615A4/en
Priority to US11/696,919 priority patent/US20070170582A1/en
Publication of WO2007072616A1 publication Critical patent/WO2007072616A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/045—Hierarchy auxiliary PCB, i.e. more than two levels of hierarchy for daughter PCBs are important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Combinations Of Printed Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

【課題】コスト低減が可能で、歩留り向上を達成できる部品内蔵モジュールを提供する。 【解決手段】部品内蔵モジュールＡは、上面に第１の配線２を有するモジュール基板１と、モジュール基板の第１の配線上に実装された第１の回路部品７と、第１の回路部品が実装された箇所以外のモジュール基板の第１の配線上に実装され、モジュール基板より小面積のサブモジュール基板１０と、サブモジュール基板の上面の第２の配線１１に実装された第２の回路部品１５と、モジュール基板の上面全面に、第１の回路部品、第２の回路部品およびサブモジュール基板を包み込むように形成された絶縁樹脂層２０とを備える。サブモジュール基板１０としてモジュール基板１より配線精度の高い基板を使用することで、サブモジュール基板上に集積回路素子１５ａを搭載でき、信頼性が高く安価な部品内蔵モジュールを得る。

Description

明 細 書
部品内蔵モジュールおよびその製造方法
技術分野
[0001] 本発明は、複数の回路部品を内蔵した部品内蔵モジュールおよびその製造方法に 関するものである。
背景技術
[0002] 従来、携帯電話、自動車電話などの無線機器やその他の各種通信機器に、回路部 品を絶縁榭脂層に埋設する部品内蔵基板を用いた部品内蔵モジュールが用いられ ている。この種の部品内蔵モジュールとして、特許文献 1には、セラミック多層基板よ りなるモジュール基板上に複数の回路部品を搭載し、モジュール基板の上面全面に 回路部品を包み込むように絶縁榭脂層を形成したモジュールが提案されて ヽる。
[0003] ところで、モジュール基板上に搭載される回路部品には、半導体集積回路のような集 積回路素子のほか、フィルタ、コンデンサのような周辺受動部品も含まれる。一般に、 集積回路素子は非常に入出力端子が多ぐこれら端子が狭ピッチで配置されている ため、外部の回路と接続するために、集積回路素子を搭載する基板には多数のラン ドゃ配線を精度よく形成しておく必要がある。一方、フィルタ等の受動部品は、端子 数が少ないため、それを搭載する基板のランドや配線の寸法精度は集積回路素子を 搭載する基板に比べて低くて済む。
[0004] 1枚のモジュール基板に集積回路素子と受動部品とを共に搭載した部品内蔵モジュ ールの場合、モジュール基板に形成されるランドや配線の寸法精度は集積回路素子 に対応した精度が求められる。そのため、ランドや配線を高い精度で形成したモジュ ール基板を準備する必要があり、コスト上昇の原因になるという問題があった。
[0005] また、 BGA (Ball Grid Array)や WLP (Wafer Level Package)など多ピン、狭ピッチの 集積回路素子をモジュール基板に搭載する場合、フリップチップ実装することが多!ヽ 。この場合、実装状態 (接続状態）が正常であるかどうかを確認しにくぐモジュール 完成後に検査によって接続不良が発見される可能性が高ぐ歩留り低下の原因にな るという問題がある。 特許文献 1 :特開 2003— 188538号公報
発明の開示
発明が解決しょうとする課題
[0006] そこで、本発明の好ましい実施形態の目的は、コスト低減が可能で、歩留り向上を達 成でき、信頼性の高い部品内蔵モジュールおよびその製造方法を提供することにあ る。
課題を解決するための手段
[0007] 本発明の好ましい第 1の実施形態に力かる部品内蔵モジュールは、上面に第 1の配 線を有するモジュール基板と、上記モジュール基板の第 1の配線上に実装された第 1の回路部品と、上記モジュール基板より小面積に形成され、上記第 1の回路部品が 実装された箇所以外のモジュール基板の第 1の配線上に実装され、上面に第 2の配 線を有するサブモジュール基板と、上記サブモジュール基板の第 2の配線上に実装 された第 2の回路部品と、上記モジュール基板の上面全面に、上記第 1の回路部品 、上記第 2の回路部品および上記サブモジュール基板を包み込むように形成された 絶縁榭脂層と、を備えたことを特徴とする。
[0008] 本発明の好ましい第 2の実施形態に力かる部品内蔵モジュールは、絶縁榭脂層と、 上記絶縁榭脂層の下面に設けられた第 1の配線と、上記第 1の配線上に実装され、 上記絶縁榭脂層に埋設された第 1の回路部品と、上記絶縁榭脂層より小面積に形成 され、上記第 1の回路部品が埋設された箇所以外の上記絶縁榭脂層に埋設され、上 面に第 2の配線を有するサブモジュール基板と、上記サブモジュール基板の第 2の 配線上に実装され、上記絶縁榭脂層に埋設された第 2の回路部品と、を備えたことを 特徴とする。
[0009] 本発明の好ましい第 1の実施形態に力かる部品内蔵モジュールの製造方法として、 上面に第 1の配線が形成されたモジュール基板を準備する工程と、上記モジュール 基板の第 1の配線上に第 1の回路部品を実装する工程と、上記モジュール基板より 小面積に形成され、上面に第 2の配線を有するサブモジュール基板を準備する工程 と、上記第 2の配線上に第 2の回路部品を実装する工程と、上記モジュール基板の 第 1の回路部品を実装する箇所以外のモジュール基板の第 1の配線上に、上記第 2 の回路部品を実装済みのサブモジュール基板を実装する工程と、上記モジュール基 板の上面全面に、上記第 1の回路部品、上記第 2の回路部品および上記サブモジュ ール基板を包み込むように絶縁榭脂層を形成する工程と、を含む方法を提案する。
[0010] 本発明の好ましい第 2の実施形態に力かる部品内蔵モジュールの製造方法として、 支持板上に第 1の配線を形成する工程と、上記第 1の配線上に第 1の回路部品を実 装する工程と、上面に第 2の配線を有するサブモジュール基板を準備する工程と、上 記第 2の配線上に第 2の回路部品を実装する工程と、上記第 1の回路部品を実装す る箇所以外の上記支持板上に、上記第 2の回路部品を実装済みのサブモジュール 基板を配置する工程と、上記支持板の上面に、上記第 1の回路部品、上記第 2の回 路部品および上記サブモジュール基板を包み込むように絶縁榭脂層を形成するェ 程と、上記絶縁榭脂層の硬化後に上記支持板から上記絶縁榭脂層を剥離する工程 と、を含む方法を提案する。
[0011] ここで、本発明の好ましい第 1の実施形態に力かる部品内蔵モジュールについて説 明する。モジュール基板の上面の第 1の配線上に第 1の回路部品を実装し、第 1の回 路部品が実装された箇所以外のモジュール基板の第 1の配線上にサブモジュール 基板を実装する。このサブモジュール基板はモジュール基板より小面積であり、その 上面に第 2の配線が設けられている。そして、サブモジュール基板の第 2の配線上に は第 2の回路部品が実装されている。モジュール基板の上面全面に、第 1、第 2の回 路部品、およびサブモジュール基板を包み込むように絶縁榭脂層を形成することで、 部品内蔵モジュールが構成される。なお、第 1および第 2の配線とは、回路部品を実 装するためのランドと、ランド同士を相互に接続し、あるいはランドと他の電極とを接 続するための配線とを含むものである。
[0012] 絶縁榭脂層の形成方法としては、例えば Bステージ（半硬化)状態の絶縁榭脂層をモ ジュール基板上に圧着し、硬化させてもよいし、モジュール基板上に絶縁榭脂をモ 一ルドし、硬化させてもよい。そのほか、絶縁榭脂層の形成方法は任意である。絶縁 榭脂層を形成することで、モジュール基板とサブモジュール基板との固定、モジユー ル基板と第 1の回路部品との固定、サブモジュール基板と第 2の回路部品との固定が 確実になり、回路部品間の絶縁性も向上する。 [0013] 例えば、第 1の回路部品がフィルタやコンデンサのような端子数の少な 、個別部品で 、第 2の回路部品が端子数の多い集積回路素子の場合、第 2の回路部品を搭載する サブモジュール基板として配線精度の高 、基板 (例えば多層基板など)を用い、第 1 の回路部品を搭載するモジュール基板としては比較的配線精度の低い基板 (例えば 単層基板など）を用いることができる。配線精度の高 、基板は配線精度の低 、基板 に比べて単位面積当たりの単価が高い。そのため、モジュール基板として安価な基 板を用いることができ、一方サブモジュール基板の単位面積当たりの価格は高くなる 力 サブモジュール基板の面積がモジュール基板より小さいので、全体としてコスト低 減を実現できる。
[0014] サブモジュール基板の下面にはモジュール基板の第 1の配線と接続される端子電極 が設けられるが、サブモジュール基板の内部で適切な配線接続を行うことで、端子電 極の数をサブモジュール基板の上面に実装される集積回路素子の端子数に比べて 減らしたり、端子電極の間隔^^積回路素子の端子の間隔より広げることが可能であ る。そのため、比較的配線精度の低いモジュール基板の上に、配線精度の高いサブ モジュール基板を実装できる。
[0015] サブモジュール基板に搭載される第 2の回路部品がフリップチップ実装される集積回 路素子である場合、その搭載状態 (接続状態)を確認しにくぐモジュール完成後に 検査によって不良品が発見されることがあり、歩留り低下の原因になる。これに対し、 本発明では、第 2の回路部品をサブモジュール基板に搭載しているため、サブモジュ ール基板の段階で第 2の回路部品の接続状態を検査でき、修復も可能であり、歩留 り低下を抑制できる。
[0016] 第 1の回路部品が第 2の回路部品より背丈の高い回路部品を含む場合に、本発明は 効果的である。近年、携帯機器等に用いられる半導体集積回路のパッケージは、従 来のモールドパッケージではなぐシリコンウェハーに直接パンピングしたフリツプチ ップ構造や再配線後に半田バンプを取り付けたウェハレベルパッケージ等、小型'低 背化が進んでいる。このような集積回路素子に比べて、フィルタやコンデンサ等の周 辺受動部品の方が背が高くなる場合が多い。そこで、背の低い第 2の回路部品をサ ブモジュール基板上に搭載し、背の高い第 1の回路部品をモジュール基板上に搭載 することで、第 1の回路部品の高さと、サブモジュール基板と第 2の回路部品の高さの 合計とを平均化でき、モジュールの薄型化を実現することができる。
[0017] サブモジュール基板を間隔をあけて複数個配置し、サブモジュール基板が配置され た部位の中間位置に第 1の回路部品を配置してもよい。この場合には、両側にサブ モジュール基板が配置されるので、基板の反りと衝撃に対する強度を改善することが できる。
[0018] 絶縁榭脂層の上面にシールド層を設け、第 1の配線または第 2の配線がグランド電極 を含み、シールド層とグランド電極とを接続するビア導体を絶縁榭脂層に形成するの がよい。この場合には、シールド性に優れた部品内蔵モジュールを実現できる。
[0019] 本発明の好ましい第 2の実施形態に力かる部品内蔵モジュールでは、第 1の実施形 態に力かる部品内蔵モジュールと異なり、モジュール基板を備えておらず、絶縁榭脂 層自体が基板層としての役割を有する。絶縁榭脂層の下面には第 1の配線が形成さ れ、第 1の配線上に実装された第 1の回路部品は絶縁榭脂層に埋設される。第 1の 回路部品が埋設された箇所以外の絶縁榭脂層には、絶縁榭脂層より小面積のサブ モジュール基板が埋設される。サブモジュール基板の上面の第 2の配線には第 2の 回路部品が実装され、この第 2の回路部品も絶縁榭脂層に埋設される。上記部品内 蔵モジュールでは、モジュール基板を備えていないので、さらに薄型に構成できる。 その反面、モジュールの機械的強度が不十分になる可能性があるが、内蔵されるサ ブモジュール基板が絶縁榭脂層を補強する役割を果たすので、反りなどの発生を防 止できる。
発明の好ましい実施形態の効果
[0020] 以上のように、本発明に係る部品内蔵モジュールによれば、モジュール基板の上に 第 1の回路部品と第 2の回路部品を実装したサブモジュール基板とを搭載するように したので、第 1の回路部品と第 2の回路部品とをそれぞれの配線精度に応じた最適 な基板に搭載することができる。特に、第 2の回路部品として集積回路素子を用いた 場合、サブモジュール基板として配線精度の高い基板を使用することで、信頼性の 高 、モジュールを実現でき、かつモジュール基板全体を配線精度の高 、基板とした 場合に比べて、コスト低減を図ることができる。また、第 2の回路部品をサブモジユー ル基板に実装した段階で検査を実施できるので、モジュール完成後に検査を実施す る場合に比べて歩留りを改善できる。
発明を実施するための最良の形態
[0021] 以下に、本発明の実施の形態を、実施例を参照して説明する。
実施例 1
[0022] 図 1〜図 3は本発明にかかる部品内蔵モジュールの第 1実施例を示す。図 1は断面 図、図 2は絶縁榭脂層を除外した平面図、図 3は製造工程断面図である。
[0023] 部品内蔵モジュール Aは、榭脂基板などの絶縁性基板よりなるモジュール基板 1を備 えている。図 1に示すように、モジュール基板 1の上面には複数の配線電極 2が形成 されており、ビア導体 3を介して下面のシールド電極 4および端子電極 5と接続されて いる。ここでは、モジュール基板 1として単層構造の基板を示した力 多層基板を用 いてもよい。シールド電極 4はモジュール基板 1の下面中央部に形成されており、端 子電極 5はシールド電極 4を取り囲むように複数個環状に配列されている。シールド 電極 4ははんだレジスト膜 6によって覆われている。モジュール基板 1の上面の配線 電極 2に対して、フィルタやコンデンサのような個別受動部品よりなる第 1回路部品 7 が実装されている。第 1回路部品 7には、後述する第 2回路部品 15より背丈の高い部 品が含まれている。
[0024] 第 1回路部品 7が実装された領域以外のモジュール基板 1上に、サブモジュール A1 が搭載されている。サブモジュール A1は、モジュール基板 1より小面積のサブモジュ ール基板 10とその上面に搭載された第 2回路部品 15とで構成されている。サブモジ ユール基板 10は多層基板、例えば榭脂多層基板やセラミック多層基板よりなる。サ ブモジュール基板 10の上面には複数の配線電極 11が形成されており、これら配線 電極 11はビア導体 12を介して内部電極 13および下面の端子電極 14に接続されて いる（図 3の (a)参照)。配線電極 11には、集積回路素子 15aや個別受動部品 15bな どよりなる第 2回路部品 15が実装されている。ここでは、集積回路素子 15a以外に個 別受動部品 15bを実装したが、集積回路素子 15aのみを実装してもよい。集積回路 素子 15aは下面に多数の端子を有する素子であり、配線電極 11に対してフリツプチ ップ実装されて 、る。サブモジュール基板 10の内部で適切な配線接続を行うこで、 下面の端子電極 14は上面の配線電極 11のランド部より個数が少なぐあるいは電極 間隔が広く形成されている。サブモジュール基板 10の端子電極 14は、はんだボー ル、はんだペースト、導電性接着剤などを用いて、モジュール基板 1の配線電極 2に 実装されている。
[0025] 上記のように、サブモジュール基板 10に集積回路素子 15aを搭載し、モジュール基 板 1に個別受動部品 7を搭載する関係で、サブモジュール基板 10はモジュール基板 1に比べて配線精度の高い基板が用いられている。すなわち、サブモジュール基板 1 0はモジュール基板 1に比べて厳 、設計ルールに基づ 、て製造された基板である 。そのため、サブモジュール基板 10の単位面積当たりの単価はモジュール基板 1に 比べて高いが、モジュール基板 1より小形であるため、モジュール基板 1全体を配線 精度の高い基板で構成する場合に比べてコストを低減できる。
[0026] サブモジュール基板 10として、熱膨張係数が集積回路素子 15aと近い材料を使用し 、モジュール基板 1として、熱膨張係数がサブモジュール基板 10と部品内蔵モジュ ール Aを搭載すべきマザ一ボードの熱膨張係数との中間となる材料を使用するのが 望ましい。この場合には、集積回路素子 15aとマザ一ボードの熱膨張係数の違いを、 モジュール基板 1とサブモジュール基板 10を用いて緩和することができ、温度変化に 伴う電極 (端子)の剥離といった不具合を解消できる。なお、後述する絶縁榭脂層 20 もモジュール基板 1と同様に中間的な熱膨張係数を有する材料を使用するのが望ま しい。
[0027] モジュール基板 1の上面全面には絶縁榭脂層 20が形成され、第 1回路部品 7、第 2 回路部品 15およびサブモジュール基板 10が絶縁榭脂層 20の中に埋設されて 、る。 図 2では、サブモジュール基板 10の 1つの側面が絶縁榭脂層 20の側面力も露出し ているが、露出していなくてもよい。絶縁榭脂層 20は、例えば熱硬化性榭脂または 熱硬化性榭脂と無機フィラーとの混合物よりなる榭脂組成物であり、モジュール基板 1とサブモジュール基板 10、モジュール基板 1と第 1回路部品 7、サブモジュール基 板 10と第 2回路部品 15のそれぞれの固定強度を高め、かつ部品間の絶縁性を高め る機能を有する。絶縁榭脂層 20の上面には銅箔などよりなるシールド層 21が形成さ れて 、る。モジュール基板 1の配線電極 2とサブモジュール基板 10の配線電極 11に は、グランド電極 2a, 11aが含まれており、これらグランド電極 2a, 11aは絶縁榭脂層 20に形成されたビア導体 22を介してシールド層 21と接続されている。なお、グランド 電極 2a, 11aはそれぞれビア導体 3, 12を介してモジュール基板 1の下面の端子電 極 (グランド用） 5と接続されている。そのため、シールド層 21を確実にグランド電位に 接続できる。
[0028] ここで、上記構成よりなる部品内蔵モジュールの製造方法の一例を、図 3を参照して 説明する。図 3の（a)は、モジュール基板 1とサブモジュール A1とを準備した状態を 示す。サブモジュール A1は、サブモジュール基板 10の上に第 2回路部品 15を予め 実装したものである。ここでは、子基板状態におけるモジュール基板 1を用いて説明 するが、実際には、モジュール基板 1は子基板を複数個集合した集合基板である。
[0029] 図 3の（b)は、モジュール基板 1上の配線電極 2に、サブモジュール A1を実装すると ともに、サブモジュール A1に隣接して第 1回路部品 7を実装した状態を示す。実装方 法は、リフローはんだ付けでもよいし、バンプを用いてフリップチップ実装してもよいし 、さらには導電性接着剤を用いて実装してもよい。第 1回路部品 7には第 2回路部品 15に比べて背丈の高い部品が含まれているので、第 1回路部品 7の高さと、サブモ ジュール A1の高さ（サブモジュール基板 10と第 2回路部品 15の高さの和）とが平均 化され、全体として低背化できる。なお、モジュール基板 1とサブモジュール基板 10と の間にできる隙間をアンダーフィル榭脂やはんだレジスト等によって別途埋めてもよ い。
[0030] 図 3の（c)は、モジュール基板 1の上面全面にサブモジュール A1および第 1回路部 品 7を包み込むように絶縁榭脂層 20を形成し、その上面にシールド層 21を形成した 状態を示す。絶縁榭脂層 20は集合基板状態のモジュール基板 1の全面に形成され る。絶縁榭脂層 20およびシールド層 21の形成方法としては、例えば Bステージ（半 硬化)状態の絶縁榭脂層 20を、その上面にシールド層 21となる銅箔を配してモジュ ール基板 1上に圧着し、硬化させてもよいし、モジュール基板 1上に絶縁榭脂をモー ルドし、硬化させた後で、絶縁榭脂層 20の上面にシールド層 21を無電解めつき等に よって形成してもよい。そのほか、絶縁榭脂層 20およびシールド層 21の形成方法は Cte 。 [0031] 図 3の（d)は、絶縁榭脂層 20に対して、モジュール基板 1の上面のグランド電極 2aお よびサブモジュール基板 10の上面のグランド電極 1 laに至る貫通穴を形成し、その 中に導電性接着剤などの導体を充填、硬化させることで、ビア導体 22を形成し、シー ルド層 21と接続した状態を示す。貫通穴は、パンチング、ドリル、レーザーなどによつ て形成される。なお、ビア導体 22は内部に導体を充填したものに限らず、貫通穴の 内面に電極膜を無電解めつき等によって形成し、シールド層 21と接続したスルーホ ールでもよい。
[0032] 図 3の（e)は、モジュール基板 1の下面中央部のシールド電極 4を覆うはんだレジスト 膜 6を形成した状態を示す。このはんだレジスト膜 6によって、部品内蔵モジュール A をマザ一ボードに実装したとき、シールド層 4がマザ一ボードのグランド電位以外の電 極などに接触するのを防止できる。その後、集合基板状態のモジュール基板 1およ び絶縁榭脂層 20を子基板に分割することにより、部品内蔵モジュール Aを得ることが できる。
[0033] 上記のように、多数の端子を有する集積回路素子 15aはサブモジュール基板 10上 にフリップチップ実装されるが、外観から実装状態 (接続状態)を確認することが困難 であるため、電気的に検査を行う必要がある。サブモジュール A1をモジュール基板 1 に実装した後で検査を行うことも可能であるが、もし不良が発見された場合には、モ ジュール全体を廃棄しなければならない。これに対し、図 3の製造方法では、集積回 路素子 15aをサブモジュール基板 10に予め搭載しておき、このサブモジュール A1を モジュール基板 1に搭載するようにして 、るので、サブモジュール A1の段階で集積 回路素子 15aの接続状態を検査することができる。具体的には、サブモジュール基 板 10の端子電極 14を利用して電気特性を測定すればよい。もし、この段階で不良 が発見されれば、集積回路素子 15aをサブモジュール基板 10から取り外し、再度実 装しなおすことも可能であり、歩留りを向上させることができる。
実施例 2
[0034] 図 4は部品内蔵モジュールの第 2実施例を示し、絶縁榭脂層を除外した平面図を示 す。第 1実施例との対応部分には同一符号を付して重複説明を省略する。
[0035] この部品内蔵モジュール Bでは、モジュール基板 1上に 2つのサブモジュール基板 1 Oa, 10bを間隔をあけて搭載し、両サブモジュール基板 10a, 10bの間のモジュール 基板 1上に、第 2回路部品 15より背丈の高い第 1回路部品 7aを搭載したものである。 一方のサブモジュール基板 10aの上には集積回路素子 15aと個別受動部品 15bとを 搭載するとともに、他方のサブモジュール基板 10bには個別受動部品 15bのみを搭 載してある。この例では、サブモジュール基板 10a, 10bの間のモジュール基板 1上 に、比較的背丈の低い第 1回路部品 7bも搭載されており、第 1回路部品 7bの一部は サブモジュール基板 10a, 10bの側面に形成された端子電極 16a, 16bと接続されて いる。このため、接続状態を容易に確認することができる。
[0036] この実施例では、 1枚のモジュール基板 1上に基板長手方向に 2つのサブモジユー ル基板 10a, 10bが搭載されているので、モジュール基板 1の長手方向の両端部の ノ《ランスが取れ、モジュール基板 1の反りを低減することができる。なお、上記実施例 では、一方のサブモジュール基板 10aにのみ集積回路素子 15aを搭載したが、両方 のサブモジュール基板 10a, 10bに集積回路素子を搭載してもよい。
実施例 3
[0037] 図 5は部品内蔵モジュールの第 3実施例を示す。第 1実施例との対応部分には同一 符号を付して重複説明を省略する。この部品内蔵モジュール Cでは、サブモジユー ル基板 10の側面に端子電極 17を形成し、この端子電極 17と第 1回路部品 7とをは んだまたは導電性接着剤を用いて接続したものである。この場合には、外観観察に よって接続状態を確認できるため、導通不良を低減することが可能である。また、サ ブモジュール基板 10の下面に形成される端子電極 14の間にはんだレジスト膜 18を 設けることで、電極間の短絡やはんだ流れを抑制することができる。
[0038] なお、サブモジュール基板 10の他の端子電極 14も、端子電極 17と同様にサブモジ ユール基板 10の下面力も側面に回り込むように形成することで、モジュール基板 1と の接続状態を確認しやすくすることもできる。
実施例 4
[0039] 図 6,図 7は部品内蔵モジュールの第 4実施例を示す。第 1実施例との対応部分には 同一符号を付して重複説明を省略する。この実施例の部品内蔵モジュール Dは、第 1実施例におけるモジュール基板 1を省略し、絶縁榭脂層 20が基板本体を構成した ものである。すなわち、絶縁榭脂層 20の下面に配線電極 2を形成し、その上に第 1回 路部品 7を実装するとともに、サブモジュール A1を実装してある。サブモジュール A1 は、第 1実施例と同様に、サブモジュール基板 10の上に第 2回路部品 15を搭載した ものである。部品内蔵モジュール Dの下面に露出した配線電極 2がマザ一ボード等と の接続用端子電極となる。
[0040] この実施例では、モジュール基板 1を有しないので、全体として薄型の部品内蔵モジ ユール Dを得ることができる。なお、モジュール基板 1を有しない関係で機械的強度 が低下する恐れがあるが、絶縁榭脂層 20の中に埋設されたサブモジュール基板 10 が補強材の役割を果たすので、反りや橈みを防止できる。
[0041] なお、この例ではサブモジュール基板 10の全ての端子電極 14を配線電極 2上に実 装したが、その一部を配線電極 2上に実装して、サブモジュール基板 10の下面に形 成された端子電極 14の残りを絶縁榭脂層 20の下面に露出させ、サブモジュール基 板 10の下側の配線電極 2を部分的に省略してもよい。
[0042] 上記部品内蔵モジュール Dの製造方法を図 7に示す。なお、図 7では単一のモジュ ールの製造工程について説明するが、実際には集合基板状態で作製し、最終的に 子基板に分割する。
[0043] 図 7の（a)は、上面に配線電極 2を金属箔をパターユングすることにより形成した支持 板 30と、サブモジュール A1と、第 1回路部品 7とを準備した状態を示す。
[0044] 図 7の（b)は、支持板 30上の配線電極 2に、サブモジュール A1を実装するとともに、 第 1回路部品 7を実装した状態を示す。実装方法は、リフローはんだ付けでもよいし、 バンプを用いてフリップチップ実装してもよいし、さらには導電性接着剤を用いて実 装してちょい。
[0045] 図 7の（c)は、支持板 30の上面全面にサブモジュール A1および第 1回路部品 7を包 み込むように絶縁榭脂層 20を形成し、その上面にシールド層 21を形成した状態を示 す。具体的には、 Bステージ（半硬化)状態の絶縁榭脂層 20を、その上面にシールド 層 21となる銅箔を配して支持板 30上に圧着し、硬化させる。
[0046] 図 7の（d)は、絶縁榭脂層 20に対して、支持板 30の上面のグランド電極 2aおよびサ ブモジュール基板 10の上面のグランド電極 1 laに至る貫通穴を形成し、その中に導 電性接着剤などを充填、硬化させることで、ビア導体 22を形成し、シールド層 21と接 続した状態を示す。
[0047] 図 7の（e)は、硬化済みの絶縁榭脂層 20を支持板 30から剥離した状態を示す。これ により、部品内蔵モジュール Dが完成する。
図面の簡単な説明
[0048] [図 1]本発明にかかる部品内蔵モジュールの第 1実施例の断面図である。
[図 2]図 1の部品内蔵モジュールの絶縁榭脂層を除外した平面図である。
[図 3]図 1に示す部品内蔵モジュールの製造工程を示す断面図である。
[図 4]本発明にかかる部品内蔵モジュールの第 2実施例の絶縁榭脂層を除外した平 面図である。
[図 5]本発明にかかる部品内蔵モジュールの第 3実施例の断面図である。
[図 6]本発明にかかる部品内蔵モジュールの第 4実施例の断面図である。
[図 7]図 6に示す部品内蔵モジュールの製造工程を示す断面図である。
符号の説明
A〜D 部品内蔵モジュール
A1 サブモジユーノレ
1 モジュール基板
2 配線電極 (第 1配線）
3 ビア導体
4 シールド電極
5 端子電極
7 第 1回路部品
10 サブモジュール基板
11 配線電極 (第 2配線）
12 ビア導体
13 内部導体
14 端子電極
15 第 2回路部品 a 集積回路素子b 個別受動部品 絶縁榭脂層 シールド層 ビア導体 支持板

Claims

請求の範囲
[1] 上面に第 1の配線を有するモジュール基板と、
上記モジュール基板の第 1の配線上に実装された第 1の回路部品と、
上記モジュール基板より小面積に形成され、上記第 1の回路部品が実装された箇所 以外のモジュール基板の第 1の配線上に実装され、上面に第 2の配線を有するサブ モジュール基板と、
上記サブモジュール基板の第 2の配線上に実装された第 2の回路部品と、 上記モジュール基板の上面全面に、上記第 1の回路部品、上記第 2の回路部品およ び上記サブモジュール基板を包み込むように形成された絶縁榭脂層と、を備えたこと を特徴とする部品内蔵モジュール。
[2] 絶縁樹脂層と、
上記絶縁榭脂層の下面に設けられた第 1の配線と、
上記第 1の配線上に実装され、上記絶縁榭脂層に埋設された第 1の回路部品と、 上記絶縁榭脂層より小面積に形成され、上記第 1の回路部品が埋設された箇所以外 の上記絶縁榭脂層に埋設され、上面に第 2の配線を有するサブモジュール基板と、 上記サブモジュール基板の第 2の配線上に実装され、上記絶縁榭脂層に埋設され た第 2の回路部品と、を備えたことを特徴とする部品内蔵モジュール。
[3] 上記第 2の回路部品は多数の端子を持つ集積回路素子を含み、
上記集積回路素子の各端子は上記サブモジュール基板の第 2の配線とそれぞれ接 続固定されており、
上記サブモジュール基板の下面には、上記第 1の配線と接続固定される端子電極が 形成されていることを特徴とする請求項 1または 2に記載の部品内蔵モジュール。
[4] 上記第 1の回路部品は、上記集積回路素子より端子数の少ない個別回路部品であ ることを特徴とする請求項 3に記載の部品内蔵モジュール。
[5] 上記第 1の回路部品は、上記第 2の回路部品より背丈の高い回路部品を含むことを 特徴とする請求項 1ないし 4のいずれか 1項に記載の部品内蔵モジュール。
[6] 上記サブモジュール基板は間隔をあけて複数個配置されており、
上記サブモジュール基板が配置された部位の中間位置に上記第 1の回路部品が配 置されていることを特徴とする請求項 1ないし 5のいずれか 1項に記載の部品内蔵モ ジュール。
[7] 上記絶縁榭脂層の上面にシールド層が設けられており、
上記第 1の配線または上記第 2の配線はグランド電極を含み、
上記シールド層と上記グランド電極とを接続するビア導体が上記絶縁榭脂層に形成 されていることを特徴とする請求項 1ないし 6のいずれか 1項に記載の部品内蔵モジ ユーノレ o
[8] 上面に第 1の配線が形成されたモジュール基板を準備する工程と、
上記モジュール基板の第 1の配線上に第 1の回路部品を実装する工程と、 上記モジュール基板より小面積に形成され、上面に第 2の配線を有するサブモジュ ール基板を準備する工程と、
上記第 2の配線上に第 2の回路部品を実装する工程と、
上記モジュール基板の第 1の回路部品を実装する箇所以外のモジュール基板の第 1 の配線上に、上記第 2の回路部品を実装済みのサブモジュール基板を実装するェ 程と、
上記モジュール基板の上面全面に、上記第 1の回路部品、上記第 2の回路部品およ び上記サブモジュール基板を包み込むように絶縁榭脂層を形成する工程と、を含む 部品内蔵モジュールの製造方法。
[9] 支持板上に第 1の配線を形成する工程と、
上記第 1の配線上に第 1の回路部品を実装する工程と、
上面に第 2の配線を有するサブモジュール基板を準備する工程と、
上記第 2の配線上に第 2の回路部品を実装する工程と、
上記第 1の回路部品を実装する箇所以外の上記支持板上に、上記第 2の回路部品 を実装済みのサブモジュール基板を配置する工程と、
上記支持板の上面に、上記第 1の回路部品、上記第 2の回路部品および上記サブ モジュール基板を包み込むように絶縁榭脂層を形成する工程と、
上記絶縁榭脂層の硬化後に上記支持板から上記絶縁榭脂層を剥離する工程と、を 含む部品内蔵モジュールの製造方法。
PCT/JP2006/319937 2005-12-22 2006-10-05 部品内蔵モジュールおよびその製造方法 WO2007072616A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007509813A JPWO2007072616A1 (ja) 2005-12-22 2006-10-05 部品内蔵モジュールおよびその製造方法
EP06811275A EP1965615A4 (en) 2005-12-22 2006-10-05 MODULE HAVING AN INTEGRATED COMPONENT AND METHOD FOR MANUFACTURING SUCH A MODULE
US11/696,919 US20070170582A1 (en) 2005-12-22 2007-04-05 Component-containing module and method for producing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005369685 2005-12-22
JP2005-369685 2005-12-22

Publications (1)

Publication Number Publication Date
WO2007072616A1 true WO2007072616A1 (ja) 2007-06-28

Family

ID=38188399

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/319937 WO2007072616A1 (ja) 2005-12-22 2006-10-05 部品内蔵モジュールおよびその製造方法

Country Status (6)

Country Link
US (1) US20070170582A1 (ja)
EP (1) EP1965615A4 (ja)
JP (1) JPWO2007072616A1 (ja)
KR (2) KR100901985B1 (ja)
CN (1) CN101080958A (ja)
WO (1) WO2007072616A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8072769B2 (en) 2007-05-02 2011-12-06 Murata Manufacturing Co., Ltd. Component-embedded module and manufacturing method thereof
JP5454681B2 (ja) * 2010-05-26 2014-03-26 株式会社村田製作所 モジュール基板およびその製造方法
JP2014086617A (ja) * 2012-10-25 2014-05-12 Murata Mfg Co Ltd 部品内蔵基板およびその製造方法
JP6202177B1 (ja) * 2016-01-21 2017-09-27 東洋インキＳｃホールディングス株式会社 電磁波シールドシートおよびプリント配線板
WO2022080360A1 (ja) * 2020-10-16 2022-04-21 株式会社村田製作所 電子部品モジュール、サブモジュールおよびその製造方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009038111A (ja) * 2007-07-31 2009-02-19 Toshiba Corp 半導体パッケージ、プリント配線板構造および電子機器
TWI360207B (en) 2007-10-22 2012-03-11 Advanced Semiconductor Eng Chip package structure and method of manufacturing
JP2009260272A (ja) * 2008-03-25 2009-11-05 Panasonic Corp 基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法
US20100020518A1 (en) * 2008-07-28 2010-01-28 Anadigics, Inc. RF shielding arrangement for semiconductor packages
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
JP5468940B2 (ja) * 2010-03-03 2014-04-09 セイコーインスツル株式会社 パッケージの製造方法
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
EP2560466A4 (en) * 2010-04-15 2015-05-06 Furukawa Electric Co Ltd BOARD AND METHOD FOR PRODUCING A BOARD
KR101147343B1 (ko) 2010-05-28 2012-05-22 엘지이노텍 주식회사 복수의 소자가 내장된 집적 인쇄회로기판 및 그 제조 방법
KR101118817B1 (ko) 2010-07-05 2012-03-12 삼성전기주식회사 다층 임베디드 인쇄회로기판 및 이의 제조 방법
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
JP2012151353A (ja) * 2011-01-20 2012-08-09 Sharp Corp 半導体モジュール
KR101175901B1 (ko) 2011-10-25 2012-08-23 삼성전기주식회사 다층 임베디드 인쇄회로기판 및 이의 제조 방법
US9030841B2 (en) * 2012-02-23 2015-05-12 Apple Inc. Low profile, space efficient circuit shields
US9300254B2 (en) 2014-06-26 2016-03-29 Freescale Semiconductor Inc. Radio frequency devices with surface-mountable capacitors for decoupling and methods thereof
DE102016217452A1 (de) * 2016-09-13 2017-10-26 Hahn-Schickard-Gesellschaft für angewandte Forschung e.V. Verfahren zur Herstellung eines Schaltungsträgers und einer elektrischen Schaltung
US20180374798A1 (en) 2017-06-24 2018-12-27 Amkor Technology, Inc. Semiconductor device having emi shielding structure and related methods
CN107613640B (zh) * 2017-08-16 2020-03-17 福建联迪商用设备有限公司 一种表面贴装方法和印刷电路板组件
CN109727928B (zh) * 2017-10-30 2021-02-26 长鑫存储技术有限公司 具有电磁干扰屏蔽的半导体封装结构及制造方法
US11031373B2 (en) * 2019-03-29 2021-06-08 International Business Machines Corporation Spacer for die-to-die communication in an integrated circuit
US11362036B2 (en) * 2020-01-06 2022-06-14 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6375069U (ja) * 1986-11-04 1988-05-19
JPH04304693A (ja) * 1991-04-01 1992-10-28 Matsushita Electric Ind Co Ltd チップ実装体と複合チップ実装体
JPH05136558A (ja) 1991-11-11 1993-06-01 Fujitsu Ltd プリント板ユニツトの実装方法
DE4141775A1 (de) 1991-12-18 1993-06-24 Manfred Band Verfahren zur herstellung einer elektronischen schaltung
JP2001177043A (ja) * 1999-12-15 2001-06-29 Matsushita Electric Ind Co Ltd 電子モジュール
JP2002290051A (ja) * 2001-01-19 2002-10-04 Matsushita Electric Ind Co Ltd 部品内蔵モジュールとその製造方法
EP1311072A1 (en) 2000-08-17 2003-05-14 Hitachi, Ltd. Transmitter and receiver module
JP2003188538A (ja) 2001-12-18 2003-07-04 Murata Mfg Co Ltd 多層基板、および多層モジュール

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0744320B2 (ja) * 1989-10-20 1995-05-15 松下電器産業株式会社 樹脂回路基板及びその製造方法
JP2570637B2 (ja) * 1994-11-28 1997-01-08 日本電気株式会社 Ｍｃｍキャリア
JPH08191128A (ja) * 1995-01-09 1996-07-23 Hitachi Ltd 電子装置
TW511415B (en) * 2001-01-19 2002-11-21 Matsushita Electric Ind Co Ltd Component built-in module and its manufacturing method
JP4096302B2 (ja) * 2002-12-16 2008-06-04 ソニー株式会社 磁気メモリ装置
EP1631137A4 (en) * 2004-03-30 2009-05-27 Panasonic Corp MODULAR COMPONENT AND METHOD FOR MANUFACTURING THE SAME
US7042398B2 (en) * 2004-06-23 2006-05-09 Industrial Technology Research Institute Apparatus of antenna with heat slug and its fabricating process

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6375069U (ja) * 1986-11-04 1988-05-19
JPH04304693A (ja) * 1991-04-01 1992-10-28 Matsushita Electric Ind Co Ltd チップ実装体と複合チップ実装体
JPH05136558A (ja) 1991-11-11 1993-06-01 Fujitsu Ltd プリント板ユニツトの実装方法
DE4141775A1 (de) 1991-12-18 1993-06-24 Manfred Band Verfahren zur herstellung einer elektronischen schaltung
JP2001177043A (ja) * 1999-12-15 2001-06-29 Matsushita Electric Ind Co Ltd 電子モジュール
EP1311072A1 (en) 2000-08-17 2003-05-14 Hitachi, Ltd. Transmitter and receiver module
JP2002290051A (ja) * 2001-01-19 2002-10-04 Matsushita Electric Ind Co Ltd 部品内蔵モジュールとその製造方法
JP2003188538A (ja) 2001-12-18 2003-07-04 Murata Mfg Co Ltd 多層基板、および多層モジュール

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1965615A4 *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8072769B2 (en) 2007-05-02 2011-12-06 Murata Manufacturing Co., Ltd. Component-embedded module and manufacturing method thereof
JP5454681B2 (ja) * 2010-05-26 2014-03-26 株式会社村田製作所 モジュール基板およびその製造方法
US9674970B2 (en) 2010-05-26 2017-06-06 Murata Manufacturing Co., Ltd. Module board and manufacturing method thereof
JP2014086617A (ja) * 2012-10-25 2014-05-12 Murata Mfg Co Ltd 部品内蔵基板およびその製造方法
JP6202177B1 (ja) * 2016-01-21 2017-09-27 東洋インキＳｃホールディングス株式会社 電磁波シールドシートおよびプリント配線板
JP2018061011A (ja) * 2016-01-21 2018-04-12 東洋インキＳｃホールディングス株式会社 電磁波シールドシートおよびプリント配線板
JP2018060987A (ja) * 2016-01-21 2018-04-12 東洋インキＳｃホールディングス株式会社 電磁波シールドシートおよびプリント配線板
WO2022080360A1 (ja) * 2020-10-16 2022-04-21 株式会社村田製作所 電子部品モジュール、サブモジュールおよびその製造方法

Also Published As

Publication number Publication date
KR20070100239A (ko) 2007-10-10
JPWO2007072616A1 (ja) 2009-05-28
EP1965615A1 (en) 2008-09-03
KR20080064203A (ko) 2008-07-08
CN101080958A (zh) 2007-11-28
KR100901985B1 (ko) 2009-06-08
EP1965615A4 (en) 2009-11-11
KR100877292B1 (ko) 2009-01-07
US20070170582A1 (en) 2007-07-26

Similar Documents

Publication Publication Date Title
KR100877292B1 (ko) 부품 내장 모듈의 제조방법
JP4424449B2 (ja) 部品内蔵モジュール及びその製造方法
US6765288B2 (en) Microelectronic adaptors, assemblies and methods
US9716075B2 (en) Semiconductor chip assembly and method for making same
KR100551607B1 (ko) 반도체 패키지
US7901986B2 (en) Wiring substrate, manufacturing method thereof, and semiconductor device
EP2798675B1 (en) Method for a substrate core layer
KR101695846B1 (ko) 적층형 반도체 패키지
US8123965B2 (en) Interconnect structure with stress buffering ability and the manufacturing method thereof
US20090290317A1 (en) Printed circuit board, method of fabricating printed circuit board, and semiconductor device
US7450395B2 (en) Circuit module and circuit device including circuit module
JP2002252303A (ja) 成型チップ・スケール・パッケージにおけるフリップ・チップ半導体装置および組み立て方法
US7807510B2 (en) Method of manufacturing chip integrated substrate
KR20130129100A (ko) 반도체 장치 및 그 제조 방법
JP2007281129A (ja) 積層型半導体装置
WO2006100738A1 (ja) 半導体装置及びその製造方法
KR20030085449A (ko) 개량된 플립 칩 패키지
JP4593444B2 (ja) 電子部品実装構造体の製造方法
US11804382B2 (en) Method of forming package substrate with partially recessed capacitor
JP5171720B2 (ja) 半導体装置
KR100924705B1 (ko) 반도체 장치
KR20090001250A (ko) 반도체 패키지 및 반도체 패키지의 접속 단자 형성 방법
JP2003243572A (ja) 半導体装置
KR20100041373A (ko) 반도체 패키지 및 그의 제조방법

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 2007509813

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 2006811275

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 11696919

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 200680000998.9

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 1020077010489

Country of ref document: KR

121 Ep: the epo has been informed by wipo that ep was designated in this application
NENP Non-entry into the national phase

Ref country code: DE