WO2007017980A1 - 電子部品の製造方法及び電子部品 - Google Patents

電子部品の製造方法及び電子部品 Download PDF

Info

Publication number
WO2007017980A1
WO2007017980A1 PCT/JP2006/309724 JP2006309724W WO2007017980A1 WO 2007017980 A1 WO2007017980 A1 WO 2007017980A1 JP 2006309724 W JP2006309724 W JP 2006309724W WO 2007017980 A1 WO2007017980 A1 WO 2007017980A1
Authority
WO
WIPO (PCT)
Prior art keywords
case plate
electronic component
hole
element substrate
electrode
Prior art date
Application number
PCT/JP2006/309724
Other languages
English (en)
French (fr)
Inventor
Muneharu Yamashita
Atsushi Mikado
Original Assignee
Murata Manufacturing Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co., Ltd. filed Critical Murata Manufacturing Co., Ltd.
Priority to JP2007529459A priority Critical patent/JP4613958B2/ja
Priority to DE112006001844T priority patent/DE112006001844B4/de
Publication of WO2007017980A1 publication Critical patent/WO2007017980A1/ja
Priority to US12/020,729 priority patent/US7507346B2/en

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P1/00—Details of instruments
    • G01P1/02—Housings
    • G01P1/023—Housings for acceleration measuring devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0045—Packages or encapsulation for reducing stress inside of the package structure
    • B81B7/0048—Packages or encapsulation for reducing stress inside of the package structure between the MEMS die and the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/0802—Details
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/12—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values by alteration of electrical resistance
    • G01P15/123—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values by alteration of electrical resistance by piezo-resistive elements, e.g. semiconductor strain gauges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/092—Buried interconnects in the substrate or in the lid
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P2015/0805—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration
    • G01P2015/0822—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining out-of-plane movement of the mass
    • G01P2015/0825—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining out-of-plane movement of the mass for one single degree of freedom of movement of the mass
    • G01P2015/0831—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining out-of-plane movement of the mass for one single degree of freedom of movement of the mass the mass being of the paddle type having the pivot axis between the longitudinal ends of the mass, e.g. see-saw configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10157—Shape being other than a cuboid at the active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49133—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting
    • Y10T29/49135—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting and shaping, e.g., cutting or bending, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Definitions

  • the present invention relates to an electronic component having a laminate in which an element substrate that functions as an electronic component element is bonded to a case plate using an adhesive, and more specifically, an electrode on the element substrate and a case
  • the present invention relates to an electronic component manufacturing method and an electronic component having an improved electrical connection structure with an electrode on a plate and an electrical connection portion with the outside of the electronic component.
  • Patent Document 1 discloses a semiconductor device 101 shown in FIG.
  • the semiconductor device 101 has a base substrate 102.
  • a semiconductor substrate 103 on which a semiconductor sensor is configured is fixed on the base substrate 102.
  • the semiconductor substrate 103 has a movable part including the electrode 103a.
  • the sensor part having the force electrode 103a shown schematically is a movable part. Therefore, in order to provide the gap A that faces the movable part of the semiconductor substrate 103, a recess is provided on the one surface 103b side of the semiconductor substrate 103.
  • the semiconductor substrate 103 is fixed to the base substrate 102 with the surface 103b provided with the recesses as the lower surface.
  • the electrodes 103 c and 103 d force provided on the semiconductor substrate 103 are electrically connected to the base substrate 102.
  • the poles 102a and 102b are joined and electrically connected.
  • the electrodes 102a and 102b are electrically connected to electrodes 102c and 102d provided on the lower surface of the base substrate 102 through through-hole electrodes provided in the base substrate 102.
  • Solder bumps 104 and 105 are joined to the electrodes 102c and 102d.
  • the side surface and the upper surface of the semiconductor substrate 103 are sealed with a mold resin 106. That is, the semiconductor substrate 103 is hermetically sealed with the base substrate 102 and the mold resin 106.
  • the solder bumps 104 and 105 can be used to mount the electrode land on the mounting substrate. Therefore, the semiconductor device 101 can be mounted on the mounting substrate with a small mounting space.
  • Patent Document 1 Japanese Patent Laid-Open No. 2004-340730
  • the semiconductor substrate 103 having a movable part is hermetically sealed with the base substrate 102 and the mold resin 105, and
  • the bumps 104 and 105 can be used to mount on a substrate by a flip chip bonding method.
  • the bonding strength by the solder bumps 104 and 105 is relatively weak. Therefore, an adhesive such as epoxy resin called underfill has to be filled between the mounting substrate and the base substrate 102 to increase the adhesive strength.
  • the gap force between the mounting substrate and the base substrate 102 is satisfied by the above-described underfill, which is not limited to the solder bumps 104 and 105. Therefore, when stress is applied to the mounting substrate, only the solder bumps 104 and 105 It was easy to be transmitted to the base substrate 102 and eventually the semiconductor substrate 103 via the underfill. Therefore, a malfunction may occur in the semiconductor sensor formed on the semiconductor substrate 103 due to the stress.
  • the object of the present invention is to eliminate the above-mentioned drawbacks of the prior art, to suppress the transmission of stress even after being mounted on a mounting board or the like, and to be surface-mounted in a relatively small mounting space.
  • Another object of the present invention is to provide an electronic component manufacturing method and an electronic component that have a simple structure and can increase the insulation resistance between a plurality of external connection terminals.
  • a functional unit for causing an electronic component to function and the functional unit are electrically connected to the outside.
  • the method further includes a step of roughening at least a portion of the case plate on which the electrode film is formed before the electrode film is formed. ing.
  • the etching is performed by dry etching.
  • a polyimide-based adhesive is used as the adhesive.
  • a laminate of the element substrate and the case plate is diced so as to divide the hole, and the hole is formed on a side surface of the protrusion.
  • the step of laminating a second case plate on a surface of the element substrate opposite to the side to which the case plate is bonded is provided. Furthermore, it is provided.
  • the second case plate is bonded to the element substrate with an adhesive.
  • the electronic component according to the present invention is an element provided with a functional unit that functions as an electronic component element.
  • An external connection electrode electrically connected to the outside is formed on a surface of the element substrate on which the case plate is laminated, and at least a part of the external connection electrode is formed on the case plate.
  • the adhesive layer is not disposed at the bottom so as to expose the electrode layer, and the electrode film is disposed on the outer surface of the case plate opposite to the side laminated with the element substrate.
  • a functional unit for functioning as an electronic component and an external connection electrode formed on one side for electrically connecting the functional unit to the outside are provided.
  • sandblasting is performed.
  • a hole is formed so as to expose the adhesive layer in a portion where a part of the external connection electrode is present below.
  • the adhesive layer has a high resistance to sandblasting
  • sandblasting is performed so that the adhesive layer is not completely removed and a hole is formed in the case plate. Sandblasting can be applied so that the bottom is exposed.
  • the adhesive part which is exposed in the hole and cannot be removed by sandblasting is removed by etching. In this way, the adhesive layer at the bottom is removed, whereby a part of the external connection electrode on the element substrate is exposed to the hole.
  • an electrode film is formed so as to extend from the outer surface of the case plate into the hole and to be electrically connected to the external connection electrode on the element substrate exposed by the removal of the adhesive portion.
  • the functional part of the element substrate can be electrically connected to the electrode film provided on the outer surface of the case plate.
  • a part of the side surface is formed on the outer surface of the case plate by the inner peripheral surface of the hole, and the protrusion is formed so that the electrode film reaches the tip surface. Mounting the electronic component according to the present invention using the electrode film portion on the tip surface It can be electrically connected to an electrode land or the like of the substrate.
  • the present invention it is possible to obtain an electronic component that can be surface-mounted so that the protrusion is in contact with the electrode land on the element substrate.
  • the protrusion is formed integrally with the case plate by processing the case plate, the case plate force is not easily released. Therefore, underfill can be omitted. Therefore, no stress is transmitted via the underfill, and the stress from the mounting board side is transmitted only by the protrusions. Therefore, the transmission of stress on the mounting substrate side force to the functional part of the element substrate can be suppressed.
  • the sandblasting process a sandplast process is performed so that the adhesive layer is not completely removed. Therefore, since the element substrate is not sandblasted, there is no possibility that the hole reaches the element substrate. Therefore, it is difficult for the electrode film extending from the outer surface of the case plate to the inside of the hole to reach the side surface of the element substrate.
  • the element substrate is a semiconductor substrate and the electrode is formed at a desired position on the side surface of the semiconductor substrate, the insulation resistance varies, the bridge balance is lost, and the offset voltage varies. If the absolute value of the resistance changes, the sensitivity to acceleration may fluctuate and the characteristics may deteriorate. On the other hand, according to the present invention, such fluctuations in characteristics are difficult to occur.
  • the method further includes a step of roughening at least a portion of the case plate where the electrode film is formed before the electrode film is formed, the adhesion strength of the electrode film to the surface of the case plate may be increased. I'll do it.
  • the etching is performed by dry etching
  • the above-mentioned adhesive is formed while constituting the external connection electrodes and functional parts provided on the element substrate and preventing the corrosion of the desired part. Partial removal of the layer can be performed.
  • the polyimide-based adhesive has excellent sand blast resistance, so that the adhesive must not be completely removed during sandblasting. Conditions can be set easily.
  • the laminated body of the element substrate and the case plate is diced so as to divide the hole, and the concave portion formed by a part of the inner peripheral surface of the hole is formed on the side surface of the protrusion.
  • an electronic component in which a recess is provided on the outer surface of the protrusion and an electrode film is formed in the recess.
  • the portion provided with the protrusion is a portion to be joined to an electrode land such as a mounting substrate, and the protrusion is positioned in the vicinity of the outer edge of the electronic component. Can be provided.
  • the second case plate When the second case plate is bonded to the element substrate with an adhesive, the second case plate can be easily laminated and bonded to the element substrate.
  • the case board is bonded to the element substrate via the adhesive layer, and the sand blast resistance of the case board is lower than the sand blast resistance of the adhesive layer.
  • the method for manufacturing an electronic component of the present invention when a hole is formed by sandblasting, sandblasting can be easily performed so that the adhesive layer remains at the bottom of the hole. Then, according to the present invention, only the adhesive portion exposed at the bottom of the hole can be easily removed by etching. Therefore, when the electrode film is formed on the outer surface of the case plate, the electrode film is formed so as to reach the bottom of the hole, thereby exposing the bottom of the hole. An electrode film can be joined to the external connection electrode.
  • an electrode film extending from the tip end surface of the protrusion to the external connection electrode is formed. It is possible to provide a CSP-type electronic component that can be surface-mounted on a substrate or the like and that is hardly affected by the stress of the mounting substrate side force.
  • FIG. 1 (a) to (e) are partial cutaway cross-sectional views for explaining a manufacturing process of the semiconductor sensor device of the first embodiment.
  • FIG. 2 is a perspective view showing an appearance of a semiconductor sensor device according to an embodiment of an electronic component of the present invention.
  • FIG. 3 is an exploded perspective view of the semiconductor sensor device of the embodiment shown in FIG.
  • FIG. 4 is a longitudinal sectional view of the semiconductor sensor device of the embodiment shown in FIG.
  • FIG. 5 is a partially cutaway front sectional view for explaining a state in which the semiconductor sensor device of the embodiment shown in FIG. 1 is mounted on a mounting board.
  • FIG. 6 is a plan view of a semiconductor substrate used in the semiconductor sensor device of the embodiment shown in FIG.
  • FIG. 7 is a partially cutaway plan view schematically showing the main part of the semiconductor substrate shown in FIG. 4.
  • FIG. 8 is a diagram showing an X-axis direction acceleration detection circuit configured on the semiconductor substrate shown in FIG. 4.
  • FIG. 9 is a schematic perspective view for explaining the displacement state of the acceleration sensor provided on the semiconductor substrate shown in FIG. 4.
  • FIG. 10 is a front sectional view showing an example of a conventional semiconductor device.
  • FIG. 2 a semiconductor sensor device shown in a perspective view in FIG. 2 is manufactured as an electronic component.
  • FIG. 3 is an exploded perspective view of the semiconductor sensor device shown in FIG. Prior to describing the manufacturing method of the present embodiment, the schematic structure of the semiconductor sensor device will be described first.
  • the semiconductor sensor device 1 includes a semiconductor substrate 2 as an element substrate, a case plate 3 laminated on one side of the semiconductor substrate 2, and a second case plate 4 formed on the other side of the semiconductor substrate 2. Yes.
  • the semiconductor substrate 2 has an acceleration sensor as a semiconductor sensor having a movable part.
  • This acceleration sensor can detect accelerations in three directions, the X axis, the Y axis, and the Z axis, which are orthogonal to each other.
  • the direction perpendicular to the rectangular semiconductor substrate 2 is taken as the Z axis
  • the long side direction is taken as the Y axis direction
  • the short side direction is taken as the X axis direction.
  • the semiconductor substrate 2 thus has an upper surface and a lower surface parallel to the XY plane.
  • the structure of the semiconductor sensor in the semiconductor substrate 2 is not particularly limited! Therefore, the configuration of the acceleration sensor in the semiconductor substrate 2 will be briefly described later.
  • the case plate 3 is bonded to the semiconductor substrate 2 with an adhesive layer 5.
  • an adhesive having higher sandblast resistance than the case substrate 3 is used. This is to prevent the adhesive layer 5 from being completely removed at the bottom of the hole when a hole is made in the case substrate 3 by a sandblasting cache described later. That is, the adhesive layer 5 functions as a stopper when sandblasting.
  • a polyimide-based adhesive or an epoxy-based adhesive layer or the like is used, and preferably, a high sandblast resistance and a polyimide-based adhesive are used.
  • a recess 4 a is formed on the upper surface of the second case plate 4.
  • the recess 4a is provided to form a gap so as not to hinder the movement of the movable part 2a of the acceleration sensor of the semiconductor substrate 2.
  • Case plate 3 and second case plate 4 have the same planar shape as the semiconductor substrate, that is, the same rectangular plate shape.
  • the case plate 3 and the second case plate 4 are made of heat-resistant glass.
  • Case plates 3 and 4 are not limited to heat-resistant glass, and may be made of an appropriate synthetic material such as insulating ceramics such as alumina or synthetic resin. However, in the present invention, the case plate 3 needs to have lower sandblast resistance than the above-described adhesive layer 5.
  • the case plates 3 and 4 be formed of heat-resistant glass or ceramics having excellent heat resistance.
  • case plate 4 is not necessarily required to be made of a material having low sandblast resistance.
  • the case plate 3 has a rectangular plate shape, but has a plurality of protrusions 3b on the surface 3a opposite to the side laminated on the semiconductor substrate 2.
  • the protrusion 3b is made of the same material integrally with the case plate 3.
  • the plurality of projections 3b are formed by machining a material constituting the case plate 3 as described later. Since the plurality of protrusions 3b are integrally formed of the same material as the case plate 3, it is difficult to come off the case plate 3.
  • a plurality of recesses 3e are provided on the side surfaces 3c and 3d extending to the pair of long sides of the case plate 3.
  • the plurality of recesses 3e are provided corresponding to the sides of the plurality of protrusions 3b, respectively.
  • a terminal electrode 7 is formed on the tip surface of the protrusion 3b.
  • a connection electrode 8 is formed in the recess 3e. The connection electrode 8 is connected to the terminal electrode 7, extends into the recess 3 e through the side surface of the protrusion 3 b, and reaches the lower surface side of the case plate 3.
  • a plurality of external connection electrodes 9 for electrically connecting the acceleration sensor to the outside are formed on the upper surface of the semiconductor substrate 2.
  • Each external connection electrode 9 is connected to each connection electrode 8.
  • the acceleration sensor is electrically connected to the terminal electrode 7 formed on the protrusion 3b of the case plate 3.
  • the surface on which the terminal electrode 7 and the connection electrode 8 are formed is roughened in the surface roughness range of about # 200 to 2000, more preferably about # 600. In the case of such a rough surface, it is possible to increase the adhesion strength of the terminal electrode 7 and the connection electrode 8 to be formed.
  • a semiconductor substrate 2A as an element substrate is prepared.
  • the case plate 3A and the case plate 4A are stacked on top and bottom of the semiconductor substrate 2A via the adhesive layers 5 and 6, and bonded together.
  • the hole 3f is formed at the portion where the external connection electrode 9 exists below by the upper surface force sandblasting method of the case plate 3A.
  • the sandblast resistance of the adhesive layer 5 after curing is higher than the sandblast resistance of the case plate 3A. Therefore, sandblasting is performed so that the adhesive layer 5 is not completely removed by sandblasting at the bottom of the hole 3f. Therefore, as shown in FIG. 1 (b), the adhesive layer 5 remains at the bottom of the force hole 3f in which the hole 3f is formed by sandblasting.
  • the hole 3f is tapered so that the diameter decreases from the upper surface side to the lower surface side of the case plate 3A. This is due to the fact that the hole 3f is formed by sandblasting, so that it is naturally tapered. However, the taper may not be provided in the hole 3f. However, since the taper is formed, The disconnection of the polar membrane is unlikely to occur at the upper opening edge of the hole 3f.
  • the adhesive layer 5 exposed at the bottom of the hole 3f is removed by etching.
  • This etching is preferably performed by dry etching or wet etching.
  • Dry etching is used to prevent corrosion of the external connection electrode 9 exposed at the bottom of 3f and the semiconductor sensor as a functional part.
  • the hole 3f was provided in a portion where the external connection electrode 9 was positioned below the exposed adhesive layer at the bottom. Therefore, when a part of the adhesive layer is removed by the etching, the external connection electrode 9 located below the adhesive layer 5 is exposed.
  • an electrode film 7A shown in FIG. 1 (d) is formed on the upper surface of the case plate 3A.
  • the electrode film 7A is formed by an appropriate method such as sputtering or vapor deposition.
  • the electrode film 7A is electrically connected to the external connection electrode 9 that reaches the inside of the hole 3f from the upper surface of the case plate 3A and is exposed at the bottom of the hole 3f. Provided to be connected to each other. As described above, since the hole 3f is tapered, disconnection of the electrode film 7A hardly occurs at the upper opening edge of the hole 3f. Therefore, as described above, it is preferable that the hole 3f is provided with a taper.
  • the hole 3f is further filled with a conductive adhesive or the like to reinforce the electrical connection portion and improve the reliability of the electrical connection. May be raised.
  • a plating film is formed on the electrode film 7A.
  • This plating film is formed by plating Sn or solder, and is formed to improve solderability when the semiconductor device of this embodiment is surface-mounted.
  • the plating film does not necessarily have to be formed. For example, when mounting using a conductive paste, the plating film is not necessarily provided.
  • machining such as grinding using a dicer or the like is performed to form a plurality of protrusions 3b on the upper surface of the mother laminate.
  • the protrusion 3b is formed by grinding so that a plurality of protrusions 3b protruding from the upper surface of the case plate 3A remain. Therefore, The protrusion 3b is integrally formed of the same material as the case plate 3A.
  • the protrusion 3b is formed so that the tip surface force of the protrusion 3b passes through the side surface and reaches the bottom of the hole 3f. ing. That is, the protrusion 3b is formed on the inner side of the portion where the hole 3f is provided.
  • the inner side means that the protrusion 3b is provided inside the recess 3e opened at the outer peripheral side edge of the case plate 3. The inner side of each finally obtained semiconductor sensor device 1 is meant.
  • the mother laminated body is diced to obtain individual semiconductor sensor devices 1 as shown in FIG. 1 (e) and FIG. Dicing is performed by removing a part of the laminated body along the center of the hole 3f.
  • the electrode film 7A is cut by dicing, and the terminal electrode 7 and the connection electrode 8 connected to the terminal electrode 7 are formed.
  • the recess 3e provided by cutting the hole 3f is disposed outside the protrusion 3b, and the connection electrode 8 is disposed in the recess 3e. That is, it is possible to easily obtain the semiconductor sensor device 1 in which the concave portion 3e is disposed on the outer side surface of the protrusion 3b.
  • the sandblast resistance is relatively low, the sandblast resistance is relatively high with respect to the case plate 3, and the adhesive layer 5 is used. Therefore, when the hole 3f is formed, the sandblasting can be easily performed under the condition that the adhesive layer is not completely removed by the sandblasting. That is, the adhesive layer 5 can function as a stopper during sandblasting.
  • connection electrode 8 when the connection electrode 8 reaches the side surface of the semiconductor substrate 2, an electric field may be applied to the semiconductor substrate 2 by the connection electrode 8 and the characteristics may change.
  • the adhesive layer 5 functions as a stopper and the hole 3 f is formed so as not to reach the semiconductor substrate 2, the connection electrode 8 does not reach the side surface of the semiconductor substrate 2.
  • the semiconductor sensor device 1 obtained by the above embodiment can be surface-mounted on a mounting board using the terminal electrode 7.
  • the semiconductor sensor device 1 is turned upside down so that the terminal electrodes 7, 7 are in contact with the electrode lands 52, 53 on the mounting substrate 51. Placed on top. Then, the terminal electrodes 7 and 7 are joined to the electrode lands 52 and 53 using, for example, solders 54 and 55.
  • the protrusion 3b is integrally formed of the same material as the case plate 3 as described above, the protrusion 3b does not come off from the case plate 3 even if heat is applied during solder heating. Therefore, the semiconductor sensor device 1 can be firmly bonded onto the mounting substrate 51 as shown in FIG. 5 without using an underfill. Therefore, the use of underfill can be omitted.
  • the semiconductor sensor device 1 that can be mounted with sufficient bonding strength on the mounting substrate 51 with a small mounting space. Since the semiconductor sensor device 1 does not require underfill, no stress is transmitted from the mounting substrate 51 side through the underfill. Even if bending deformation occurs on the mounting board 51 side, the stress on the mounting board 51 side is transmitted to the semiconductor sensor device 1 side only through the protrusion 3b. Hard to be transmitted to the semiconductor sensor on the board 2. Therefore, even when the mounting substrate 51 side is deformed, it is possible to provide the semiconductor sensor device 1 that is unlikely to malfunction.
  • FIG. 6 shows an enlarged plan view of a portion where the beam portion 21 is provided and a portion where a later-described weight portion is provided.
  • the beam portion 21 has an annular shape when viewed in plan.
  • Support portions 22a and 22b are connected from both ends of the beam portion 21 in the X-axis direction so as to extend outward along the X-axis direction.
  • the ends of the support portions 22 a and 22 b that are connected to the beam portion 21 are connected to the main body portion of the semiconductor substrate 2. Snow That is, the beam portion 21 is buoyant by the support portions 22a and 22b.
  • weight portions 23a and 23b are disposed on both sides of the beam portion 21 in the Y-axis direction.
  • the weight portions 23a and 23b are connected to the beam portion 21 by connecting portions 24a and 24b connected to the beam portion 21 on both sides in the Y-axis direction and on the outer side in the Y-axis direction. Accordingly, the weight portions 23a and 23b are arranged in a state of being floated with respect to the main body portion of the semiconductor substrate 2 in the same manner as the beam portion 21.
  • the weight portions 23a and 23b can be displaced in three axial directions, ie, the X-axis direction, the Y-axis direction, and the Z-axis direction.
  • the semiconductor substrate 2 is formed by cleaning an SOI (Silicon-On-Insulator) substrate using a micromachining technique.
  • SOI substrate is a multilayer substrate in which a Si layer, a SiO layer, and a Si layer are laminated in this order.
  • the semiconductor substrate used in the present invention is not limited to the SOI substrate. Absent.
  • piezoresistive portions R 1 to R 4 are arranged to detect acceleration in the X-axis direction. These four pins
  • XI X4 constitutes an X-axis direction acceleration detector that detects acceleration in the X-axis direction.
  • the piezoresistive portions R to R form a bridge circuit shown in FIG. 8 by the wiring pattern formed on the semiconductor substrate 2. Output in this bridge circuit
  • the acceleration in the X direction is detected by the change. That is, as shown in FIG. 8, in this bridge circuit, the piezoresistors R, R
  • X3 and X4 are electrically connected to form a voltage detection unit X2.
  • the piezoresistors R 1 and R 2 are electrically connected, and this connection is connected to an external voltage power source.
  • the voltage input is connected to Vs. Furthermore, the piezoresistor portions R 1 and R 2 are electrically connected by an external wiring pattern, and the connection portion is connected to the ground potential.
  • the X-axis resulting from the acceleration Directional force acts on the weight parts 23a and 23b, which are the movable parts 2a. Due to the acting force in the X-axis direction at the weight parts 23a and 23b, the weight parts 23a and 23b are displaced in the X-axis direction from the reference state shown by the broken line in FIG. 9, for example, as shown by the solid line in FIG. . Due to the displacement of the weight portions 23a and 23b in the X-axis direction, the beam portion 21 bends and deforms via the connecting portion, thereby generating stress in the beam portion 21.
  • the resistance value of the piezoresistive portion in the X-axis direction acceleration detecting portion described above changes. Therefore, when the acceleration in the X-axis direction is generated, the output of the bridge circuit shown in FIG. 8 constituting the X-axis direction acceleration detection unit changes, and the acceleration in the X-axis direction is detected. In this case, if no acceleration acts in the Y-axis direction and the Z-axis direction, the Y-axis direction acceleration detection unit and the Z-axis direction acceleration detection unit constitute a change in the output of each bridge circuit. It will not be possible. In this way, acceleration in the X-axis direction is detected.
  • the acceleration sensor as described above is configured as a semiconductor sensor having a movable portion on a semiconductor substrate.
  • the present invention is not limited to a semiconductor sensor using such an acceleration sensor.
  • a semiconductor substrate on which an appropriate semiconductor sensor having a movable part is formed can be used.
  • the semiconductor sensor include an acceleration sensor, a sensor having a movable part using various semiconductors such as an angular velocity sensor, an angular acceleration sensor, and a piezoelectric gyro sensor.
  • the semiconductor substrate 2 is used as an element substrate.
  • the element substrate is not limited to a semiconductor substrate, and the substrate has a material force other than a semiconductor.
  • the functional unit is not limited to the above-described sensor, and includes a wide range of functional units that function as various electronic components.
  • the second case plate 4 is laminated on the lower surface of the semiconductor substrate 2, but in the present invention, the second case plate 4 is not necessarily used. That is, the upper surface may be opened after mounting without using the second case plate 4.
  • the functional part formed on the element substrate can be surely hermetically sealed.
  • the mechanical strength of electronic parts can also be increased.
  • the plurality of protrusions and terminal electrodes may be formed on the second case plate 4 side. In that case, it is possible to obtain an electronic component that can be mounted on the mounting board from the case plate side. That is, the vertical directionality of the electronic component can be eliminated.
  • the case plates 3 and 4 may not be provided with the recesses 4a.
  • the gap may be formed by increasing the thickness of the adhesive layer applied in a frame shape.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Pressure Sensors (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

　実装基板への接合強度に優れ、実装基板等からの外部応力による影響が少なく、構造の簡略化及び電子部品として機能する機能部における特性の変動が生じ難い、電子部品の製造方法を提供する。 　電子部品として機能させるための機能部と、かつ外部接続用電極９とが設けられている素子基板２を用意し、素子基板２上に、耐サンドブラスト性が高い接着剤層５を介して耐サンドブラスト性が低いケース板３を貼り合わせ、ケース板３にサンドブラスト加工により接着剤層５が外部に露出するように外部接続用電極９の上方において穴３ｆを形成し、穴３ｆに露出している接着剤層部分をエッチングにより除去し、露出した外部接続用電極９と電気的に接続されるように電極膜７Ａを形成し、先端面に電極膜７Ａ由来の端子電極が形成されるように突起３ｂを機械加工により形成する、電子部品の製造方法。

Description

明 細 書
電子部品の製造方法及び電子部品
技術分野
[0001] 本発明は、電子部品素子として機能する素子基板がケース板に接着剤を用いて貼 り合わされている積層体を有する電子部品に関し、より詳細には、素子基板上の電 極とケース板上の電極との電気的接続構造及び電子部品の外部との電気的接続部 分の構造が改良された電子部品の製造方法及び電子部品に関する。
背景技術
[0002] 従来、半導体基板に 3次元構造体力 なるセンサが形成されている半導体センサ 装置が種々提案されている。この種の半導体センサ装置は、可動部分を有するため 、可動部分の動きが妨げられないように製品化され、かつ実装されねばならなかった 。そのため、例えば、上記半導体基板をセラミックパッケージ内に収納し、実装基板 に該セラミックパッケージを搭載し、ボンディングワイヤにより接合する方法が用いら れていた。し力しながら、この方法では、セラミックパッケージを必要とするため、大型 にならざるを得な力 た。また、実装基板上にボンディングワイヤで実装する場合、実 装スペースが大きくならざるを得な力つた。特に、外部との電気的接続部分が多い半 導体センサ装置の場合には、実装基板上において、ボンディングワイヤによる大きな 実装スペースを必要とした。
[0003] これに対して、下記の特許文献 1には、図 10に示す半導体装置 101が開示されて いる。半導体装置 101は、ベース基板 102を有する。ベース基板 102上に、半導体 センサが構成されている半導体基板 103が固定されている。半導体基板 103は、電 極 103aを含む可動部分を有する。図 10では、略図的に示されている力 電極 103a を有するセンサ部分が可動部分とされている。従って、半導体基板 103の可動部分 に臨む空隙 Aを設けるために、半導体基板 103の一方面 103b側に凹部が設けられ ている。凹部が設けられている面 103bを下面として、半導体基板 103がベース基板 102に固定されている。
[0004] 他方、半導体基板 103に設けられた電極 103c, 103d力 ベース基板 102上の電 極 102a, 102b〖こ接合され、かつ電気的に接続されている。電極 102a, 102bは、ベ ース基板 102内に設けられたスルーホール電極を介してベース基板 102の下面に 設けられた電極 102c, 102dに電気的に接続されている。そして、電極 102c, 102d に、半田バンプ 104, 105が接合されている。
[0005] 他方、半導体基板 103の側面及び上面は、モールド榭脂 106により封止されてい る。すなわち、ベース基板 102とモールド榭脂 106とで半導体基板 103が気密封止 されている。
[0006] 実装基板に実装するに際しては、上記半田バンプ 104, 105により、実装基板上の 電極ランドに実装することができる。従って、小さな実装スペースで半導体装置 101 を実装基板上に搭載することができる。
特許文献 1：特開 2004— 340730号公報
発明の開示
[0007] 特許文献 1に記載の半導体装置 101では、上記のように、可動部分を有する半導 体基板 103が、ベース基板 102とモールド榭脂 105とで気密封止されており、かつ半 田バンプ 104, 105を用いてフリップチップボンディング工法により基板に搭載するこ とができる。この場合、半田バンプ 104, 105による接合強度は比較的弱い。そのた め、実装基板とベース基板 102との間にアンダーフィルと称されているエポキシ榭脂 などの接着剤を充填し、接着強度を高める必要があった。
[0008] その結果、実装基板とベース基板 102との間の隙間力 半田バンプ 104, 105だけ でなぐ上記アンダーフィルにより満たされるため、実装基板に応力が加わった場合、 半田バンプ 104, 105だけでなぐアンダーフィルを経由して、ベース基板 102、ひい ては半導体基板 103に伝わりやすかつた。従って、半導体基板 103に構成されてい る半導体センサにおいて上記応力の影響によって誤動作が生じるおそれがあった。
[0009] 本発明の目的は、上述した従来技術の欠点を解消し、実装基板などに実装された 後の外部力もの応力の伝達を抑制でき、比較的小さな実装スペースで表面実装する ことができ、しかも構造が簡単であり、かつ複数の外部接続用端子間の絶縁抵抗を 高めることが可能な電子部品の製造方法及び電子部品を提供することにある。
[0010] 本発明によれば、電子部品として機能させるための機能部と、該機能部を外部と電 気的に接続するために一方面に形成された外部接続用電極とが設けられている素 子基板を用意する工程と、前記素子基板上に相対的に耐サンドブラスト性が高い接 着剤を用いて、相対的に耐サンドブラスト性が低いケース板を貼り合わせる工程と、 前記ケース板にサンドブラスト加工により前記外部接続用電極の一部が下に存在し ている部分で前記接着剤を露出させるように穴を形成する工程と、前記穴に露出し ており、前記サンドブラスト加工により除去できな力つた接着剤部分をエッチングによ り除去し、前記外部接続用電極を露出させる工程と、前記ケース板の外表面から前 記穴内に至るように、かつ前記接着剤の除去により露出した外部接続用電極と電気 的に接続されるように電極膜を形成する工程と、機械加工により、先端面に前記電極 膜が至る突起を前記ケース板の外表面に形成する工程とを備える、電子部品の製造 方法が提供される。
[0011] 本発明に係る電子部品の製造方法のある特定の局面では、前記電極膜を形成す るより前に、前記ケース板の少なくとも前記電極膜が形成される部分を荒らす工程が さらに備えられている。
[0012] 本発明に係る電子部品の製造方法のさらに他の特定の局面によれば、前記エッチ ングがドライエッチングにより行われる。
[0013] 本発明に係る電子部品の製造方法のさらに別の特定の局面によれば、前記接着 剤として、ポリイミド系接着剤が用いられる。
[0014] 本発明に係る電子部品の製造方法のさらに別の特定の局面では、前記穴を分割 するように前記素子基板と前記ケース板との積層体をダイシングし、前記突起の側面 に前記穴の内周面の一部で形成された凹部を形成する工程がさらに備えられている
[0015] 本発明に係る電子部品の製造方法のさらに他の特定の局面では、前記素子基板 の前記ケース板が接着される側とは反対側の面に第 2のケース板を積層する工程が さらに備えられている。
[0016] 本発明に係る電子部品の製造方法のさらに他の特定の局面では、前記第 2のケー ス板が、接着剤により前記素子基板に貼り合わされる。
[0017] 本発明に係る電子部品は、電子部品素子として機能する機能部が設けられた素子 基板と、前記素子基板の片面に設けられた接着剤層と、前記接着剤層よりも耐サンド ブラスト性が低い材料力 なり、前記接着剤層により前記ケース板に貼り合わされて いるケース板とを備え、前記素子基板の前記ケース板が積層される面に、外部と電 気的に接続される外部接続用電極が形成されており、前記ケース板に、前記外部接 続用電極の少なくとも一部を露出させるように底部に前記接着剤層が配置されてい な ヽ穴を有し、前記ケース板の前記素子基板と積層されて ヽる側とは反対側の面に 、前記電極膜が外表面に付与されている突起が形成されており、突起の側面の一部 が前記穴の内周面により形成されており、前記突起の先端面から、突起の側面を経 て、前記穴内に露出して 、る外部接続用電極に至る電極膜が形成されて 、る。 (発明の効果）
[0018] 本発明に係る電子部品の製造方法では、電子部品として機能させるための機能部 と、該機能部を外部に電気的に接続するために片面に形成された外部接続用電極 とが設けられた素子基板を用意し、素子基板の上記外部接続用電極が設けられた 側の面に、ケース板を、相対的に耐サンドブラスト性が高い接着剤を用いて貼り合わ せた後に、サンドブラスト加工により、下方に外部接続用電極の一部が存在する部分 において接着剤層を露出するように穴が形成される。この場合、接着剤層は耐サンド ブラスト性が高いため、接着剤層を完全に除去しないように、かつケース板に穴を形 成するようにサンドブラスト加工を施すことにより、接着剤層が穴の底部に露出された 状態となるようにサンドブラスト加工を施すことができる。
[0019] そして、穴に露出しており、サンドブラスト加工により除去できな力つた接着剤部分 がエッチングにより除去される。このようにして、底部の接着剤層が除去され、それに よって素子基板上の外部接続用電極の一部が穴に露出されることになる。
[0020] 従って、ケース板の外表面から穴内に至るように、かつ上記接着剤部分の除去によ り露出した素子基板上の外部接続用電極と電気的に接続するように電極膜を形成す ることにより素子基板の機能部を、ケース板の外表面に設けられた電極膜と電気的に 接続することができる。また、機械加工により、ケース板の外表面に、上記穴の内周 面により側面の一部が形成されており、先端面に上記電極膜が至るように突起が形 成されるので、突起の先端面の電極膜部分を用いて、本発明に係る電子部品を実装 基板の電極ランド等に電気的に接続することができる。
[0021] 従って、本発明によれば、上記突起を素子基板上の電極ランドに当接するようにし て表面実装することが可能な電子部品を得ることができる。この場合、アンダーフィル 等を必要とせずに、ケース板と一端に設けられている上記突起を用いて実装すること ができる。
[0022] よって、高密度実装し得るだけでなぐ実装基板側からの応力の伝達を抑制するこ とがでさる。
[0023] すなわち、上記突起はケース板を加工することによりケース板と一体に構成されて いるので、ケース板力も外れ難い。従って、アンダーフィルを省略することができる。よ つて、アンダーフィルを経由した応力の伝達が生じず、かつ突起部分のみにより実装 基板側からの応力が伝わることになる。よって、素子基板の機能部への実装基板側 力 の応力の伝達を抑制することができる。
[0024] カロえて、アンダーフィルを必要としないので、実装基板上に実装する際の工程の簡 略ィ匕を果たすことも可能となり、かつ上記突起は機械加工により形成されるので、均 一な高さを有するように容易に複数の突起を形成することができる。従って、実装品 質に優れたチップサイズパッケージ (CSP)タイプの電子部品を提供することができる
[0025] さらに、上記サンドブラスト加工に際し、接着剤層が完全に除去されないようにサン ドプラスト加工が施される。従って、素子基板がサンドブラスト加工されないため、穴 が素子基板に至るおそれがない。よって、ケース板の外表面から穴内に至る電極膜 が素子基板の側面等に至り難い。例えば素子基板が半導体基板である場合、半導 体基板の側面の所望でな ヽ位置に電極が形成された場合には、絶縁抵抗が変動し 、ブリッジのバランスがくずれ、オフセット電圧が変動したり、抵抗の絶対値が変化す ることにより加速度に対する感度が変動したりし、特性が劣化するおそれがある。これ に対して、本発明によればこのような特性の変動が生じ難 、。
[0026] よって、本発明によれば、外部応力によるオフセット電圧や加速度に対する感度特 性の変動が生じ 1 、また実装基板等において小さな実装スペースで実装することが でき、かつアンダーフィルを省略することが可能な CSPタイプの電子部品を容易に提 供することが可能となる。
[0027] 上記電極膜を形成するより前に、ケース板の少なくとも電極膜が形成する部分を荒 らす工程をさらに備える場合には、電極膜のケース板表面への密着強度を高めるこ とがでさる。
[0028] エッチングがドライエッチングにより行われる場合には、素子基板上に設けられた外 部接続用電極や機能部を構成して 、る部分の所望でな 、腐食を防止しつつ、上記 接着剤層の部分的な除去を行うことができる。
[0029] 上記接着剤としてポリイミド系接着剤を用いた場合には、ポリイミド系接着剤が耐サ ンドブラスト性に優れているので、サンドブラスト加工に際し、接着剤を完全に除去し な 、ような加工条件を容易に設定することができる。
[0030] 上記穴を分割するように素子基板とケース板との積層体をダイシングし、上記突起 の側面に穴の内周面の一部で形成された凹部が形成される場合には、本発明に従 つて、突起の外側面に凹部が設けられており、凹部内に電極膜が形成されている電 子部品を提供することができる。そして、上記突起が設けられている部分が実装基板 等の電極ランドに接合される部分であり、該突起が電子部品の外縁近傍に位置され ることになるため、小型の表面実装可能な電子部品を提供することができる。
[0031] 素子基板のケース板が接着される側とは反対側の面に第 2のケース板が積層され る場合には、素子基板の両面がケース板及び第 2のケース板で封止されるため、耐 環境特性や耐湿性に優れた電子部品を提供することができる。
[0032] 第 2のケース板が接着剤により素子基板に貼り合わされる場合には、第 2のケース 板を素子基板に対して容易に積層し、貼り合わせることができる。
[0033] 本発明に係る電子部品では、素子基板に接着剤層を介してケース板が貼り合わさ れており、該接着剤層の耐サンドブラスト性に比べてケース板の耐サンドブラスト性が 低いため、本発明の電子部品の製造方法に従って、サンドブラスト加工により穴を形 成した場合に、接着剤層が穴の底部に残存するようにサンドブラスト加工を容易に施 すことができる。そして、本発明に従って、エッチングにより、穴の底部に露出してい る接着剤部分のみを容易に除去することができる。従って、ケース板の外表面に電極 膜を形成する際に電極膜を穴の底部に至るように形成することにより、穴の底部に露 出している外部接続用電極に電極膜を接合することができる。
[0034] 従って、本発明の電子部品では、突起が形成された後、突起の先端面から上記外 部接続用電極に至る電極膜が形成されることになるため、該突起を利用して実装基 板等に表面実装することができ、しかも実装基板側力もの応力による影響が生じ難い 、 CSP型の電子部品を提供することができる。
図面の簡単な説明
[0035] [図 1]図 l (a)〜(e)は、第 1の実施形態の半導体センサ装置の製造工程を説明する ための各部分切欠断面図である。
[図 2]図 2は、本発明の電子部品の実施形態に係る半導体センサ装置の外観を示す 斜視図である。
[図 3]図 3は、図 1に示した実施形態の半導体センサ装置の分解斜視図である。
[図 4]図 4は、図 1に示した実施形態の半導体センサ装置の縦断面図である。
[図 5]図 5は、図 1に示した実施形態の半導体センサ装置を実装基板に実装した状態 を説明するための部分切欠正面断面図である。
[図 6]図 6は、図 1に示した実施形態の半導体センサ装置に用いられる半導体基板の 平面図である。
[図 7]図 7は、図 4に示した半導体基板の要部を模式的に示す部分切欠平面図であ る。
[図 8]図 8は、図 4に示した半導体基板に構成されている X軸方向加速度検出回路を 示す図である。
[図 9]図 9は、図 4に示した半導体基板に設けられている加速度センサの変位状態を 説明するための模式的斜視図である。
[図 10]図 10は、従来の半導体装置の一例を示す正面断面図である。
符号の説明
[0036] 1…半導体センサ装置
2, 2A…半導体基板
3, 3 A…ケース板
3b…突起 3c, 3d…側面
3e…凹部
4, 4A…第 2のケース板
4a…凹部
7…端子電極
7Α· ··電極膜
8· ··接続電極
9…外部接続用電極
21…梁部
発明を実施するための最良の形態
[0037] 以下、図面を参照しつつ本発明の具体的な実施形態を説明することにより、本発明 を明らかにする。
[0038] 本実施形態では、電子部品として、図 2に斜視図で示す半導体センサ装置が製造 される。図 3は、図 2に示す半導体センサ装置の分解斜視図である。本実施形態の製 造方法を説明するに先立ち、まず上記半導体センサ装置の概略構造を説明する。
[0039] 半導体センサ装置 1は、素子基板としての半導体基板 2と、半導体基板 2の片面に 積層されたケース板 3と、半導体基板 2の他面に形成された第 2のケース板 4とを有す る。
[0040] 半導体基板 2は、本実施形態では、可動部を有する半導体センサとしての加速度 センサを有する。この加速度センサは、互いに直交する X軸、 Y軸及び Z軸の 3軸方 向の加速度をそれぞれ検出することができる。ここで、矩形板状の半導体基板 2に直 交する方向を Z軸とし、半導体基板 2を平面視した場合の長辺方向を Y軸方向、短辺 方向を X軸方向とすることとする。半導体基板 2は、従って、 XY平面に平行な上面及 び下面を有する。
[0041] なお、半導体基板 2内の半導体センサの構造自体は特に限定されるものではな！/、 ため、半導体基板 2内の加速度センサの構成については後程簡単に説明することと する。
[0042] ケース板 3は、接着剤層 5により半導体基板 2に接着されている。この接着剤として は、ケース基板 3よりも耐サンドブラスト性が高い接着剤が用いられる。これは、後述 のサンドブラストカ卩ェによりケース基板 3に穴を開けるに際し、接着剤層 5が穴の底部 で完全に除去されないようにするためである。すなわち、接着剤層 5は、サンドブラス ト加工に際してのストッパーの機能を果たす。このような接着剤層 5を構成する接着剤 としては、ポリイミド系接着剤またはエポキシ系接着剤層などが用いられ、好ましくは、 耐サンドブラスト性の高!、ポリイミド系接着剤が用いられる。
[0043] なお、図 3に示すように、第 2のケース板 4の上面には、凹部 4aが形成されている。
凹部 4aは、半導体基板 2の加速度センサの可動部分 2aの動きを妨げな 、ため空隙 を形成するために設けられて ヽる。
[0044] 図 2及び図 3では明らかではないが、ケース板 3の下面にも同様の凹部が設けられ ている。従って、半導体基板 2の加速度センサの上下に、半導体センサの可動部分 2 aの動きを妨げな 、ための空隙が確保されて 、る。
[0045] ケース板 3及び第 2のケース板 4は、半導体基板と同一の平面形状、すなわち同一 の矩形板状を有する。ケース板 3及び第 2のケース板 4は、本実施形態では、耐熱ガ ラスにより構成されている。
[0046] なお、ケース板 3, 4は、耐熱ガラスに限らず、アルミナなどの絶縁性セラミックスや 合成樹脂などの適宜の合成材料で構成され得る。もっとも、本発明においては、ケー ス板 3は、耐サンドブラスト性が上述した接着剤層 5よりも低いことが必要である。
[0047] また、好ましくは使用時にリフロー半田付け法などにより実装基板に搭載されること があるため、耐熱性に優れた耐熱ガラスやセラミックスによりケース板 3, 4が形成され ることが望ましい。
[0048] また、ケース板 4につ ヽては、耐サンドブラスト性が低 、材料で構成される必要は必 ずしもない。
[0049] ケース板 3は、矩形板状の形状を有するが、半導体基板 2に積層されている側とは 反対側の面 3aに複数の突起 3bを有する。突起 3bは、ケース板 3と一体的に同一材 料で構成されている。このような複数の突起 3bは、後述するように、ケース板 3を構成 する材料を機械加工することにより形成されている。複数の突起 3bは、ケース板 3と 同じ材料で一体に構成されて 、るので、ケース板 3から外れ難 、。 [0050] 他方、ケース板 3の一対の長辺側に延びる側面 3c, 3dには、複数の凹部 3eが設け られている。複数の凹部 3eは、それぞれ、複数の突起 3bの側方に対応して設けられ ている。突起 3bの先端面には、端子電極 7が形成されている。そして、凹部 3e内に は、接続電極 8が形成されている。接続電極 8は、端子電極 7に接続されており、突 起 3bの側面を経て凹部 3e内に延び、ケース板 3の下面側に至っている。
[0051] 他方、図 3に示されているように、半導体基板 2の上面には、上記加速度センサを 外部と電気的に接続するための複数の外部接続用電極 9が形成されている。そして 、各外部接続用電極 9が、各接続電極 8に接続されている。
[0052] 従って、上記加速度センサは、ケース板 3の突起 3b上に形成された端子電極 7に 電気的に接続されている。
[0053] また、上記端子電極 7及び接続電極 8が形成される面は、面粗度で # 200〜2000 程度の範囲、より好ましくは # 600程度に荒らされていることが望ましい。このような粗 面の場合、形成される端子電極 7や接続電極 8の密着強度を高めることが可能となる
[0054] 次に、上記半導体装置 1の製造方法を、図 1 (a)〜 (e)を参照して説明する。
[0055] 図 1 (a)に示すように、まず素子基板としての半導体基板 2Aを用意する。この半導 体基板 2Aの上下に接着剤層 5, 6を介して、まずケース板 3A及びケース板 4Aを積 層し、貼り合わせる。
[0056] し力る後、図 1 (b)に示すように、ケース板 3Aの上面力 サンドブラスト法により下方 に外部接続用電極 9が存在する部分で穴 3fを形成する。この場合、硬化後の接着剤 層 5の耐サンドブラスト性は、ケース板 3Aの耐サンドブラスト性よりも高い。従って、接 着剤層 5がサンドブラストにより穴 3fの底部で完全に除去されないようにサンドブラス ト加工を行う。よって、図 1 (b)に示すように、穴 3fがサンドブラストカ卩ェにより形成され る力 穴 3fの底部には、接着剤層 5は残存する。
[0057] なお、穴 3fには、ケース板 3Aの上面側から下面側に向かって径が小さくなるように テーパーが付与されている。これは、サンドブラストカ卩ェにより穴 3fを形成するため、 自然にテーパーが付与されることによる。もっとも、穴 3fには、上記テーパーは付与さ れておらずともよい。し力しながら、テーパーが形成されていることにより後述する電 極膜の断線が穴 3fの上方開口縁において生じ難い。
[0058] 次に、エッチングにより穴 3fの底部に露出している接着剤層 5を除去する。このエツ チングは、ドライエッチングまたはウエットエッチングにより行われる力 好ましくは、穴
3fの底部に露出している外部接続用電極 9や機能部分としての半導体センサ等の 腐食を防止するためにはドライエッチングが用いられる。
[0059] このドライエッチングにより、図 1 (c)に示すように、穴 3fの底部に露出している接着 剤層部分が除去され、外部接続用電極 9が露出される。
[0060] すなわち、穴 3fは、底部の露出している接着剤層の下方に上記外部接続用電極 9 が位置する部分に設けられていた。従って、上記エッチングにより接着剤層の一部が 除去されると、接着剤層 5の下方に位置していた外部接続用電極 9が露出されること になる。
[0061] し力る後、図 1 (d)に示す電極膜 7Aをケース板 3Aの上面に形成する。この場合、 電極膜 7Aは、スパッタリングまたは蒸着などの適宜の方法により形成される。
[0062] 図 1 (d)に示すように、上記電極膜 7Aは、ケース板 3Aの上面から、上記穴 3f内に 至り、穴 3fの底部に露出して ヽる外部接続用電極 9に電気的に接続されるように設け られる。前述したように、穴 3fにテーパーが付与されているので、穴 3fの上方開口縁 において上記電極膜 7Aの断線が生じ難い。従って、前述したように、穴 3fにはテー パーが付与されて 、ることが好ま U、。
[0063] なお、上記のように、電極膜 7Aを形成した後に、穴 3f内に、さらに導電性接着剤な どを充填し、電気的接続部分を補強し、かつ電気的接続の信頼性を高めてもよい。
[0064] し力る後、好ましくは、上記電極膜 7Aを形成した後に、電極膜 7A上にメツキ膜が形 成される。このメツキ膜は、 Snまたははんだなどをメツキすることにより行われ、本実施 形態の半導体装置を表面実装する際の半田付け性を高めるために形成される。もつ とも、上記メツキ膜は必ずしも形成せずともよぐ例えば導電ペーストを用いて実装さ れる場合には、メツキ膜は必ずしも設けられずともよ 、。
[0065] 次に、図 1 (e)に示すように、ダイサーなどを用いた研削等の機械加工を行い、マザ 一の積層体の上面において、複数の突起 3bを形成する。この突起 3bは、ケース板 3 Aの上面に突出した複数の突起 3bが残存するように研削されて形成される。従って、 突起 3bは、ケース板 3Aと同一材料により一体に構成されている。
[0066] また、上記突起 3bの先端面に、上記電極膜 7Aの一部が残存し、突起 3bの先端面 力も側面を経て穴 3fの底部に電極膜 7Aが至るように突起 3bが形成されている。す なわち、突起 3bは、上記穴 3fが設けられている部分の内側側方に形成されること〖こ なる。なお、ここで内側とは最終的にダイシングにより得られる半導体センサ装置 1に おいて、突起 3bはケース板 3の外周側縁に開いた凹部 3eの内側に設けられることに なるため、内側とは、最終的に得られた個々の半導体センサ装置 1における内側を 意味するものとする。
[0067] 次に、マザ一の積層体をダイシングし、図 1 (e)及び図 4に示すように、個々の半導 体センサ装置 1を得る。ダイシングは、穴 3fの中央部分に沿ってマザ一の積層体の 一部を除去するようにして行われる。ダイシングにより、上記電極膜 7Aが切断され、 端子電極 7と、端子電極 7に連ねられた接続電極 8とが形成されることになる。このよう にして、突起 3bの外側に上記穴 3fの切断により設けられた凹部 3eが配置され、該凹 部 3e内に上記接続電極 8が配置されている構造が得られる。すなわち、突起 3bの外 側面に凹部 3eが配置された半導体センサ装置 1を容易に得ることができる。
[0068] 上記製造方法力も明らかなように、本実施形態では、耐サンドブラスト性の相対的 に低 、ケース板 3に対して耐サンドブラスト性が相対的に高 、接着剤層 5が用 、られ ているため、穴 3fの形成に際し、サンドブラスト加工により接着剤層を完全に除去し ないような条件でサンドブラスト加工を容易に行うことができる。すなわち、接着剤層 5 をサンドブラスト加工に際してのストッパーとして機能させることができる。
[0069] それによつて、サンドブラスト加工により、半導体基板 2まで加工が及ぶことを防止 することができる。半導体基板 2にまで穴 3fが及ぶと上述した電極膜 7Aを形成した 場合、電極膜 7Aが半導体基板 2に形成された穴の内周面にまで至ることになる。半 導体基板 2に至った穴の内周面に電極膜 7Aが及ぶと、最終的には、電極膜 7Aに由 来する接続電極 8が半導体基板の側面にまで至ることとなり、半導体センサ装置 1の 特性が変動するおそれがある。
[0070] すなわち、接続電極 8が半導体基板 2の側面に至ると、該半導体基板 2に接続電極 8により電界が加わり特性が変化するおそれがある。これに対して、上記実施形態で は、上記接着剤層 5がストッパーとして機能し、半導体基板 2に至らないように穴 3fが 形成されるので、接続電極 8は、半導体基板 2の側面には至らない。
[0071] 次に、上記実施形態により得られた半導体センサ装置 1が、端子電極 7を用いて実 装基板に表面実装することができることを、図 5を参照して説明する。
[0072] 図 5に示すように、実装に際しては、実装基板 51上の電極ランド 52, 53に、端子電 極 7, 7が当接するように、半導体センサ装置 1が上下逆転されて実装基板 51上に載 置される。そして、例えば半田 54, 55を用いて、上記端子電極 7, 7が電極ランド 52 , 53に接合される。この場合、上記のように、突起 3bがケース板 3と同じ材料で一体 に構成されているので、半田加熱時の熱が加わったとしても、突起 3bがケース板 3か ら外れることはい。そのため、アンダーフィルを用いずとも、図 5に示すように、半導体 センサ装置 1を実装基板 51上に強固に接合することができる。よって、アンダーフィ ルの使用を省略することができる。
[0073] 従って、実装スペースが小さぐ実装基板 51上に十分な接合強度で実装され得る 半導体センサ装置 1を提供することができる。なお、上記半導体センサ装置 1では、 アンダーフィルを必要としな 、ので、アンダーフィルを介した実装基板 51側からの応 力の伝達も起こらない。カロえて、実装基板 51側にたわみ変形等が生じたとしても、実 装基板 51側力もの応力は、突起 3bのみを経由して半導体センサ装置 1側に伝わる ことになるため、上記応力が半導体基板 2の半導体センサに伝わり難い。従って、実 装基板 51側が変形した場合などにおいても、誤動作の生じ難い半導体センサ装置 1 を提供することができる。
[0074] 次に、上記半導体基板 2において設けられている加速度センサの概略構成を説明 する。
[0075] 図 6に平面図で示すように、半導体基板 2内には、枠状の梁部 21が浮いた状態で 配置されている。この梁部 21が設けられている部分及び後述の錘部分が設けられて いる部分の拡大平面図を図 7に示す。梁部 21は、平面視した場合、角環状の形状を 有する。梁部 21の前述した X軸方向両端から、それぞれ X軸方向に沿って外側に延 びるように支持部 22a, 22bが連ねられている。支持部 22a, 22bの梁部 21に連ねら れて 、る側とは反対側の端部が半導体基板 2の本体部分に連ねられて 、る。すなわ ち、支持部 22a, 22bにより、梁部 21が浮力された状態とされている。
[0076] また、梁部 21の Y軸方向両側に、錘部 23a, 23bが配置されている。錘部 23a, 23 bは、梁部 21に対して Y軸方向両側カゝら Y軸方向外側に連ねられた連結部 24a, 24 bにより梁部 21に連結されている。従って、錘部 23a, 23bは、梁部 21と同様に半導 体基板 2の本体部に対して浮かされた状態で配置されて 、る。梁部 21がたわみ変形 することにより、錘部 23a, 23b力 X軸方向、 Y軸方向及び Z軸方向の 3軸方向に変 位可能とされている。
[0077] 本実施形態では、上記半導体基板 2は、 SOI (Silicon - On - Insulator)基板を マイクロマシユング技術を用いてカ卩ェすることにより形成されている。なお、 SOI基板 とは、 Si層と、 SiO層と、 Si層とがこの順序で積層されている多層基板であり、もっとも 、本発明で用いられる半導体基板は上記 SOI基板に限定されるものではない。
[0078] また、上記梁部 21において、図 6に略図的に示すように、例えば X軸方向の加速度 を検出するために、 4つのピエゾ抵抗部 R 〜R が配置されている。これら 4つのピ
XI X4
ェゾ抵抗部 R 〜R
XI X4が X軸方向の加速度を検出する X軸方向加速度検出部を構成 している。そして、半導体基板 2に形成されている配線パターンにより、ピエゾ抵抗部 R 〜R が図 8に示すブリッジ回路を構成している。このブリッジ回路における出力
XI X4
変化により X方向の加速度が検出される。すなわち、図 8に示すように、このブリッジ 回路では、ピエゾ抵抗部 R , R
XI X2が電気的に接続され、電圧検出部 P
XIが形成されて いる。同様に、ピエゾ抵抗部 R , R P
X3 X4が電気的に接続され、電圧検出部 X2が形成さ れている。
[0079] また、ピエゾ抵抗部 R , R が電気的に接続され、この接続部が外部の電圧電源
XI X3
に接続される電圧入力部 Vsとされている。さら〖こ、外部配線パターンにより、ピエゾ抵 抗部 R , R が電気的に接続され、該接続部分がグラウンド電位に接続されている。
X2 X4
[0080] なお、 Y軸方向及び Z軸方向の加速度を検出するために、同様に、 4つのピエゾ抵 抗部がそれぞれ配置されており、かつ図 8に示したブリッジ回路と同様のブリッジ回 路が半導体基板 2に形成されている配線パターンにより上記 4つのピエゾ抵抗部を 接続することにより構成されて 、る。
[0081] 半導体基板 2においては、 X軸方向の加速度が発生すると、加速度に起因した X軸 方向の力が可動部 2aである錘部 23a, 23b〖こ作用する。錘部 23a, 23bでの X軸方 向への作用力により、錘部 23a, 23bが、図 9の破線で示す基準状態から、例えば図 9の実線で示すように、 X軸方向に変位する。錘部 23a, 23bの X軸方向への変位に より、連結部を介して梁部 21はたわみ変形し、それによつて梁部 21に応力が発生す る。この梁部 21に生じた応力により、上述した X軸方向加速度検出部におけるピエゾ 抵抗部の抵抗値が変化する。そのため、 X軸方向への加速度が発生している場合に 、X軸方向加速度検出部を構成している図 8に示したブリッジ回路の出力が変化し、 X軸方向の加速度が検出される。この場合、 Y軸方向及び Z軸方向に加速度が作用 しな 、場合には、 Y軸方向加速度検出部及び Z軸方向加速度検出部を構成して 、る 各ブリッジ回路の出力には変化がみられないことになる。このようにして、 X軸方向の 加速度が検出される。
[0082] Y軸方向に加速度が発生した場合、ある!/、は Z軸方向に加速度が発生した場合に も、同様にして、 Y軸方向及び Z軸方向の加速度が検出される。
[0083] なお、本実施形態では、上記のような加速度センサが半導体基板に可動部を有す る半導体センサとして構成されているが、本発明はこのような加速度センサを用いた 半導体センサに限らず、可動部を有する適宜の半導体センサが形成されている半導 体基板を用いることができる。半導体センサとしては、加速度センサの他、角速度セ ンサ、角加速度センサ、圧電ジャイロセンサなどの様々な半導体を用いた可動部を 有するセンサを挙げることができる。
[0084] また、上記実施形態では、上記半導体基板 2を素子基板として用いたが、本発明に 係る電子部品の製造方法では、素子基板は半導体基板に限定されず、半導体以外 の材料力もなる基板であってもよぐまた、機能部についても、上記のようなセンサに 限らず、様々な電子部品として機能する機能部を広く含むものとする。
[0085] さらに、上記実施形態では、第 2のケース板 4が半導体基板 2の下面に積層されて いたが、本発明においては、第 2のケース板 4は必ずしも用いられずともよい。すなわ ち、第 2のケース板 4を用いずに、実装後に上面を開放状態としてもよい。
[0086] もっとも、第 2のケース板 4を積層することにより、素子基板に形成されている機能部 を確実に気密封止することができる。電子部品の機械的強度も高められる。 また、第 2のケース板 4側にも、上記複数の突起及び端子電極を形成してもよい。そ の場合には、ケース板側カゝら実装基板に搭載され得る電子部品を得ることができる。 すなわち、電子部品の上下の方向性を無くすことができる。
また、ケース板 3, 4に凹部 4a等が設けられておらずともよい。その場合には枠状に 塗布される接着剤層の厚みを厚くすることにより空隙を形成すればよい。

Claims

請求の範囲
[1] 電子部品として機能させるための機能部と、該機能部を外部と電気的に接続する ために一方面に形成された外部接続用電極とが設けられている素子基板を用意す る工程と、
前記素子基板上に相対的に耐サンドブラスト性が高い接着剤を用いて、相対的に 耐サンドブラスト性が低いケース板を貼り合わせる工程と、
前記ケース板にサンドブラスト加工により前記外部接続用電極の一部が下に存在し て ヽる部分で前記接着剤を露出させるように穴を形成する工程と、
前記穴に露出しており、前記サンドブラスト加工により除去できな力つた接着剤部分 をエッチングにより除去し、前記外部接続用電極を露出させる工程と、
前記ケース板の外表面力 前記穴内に至るように、かつ前記接着剤の除去により 露出した外部接続用電極と電気的に接続されるように電極膜を形成する工程と、 機械加工により、先端面に前記電極膜が至る突起を前記ケース板の外表面に形成 する工程とを備える、電子部品の製造方法。
[2] 前記電極膜を形成するより前に、前記ケース板の少なくとも前記電極膜が形成され る部分を荒らす工程をさらに備える、請求項 1に記載の電子部品の製造方法。
[3] 前記エッチングがドライエッチングにより行われる、請求項 1または 2に記載の電子 部品の製造方法。
[4] 前記接着剤として、ポリイミド系接着剤を用いる、請求項 1〜3のいずれか 1項に記 載の電子部品の製造方法。
[5] 前記穴を分割するように前記素子基板と前記ケース板との積層体をダイシングし、 前記突起の側面に前記穴の内周面の一部で形成された凹部を形成する工程をさら に備える、請求項 1〜4のいずれか 1項に記載の電子部品の製造方法。
[6] 前記素子基板の前記ケース板が接着される側とは反対側の面に第 2のケース板を 積層する工程をさらに備える、請求項 1〜5のいずれ力 1項に記載の電子部品の製 造方法。
[7] 前記第 2のケース板が、接着剤により前記素子基板に貼り合わされる請求項 6に記 載の電子部品の製造方法。 電子部品素子として機能する機能部が設けられた素子基板と、
前記素子基板の片面に設けられた接着剤層と、
前記接着剤層よりも耐サンドブラスト性が低い材料力 なり、前記接着剤層により前 記ケース板に貼り合わされて 、るケース板とを備え、
前記素子基板の前記ケース板が積層される面に、外部と電気的に接続される外部 接続用電極が形成されており、
前記ケース板に、前記外部接続用電極の少なくとも一部を露出させるように底部に 前記接着剤層が配置されて 、な 、穴を有し、
前記ケース板の前記素子基板と積層されて!ヽる側とは反対側の面に、前記電極膜 が外表面に付与されている突起が形成されており、突起の側面の一部が前記穴の 内周面により形成されており、前記突起の先端面から、突起の側面を経て、前記穴 内に露出している外部接続用電極に至る電極膜が形成されている、電子部品。
PCT/JP2006/309724 2005-08-05 2006-05-16 電子部品の製造方法及び電子部品 WO2007017980A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007529459A JP4613958B2 (ja) 2005-08-05 2006-05-16 電子部品の製造方法及び電子部品
DE112006001844T DE112006001844B4 (de) 2005-08-05 2006-05-16 Verfahren zum Herstellen einer Elektronikkomponente und Elektronikkomponente
US12/020,729 US7507346B2 (en) 2005-08-05 2008-01-28 Method for manufacturing electronic component, and electronic component

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005-228243 2005-08-05
JP2005228243 2005-08-05

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US12/020,729 Continuation US7507346B2 (en) 2005-08-05 2008-01-28 Method for manufacturing electronic component, and electronic component

Publications (1)

Publication Number Publication Date
WO2007017980A1 true WO2007017980A1 (ja) 2007-02-15

Family

ID=37727171

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/309724 WO2007017980A1 (ja) 2005-08-05 2006-05-16 電子部品の製造方法及び電子部品

Country Status (6)

Country Link
US (1) US7507346B2 (ja)
JP (1) JP4613958B2 (ja)
CN (1) CN100565848C (ja)
DE (1) DE112006001844B4 (ja)
TW (1) TWI304646B (ja)
WO (1) WO2007017980A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009505389A (ja) * 2005-08-11 2009-02-05 ハイマイト アクティーゼルスカブ マイクロ部品用チップ・スケール・パッケージ
JPWO2009022578A1 (ja) * 2007-08-10 2010-11-11 株式会社村田製作所 素子構造およびその製造方法
JP2011044552A (ja) * 2009-08-20 2011-03-03 Cmk Corp プリント配線板の製造方法
WO2017057138A1 (ja) * 2015-09-30 2017-04-06 住友ベークライト株式会社 構造体、配線基板および配線基板の製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012137714A1 (ja) 2011-04-04 2012-10-11 ローム株式会社 半導体装置および半導体装置の製造方法
WO2017061374A1 (ja) * 2015-10-06 2017-04-13 住友電工プリントサーキット株式会社 プリント配線板及び電子部品
KR102204276B1 (ko) 2015-11-30 2021-01-15 더블유.엘. 고어 앤드 어소시에이트스, 인코포레이티드 다이를 위한 보호용 환경 배리어

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001026147A1 (fr) * 1999-10-04 2001-04-12 Seiko Epson Corporation Dispositif a semi-conducteur, son procede de fabrication, carte de circuit imprime et dispositif electronique
JP2001124794A (ja) * 1999-10-26 2001-05-11 Matsushita Electric Works Ltd マイクロ加工センサの実装構造及びその実装方法
JP2004311574A (ja) * 2003-04-03 2004-11-04 Shinko Electric Ind Co Ltd インターポーザー及びその製造方法ならびに電子装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11201788A (ja) * 1998-01-19 1999-07-30 Mitsubishi Electric Corp 半導体カルマン渦流量センサ及びその製造方法
JP4260339B2 (ja) * 2000-04-27 2009-04-30 三菱電機株式会社 加速度センサの製造方法
US6476415B1 (en) * 2000-07-20 2002-11-05 Three-Five Systems, Inc. Wafer scale processing
JP2004340730A (ja) * 2003-05-15 2004-12-02 Hitachi Ltd 半導体装置及びその製造方法
US6953990B2 (en) * 2003-09-19 2005-10-11 Agilent Technologies, Inc. Wafer-level packaging of optoelectronic devices
US6926592B2 (en) * 2003-11-25 2005-08-09 Motorola, Inc. Surface treatment of mechanically abraded glass

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001026147A1 (fr) * 1999-10-04 2001-04-12 Seiko Epson Corporation Dispositif a semi-conducteur, son procede de fabrication, carte de circuit imprime et dispositif electronique
JP2001124794A (ja) * 1999-10-26 2001-05-11 Matsushita Electric Works Ltd マイクロ加工センサの実装構造及びその実装方法
JP2004311574A (ja) * 2003-04-03 2004-11-04 Shinko Electric Ind Co Ltd インターポーザー及びその製造方法ならびに電子装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009505389A (ja) * 2005-08-11 2009-02-05 ハイマイト アクティーゼルスカブ マイクロ部品用チップ・スケール・パッケージ
JPWO2009022578A1 (ja) * 2007-08-10 2010-11-11 株式会社村田製作所 素子構造およびその製造方法
JP2011044552A (ja) * 2009-08-20 2011-03-03 Cmk Corp プリント配線板の製造方法
WO2017057138A1 (ja) * 2015-09-30 2017-04-06 住友ベークライト株式会社 構造体、配線基板および配線基板の製造方法

Also Published As

Publication number Publication date
CN100565848C (zh) 2009-12-02
US7507346B2 (en) 2009-03-24
JPWO2007017980A1 (ja) 2009-02-19
DE112006001844T5 (de) 2008-06-12
DE112006001844B4 (de) 2012-07-05
TWI304646B (en) 2008-12-21
TW200742009A (en) 2007-11-01
US20080113164A1 (en) 2008-05-15
CN101218669A (zh) 2008-07-09
JP4613958B2 (ja) 2011-01-19

Similar Documents

Publication Publication Date Title
US6300676B1 (en) Small size electronic part and a method for manufacturing the same, and a method for forming a via hole for use in the same
US7468552B2 (en) Physical quantity sensor
KR100622372B1 (ko) 복수개의 구성유닛을 포함하는 자이로센서 및 그 제조방법
JP4613958B2 (ja) 電子部品の製造方法及び電子部品
JP5487672B2 (ja) 物理量センサ
JP2006275660A (ja) 半導体センサおよびその製造方法
JP2007043017A (ja) 半導体センサ装置
JPWO2017082105A1 (ja) 圧電たわみセンサ及び検出装置
JP5052459B2 (ja) 半導体センサー装置
JP4925275B2 (ja) 半導体装置
JP4925272B2 (ja) 半導体装置
JP5366463B2 (ja) 物理量センサ及びその製造方法、ならびに、物理量センサ実装構造
JP2002090384A (ja) 運動センサの構造および内部接続方法
JP2010025822A (ja) 物理量センサ及びその製造方法
WO2016117289A1 (ja) 物理量センサおよびその製造方法
JP5163363B2 (ja) 半導体センサ装置
JP4706634B2 (ja) 半導体センサおよびその製造方法
JP5167848B2 (ja) 支持基板及びそれを用いた静電容量型力学量検出センサの製造方法
JP5804762B2 (ja) 圧電デバイス
JP5163362B2 (ja) 半導体センサ装置
WO2021215463A1 (ja) 電子部品、電子デバイス及び電子部品の製造方法
JP2010197286A (ja) 加速度センサ及び加速度センサの製造方法
JP4925273B2 (ja) 半導体装置
JP2010276478A (ja) 加速度センサ装置
JP2018081036A (ja) 複合センサ装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200680024875.9

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2007529459

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 1120060018442

Country of ref document: DE

WWE Wipo information: entry into national phase

Ref document number: 12020729

Country of ref document: US

RET De translation (de og part 6b)

Ref document number: 112006001844

Country of ref document: DE

Date of ref document: 20080612

Kind code of ref document: P

122 Ep: pct application non-entry in european phase

Ref document number: 06746438

Country of ref document: EP

Kind code of ref document: A1

REG Reference to national code

Ref country code: DE

Ref legal event code: 8607

REG Reference to national code

Ref country code: DE

Ref legal event code: 8607