WO2006137237A1 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
WO2006137237A1
WO2006137237A1 PCT/JP2006/310253 JP2006310253W WO2006137237A1 WO 2006137237 A1 WO2006137237 A1 WO 2006137237A1 JP 2006310253 W JP2006310253 W JP 2006310253W WO 2006137237 A1 WO2006137237 A1 WO 2006137237A1
Authority
WO
WIPO (PCT)
Prior art keywords
film
copper
wiring
copper alloy
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2006/310253
Other languages
English (en)
French (fr)
Inventor
Mari Amano
Munehiro Tada
Naoya Furutake
Yoshihiro Hayashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to US11/993,285 priority Critical patent/US7867906B2/en
Priority to JP2007522218A priority patent/JP5380838B2/ja
Publication of WO2006137237A1 publication Critical patent/WO2006137237A1/ja
Anticipated expiration legal-status Critical
Priority to US12/956,333 priority patent/US8174122B2/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/056—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/042—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers the barrier, adhesion or liner layers being seed or nucleation layers
    • H10W20/043—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers the barrier, adhesion or liner layers being seed or nucleation layers for electroplating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/074—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H10W20/076—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/44—Conductive materials thereof
    • H10W20/4403—Conductive materials thereof based on metals, e.g. alloys, metal silicides
    • H10W20/4421—Conductive materials thereof based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H10W20/4424—Copper alloys
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
    • H10W20/084—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts for dual-damascene structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
    • H10W20/084—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts for dual-damascene structures
    • H10W20/0888—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts for dual-damascene structures wherein via-level dielectrics are compositionally different than trench-level dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/425—Barrier, adhesion or liner layers

Definitions

  • the present invention relates to a semiconductor device having wiring, and more particularly to a semiconductor device having a trench wiring (damascene wiring) structure mainly composed of copper and a manufacturing method.
  • LSIs silicon semiconductor integrated circuits
  • A1 aluminum
  • A1 alloy has been widely used as a conductive material.
  • Cu copper
  • the damascene method is a method in which wiring is formed by embedding copper in wiring trenches and z or vias formed in an insulating film on a semiconductor substrate, and polishing and removing excess copper.
  • Copper migration can be roughly divided into two types depending on the driving force. One is electoric port migration caused by current flowing in the wiring, and the other is stress migration caused by stress in the wiring. As the wiring becomes finer, the density of the current flowing in the wiring increases, and copper tends to migrate due to the electron wind. In addition, a stress gradient occurs at the connection between fine vias and wiring, and copper migration occurs to alleviate the stress gradient.
  • Patent Document 2 by forming a film having a material strength with good adhesion to copper on a barrier metal formed by chemical vapor deposition or ALD, it is possible to prevent electoric port migration defects and improve wiring reliability. Techniques for improving are disclosed.
  • Patent Document 1 Japanese Patent Application Laid-Open No. 9289214
  • Patent Document 2 Japanese Patent Laid-Open No. 2003-332426
  • Patent Document 1 a method of alloying the wiring itself, and as disclosed in Patent Document 2, the adhesion between copper and the surrounding noria metal film is improved. A way to improve it has been proposed.
  • Patent Document 2 a method of alloying the wiring itself, and as disclosed in Patent Document 2, the adhesion between copper and the surrounding noria metal film is improved. A way to improve it has been proposed.
  • the conventional technology has the following problems.
  • a barrier metal film with high adhesion to copper suppresses copper diffusion at the interface and can improve reliability.
  • a wiring groove is embedded.
  • oxygen diffused in the copper film during the thermal process causes the noria metal film to be oxidized from the natural acid film on the copper surface.
  • the copper grain boundary and the copper grain boundary where the oxygen diffusion rate is fast In the portion where the surface of the noria metal film is in contact, the acidity of the noria metal film is remarkably observed. Even if the surface oxide film is temporarily removed before the heat process, the oxidation rate of the barrier metal film is generally higher than that of copper. It is difficult to prevent.
  • Oxygen in the copper film or copper alloy film takes electrons from the copper atom (Cu) in the metal state! ⁇ Oxygen ion (0 2_ ) and converts the copper atom in the metal state to the ion state (Cu +, Cu 2+ ) Change to. These ions move due to the electric field and have been a factor that deteriorates the wiring reliability.
  • An object of the present invention is to improve the adhesion at the interface between the noble metal film and the copper, suppress the copper diffusion at the interface, prevent the occurrence of electoric port migration and stress migration, and have high reliability.
  • a semiconductor device having wiring and a method for manufacturing the same are provided.
  • a method for manufacturing a semiconductor device includes: (a) forming a groove and Z or via for forming a wiring in a predetermined region in an insulating film formed above a semiconductor substrate; (b) forming a barrier metal film on the insulating film in which the trench and Z or via are formed; (c) forming a copper or copper alloy film on the barrier metal film; and (d) On the copper or copper alloy film, the standard generation energy of the acid-oxidation reaction is negative within a range of room temperature force of 400 ° C, and the absolute value of the standard generation energy is higher than that of the noria metal film formed in the step (b).
  • a step of forming an oxygen absorbing film having a large thickness and (e) a step of heating the laminated film comprising the barrier metal film, the copper or copper alloy film and the oxygen absorbing film at a temperature in the range of 200 to 400 ° C. And (f) forming a wiring by removing the upper portion of the laminated film. And wherein the door.
  • the copper or copper alloy film formed in the step (c) has an additive element whose room temperature force is 400 ° C and whose absolute value of the standard formation energy of the acid-acid reaction is larger than that of the noria metal film.
  • a copper plating film using a solid solution copper alloy film as a seed can be obtained.
  • the copper or copper alloy film formed in the step (c) is a copper plating film seeded with a copper alloy film in which the additive element is dissolved, and is a standard generation of the acid-acid reaction of the additive element.
  • the absolute value of energy can be made larger than that of the above-mentioned rare metal film and less than that of the metal constituting the oxygen-absorbing film formed in the step (d).
  • the thickness of the oxygen absorbing film formed in the step (d) may be 100 A or less.
  • the rare metal film is tantalum, tantalum nitride, or a laminated film thereof
  • the oxygen absorbing film is a film containing aluminum, titanium, magnesium, calcium, zirconium, beryllium, hafnium, or silicon as a main component. May be formed.
  • a semiconductor device is a wiring formed in a predetermined region in an insulating film formed above a semiconductor substrate, and a copper or copper alloy film located in at least one layer; In a semiconductor device having a barrier metal film covering the periphery, the oxide of the rare metal film does not exist in a region where the copper or copper alloy film and the barrier metal film are in contact with each other. .
  • the oxygen concentration contained in the copper or the copper alloy film is 4 ⁇ 10 18 atoms Zcm 3 or less inside the wiring except the interface region with the barrier metal film. Furthermore, when the copper alloy film is a copper plating film formed using a copper alloy seed film in which an additive element is dissolved as a seed, the copper alloy film is in a region where the copper or copper alloy film is in contact with the barrier metal film. Oxygen concentration peaks exist at the interface between the copper alloy seed film and the plating film due to the absence of the oxide of the rear metal film. At this time, the additive element concentration is high in the copper alloy seed film region of the copper or copper alloy film, and the additive element concentration is low in the copper plating film region.
  • the “barrier metal oxide” refers to a barrier metal oxide formed on the interface region between the barrier metal and the copper or copper alloy film. Point to. Since the volume of the NORIA metal increases when oxidized, it is formed with a certain thickness centering on the interface region of the original NORIA metal and copper or copper alloy.
  • the determination method of the presence or absence of oxides of rare metal can be performed by elemental analysis by SIMS (Second Ion Mass Spectroscopy) method or TEM (Transmissi on Electron Microscopy) analysis. For SIMS analysis, Oxygen concentration analysis is performed centering on the interface region between the steel and copper or copper alloy.
  • the “barrier metal oxide is not present” state refers to the peak or inflection point in the oxygen concentration profile at the interface between the barrier metal and the copper or copper alloy in the determination by the SIMS analysis. Is a state in which there is a profile that does not exist and monotonously decreases or increases. “Inside the wiring excluding the interface region with the barrier metal” means that the copper or copper alloy film surrounded by the barrier metal film has a copper or copper distance of 20 nm or more away from the interface of the nore metal Z copper (alloy). Refers to the alloy film part.
  • the above-described configuration of the present invention that is, a structure in which the oxide film of the NORA metal film does not exist in the portion where the grain boundary of the copper or copper alloy film is in contact with the surface of the barrier metal film, Furthermore, by making the average value of the oxygen concentration in the copper or copper alloy wiring 4 ⁇ 10 18 atoms / cm 3 or less, the adhesion between the copper wiring and the barrier metal film can be improved, and the reliability of the wiring can be improved. it can.
  • the oxygen concentration of the copper wiring film, and at least 4 X 10 18 at O msZcm 3 or less, by causing further loss peak of the oxygen concentration in the barrier metal and copper interfaces, reliability of the wiring is improved.
  • the room temperature force on the surface of the copper film is larger than that of the barrier metal film with absolute value of the standard value energy of the acid-acid reaction in the range of 400 ° C!
  • the copper film is heated at a high temperature of 200 ° C or higher, so that the natural oxide film on the copper film surface is By combining with the metal constituting the oxygen absorbing film, oxygen diffusion into the copper film is prevented, and oxygen as an impurity contained in the copper film is absorbed. Thereby, a semiconductor device having the above-described wiring structure can be realized.
  • the copper crystal grains are grown in advance to reduce impurities and vacancies in the film. It is desirable.
  • a copper alloy film in which an additive element larger than that of the barrier metal film having an absolute value of the standard generation energy of the acid-sodium reaction in the range of 400 ° C at room temperature is dissolved is used as a seed. Since the copper plating film is used, oxygen in the vicinity of the interface between the noria metal and the copper can be trapped on the surface of the copper alloy film used as a seed, so that the reliability of the interface can be further improved. In that case, however, the standard absolute value of the energy generated by the acid-oxidation reaction of the metal element dissolved in copper needs to be less than that of the oxygen absorption film formed on the copper film.
  • the thickness of the oxygen absorbing film formed on the surface of the copper film is such that the oxygen atoms on the surface of the copper film are fixed by the action of the metal atoms constituting the oxygen absorbing film reacting and fixing with the surface oxygen.
  • the thickness required for absorption is sufficient, and the film thickness should be an ultrathin film of 100A or less, and most of it contributes to the binding with oxygen. That is, it is desirable to avoid the diffusion of metal atoms constituting the oxygen absorption film into the copper film as much as possible. This is because the resistance of the copper wiring is not increased by the diffusion of metal atoms constituting the oxygen absorbing film, and the void is not generated in the copper film, particularly in the fine via due to the Kirkendall effect.
  • the additive element concentration in the copper film is high, the oxygen concentration in the copper alloy film increases due to the combination of the additive element in the copper alloy film and oxygen. In this sense, it is desirable that the additive element concentration be 10 19 atoms Zcm 3 or less.
  • the invention's effect [0025] By using the semiconductor device and the manufacturing method thereof of the present invention, it is possible to improve the adhesion between the copper wiring and the barrier metal film, and to improve the electoric port migration resistance and the stress migration resistance. .
  • FIG. 1 is a schematic diagram showing the behavior of oxygen in a copper film in the prior art.
  • FIG. 2 is a schematic diagram showing the behavior of oxygen in a copper film according to the present invention.
  • FIG. 3 is a diagram showing an outline of a partial cross-sectional structure of the wiring structure in the first embodiment of the present invention.
  • FIG. 4 is a cross-sectional view illustrating the manufacturing method in the first embodiment of the present invention.
  • FIG. 5 is a diagram showing an outline of a partial cross-sectional structure of a wiring structure in a second embodiment of the present invention.
  • FIG. 6 is a cross-sectional view illustrating a manufacturing method in the second embodiment of the present invention.
  • FIG. 7 is a diagram showing the concentration distribution of oxygen, copper and tantalum in a wiring to which the prior art and the present invention are applied.
  • FIG. 8 is a diagram showing a metal concentration distribution including aluminum in a wiring to which the prior art and the present invention are applied.
  • FIG. 9 is a schematic diagram showing oxygen and additive element concentration distributions in a wiring to which the prior art and the present invention are applied.
  • FIG. 10 is a view showing the concentration distribution of oxygen, copper and tantalum in a wiring to which the prior art and the present invention are applied.
  • FIG. 11 is a diagram showing a metal concentration distribution including aluminum in a wiring to which the prior art and the present invention are applied.
  • FIG. 12 is a schematic diagram showing oxygen and additive element concentration distributions in a wiring to which the prior art and the present invention are applied.
  • FIG. 13 is a diagram showing a defect occurrence rate of a via chain pattern in a constant temperature storage test (150 ° C.) of a wiring to which the prior art and the present invention are applied.
  • FIG. 14 is a cross-sectional view of a semiconductor device embodying the present invention.
  • FIG. 15 is a cross-sectional view of a semiconductor device embodying the present invention.
  • FIG. 16 is a cross-sectional view of a semiconductor device embodying the present invention.
  • FIG. 17 is a cross-sectional view of a semiconductor device embodying the present invention.
  • FIG. 18 is a cross-sectional view of a semiconductor device embodying the present invention.
  • FIG. 19 is a cross-sectional view of a semiconductor device embodying the present invention.
  • FIG. 20 is a cross-sectional view of a semiconductor device embodying the present invention.
  • an alloy means an alloy obtained by adding a metal element other than the main component to the main component.
  • the main component is copper and a metal element other than copper is added. This shows the alloyed alloy.
  • the main component is copper, which is an alloy of aluminum added to copper.
  • such an alloy refers to a material in which another metal element is intentionally added to the main component, and does not exclude the inclusion of inevitable impurities included in the process. Therefore, copper may contain inevitable impurities.
  • the barrier metal film is a conductive film having noria which covers the side and bottom surfaces of the wiring in order to prevent the metal elements constituting the wiring from diffusing into the interlayer insulating film and Z or the lower layer.
  • a refractory metal such as tantalum (Ta), tantalum nitride (TaN), titanium nitride (TiN), tungsten carbonitride (WCN) or the like
  • Ta tantalum
  • TaN tantalum nitride
  • TiN titanium nitride
  • WCN tungsten carbonitride
  • a semiconductor substrate is a substrate on which a semiconductor device is configured, particularly for manufacturing an SOI (Silicon on Insulator) substrate and a TFT (Thin film transistor) liquid crystal made only on a single crystal silicon substrate. Also includes a substrate such as a substrate.
  • SOI Silicon on Insulator
  • TFT Thin film transistor
  • the interlayer insulating film is a film that insulates and isolates the wiring material, and may be a film that includes voids in the film in order to reduce the capacitance between the wirings.
  • SiO, HSQ (NO) SiO, HSQ (NO)
  • CS TM, IPS TM, HOSP TM organic polymer films
  • SiLK TM, Flare TM organic polymer films
  • SiOCH SiOC
  • SiOC eg Black Diamond TM, CORAL TM, AuroraULK TM, Orion TM, etc.
  • insulating thin films containing organic matter in them A typical example is a molecular pore film using a cyclic organic silica raw material.
  • the sputtering method may be a normal sputtering method. However, in order to improve the embedding characteristics, the film quality, and the uniformity of the film thickness within the wafer surface, for example, the long throw sputtering method, the collimated sputtering method, and the like. Further, a sputtering method with high directivity such as ionized sputtering can also be used. In the case of sputtering an alloy, the metal film formed can be made into an alloy film by forcefully containing a metal other than the main component in the metal target at a solid solubility limit or less.
  • CMP Chemical Mechanical Polishing
  • the unevenness on the wafer surface is polished by bringing the polishing liquid into contact with a rotating polishing pad while flowing a polishing liquid on the wafer surface.
  • the damascene method it is used to obtain a flat wiring surface by removing a surplus metal portion after embedding a metal in a wiring groove or via hole.
  • a hard mask refers to an insulating film used as a mask when forming a wiring pattern.
  • the direct CMP is difficult due to a decrease in strength due to the low dielectric constant of the interlayer insulating film, it is also an insulating film that is laminated and protected on the interlayer insulating film. Show.
  • a wiring structure according to the first embodiment of the present invention will be described with reference to FIG.
  • the present invention is applied to dual damascene wiring.
  • an interlayer insulating film 2 and an etch stop film 3a are stacked on a semiconductor substrate 1 on which a semiconductor element is formed (not shown).
  • a copper or copper alloy wiring 5a surrounded by the barrier metal film 4a is formed on the upper part by a damascene method, and a wiring structure is formed in which the upper surface of the wiring is covered with the wiring protective film 6a.
  • a via interlayer insulating film 7 and an etch stop film 3b are laminated, and vias and wirings are formed by a dual damascene method.
  • the via and the wiring are made of copper or copper alloy wiring 5b surrounded by the barrier metal film 4b, and a wiring structure is formed in which the surface of the wiring is covered with the wiring protective film 6b.
  • the oxide of the barrier metal film 4a'4b exists in the portion where the copper or copper alloy wiring 5a'5b and the surface of the noria metal film 4a'4b are in contact with each other! /! Further, the oxygen concentration contained in the copper or copper alloy wirings 5a and 5b is not more than 4 ⁇ 10 18 atoms Zcm 3 inside the wiring except the interface region with the barrier metal.
  • the copper alloy wiring is formed of a copper plating film formed using a copper alloy seed film in which an additive element is dissolved as a seed
  • the copper alloy seed film and the plating film There is a peak in the oxygen concentration at the interface, and with the interface as a boundary, the additive element concentration is high in the copper alloy seed film region of the copper alloy film, and the additive element concentration is low in the copper plating film region.
  • the copper or copper alloy wiring 5a'5b and the barrier metal film 4a'4b Adhesion can be improved, and electo port migration resistance and stress migration resistance can be improved. That is, the copper or copper alloy wiring 5a'5b is in contact with the surface of the noble metal film 4a or 4b! The oxide of the noria metal film 4a or 4b exists! Adhesion between the alloy wiring 5a'5b and the barrier metal film 4a'4b is improved, and the activation energy of copper or copper alloy wiring metal diffusion at the interface causing stress migration and electoric port migration is improved. As a result, significant improvement in wiring reliability can be obtained.
  • the interface between copper and other materials is a route, so improving adhesion leads to improved resistance to stress migration.
  • ionization of copper atoms is suppressed by reducing the oxygen concentration in the copper or copper alloy wiring 5a ′ 5b. This suppresses material movement due to electric field drift of ions and improves electo port migration resistance.
  • the room temperature force is also in the range of 400 ° C.
  • the absolute value of the standard energy of the acid-oxidation reaction is larger than that of the S-barrier metal film.
  • Memory such as DRAM (Dynamic Random Access Memory), SRAM (Static Random Access Memory), flash memory, FRAM (Ferro Electrical Random Access Memory), MRAM (Magnetic Random Access Memory), or resistance change memory
  • DRAM Dynamic Random Access Memory
  • SRAM Static Random Access Memory
  • flash memory FRAM (Ferro Electrical Random Access Memory)
  • MRAM Magnetic Random Access Memory
  • resistance change memory At least one of a semiconductor product having a circuit, a semiconductor product having a logic circuit such as a microprocessor, a mixed-type semiconductor product in which these are simultaneously listed, or a SIP (Silicon in package) in which a plurality of such semiconductor devices are stacked If there are multi-layer wiring in the part, measure the impurity concentration in the metal wiring. It can be confirmed with.
  • the determination can be made by measuring the oxygen element concentration by selecting a predetermined location and performing SIMS (Second Ion Mass Spectroscopy) analysis.
  • SIMS Second Ion Mass Spectroscopy
  • noria metal oxide when noria metal oxide is present, there is a peak or inflection point in the oxygen concentration profile at the interface between noria metal and copper or copper alloy, and it is not a monotonically increasing or decreasing profile.
  • the portion detected as the interface does not have a steep concentration gradient as in the actual structure.
  • the presence or absence of oxidation of the barrier metal film at the portion where the grain boundary in the copper or copper alloy wiring is in contact with the barrier metal film can be visually recognized based on the contrast of the observation image of the TEM obtained by cutting the semiconductor product in the cross-sectional direction. This is because when oxygen diffuses in the film from the surface of copper or copper alloy, the diffusion coefficient of oxygen at the grain boundary is larger than in the grains. For this reason, since the oxidation of noria metal proceeds quickly at the portion where the copper grain boundary and the barrier metal are in contact with each other, it is easy to confirm it in a TEM observation image or the like.
  • Interlayer insulating film 10a is laminated, and wiring trench 11a is formed in wiring interlayer insulating film 10a by the damascene method.
  • the etch stop film 3a is, for example, a SiO film, a SiN film, a SiC film, a SiCN film, a SiOC film,
  • At least one of a SiOCH film, a film containing an organic substance therein, a film containing an organic substance as a main component, and a film containing SiO as a main component containing an organic substance can be used. These films are provided to improve the workability of the dual damascene wiring grooves and via holes and should be changed according to the material to be processed. Particularly preferably, DVS—BCB (dibutylsiloxane monobenzoic acid) prepared by Si 2 O 3 or plasma polymerization is used. Cyclobutene) is preferred. Alternatively, it can be omitted if not necessary for etching.
  • DVS—BCB dibutylsiloxane monobenzoic acid
  • the wiring interlayer insulating film 10a is formed of, for example, SiO 2, SiC, SiCN, HSQ (Noidogen)
  • Silsesquioxane (Hydrogen Silsesquioxane) membrane (eg Typel2 TM), MSQ (Methyl Silsesquioxane) membrane (eg JSR—LKD TM, ALC AP TM AP NCS TM ⁇ IPS TM ⁇ HOSP TM), organic polymer films (SiLK TM, Flare TM), SiOCH, SiOC (eg Black Diamond TM, CORAL TM, AuroraULK TM, Orion TM, etc.) or insulating thin films containing organic substances in them, cyclic organic silica raw materials High-strength by irradiating UV with a molecular pore film, a film in which any one of them is laminated, a film in which the composition or density of any of these films is changed in the film thickness direction, or these via interlayer insulation films Typical examples of such films can be mentioned.
  • SiO ZAuroraULK TM upper layer
  • a noria metal film 4a is formed on the wiring trench 1la.
  • the noria metal film 4a can be formed by sputtering, CVD, ALCVD, or the like.
  • a refractory metal such as tantalum (Ta), tantalum nitride (TaN), titanium nitride (TiN), carbonitride-tungsten (WCN) or a nitride thereof, or a stacked film thereof is used.
  • a copper or copper alloy seed film 12 is formed on the noria metal film 4a, and then an electrolytic plating method using the copper or copper alloy seed film 12 as an electrode.
  • the copper plating film 13 is embedded in the wiring groove 11a.
  • an oxygen absorbing film 14 is formed on the copper plating film 13.
  • the structure of Fig. 4 (d) carrier metal film 4a, consisting mainly of copper
  • the oxygen absorbing film 14 reacts with the surface of the copper plating film 13 and oxygen in the film,
  • a low oxygen concentration copper film 15a is formed on the barrier metal film 4a.
  • the copper or copper alloy seed film 12 can be formed by a sputtering method using a copper or copper alloy target or a CVD method.
  • the metal element contained in the copper alloy target at least one of the medium forces of aluminum, tin, titanium, tungsten, silver, zirconium, indium, and magnesium can be selected.
  • a copper aluminum alloy seed layer is formed by ionized sputtering using a copper aluminum alloy target containing 0.1 to 4. Oat.% Of aluminum in a copper target, and these are used as an electrode by electrolytic plating. It is better to embed copper.
  • the film 15a mainly composed of copper is copper or copper alloys film
  • its absolute value power S barrier metal film 4 a standard production formation energy of Sani spoon reaction in the range of room temperature strength is also 400 ° C
  • the copper plating film 15a using the copper alloy film 12 seeded with the copper alloy film 12 in which the additive element is used as a seed it is preferable to use the copper plating film 13 seeded with the copper alloy film 12 in which a larger additive element is solid-dissolved.
  • the absolute value of the standard generated energy of the acid-oxidation reaction of the additive element is larger than that of the rare metal film 4a and less than that of the metal constituting the oxygen absorbing film 14 formed in the previous step. It is preferable.
  • the concentration of metal elements other than copper in the alloy wiring is less than the concentration in the alloy target.
  • the oxygen absorption film 14 has a room temperature force of 400 ° C, the standard generated energy of the acid-acid reaction is negative, and is higher than the barrier metal film 4a formed in the step (c) of FIG. Use a material with a large absolute value.
  • an oxygen absorbing film having a standard energy of oxidation reaction smaller than that of the barrier metal film is formed on the surface of the copper or copper alloy film, it is formed on the surface of the copper or copper alloy film during the subsequent thermal process.
  • Oxygen in the natural oxide film reacts with the metal that forms the oxygen absorption film formed on the surface, so that oxygen on the surface of the barrier metal film due to diffusion of oxygen in the film does not occur.
  • oxygen components contained as impurities in the copper or copper alloy film during the thermal process also absorb oxygen. Since it reacts with the metal constituting the collecting film, it is possible to significantly reduce the oxygen concentration in the copper or copper alloy film.
  • the state in which the oxide of the noria metal films 4a and 4b does not exist at the portion where the grain boundary included in the copper or copper alloy wiring 5a and the surface of the barrier metal films 4a and 4b are in contact with each other is achieved.
  • the oxygen absorbing film that has reacted with the oxygen component is removed in the subsequent CMP process.
  • Ta or a structure in which Ta and a nitride film thereof are stacked is used as a barrier metal
  • aluminum, titanium, magnesium, calcium, zirconium, beryllium, hafnium, or a silicon film is absorbed by oxygen. It can be used as a film.
  • Ti or a structure in which Ti and a nitride film thereof are stacked is used as a barrier metal
  • an aluminum, magnesium, strong ruthenium, zirconium, beryllium, or hafnium film can be used as an oxygen absorbing film.
  • the oxygen-absorbing film which has a negative standard energy of acid-acid reaction and has an absolute value greater than that of the S-barrier metal film, can be dissolved even if its constituent metal is in solid solution with the copper or copper alloy film. Even if it is not dissolved, the same effect of inhibiting noria metal oxide can be obtained.
  • the oxygen absorbing film 14 and the low oxygen concentration copper film 15a are removed by a predetermined amount by CMP (chemical mechanical polishing) method to form a copper or copper alloy wiring 5a.
  • the upper surface is covered with a wiring protective film 6a.
  • the via interlayer insulating film 7, the etch stop film 3b, and the wiring interlayer insulating film 10b having SiO force are sequentially formed on the upper surface of the wiring protective film 6a.
  • the wiring protective film 6a covering the upper surface of the copper or copper alloy wiring 5a for example, a Si N film, a SiC film, a SiCN film, a SiOC film, a SiOCH film, or a film containing an organic substance therein, At least one of a film containing SiO as a film containing organic matter as a main component and a film containing organic matter as a main component can be used.
  • a DVS-BCB (dibutylsiloxane-benzocyclobutene) film prepared by a plasma polymerization method or a DVS-BCB compound may be used.
  • BC B compound means a compound formed by mixing BCB and a plurality of gaseous raw materials to form a film.
  • the via interlayer insulating film 7 is made of, for example, SiO, SiC, SiCN, HSQ (hydrogensil
  • Hydrogen Silsesquioxane membrane eg Typel2 TM
  • MSQ methyl Methyl Silsesquioxane membrane
  • SiLK TM Flare TM
  • SiOCH SiO C
  • SiO C eg Black Diamond TM
  • CORAL TM AuroraULK TM
  • Orion TM etc.
  • insulating thin films containing organic substances molecular pore films using cyclic organic silica raw materials, films made by laminating several of them, and those!
  • Typical examples of such films include films in which the composition or density of any of the films is changed in the film thickness direction, or films in which these via interlayer insulating films have been increased in intensity by UV irradiation. .
  • the etch stop film 3b is, for example, a SiO film, a SiN film, a SiC film, a SiCN film, a SiOC film,
  • At least one of a SiOCH film, a film containing an organic substance therein, a film containing an organic substance as a main component, and a film containing SiO as a main component containing an organic substance can be used. These films are provided to improve the workability of the dual damascene wiring grooves and via holes and should be changed according to the material to be processed. Particularly preferably, DVS—BCB (dibutylsiloxane monobenzoic acid) prepared by Si 2 O 3 or plasma polymerization is used.
  • DVS—BCB dibutylsiloxane monobenzoic acid
  • Cyclobutene is preferred. Alternatively, it can be omitted if not necessary for etching.
  • the interlayer insulating film 10b is made of, for example, SiO, SiC, SiCN, HSQ (hydrogensil
  • Sesquioxane (Hydrogen Silsesquioxane) membrane eg, Typel2 TM
  • MSQ Metal Silsesquioxane membrane
  • SiLK TM, Flare TM organic polymer Molecules
  • SiOCH SiO C
  • SiO C eg Black Diamond TM, CORAL TM, AuroraULK TM, Orion TM, etc.
  • insulating thin films containing organic substances in them molecules using cyclic organic silica materials UV irradiation of the pore film, a film in which a plurality of misalignments are laminated, a film in which the composition and density of the misalignment films are changed in the film thickness direction, or these via interlayer insulation films
  • a high-strength film can be given.
  • SiO ZAuroraULK TM (upper layer
  • a via hole 1 lc and a wiring trench l ib are formed by a dual damascene method.
  • a barrier metal film 4b is formed on the via hole 11c and the wiring trench l ib, and a low oxygen concentration copper film 15b is formed thereon.
  • an oxygen absorption film 14 used for forming the low oxygen concentration copper film 15b is laminated.
  • the same method and material as the lower layer wiring (15a, 14) are used.
  • the upper surface is covered with the wiring protective film 6b.
  • the wiring protective film 6b covering the upper surface of the copper or copper alloy wiring 5b for example, a Si N film, a SiC film, a SiCN film, a SiOC film, a SiOCH film, or a film containing an organic substance therein, At least one of a film containing SiO as a film containing organic matter as a main component and a film containing organic matter as a main component can be used.
  • a DVS-BCB (dibutylsiloxane-benzocyclobutene) film prepared by a plasma polymerization method or a DVS-BCB compound may be used.
  • BC B compound means a compound formed by mixing BCB and a plurality of gaseous raw materials to form a film.
  • a wiring structure according to the second embodiment of the present invention will be described with reference to FIG.
  • the present invention is applied to single damascene wiring.
  • an interlayer insulating film 2 and an etch stop film 3a are stacked on a semiconductor substrate 1 (not shown) on which a semiconductor element is formed.
  • a copper or copper alloy wiring 5a surrounded by the barrier metal film 4a is formed on the upper part by a single damascene method, and a wiring structure in which the upper surface of the wiring is covered with the wiring protective film 6a is formed.
  • a via interlayer insulating film 7 and a via layer hard mask 9 are laminated, and a via is formed therein by a single damascene method.
  • the via is made of a copper or copper alloy via 5c surrounded by a noble metal film 4c.
  • the wiring is formed of a copper or copper alloy wiring 5b surrounded by a barrier metal film 4b.
  • the surface of the copper or copper alloy wiring 5b is covered with a wiring protective film 6b.
  • the oxide is not present.
  • the oxygen concentration contained in the copper or copper alloy wiring 5a ′ 5b and the copper or copper alloy via 5c is 4 ⁇ 10 atoms or cm or less in the wiring excluding the interface region with the barrier metal.
  • the copper alloy wiring is formed of a copper plating film formed using a copper alloy seed film in which an additive element is solid-solved as a seed
  • the copper alloy seed film and the plating film There is a peak in the oxygen concentration at the interface, and with the interface as a boundary, the additive element concentration is high in the copper alloy seed film region of the copper alloy film, and the additive element concentration is low in the copper plating film region.
  • the adhesion between the copper or copper alloy wiring 5a'5b, the copper or copper alloy via 5c and the barrier metal film 4a'4b'4c is improved, and the electrification migration resistance and stress are improved. Migration resistance can be improved. That is, at the portion where the grain boundary contained in the copper or copper alloy wiring 5a'5b or the copper or copper alloy via 5c is in contact with the surface of the nore metal film 4a'4b'4c, the oxide of the nore metal film 4a'4b.
  • the adhesion between the copper alloy wiring 5a '5b, copper or copper alloy via 5c and the barrier metal film 4a' 4b '4c is improved, and the interface that causes stress migration and electoric port migration.
  • ionization of copper atoms is suppressed by lowering the oxygen concentration in the copper or copper alloy wiring 5a'5b and the copper or copper alloy via 5c.
  • Memory such as DRAM (Dynamic Random Access Memory), SRAM (Static Random Access Memory), flash memory, FRAM (Ferro Electrical Random Access Memory), MRAM (Magnetic Random Access Memory), or resistance change memory
  • DRAM Dynamic Random Access Memory
  • SRAM Static Random Access Memory
  • flash memory FRAM (Ferro Electrical Random Access Memory)
  • MRAM Magnetic Random Access Memory
  • resistance change memory At least one of a semiconductor product having a circuit, a semiconductor product having a logic circuit such as a microprocessor, a mixed-type semiconductor product in which these are simultaneously listed, or a SIP (Silicon in package) in which a plurality of such semiconductor devices are stacked This can be confirmed by measuring the impurity concentration in the metal wiring when the part has a multilayer wiring.
  • the determination can be made by measuring the oxygen element concentration by selecting a predetermined location and performing SIMS (Second Ion Mass Spectroscopy) analysis.
  • SIMS Second Ion Mass Spectroscopy
  • noria metal oxide when noria metal oxide is present, there is a peak or inflection point in the oxygen concentration profile at the interface between noria metal and copper or copper alloy, and it is monotonous. It is no longer an increasing or monotonically decreasing profile.
  • the depth direction analysis by SIMS analysis since the measurement is performed while sputtering is performed, the portion detected as the interface does not have a steep concentration gradient as in the actual structure.
  • the presence or absence of oxidation of the barrier metal film at the portion where the grain boundary in the copper or copper alloy wiring is in contact with the barrier metal film can be visually recognized based on the contrast of the observation image of the TEM obtained by cutting the semiconductor product in the cross-sectional direction. This is because when oxygen diffuses in the film from the surface of copper or copper alloy, the diffusion coefficient of oxygen at the grain boundary is larger than in the grains. For this reason, since the oxidation of noria metal proceeds quickly at the portion where the copper grain boundary and the barrier metal are in contact with each other, it is easy to confirm it in a TEM observation image or the like.
  • Interlayer insulating film 10a is laminated, and wiring trench 11a is formed in wiring interlayer insulating film 10a by the damascene method.
  • the etch stop film 3a is, for example, a SiO film, a SiN film, a SiC film, a SiCN film, a SiOC film,
  • At least one of a SiOCH film, a film containing an organic substance therein, a film containing an organic substance as a main component, and a film containing SiO as a main component containing an organic substance can be used. These films are provided to improve the workability of the dual damascene wiring grooves and via holes and should be changed according to the material to be processed. Particularly preferably, DVS—BCB (dibutylsiloxane monobenzoic acid) prepared by Si 2 O 3 or plasma polymerization is used.
  • DVS—BCB dibutylsiloxane monobenzoic acid
  • Cyclobutene is preferred. Alternatively, it can be omitted if not necessary for etching.
  • the wiring interlayer insulating film 10a is made of, for example, SiO 2, SiC, SiCN, HSQ (Noidogen)
  • Silsesquioxane (Hydrogen Silsesquioxane) membrane (eg Typel2 TM), MSQ (Methyl Silsesquioxane) membrane (eg JSR—LKD TM, ALC AP TM AP NCS TM ⁇ IPS TM ⁇ HOSP TM), organic polymer films (SiLK TM, Flare TM), SiOCH , SiOC (for example, Black Diamond TM, CORAL TM, AuroraULK TM, Orion TM, etc.) or insulating thin films containing organic substances in them, molecular pore films using cyclic organic silica materials, and films in which any of these is laminated Typical examples thereof include films in which the composition and density of any of these films are changed in the film thickness direction, or films in which these via interlayer insulating films are increased in intensity by UV irradiation. .
  • the upper layer SiO is used as a protective film for AuroraULK TM during CuCMP.
  • a noria metal film 4a is formed on the wiring trench 11a.
  • the noria metal film 4a can be formed by sputtering, CVD, ALCVD, or the like.
  • a refractory metal such as tantalum (Ta), tantalum nitride (TaN), titanium nitride (TiN), carbonitride-tungsten (WCN) or a nitride thereof, or a stacked film thereof is used.
  • a copper or copper alloy seed film 12 is formed on the noria metal film 4a, and then an electrolytic plating method using the copper or copper alloy seed film 12 as an electrode.
  • the copper plating film 13 is embedded in the wiring groove 11a.
  • an oxygen absorbing film 14 is formed on the copper plating film 13.
  • heat treatment is applied to the structure of FIG. 6 (d) (barrier metal film 4a, films 12 and 13 containing copper as a main component, and oxygen absorbing film 14) at a temperature in the range of 200 to 400 ° C.
  • the oxygen absorbing film 14 reacts with the surface of the copper plating film 13 and oxygen in the film, and as shown in FIG. 6 (e), a low oxygen concentration copper film 15a is formed on the barrier metal film 4a.
  • the copper or copper alloy seed film 12 can be formed by a sputtering method using a copper or copper alloy target or a CVD method.
  • the metal elements contained in the copper alloy target include aluminum, tin, titanium, tungsten, silver, zirconium, indium, and magnesium. You can choose at least one of the strengths of Gnesium.
  • a copper aluminum alloy seed layer is formed by ionized sputtering using a copper aluminum alloy target containing 0.1 to 4. Oat.% Of aluminum in a copper target, and these are used as an electrode by electrolytic plating. It is better to embed copper.
  • the film 15a containing copper as a main component has a room temperature force of 400 ° C and the absolute value of the standard generation energy of the acid-acid reaction, which is larger than that of the S barrier metal film 4a. It is preferable to use the copper plating film 13 with the copper alloy film 12 as a seed. In the copper plating film 15a using the copper alloy film 12 in which the additive element is solid-solved as a seed, the acid of the additive element is added. It is preferable that the absolute value of the standard generated energy of the reaction is larger than that of the noria metal film 4a and less than that of the metal constituting the oxygen absorbing film 14 formed in the above process. When the alloy seed layer and the electrolytic plating method are combined, the concentration of metal elements other than copper in the alloy wiring is less than the concentration in the alloy target.
  • the oxygen absorption film 14 has a room temperature force of 400 ° C.
  • the standard generated energy of the acid-acid reaction is negative, and is higher than the barrier metal film 4a formed in the step (c) of FIG. Use a material with a large absolute value.
  • an oxygen absorption film having a standard energy of oxidation reaction smaller than that of the barrier metal film is formed on the surface of the copper or copper alloy film, it is formed on the surface of the copper or copper alloy film during the subsequent thermal process.
  • Oxygen in the natural oxide film reacts with the metal that forms the oxygen absorption film formed on the surface, so that oxygen on the surface of the barrier metal film due to diffusion of oxygen in the film does not occur.
  • oxygen components contained as impurities in the copper or copper alloy film also react with the metal constituting the oxygen absorbing film, so that the oxygen concentration in the copper or copper alloy film is significantly reduced.
  • Lumidium, titanium, magnesium, calcium, zirconium, beryllium, hafnium, or a silicon film can be used as the oxygen absorbing film.
  • Ti or a structure in which Ti and a nitride film thereof are stacked is used as a barrier metal, an aluminum, magnesium, calcium, zirconium, beryllium, or hafnium film can be used as an oxygen absorbing film.
  • the oxygen-absorbing film which has a standard generation energy of the acid-acid reaction and has a larger absolute value than that of the rare metal film and has a metallic force, can be dissolved even if its constituent metal is dissolved in the copper or copper alloy film. Even if it is not dissolved, the same effect of inhibiting noble metal oxides can be obtained.
  • a predetermined amount of the oxygen absorbing film 14 and the low oxygen concentration copper film 15a is removed by CMP (chemical mechanical polishing) method to form a copper or copper alloy wiring 5a.
  • CMP chemical mechanical polishing
  • the wiring protective film 6a covering the upper surface of the copper or copper alloy wiring 5a for example, a Si N film, a SiC film, a SiCN film, a SiOC film, a SiOCH film, or a film containing an organic substance therein, At least one of a film containing SiO as a film containing organic matter as a main component and a film containing organic matter as a main component can be used.
  • a DVS-BCB (dibutylsiloxane-benzocyclobutene) film prepared by a plasma polymerization method or a DVS-BCB compound may be used.
  • BC B compound means a compound formed by mixing BCB and a plurality of gaseous raw materials to form a film.
  • the via interlayer insulating film 7 is made of, for example, SiO, SiC, SiCN, HSQ (hydrogensil
  • Sesquioxane (Hydrogen Silsesquioxane) membrane eg, Typel2 TM
  • MSQ Metal Silsesquioxane membrane
  • SiLK TM, Flare TM organic polymer Molecules
  • SiOCH SiO C
  • SiO C eg Black Diamond TM, CORAL TM, AuroraULK TM, Orion TM, etc.
  • insulating thin films containing organic substances in them molecules using cyclic organic silica materials UV irradiation of the pore film, a film in which a plurality of misalignments are laminated, a film in which the composition and density of the misalignment films are changed in the film thickness direction, or these via interlayer insulation films
  • a high-strength film can be given.
  • a via hole 11c is formed, and a nore metal film is formed in the via hole 11c. 4c and a low oxygen concentration copper film 15c are formed.
  • the low oxygen concentration copper film 15c is formed by performing heat treatment after an oxygen absorption film is formed on the upper surface, like the lower wiring.
  • a predetermined amount of the oxygen absorbing film 14 and the low oxygen concentration copper film 15c is removed by CMP (chemical mechanical polishing) method to form a copper or copper alloy via 5c. .
  • an etch stop film 3b and a wiring interlayer insulating film 10b are sequentially formed, and a barrier metal film 4b and a low oxygen concentration copper film 15b are formed therein.
  • the low oxygen concentration copper film 15b is formed by performing heat treatment after an oxygen absorption film is formed on the upper surface, like the lower wiring.
  • the interlayer insulating film 10b is, for example, SiO, SiC, SiCN, HSQ (hydrogensil
  • Hydrogen Silsesquioxane eg Typel2 TM
  • MSQ Metal Silsesquioxane membrane
  • SiLK TM Flare TM
  • SiOCH SiO C
  • SiO C eg Black Diamond TM, CORAL TM, AuroraULK TM, Orion TM, etc.
  • insulating thin films containing organic substances in them molecules using cyclic organic silica materials UV irradiation of the pore film, a film in which a plurality of misalignments are laminated, a film in which the composition and density of the misalignment films are changed in the film thickness direction, or these via interlayer insulation films
  • a high-strength film can be given.
  • SiO ZAuroraULK TM upper layer
  • Examples of laminated structures include SiO 2 / AuroraULK TM / SiO 2
  • the upper layer SiO is used as a protective film for AuroraULK TM during CuCMP.
  • the upper surface is covered with a wiring protective film 6b made of SiCN.
  • FIG. Fig. 7 shows the manufacturing process shown in Fig. 4 (e) and Fig. 6 (e), in which a TaZTaN laminated film is formed as a noble metal film, and consists of a copper seed film, a copper plating film, and an A1 thin film with a thickness of 3 nm.
  • An oxygen concentration profile in the film when an oxygen absorbing film is sequentially formed on the upper surface and heated at 350 ° C. is shown.
  • an oxygen concentration profile in a conventional structure in which heating is performed without forming an oxygen absorbing film is also shown.
  • the shallower depth (Depth) is on the Cu plating film side.
  • the barrier metal film was formed on the silicon oxide film formed on the silicon substrate, and the oxygen concentration profile was obtained from the back side of the substrate by SIMS analysis. For this reason, oxygen is detected inside the rare metal film, but this is due to the strength of the underlying silicon oxide film, and it has been confirmed that there is no oxygen inside the rare metal film.
  • FIG. 9 schematically shows the profiles of oxygen and additive elements when the influence of oxygen on the back surface of the substrate is eliminated from the SIMS profile filer shown in FIGS.
  • A1 When aluminum is thick, there is more A1 than is necessary for bonding with oxygen, so A1 diffuses into the copper film, increasing the wiring resistance, and by the Kirkendall effect in the copper film.
  • the thickness of A1 is lOnm or less (100 A (angstroms) or less) as in this embodiment.
  • FIG. 10 shows a TaZTaN laminated film formed as a rare metal film in the manufacturing process shown in FIGS. 4 (e) and 6 (e), and a copper aluminum alloy seed film, a copper plating film, and an A1 film. Shown is the oxygen concentration profile in the film when an oxygen-absorbing film consisting of a thin film is formed on the top surface and heated at 350 ° C. As a comparative example, an oxygen concentration profile in a conventional structure in which heating is performed without forming an oxygen absorbing film is also shown. The one with the shallower depth is the Cu plating film side.
  • FIG. 11 shows the results of SIMS analysis from the surface side of the aluminum concentration profile in the copper film in the same structure as in Figure 10. The shallower depth (Depth) is on the Cu plating film side.
  • FIG. 12 schematically shows the profiles of oxygen and additive elements when the influence of oxygen on the back surface of the substrate is excluded from the SIMS profiler shown in FIG. 10 and FIG.
  • the oxygen concentration in the copper alloy film in the conventional structure is This shows a high value compared to the oxygen concentration in the copper film in the conventional structure when the copper film shown in FIG. 7 is used. This is because in the copper alloy film, oxygen in the copper film is difficult to decrease due to the combination of the metal additive element and the oxygen atom even if heat treatment is applied.
  • the oxygen concentration was clearly reduced to 3 or less, and it was found that oxygen in the copper-aluminum alloy film can be absorbed by the oxygen-absorbing film that also has aluminum power. Since the copper aluminum alloy film is used as a seed in the structure of the present invention as is apparent from FIG. 11, the aluminum concentration is low in the copper plating film where the aluminum concentration is high in the region near the noria where the seed film is present. This change in the concentration of the additive element in the copper is judged from FIGS. 10 and 11 and FIG.
  • V the aluminum concentration in the copper aluminum seed film region is 10 19 atomZcm 3 , and in the copper plating film region, it is 10 18 atomZcm 3 . This concentration is determined so that the resistance of the copper wiring is not increased more than necessary and the oxygen concentration in the copper alloy film is not increased more than necessary due to the combination of the metal additive element and oxygen in the copper alloy film.
  • Figure 13 shows the failure of ⁇ ⁇ (diameter) via chain pattern (upper layer wiring and lower layer wiring width 3.
  • the standard production energy of N is negative and its absolute value is larger than that of the atoms constituting Noria metal. It is also desirable that its absolute value is larger than or equal to that of the additive element.
  • the additive element is A 1 as described in the second embodiment, Al, Mg, Ca, Zr, Be, or Hf is desirable as the oxygen absorbing film.
  • the oxygen absorbing film is preferably Al, Ti, Mg, Ca, Zr, Be, or Hf.
  • FIG. 14 An example of a semiconductor device embodying the present invention will be described with reference to a wiring cross-sectional view shown in FIG.
  • the semiconductor device having the structure shown in FIG. 14 could be obtained by processing without using the etch stop film 3b.
  • the wiring protective films 6a and 6b are DVS—BCB (dibulylsiloxane-benzobenzobutene) prepared by a plasma polymerization method.
  • DVS—BCB dibulylsiloxane-benzobenzobutene
  • the DVS- BCB film contains a lot of organic components as a wiring protective film, and its adhesion to copper or copper alloy is inferior to that of a film containing Si as a main component.
  • a treatment for silicidizing the surface of copper or a copper alloy may be used.
  • silicon force that diffuses inside the copper or copper alloy wiring surface force is diffused to the surface of the S barrier metal film, silicon oxide is formed on the surface of the noria metal in the prior art, and this is distributed.
  • the inventors have clarified that the reliability of the wire is greatly impaired. For this reason, by applying the present invention to the DVS-BCB film using the silicide treatment, the reliability of the wiring can be further improved.
  • the DVS- BCB (dibutylsiloxane benzocyclobutene) film prepared by the plasma polymerization method is formed as side wall protective films 16a, 16c, and 16b that protect the side walls in the process of processing by the plasma method.
  • a semiconductor device having a structure could be obtained.
  • FIG. 4 (j) a laminated structure of porous AuroraULK TM and wiring layer hard mask SiO ( In Fig. 16, the wiring layer hard mask is indicated by 17a and 17b)
  • FIG. 14 An example of a semiconductor device embodying the present invention will be described with reference to a wiring cross-sectional view shown in FIG.
  • the wiring interlayer insulating films 4a and 4b in FIG. 14 described in Example 3 the laminated structure of AuromULK TM, which is a porous film, and SiO, which is a wiring layer hard mask (in FIG.
  • a semiconductor device having a structure shown in FIG. 17 was obtained by using AuromULK TM for the via interlayer insulating film 7 using the masks 17a and 17b).
  • FIG. 16 An example of a semiconductor device embodying the present invention will be described with reference to a wiring cross-sectional view shown in FIG.
  • a DVS- BCB (dibutylsiloxane-benzocyclobutene) film prepared by plasma polymerization is applied to the sidewall protective films 16a, 16c, By forming as 16b, a semiconductor device having the structure shown in FIG. 18 could be obtained.
  • FIG. 6 (j) described in the second embodiment As the wiring interlayer insulating films 10a and 10b, a laminated structure of AuromULK TM which is a porous film and SiO of the wiring layer hard mask (FIG. 19).
  • wiring layer hard masks 17a and 17b are used, and B lack Diamond TM is used for the via interlayer insulating film 7 to obtain the semiconductor device having the structure shown in FIG. [0113]
  • the resistance to electorite migration and stress migration is improved, and the dielectric constant is lower than that of SiO.
  • FIG. 20 An example of a semiconductor device embodying the present invention will be described with reference to a wiring cross-sectional view shown in FIG.
  • the DVS-BCB (dibutylsiloxane-benzocyclobutene) film created by plasma polymerization is formed on the sidewalls of the interconnect structure of Fig. 19 described in Example 10 as sidewall protective films 16a and 16b.
  • a semiconductor device having the structure shown in FIG. 20 was obtained.
  • the present invention can be applied to anything as long as it relates to a wiring structure of a multilayer wiring composed of a wiring structure using a copper alloy containing copper as a main component as a wiring material and a manufacturing method thereof.
  • a copper alloy containing copper as a main component as a wiring material and a manufacturing method thereof.
  • the semiconductor manufacturing apparatus technology having a CMOS circuit which is a field of use as the background of the invention made by the present inventor, has been described in detail.
  • the present invention is not limited to this, for example, DRAM (Dynamic Random Access Memory) ⁇ SRAM (Static Random Access Memory), Fuchs memory, FRAM (Ferro Electric Random Access Memory), MRAM (Magnetic Random Access Memory), semiconductor products with memory circuits such as resistance change memory,
  • the present invention can also be applied to a semiconductor product having a logic circuit such as a microprocessor, or a mixed-type semiconductor product on which these are listed simultaneously.
  • the present invention provides a semiconductor device having a buried alloy wiring structure at least partially. It can also be applied to electronic circuit devices, optical circuit devices, quantum circuit devices, and micromachines.

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

　半導体基板上方に形成された絶縁膜中の所定の領域に、配線を形成するための溝を形成し、その表面にバリアメタル膜を形成する。バリアメタル膜上に銅又は銅合金膜を形成した後、その膜上に室温から４００°Cの範囲で酸化反応の標準生成エネルギーが負であり且つバリアメタル膜よりも標準生成エネルギーの絶対値が大きい酸素吸収膜を形成し、２００乃至４００°Cの範囲の温度で加熱する。これにより、バリアメタル膜と銅界面における密着性を向上させ、界面における銅拡散を抑制してエレクトロマイグレーション及びストレスマイグレーションの発生を防止し、信頼性の高い配線を有する半導体装置を提供することができる。

Description

明 細 書
半導体装置及びその製造方法
技術分野
[0001] 本発明は、配線を有する半導体装置に関し、特に、銅を主成分とする溝配線 (ダマ シン配線)構造で構成される半導体装置及び製造方法に関する。
背景技術
[0002] シリコン半導体集積回路 (LSI)において、従来、導電材料には、アルミニウム (A1) 又は A1合金が広く用いられてきた。そして、 LSIの微細化の進行に伴い、配線におけ る配線抵抗の低減と高信頼化のために、導電材料に銅 (Cu)が使用されるようになつ てきた。
[0003] 銅配線を形成する際は、ドライエッチングによる加工が困難であるため、一般にダ マシン法を用いる。ダマシン法は、半導体基板上の絶縁膜中に形成された配線溝及 び z又はビアに銅を埋設し、余剰の銅を研磨して除去することによって配線を形成 する方法である。
[0004] 近年の LSIの微細化の進展に伴って配線寸法の微細化が進み、銅配線の断線不 良が深刻な問題となっている。配線の断線不良の原因は、銅のマイグレーションであ る。銅のマイグレーションは、その駆動力によって二つに大別できる。ひとつは、配線 に電流を流すことによって生じるエレクト口マイグレーション、他方は配線中の応力が 原因となるストレスマイグレーションである。配線の微細化が進むと配線中を流れる電 流密度が上昇し、電子風により銅がマイグレーションしやすくなる。また、微細なビア と配線の接続部には応力勾配が発生し、それを緩和するために銅のマイグレーショ ンが発生する。
[0005] 銅のマイグレーションは、銅の粒界部及び銅と周囲の膜との異種材料界面におい て発生しやすい。これは、銅の体積拡散よりもそれらの部位における銅拡散の活性 化工ネルギ一が小さいためである。銅の拡散を防ぐには、銅粒界の安定ィ匕と銅とその 周囲の膜との密着性を向上させることが必要である。
[0006] 銅のマイグレーションを防ぐ方法として、銅配線に添加元素を加えて銅合金化する 手法が報告されている。特許文献 1では、銅合金として、銅に対して銀等を添加した ものが用いられている。これらを添加した銅合金膜の形成方法としては、その添加物 が添加され合金となっているターゲットを用いたスパッタリング法、錫又はクロムと銅と のメツキによりそれら合金を形成する方法、及び CVD法等により形成する方法が挙 げられている。
[0007] この他に、バリアメタル部に、銅との密着性を向上させるための機能を有する膜を設 ける方法がある。特許文献 2では、化学気相成長法又は ALD法により形成したバリ ァメタル上に銅と密着性の良い材料力 なる膜を形成することによってエレクト口マイ グレーシヨン不良等を防ぎ、配線の信頼性を向上させる技術が開示されている。
[0008] 特許文献 1 :特開平 9 289214号公報
特許文献 2：特開 2003 - 332426号公報
発明の開示
発明が解決しょうとする課題
[0009] 従来技術では、特許文献 1に開示されて!ヽるように配線自身を合金化する方法、及 び特許文献 2に開示されているように銅とその周囲のノリアメタル膜の密着性を向上 させる方法が提案されている。し力しながら、従来の技術では以下に示すような問題 を有していた。
[0010] 1)銅配線に対して他の金属元素を添加して銅合金配線とすると、銅粒界が安定化 し、その部分での銅の拡散が抑制され、配線の信頼性を向上させることができる。し かし、銅と異種材料の界面における銅の拡散がより発生しやすい場合には、その部 分での銅の拡散が優先的に発生してしまう。このため、銅とその周囲の材料との密着 性を高め、銅のマイグレーションを防ぐ技術が望まれていた。特に、銅又は銅合金と 酸ィ匕物との密着性が悪いため、該界面領域における界面酸ィヒを抑制する必要があ つた o
[0011] 2)銅と密着性の高いバリアメタル膜を用いると、その界面での銅拡散が抑制され、 信頼性を高めることができるが、ダマシン法により配線を形成する際、配線溝を埋設 した銅表面の自然酸ィ匕膜から、熱工程中に銅膜中を拡散した酸素がノリアメタル膜 を酸ィ匕してしまうという問題がある。特に銅粒界は酸素の拡散速度が速ぐ銅粒界と ノリアメタル膜表面が接する部分においてノリアメタル膜の酸ィ匕が顕著に観察される 。銅膜表面の自然酸化速度は速ぐ熱工程前に一時的に表面酸ィ匕膜を除去しても、 一般的に銅よりも酸ィ匕しやすい材料力もなるバリアメタル膜の酸ィ匕を防ぐことは困難 である。酸化されたバリアメタル膜と銅膜の密着性は劣化するため、銅表面の自然酸 化膜からの熱工程中の酸素拡散によるバリアメタル膜の酸ィ匕を防ぐ技術が望まれて いた。また、銅膜中に不純物として含まれる酸素も、熱工程によってより安定なポテン シャル場である界面に移動するため、銅膜中の酸素濃度を低減する技術が望まれて V、た。銅膜又は銅合金膜中の酸素は金属状態の銅原子 (Cu)から電子を奪!ヽ酸素 イオン (02_)化するとともに、金属状態である銅原子をイオン状態 (Cu+、 Cu2+)に変 化させる。これらイオンは、電界により移動するため配線信頼性を劣化させる要因とな つていた。
[0012] 本発明の目的は、ノ リアメタル膜と銅界面における密着性を向上させ、界面におけ る銅拡散を抑制してエレクト口マイグレーション及びストレスマイグレーションの発生を 防止し、信頼性の高!ヽ配線を有する半導体装置とその製造方法を提供することにあ る。
課題を解決するための手段
[0013] 本発明に係る半導体装置の製造方法は、 (a)半導体基板上方に形成された絶縁 膜中の所定の領域に、配線を形成するための溝及び Z又はビアを形成する工程と、 (b)前記溝及び Z又はビアが形成された前記絶縁膜上にバリアメタル膜を形成する 工程と、（c)前記バリアメタル膜上に銅又は銅合金膜を形成する工程と、（d)前記銅 又は銅合金膜上に、室温力 400°Cの範囲で酸ィ匕反応の標準生成エネルギーが負 であり且つ前記 (b)工程で形成されたノリアメタル膜よりも前記標準生成エネルギー の絶対値が大きい酸素吸収膜を形成する工程と、（e)前記バリアメタル膜、前記銅又 は銅合金膜及び前記酸素吸収膜からなる積層膜を 200乃至 400°Cの範囲の温度で 加熱する工程と、（f)前記積層膜の上部を除去して、配線を形成する工程と、を有す ることを特徴とする。
[0014] 前記 (c)工程で形成する銅又は銅合金膜は、室温力も 400°Cの範囲で酸ィ匕反応の 標準生成エネルギーの絶対値が前記ノリアメタル膜のそれよりも大きい添加元素を 固溶させた銅合金膜をシードとした銅メツキ膜とすることができる。
[0015] 前記 (c)工程で形成する銅又は銅合金膜は、前記添加元素を固溶させた銅合金 膜をシードとした銅メツキ膜であり、前記添加元素の酸ィ匕反応の標準生成エネルギー の絶対値は、前記ノ リアメタル膜のそれよりも大きぐ且つ、前記 (d)工程において形 成する酸素吸収膜を構成する金属のそれ以下とすることができる。
[0016] 前記 (d)工程において形成する前記酸素吸収膜の膜厚が 100 A以下とすることが できる。
[0017] 更には、前記ノ リアメタル膜力タンタル、窒化タンタル又はその積層膜であり、前記 酸素吸収膜はアルミニウム、チタン、マグネシウム、カルシウム、ジルコニウム、ベリリウ ム、ハフニウム、又はシリコンを主成分として含む膜により形成されていてもよい。
[0018] 本発明に係る半導体装置は、半導体基板上方に形成された絶縁膜中の所定の領 域に形成された配線であって、少なくともひとつの層に位置する銅又は銅合金膜と、 その周囲を被覆するバリアメタル膜とを有する半導体装置において、前記銅又は銅 合金膜とバリアメタル膜が接する領域にぉ 、て、ノ リアメタル膜の酸ィ匕物が存在して いないことを特徴とする。
[0019] 更に、前記銅又は前記銅合金膜中に含有される酸素濃度が、前記バリアメタル膜と の界面領域を除いた配線内部において 4 X 1018atomsZcm3以下であることが望ま しい。更に、前記銅合金膜中を、添加元素を固溶させた銅合金シード膜をシードとし て形成した銅メツキ膜とする場合、前記銅又は銅合金膜とバリアメタル膜が接する領 域において、ノ リアメタル膜の酸ィ匕物が存在していないことにカロえ、銅合金シード膜 とメツキ膜界面で酸素濃度ピークが存在する。このとき、銅又は銅合金膜の銅合金シ ード膜領域で添加元素濃度が高く、銅メツキ膜領域では添加元素濃度が低 ヽ。
[0020] 本発明にお 、て、「バリアメタルの酸ィ匕物」とは、バリアメタルと銅又は銅合金膜の界 面領域にぉ 、て形成されるバリアメタルの酸ィ匕物のことを指す。ノ リアメタルは酸ィ匕 することにより体積が増大することから、もともとのノ リアメタルと銅又は銅合金界面領 域を中心として、ある厚さを持って形成される。ノ リアメタルの酸ィ匕物有無の判定方法 は、 SIMS (Second Ion Mass Spectroscopy)法による元素分析又は TEM (Transmissi on Electron Microscopy)分析により行うことができる。 SIMS分析の場合は、バリアメ タルと銅又は銅合金界面領域を中心として酸素濃度分析を行う。バリアメタルの酸ィ匕 物が無い場合は、ノ リアメタルと銅又は銅合金界面において、酸素濃度プロファイル にはピーク、又は変曲点が存在せず、単調に減少又は増加するプロファイルとなる。 一方、ノ リアメタルの酸ィ匕物が存在する場合には、バリアメタルと銅又は銅合金界面 において、酸素濃度プロファイルにピーク、又は変曲点が存在し、単調増加や単調 減少するプロファイルではなくなる。 SIMS分析による深さ方向分析においては、スパ ッタを行いながら測定を行うため、界面として検出される部分は実際の構造のように 急峻な濃度勾配とならないため、上記のようにプロファイルの変化によって界面領域 、及びバリアメタル酸ィ匕の有無を判定することができる。本発明における「バリアメタル の酸ィ匕物が存在していない」状態とは、上記の SIMS分析による判定において、バリ ァメタルと銅又は銅合金界面において、酸素濃度プロファイルにはピーク、又は変曲 点が存在せず、単調に減少又は増加するプロファイルとなる状態を指す。「バリアメタ ルとの界面領域を除 ヽた配線内部」とは、バリアメタル膜に囲まれた銅又は銅合金膜 にお 、て、ノ リアメタル Z銅 (合金)界面から 20nm以上離れた銅又は銅合金膜部分 を指す。
[0021] 上述の本発明の構成、即ち、銅又は銅合金膜の粒界とバリアメタル膜の表面が接 する部分において、ノ リアメタル膜の酸ィ匕膜が存在していない構造とすること、更に は銅又は銅合金配線中の酸素濃度の平均値を 4 X 1018atoms/cm3以下とすること により、銅配線とバリアメタル膜の密着性が向上し、配線の信頼性を高めることができ る。銅配線膜中の酸素濃度を、少なくとも 4 X 1018atOmsZcm3以下とし、更にバリア メタルと銅界面で酸素濃度のピークを消失させることにより、配線の信頼性が改善さ れる。
[0022] 配線溝又はビア上に形成した銅膜を高温で加熱すると、図 1に示すように銅膜表面 に形成された自然酸化膜から銅膜中へ酸素（図中黒丸で表示)が拡散し、更にバリ ァメタルと銅の界面に至ってノ リアメタルを酸ィ匕する。そこで、本発明では、図 2に示 すように、銅膜表面に室温力も 400°Cの範囲で酸ィ匕反応の標準生成エネルギーの 絶対値力バリアメタル膜のそれよりも大き!/、酸素吸収膜を形成してから、銅膜を 200 °C以上の高温で加熱することとし、それによつて、銅膜表面の自然酸化膜を前述の 酸素吸収膜を構成する金属と結合させることによって、銅膜中への酸素拡散を防ぎ、 更に銅膜中に含有されている不純物としての酸素を吸収する。これにより、前述の配 線構造を有する半導体装置を実現することができる。ここで、銅膜表面に酸素吸収膜 を形成するに先立ち、 200°C以下の低温で加熱することにより、予め銅の結晶粒を成 長させて膜中の不純物と空孔を減少させておくことが望ましい。
[0023] 前述の銅膜を、室温力も 400°Cの範囲で酸ィ匕反応の標準生成エネルギーの絶対 値力バリアメタル膜のそれよりも大きい添加元素を固溶させた銅合金膜をシードとし た銅メツキ膜とすること〖こより、ノリアメタルと銅界面近傍の酸素を、シードとして用い た銅合金膜表面で捕捉することが可能となるため、更に界面の信頼性を高めることが できる。但し、その場合には銅に固溶させる金属元素の酸ィ匕反応の標準生成エネル ギー絶対値は、銅膜上に形成する酸素吸収膜のそれ以下である必要がある。これは 、酸素の吸収は主に銅メツキ膜上面に形成した酸素吸収膜で行わせる必要があるた めである。酸素吸収膜部分は、後の CMP工程において除去されるので、この方法に より更に高純度な銅膜を得ることができる。酸素吸収膜の金属と同じ元素がシードに 固溶している場合は、シード中の添加元素濃度は数 ppm力も数 at. %と低いため、 上面に形成した酸素吸収膜にて大部分の酸素を吸収することができ、やはり高純度 な銅膜を得ることができる。
[0024] なお、銅膜表面に形成する酸素吸収膜の膜厚は、酸素吸収膜を構成する金属原 子が表面酸素とィ匕学反応して固定ィ匕する作用により銅膜表面の酸素を吸収させるに 必要な厚さがあれば十分であり、その膜厚を 100A以下の極薄膜とし、その大部分 を酸素との結合に寄与させる。即ち、酸素吸収膜を構成する金属原子の銅膜中への 拡散を極力避けることが望ましい。これは、酸素吸収膜を構成する金属原子の拡散 により銅配線の抵抗を上昇させないためと、カーケンドール効果により銅膜中、特に 微細ビア内にボイドが生じないようにするためである。また、銅膜中の添加元素濃度 が高い場合には、銅合金膜中の添加元素と酸素の結合により、銅合金膜中の酸素 濃度が高くなることも確認されている。この意味において、添加元素濃度が 1019ato msZcm3以下とすることが望まし 、。
発明の効果 [0025] 本発明の半導体装置及びその製造方法を用いることにより、銅配線とバリアメタル 膜との密着性を向上させ、エレクト口マイグレーション耐性及びストレスマイグレーショ ン耐性を向上させることが可能となる。
図面の簡単な説明
[0026] [図 1]従来技術における銅膜中の酸素の挙動を示した概要図である。
[図 2]本発明による銅膜中の酸素の挙動を示した概要図である。
[図 3]本発明の第 1の実施形態における配線構造の一部の断面構造の概略を示す 図である。
[図 4]本発明の第 1の実施形態における製造方法を説明する断面図である。
[図 5]本発明の第 2の実施形態における配線構造の一部の断面構造の概略を示す 図である。
[図 6]本発明の第 2の実施形態における製造方法を説明する断面図である。
[図 7]従来技術と本発明を適用した配線中の酸素、銅及びタンタルの濃度分布を 表した図である。
[図 8]従来技術と本発明を適用した配線中のアルミニウムを含む金属濃度分布を表 した図である。
[図 9]従来技術と本発明を適用した配線中の酸素及び添加元素濃度分布を表し た模式図である。
[図 10]従来技術と本発明を適用した配線中の酸素、銅及びタンタルの濃度分布 を 表した図である。
[図 11]従来技術と本発明を適用した配線中のアルミニウムを含む金属濃度分布を 表した図である。
[図 12]従来技術と本発明を適用した配線中の酸素及び添加元素濃度分布を表 し た模式図である。
[図 13]従来技術と本発明を適用した配線の恒温保管試験（150°C)におけるビ ァ チェーンパタンの不良発生率を示した図である。
[図 14]本発明を実施した半導体装置の断面図である。
[図 15]本発明を実施した半導体装置の断面図である。 [図 16]本発明を実施した半導体装置の断面図である。
[図 17]本発明を実施した半導体装置の断面図である。
[図 18]本発明を実施した半導体装置の断面図である。
[図 19]本発明を実施した半導体装置の断面図である。
[図 20]本発明を実施した半導体装置の断面図である。
符号の説明
[0027] 1;半導体基板
2;層間絶縁膜
3a '3b;エッチストップ膜
4a '4b '4c;バリアメタル膜
5a · 5b;銅又は銅合金配線
5c;銅又は銅合金ビア
6a · 6b;配線保護膜
7;ビア層間絶縁膜
9;ビア層ハードマスク
10a '10b;配線層間絶縁膜
lla'llb;配線溝
11c;ビアホーノレ
12;銅又は銅合金シード膜
13;銅メツキ膜
14;酸素吸収膜
15a · 15b · 15c；低酸素濃度銅膜
16a' 16b' 16c;側壁保護膜
17a · 17b；配線層ハードマスク
発明を実施するための最良の形態
[0028] 本願発明を詳細に説明する前に、本願における用語の意味を説明する。本実施の 形態において、合金とは、主成分に主成分以外の金属元素を添加したものを意図す る。例えば、銅合金と表現した場合には、主成分は銅であり、銅以外の金属元素を添 加して合金化したものを示す。また、銅アルミニウム合金と表現した場合には、主成 分は銅であり、アルミニウムを銅に添加して合金化したものを示す。更に、このような 合金は、主成分に対して意図的に他の金属元素を添加したものを指し、プロセス上 含まれる不可避の不純物が含まれることは排除しない。従って、銅にも不可避の不純 物が含まれることはある。
[0029] バリアメタル膜とは、配線を構成する金属元素が層間絶縁膜及び Z又は下層へ拡 散することを防止するために、配線の側面及び底面を被覆するノリア性を有する導 電性膜を示す。例えば、配線が銅を主成分とする金属元素からなる場合には、タンタ ル (Ta)、窒化タンタル (TaN)、窒化チタン (TiN)、炭窒化タングステン (WCN)のよ うな高融点金属若しくはその窒化物等、又はそれらの積層膜が使用される。
[0030] 半導体基板とは、半導体装置が構成された基板であり、特に単結晶シリコン基板上 に作られたものだけでなぐ SOI (Silicon on Insulator)基板及び TFT (Thin film trans istor)液晶製造用基板等の基板も含む。
[0031] 層間絶縁膜とは、配線材を絶縁分離する膜であり、配線間の容量を低減するため、 膜内に空孔を含む膜等であっても良い。例えば、 SiO、 HSQ (ノヽ
2 イドロゲンシルセス キォキサン（Hydrogen Silsesquioxane) )膜（例えば、 Typel2™)、 MSQ (メチルシル セスキォキサン (Methyl Silsesquioxane))膜（例えば、 JSR—LKD™、 ALCAP™、 N
CS™、 IPS™, HOSP™)、有機ポリマー膜 (SiLK™、 Flare™)、 SiOCH、 SiOC ( 例えば、 Black Diamond™, CORAL™, AuroraULK™, Orion™等）若しくは それらに有機物を含んだ絶縁薄膜、又は環状有機シリカ原料を用いた分子ポア膜を その典型例として挙げることができる。
[0032] スパッタ法とは、通常のスパッタリング法でもよいが、埋め込み特性の向上、膜質の 向上、及び膜厚のウェハ面内均一性を図る上では、例えばロングスロースパッタリン グ法、コリメートスパッタリング法、及びィォナイズドスパッタリング法等の指向性の高 いスパッタリング法を用いることもできる。合金をスパッタする場合には、あら力じめ金 属ターゲット内に主成分以外の金属を固溶限以下で含有させることで、成膜された 金属膜を合金膜とすることができる。
[0033] CMP (Chemical Mechanical Polishing)法とは、多層配線形成プロセス中に生じるゥ ェハ表面の凹凸を、研磨液をウェハ表面に流しながら回転させた研磨パッドに接触さ せて研磨することによって平坦ィ匕する方法である。ダマシン法による配線形成にぉ ヽ ては、特に、配線溝又はビアホールに対し金属を埋設した後に、余剰の金属部分を 除去し、平坦な配線表面を得るために用いる。
[0034] ハードマスクとは、配線パターン形成の際のマスクとして利用する絶縁膜をさす。伹 し、本発明においては、層間絶縁膜の低誘電率ィ匕による強度低下により、直接 CMP を行うことが困難な場合に、層間絶縁膜上に積層し、保護する役割の絶縁膜のことも 示している。
[0035] (第 1の実施形態）
本発明の第 1の実施形態の配線構造について図 3を用いて説明する。本発明の第 1の実施形態は、本発明をデュアルダマシン配線に適用した形態である。
[0036] 図 3に示すように、本発明の第 1の実施形態の配線構造では、半導体素子が形成 された（図示略)半導体基板 1上に層間絶縁膜 2、エッチストップ膜 3a、が積層されて おり、その上部にダマシン法によりバリアメタル膜 4aに囲まれた銅又は銅合金配線 5a が形成され、配線上面を配線保護膜 6aにより覆われた配線構造が形成されて 、る。 その上層には、ビア層間絶縁膜 7、エッチストップ膜 3bが積層されており、デュアルダ マシン法によりビア及び配線が形成されている。ビア及び配線は、バリアメタル膜 4b に囲まれた銅又は銅合金配線 5bからなり、配線の表面を配線保護膜 6bにより覆わ れた配線構造が形成されている。銅又は銅合金配線 5a ' 5b中と、ノリアメタル膜 4a ' 4bの表面が接する部分にお!、て、バリアメタル膜 4a '4bの酸化物が存在して!/、な!/ヽ 。更に、銅又は銅合金配線 5a · 5b中に含有される酸素濃度がバリアメタルとの界面 領域を除 、た配線内部にぉ 、て 4 X 1018atomsZcm3以下である。
[0037] 銅合金配線が、添加元素を固溶させた銅合金シード膜をシードとして形成した銅メ ツキ膜により形成されている場合は、上記の特徴に加えて、銅合金シード膜とメツキ 膜界面で酸素濃度にピークが存在し、更に、その界面を境界として、銅合金膜の銅 合金シード膜領域で添加元素濃度が高く、銅メツキ膜領域では添加元素濃度が低 ヽ
[0038] 以上の配線構造を用いると、銅又は銅合金配線 5a ' 5bとバリアメタル膜 4a '4bとの 密着性を向上させ、エレクト口マイグレーション耐性及びストレスマイグレーション耐性 を向上させることが可能となる。即ち、銅又は銅合金配線 5a ' 5b中と、ノ リアメタル膜 4a · 4bの表面が接する部分にお!、て、ノ リアメタル膜 4a · 4bの酸化物が存在して!/ヽ ないため、銅合金配線 5a ' 5bとバリアメタル膜 4a'4bとの密着性が向上し、ストレスマ ィグレーシヨンとエレクト口マイグレーションの原因となる界面における銅又は銅合金 配線金属の拡散の活性ィ匕エネルギーを向上させることができ、配線信頼性の著 ヽ 向上が得られる。ストレスマイグレーションの原因となる応力を駆動力とした銅中の空 孔拡散は、銅と他の材料の界面が経路となるため、密着性向上はストレスマイグレー シヨン耐性向上につながる。また、銅又は銅合金配線 5a' 5b中の酸素濃度を下げる ことで、銅原子のイオン化が抑制される。これにより、イオンの電界ドリフト等による物 質移動を抑制してエレクト口マイグレーション耐性が向上する。室温力も 400°Cの範 囲で酸ィ匕反応の標準生成エネルギーの絶対値力 Sバリアメタル膜のそれよりも大きい 添加元素を固溶させた銅合金膜をシードとした銅メツキを行うことで銅合金膜を得る 場合には、銅合金シードの表面で酸素が捕捉される為、更に銅とバリアメタル界面に おける酸ィ匕を抑制する効果がある。このため、銅合金シード膜とメツキ膜界面で酸素 濃度にピークが存在し、更に、その界面を境界として、銅合金膜の銅合金シード膜領 域で添加元素濃度が高ぐ銅メツキ膜領域では添加元素濃度が低くなつている。但し 、銅合金膜を用いた場合の膜中の金属添加元素は配線抵抗の上昇に大きく寄与し 、更に、メツキ膜中へ拡散した金属添加元素は膜中で酸素原子と結合して、熱処理 を加えてもメツキ膜中の酸素濃度低減を抑制する（実施例 2参照)。これらの理由から 、金属添加元素濃度を必要以上に高めな 、ことが望まれる。
本構造は、製造物からも容易に確認できる。 DRAM (Dynamic Random Access Me mory)、 SRAM (Static Random Access Memory)、フラッシュメモリ、 FRAM (Ferro El ectric Random Access Memory)、 MRAM (Magnetic Random Access Memory)、若 しくは抵抗変化型メモリ等のようなメモリ回路を有する半導体製品、マイクロプロセッ サ等の論理回路を有する半導体製品、それらを同時に掲載した混載型の半導体製 品、又はそれらの半導体装置を複数積層した SIP (Silicon in package)等において、 少なくとも一部に多層配線を有する場合、金属配線中の不純物濃度を測定すること で確認できる。具体的には、所定の箇所を選んで SIMS (Second Ion Mass Spectrosc opy)分析をすることで酸素元素濃度を測定することにより判定できる。バリアメタルの 酸ィ匕物が存在しない場合には、ノリアメタルと銅又は銅合金界面において、酸素濃 度プロファイルにはピーク、又は変曲点が存在せず、単調に減少又は増加するプロ ファイルとなるが、ノリアメタルの酸ィ匕物が存在する場合には、ノリアメタルと銅又は 銅合金界面において、酸素濃度プロファイルにピーク、又は変曲点が存在し、単調 増加又は単調減少するプロファイルではなくなる。 SIMS分析による深さ方向分析に おいては、スパッタをいながら測定を行うため、界面として検出される部分は実際の 構造のように急峻な濃度勾配とならな 、ため、上記のようにプロファイルの変化によつ て界面領域及び、ノ リアメタル酸ィ匕の有無を判定する必要がある。又は、半導体製 品を断面方向に切り出した TEMの観察像のコントラストにより、銅又は銅合金配線中 の粒界とバリアメタル膜の接する部分におけるバリアメタル膜の酸ィ匕の有無を視認で きる。これは、銅又は銅合金の表面から酸素が膜中を拡散する際、粒内よりも粒界に おける酸素の拡散係数が大きいためである。このため、銅粒界とバリアメタルが接す る部分ではノリアメタルの酸ィ匕が早く進行するため、 TEM観察像等にぉ 、て確認し やすい。
[0040] 次に、第 1の実施形態の半導体装置の製造方法について、図 4に示す配線断面図 を参照しながら説明する。
[0041] まず、図 4 (a)に示すように、半導体素子が形成された（図示略)半導体基板 1上に
SiO力 なる層間絶縁膜 2、 SiCN力 なるエッチストップ膜 3a、 SiO力 なる配線
2 2 層間絶縁膜 10aが積層されており、配線層間絶縁膜 10a中にダマシン法により配線 溝 11aを形成する。
[0042] ここでエッチストップ膜 3aは、例えば SiO膜、 SiN膜、 SiC膜、 SiCN膜、 SiOC膜、
2
SiOCH膜、又はそれらに有機物を含んだ膜、有機物を主成分とする膜、及び有機 物を主成分とする膜に SiOを含む膜の少なくとも一つを用いることができる。これらの 膜はデュアルダマシン形状の配線溝、及びビアホールの加工性を向上するために備 えられた膜であり、加工したい材料に応じて、変更するのが良い。特に好ましくは、 Si O、又はプラズマ重合法により作成した DVS— BCB (ジビュルシロキサン一べンゾ シクロブテン)を用いるのが良い。又は、エッチングに不用な場合は省略することも可 能である。
[0043] ここで、配線層間絶縁膜 10aは、例えば、 SiO 、 SiC、 SiCN、 HSQ (ノヽイドロゲン
2
シルセスキォキサン（Hydrogen Silsesquioxane) )膜（例えば、 Typel2™)、 MSQ (メ チルシルセスキォキサン (Methyl Silsesquioxane))膜（例えば、 JSR—LKD™、 ALC AP™ゝ NCS™ゝ IPS™ゝ HOSP™)、有機ポリマー膜 (SiLK™、 Flare™)、 SiOCH 、 SiOC (例えば、 Black Diamond™, CORAL™, AuroraULK™, Orion™等） 若しくはそれらに有機物を含んだ絶縁薄膜、環状有機シリカ原料を用 ヽた分子ポア 膜、それらのいずれかを複数積層した膜、それらのいずれかの膜の組成や密度を膜 厚方向に変化させた膜、又はこれらのビア層間絶縁膜を UV照射して高強度化させ た膜、等をその典型例として挙げることができる。
[0044] 積層構造の例としては、 SiO ZAuroraULKTM ( =上層
2 Z下層）からなる 2層構造 とし、 SiOを CuCMP時の AuroraULK™の保護膜として使用する構造、又は、配
2
線間容量を低減するため、 Black Diamond™/ AuroraULK™ (=上層 Z下層） を使用する構造がある。
[0045] 積層構造の例としては、 SiO /AuroraULK™/SiO Z (=
2 2 上層 Z中層 Z下層） 力 なる 3層構造とし、上層 SiOを CuCMP時の AuroraULK™の保護膜として使
2
用し、下層の SiO
2を密着層として使用する構造がある。
[0046] その後、図 4 (b)に示すように、配線溝 1 la上にノリアメタル膜 4aを形成する。ここで 、 ノリアメタル膜 4aは、スパッタ法、 CVD法、又は ALCVD法等を用いて形成するこ とができる。例えば、タンタル (Ta)、窒化タンタル (TaN)、窒化チタン (TiN)、炭窒 ィ匕タングステン (WCN)のような高融点金属若しくはその窒化物等、又はそれらの積 層膜が使用される。特に、 TaZTaN ( =上層 Z下層）の積層膜を用いることが好まし い。
[0047] 次に、図 4 (c)に示すように、ノリアメタル膜 4a上に銅又は銅合金シード膜 12を形 成し、その後、銅又は銅合金シード膜 12を電極として、電解めつき法により銅メツキ 膜 13を配線溝 11a上に埋め込む。次に、図 4 (d)に示すように、酸素吸収膜 14を銅 メツキ膜 13上に形成する。次に、図 4 (d)の構造 (バリアメタル膜 4a、銅を主成分とす る膜 12、 13、酸素吸収膜 14)に対し、 200乃至 400°Cの範囲の温度で熱処理を加 えることにより、酸素吸収膜 14が銅メツキ膜 13表面及び膜中の酸素と反応し、図 4 (e )に示すように、低酸素濃度銅膜 15aが、バリアメタル膜 4a上に形成される。
[0048] ここで、銅又は銅合金シード膜 12は、銅又は銅合金ターゲットを用いたスパッタ法、 又は CVD法により形成することが出来る。銅合金ターゲットに含まれる金属元素とし ては、アルミニウム、錫、チタン、タングステン、銀、ジルコニウム、インジウム、及びマ グネシゥムの中力も少なくともひとつを選択することができる。特に、銅ターゲット中に アルミニウムを 0. 1〜4. Oat. %含む銅アルミニウム合金ターゲットを用いたィォナイ ズドスパッタリング法により、銅アルミニウム合金シード層を形成し、それらを電極とし て電解めつき法により銅を埋め込んで作製するのが良い。言い換えると、銅又は銅合 金膜である銅を主成分とする膜 15aは、室温力も 400°Cの範囲で酸ィ匕反応の標準生 成エネルギーの絶対値力 Sバリアメタル膜 4aのそれよりも大きい添加元素を固溶させ た銅合金膜 12をシードとした銅メツキ膜 13を用いることが好ましぐ添加元素を固溶 させた銅合金膜 12をシードとした銅メツキ膜 15aにおいて、該添加元素の酸ィ匕反応 の標準生成エネルギーの絶対値は、ノ リアメタル膜 4aのそれよりも大きぐ且つ、前 記工程において形成する酸素吸収膜 14を構成する金属のそれ以下であることが好 ましい。合金シード層と電解めつき法を組み合わせる場合は、合金配線中の銅以外 の金属元素濃度は合金ターゲット中の濃度以下となる。
[0049] また、銅又は銅合金シード膜上に電解メツキを行う方法ではなぐスパッタ法、又は CVD法により配線溝を埋設する方法もある。
[0050] ここで、酸素吸収膜 14は、室温力も 400°Cの範囲で酸ィ匕反応の標準生成エネルギ 一が負であり且つ図 4 (c)工程で形成されたバリアメタル膜 4aよりもその絶対値が大 きい材料を用いる。
[0051] 銅又は銅合金膜表面にバリアメタル膜よりも酸化反応の標準生成エネルギーが小 さい酸素吸収膜を形成すると、その後の熱工程の際に、銅又は銅合金膜表面に形 成されて!/ヽた自然酸化膜中の酸素は、表面に形成した酸素吸収膜を構成する金属 と反応するため、酸素の膜中の拡散によるバリアメタル膜表面酸ィ匕が生じない。また 、熱工程の際に、銅又は銅合金膜中に不純物として含まれている酸素成分も酸素吸 収膜を構成する金属と反応するため、銅又は銅合金膜中の酸素濃度を著しく低減す ることが可能となる。これにより、銅又は銅合金配線 5a中に含まれる粒界と、バリアメ タル膜 4a · 4bの表面が接する部分にぉ 、て、ノリアメタル膜 4a · 4bの酸化物が存在 していない状態が達成される。酸素成分と反応した酸素吸収膜は、その後の CMPェ 程において除去される。
[0052] Ta、又は、 Taとその窒化膜を積層した構造をバリアメタルとして用いる場合には、ァ ルミ-ゥム、チタン、マグネシウム、カルシウム、ジルコニウム、ベリリウム、ハフニウム、 又はシリコン膜等を酸素吸収膜として用いることができる。 Ti、又は、 Tiとその窒化膜 を積層した構造をバリアメタルとして用いる場合には、アルミニウム、マグネシウム、力 ルシゥム、ジルコニウム、ベリリウム、又はハフニウム膜等を酸素吸収膜として用いるこ とができる。酸ィ匕反応の標準生成エネルギーが負であり且つその絶対値力 Sバリアメタ ル膜よりも大きい金属力 なる酸素吸収膜は、その構成金属が銅又は銅合金膜に対 して固溶しても固溶しなくても同様のノリアメタル酸ィ匕抑止効果を得ることが出来る。
[0053] その後、図 4 (f)に示すように、 CMP (化学機械研磨)法により酸素吸収膜 14及び 低酸素濃度銅膜 15aを所定の量除去し、銅又は銅合金配線 5aを形成し、その上面 を配線保護膜 6aにより被覆する。次に、図 4 (g)に示すように、配線保護膜 6aの上面 に、ビア層間絶縁膜 7、エッチストップ膜 3b、 SiO力もなる配線層間絶縁膜 10bを順
2
次形成する。
[0054] ここで、銅又は銅合金配線 5aの上面を被覆する配線保護膜 6aとしては、例えば Si N膜、 SiC膜、 SiCN膜、 SiOC膜、 SiOCH膜、又はそれらに有機物を含んだ膜、有 機物を主成分とする膜、及び有機物を主成分とする膜に SiOを含む膜の少なくとも一 つを用いることができる。例えば、プラズマ重合法により作成した DVS— BCB (ジビ -ルシロキサン—ベンゾシクロブテン）膜、又は DVS— BCB化合物等でも良い。 BC B化合物とは BCBと複数の気体原料を混合して成膜することで形成された化合物を 意味する。これらの BCB膜を用いることで配線間の比誘電率を低減することが可能と なる。
[0055] ここで、ビア層間絶縁膜 7は、例えば、 SiO、 SiC、 SiCN, HSQ (ハイドロゲンシル
2
セスキォキサン（Hydrogen Silsesquioxane) )膜（例えば、 Typel2™)、 MSQ (メチル シルセスキォキサン (Methyl Silsesquioxane))膜（例えば、 JSR— LKD 、 ALCAP 、 NCS™、 IPS™, HOSP™)、有機ポリマー膜 (SiLK™、 Flare™)、 SiOCH、 SiO C (例えば、 Black Diamond™, CORAL™, AuroraULK™, Orion™等）若しく はそれらに有機物を含んだ絶縁薄膜、環状有機シリカ原料を用いた分子ポア膜、そ れらの 、ずれかを複数積層した膜、それらの!/、ずれかの膜の組成や密度を膜厚方 向に変化させた膜、又はこれらのビア層間絶縁膜を UV照射して高強度化させた膜、 等をその典型例として挙げることができる。
[0056] ここでエッチストップ膜 3bは、例えば SiO膜、 SiN膜、 SiC膜、 SiCN膜、 SiOC膜、
2
SiOCH膜、又はそれらに有機物を含んだ膜、有機物を主成分とする膜、及び有機 物を主成分とする膜に SiOを含む膜の少なくとも一つを用いることができる。これらの 膜はデュアルダマシン形状の配線溝、及びビアホールの加工性を向上するために備 えられた膜であり、加工したい材料に応じて、変更するのが良い。特に好ましくは、 Si O、又はプラズマ重合法により作成した DVS— BCB (ジビュルシロキサン一べンゾ
2
シクロブテン)を用いるのが良い。又は、エッチングに不用な場合は省略することも可 能である。
[0057] ここで、層間絶縁膜 10bは、例えば、 SiO、 SiC、 SiCN, HSQ (ハイドロゲンシル
2
セスキォキサン（Hydrogen Silsesquioxane) )膜（例えば、 Typel2™)、 MSQ (メチル シルセスキォキサン (Methyl Silsesquioxane))膜（例えば、 JSR— LKD™、 ALCAP™ 、 NCS™、 IPS™, HOSP™)、有機ポリマー膜 (SiLK™、 Flare™)、 SiOCH, SiO C (例えば、 Black Diamond™, CORAL™, AuroraULK™, Orion™等）若しく はそれらに有機物を含んだ絶縁薄膜、環状有機シリカ原料を用いた分子ポア膜、そ れらの 、ずれかを複数積層した膜、それらの!/、ずれかの膜の組成や密度を膜厚方 向に変化させた膜、又はこれらのビア層間絶縁膜を UV照射して高強度化させた膜、 等をその典型例として挙げることができる。
[0058] 積層構造の例としては、 SiO ZAuroraULKTM ( =上層
2 Z下層）からなる 2層構造 とし、 SiOを CuCMP時の AuroraULK™の保護膜として使用する構造、又は、配
2
線間容量を低減するため、 Black Diamond™/ AuroraULK™ (=上層 Z下層） を使用する構造がある。 [0059] 積層構造の例としては、 SiO /AuroraULK™/SiO
2 Z(=上層 Z中層
2 Z下層） 力 なる 3層構造とし、上層 SiOを CuCMP時の AuroraULK™の保護膜として使
2
用し、下層の SiOを密着層として使用する構造がある。
2
[0060] 次に、図 4 (h)に示すように、デュアルダマシン法によりビアホール 1 lc及び配線溝 l ibを形成する。その後、図 4 (i)に示すように、ビアホール 11c及び配線溝 l ibの上 にバリアメタル膜 4bを形成し、その上に低酸素濃度銅膜 15bを形成する。低酸素濃 度銅膜 15b上には、低酸素濃度銅膜 15bを形成するために用いた酸素吸収膜 14が 積層されている。以上の形成には下層配線（15a、 14)と同様の方法、材料を用いる
[0061] 次に、 CMPによって酸素吸収膜 14及び低酸素濃度銅膜 15bを所定の量除去し、 銅又は銅合金配線 5bを形成した後、上面を配線保護膜 6bにより被覆する。
[0062] ここで、銅又は銅合金配線 5bの上面を被覆する配線保護膜 6bとしては、例えば Si N膜、 SiC膜、 SiCN膜、 SiOC膜、 SiOCH膜、又はそれらに有機物を含んだ膜、有 機物を主成分とする膜、及び有機物を主成分とする膜に SiOを含む膜の少なくとも一 つを用いることができる。例えば、プラズマ重合法により作成した DVS— BCB (ジビ -ルシロキサン—ベンゾシクロブテン）膜、又は DVS— BCB化合物等でも良い。 BC B化合物とは BCBと複数の気体原料を混合して成膜することで形成された化合物を 意味する。これらの BCB膜を用いることで配線間の比誘電率を低減することが可能と なる。
[0063] 以上の配線構造を用いることにより、銅又は銅合金配線 5a ' 5b中の粒界とバリアメ タル膜 4a '4bとの接する部分でのノリアメタルの酸ィ匕を防止することが可能となる。こ れにより、銅又は銅合金配線 5a' 5bとバリアメタル膜 4a'4bとの密着性が向上するた め、エレクト口マイグレーション而す性及びストレスマイグレーション而す性を向上させるこ とがでさる。
[0064] なお、本発明は、ダマシン配線溝の加工方法により限定されるものではな!/、。
[0065] (第 2の実施形態）
本発明の第 2の実施形態の配線構造について図 5を参照して説明する。本発明の 第 2の実施形態は、本発明をシングルダマシン配線に適用した形態である。 [0066] 図 5に示すように、本発明の第 2の実施形態の配線構造では、半導体素子が形成 された（図示略)半導体基板 1上に層間絶縁膜 2、エッチストップ膜 3a、が積層されて おり、その上部にシングルダマシン法によりバリアメタル膜 4aに囲まれた銅又は銅合 金配線 5aが形成され、配線上面を配線保護膜 6aにより覆われた配線構造が形成さ れている。その上層には、ビア層間絶縁膜 7、ビア層ハードマスク 9が積層されており 、その中にシングルダマシン法によりビアが形成されている。ビアは、ノ リアメタル膜 4 cに囲まれた銅又は銅合金ビア 5cから成る。その上層には、シングルダマシン法によ り形成された配線があり、その配線は、バリアメタル膜 4bに囲まれた銅又は銅合金配 線 5bで形成されている。銅又は銅合金配線 5bの表面は、配線保護膜 6bにより覆わ れている。銅又は銅合金配線 5a ' 5b、銅又は銅合金ビア 5c中に含まれる粒界と、バ リアメタル膜 4a · 4b · 4cの表面が接する部分にお!、て、ノ リアメタル膜 4a · 4b · 4cの酸 化物が存在していない。更に、銅又は銅合金配線 5a' 5b、銅又は銅合金ビア 5c中 に含有される酸素濃度がバリアメタルとの界面領域を除いた配線内部において 4 X 1 0 atoms, cm以下である。
[0067] 銅合金配線が、添加元素を固溶させた銅合金シード膜をシードとして形成した銅メ ツキ膜により形成されている場合は、上記の特徴に加えて、銅合金シード膜とメツキ 膜界面で酸素濃度にピークが存在し、更に、その界面を境界として、銅合金膜の銅 合金シード膜領域で添加元素濃度が高く、銅メツキ膜領域では添加元素濃度が低 ヽ
[0068] 以上の配線構造を用いると、銅又は銅合金配線 5a ' 5b、銅又は銅合金ビア 5cとバ リアメタル膜 4a'4b '4cとの密着性を向上させ、エレクト口マイグレーション耐性及びス トレスマイグレーション耐性を向上させることが可能となる。即ち、銅又は銅合金配線 5a ' 5b、銅又は銅合金ビア 5c中に含まれる粒界と、ノ リアメタル膜 4a '4b '4cの表面 が接する部分において、ノ リアメタル膜 4a '4bの酸ィ匕物が存在していないため、銅合 金配線 5a ' 5b、銅又は銅合金ビア 5cとバリアメタル膜 4a '4b '4cとの密着性が向上し 、ストレスマイグレーションとエレクト口マイグレーションの原因となる界面における銅又 は銅合金配線金属の拡散の活性ィ匕エネルギーを向上させることができ、配線信頼性 の著しい向上が得られる。ストレスマイグレーションの原因となる応力を駆動力とした 銅中の空孔拡散は、銅と他の材料の界面が経路となるため、密着性向上はストレス マイグレーション耐性向上につながる。また、銅又は銅合金配線 5a ' 5b、銅又は銅合 金ビア 5c中の酸素濃度を下げることで、銅原子のイオン化が抑制される。これにより 、イオンの電界ドリフト等による物質移動を抑制してエレクト口マイグレーション耐性が 向上する。室温力も 400°Cの範囲で酸ィ匕反応の標準生成エネルギーの絶対値がバ リアメタル膜のそれよりも大きい添加元素を固溶させた銅合金膜をシードとした銅メッ キ膜を行うことで銅合金膜を得る場合には、銅合金シードの表面で酸素が捕捉される 為、更に銅とバリアメタル界面における酸ィ匕を抑制する効果がある。このため、銅合 金シード膜とメツキ膜界面で酸素濃度にピークが存在し、更に、その界面を境界とし て、銅合金膜の銅合金シード膜領域で添加元素濃度が高ぐ銅メツキ膜領域では添 加元素濃度が低くなつている。但し、銅合金膜を用いた場合の膜中の金属添加元素 は配線抵抗の上昇に大きく寄与し、更に、メツキ膜中へ拡散した金属添加元素は膜 中で酸素原子と結合して、熱処理を加えてもメツキ膜中の酸素濃度低減を抑制する（ 実施例 2参照)。これらの理由から、金属添加元素濃度を必要以上に高めないことが 望まれる。
本構造は、製造物からも容易に確認できる。 DRAM (Dynamic Random Access Me mory)、 SRAM (Static Random Access Memory)、フラッシュメモリ、 FRAM (Ferro El ectric Random Access Memory)、 MRAM (Magnetic Random Access Memory)、若 しくは抵抗変化型メモリ等のようなメモリ回路を有する半導体製品、マイクロプロセッ サ等の論理回路を有する半導体製品、それらを同時に掲載した混載型の半導体製 品、又はそれらの半導体装置を複数積層した SIP (Silicon in package)等において、 少なくとも一部に多層配線を有する場合、金属配線中の不純物濃度を測定すること で確認できる。具体的には、所定の箇所を選んで SIMS (Second Ion Mass Spectrosc opy)分析をすることで酸素元素濃度を測定することにより判定できる。バリアメタルの 酸ィ匕物が存在しない場合には、ノリアメタルと銅又は銅合金界面において、酸素濃 度プロファイルにはピーク、又は変曲点が存在せず、単調に減少又は増加するプロ ファイルとなるが、ノリアメタルの酸ィ匕物が存在する場合には、ノリアメタルと銅又は 銅合金界面において、酸素濃度プロファイルにピーク、又は変曲点が存在し、単調 増加や単調減少するプロファイルではなくなる。 SIMS分析による深さ方向分析にお いては、スパッタを行いながら測定を行うため、界面として検出される部分は実際の 構造のように急峻な濃度勾配とならな 、ため、上記のようにプロファイルの変化によつ て界面領域及び、ノリアメタル酸ィ匕の有無を判定する必要がある。又は、半導体製 品を断面方向に切り出した TEMの観察像のコントラストにより、銅又は銅合金配線中 の粒界とバリアメタル膜の接する部分におけるバリアメタル膜の酸ィ匕の有無を視認で きる。これは、銅又は銅合金の表面から酸素が膜中を拡散する際、粒内よりも粒界に おける酸素の拡散係数が大きいためである。このため、銅粒界とバリアメタルが接す る部分ではノリアメタルの酸ィ匕が早く進行するため、 TEM観察像等にぉ 、て確認し やすい。
[0070] 次に、第 2の実施形態の半導体装置の製造方法について、図 6に示す配線断面図 を参照しながら説明する。
[0071] まず、図 6 (a)に示すように、半導体素子が形成された（図示略)半導体基板 1上に
SiO力 なる層間絶縁膜 2、 SiCN力 なるエッチストップ膜 3a、 SiO力 なる配線
2 2 層間絶縁膜 10a、が積層されており、配線層間絶縁膜 10a中にダマシン法により配 線溝 11aを形成する。
[0072] ここでエッチストップ膜 3aは、例えば SiO膜、 SiN膜、 SiC膜、 SiCN膜、 SiOC膜、
2
SiOCH膜、又はそれらに有機物を含んだ膜、有機物を主成分とする膜、及び有機 物を主成分とする膜に SiOを含む膜の少なくとも一つを用いることができる。これらの 膜はデュアルダマシン形状の配線溝、及びビアホールの加工性を向上するために備 えられた膜であり、加工したい材料に応じて、変更するのが良い。特に好ましくは、 Si O、又はプラズマ重合法により作成した DVS— BCB (ジビュルシロキサン一べンゾ
2
シクロブテン)を用いるのが良い。又は、エッチングに不用な場合は省略することも可 能である。
[0073] ここで、配線層間絶縁膜 10aは、例えば、 SiO 、 SiC、 SiCN, HSQ (ノヽイドロゲン
2
シルセスキォキサン（Hydrogen Silsesquioxane) )膜（例えば、 Typel2™)、 MSQ (メ チルシルセスキォキサン (Methyl Silsesquioxane))膜（例えば、 JSR—LKD™、 ALC AP™ゝ NCS™ゝ IPS™ゝ HOSP™)、有機ポリマー膜 (SiLK™、 Flare™)、 SiOCH 、 SiOC (例えば、 Black Diamond™, CORAL™, AuroraULK™, Orion™等） 若しくはそれらに有機物を含んだ絶縁薄膜、環状有機シリカ原料を用 ヽた分子ポア 膜、それらのいずれかを複数積層した膜、それらのいずれかの膜の組成や密度を膜 厚方向に変化させた膜、又はこれらのビア層間絶縁膜を UV照射して高強度化させ た膜、等をその典型例として挙げることができる。
[0074] 積層構造の例としては、 SiO ZAuroraULKTM ( =上層 Z下層）からなる 2層構造
2
とし、 SiOを CuCMP時の AuroraULK™の保護膜として使用する構造、又は配線
2
間容量を低減するため、 Black Diamond™/ AuroraULK™ ( =上層 Z下層）を 使用する構造がある。
[0075] 積層構造の例としては、 SiO /AuroraULK™/SiO (=上層 Z中層 Z下層）か
2 2
らなる 3層構造とし、上層 SiOを CuCMP時の AuroraULK™の保護膜として使用し
2
、下層の SiOを密着層として使用する構造がある。
2
[0076] その後、図 6 (b)に示すように、配線溝 11a上にノリアメタル膜 4aを形成する。ここで 、 ノリアメタル膜 4aは、スパッタ法、 CVD法、又は ALCVD法等を用いて形成するこ とができる。例えば、タンタル (Ta)、窒化タンタル (TaN)、窒化チタン (TiN)、炭窒 ィ匕タングステン (WCN)のような高融点金属若しくはその窒化物等、又はそれらの積 層膜が使用される。特に、 TaZTaN ( =上層 Z下層）の積層膜を用いることが好まし い。
[0077] 次に、図 6 (c)に示すように、ノリアメタル膜 4a上に銅又は銅合金シード膜 12を形 成し、その後、銅又は銅合金シード膜 12を電極として、電解めつき法により銅メツキ 膜 13を配線溝 11a上に埋め込む。次に、図 6 (d)に示すように、酸素吸収膜 14を銅 メツキ膜 13上に形成する。次に、図 6 (d)の構造 (バリアメタル膜 4a、銅を主成分とす る膜 12、 13、酸素吸収膜 14)に対し、 200乃至 400°Cの範囲の温度で熱処理を加 えることにより、酸素吸収膜 14が銅メツキ膜 13表面及び膜中の酸素と反応し、図 6 (e )に示すように、低酸素濃度銅膜 15aが、バリアメタル膜 4a上に形成される。
[0078] ここで、銅又は銅合金シード膜 12は、銅又は銅合金ターゲットを用いたスパッタ法、 又は CVD法により形成することが出来る。銅合金ターゲットに含まれる金属元素とし ては、アルミニウム、錫、チタン、タングステン、銀、ジルコニウム、インジウム、及びマ グネシゥムの中力も少なくともひとつを選択することができる。特に、銅ターゲット中に アルミニウムを 0. 1〜4. Oat. %含む銅アルミニウム合金ターゲットを用いたィォナイ ズドスパッタリング法により、銅アルミニウム合金シード層を形成し、それらを電極とし て電解めつき法により銅を埋め込んで作製するのが良い。言い換えると、銅を主成分 とする膜 15aは、室温力も 400°Cの範囲で酸ィ匕反応の標準生成エネルギーの絶対 値力 Sバリアメタル膜 4aのそれよりも大き ヽ添加元素を固溶させた銅合金膜 12をシー ドとした銅メツキ膜 13を用いることが好ましぐ添加元素を固溶させた銅合金膜 12を シードとした銅メツキ膜 15aにお 、て、該添加元素の酸ィ匕反応の標準生成エネルギ 一の絶対値は、ノリアメタル膜 4aのそれよりも大きぐ且つ、前記工程において形成 する酸素吸収膜 14を構成する金属のそれ以下であることが好ま 、。合金シード層 と電解めつき法を組み合わせる場合は、合金配線中の銅以外の金属元素濃度は合 金ターゲット中の濃度以下となる。
[0079] また、銅又は銅合金シード膜上に電解メツキを行う方法ではなぐスパッタ法、又は CVD法により配線溝を埋設する方法もある。
[0080] ここで、酸素吸収膜 14は、室温力も 400°Cの範囲で酸ィ匕反応の標準生成エネルギ 一が負であり且つ図 6 (c)工程で形成されたバリアメタル膜 4aよりもその絶対値が大 きい材料を用いる。
[0081] 銅又は銅合金膜表面にバリアメタル膜よりも酸化反応の標準生成エネルギーが小 さい酸素吸収膜を形成すると、その後の熱工程の際に、銅又は銅合金膜表面に形 成されて!/ヽた自然酸化膜中の酸素は、表面に形成した酸素吸収膜を構成する金属 と反応するため、酸素の膜中の拡散によるバリアメタル膜表面酸ィ匕が生じない。また 、熱工程の際に、銅又は銅合金膜中に不純物として含まれている酸素成分も酸素吸 収膜を構成する金属と反応するため、銅又は銅合金膜中の酸素濃度を著しく低減す ることが可能となる。これにより、銅又は銅合金配線 5a中に含まれる粒界と、バリアメ タル膜 4a · 4bの表面が接する部分にぉ 、て、ノ リアメタル膜 4a · 4bの酸化物が存在 していない状態が達成される。酸素成分と反応した酸素吸収膜は、その後の CMPェ 程において除去される。
[0082] Ta、又は Taとその窒化膜を積層した構造をバリアメタルとして用いる場合には、ァ ルミ-ゥム、チタン、マグネシウム、カルシウム、ジルコニウム、ベリリウム、ハフニウム、 又はシリコン膜等を酸素吸収膜として用いることができる。 Ti、又は Tiとその窒化膜を 積層した構造をバリアメタルとして用いる場合には、アルミニウム、マグネシウム、カル シゥム、ジルコニウム、ベリリウム、又はハフニウム膜等を酸素吸収膜として用いること ができる。酸ィ匕反応の標準生成エネルギーが負であり且つノ リアメタル膜よりもその 絶対値が大き 、金属力 なる酸素吸収膜は、その構成金属が銅又は銅合金膜に対 して固溶しても固溶しなくても同様のノ リアメタル酸ィ匕抑止効果を得ることが出来る。
[0083] その後、図 6 (f)に示すように、 CMP (化学機械研磨)法により酸素吸収膜 14及び 低酸素濃度銅膜 15aを所定の量除去し、銅又は銅合金配線 5aを形成し、その上面 に配線保護膜 6a、ビア層間絶縁膜 7を順次形成する。
[0084] ここで、銅又は銅合金配線 5aの上面を被覆する配線保護膜 6aとしては、例えば Si N膜、 SiC膜、 SiCN膜、 SiOC膜、 SiOCH膜、又はそれらに有機物を含んだ膜、有 機物を主成分とする膜、及び有機物を主成分とする膜に SiOを含む膜の少なくとも一 つを用いることができる。例えば、プラズマ重合法により作成した DVS— BCB (ジビ -ルシロキサン—ベンゾシクロブテン）膜、又は DVS— BCB化合物等でも良い。 BC B化合物とは BCBと複数の気体原料を混合して成膜することで形成された化合物を 意味する。これらの BCB膜を用いることで配線間の比誘電率を低減することが可能と なる。
[0085] ここで、ビア層間絶縁膜 7は、例えば、 SiO、 SiC、 SiCN, HSQ (ハイドロゲンシル
2
セスキォキサン（Hydrogen Silsesquioxane) )膜（例えば、 Typel2™)、 MSQ (メチル シルセスキォキサン (Methyl Silsesquioxane))膜（例えば、 JSR— LKD™、 ALCAP™ 、 NCS™、 IPS™, HOSP™)、有機ポリマー膜 (SiLK™、 Flare™)、 SiOCH, SiO C (例えば、 Black Diamond™, CORAL™, AuroraULK™, Orion™等）若しく はそれらに有機物を含んだ絶縁薄膜、環状有機シリカ原料を用いた分子ポア膜、そ れらの 、ずれかを複数積層した膜、それらの!/、ずれかの膜の組成や密度を膜厚方 向に変化させた膜、又はこれらのビア層間絶縁膜を UV照射して高強度化させた膜、 等をその典型例として挙げることができる。
[0086] 次に、図 6 (g)に示すように、ビアホール 11cを形成し、その内部に、ノ リアメタル膜 4cと、低酸素濃度銅膜 15cを形成する。低酸素濃度銅膜 15cは、下層配線と同様、 酸素吸収膜を上面に形成した後に熱処理を加えて形成する。その後、図 6 (h)に示 すように、 CMP (ィ匕学機械研磨)法により酸素吸収膜 14及び低酸素濃度銅膜 15cを 所定の量除去し、銅又は銅合金ビア 5cを形成する。
[0087] 次に、図 6 (i)に示すように、エッチストップ膜 3b、配線層間絶縁膜 10bを順次形成 し、その内部に、バリアメタル膜 4bと、低酸素濃度銅膜 15bを形成する。低酸素濃度 銅膜 15bは、下層配線と同様、酸素吸収膜を上面に形成した後に熱処理を加えて形 成する。
[0088] ここで、層間絶縁膜 10b、は、例えば、 SiO、 SiC、 SiCN、 HSQ (ハイドロゲンシル
2
セスキォキサン（Hydrogen Silsesquioxane) )膜（例えば、 Typel2™)、 MSQ (メチル シルセスキォキサン (Methyl Silsesquioxane))膜（例えば、 JSR— LKD™、 ALCAP™ 、 NCS™、 IPS™, HOSP™)、有機ポリマー膜 (SiLK™、 Flare™)、 SiOCH、 SiO C (例えば、 Black Diamond™, CORAL™, AuroraULK™, Orion™等）若しく はそれらに有機物を含んだ絶縁薄膜、環状有機シリカ原料を用いた分子ポア膜、そ れらの 、ずれかを複数積層した膜、それらの!/、ずれかの膜の組成や密度を膜厚方 向に変化させた膜、又はこれらのビア層間絶縁膜を UV照射して高強度化させた膜、 等をその典型例として挙げることができる。
[0089] 積層構造の例としては、 SiO ZAuroraULKTM ( =上層
2 Z下層）からなる 2層構造 とし、 SiOを CuCMP時の AuroraULK™の保護膜として使用する構造、又は配線
2
間容量を低減するため、 Black Diamond™/ AuroraULK™ ( =上層 Z下層）を 使用する構造がある。
[0090] 積層構造の例としては、 SiO /AuroraULK™/SiO
2 2 Z(=上層 Z中層 Z下層） 力 なる 3層構造とし、上層 SiOを CuCMP時の AuroraULK™の保護膜として使
2
用し、下層の SiOを密着層として使用する構造がある。
2
[0091] 次に、 CMPによって酸素吸収膜及び低酸素濃度銅膜 15bを所定の量除去し、銅 又は銅合金配線 5bを形成した後、上面を SiCNカゝらなる配線保護膜 6bにより被覆す る。
[0092] 以上の配線構造を用いることにより、銅又は銅合金配線 5a ' 5b及び銅又は銅合金 ビア 5c中の粒界とバリアメタル膜 4a · 4b · 4cとの接する部分でのバリアメタルの酸化 を防止しすることが可能となる。これにより、銅又は銅合金配線 5a ' 5b及び銅合金ビ ァ 5cとバリアメタル膜 4a'4b '4cとの密着性が向上するため、エレクト口マイグレーショ ン耐性及びストレスマイグレーション耐性を向上させることができる。なお、ダマシン配 線溝の加工方法は、本発明を限定するものではな!/、。
実施例 1
[0093] 本発明の実施例について図 7を用いて説明する。図 7は、図 4 (e)及び図 6 (e)に示 した製造工程において、ノ リアメタル膜として TaZTaNの積層膜を形成し、銅シード 膜、銅メツキ膜、厚さ 3nmの A1薄膜から成る酸素吸収膜をその上面に順次形成し、 3 50°Cでの加熱を実施した際の膜中の酸素濃度プロファイルを示している。また、比 較例として、酸素吸収膜を形成せずに加熱を実施した従来構造における酸素濃度 プロファイルも同時に示している。なお、深さ（Depth)の浅い方が Cuメツキ膜側であ る。ここでは、シリコン基板上に形成したシリコン酸ィ匕膜上にバリアメタル膜を形成した 場合であり、酸素濃度プロファイルは基板裏面側から SIMS分析法により求めた。こ のため、ノ リアメタル膜内部に酸素が検出されているが、これは下地シリコン酸ィ匕膜 力ものものであり、ノ リアメタル膜内部には酸素は存在しないことが、確認されている
[0094] 従来構造の配線では、 Ta膜と Cu界面で、酸素濃度プロファイルに変曲点が存在し 、界面部分での酸素濃度が増大している。即ち、 Ta膜の酸ィ匕が確認されている。一 方、本願発明による酸素吸収膜を用いた構造では、 Ta膜と Cu界面での酸素濃度プ 口ファイルには変曲点が存在せず、単調な変化となっている。即ち、 Ta膜が酸ィ匕して いないことが確認された。なお、従来構造における Ta膜と Cu界面の酸素濃度プロフ アイルの変曲点では、酸素濃度が 102GatomZcm3以上の値に増大している。図 8に 、図 7と同様の構造における銅膜中のアルミニウム濃度プロファイルを裏面からの SI MS分析により分析した結果を示している。なお、深さ（Depth)の浅い方が Cuメツキ 膜側である。銅膜上面に形成した厚さ 3nmのアルミニウム力もなる酸素吸収膜は、 3 50。Cでの加熱によってもノ リアメタル膜近傍 (バリアメタル膜から 300nmの範囲）の 銅膜中へ拡散しておらず、後の工程で行われる CMPで除去されずに配線として残 る銅部分にはアルミニウムが含有されない。このため、本実施例では、従来構造と比 較して配線抵抗の上昇は認められな力つた。図 9は、図 7及び図 8に示した SIMSプ 口ファイルカゝら基板裏面酸素の影響を排除した場合の酸素及び添加元素のプロファ ィルを模式的に示したものである。アルミニウムの厚さが厚い場合は、酸素との結合 に必要とされる以上の A1が存在するため、銅膜中へ A1が拡散し、配線抵抗が上昇す るほか、カーケンドール効果により銅膜中、特に微細ビア内にボイドが生じるため、本 実施例のように A1の厚さを lOnm以下（100 A (オングストローム）以下）とすることが 重要である。
[0095] 以上の製造方法による配線構造を用いることによって、配線抵抗を上昇させること なくエレクト口マイグレーション耐性及びストレスマイグレーション耐性を向上させること ができた。
実施例 2
[0096] 本発明の実施例について図 10を用いて説明する。図 10は、図 4 (e)及び図 6 (e) に示した製造工程において、ノ リアメタル膜として TaZTaNの積層膜を形成し、銅ァ ルミ-ゥム合金シード膜、銅メツキ膜、 A1の薄膜から成る酸素吸収膜をその上面に順 次形成し、 350°Cでの加熱を実施した際の膜中の酸素濃度プロファイルを示して!/ヽ る。また、比較例として、酸素吸収膜を形成せずに加熱を実施した従来構造における 酸素濃度プロファイルも同時に示している。なお、深さ（Depth)の浅い方が Cuメツキ 膜側である。ここでは、シリコン基板上に形成したシリコン酸ィ匕膜上にバリアメタル膜 を形成した場合であり、酸素濃度プロファイルは基板裏面側から SIMS分析法により 求めた。このため、ノ リアメタル膜内部に酸素が検出されている力 これは下地シリコ ン酸化膜からのものであり、ノ リアメタル膜内部には酸素は存在しないことが、確認さ れている。図 11に、図 10と同様の構造における銅膜中のアルミニウム濃度プロフアイ ルを、表面側からの SIMS分析により測定した結果を示している。なお、深さ（Depth )の浅い方が Cuメツキ膜側である。図 12は、図 10及び図 11に示した SIMSプロファ ィルカゝら基板裏面酸素の影響を排除した場合の酸素及び添加元素のプロファイルを 模式的に示したものである。
[0097] 従来構造の配線では、図 10から明らかなように Ta膜と Cu界面で酸素濃度プロファ ィルに変曲点が存在し、界面部分での酸素濃度が増大している。即ち、 Ta膜の酸ィ匕 が確認されている。一方、本願発明による酸素吸収膜を用いた構造では、 Ta膜と Cu 界面での酸素濃度プロファイルには変曲点が存在せず、単調な変化となっている。 即ち、 Ta膜が酸ィ匕していないことが確認された。また、本実施例では銅アルミニウム 合金膜をシードとして用いていることから、従来構造でも本発明構造でもシード膜表 面で酸素が捕捉されているが、従来構造における銅合金膜中の酸素濃度は、図 7に 示した銅膜を用いた場合の従来構造における銅膜中の酸素濃度と比較して高い値 を示している。これは、銅合金膜中では、金属添加元素と酸素原子の結合により、熱 処理を加えても銅膜中の酸素が減少しにくいためである。この銅メツキ膜中の酸素濃 度は、従来構造の配線では 4 X 1018atomZcm3以上の領域が存在する力 本願発 明による酸素吸収膜を用いた構造では、 4 X 1018atom/Cm3以下の酸素濃度と明 らかに減少しており、銅アルミニウム合金膜中の酸素もアルミニウム力もなる酸素吸収 膜により吸収できることが明らかになった。本発明構造においては、図 11から明らか なように銅アルミニウム合金膜をシードとして用いて 、るため、シード膜のあるノリア 近傍の領域でアルミニウム濃度が高ぐ銅メツキ膜中でアルミニウム濃度が低い。この 銅中の添加元素濃度の変化は、図 10、図 11及びそれら力 導いた酸素若しくは添 加元素の濃度プロファイルを示した図 12から判断されるように、銅メツキ膜領域と銅 合金シード膜領域の界面での酸素ピークを境に発生している。なお、本実施例にお V、ては、銅アルミニウムシード膜領域でのアルミニウム濃度は 1019atomZcm3台で あり、銅メツキ膜領域においては、 1018atomZcm3台である。この濃度は、銅配線の 抵抗を必要以上に上昇させないためと、銅合金膜中の金属添加元素と酸素の結合 により、銅合金膜中の酸素濃度が必要以上に高くならない値として決めている。図 13 に、本発明構造と従来構造の配線を用いて行ったストレスマイグレーション試験（150 °C保管）における ΙΟΟηπι φ (直径)ビアチェーンパタン (上層配線及び下層配線幅 3 . O /z m)の不良発生率保管時間依存性を示す。初期抵抗よりも 5%以上抵抗上昇し たチップを不良とした。この結果が示すように、上記のような特徴を持つ本実施例に おける配線構造では、従来構造よりもストレスマイグレーション不良発生率を抑制する ことができた。 [0098] なお、合金シード膜より銅膜中に拡散させる添加元素と酸素吸収膜の原子種との 組み合わせに関し、酸素吸収膜を構成する原子は室温力 400°Cの範囲で酸ィ匕反 応の標準生成エネルギーが負であり且つノリアメタルを構成する原子よりもその絶対 値が大きいことは必要条件である力 更に添加元素よりもその絶対値が大きいか又は 同等であることが望ましい。例えば、上記第 2の実施例に記載したごとく添加元素を A 1とした場合、酸素吸収膜としては Al、 Mg、 Ca、 Zr、 Be、又は Hf等が望ましい。また 、添加元素を Sn又は Mnとした場合では、酸素吸収膜としては Al、 Ti、 Mg、 Ca、 Zr 、 Be、又は Hf等が望ましい。
実施例 3
[0099] 本発明を実施した半導体装置の例を、図 14に示す配線断面図により説明する。第 1の実施形態にぉ 、て記述した半導体装置にお!、て、図 4 (h)を用いて説明されるビ ァホール 1 lc及び配線溝 1 lbをデュアルダマシン法により加工する工程にぉ 、て、 エッチストップ膜 3bを用いずに加工することによって、図 14に示す構造の半導体装 置を得ることができた。
[0100] 以上の配線構造を用いることによって、エレクト口マイグレーション耐性及びストレス マイグレーション耐性を向上させると共に、配線の実効的な誘電率を低減し、配線間 の寄生容量を低減することができた。
実施例 4
[0101] 第 1の実施形態において記述した図 4 (j)の断面を有する半導体装置において、配 線保護膜 6a · 6bとして、プラズマ重合法により作成した DVS— BCB (ジビュルシロキ サン一ベンゾシクロブテン)膜を用いることにより、エレクト口マイグレーション耐性及び ストレスマイグレーション耐性を向上させると共に、配線の実効的な誘電率を低減し、 配線間の寄生容量を低減することができた。
[0102] DVS— BCB膜は、配線保護膜としては有機成分を多く含み、銅又は銅合金との密 着性が Siを主成分とする膜よりも劣るため、配線上に形成する際、密着性を向上させ るために銅又は銅合金表面をシリサイドィ匕する処理を用いることがある。このとき、銅 又は銅合金配線表面力 内部を拡散したシリコン力 Sバリアメタル膜表面まで拡散する と、従来技術ではノリアメタル表面においてシリコンの酸ィ匕物が形成され、これが配 線の信頼性を大きく損なうことが発明者らの検討により明らかになつている。このため 、シリサイドィ匕処理を用いた DVS— BCB膜に本発明を適用することにより、更に配線 の信頼性を向上させることができた。
実施例 5
[0103] 本発明を実施した半導体装置の例を、図 15に示す配線断面図により説明する。第 1の実施形態にぉ 、て記述した半導体装置にお!、て、図 4 (a)及び (h)を用いて説 明される配線溝 1 la、ビアホール 1 lc及び配線溝 1 lbをダマシン法により加工するェ 程において、プラズマ重合法により作成した DVS— BCB (ジビュルシロキサン ベン ゾシクロブテン)膜をそれらの側壁を保護する側壁保護膜 16a、 16c、 16bとして形成 することにより、図 15に示す構造の半導体装置を得ることができた。
[0104] 以上の配線構造を用いることによって、エレクト口マイグレーション耐性及びストレス マイグレーション耐性を向上させると共に、層間絶縁膜側壁の保護による配線間リー ク低減の効果を得ることができた。特に、配線層間膜 10a、 10b、及びビア層間膜 7の 少なくとも一部として、 AuroraULK™のような、ポーラス膜を用いる場合に、顕著な 効果を得ることができた。
実施例 6
[0105] 本発明を実施した半導体装置の例を、図 16に示す配線断面図により説明する。第 1の実施形態又は実施例 4において記述した図 4 (j)に示す配線構造の、配線層間 絶縁膜 10a及び 10bとして、ポーラス膜である AuroraULK™と、配線層ハードマス クの SiOの積層構造（図 16中では配線層ハードマスクを 17a及び 17bとで示す）を
2
用い、ビア層間絶縁膜 7には、 Black Diamond™又は AuroraULK™を用いること により、図 16に示す構造の半導体装置を得ることができた。
[0106] 以上の配線構造を用いることによって、エレクト口マイグレーション耐性及びストレス マイグレーション耐性を向上させると共に、 SiOよりも比誘電率の低い、 AuroraUL
2
K™又は Black Diamond™を用いることで、配線の実効的な誘電率を低減し、配 線間の寄生容量を低減することができた。
実施例 7
[0107] 実施例 6において記述した図 16の、配線層ハードマスク 17a及び 17bとして Black Diamond™膜を用い、ビア層間絶縁膜 7には、 AuromULK™を用いることにより 、エレクト口マイグレーション耐性及びストレスマイグレーション耐性を向上させると共 に、配線の実効的な誘電率を低減し、配線間の寄生容量を低減することができた。 実施例 8
[0108] 本発明を実施した半導体装置の例を、図 17に示す配線断面図により説明する。実 施例 3において記述した図 14の、配線層間絶縁膜 4a及び 4bとして、ポーラス膜であ る AuromULK™と、配線層ハードマスクの SiOの積層構造（図 17中では配線層ハ
2
ードマスクを 17a及び 17bと示す）を用い、ビア層間絶縁膜 7にも、 AuromULK™を 用いることにより、図 17に示す構造の半導体装置を得ることができた。
[0109] 以上の配線構造を用いることによって、エレクト口マイグレーション耐性及びストレス マイグレーション耐性を向上させると共に、配線の実効的な誘電率を低減し、配線間 の寄生容量を低減することができた。
実施例 9
[0110] 本発明を実施した半導体装置の例を、図 18に示す配線断面図により説明する。実 施例 6において記述した図 16の配線構造の、配線及びビアの側壁に対し、プラズマ 重合法により作成した DVS— BCB (ジビュルシロキサン—ベンゾシクロブテン）膜を、 側壁保護膜 16a、 16c, 16bとして形成することにより、図 18に示す構造の半導体装 置を得ることができた。
[0111] 以上の配線構造を用いることによって、エレクト口マイグレーション耐性及びストレス 誘起ボイド耐性を向上させると共に、層間絶縁膜側壁及び、配線層間絶縁膜とハー ドマス界面の保護による配線間リーク低減の効果を得ることができた。
実施例 10
[0112] 本発明を実施した半導体装置の例を、図 19に示す配線断面図により説明する。第 2の実施の形態において記述した図 6 (j)の、配線層間絶縁膜 10a及び 10bとして、 ポーラス膜である AuromULK™と、配線層ハードマスクの SiOの積層構造（図 19
2
中では配線層ハードマスクを 17a及び 17bと示す）を用い、ビア層間絶縁膜 7には、 B lack Diamond™を用いることにより、図 19に示す構造の半導体装置を得ることが できた。 [0113] 以上の配線構造を用いることによって、エレクト口マイグレーション耐性及びストレス マイグレーション耐性を向上させると共に、 SiOよりも比誘電率の低い、 AuroraUL
2
K™及び Black Diamond™を用いることで、配線の実効的な誘電率を低減し、配 線間の寄生容量を低減することができた。
実施例 11
[0114] 本発明を実施した半導体装置の例を、図 20に示す配線断面図により説明する。実 施例 10において記述した図 19の配線構造の、配線側壁に対し、プラズマ重合法に より作成した DVS - BCB (ジビュルシロキサン—ベンゾシクロブテン)膜を、側壁保 護膜 16a、 16bとして形成することにより、図 20に示す構造の半導体装置を得ること ができた。
[0115] 以上の配線構造を用いることによって、エレクト口マイグレーション耐性及びストレス マイグレーション耐性を向上させると共に、層間絶縁膜側壁及び、配線層間絶縁膜と ハードマスク界面の保護による配線間リーク低減の効果を得ることができた。
産業上の利用可能性
[0116] 本発明は、銅を主成分とする銅合金を配線材に用いた配線構造で構成される多層 配線の配線構造とその製造方法に関するものであれば、あらゆるものに適用すること が可能であり、その利用の可能性において何ら限定するものではない。
[0117] 幾つかの好適な実施の形態及び実施例に関連付けして本発明を説明したが、これ ら実施の形態及び実施例は単に実例を挙げて発明を説明するためのものであって、 本発明を限定するものではない。
[0118] 例えば本発明者によってなされた発明の背景となった利用分野である CMOS回路 を有する半導体製造装置技術に関して詳しく説明したが、本発明はそれに限定され るものではなく、例えば、 DRAM (Dynamic Random Access Memory)ゝ SRAM (Stati c Random Access Memory)、フフッシュメモリ、 FRAM (Ferro Electric Random Acces s Memory)、 MRAM (Magnetic Random Access Memory)、抵抗変化型メモリ等のよ うなメモリ回路を有する半導体製品、マイクロプロセッサ等の論理回路を有する半導 体製品、又はそれらを同時に掲載した混載型の半導体製品にも適用することができ る。また、本発明は少なくとも一部に埋め込み型合金配線構造を有する半導体装置 、電子回路装置、光回路装置、量子回路装置、及びマイクロマシン等にも適用するこ とがでさる。
本発明は、本願請求の範囲の記載に基づく技術的範囲において、種々の変形が 可能であり、本発明の技術的範囲は、何ら本発明の実施形態及び実施例により限定 されるものではない。

Claims

請求の範囲
[1] (a)半導体基板上方に形成された絶縁膜中の所定の領域に、配線を形成するため の溝及び Z又はビアを形成する工程と、 (b)前記溝及び Z又はビアが形成された前 記絶縁膜上にバリアメタル膜を形成する工程と、（c)前記バリアメタル膜上に銅又は 銅合金膜を形成する工程と、（d)前記銅又は銅合金膜上に、室温から 400°Cの範囲 で酸化反応の標準生成エネルギーが負であり且つ前記 (b)工程で形成されたバリア メタル膜よりも前記標準生成エネルギーの絶対値が大きい酸素吸収膜を形成するェ 程と、（e)前記バリアメタル膜、前記銅又は銅合金膜及び前記酸素吸収膜からなる積 層膜を 200乃至 400°Cの範囲の温度で加熱する工程と、 (f)前記積層膜の上部を除 去して、配線を形成する工程と、を有することを特徴とする半導体装置の製造方法。
[2] 前記 (c)工程で形成する銅又は銅合金膜は、室温力も 400°Cの範囲で酸ィ匕反応の 標準生成エネルギーの絶対値が前記ノリアメタル膜のそれよりも大きい添加元素を 固溶させた銅合金膜をシードとした銅メツキ膜であることを特徴とする請求項 1に記載 の半導体装置の製造方法。
[3] 前記 (c)工程で形成する銅又は銅合金膜は、前記添加元素を固溶させた銅合金膜 をシードとした銅メツキ膜であり、前記添加元素の酸ィ匕反応の標準生成エネルギーの 絶対値は、前記ノリアメタル膜のそれよりも大きぐ且つ、前記 (d)工程において形成 する酸素吸収膜を構成する金属のそれ以下であることを特徴とする請求項 2に記載 の半導体装置の製造方法。
[4] 前記 (d)工程において形成する前記酸素吸収膜の膜厚が 100 A以下であることを特 徴とする請求項 1乃至 3のいずれか 1項に記載の半導体装置の製造方法。
[5] 前記ノリアメタル膜がタンタル、窒化タンタル又はその積層膜であり、前記酸素吸収 膜はアルミニウム、チタン、マグネシウム、カルシウム、ジルコニウム、ベリリウム、ハフ ユウム、又はシリコンを主成分として含む膜により形成されて 、ることを特徴とする請 求項 1乃至 4のいずれか 1項に記載の半導体装置の製造方法。
[6] 半導体基板上方に形成された絶縁膜中の所定の領域に形成された配線であって、 少なくともひとつの層に位置する銅又は銅合金膜と、その周囲を被覆するバリアメタ ル膜とを有する半導体装置にお!ヽて、前記銅又は銅合金膜とバリアメタル膜が接す る領域にぉ 、て、ノリアメタル膜の酸ィ匕物が存在して 、な 、ことを特徴とする半導体 装置。
[7] 前記銅又は銅合金膜中に含有される酸素濃度が、前記バリアメタル膜との界面領域 を除いた配線内部において 4 X 1018atomsZcm3以下であることを特徴とする請求 項 6に記載の半導体装置。
[8] 前記銅又は銅合金膜は、添加元素を固溶させた銅合金シード膜をシードとして形成 した銅メツキ膜であり、銅合金シード膜とメツキ膜界面で酸素濃度ピークが存在するこ とを特徴とする請求項 6又は 7に記載の半導体装置。
[9] 前記銅又は銅合金膜は、添加元素を固溶させた銅合金シード膜をシードとして形成 した銅メツキ膜であり、前記銅又は銅合金膜の銅合金シード膜領域で前記添加元素 濃度が高ぐ銅メツキ膜領域では前記添加元素濃度が低いことを特徴とする請求項 6 乃至 8の 、ずれか 1項に記載の半導体装置。
PCT/JP2006/310253 2005-06-22 2006-05-23 半導体装置及びその製造方法 Ceased WO2006137237A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US11/993,285 US7867906B2 (en) 2005-06-22 2006-05-23 Semiconductor device and method for manufacturing same
JP2007522218A JP5380838B2 (ja) 2005-06-22 2006-05-23 半導体装置の製造方法
US12/956,333 US8174122B2 (en) 2005-06-22 2010-11-30 Semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005182645 2005-06-22
JP2005-182645 2005-06-22

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US11/993,285 A-371-Of-International US7867906B2 (en) 2005-06-22 2006-05-23 Semiconductor device and method for manufacturing same
US12/956,333 Division US8174122B2 (en) 2005-06-22 2010-11-30 Semiconductor device

Publications (1)

Publication Number Publication Date
WO2006137237A1 true WO2006137237A1 (ja) 2006-12-28

Family

ID=37570272

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/310253 Ceased WO2006137237A1 (ja) 2005-06-22 2006-05-23 半導体装置及びその製造方法

Country Status (3)

Country Link
US (2) US7867906B2 (ja)
JP (1) JP5380838B2 (ja)
WO (1) WO2006137237A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008270250A (ja) * 2007-04-16 2008-11-06 Ibaraki Univ 半導体集積回路装置及びその製造方法
JP2009141315A (ja) * 2007-11-14 2009-06-25 Fujitsu Ltd 半導体装置およびその製造方法
JP2009206322A (ja) * 2008-02-28 2009-09-10 Renesas Technology Corp 半導体装置、半導体装置の製造方法、半導体製造検査装置、および検査装置
JP2010050303A (ja) * 2008-08-22 2010-03-04 Renesas Technology Corp 半導体装置の製造方法および半導体装置
JP2010087094A (ja) * 2008-09-30 2010-04-15 Nec Electronics Corp 半導体装置及び半導体装置の製造方法
JP2011129840A (ja) * 2009-12-21 2011-06-30 Fujitsu Semiconductor Ltd 半導体装置の製造方法
US9559058B2 (en) 2007-11-14 2017-01-31 Fujitsu Semiconductor Limited Semiconductor device and method for manufacturing the same
JP2019535144A (ja) * 2016-10-13 2019-12-05 ソイテックＳｏｉｔｅｃ シリコンオンインシュレータウェハの埋め込み酸化膜を溶解するための方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8183145B2 (en) * 2007-10-11 2012-05-22 International Business Machines Corporation Structure and methods of forming contact structures
US8049305B1 (en) * 2008-10-16 2011-11-01 Intermolecular, Inc. Stress-engineered resistance-change memory device
US8461683B2 (en) * 2011-04-01 2013-06-11 Intel Corporation Self-forming, self-aligned barriers for back-end interconnects and methods of making same
US9209134B2 (en) * 2013-03-14 2015-12-08 Intermolecular, Inc. Method to increase interconnect reliability
US20140339661A1 (en) * 2013-05-20 2014-11-20 T3Memory, Inc. Method to make mram using oxygen ion implantation
KR102275705B1 (ko) * 2014-07-11 2021-07-09 삼성전자주식회사 웨이퍼 대 웨이퍼 접합 구조
JP6527420B2 (ja) * 2015-07-31 2019-06-05 ルネサスエレクトロニクス株式会社 半導体装置
CN109037445A (zh) * 2018-08-01 2018-12-18 德淮半导体有限公司 Mim电容器及其制造方法
CN109148363A (zh) * 2018-09-12 2019-01-04 德淮半导体有限公司 半导体制备方法
US11177170B2 (en) * 2020-01-16 2021-11-16 International Business Machines Corporation Removal of barrier and liner layers from a bottom of a via

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002053971A1 (de) * 2000-12-29 2002-07-11 Von Roll Umwelttechnik Ag Rostblock als teil eines rostes für eine anlage zur thermischen behandlung von abfall
JP2004031847A (ja) * 2002-06-28 2004-01-29 Nec Electronics Corp 半導体装置及びその製造方法
WO2004061931A1 (ja) * 2002-12-26 2004-07-22 Fujitsu Limited 多層配線構造を有する半導体装置およびその製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09289214A (ja) 1996-04-24 1997-11-04 Nippon Telegr & Teleph Corp <Ntt> 半導体装置およびその製造方法
JPH11162879A (ja) * 1997-11-25 1999-06-18 Nippon Steel Corp 半導体装置用配線構造及びその製造方法
JP3540699B2 (ja) * 1998-01-12 2004-07-07 松下電器産業株式会社 半導体装置の製造方法
JPH11340232A (ja) * 1998-05-25 1999-12-10 Sony Corp 銅膜の埋め込み方法
US6352921B1 (en) * 2000-07-19 2002-03-05 Chartered Semiconductor Manufacturing Ltd. Use of boron carbide as an etch-stop and barrier layer for copper dual damascene metallization
JP2002075995A (ja) * 2000-08-24 2002-03-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2004533123A (ja) * 2001-06-14 2004-10-28 マトソン テクノロジー インコーポレーテッド 銅接続用の障壁エンハンスメント工程
US6734090B2 (en) * 2002-02-20 2004-05-11 International Business Machines Corporation Method of making an edge seal for a semiconductor device
JP3727277B2 (ja) * 2002-02-26 2005-12-14 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP2003332426A (ja) 2002-05-17 2003-11-21 Renesas Technology Corp 半導体装置の製造方法および半導体装置
JP4152164B2 (ja) * 2002-10-23 2008-09-17 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP4591084B2 (ja) * 2002-12-09 2010-12-01 日本電気株式会社 配線用銅合金、半導体装置及び半導体装置の製造方法
JP4209212B2 (ja) * 2003-01-30 2009-01-14 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
KR100500573B1 (ko) * 2003-07-01 2005-07-12 삼성전자주식회사 금속 배선 및 그 제조 방법, 금속 배선을 포함하는 이미지소자 및 그 제조 방법
JP2005039142A (ja) * 2003-07-18 2005-02-10 Nec Electronics Corp 半導体装置の製造方法
US7088003B2 (en) * 2004-02-19 2006-08-08 International Business Machines Corporation Structures and methods for integration of ultralow-k dielectrics with improved reliability
US7244674B2 (en) * 2004-04-27 2007-07-17 Agency For Science Technology And Research Process of forming a composite diffusion barrier in copper/organic low-k damascene technology
JP4589835B2 (ja) * 2005-07-13 2010-12-01 富士通セミコンダクター株式会社 半導体装置の製造方法及び半導体装置
DE102005057075B4 (de) * 2005-11-30 2012-04-26 Advanced Micro Devices, Inc. Halbleiterbauelement mit einer Kupferlegierung als Barrierenschicht in einer Kupfermetallisierungsschicht und Verfahren zu dessen Herstellung
JP5267130B2 (ja) * 2006-12-22 2013-08-21 日本電気株式会社 半導体装置およびその製造方法
JP2010171081A (ja) * 2009-01-20 2010-08-05 Toshiba Corp 半導体装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002053971A1 (de) * 2000-12-29 2002-07-11 Von Roll Umwelttechnik Ag Rostblock als teil eines rostes für eine anlage zur thermischen behandlung von abfall
JP2004031847A (ja) * 2002-06-28 2004-01-29 Nec Electronics Corp 半導体装置及びその製造方法
WO2004061931A1 (ja) * 2002-12-26 2004-07-22 Fujitsu Limited 多層配線構造を有する半導体装置およびその製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008270250A (ja) * 2007-04-16 2008-11-06 Ibaraki Univ 半導体集積回路装置及びその製造方法
JP2009141315A (ja) * 2007-11-14 2009-06-25 Fujitsu Ltd 半導体装置およびその製造方法
US9559058B2 (en) 2007-11-14 2017-01-31 Fujitsu Semiconductor Limited Semiconductor device and method for manufacturing the same
JP2009206322A (ja) * 2008-02-28 2009-09-10 Renesas Technology Corp 半導体装置、半導体装置の製造方法、半導体製造検査装置、および検査装置
US8946895B2 (en) 2008-02-28 2015-02-03 Renesas Electronics Corporation Semiconductor device, manufacturing method of semiconductor device, semiconductor manufacturing and inspecting apparatus, and inspecting apparatus
US9362184B2 (en) 2008-02-28 2016-06-07 Renesas Electronics Corporation Semiconductor device, manufacturing method of semiconductor device, semiconductor manufacturing and inspecting apparatus, and inspecting apparatus
JP2010050303A (ja) * 2008-08-22 2010-03-04 Renesas Technology Corp 半導体装置の製造方法および半導体装置
JP2010087094A (ja) * 2008-09-30 2010-04-15 Nec Electronics Corp 半導体装置及び半導体装置の製造方法
JP2011129840A (ja) * 2009-12-21 2011-06-30 Fujitsu Semiconductor Ltd 半導体装置の製造方法
JP2019535144A (ja) * 2016-10-13 2019-12-05 ソイテックＳｏｉｔｅｃ シリコンオンインシュレータウェハの埋め込み酸化膜を溶解するための方法

Also Published As

Publication number Publication date
US20110068472A1 (en) 2011-03-24
US7867906B2 (en) 2011-01-11
US8174122B2 (en) 2012-05-08
US20100193953A1 (en) 2010-08-05
JPWO2006137237A1 (ja) 2009-01-08
JP5380838B2 (ja) 2014-01-08

Similar Documents

Publication Publication Date Title
US8174122B2 (en) Semiconductor device
US8492289B2 (en) Barrier layer formation for metal interconnects through enhanced impurity diffusion
JP4478038B2 (ja) 半導体装置及びその製造方法
CN100407400C (zh) 布线结构
US8072075B2 (en) CuSiN/SiN diffusion barrier for copper in integrated-circuit devices
US8362596B2 (en) Engineered interconnect dielectric caps having compressive stress and interconnect structures containing same
JP5012022B2 (ja) 半導体装置及びその製造方法
CN102157489B (zh) 半导体装置以及半导体装置的制造方法
US8198732B2 (en) Semiconductor device
JP4764606B2 (ja) 半導体装置およびその製造方法
JP5349789B2 (ja) 多層配線の形成方法
JP4917249B2 (ja) 半導体装置及び半導体装置の製造方法
JP2007258457A (ja) 半導体装置およびその製造方法
US8614510B2 (en) Semiconductor device including a metal wiring with a metal cap
JP2011009439A (ja) 半導体装置の製造方法および半導体装置
JP4940950B2 (ja) 半導体装置の製造方法
US20080102599A1 (en) Reduced leakage interconnect structure
US8390135B2 (en) Semiconductor device
US8575029B2 (en) Technique for forming metal lines in a semiconductor by adapting the temperature dependence of the line resistance
JP2010123586A (ja) 半導体装置、半導体装置の製造方法
JP2012009617A (ja) 半導体装置の製造方法、配線用銅合金、及び半導体装置
JP5485333B2 (ja) 半導体装置の製造方法
WO2006130250A1 (en) Technique for forming copper-containing lines embedded in a low-k dielectric by providing a stiffening layer

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2007522218

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 11993285

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 06746737

Country of ref document: EP

Kind code of ref document: A1