WO2006129484A1 - 貼り合わせウェーハの製造方法 - Google Patents

貼り合わせウェーハの製造方法 Download PDF

Info

Publication number
WO2006129484A1
WO2006129484A1 PCT/JP2006/309892 JP2006309892W WO2006129484A1 WO 2006129484 A1 WO2006129484 A1 WO 2006129484A1 JP 2006309892 W JP2006309892 W JP 2006309892W WO 2006129484 A1 WO2006129484 A1 WO 2006129484A1
Authority
WO
WIPO (PCT)
Prior art keywords
etching
wafer
bond
bonded
acid
Prior art date
Application number
PCT/JP2006/309892
Other languages
English (en)
French (fr)
Inventor
Keiichi Okabe
Susumu Miyazaki
Original Assignee
Shin-Etsu Handotai Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin-Etsu Handotai Co., Ltd. filed Critical Shin-Etsu Handotai Co., Ltd.
Priority to EP06746580.7A priority Critical patent/EP1887612B1/en
Priority to US11/921,081 priority patent/US9093498B2/en
Priority to CN2006800182338A priority patent/CN101185154B/zh
Publication of WO2006129484A1 publication Critical patent/WO2006129484A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN

Definitions

  • the present invention relates to a method for manufacturing a bonded wafer, and more particularly to a method for etching an unbonded portion on the outer peripheral portion of a bondueha.
  • a bonded wafer is used in which a semiconductor wafer is bonded to another wafer, and then a wafer on the side on which an element is manufactured is thin-filmed.
  • two mirror-polished silicon wafers are prepared, and an oxide film is formed on at least one of the wafers.
  • heat treatment is performed at a temperature of 200 to 1200 ° C. to increase the bond strength.
  • a bonded SOI wafer having an SOI (Silicon On Insulator) layer formed can be manufactured by grinding and polishing the element fabrication side wafer (Bondueno), to a desired thickness. it can.
  • silicon wafers can be directly bonded without using an oxide film, and an insulating wafer such as quartz, silicon carbide, or alumina can be used as a base wafer. Sometimes used.
  • the thin film bonded bonder has a smaller diameter than the base wafer (base wafer), and minute concaves and convexes are continuously formed in the peripheral part.
  • the buried oxide film can be used as a protective film for protecting the base wafer from etching. Disclosure of the invention
  • the present invention has been made in view of such a problem, and ethtin for Si and SiO.
  • the selection speed ratio (R / R) is large and does not cause metal contamination.
  • the present invention has been made to solve the above-described problems.
  • An acid film is formed on at least one surface of a base wafer and a bond wafer, and a base wafer is formed through the acid film.
  • the etching is performed using a mixed acid containing at least hydrofluoric acid, nitric acid and acetic acid at 30 ° C. or lower.
  • a method for producing a bonded woofer characterized in that it is carried out in this manner is provided.
  • the gear speed (R) is small. In other words, selectivity ratio of etching rate to Si and SiO (R / R ) Is large, the etching rate naturally increases when the etching reaches the buried oxide film.
  • the buried oxide film can be used as a protective film for protecting the base wafer with the etching power, and the base wafer is not damaged.
  • mixed acid etching does not cause metal contamination.
  • the etching is preferably performed by spin etching.
  • the etching liquid can be controlled at 30 ° C or lower, and etching can be performed at a lower cost than a small cooling means.
  • metal contamination can be prevented by using a mixed acid containing at least hydrofluoric acid, nitric acid, and acetic acid at 30 ° C or lower in etching of the unbonded portion on the outer periphery of the bondueha.
  • Selectivity ratio of etching rate to Si and SiO R /
  • R can be increased so that the etching force is embedded as a protective film to protect the base wafer.
  • FIG. 1 is a flowchart for explaining an example of a method for producing a bonded wafer of the present invention.
  • Figure 2 (a) is a graph showing the relationship between the liquid temperature of the mixed acid and the etching rate (R) for Si.
  • Figure 2 (b) shows the relationship between the mixed acid solution temperature and the etching rate (R) for SiO.
  • FIG. 4 is a graph showing the results of evaluating metal contamination for Examples and Comparative Examples.
  • FIG. 5 is a single wafer spin etching apparatus that can be used in the method for manufacturing a bonded wafer of the present invention.
  • FIG. 1 is a schematic diagram for explaining an example of a method for producing a bonded wafer according to the present invention.
  • a bond wafer 2 and a base wafer 3 which are raw material wafers for producing an SOI wafer by bonding are prepared (FIG. 1 (a)).
  • the bond wafer and the base wafer are not particularly limited.
  • a silicon single crystal wafer can be used.
  • the bond wafer 2 is subjected to heat treatment to form an oxide film 4 on the bond wafer surface (FIG. 1 (b)).
  • the formation of the oxide film may be performed on the base wafer side, or may be performed on both the bond wafer and the base wafer.
  • the bond wafer 2 and the base wafer 3 on which the acid film is formed are brought into close contact under a clean atmosphere (FIG. 1 (c)).
  • This is subjected to a heat treatment in an oxidizing atmosphere to bond the bond wafer 2 and the base wafer 3 firmly to form a bonded wafer 1.
  • the heat treatment may be performed at a temperature of 200 ° C to 1200 ° C in an atmosphere containing oxygen or water vapor (Fig. 1 (d)).
  • the bond wafer 2 and the base wafer 3 are firmly bonded, and an oxide film (bonded oxide film) 5 is also formed on the entire outer surface of the bonded wafer 1.
  • the predetermined thickness t can be, for example, 20 to 150 microns.
  • etching is performed to obtain a wafer from which the unbonded portion on the outer periphery of the bond wafer 2 is removed as shown in FIG.
  • a mixed acid containing at least hydrofluoric acid, nitric acid and acetic acid at 30 ° C. or lower is used as the etching solution used here.
  • a mixed acid containing phosphoric acid, sulfuric acid and the like may be used.
  • Fig. 2 (b) shows the results of Si-related measurement.
  • the selectivity of the etching rate between the silicon and the oxide film is important. If the selection ratio is sufficiently large, for example, when etching of Bondueha 2 side force reaches the buried oxide film between Bondueha 2 and base wafer 3 in FIG. 1 (e), the etching speed is greatly reduced and etching is performed. Progress is virtually stopped. In other words, the oxide film functions as an etch stop layer, and the etching power also protects the base wafer. Therefore, there is no problem that the etching proceeds in a short time and the base wafer is damaged.
  • the etchant temperature is 30 ° C or less, the selectivity is sufficiently large, so that the oxide film functions as a stop stop layer, and the etching is performed. When it reaches the oxide film, it can be etched cleanly. Therefore, the base wafer is made of an acid film. It is protected and will not be damaged by etching, and terrace dimples will not occur.
  • the lower limit of the solution temperature of the etching solution is not particularly limited, and may be any temperature that does not hinder the etching.
  • the method of performing the mixed acid etching of the present application is not particularly limited, but is preferably performed by spin etching.
  • spin etching unlike the case of immersion, there is little increase in the temperature of the etchant due to the chemical reaction that occurs during etching. Therefore, in order to keep the temperature of the etching solution below 30 ° C, it is sufficient to prepare a small cooling facility, and the cooling facility does not require excessive operating costs. Therefore, downsizing of the equipment and labor saving are possible, and the present application can be implemented at low cost.
  • mixed acid etching can be performed by dipping.
  • the apparatus for performing the spin etching is not particularly limited, but for example, an apparatus as shown in FIG. 5 can be used.
  • Etching is performed by rotating the bonding wafer 1 at high speed while adhering and holding the bonded wafer 1 by the wafer holding means 10 and supplying the etching solution 9 from the nozzle 8.
  • the etching solution 9 is scattered to the outside of the wafer by centrifugal force, and the etched etchant 9 is collected through the collection cup 11.
  • the bonded wafer holding the base wafer side with a spin etching apparatus is rotated at 300 to 400 rpm, and the target etching is performed at a flow rate of 3 to 4 LZ of mixed acid from the nozzle on the upper surface of the bondueha. It is preferable to add it over 5 seconds depending on the stock removal.
  • the mixed acid ethyne Rinse to stop running.
  • the mixed acid etched wafer is 500-
  • the rinsed wafer can be spin-dried, for example, by rotating it at 1400-1600 rpm for 30-50 seconds. After spin drying, remove the wafer from the spin etching device and finish the etching process.
  • the terrace portion 7 is formed (FIG. 1 (f)).
  • the thin film means is not particularly limited. For example, it is ground by a normal method.
  • the bonded wafer according to the present invention can be manufactured.
  • the etching may be performed by immersing the wafer in the etching solution by the dipping method and spraying the mixed acid.
  • the oxide film 4 is formed on the bond wafer 2 and adhered to the base wafer 3.
  • the acid film may be formed on the base wafer 3 and adhered. In some cases, an oxide film is formed on both of them to bring the force into close contact therewith.
  • the base wafer and bond wafer used in the method of the present invention are not limited to silicon single crystal wafers.
  • mirror-polished CZ wafers with a diameter of 200 mm, conductivity type p-type, and resistivity of 4-6 ⁇ 'cm were prepared as base wafers and bond wafers, respectively. These wafers are brought into close contact according to the steps (a) to (c) in FIG. 1, and bonded heat treatment is performed at 1150 ° C. for 3 hours in an oxygen atmosphere to obtain a paste as shown in FIG. 1 (d). Combined wafer 1 was produced.
  • the outer peripheral portion of the bond woofer 2 was ground from the outer peripheral direction of the woofer toward the center using a grinding apparatus.
  • the thickness t was 50 / zm.
  • unbonded portions on the outer peripheral portion of Bondueha 2 were removed by etching.
  • the liquid temperature was maintained at 23 ° C (room temperature) with a small cooling device.
  • Etching was performed with the spin etching apparatus shown. Adsorb and hold the base wafer side, rotate at 350 rpm, and mix the mixed acid from the nozzle on the upper surface of Bondueha at a flow rate of 3.5 LZ for 86 seconds (with an etching allowance of about 100 m) for mixed acid etching. Performed.
  • Al force re-etching was performed under the same conditions as in the example except that NaOH was used as the etching solution.
  • the bonded wafer was rotated at 600 rpm, and pure water was poured onto the upper surface of the bond wafer from the nozzle at a flow rate of 1 LZ for 35 seconds for rinsing.
  • the rinsed bonded wafer was rotated at 1500 rpm for 30 seconds and dried to finish the spin etching process.
  • Bondueha 2 is polished using a surface grinder and a single-side grinder to polish it into a thin film to form an SOI layer 6, and an SOI layer as shown in FIG. 1 (g). I got woofer.
  • the bonded wafers obtained in the above examples and comparative examples were evaluated for metal contamination by the atomic absorption method.
  • the results obtained are shown in FIG.
  • metal contamination occurs in the comparative example in which alkali etching is performed, whereas in the example in which mixed acid etching is performed according to the present invention, there is little or no metal contamination. Little cocoon I'll reap the power.
  • the present invention is not limited to the above embodiment.
  • the above embodiment is an exemplification, and the present invention has the same configuration as the technical idea described in the scope of claims of the present invention, and any device that exhibits the same function and effect is the present embodiment. It is included in the technical scope of the invention.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Weting (AREA)

Abstract

　本発明は、ベースウェーハとボンドウェーハの少なくとも一方の表面に酸化膜を形成し、該酸化膜を介してベースウェーハとボンドウェーハとを密着させ、これに酸化性雰囲気下で熱処理を加えて結合させた後、前記ボンドウェーハの外周部を所定厚さまで研削して除去し、その後エッチングにより該ボンドウェーハ外周部の未結合部を除去し、しかる後に前記ボンドウェーハを所望厚さまで薄膜化する貼り合わせウェーハの製造方法において、前記エッチングを３０°C以下の少なくともフッ酸と硝酸と酢酸とを含む混酸を用いて行うことを特徴とする貼り合わせウェーハの製造方法である。これにより、ＳｉとＳｉＯ２に対するエッチング速度の選択比（ＲＳｉ／ＲＳｉＯ２）が大きく、金属汚染を起こさず、ボンドウェーハの外周部の未結合部をエッチングする貼り合わせウェーハの製造方法が提供される。

Description

明 細 書
貼り合わせゥ ーハの製造方法
技術分野
[0001] 本発明は貼り合わせゥエーハの製造方法に関し、特にボンドゥエーハの外周部の 未結合部をエッチングする方法に関するものである。 背景技術
[0002] 高性能デバイス用のゥヱーハとして、半導体ゥヱーハを他のゥヱーハ等と接合させ た後、素子を作製する側のゥヱーハを薄膜ィ匕した貼り合わせゥヱーハが使用されて いる。
[0003] 具体的には、例えば、鏡面研磨された 2枚のシリコンゥエーハを用意し、少なくとも 一方のゥエーハに酸ィ匕膜を形成させる。そして、これらのゥエーハを密着させた後、 2 00〜1200°Cの温度で熱処理して結合強度を高める。その後、素子作製側ゥエーハ (ボンドゥエ一ノ、）を研削及び研磨等して所望の厚さまで薄膜ィ匕することにより、 SOI ( Silicon On Insulator)層が形成された貼り合わせ SOIゥエーハを製造することがで きる。
[0004] 尚、貼り合わせゥエーハを製造する場合、酸ィ匕膜を介さずに直接シリコンゥエーハ 同士を接合することもできるし、ベースウェーハとして、石英、炭化珪素、アルミナ等 の絶縁性ゥエーハが用いられる場合もある。
[0005] 上記のように貼り合わせゥヱーハを製造する場合、貼り合わせられる 2枚の鏡面ゥヱ ーハの周辺部には厚さが僅かに薄くなつた研磨ダレと呼ばれる部分や面取り部が存 在し、その部分は結合されないか、結合力が弱い未結合部分として残ってしまう。こ のような未結合部分が存在したまま研削等により薄膜ィ匕を行うと、その薄膜ィ匕工程中 に未結合部分の一部が剥がれることになる。従って、薄膜ィ匕されたボンドゥエーハは 、基台となるゥエーハ（ベースウェーノ、）よりも小径となり、また、周辺部には微小な凹 凸が連続的に形成されることになる。
[0006] このような貼り合わせゥ ーハをデバイス工程に投入すると、残留する未結合部分 がデバイス工程で剥離し、パーティクルを発生させ、デバイス歩留りを低下させてしま
[0007] そのため、 KOH、 NaOH等を用いたアルカリエッチングにより、残留する未結合部 分を予め除去する方法が提案されて!ヽる (特開平 10— 209093号公報参照)。アル カリエッチングでは、エッチング液の Siに対するエッチング速度 (R )が大きぐ SiO
Si 2 に対するエッチング速度 (R ) /R
Si02が小さ!、。従って、エッチング速度の選択比 (R
Si
)が大きい。この場合、ボンドゥエーハ側からのエッチングが埋め込み酸ィ匕膜に達
Si02
すると、自然にエッチングがほぼ停止する。従って、エッチングからベースウェーハを 保護する保護膜として埋め込み酸ィ匕膜を利用できるという長所がある。 発明の開示
[0008] ところが、アルカリエッチングにより未結合部のエッチング除去を行うと金属汚染が 発生し、半導体素子の電気的特性の劣化になり得ることが判った。
[0009] 本発明は、このような問題点に鑑みてなされたもので、 Siと SiOに対するエツチン
2
グ速度の選択比 (R /R )が大きぐ金属汚染を起こさず、ボンドウヱーハの外周
Si Si02
部の未結合部をエッチングする貼り合わせゥヱーハの製造方法を提供することを目 的としたものである。
[0010] 本発明は、上記課題を解決するためになされたもので、ベースウェーハとボンドゥエ ーハの少なくとも一方の表面に酸ィ匕膜を形成し、該酸ィ匕膜を介してべ一スウェーハと ボンドゥエ一ハとを密着させ、これに酸化性雰囲気下で熱処理を加えて結合させた 後、前記ボンドゥエーハの外周部を所定厚さまで研削して除去し、その後エッチング により該ボンドゥエーハ外周部の未結合部を除去し、しかる後に前記ボンドゥエーハ を所望厚さまで薄膜ィ匕する貼り合わせゥヱーハの製造方法にぉ 、て、前記エツチン グを 30°C以下の少なくともフッ酸と硝酸と酢酸とを含む混酸を用いて行うことを特徴と する貼り合わせゥ ーハの製造方法を提供する。
[0011] このようにボンドゥエーハの外周部の未結合部を、 30°C以下の上記混酸を用いて エッチングすれば、 Siに対するエッチング速度 (R )が大きぐ SiOに対するエツチン
Si 2
グ速度 (R )が小さ 、。つまり、 Siと SiOに対するエッチング速度の選択比 (R /R )が大きいため、エッチングが埋め込み酸ィ匕膜に達すると自然とエッチング速度が
Si02
落ちる。従って、エッチング力もべ一スウェーハを保護する保護膜として埋め込み酸 化膜を利用することができ、ベースウェーハが損傷する恐れがない。し力も、混酸エツ チングは金属汚染を引き起こすこともな 、。
[0012] この場合、前記エッチングをスピンエッチングにより行うのが好ましい。
[0013] このように前記エッチングをスピンエッチングにより行えば、浸漬による場合と異なり エッチングの化学反応にともなうエッチング液の液温の上昇が少ない。従って、エツ チング液を 30°C以下に制御しやすく小型な冷却手段で良ぐより低コストでエツチン グを行うことができる。
[0014] 以上説明したように、本発明によれば、ボンドゥエーハ外周部の未結合部のエッチ ングにおいて、 30°C以下の少なくともフッ酸と硝酸と酢酸とを含む混酸を用いれば、 金属汚染を引き起こすこともなぐ Siと SiOに対するエッチング速度の選択比 (R /
2 Si
R )を大きくできるため、エッチング力 ベースウェーハを保護する保護膜として埋
Si02
め込み酸ィ匕膜を利用することができ、ベースウェーハが損傷する恐れがない。 図面の簡単な説明
[0015] [図 1]本発明の貼り合わせゥ ーハの製造方法の一例を説明するフロー図である。
[図 2]図 2(a)は混酸の液温度と Siに対するエッチング速度 (R )の関係を示すグラフ
Si
であり、図 2(b)は混酸の液温度と SiOに対するエッチング速度 (R )の関係を示す
2 Si02
グラフである。
[図 3]図 2のデータを元に、混酸の液温度とエッチング速度の選択比 (R /R )の
Si Si02 関係を求めたグラフである。
[図 4]実施例と比較例について金属汚染を評価した結果を示すグラフである。
[図 5]本発明の貼り合わせゥヱーハの製造方法で用いることができる枚葉式のスピン エッチング装置である。
発明を実施するための最良の形態
[0016] 以下、本発明についてより詳細に説明する力 本発明はこれらに限定されるもので はない。 [0017] 従来、ボンドゥエ一ハの未結合部をエッチストップ法によりエッチング除去する場合 、十分なエッチング速度の選択比が必要であることから、混酸によるエッチングは使 えないというのが常識であった。ところが、本発明者らの実験的研究によれば、混酸 の温度を低温に保てば、十分使用可能な選択比を得ることができることを発見し、こ れによりアルカリエッチングの金属汚染の問題も解決できることを見出し、本発明を完 成させた。
[0018] ここで、図 1は本発明の貼り合わせゥエーハの製造方法の一例を説明する概略図 である。
[0019] 図 1においてまず、貼り合わせにより SOIゥエーハを作製するための原料ゥエーハ であるボンドゥエーハ 2及びべ一スウェーハ 3を用意する（図 1 (a) )。ボンドゥエーハ及 びべ一スウェーハは特に限定しないが、たとえばシリコン単結晶ゥエーハを用いること ができる。
[0020] 次に、用意されたシリコン単結晶ゥエーハのうち、ボンドゥエーハ 2に熱処理を施し、 ボンドゥエーハ表面に酸ィ匕膜 4を形成する（図 1 (b) )。この酸ィ匕膜の形成は、ベース ゥエーハ側に行ってもよいし、ボンドゥエーハとべ一スウェーハの両方に行ってもよい
[0021] 次に、この酸ィ匕膜を形成したボンドゥエーハ 2とべ一スウェーハ 3を清浄な雰囲気下 で密着させる（図 1 (c) )。これに酸化性雰囲気下で熱処理を加えて、ボンドウヱーハ 2 とべ一スウェーハ 3を強固に結合させ、貼り合わせゥエーハ 1とする。熱処理条件とし ては、例えば、酸素または水蒸気を含む雰囲気下、 200°C〜1200°Cの温度で行え ば良い（図 1 (d) )。この時、ボンドゥエーハ 2とべ一スウェーハ 3が強固に結合されると ともに、貼り合わせゥエーハ 1の外表面全体にも酸ィ匕膜 (結合酸ィ匕膜) 5が形成される
[0022] こうして結合された貼り合わせゥエーハ 1の外周部約 2mmには、ボンドゥエーハ 2と ベースウェーハ 3の未結合部が存在している。このような未結合部は、デバイスを作 製する SOI層として用いることができない上に、後工程で剥れ落ちて、種々の問題を 弓 Iき起こすため除去する必要がある。
[0023] 未結合部を除去するには、図 1 (e)に示すように、まず未結合部が存在するボンドウ ーハ 2の外周部を所定幅 w、所定厚さ tまで研削して除去する。研削によれば、高 速で除去することができるし、加工精度もよ!/ヽからである。
この場合、所定厚さ tとしては例えば 20〜150ミクロンとすることができる。
[0024] 次に、エッチングを行い、図 1 (f)に示すようなボンドゥエーハ 2の外周部の未結合 部を除去したゥエーハを得る。本発明では、ここで用いるエッチング液としては、 30°C 以下の少なくともフッ酸と硝酸と酢酸とを含む混酸を用いる。たとえば混酸 (フッ酸：硝 酸：酢酸 = 15wt%： 47wt%： 5wt%の水溶液)等を好適に用いることができる。また 、フッ酸、硝酸と酢酸の他にリン酸、硫酸等を含む混酸としてもよい。
[0025] 上記混酸を用いて貼り合わせゥエーハのエッチングを行!、、混酸の液温度とエッチ ング速度との関係を調べた。図 2(a)に混酸の液温度と Siのエッチング速度 (R )の関
Si 係の測定結果を示し、図 2(b)に混酸の液温度と SiOのエッチング速度 (R )の関
2 Si02 係の測定結果を示す。さらに、図 2のデータに基づいて、混酸の液温度とエッチング 速度の選択比 (R /R )の関係を求めて図 3に示した。
Si Si02
[0026] エッチングにおいては、このシリコンと酸ィ匕膜とのエッチング速度の選択比が重要で ある。選択比が十分に大きければ、たとえば図 1(e)でボンドゥエーハ 2側力ものエッチ ングがボンドゥエーハ 2とべ一スウェーハ 3の間の埋め込み酸化膜に達すると、エッチ ング速度が大幅に低下してエッチングの進行が実質上止まる。つまり、酸ィ匕膜がエツ チストップレイヤーとして機能し、エッチング力もべ一スウェーハを保護する。従って、 エッチングが短時間のうちに進行してベースウェーハが損傷するなどの問題が起きな い。
[0027] 図 3に示すように、混酸の選択比は 30°Cより高温になると急激に小さくなることがわ かる。従って、 30°Cより高温でエッチングを行った場合は、酸ィ匕膜がエッチストップレ ィヤーとして機能しな 、ため、エッチングが酸ィ匕膜に達した時点できれいにエッチスト ップできない。従って、エッチングが短時間のうちに進行してベースウェーハが損傷し たり、ベースウェーハにテラスディンプルが生じるといった問題が生じる。
[0028] 逆に、図 3に示すように、エッチング液の液温度が 30°C以下であれば、選択比は十 分に大きいため、酸ィ匕膜がヱツチストップレイヤーとして機能し、ヱツチングが酸ィ匕膜 に達した時点できれいにエッチストップできる。従って、ベースウェーハは酸ィ匕膜によ り保護されてエッチングにより損傷することがないし、テラスディンプルが生じることも ない。
エッチング液の液温度の下限は特に限定されず、エッチングに支障が生じな ヽ温 度であればよい。
[0029] また、本願のように混酸をエッチング液とすれば、金属汚染が発生することがな 、。
従来の NaOHや KOH等をエッチング液として用いたアルカリエッチングでは、金属 汚染が発生して半導体素子の電気的特性の劣化につながることが問題となる。しか し、本願のような混酸エッチングとすれば、金属汚染が発生することもなぐ歩留りの 向上を図ることができる。
[0030] 上記本願の混酸エッチングを行う方法は特に限定されないが、スピンエッチングに より行うのが好ましい。スピンエッチングであれば、浸漬による場合と異なり、エツチン グで起こる化学反応によるエッチング液の液温の上昇が少ない。したがって、エッチ ング液の液温を 30°C以下に保っためには、小型の冷却設備を用意すれば十分であ り、冷却設備に過大な稼動コストも必要としない。それゆえ、設備の小型化'省力化が 可能であり、安価に本願を実施することができる。もちろん、混酸エッチングを浸漬に より行うことちでさる。
[0031] 以下に、スピンエッチングで混酸エッチングを行う場合にっ 、て、一例をあげて説 明する。スピンエッチングを行う装置は特に限定されないが、例えば図 5に示すような 装置を用いることができる。貼り合わせゥエーハ 1をゥエーハ保持手段 10で吸着保持 し、エッチング液 9をノズル 8から供給しつつ、貼り合わせゥエーハ 1を高速で回転さ せてエッチングを行う。このようにゥエーハを回転させてエッチングを行うことで、エツ チング液 9は遠心力でゥヱーハの外方へ飛散し、振り飛ばされたエッチング液 9は、 回収カップ 11を介して回収される。
[0032] 具体的には、スピンエッチング装置でベースウェーハ側を吸着保持した貼り合わせ ゥエーハを 300〜400rpmで回転させ、ボンドゥエーハの上面にノズルから混酸を流 量 3〜4LZ分で、目的とするエッチング取代に応じて 5秒以上にわたって注加するの が好ましい。
[0033] 次に、所定時間エッチングし、未結合部をエッチング除去したら、上記混酸エツチン グを停止するためにリンスを行う。例えば、前記混酸エッチングしたゥエーハを 500〜
700rpmで回転させ、ボンドゥエーハの上面にノズルから純水を流量 1〜2LZ分で 3
0秒〜 40秒にわたって注カ卩するのが好ましい。
[0034] 次に、ゥエーハの乾燥を行う。前記リンスをしたゥエーハを、例えば 1400〜1600rp mで 30〜50秒回転させることでスピン乾燥することができる。スピン乾燥後、スピンェ ツチング装置カもゥエーハを取り外して、エッチング工程を終える。
このようなエッチングにより、テラス部 7が形成される（図 l (f) )。
[0035] 次に、図 1 (g)に示すように、ボンドゥエーハ 2の表面を所望厚さまで薄膜ィ匕して SO
I層 6を形成する。薄膜ィ匕の手段は特に限定されないが、たとえば通常の方法で研削
•研磨により行うことができる。
[0036] 以上のようにして、本発明に係る貼り合わせゥエーハを製造することができる。
[0037] なお、上記方法では、スピンエッチングにより混酸エッチングを行う方法を説明した
1S 本発明はこれに限定されない。たとえば、前述のようにディップ法によりエツチン グ液中にゥエーハを浸漬してエッチングを行ってもょ 、し、混酸を噴霧させる方法等 により行うことも可能である。
[0038] また、上記方法では、ボンドゥエーハ 2に酸ィ匕膜 4を形成して力 ベースウェーハ 3と 密着させたが、ベースウェーハ 3に酸ィ匕膜を形成して密着させてもよいし、両者に酸 化膜を形成して力も密着させる場合もある。また、本発明の方法で用いるベースゥヱ ーハとボンドゥエーハは、シリコン単結晶ゥエーハに限定されない。
[0039] 以下に、本発明の実施例を説明するが、本発明はこれに限定されるものではない。
(実施例、比較例）
まず、直径 200mm、導電型 p型、抵抗率 4〜6 Ω 'cmの鏡面研磨された CZゥエー ハを用意し、それぞれベースウェーハとボンドゥエーハとした。そして、これらのゥエー ハを図 1の（a)〜（c)の工程にしたがい密着させ、 1150°C、酸素雰囲気下で 3時間 の結合熱処理を行って、図 1 (d)のような貼り合わせゥエーハ 1を作製した。
[0040] 次に、図 1 (e)のようにボンドウ ーハ 2の外周部を、研削装置を用いてゥ ーハの 外周方向から、中心に向けて研削した。厚さ tは 50 /z mとした。 [0041] 次に、エッチングによりボンドゥエーハ 2の外周部の未結合部を除去した。
実施例では、エッチング液として混酸（フッ酸：硝酸：酢酸 = 15wt% :47wt%： 5wt %の水溶液)を用い、小型の冷却装置により液温度を 23°C (室温）に保ちながら図 5 に示すスピンエッチング装置によりエッチングを行った。ベースウェーハ側を吸着保 持して 350rpmで回転させ、ボンドゥエーハの上面にノズルから上記混酸を流量 3.5 LZ分で、 86秒（エッチング取代を約 100 mとして）にわたつて注カ卩して混酸エッチ ングを行った。
比較例では、エッチング液として NaOHを用いる以外は、実施例と同条件でアル力 リエッチングを行った。
[0042] 次にエッチングを停止するために、貼り合わせゥエーハを 600rpmで回転させ、ボ ンドゥエーハの上面にノズルから純水を流量 1LZ分で 35秒にわたって注カ卩してリン スした。
[0043] 次に、前記リンスをした貼り合わせゥ ーハを、 1500rpmで 30秒回転させ乾燥を行 い、スピンエッチング工程を終えた。
[0044] 次に、ボンドゥエーハ 2の表面を平面研削装置および片面研磨装置を用いて研肖 IJ ' 研磨して薄膜ィ匕し、 SOI層 6を形成し、図 1 (g)に示すような SOIゥエーハを得た。
[0045] (テラス部顕微鏡観察）
得られた実施例および比較例の SOIゥエーハのテラス部を光学顕微鏡で観察し、 ディンプルの発生の有無を検査した。その結果、いずれのゥエーノ、にもほとんどディ ンプルは観察されず、本発明の方法により、アルカリエッチと同様にエッチストップが 出来ており、十分な選択比で未結合部のエッチング除去ができることが判った。
[0046] (金属汚染評価）
上記実施例および比較例で得た貼り合わせゥエーハにつ 、て、原子吸光法により 金属汚染の評価を行った。得られた結果を図 4に示す。図 4から明らかなように、アル カリエッチングを行った比較例では金属汚染が生じているのに比べて、本発明による 混酸エッチングを行った実施例では金属による汚染がほとんどな 、か、力なり少な ヽ ことがわ力ゝる。 尚、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示 であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成 を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範 囲に包含される。

Claims

請求の範囲
[1] ベースウェーハとボンドゥエーハの少なくとも一方の表面に酸ィ匕膜を形成し、該酸 化膜を介してべ一スウェーハとボンドゥエ一ハとを密着させ、これに酸化性雰囲気下 で熱処理を加えて結合させた後、前記ボンドゥエーハの外周部を所定厚さまで研削 して除去し、その後エッチングにより該ボンドゥエーハ外周部の未結合部を除去し、し 力る後に前記ボンドゥエーハを所望厚さまで薄膜ィ匕する貼り合わせゥエーハの製造 方法において、前記エッチングを 30°C以下の少なくともフッ酸と硝酸と酢酸とを含む 混酸を用いて行うことを特徴とする貼り合わせゥヱーハの製造方法。
[2] 前記エッチングをスピンエッチングにより行うことを特徴とする請求項 1に記載の貼り 合わせゥエーハの製造方法。
PCT/JP2006/309892 2005-06-01 2006-05-18 貼り合わせウェーハの製造方法 WO2006129484A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP06746580.7A EP1887612B1 (en) 2005-06-01 2006-05-18 Process for manufacture of bonded wafer
US11/921,081 US9093498B2 (en) 2005-06-01 2006-05-18 Method for manufacturing bonded wafer
CN2006800182338A CN101185154B (zh) 2005-06-01 2006-05-18 贴合晶片的制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005-161025 2005-06-01
JP2005161025A JP5122731B2 (ja) 2005-06-01 2005-06-01 貼り合わせウェーハの製造方法

Publications (1)

Publication Number Publication Date
WO2006129484A1 true WO2006129484A1 (ja) 2006-12-07

Family

ID=37481414

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/309892 WO2006129484A1 (ja) 2005-06-01 2006-05-18 貼り合わせウェーハの製造方法

Country Status (5)

Country Link
US (1) US9093498B2 (ja)
EP (1) EP1887612B1 (ja)
JP (1) JP5122731B2 (ja)
CN (1) CN101185154B (ja)
WO (1) WO2006129484A1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009071128A (ja) * 2007-09-14 2009-04-02 Naoetsu Electronics Co Ltd 半導体接合ウエーハの製造方法
FR2935536B1 (fr) * 2008-09-02 2010-09-24 Soitec Silicon On Insulator Procede de detourage progressif
FR2935535B1 (fr) * 2008-09-02 2010-12-10 S O I Tec Silicon On Insulator Tech Procede de detourage mixte.
EP2200077B1 (en) * 2008-12-22 2012-12-05 Soitec Method for bonding two substrates
JP2010177541A (ja) * 2009-01-30 2010-08-12 Pre-Tech At:Kk Ｓｉウェーハの加工ダメージ除去方法
WO2010150671A1 (en) * 2009-06-24 2010-12-29 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate and method for manufacturing soi substrate
US8318588B2 (en) * 2009-08-25 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
KR101731809B1 (ko) * 2009-10-09 2017-05-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판의 재생 방법, 재생된 반도체 기판의 제조 방법, 및 ｓｏｉ 기판의 제조 방법
FR2957189B1 (fr) * 2010-03-02 2012-04-27 Soitec Silicon On Insulator Procede de realisation d'une structure multicouche avec detourage post meulage.
FR2961630B1 (fr) 2010-06-22 2013-03-29 Soitec Silicon On Insulator Technologies Appareil de fabrication de dispositifs semi-conducteurs
US20120028439A1 (en) * 2010-07-30 2012-02-02 Memc Electronic Materials, Inc. Semiconductor And Solar Wafers And Method For Processing Same
US8310031B2 (en) 2010-07-30 2012-11-13 Memc Electronic Materials, Inc. Semiconductor and solar wafers
US8338266B2 (en) 2010-08-11 2012-12-25 Soitec Method for molecular adhesion bonding at low pressure
FR2964193A1 (fr) 2010-08-24 2012-03-02 Soitec Silicon On Insulator Procede de mesure d'une energie d'adhesion, et substrats associes
US9123529B2 (en) 2011-06-21 2015-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
JP7037459B2 (ja) 2018-09-10 2022-03-16 キオクシア株式会社 半導体製造装置および半導体装置の製造方法
CN112271219A (zh) * 2020-10-28 2021-01-26 浙江正邦电子股份有限公司 一种功率二极管芯片台面造型方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0661461A (ja) * 1992-08-05 1994-03-04 Mitsubishi Materials Corp 張り合わせｓｏｉウェーハの製法
JPH08107091A (ja) * 1994-09-30 1996-04-23 Kyushu Komatsu Denshi Kk Ｓｏｉ基板の製法
JPH10209093A (ja) 1997-01-17 1998-08-07 Shin Etsu Handotai Co Ltd 貼り合わせ基板の作製方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2927011A (en) * 1956-07-26 1960-03-01 Texas Instruments Inc Etching of semiconductor materials
JP2762230B2 (ja) * 1994-03-25 1998-06-04 信越半導体株式会社 シリコンウエーハの保管方法
US5843322A (en) * 1996-12-23 1998-12-01 Memc Electronic Materials, Inc. Process for etching N, P, N+ and P+ type slugs and wafers
JPH10223497A (ja) * 1997-01-31 1998-08-21 Shin Etsu Handotai Co Ltd 貼り合わせ基板の作製方法
JPH1167742A (ja) * 1997-08-25 1999-03-09 Sumitomo Metal Ind Ltd 半導体基板用エッチング液およびエッチング方法
US6265328B1 (en) * 1998-01-30 2001-07-24 Silicon Genesis Corporation Wafer edge engineering method and device
JP3635200B2 (ja) 1998-06-04 2005-04-06 信越半導体株式会社 Ｓｏｉウェーハの製造方法
US6232228B1 (en) * 1998-06-25 2001-05-15 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor devices, etching composition for manufacturing semiconductor devices, and semiconductor devices made using the method
JP2000077381A (ja) * 1998-09-02 2000-03-14 Toshiba Corp エッチング方法、エッチング装置、及び分析方法
TW380284B (en) * 1998-09-09 2000-01-21 Promos Technologies Inc Method for improving etching uniformity during a wet etching process
JP2000164586A (ja) * 1998-11-24 2000-06-16 Daikin Ind Ltd エッチング液
SG92720A1 (en) * 1999-07-14 2002-11-19 Nisso Engineering Co Ltd Method and apparatus for etching silicon
JP2001053257A (ja) * 1999-08-10 2001-02-23 Sony Corp 張り合わせｓｏｉ基板の作製方法
EP1490191B1 (en) * 2002-03-11 2012-07-04 Beaver-Visitec International (US), Inc. Method for the manufacture of surgical blades
JP3802507B2 (ja) * 2002-05-20 2006-07-26 株式会社ルネサステクノロジ 半導体装置の製造方法
KR100620849B1 (ko) * 2004-03-23 2006-09-13 엘지전자 주식회사 유기 전계 발광 소자 및 그 제조방법
US7162112B2 (en) * 2004-11-23 2007-01-09 Xerox Corporation Microfabrication process for control of waveguide gap size
US8476165B2 (en) * 2009-04-01 2013-07-02 Tokyo Electron Limited Method for thinning a bonding wafer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0661461A (ja) * 1992-08-05 1994-03-04 Mitsubishi Materials Corp 張り合わせｓｏｉウェーハの製法
JPH08107091A (ja) * 1994-09-30 1996-04-23 Kyushu Komatsu Denshi Kk Ｓｏｉ基板の製法
JPH10209093A (ja) 1997-01-17 1998-08-07 Shin Etsu Handotai Co Ltd 貼り合わせ基板の作製方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
SCHWARTZ B. ET AL.: "Chemical Etching of Silicon", JOURNAL OF THE ELECTROCHEMICAL SOCIETY, vol. 108, no. 4, 1961, pages 365 - 372, XP003001618 *
See also references of EP1887612A4 *

Also Published As

Publication number Publication date
EP1887612A4 (en) 2010-11-17
US9093498B2 (en) 2015-07-28
US20090111245A1 (en) 2009-04-30
JP2006339330A (ja) 2006-12-14
CN101185154A (zh) 2008-05-21
EP1887612A1 (en) 2008-02-13
EP1887612B1 (en) 2020-01-08
JP5122731B2 (ja) 2013-01-16
CN101185154B (zh) 2010-05-19

Similar Documents

Publication Publication Date Title
WO2006129484A1 (ja) 貼り合わせウェーハの製造方法
KR101151458B1 (ko) 접합 웨이퍼의 제조방법 및 접합 웨이퍼
US7727860B2 (en) Method for manufacturing bonded wafer and outer-peripheral grinding machine of bonded wafer
JP3635200B2 (ja) Ｓｏｉウェーハの製造方法
JP4398934B2 (ja) Ｓｏｉウエーハの製造方法
JP2004311526A (ja) 半導体基板およびその製造方法
JPH10209093A (ja) 貼り合わせ基板の作製方法
JPH10223497A (ja) 貼り合わせ基板の作製方法
KR20010101155A (ko) 접합웨이퍼의 제조방법 및 접합웨이퍼
JP2662495B2 (ja) 接着半導体基板の製造方法
JP3632531B2 (ja) 半導体基板の製造方法
JP3352902B2 (ja) 貼り合わせ基板の作製方法
JPH07235651A (ja) 半導体基板およびその作製方法
JP2004056046A (ja) Ｓｏｉ基板の加工方法
JP3945130B2 (ja) 張り合わせ誘電体分離ウェーハの製造方法
JPH11260774A (ja) 張り合わせ基板の製造方法
JPH02185032A (ja) エッチング方法及びエッチング装置
JP3962972B2 (ja) 張り合わせ基板の製造方法
JP2005347301A (ja) 基板の作製方法
JPH1126337A (ja) 貼り合わせ基板の作製方法
JP2001127274A (ja) 張り合わせｓｏｉウェーハの製造方法
JP2002043257A (ja) ワークの研磨方法
JP3951568B2 (ja) 張り合わせ誘電体分離ウェーハの製造方法
CN110600363A (zh) 去除氧化硅的方法及半导体器件的制造方法
KR20050020743A (ko) Ｓｏｉ 기판의 가공방법

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200680018233.8

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 11921081

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2006746580

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE

WWP Wipo information: published in national office

Ref document number: 2006746580

Country of ref document: EP