JP2006339330A - 貼り合わせウェーハの製造方法 - Google Patents
貼り合わせウェーハの製造方法 Download PDFInfo
- Publication number
- JP2006339330A JP2006339330A JP2005161025A JP2005161025A JP2006339330A JP 2006339330 A JP2006339330 A JP 2006339330A JP 2005161025 A JP2005161025 A JP 2005161025A JP 2005161025 A JP2005161025 A JP 2005161025A JP 2006339330 A JP2006339330 A JP 2006339330A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- etching
- bond
- bond wafer
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Weting (AREA)
Abstract
【解決手段】ベースウェーハとボンドウェーハの少なくとも一方の表面に酸化膜を形成し、該酸化膜を介してベースウェーハとボンドウェーハとを密着させ、これに酸化性雰囲気下で熱処理を加えて結合させた後、前記ボンドウェーハの外周部を所定厚さまで研削して除去し、その後エッチングにより該ボンドウェーハ外周部の未結合部を除去し、しかる後に前記ボンドウェーハを所望厚さまで薄膜化する貼り合わせウェーハの製造方法において、前記エッチングを30℃以下の少なくともフッ酸と硝酸と酢酸とを含む混酸を用いて行うことを特徴とする貼り合わせウェーハの製造方法。
【選択図】図1
Description
この場合、所定厚さtとしては例えば20〜150ミクロンとすることができる。
このようなエッチングにより、テラス部7が形成される(図1(f))。
(実施例、比較例)
まず、直径200mm、導電型p型、抵抗率4〜6Ω・cm の鏡面研磨されたCZウェーハを用意し、それぞれベースウェーハとボンドウェーハとした。そして、これらのウェーハを図1の(a)〜(c)の工程にしたがい密着させ、1150℃、酸素雰囲気下で3時間の結合熱処理を行って、図1(d)のような貼り合わせウェーハ1を作製した。
実施例では、エッチング液として混酸(フッ酸:硝酸:酢酸=15wt%:47wt%:5wt%の水溶液)を用い、小型の冷却装置により液温度を23℃(室温)に保ちながら図5に示すスピンエッチング装置によりエッチングを行った。ベースウェーハ側を吸着保持して350rpmで回転させ、ボンドウェーハの上面にノズルから上記混酸を流量3.5L/分で、16秒(エッチング取代を約100μmとして)にわたって注加して混酸エッチングを行った。
比較例では、エッチング液としてNaOHを用いる以外は、実施例と同条件でアルカリエッチングを行った。
得られた実施例および比較例のSOIウェーハのテラス部を光学顕微鏡で観察し、ディンプルの発生の有無を検査した。その結果、いずれのウェーハにもほとんどディンプルは観察されず、本発明の方法により、アルカリエッチと同様にエッチストップが出来ており、十分な選択比で未結合部のエッチング除去ができることが判った。
上記実施例および比較例で得た貼り合わせウェーハについて、原子吸光法により金属汚染の評価を行った。得られた結果を図4に示す。図4から明らかなように、アルカリエッチングを行った比較例では金属汚染が生じているのに比べて、本発明による混酸エッチングを行った実施例では金属による汚染がほとんどないか、かなり少ないことがわかる。
4…酸化膜(埋め込み酸化膜)、 5…酸化膜(結合酸化膜)、 6…SOI層、
7…テラス部、 8…ノズル、 9…エッチング液、 10…ウェーハ保持手段、
11…エッチング液回収カップ。
Claims (2)
- ベースウェーハとボンドウェーハの少なくとも一方の表面に酸化膜を形成し、該酸化膜を介してベースウェーハとボンドウェーハとを密着させ、これに酸化性雰囲気下で熱処理を加えて結合させた後、前記ボンドウェーハの外周部を所定厚さまで研削して除去し、その後エッチングにより該ボンドウェーハ外周部の未結合部を除去し、しかる後に前記ボンドウェーハを所望厚さまで薄膜化する貼り合わせウェーハの製造方法において、前記エッチングを30℃以下の少なくともフッ酸と硝酸と酢酸とを含む混酸を用いて行うことを特徴とする貼り合わせウェーハの製造方法。
- 前記エッチングをスピンエッチングにより行うことを特徴とする請求項1に記載の貼り合わせウェーハの製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005161025A JP5122731B2 (ja) | 2005-06-01 | 2005-06-01 | 貼り合わせウェーハの製造方法 |
PCT/JP2006/309892 WO2006129484A1 (ja) | 2005-06-01 | 2006-05-18 | 貼り合わせウェーハの製造方法 |
CN2006800182338A CN101185154B (zh) | 2005-06-01 | 2006-05-18 | 贴合晶片的制造方法 |
US11/921,081 US9093498B2 (en) | 2005-06-01 | 2006-05-18 | Method for manufacturing bonded wafer |
EP06746580.7A EP1887612B1 (en) | 2005-06-01 | 2006-05-18 | Process for manufacture of bonded wafer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005161025A JP5122731B2 (ja) | 2005-06-01 | 2005-06-01 | 貼り合わせウェーハの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006339330A true JP2006339330A (ja) | 2006-12-14 |
JP5122731B2 JP5122731B2 (ja) | 2013-01-16 |
Family
ID=37481414
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005161025A Active JP5122731B2 (ja) | 2005-06-01 | 2005-06-01 | 貼り合わせウェーハの製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9093498B2 (ja) |
EP (1) | EP1887612B1 (ja) |
JP (1) | JP5122731B2 (ja) |
CN (1) | CN101185154B (ja) |
WO (1) | WO2006129484A1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009071128A (ja) * | 2007-09-14 | 2009-04-02 | Naoetsu Electronics Co Ltd | 半導体接合ウエーハの製造方法 |
JP2010177541A (ja) * | 2009-01-30 | 2010-08-12 | Pre-Tech At:Kk | Siウェーハの加工ダメージ除去方法 |
US11276586B2 (en) | 2018-09-10 | 2022-03-15 | Kioxia Corporation | Semiconductor manufacturing apparatus and method for manufacturing semiconductor device |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2935536B1 (fr) * | 2008-09-02 | 2010-09-24 | Soitec Silicon On Insulator | Procede de detourage progressif |
FR2935535B1 (fr) * | 2008-09-02 | 2010-12-10 | S O I Tec Silicon On Insulator Tech | Procede de detourage mixte. |
EP2200077B1 (en) * | 2008-12-22 | 2012-12-05 | Soitec | Method for bonding two substrates |
KR20120032487A (ko) * | 2009-06-24 | 2012-04-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 기판의 재생 처리 및 soi 기판의 제작 방법 |
US8318588B2 (en) * | 2009-08-25 | 2012-11-27 | Semiconductor Energy Laboratory Co., Ltd. | Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate |
SG178179A1 (en) * | 2009-10-09 | 2012-03-29 | Semiconductor Energy Lab | Reprocessing method of semiconductor substrate, manufacturing method of reprocessed semiconductor substrate, and manufacturing method of soi substrate |
FR2957189B1 (fr) * | 2010-03-02 | 2012-04-27 | Soitec Silicon On Insulator | Procede de realisation d'une structure multicouche avec detourage post meulage. |
FR2961630B1 (fr) | 2010-06-22 | 2013-03-29 | Soitec Silicon On Insulator Technologies | Appareil de fabrication de dispositifs semi-conducteurs |
US20120028439A1 (en) * | 2010-07-30 | 2012-02-02 | Memc Electronic Materials, Inc. | Semiconductor And Solar Wafers And Method For Processing Same |
US8310031B2 (en) * | 2010-07-30 | 2012-11-13 | Memc Electronic Materials, Inc. | Semiconductor and solar wafers |
US8338266B2 (en) | 2010-08-11 | 2012-12-25 | Soitec | Method for molecular adhesion bonding at low pressure |
FR2964193A1 (fr) | 2010-08-24 | 2012-03-02 | Soitec Silicon On Insulator | Procede de mesure d'une energie d'adhesion, et substrats associes |
US9123529B2 (en) | 2011-06-21 | 2015-09-01 | Semiconductor Energy Laboratory Co., Ltd. | Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate |
CN112271219A (zh) * | 2020-10-28 | 2021-01-26 | 浙江正邦电子股份有限公司 | 一种功率二极管芯片台面造型方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0661461A (ja) * | 1992-08-05 | 1994-03-04 | Mitsubishi Materials Corp | 張り合わせsoiウェーハの製法 |
JPH08107091A (ja) * | 1994-09-30 | 1996-04-23 | Kyushu Komatsu Denshi Kk | Soi基板の製法 |
JPH10209093A (ja) * | 1997-01-17 | 1998-08-07 | Shin Etsu Handotai Co Ltd | 貼り合わせ基板の作製方法 |
JPH1167742A (ja) * | 1997-08-25 | 1999-03-09 | Sumitomo Metal Ind Ltd | 半導体基板用エッチング液およびエッチング方法 |
JP2000077381A (ja) * | 1998-09-02 | 2000-03-14 | Toshiba Corp | エッチング方法、エッチング装置、及び分析方法 |
JP2001053257A (ja) * | 1999-08-10 | 2001-02-23 | Sony Corp | 張り合わせsoi基板の作製方法 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2927011A (en) * | 1956-07-26 | 1960-03-01 | Texas Instruments Inc | Etching of semiconductor materials |
JP2762230B2 (ja) * | 1994-03-25 | 1998-06-04 | 信越半導体株式会社 | シリコンウエーハの保管方法 |
US5843322A (en) * | 1996-12-23 | 1998-12-01 | Memc Electronic Materials, Inc. | Process for etching N, P, N+ and P+ type slugs and wafers |
JPH10223497A (ja) | 1997-01-31 | 1998-08-21 | Shin Etsu Handotai Co Ltd | 貼り合わせ基板の作製方法 |
US6265328B1 (en) * | 1998-01-30 | 2001-07-24 | Silicon Genesis Corporation | Wafer edge engineering method and device |
JP3635200B2 (ja) | 1998-06-04 | 2005-04-06 | 信越半導体株式会社 | Soiウェーハの製造方法 |
US6232228B1 (en) * | 1998-06-25 | 2001-05-15 | Samsung Electronics Co., Ltd. | Method of manufacturing semiconductor devices, etching composition for manufacturing semiconductor devices, and semiconductor devices made using the method |
TW380284B (en) * | 1998-09-09 | 2000-01-21 | Promos Technologies Inc | Method for improving etching uniformity during a wet etching process |
JP2000164586A (ja) * | 1998-11-24 | 2000-06-16 | Daikin Ind Ltd | エッチング液 |
SG92720A1 (en) | 1999-07-14 | 2002-11-19 | Nisso Engineering Co Ltd | Method and apparatus for etching silicon |
EP1490191B1 (en) * | 2002-03-11 | 2012-07-04 | Beaver-Visitec International (US), Inc. | Method for the manufacture of surgical blades |
JP3802507B2 (ja) * | 2002-05-20 | 2006-07-26 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
KR100620849B1 (ko) * | 2004-03-23 | 2006-09-13 | 엘지전자 주식회사 | 유기 전계 발광 소자 및 그 제조방법 |
US7162112B2 (en) * | 2004-11-23 | 2007-01-09 | Xerox Corporation | Microfabrication process for control of waveguide gap size |
US8476165B2 (en) * | 2009-04-01 | 2013-07-02 | Tokyo Electron Limited | Method for thinning a bonding wafer |
-
2005
- 2005-06-01 JP JP2005161025A patent/JP5122731B2/ja active Active
-
2006
- 2006-05-18 WO PCT/JP2006/309892 patent/WO2006129484A1/ja active Application Filing
- 2006-05-18 US US11/921,081 patent/US9093498B2/en active Active
- 2006-05-18 CN CN2006800182338A patent/CN101185154B/zh active Active
- 2006-05-18 EP EP06746580.7A patent/EP1887612B1/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0661461A (ja) * | 1992-08-05 | 1994-03-04 | Mitsubishi Materials Corp | 張り合わせsoiウェーハの製法 |
JPH08107091A (ja) * | 1994-09-30 | 1996-04-23 | Kyushu Komatsu Denshi Kk | Soi基板の製法 |
JPH10209093A (ja) * | 1997-01-17 | 1998-08-07 | Shin Etsu Handotai Co Ltd | 貼り合わせ基板の作製方法 |
JPH1167742A (ja) * | 1997-08-25 | 1999-03-09 | Sumitomo Metal Ind Ltd | 半導体基板用エッチング液およびエッチング方法 |
JP2000077381A (ja) * | 1998-09-02 | 2000-03-14 | Toshiba Corp | エッチング方法、エッチング装置、及び分析方法 |
JP2001053257A (ja) * | 1999-08-10 | 2001-02-23 | Sony Corp | 張り合わせsoi基板の作製方法 |
Non-Patent Citations (1)
Title |
---|
JPN6011035491; B. Schwartz, et al.: '"Chemical Etching of Silicon"' JOURNAL OF THE ELECTROCHEMICAL SOCIETY Vol. 108, No. 4, 1961, pp. 365-372 * |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009071128A (ja) * | 2007-09-14 | 2009-04-02 | Naoetsu Electronics Co Ltd | 半導体接合ウエーハの製造方法 |
JP2010177541A (ja) * | 2009-01-30 | 2010-08-12 | Pre-Tech At:Kk | Siウェーハの加工ダメージ除去方法 |
US11276586B2 (en) | 2018-09-10 | 2022-03-15 | Kioxia Corporation | Semiconductor manufacturing apparatus and method for manufacturing semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
US9093498B2 (en) | 2015-07-28 |
CN101185154A (zh) | 2008-05-21 |
JP5122731B2 (ja) | 2013-01-16 |
CN101185154B (zh) | 2010-05-19 |
EP1887612B1 (en) | 2020-01-08 |
EP1887612A1 (en) | 2008-02-13 |
US20090111245A1 (en) | 2009-04-30 |
EP1887612A4 (en) | 2010-11-17 |
WO2006129484A1 (ja) | 2006-12-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5122731B2 (ja) | 貼り合わせウェーハの製造方法 | |
KR101151458B1 (ko) | 접합 웨이퍼의 제조방법 및 접합 웨이퍼 | |
US7727860B2 (en) | Method for manufacturing bonded wafer and outer-peripheral grinding machine of bonded wafer | |
JP3635200B2 (ja) | Soiウェーハの製造方法 | |
JP4398934B2 (ja) | Soiウエーハの製造方法 | |
US8505197B2 (en) | Methods of fabricating multilayer substrates | |
JP5244650B2 (ja) | Soiウェーハの製造方法 | |
JPH10209093A (ja) | 貼り合わせ基板の作製方法 | |
KR100733112B1 (ko) | 접합웨이퍼의 제조방법 | |
JP2007214256A (ja) | Soiウェーハ | |
JPH10223497A (ja) | 貼り合わせ基板の作製方法 | |
JP2662495B2 (ja) | 接着半導体基板の製造方法 | |
JP3632531B2 (ja) | 半導体基板の製造方法 | |
JP3352902B2 (ja) | 貼り合わせ基板の作製方法 | |
JPH09260620A (ja) | 結合ウエーハの製造方法およびこの方法で製造される結合ウエーハ | |
JPH07235651A (ja) | 半導体基板およびその作製方法 | |
JP2007214255A (ja) | 貼り合わせsoiウェーハの製造方法 | |
TW201401369A (zh) | Soi晶圓的製造方法 | |
JPH11260774A (ja) | 張り合わせ基板の製造方法 | |
JP3945130B2 (ja) | 張り合わせ誘電体分離ウェーハの製造方法 | |
JP3962972B2 (ja) | 張り合わせ基板の製造方法 | |
JP4440810B2 (ja) | 貼り合わせウエーハの製造方法 | |
CN110600363A (zh) | 去除氧化硅的方法及半导体器件的制造方法 | |
JPH08153863A (ja) | Soi積層半導体基板の製造方法 | |
WO2003007382A1 (fr) | Procede de fabrication d'un substrat a semi-conducteur et substrat a semi-conducteur ainsi obtenu |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070814 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110712 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110808 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120306 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120423 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121002 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121025 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151102 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5122731 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |