WO2006057422A1 - 半導体積層基板、その製造方法及び発光素子 - Google Patents

半導体積層基板、その製造方法及び発光素子 Download PDF

Info

Publication number
WO2006057422A1
WO2006057422A1 PCT/JP2005/021936 JP2005021936W WO2006057422A1 WO 2006057422 A1 WO2006057422 A1 WO 2006057422A1 JP 2005021936 W JP2005021936 W JP 2005021936W WO 2006057422 A1 WO2006057422 A1 WO 2006057422A1
Authority
WO
WIPO (PCT)
Prior art keywords
inorganic particles
semiconductor
semiconductor layer
multilayer substrate
semiconductor multilayer
Prior art date
Application number
PCT/JP2005/021936
Other languages
English (en)
French (fr)
Inventor
Kazumasa Ueda
Naohiro Nishikawa
Original Assignee
Sumitomo Chemical Company, Limited
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Company, Limited filed Critical Sumitomo Chemical Company, Limited
Priority to US11/667,978 priority Critical patent/US20080087881A1/en
Priority to DE112005002854T priority patent/DE112005002854T5/de
Priority to CN2005800396474A priority patent/CN101061571B/zh
Publication of WO2006057422A1 publication Critical patent/WO2006057422A1/ja
Priority to GB0708426A priority patent/GB2434035A/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H01L21/205—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/854—Arrangements for extracting light from the devices comprising scattering means

Definitions

  • the present invention relates to a semiconductor laminated substrate used as a semiconductor light emitting device exhibiting high luminance, a manufacturing method thereof, and a light emitting device.
  • Semiconductor multilayer substrates are used as semiconductor light-emitting elements such as nitride semiconductor light-emitting elements, high-molecular LEDs, and low-molecular organic LEDs, which are parts of various display devices.
  • a nitride semiconductor having a nitride semiconductor layer represented by the formula I n x Ga y A l z N (0 ⁇ x ⁇ l, 0 ⁇ y ⁇ 1> 0 ⁇ z ⁇ 1 x + y + z l)
  • Multilayer substrates are used as semiconductor light-emitting elements such as ultraviolet, blue, and green light-emitting diode elements, or ultraviolet, blue, and green laser diode elements, and these semiconductor light-emitting elements improve the performance of display devices. From the viewpoint, high brightness is required. Disclosure of the invention
  • An object of the present invention is to provide a semiconductor laminated substrate used as a light emitting device exhibiting high luminance.
  • the present invention provides a semiconductor multilayer substrate including a semiconductor layer containing inorganic particles other than metal nitride.
  • the present invention also provides a method for producing a semiconductor multilayer substrate, comprising the following steps (a) and (b): To do.
  • this invention provides the light emitting element containing the said semiconductor laminated substrate.
  • FIG. 1 is a process schematic diagram illustrating a method for manufacturing a nitride semiconductor multilayer substrate.
  • FIG. 2 shows a semiconductor multilayer substrate including a low-temperature buffer layer and a facet forming layer.
  • Fig. 3 is an electron micrograph of a cross section of the semiconductor laminated substrate.
  • Figure 4 shows the relationship between the A 1 composition of the low-temperature buffer layer and the half-width of the peak on the (3 0 2) plane in the X-ray diffraction rocking curve measurement.
  • the semiconductor laminated substrate of the present invention includes a semiconductor layer, and usually includes a substrate and a semiconductor layer.
  • the semiconductor layer is, for example, a metal nitride, a high molecular organic compound, or a low molecular organic compound.
  • the semiconductor layer is a metal nitride
  • the semiconductor multilayer substrate is used as a nitride semiconductor light emitting device.
  • the semiconductor layer is a high molecular organic compound or a low molecular organic compound
  • the semiconductor multilayer substrate is used as a high molecular organic LED or a low molecular organic LED, respectively.
  • the composition of the semiconductor layer may be obtained by cutting the semiconductor multilayer element and analyzing the cross section by SEM-EDX.
  • Semiconductor layers are, for example, nitride semiconductors such as n-type conductive layers (n-type contact layers, n-type cladding layers, etc.), light-emitting layers, p-type conductive layers (P-type contact layers, p-type cladding layers, etc.) It may contain layers necessary for the operation of the light-emitting elements.
  • the semiconductor layer may be, for example, a single layer or multiple layers (thick film layer, superlattice thin film layer, etc.), or a nofer layer to make a layer necessary for the operation of the nitride semiconductor light emitting device a high quality crystal. May be included.
  • the semiconductor layer includes inorganic particles other than metal nitride.
  • This semiconductor layer may exist between the light emitting layer and the substrate, or may exist on the side facing the light emitting layer with respect to the substrate.
  • This semiconductor layer is preferably present between the light emitting layer and the substrate, more preferably present between the light emitting layer and the substrate, and more preferably in contact with the substrate.
  • the semiconductor layer preferably has a half-value width FWHM of a diffraction peak of (302) plane by X-ray diffraction rocking curve measurement of 650 arcsec or less.
  • Inorganic particles include, for example, oxides, nitrides, carbides, borides, sulfides, selenides, and metals. These contents are usually 50% by weight or more, preferably 90% or more, and more preferably 95% or more with respect to the inorganic particles.
  • the composition of the inorganic particles in the semiconductor layer may be obtained by cutting the semiconductor multilayer element and analyzing the cross section by SEM-EDX.
  • Examples of the oxide include silica, alumina, zirconia, titania, ceria, zinc oxide, tin oxide, and yttrium aluminum garnet (YAG).
  • Examples of the nitride include silicon nitride and boron nitride.
  • carbide examples include silicon carbide (S i C), boron carbide, diamond, graphite, and fullerenes.
  • Boride is, for example, zirconium boride (Z rB 2 ) or chromium boride (C rB 2 ).
  • sulfides are zinc sulfide, cadmium sulfide, calcium sulfide, and strontium sulfide.
  • selenides examples include zinc selenide and cadmium selenide.
  • Oxides, nitrides, carbides, borides, sulfides, and selenides may be partially substituted with other elements.
  • cerium or europium is used as an activator.
  • Metals include silicon (S i), nickel (N i), tungsten (W), tantalum (Ta), chromium (C r), titanium (T i), magnesium (Mg), calcium (Ca), Aluminum (A1), gold (Au), silver (Ag), zinc (Zn) can be mentioned.
  • Inorganic particles may be used alone or in combination. Examples of combinations include inorganic particles having oxides on nitride particles.
  • the inorganic particles are preferably oxides, more preferably silica.
  • the inorganic particles preferably include a mask material in the growth of the semiconductor layer, and more preferably have a mask material on the surface thereof.
  • the mask material preferably covers 30% or more of the surface of the inorganic particles, and more preferably covers 50% or more.
  • Mask materials include, for example, silica, zirconium, titania, silicon nitride, boron nitride, tungsten (W), molybdenum (Mo), chromium (C r), cobalt (Co), silicon (S i), aluminum (A u) ), Zirconium (Zr), tantalum (Ta), titanium (Ti), niobium (Nb), nickel (Ni), platinum (Pt), vanadium (V), hafnium (Hf), palladium ( Pd), preferably silica. These may be used alone or in combination.
  • the composition of the inorganic particle mask material may be determined by cutting the semiconductor multilayer element and analyzing the cross section of the inorganic particles by SEM-EDX.
  • Inorganic particles are spherical in shape (for example, those having a circular or elliptical cross section), plate-like (for example, those having an aspect ratio LZT of length L to thickness T of 1.5 to 100), needles (For example, the ratio LW of width W to length L is 1.5 to 100) or irregular (including particles of various shapes and irregular in shape as a whole). And preferably spherical.
  • the inorganic particles have an average particle size of usually 5 nm or more, preferably 10 nm or more, more preferably 0.1 m or more, and usually 50 m or less, preferably 10 m or less, more preferably 1 m or less.
  • a semiconductor layer multilayer substrate serving as a light emitting device exhibiting high luminance can be obtained.
  • the shape and average particle size of the inorganic particles are spherical in shape (for example, those having a circular or elliptical cross section), plate-like (for example, those having an aspect ratio LZT of length L to thickness
  • the inorganic particles have an emission wavelength of a light emitting element including a semiconductor layer laminated substrate of ⁇ (nm).
  • a semiconductor layer laminated substrate of ⁇ (nm).
  • the average particle diameter of the inorganic particles is usually 0.01 or more, preferably 0.02 or more, more preferably 0.2 or more, and usually 100 or less, preferably 30. Below, more preferably 3.0 or less.
  • the semiconductor layer is a nitride
  • the semiconductor laminated substrate is as described in JP-A-6-260682, JP-A-7-15041, JP-A-9-64419, JP-A-9-36430.
  • the inorganic particles are in any of the above layers It may be included but is preferably present on the substrate.
  • the substrate for example, sapphire, and S i C, S i, MgA 1 2 ⁇ 4, L i T A_ ⁇ 3, Z rB 2, C r B 2, grown gallium nitride, and a nitride semiconductor thereon It is a complex.
  • the composite includes, for example, a substrate and a low temperature buffer layer thereon.
  • the low temperature buffer layer is, for example, the formula: A l [A is usually 0 or more and 1 or less, preferably 0.5 or less. ] It is represented by.
  • the composite may include an InGaAl 1 N layer on the low temperature buffer layer.
  • the semiconductor multilayer substrate including a substrate, such as a nitride Gariumu, inorganic particles are arranged on a substrate Therefore, the bonding area between the substrate and the semiconductor layer is small, and inorganic particles are arranged. Compared to a semiconductor laminated substrate that is not, the substrate is easier to peel from the semiconductor layer. The peeling is performed using, for example, a laser or an ultrasonic wave. When peeling the substrate, a conductive substrate or a high thermal conductivity substrate may be bonded to the semiconductor layer before peeling. Further, the semiconductor multilayer substrate may be used after being cut into an appropriate size in order to function as a light emitting element. I: Light emitting element]
  • the light emitting device of the present invention includes the above-mentioned semiconductor laminated substrate and an electrode.
  • the electrode supplies current to the light emitting layer, and is, for example, a metal such as Au, Pt, or Pd, or ITO.
  • the semiconductor layer is a metal nitride, such as an n-type conductive layer (n-type contact layer, n-type clad layer, etc.), a light-emitting layer, a p-type conductive layer (p-type contact layer, p-type clad layer, etc.)
  • it includes layers necessary for the operation of the nitride semiconductor light emitting device.
  • the light emitting device further includes a single layer or a multilayer (a thick film layer, a superlattice thin film layer, etc.) or a buffer layer for making a layer necessary for the operation of the nitride semiconductor light emitting device a high-quality crystal. But you can.
  • a light emitting element whose semiconductor layer is a metal nitride may be manufactured by the method described in Appl. Phys. Lett. Vol. 60, p.
  • the semiconductor layer is used as either an electron transport layer or a hole transport layer.
  • the light emitting element includes a semiconductor laminated substrate, an electrode, and a light emitting layer.
  • the light emitting element includes a substrate, an anode, a hole transport layer, a light emitting layer, an electron transport layer, and a cathode in this order, and further includes an electrode.
  • the substrate is usually glass.
  • the anode is, for example, ITO.
  • the hole transport layer is
  • Polyvinylcarbazol or a derivative thereof polysilane or a derivative thereof, a polysiloxane derivative having an aromatic amine compound group in a side chain or a main chain, a polyaniline or a derivative thereof, or a polythiophene or a derivative thereof.
  • poly (p-phenylenevinylene), polyfluorene Jpn. J. App 1. Phys. Vol.30, L194K 1999
  • polyparaphenylene diene derivatives Advanced Mater. Vol. 4, p.36).
  • 1992 triplet light-emitting complexes with iridium as the central metal I r (p py) 3
  • the electron transport layer is an oxadiazole derivative, anthraquinodimethane or a derivative thereof, benzoquinone or a derivative thereof, or the like.
  • the cathode is preferably made of a material having a low work function, such as lithium, sodium, potassium, rubidium, cesium, beryllium, magnesium, calcium, strontium, barium, and aluminum. Any electrode may be used as long as it supplies current to the light emitting layer.
  • a light emitting element in which the semiconductor layer is a high molecular organic compound may be manufactured by the method described in, for example, ature Vol.347, p.539, 1990.
  • the method for producing a semiconductor laminated substrate of the present invention includes a step (a) of arranging inorganic particles excluding metal nitride on a substrate.
  • the substrate is sapphire, S i C, Si, MgA 1 2 0 4 , L i Ta 0 3 , Z r B 2 , C r B 2 , gallium nitride, and a composite on which a nitride semiconductor is grown It is.
  • the composite is, for example, a low temperature buffer layer grown on a substrate.
  • the low temperature buffer layer may be grown in a temperature range of 400 to 700 ° C, for example. When growing a low temperature buffer layer, there may be one or more low temperature buffer layers.
  • the composite may be one obtained by growing an InGaAIN layer on a low-temperature buffer layer.
  • Inorganic particles include, for example, oxides, nitrides, carbides, borides, sulfides, selenides, and metals. These contents are usually 50% by weight or more, preferably 90% or more, and more preferably 95% or more with respect to the inorganic particles.
  • the composition of the inorganic particles may be obtained by chemical analysis, emission analysis, or the like.
  • Examples of the oxide include silica, alumina, zirconia, titania, ceria, zinc oxide, tin oxide, and yttrium aluminum garnet (YAG).
  • Examples of the nitride include silicon nitride and boron nitride.
  • carbide examples include silicon carbide (S i C), boron carbide, diamond, graphite, and fullerenes.
  • Boride is, for example, zirconium boride (Z rB 2 ) or chromium boride (C rB 2 ).
  • sulfides are zinc sulfide, cadmium sulfide, calcium sulfide, and strontium sulfide.
  • selenides examples include zinc selenide and cadmium selenide.
  • Oxides, nitrides, carbides, borides, sulfides, and selenides may be partially substituted with other elements.
  • cerium or europium is used as an activator.
  • Metals include silicon (S i), nickel (N i), tungsten (W), tantalum (Ta), chromium (C r), titanium (T i), magnesium (Mg), calcium (Ca), Aluminum (A1), gold (Au), silver (Ag), zinc (Zn) can be mentioned.
  • the inorganic particles may be a material that becomes the oxide, nitride, carbide, boride, sulfide, selenide, or metal when heat-treated, for example, silicone.
  • Silicone is a polymer having a structure with S i—O 1 S i inorganic bond as the main skeleton and an organic substituent in S i, and when heated to about 500, it becomes silica.
  • Inorganic particles may be used alone or in combination. Examples of combinations include inorganic particles having oxides on nitride particles.
  • the inorganic particles are preferably oxides, and more preferably silica.
  • the inorganic particles preferably include a mask material for the growth of the semiconductor layer, and more preferably have a mask material on the surface thereof.
  • the mask material preferably covers 30% or more of the surface of the inorganic particles, and more preferably covers 50% or more.
  • Mask materials include, for example, silica, zirconium, titania, silicon nitride, boron nitride, tungsten (W), molybdenum (Mo), chromium (C r), cobalt (Co), silicon (S i), aluminum (A u) ), Zirconium (Zr), Tantalum (Ta), Titanium (Ti), Niobium (Nb), Nickel (N, Platinum (Pt), Vanadium (V), Eightfunum (Hf), Palladium (Pd) These may be used alone or in combination Inorganic particles having a mask material on the surface may, for example, be coated with a mask material on the particle surface by vapor deposition or sputtering, It may be prepared by hydrolyzing the compound on the surface, etc.
  • the inorganic particles are spherical in shape (for example, those having a circular or elliptical cross section), plate-like (aspect ratio of length L and thickness T LZT) But 1. One that is between 5 and 100.), needle-like (for example For example, the ratio LZW of width W to length L is 1.5-100. ) Or irregular shape (including particles of various shapes and irregular shapes as a whole), preferably spherical. Therefore, the inorganic particles are more preferably spherical silica. As the spherical silica, it is recommended to use colloidal silica from the viewpoint that it is easy to obtain monodisperse and relatively uniform particle size.
  • Colloidal silica is a colloidal dispersion of silica particles in a solvent (water, etc.), a method of ion-exchange of sodium silicate, and hydrolyzing organosilicon compounds such as tetraethylorthosilicate (TEOS). Obtained by the method.
  • the inorganic particles have an average particle size of usually 5 nm or more, preferably 10 nm or more, more preferably 0.1 / zm or more, and usually 50 m or less, preferably 10 m or less, more preferably 1 m or less. It is. When inorganic particles having an average particle diameter in the above range are included, a semiconductor layer laminated substrate that becomes a light-emitting element exhibiting high luminance can be obtained.
  • the inorganic particles have a d / ⁇ of usually 0.01 or more, preferably ⁇ (nm) as the emission wavelength of the light emitting element including the semiconductor layer laminated substrate, and d (nm) as the average particle diameter of the inorganic particles. Is 0.02 or more, more preferably 0.2 or more, and usually 100 or less, preferably 30 or less, more preferably 3.0 or less.
  • the average particle diameter is a volume average particle diameter measured by a centrifugal sedimentation method.
  • the average particle diameter may be measured by a measurement method other than the centrifuge method, for example, dynamic light scattering method, Coulter counter method, laser diffraction method, or electron microscope. Thus, it may be converted into a volume average particle diameter measured by the centrifugal sedimentation method.
  • the average particle size of standard particles is obtained by centrifugal sedimentation and other particle size measurement methods, and these correlation coefficients are calculated.
  • the correlation coefficient is preferably obtained by calculating a correlation coefficient for a volume average particle diameter measured by a centrifugal sedimentation method for a plurality of standard particles having different particle diameters and creating a calibration curve.
  • the volume average particle diameter can be obtained from the average particle diameter obtained by a measurement method other than the centrifugal sedimentation method.
  • the inorganic particles may be disposed by, for example, a method of immersing the substrate in a slurry containing inorganic particles and a medium, or a method of drying after applying or spraying the slurry onto the substrate.
  • the medium is water, methanol, ethanol, isopropanol, n-butanol, ethylene glycol, dimethylacetamide, methyl ethyl ketone, methyl isobutyl ketone, or the like, preferably water.
  • the application is preferably performed by spin coating. According to this method, the arrangement density of the inorganic particles can be made uniform. Drying may be performed using a spinner.
  • the coverage of the inorganic particles on the substrate is determined by the number of particles P in the measurement field (area S) when the surface of the substrate on which the inorganic particles are arranged is observed from above with a scanning electron microscope (SEM), and the average particle diameter d From the following equation,
  • the coverage of the inorganic particles on the substrate is usually 0.1% or more, preferably 5% or more, more preferably 30% or more, usually 90% or less, preferably 80% or less, more preferably 80%. It is as follows.
  • the inorganic particles may be arranged in two or more layers on the substrate, but it is preferable that the inorganic particles are arranged in one layer, for example, 90% or more of the inorganic particles are arranged in one layer.
  • the semiconductor layer grows epitaxially and planarization proceeds.
  • Figure 1 (a) shows a cross-sectional view of the structure in which inorganic particles are arranged on the substrate.
  • the production method of the present invention further includes a step (b) of growing a semiconductor layer on the one obtained in the step (a).
  • the semiconductor layer may be one layer or two or more layers. Further, the semiconductor layer may be either one that forms a facet structure or one that does not form a semiconductor layer. However, when the coverage of inorganic particles is high, it is preferable to form a facet structure. The semiconductor layer forming the facet structure is flat.
  • the preferred composition of the group 3-5 nitride semiconductor layer depends on the particle size and arrangement state of the inorganic particles, but when the coverage of the inorganic particles is high, Usually, a high A 1 composition is preferred. However, if the buried layer is a G a N layer or an A 1 G a N layer having a lower A 1 composition than the A 1 composition of the facet structure, the A 1 composition of the Group 3-5 nitride semiconductor layer If it is too high, the lattice mismatch between the buried layer and the facet structure increases, which may cause cracks and dislocations in the substrate.
  • the A 1 composition of the facet structure may be adjusted according to the particle size and arrangement state of the inorganic particles from the viewpoint of obtaining a crystal having excellent crystal quality without cracks. For example, the coverage of the inorganic particles is 50. If it is% or more, it is preferable to grow the facet structure represented by the formula: A l ⁇ l] It is more preferable to grow a facet structure represented by [0.0 l ⁇ d ⁇ 0.5] (A 1 N mixed crystal ratio is 1.0% or more and 50% or less).
  • the facet growth temperature is usually 70 or more, preferably 75 0 or more, and is usually 100 or less, preferably 9 50 or less.
  • the growth temperature of the facet structure is preferably between the growth temperature of the low temperature buffer layer and the growth temperature of the buried layer.
  • the facet layer may be one layer or two or more layers.
  • FIG. 2 shows an example of a semiconductor laminated substrate including a low-temperature buffer layer, which includes a substrate 21, a low-temperature buffer layer 2 2, a facet structure 2 4, a semiconductor layer 2 5, and inorganic particles 2 3 on the substrate 2 1
  • the semiconductor laminated substrate which exists in is shown.
  • the crystal nuclei of the semiconductor layer are A semiconductor layer that is easily formed and has a high crystal quality (for example, a semiconductor layer having a half-value width FWHM of a diffraction peak of (302) plane in X-ray diffraction rocking force probe measurement of 650 arcsec or less, preferably 550 arcsec or less). grow up.
  • the low temperature buffer layer is, for example, the formula: A l a N [a is usually 0 or more and 1 or less, preferably 0.5 or less. ] It is represented by.
  • the X-ray diffraction rocking curve measurement method is a method for evaluating the crystal orientation of a film.
  • the X-ray incident angle and detection angle are set so that a specific crystal plane of the sample satisfies the diffraction condition, and the sample is in that state.
  • the angle dependence of the diffracted light intensity when the angle is changed is measured, and the variation in crystal orientation is evaluated from the extent of the spread.
  • the degree of variation in crystal orientation is expressed by the half width of the X-ray diffraction rocking curve peak.
  • hexagonal columnar crystals are generally easily formed, and the inclination of the crystal is determined by diffraction measurements of crystal planes parallel to the C-plane such as the (002) plane and (004) plane. You should evaluate. Further, the crystal twist in the C plane may be evaluated from the diffraction measurement of the crystal plane inclined from the C plane. For example, diffraction peaks of the (102) plane, (302) plane, etc. may be used.
  • the growth may be performed by an epitaxial growth method such as MOVPE, molecular beam epitaxy (MBE), hydride vapor phase epitaxy (HVPE).
  • the following Group 3 source and Group 5 source can be introduced into the reactor using a carrier gas.
  • Group 3 raw materials are, for example,
  • TMG Trimethylgallium
  • TEG Triethyl gallium [(C 2 H 5 ) 3 Ga, hereinafter referred to as TEG. ] Formulas like: RIR 2 3.
  • TMA Trimethylaluminum
  • Triethylaluminum (C 2 H 5 ) 3 A and TEA ]
  • TM I Trimethylindium
  • R, R 2 and R 3 each represent a lower alkyl group.
  • alkyl groups substituted with a halogen atom from a trialkyl chloride such as jetyl indium chloride [(C 2 H 5 ) 2 I nC 1]; a formula such as indium chloride [I nC l]:
  • [X is a halogen atom] and the like.
  • TMG is preferred as the gallium source
  • TMA as the aluminum source
  • TMI as the indium source
  • Examples of the Group 5 raw material include ammonia, hydrazine, methyl hydrazine, 1,1 dimethyl hydrazine, 1,2-dimethyl hydrazine, t-butylamine, and ethylenedamine. These may be used alone or in combination. Group 5 raw material Among them, ammonia and hydrazine are preferable, and ammonia is more preferable.
  • Examples of the growth atmosphere gas and the raw material carrier gas include nitrogen, hydrogen, argon, helium, preferably hydrogen and helium. These may be used alone or in combination.
  • the reaction furnace includes, for example, a reaction furnace, a supply line for supplying raw materials from a storage container to the reaction furnace, and a susceptor.
  • the susceptor is a device that heats the substrate and is placed in the reactor.
  • the susceptor usually has a structure that is rotated by power to grow the semiconductor layer uniformly.
  • the susceptor has a heating device such as an infrared lamp inside.
  • the raw material supplied to the reactor through the supply line is thermally decomposed on the substrate by the heating device, and a semiconductor layer is vapor-phase grown on the substrate.
  • unreacted raw materials are usually discharged from the reaction furnace to the outside through an exhaust line and sent to an exhaust gas treatment device.
  • the following group 3 source and group 5 source may be introduced by the above-described reactor using a carrier gas.
  • the Group 3 raw material is, for example, gallium chloride gas generated by reacting gallium metal and hydrogen chloride gas at high temperature, or indium chloride gas generated by reacting indium metal and hydrogen chloride gas at high temperature.
  • the Group 5 raw material is, for example, ammonia.
  • the carrier gas is, for example, nitrogen, hydrogen, argon, helium, preferably hydrogen or helium. These may be used alone or in combination.
  • the semiconductor layer is formed. The length may be determined by introducing the following Group 3 raw material and Group 5 raw material into the reactor using a carrier gas.
  • the Group 3 material is, for example, a metal such as gallium, aluminum, or indium.
  • the Group 5 raw material is, for example, nitrogen or ammonia gas.
  • the carrier gas is, for example, nitrogen, hydrogen, argon, helium, preferably hydrogen or helium. These may be used alone or in combination.
  • the steps (a) and (b) may be repeated, and the steps (a), (b) and (c) may be repeated. By repeating the process, a semiconductor laminated substrate used as a light emitting element exhibiting higher luminance can be obtained.
  • step (b) the semiconductor layer usually starts growing in a region where inorganic particles do not exist (see reference numeral 13 in FIG. 1 (a)), and then a facet structure is formed (see FIG. 1). 1 (see b))
  • the production method of the present invention preferably further includes a step (c) of growing a semiconductor layer and planarizing the surface after the step (b).
  • step (c) for example, by promoting lateral growth, the facet structure of the substrate obtained by growing the semiconductor layer while embedding the facet structure is buried and planarized (Fig. 1 (c)). See) When the semiconductor layer is grown in this way, the dislocations reaching the facet are bent laterally, and the inorganic particles are buried in the semiconductor layer. As a result, crystal defects in the semiconductor layer are reduced.
  • a method including a step of arranging inorganic particles on the substrate and a step of forming a semiconductor layer thereon
  • an anode for example, an ITO layer having a thickness of 100 to 200 nm
  • a substrate for example, a glass substrate
  • inorganic particles are contained on the anode by a spin coat.
  • Poly (ethylene dioxythiophene) Z polystyrene sulfonic acid solution (trade name “Bay tr on” manufactured by Bayer) was applied and dried to form a hole transport layer (eg, about 50 nm thick)
  • a polymer phosphor solution with a mouthpiece is applied by spin coating, and dried at about 80 under reduced pressure to form a light emitting layer (for example, about 70 nm thick).
  • Example 1 Poly (ethylene dioxythiophene) Z polystyrene sulfonic acid solution (trade name “Bay tr on” manufactured by Bayer) was applied and dried to form a hole transport layer (eg, about 50 nm thick)
  • Example 1 The present invention will be described with reference to examples, but the present invention is not limited thereto.
  • Example 1 The present invention will be described with reference to examples, but the present invention is not limited thereto.
  • the substrate sapphire with mirror-polished C surface was used.
  • Colloidal silica manufactured by Fuso Chemical Industry Co., Ltd., PL-20 (trade name), average particle size 37 Onm, particle concentration 24% by weight
  • the substrate was set on a spinner, and colloidal silica diluted to 10% by weight was applied thereon and spin-coated. When observed with SEM, the coverage of the substrate surface with colloidal silica particles was 39%.
  • a nitride semiconductor layer was epitaxially grown, and colloidal silica particles were embedded in the nitride semiconductor layer.
  • Epitaxial growth was performed by atmospheric pressure MOVPE. 1 atm, susceptor temperature is 485, carrier gas is hydrogen, carrier gas, By supplying ammonia and TMG, a GaN low temperature buffer layer having a thickness of about 500 A was grown. Next, the susceptor temperature was set to 900, and carrier gas, ammonia, and TMG were supplied to form an undoped GaN layer for forming facets.
  • the furnace pressure is lowered to 14 atmospheres at a susceptor temperature of 1040, carrier gas, ammonia and TMG are supplied to form an undoped GaN layer with a thickness of about 5, and colloidal silica particles are layered in the GaN crystal.
  • the nitride semiconductor multilayer substrate contained in the was obtained.
  • Figure 3 shows an electron micrograph of the cross section of the nitride semiconductor multilayer substrate. In addition, when the cross-sectional transmission electron microscope of the nitride semiconductor multilayer substrate was observed, the dislocations were bent.
  • the half-value width of the (302) plane diffraction peak was 494 arcsec, and the half-width of the (004) plane diffraction peak was 215 arcsec.
  • An n-type semiconductor layer, an InGaN light emitting layer (MQW structure), and a P-type semiconductor layer are grown in this order on the nitride semiconductor multilayer substrate, etched to expose the n-type contact layer, and an electrode is formed.
  • the blue LED had a light output of 8.5 mW at a current of 20 mA.
  • colloidal silica manufactured by Nippon Shokubai Co., Ltd.
  • the blue LED had a light output of 9.9 mW at a current of 20 mA.
  • Example 4
  • Example 1 except that colloidal silica (manufactured by Nissan Chemical Industries, MP-1040 (trade name), average particle diameter of 100 nm, particle concentration of 40% by weight diluted to 10% by weight) was used as the inorganic particles. The same operation as in [Disposition of inorganic particles] was performed. The coverage of the substrate surface with colloidal silica particles was 55%.
  • colloidal silica manufactured by Nissan Chemical Industries, MP-1040 (trade name), average particle diameter of 100 nm, particle concentration of 40% by weight diluted to 10% by weight
  • Example 1 [Semiconductors, except that the facet is formed with a two-layer structure of an AND A 1 GaN layer (A 1 N composition 1.7%) and 90 O: an AND G a N layer at 800
  • Example 5
  • colloidal silica manufactured by Nissan Chemical Industries, Ltd., MP-2040 (trade name), average particle size 200 nm, particle concentration 40% by weight diluted to 10% by weight
  • colloidal silica manufactured by Nissan Chemical Industries, Ltd., MP-2040 (trade name), average particle size 200 nm, particle concentration 40% by weight diluted to 20% by weight
  • the coverage of the substrate surface with colloidal silica particles was 76%.
  • the blue LED had a light output of 2.7 times higher than that without silica, when the current was 20 mA.
  • colloidal silica manufactured by Nissan Chemical Industries, MP-3040 (trade name), average particle size 300 nm, particle concentration 40% by weight diluted to 20% by weight) use. ) was used, and the same operation as [Inorganic particle arrangement] in Example 1 was carried out. The coverage of the substrate surface with colloidal silica particles was 37%.
  • the blue LED had a light output of 3.5 times that at 20 mA energization compared to that without silica.
  • colloidal silica manufactured by Nissan Chemical Industries, Ltd., MP-3040 (trade name), average particle size 300 nm, particle concentration 40% by weight diluted to 30% by weight
  • the same operation as in [Inorganic particle arrangement] in Example 1 was performed.
  • the coverage of the substrate surface with colloidal silica particles was 71%.
  • Example 2 Other than using colloidal silica (manufactured by Nissan Chemical Industries, Ltd., MP-4540 (trade name), average particle size 450 nm, particle concentration 40% by weight diluted to 20% by weight) as inorganic particles, The same operation as in [Inorganic particle arrangement] in Example 1 was performed. The coverage of the substrate surface with the closed force particles was 30%.
  • colloidal silica manufactured by Nissan Chemical Industries, Ltd., MP-4540 (trade name), average particle size 450 nm, particle concentration 40% by weight diluted to 20% by weight
  • the blue LED has a light output at 20 mA that is energized compared to that without silica.
  • Example 10 was 3.0 times.
  • Example 2 Other than using colloidal silica (manufactured by Nissan Chemical Industries, Ltd., MP-4540 (trade name), average particle size 450 nm, particle concentration 40% by weight diluted to 30% by weight) as inorganic particles, The same operation as in [Inorganic particle arrangement] in Example 1 was performed. The coverage of the substrate surface with the closed force particles was 48%.
  • colloidal silica manufactured by Nissan Chemical Industries, Ltd., MP-4540 (trade name), average particle size 450 nm, particle concentration 40% by weight diluted to 30% by weight
  • Example 1 [Inorganic particle arrangement] except that colloidal silica (manufactured by Nissan Chemical Industries, Ltd., MP-4540 (trade name), average particle size 450 nm, particle concentration 40% by weight) was used as the inorganic particles. The same operation was performed. The coverage of the substrate surface with colloidal silica particles was 48%.
  • colloidal silica manufactured by Nissan Chemical Industries, Ltd., MP-4540 (trade name), average particle size 450 nm, particle concentration 40% by weight
  • the blue LED had a light output of 3.0 times that at 20 mA energization compared to that without silica.
  • colloidal silica manufactured by Nippon Shokubai Co., Ltd., Seahoster KE-W50 (trade name), average particle size 550 nm, particle concentration 20% by weight diluted to 10% by weight use.
  • the blue LED had a light output at a current of 20 mA that was 2.4 times higher than that without silica.
  • Example 2 Same as [Inorganic particle arrangement] in Example 1 except that colloidal silica (manufactured by Nippon Shokubai Co., Ltd., Seahoster KE-W50 (trade name), average particle size 550 nm, particle concentration 20% by weight) was used as the inorganic particles. The operation was performed. The coverage of the substrate surface with colloidal silica particles was 60%.
  • colloidal silica manufactured by Nippon Shokubai Co., Ltd., Seahoster KE-W50 (trade name), average particle size 550 nm, particle concentration 20% by weight
  • Example 4 the same operation as in [Growth of semiconductor layer and production of light emitting device] in Example 4 was performed to obtain a blue LED (dZA l. 3).
  • the blue LED had a light output at current of 20 mA that was 2.2 times higher than that without silica. Comparative Example 1
  • a blue LED was obtained by carrying out the same operations as [Inorganic particle arrangement], [Semiconductor layer growth] and [Light emitting device production] in Example 1 except that inorganic particles were not used.
  • the blue LED had a light output of 5. OmW at a current of 20 mA. Comparative Example 2
  • colloidal silica manufactured by Nippon Shokubai Co., Ltd., Shifos Yuichi KE-W50 (trade name), average particle size 550 nm, particle concentration 20% by weight diluted to 10% by weight
  • And growth at a susceptor temperature of 485 t
  • the same operations as [Inorganic particle arrangement] and [Semiconductor layer growth] in Example 1 were performed except that the low temperature buffer layer was not grown.
  • the surface of the obtained semiconductor laminated substrate had large irregularities and was not a mirror surface.
  • Test example 2 The surface of the obtained semiconductor laminated substrate had large irregularities and was not a mirror surface.
  • colloidal silica manufactured by Nippon Shokubai Co., Ltd., Shiho Hoster KE-W50 (trade name), average particle size 550 nm, particle concentration 20% by weight diluted to 10% by weight use.
  • a susceptor temperature of 90 Ot : was growing at a susceptor temperature of 90 Ot :
  • an ampere to form a facet G a N layer was not grown [Inorganic particle arrangement] of Example 1, The same operation as in [Growth of semiconductor layer] was performed.
  • the surface of the obtained semiconductor laminated substrate had large irregularities and was not a mirror surface.
  • Test example 3 The surface of the obtained semiconductor laminated substrate had large irregularities and was not a mirror surface.
  • colloidal silica manufactured by Nippon Shokubai Co., Ltd., Shihosta KE-W50 (trade name), average particle size 550 nm, particle concentration 20% by weight diluted to 10% by weight
  • the low-temperature buffer layer to be grown is a 10. 3 Ga 0 7 N
  • a nitride semiconductor multilayer substrate was obtained.
  • the half-width of the X-ray diffraction opening was 194 arcsec for the (004) plane and 470 arcsec for the (30 2) plane.
  • Figure 4 shows the relationship between the A 1 composition of the low-temperature buffer layer and the full width at half maximum of the (302) plane peak.
  • Low temperature buffer layer A 10 4 Ga 0 the temperature of the susceptor evening is grown at 485. 6 N der than Rukoto by performing the same operation as in Test Example 3 to obtain a nitride semiconductor substrate.
  • the X-ray diffraction rocking curve half-width was 199 arcsec for the (004) plane and 447 arcs for the (302) plane. The results are shown in Fig. 4.
  • Test Example 5
  • Test Example 6 The same operation as in Test Example 3 was performed to obtain a nitride semiconductor substrate. Its X-ray diffraction locking curve half-width is (283) arcsec with respect to (004) plane (302) It was 5 9 6 arcsec with respect to the surface. The results are shown in Fig. 4. Test Example 6
  • a nitride semiconductor substrate was obtained by performing the same operation as in Test Example 3 except that the low-temperature buffer layer grown at a susceptor temperature of 4 8 5 was not grown. The crystal surface was uneven and a mirror surface could not be obtained.
  • the present invention provides a semiconductor multilayer substrate used as a semiconductor light emitting device exhibiting high luminance. Moreover, this invention provides the manufacturing method of a semiconductor laminated substrate. Furthermore, the present invention provides a light emitting device including a semiconductor multilayer substrate.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Laminated Bodies (AREA)

Abstract

本発明は半導体積層基板、その製造方法及び発光素子を提供する。金属窒化物を除く無機粒子（シリカ、アルミナ、ジルコニア、チタニア、セリア、マグネシア、酸化亜鉛、酸化スズ、イットリウムアルミニウムガーネット等）を含む半導体層を含む半導体積層基板。半導体積層基板の製造方法は次の工程(a)及び(b)を含む。(a)　基板上に、金属窒化物を除く無機粒子を配置する工程、(b)　半導体層を成長させる工程。発光素子は前記の半導体積層基板を含む。

Description

明細書 半導体積層基板、 その製造方法及び発光素子 技術分野
本発明は、 高い輝度を示す半導体発光素子として使用される半導体積層基板、 その製造方法及び発光素子に関する。 背景技術
半導体積層基板は、 各種表示装置の部品である、 窒化物半導体発光素子、 高分 子 L E D、 低分子有機 L E Dのような半導体発光素子として用いられている。 例えば、 式 I nx Gay A l z N (0≤x≤l、 0≤y≤ 1 > 0≤z≤ 1 x + y+z = l) で示される窒化物半導体層を有する窒化物半導体積層基板が、 紫 外、 青色、 緑色の発光ダイオード素子、 又は紫外、 青色、 緑色のレーザダイォー ド素子のような半導体発光素子として用いられており、 これらの半導体発光素子 は、 表示装置の性能向上の観点から、 高い輝度が求められている。 発明の開示
本発明の目的は、 高い輝度を示す発光素子として用いられる半導体積層基板を 提供することにある。
本発明者らは、 半導体積層基板について鋭意検討した結果、 本発明を完成させ るに至った。
すなわち本発明は、 金属窒化物以外の無機粒子を含む半導体層を含む半導体積 層基板を提供する。
また、 本発明は、 次の工程（a)及び (b)を含む半導体積層基板の製造方法を提供 する。
(a) 基板上に、 金属窒化物を除く無機粒子を配置する工程、
(b) 半導体層を成長させる工程。
さらに、 本発明は、 前記の半導体積層基板を含む発光素子を提供する。 図面の簡単な説明
図 1は、 窒化物半導体積層基板の製造方法を説明する工程概略図である。 図 2は、 低温バッファ層及びファセット形成層を含む半導体積層基板を示す。 図 3は、 半導体積層基板の断面の電子顕微鏡写真である。
図 4は、 低温バッファ層の A 1組成と X線回折ロッキングカーブ測定における ( 3 0 2 ) 面のピークの半値幅の関係を示す。
符号の説明
1 1 基板
1 2 無機粒子
1 3 窒化物半導体を成長させる成長領域
1 4 窒化物半導体のファセット構造
1 5 ェピタキシャル成長した窒化物半導体層
2 1 基板
2 2 低温バッファ層
2 3 無機粒子
2 4 ファセット構造
2 5 半導体層 発明を実施するための形態 本発明の半導体積層基板は、 半導体層を含み、 通常、 基板、 半導体層を含む
[半導体層]
半導体層は、 例えば、 金属窒化物、 高分子有機化合物、 低分子有機化合物であ る。 半導体層が金属窒化物であるとき、 半導体積層基板は、 窒化物半導体発光素 子として使用される。 また、 半導体層が高分子有機化合物、 低分子有機化合物で あるとき、 半導体積層基板は、 それぞれ、 高分子有機 LED、 低分子有機 LED として使用される。 半導体層の組成は、 半導体積層素子を切断し、 断面を SEM —EDXにより分析することにより求めればよい。
半導体層は、 好ましくは金属窒化物であり、 例えば、 I nxGayA 1ZN (0≤ x≤ 1 , 0≤y≤ 1 , 0≤ z≤ 1 , x + y + z = 1) である。 半導体層は、 例え ば、 n型伝導層 （n型コンタクト層、 n型クラッド層等） 、 発光層、 p型伝導層 (P型コンタクト層、 p型クラッド層等） のような、 窒化物半導体発光素子の動 作に必要な層を含んでもよ-い。
また、 半導体層は、 例えば、 窒化物半導体発光素子の動作に必要な層を高品質 の結晶にするための、 単層あるいは多層 （厚膜層、 超格子薄膜層等） 、 又は、 ノ ッファ層を含んでもよい。
半導体層は、 金属窒化物以外の無機粒子を含む。 この半導体層は、 発光層と基 板の間に存在してもよく、 また基板に対して発光層と対向する側に存在していて もよい。 この半導体層は発光層と基板の間に存在することが好ましく、 発光層と 基板の間に存在し、 かつ基板に接することがさらに好ましい。
また、 半導体層は、 X線回折ロッキングカーブ測定による （302) 面の回折 ピークの半値幅 FWHMが 650 a r c s e c以下であることが好ましい。 [無機粒子] 無機粒子は、 例えば、 酸化物、 窒化物、 炭化物、 硼化物、 硫化物、 セレン化物 及び金属を含む。 これらの含有量は、 無機粒子に対して、 通常 50重量％以上、 好ましくは 90%以上、 より好ましくは 95%以上である。 半導体層中の無機粒 子の組成は、 半導体積層素子を切断し、 断面を SEM— EDXにより分析するこ とにより求められばよい。
酸化物は、 例えば、 シリカ、 アルミナ、 ジルコニァ、 チタニア、 セリア、 酸化 亜鉛、 酸化スズ及びイットリウムアルミニウムガーネット （YAG) である。 窒化物としては、 例えば、 窒化珪素、 窒化硼素である。
炭化物は、 例えば、 炭化珪素 （S i C) 、 炭化硼素、 ダイヤモンド、 グラファ ィト、 フラーレン類である。
硼化物は、 例えば、 硼化ジルコニウム （Z rB2) 、 硼化クロム （C rB2) で ある。
硫化物は、 例えば硫化亜鉛、 硫化カドミウム、 硫化カルシウム、 硫化ストロン チウムである。
セレン化物は、 例えば，セレン化亜鉛、 セレン化カドミウムである。
酸化物、 窒化物、 炭化物、 硼化物、 硫化物、 セレン化物は、 それに含まれる元素 が他元素で部分的に置換されていてもよく、 これらの例として、 付活剤としてセ リゥムゃユーロピウムを含む、 珪酸塩やアルミン酸塩の蛍光体が挙げられる。 金属としては、 珪素 （S i) 、 ニッケル （N i) 、 タングステン （W) 、 タン タル （Ta) 、 クロム （C r) 、 チタン （T i) 、 マグネシウム （Mg) 、 カル シゥム （Ca) 、 アルミニウム （A 1) 、 金 （Au) 、 銀 （Ag) 、 亜鉛 （Zn ) が挙げられる。
無機粒子は、 単独で用いてもよく、 これらを組合せて用いてもよい。 組合せの 例としては、 窒化物の粒子上に酸化物を有する無機粒子が挙げられる。
これらの中でも、 無機粒子は好ましくは酸化物であり、 より好ましくはシリカ である 無機粒子は、 半導体層の成長におけるマスク材料を含むことが好ましく、 その 表面にマスク材料を有することがさらに好ましい。 無機粒子の表面にマスク材料 が存在する場合、 マスク材料は、 無機粒子の表面の 30%以上覆うことが好まし く、 50%以上を覆うことがより好ましい。 マスク材料は、 例えば、 シリカ、 ジ ルコニァ、 チタニア、 窒化珪素、 窒化硼素、 タングステン (W) 、 モリブデン ( Mo) 、 クロム （C r) 、 コバルト （Co) 、 珪素 （S i ) 、 アルミニウム （A u) 、 ジルコニウム （Z r) 、 タンタル （Ta) 、 チタン （T i) 、 ニオブ （N b) 、 ニッケル （N i) 、 白金 （P t) 、 バナジウム （V) 、 ハフニウム （H f ) 、 パラジウム （Pd) であり、 好ましくはシリカである。 これらは単独、 又は 組合せて用いてもよい。 無機粒子のマスク材料の組成は、 半導体積層素子を切断 し、 無機粒子について、 断面を SEM— EDXにより分析することに求めればよ い。
無機粒子は、 形状が球状 （例えば、 断面が円、 楕円であるもの） 、 板状 （例え ば、 長さ Lと厚さ Tのアスペクト比 LZTが 1. 5〜 100であるもの。 ） 、 針 状 （例えば、 幅 Wと長さ Lの比 L Wが 1. 5〜100であるもの。 ） 又は不定 形 （様々な形状の粒子を含み、 全体として形状が不揃いのもの。 ） であってもよ く、 好ましくは球状である。 また、 無機粒子は、 平均粒径が通常 5 nm以上、 好 ましくは 10 nm以上、 さらに好ましくは 0. 1 m以上であり、 また通常 50 m以下、 好ましくは 10 m以下、 さらに好ましくは 1 m以下である。 平均 粒径が前記範囲である無機粒子を含むと、 高輝度を示す発光素子となる半導体層 積層基板が得られる。 無機粒子の形状及び平均粒径は、 半導体積層素子を切断し
、 無機粒子について、 断面の電子顕微鏡写真から求めればよい。
また無機粒子は、 半導体層積層基板を含む発光素子の発光波長を λ (nm) と し、 無機粒子の平均粒径を d (nm) としたとき、 が通常 0. 01以上、 好ましくは 0. 02以上、 より好ましくは 0. 2以上であり、 また通常 100以 下、 好ましくは 30以下、 より好ましくは 3. 0以下である。 半導体層が窒化物の場合、 例えば、 半導体積層基板が、 特開平 6— 26068 2号公報、 特開平 7— 15041号公報、 特開平 9— 64419号公報、 特開平 9— 36430号公報記載のように、 基板、 バッファ層 （GaN、 A 1 N等） 、 n型伝導層 （n— GaN、 n— A l GaNのような、 n型コンタクト層、 n型ク ラッド層） 、 発光層 （I nGaN、 GaN等） 、 p型伝導層 （p— GaN、 p— A l GaNのような、 p型コンタクト層、 p型クラッド層） が、 この順で有する とき、 無機粒子は、 上記いずれの層に含まれてもよいが、 基板の上に存在するこ とが好ましい。
[基板]
基板は、 例えば、 サファイア、 S i C、 S i、 MgA 12〇4、 L i T a〇3、 Z rB2、 C r B2、 窒化ガリウム、 及びこの上に窒化物半導体を成長させた複合体 である。
複合体は、 例えば、 基板と、 その上に低温バッファ層を含む。 低温バッファ層 は、 例えば、 式： A l
Figure imgf000007_0001
〔aは通常 0以上、 1以下、 好ましくは 0. 5 以下である。 〕 で表される。
さらに、 複合体は、 低温バッファ層の上に I nG a A 1 N層を含むものであつ てもよい。
サファイア、 S i C、 S i、 MgA l2〇4、 L i Ta〇3、 Z rB2、 C rB2、 窒化ガリゥムのような基板を含む半導体積層基板では、 基板上に無機粒子が配置 されていることから、 基板と半導体層の接合面積が少なく、 無機粒子が配置され ていない半導体積層基板に比較して、 半導体層から基板を剥離しやすい。 剥離は 、 例えば、 レーザーや超音波を用いて行われる。 基板を剥離する場合、 剥離前に 、 半導体層に導電性基板又は高熱伝導性基板を接着してもよい。 また、 半導体積 層基板は、 発光素子として機能させるため、 適切な大きさに切断してから使用し てもよい。 I：発光素子〕
本発明の発光素子は、 前記の半導体積層基板と電極を含む。 電極は、 発光層に 電流を供給するものであり、 例えば、 Au、 P t、 P dのような金属、 又は I T Oである。 半導体層が金属窒化物である発光素子では、 n型伝導層 （n型コンタクト層、 n型クラッド層等） 、 発光層、 p型伝導層 （p型コンタクト層、 p型クラッド層 等） のような、 窒化物半導体発光素子の動作に必要な層を含む。 これらの層は、 例えば、 I nxGayA l zN (0≤x≤ 1 0≤y≤ 1 , 0≤z≤ l x + y+ z = 1) である。 発光素子は、 さらに、 窒化物半導体発光素子の動作に必要な層を 高品質の結晶にするための、 単層あるいは多層 （厚膜層、 超格子薄膜層等） 、 又 は、 バッファ層を含んでもよい。 このような半導体層が金属窒化物である発光素 子は、 例えば、 Appl. Phys. Lett. Vol.60, p.1403, 1996記載の方法により製造 すればよい。 半導体層が高分子有機化合物である発光素子では、 半導体層は電子輸送層、 正 孔輸送層のいずれかとして使用される。 発光素子は、 半導体積層基板、 電極及び 発光層を含み、 例えば、 基板、 陽極、 正孔輸送層、 発光層、 電子輸送層、 陰極を この順で含み、 さらに電極を含む。 基板は、 通常、 ガラスである。 陽極は、 例えば、 I TOである。 正孔輸送層は
、 ポリビニルカルバゾ一ルもしくはその誘導体、 ポリシランもしくはその誘導体 、 側鎖もしくは主鎖に芳香族ァミン化合物基を有するポリシロキサン誘導体、 ポ リア二リンもしくはその誘導体、 ポリチォフェンもしくはその誘導体である。 発 光層は、 例えばポリ （p—フエ二レンビニレン） 、 ポリフルオレン （Jpn. J. App 1. Phys. Vol.30、 L194K 1999) 、 ポリパラフエ二レン誘導体 (Adv Mater. Vol. 4， p.36, 1992) 、 イリジウムを中心金属とする 3重項発光錯体 I r (p py) 3
(Appし Phys. Lett. Vol.75, p.4, 1999) である。 電子輸送層は、 ォキサジァゾ —ル誘導体、 アントラキノジメタンもしくはその誘導体、 ベンゾキノンもしくは その誘導体などである。 陰極は、 仕事関数の小さい材料が好ましく、 例えば、 リ チウム、 ナトリウム、 カリウム、 ルビジウム、 セシウム、 ベリリウム、 マグネシ ゥム、 カルシウム、 ストロンチウム、 バリウム、 アルミニウムである。 電極は、 発光層に電流を供給するものであればよい。 半導体層が高分子有機化合物である 発光素子は、 例えば、 ature Vol.347, p.539, 1990記載の方法により製造すれば よい。
〔半導体積層基板の製造方法〕
本発明の半導体積層基板の製造方法は、 基板上、 金属窒化物を除く無機粒子を 配置する工程（a)を含む。 基板は、 サファイア、 S i C、 S i、 MgA 1204、 L i Ta〇3、 Z r B2、 C r B2、 窒化ガリウム、 及びこの上に窒化物半導体を成長させた複合体である。 複合体は、 例えば、 基板の上に低温バッファ層を成長させたものである。 低温 バッファ層は、 例えば、 400で〜 700°Cの温度範囲で成長させればよい。 低 温バッファ層を成長させる場合、 低温バッファ層は 1層でも 2層以上あってもよ い
さらに、 複合体は、 低温バッファ層の上に I nGaA I N層を成長させたもの であってもよい。 無機粒子は、 例えば、 酸化物、 窒化物、 炭化物、 硼化物、 硫化物、 セレン化物 及び金属を含む。 これらの含有量は、 無機粒子に対して、 通常 50重量％以上、 好ましくは 90%以上、 より好ましくは 95%以上である。 無機粒子の組成は、 化学分析、 発光分析等により求められばよい。
酸化物は、 例えば、 シリカ、 アルミナ、 ジルコニァ、 チタニア、 セリア、 酸化 亜鉛、 酸化スズ及びイットリウムアルミニウムガーネット （YAG) である。 窒化物としては、 例えば、 窒化珪素、 窒化硼素である。
炭化物は、 例えば、 炭化珪素 （S i C) 、 炭化硼素、 ダイヤモンド、 グラファ ィト、 フラーレン類である。
硼化物は、 例えば、 硼化ジルコニウム （Z rB2) 、 硼化クロム （C rB2) で ある。
硫化物は、 例えば硫化亜鉛、 硫化カドミウム、 硫化カルシウム、 硫化ストロン チウムである。
セレン化物は、 例えば，セレン化亜鉛、 セレン化カドミウムである。
酸化物、 窒化物、 炭化物、 硼化物、 硫化物、 セレン化物は、 それに含まれる元素 が他元素で部分的に置換されていてもよく、 これらの例として、 付活剤としてセ リゥムゃユーロピウムを含む、 珪酸塩やアルミン酸塩の蛍光体が挙げられる。 金属としては、 珪素 （S i) 、 ニッケル （N i) 、 タングステン （W) 、 タン タル （Ta) 、 クロム （C r) 、 チタン （T i) 、 マグネシウム （Mg) 、 カル シゥム （Ca) 、 アルミニウム （A 1) 、 金 （Au) 、 銀 （Ag) 、 亜鉛 （Zn ) が挙げられる。 無機粒子は、 加熱処理したとき、 前記の酸化物、 窒化物、 炭化物、 硼化物、 硫 化物、 セレン化物、 金属となる材料であってもよく、 例えば、 シリコーンであつ てもよい。 シリコーンは S i—〇一 S iの無機性結合を主骨格として持ち、 S i に有機置換基を有する構造のポリマーであり、 約 500 に加熱処理すると、 シ リカとなる。
無機粒子は、 単独で用いてもよく、 これらを組合せて用いてもよい。 組合せの 例としては、 窒化物の粒子上に酸化物を有する無機粒子が挙げられる。
これらの中でも、 無機粒子は好ましくは酸化物であり、 より好ましくはシリカ である。 無機粒子は、 半導体層の成長におけるマスク材料を含むことが好ましく、 その 表面にマスク材料を有することがさらに好ましい。 無機粒子の表面にマスク材料 が存在する場合、 マスク材料は、 無機粒子の表面の 30%以上覆うことが好まし く、 50%以上を覆うことがより好ましい。 マスク材料は、 例えば、 シリカ、 ジ ルコニァ、 チタニア、 窒化珪素、 窒化硼素、 タングステン （W) 、 モリブデン （ Mo) 、 クロム （C r) 、 コバルト （Co) 、 珪素 （S i) 、 アルミニウム （A u) 、 ジルコニウム （Z r) 、 タンタル （Ta) 、 チタン （T i) 、 ニオブ （N b) 、 ニッケル （N 、 白金 （P t) 、 バナジウム （V) 、 八フニゥム （H f ) 、 パラジウム （Pd) であり、 好ましくはシリカである。 これらは単独、 又は 組合せて用いてもよい。 表面にマスク材料を有する無機粒子は、 例えば、 粒子表 面にマスク材料を蒸着やスパッ夕により覆ったり、 粒子表面に化合物を加水分解 させるなどの方法により調製すればよい。 無機粒子は、 形状が球状 （例えば、 断面が円、 楕円であるもの） 、 板状 （長さ Lと厚さ Tのアスペクト比 LZTが 1. 5〜 100であるもの。 ） 、 針状 （例え ば、 幅 Wと長さ Lの比 LZWが 1. 5〜100であるもの。 ） 又は不定形 （様々 な形状の粒子を含み、 全体として形状が不揃いのもの。 ） であってもよく、 好ま しくは球状である。 従って、 無機粒子は球状シリカであることがより好ましい。 球状シリカとしては、 単分散で、 比較的粒径が揃ったものが容易に入手できる観 点から、 コロイダルシリカの使用が推奨される。 コロイダルシリカは、 シリカ粒 子が溶媒 （水等） にコロイド状に分散したものであり、 珪酸ナトリウムをイオン 交換する方法、 テトラエチルオルソシリゲート （TEOS) のような有機珪素化 合物を加水分解する方法により得られる。 また、 無機粒子は、 平均粒径が通常 5 nm以上、 好ましくは 10nm以上、 さらに好ましくは 0. 1 /zm以上であり、 また通常 50 m以下、 好ましくは 10 m以下、 さらに好ましくは 1 m以下 である。 平均粒径が前記範囲である無機粒子を含むと、 高輝度を示す発光素子と なる半導体層積層基板が得られる。
また無機粒子は、 半導体層積層基板を含む発光素子の発光波長を λ (nm) と し、 無機粒子の平均粒径を d (nm) としたとき、 d/λが通常 0. 01以上、 好ましくは 0. 02以上、 より好ましくは 0. 2以上であり、 また通常 100以 下、 好ましくは 30以下、 より好ましくは 3. 0以下である。
平均粒径は、 遠心沈降法により測定した体積平均粒径である。 平均粒径は、 遠 心沈降法以外の測定法、 例えば、 動的光散乱法、 コールターカウンタ一法、 レー ザ一回折法、 電子顕微鏡により測定してもよいが、 その場合には、 較正して、 遠 心沈降法により測定した体積平均粒径に換算すればよい。 例えば、 標準となる粒 子の平均粒径を、 遠心沈降法及び他の粒度測定法で求め、 これらの相関係数を算 出する。 相関係数は、 粒径の異なる複数の標準粒子について、 遠心沈降法により 測定した体積平均粒径に対する相関係数を算出して較正曲線を作成することによ り求めることが好ましい。 較正曲線を使えば、 遠心沈降法以外の測定法で得られ た平均粒径から、 体積平均粒径が求められる。 無機粒子の配置は、 例えば、 無機粒子と媒体を含むスラリー中へ基板を浸漬す る方法、 又は、 スラリーを基板に塗布や噴霧した後、 乾燥する方法で行えばよい
。 媒体は、 水、 メタノール、 エタノール、 イソプロパノール、 n—ブタノール、. エチレングリコール、 ジメチルァセトアミド、 メチルェチルケトン、 メチルイソ プチルケトン等であり、 好ましくは水である。 塗布は、 スピンコートにより行う ことが好ましく、 この方法によれば、 無機粒子の配置密度を均一にできる。 乾燥 は、 スピナ一を用いて行ってもよい。
無機粒子の基板に対する被覆率は、 走査型電子顕微鏡 （SEM) で無機粒子を 配置した基板表面を上から観察したときの測定視野内 （面積 S) における粒子数 Pと、 粒子の平均粒径 dにより、 次式で求めればよい。
被覆率 （％) = ( (d/2) 2Χ π · Ρ · 100) /S
無機粒子の基板に対する被覆率は、 通常 0. 1%以上、 好ましく 5%以上、 さ らに好ましくは 30%以上であり、 通常 90%以下、 好ましくは 80%以下、 さ らに好ましくは 80 %以下である。
無機粒子は、 基板上で 2層以上に配置されていてもよいが、 1層に配置されて いること、 例えば、 無機粒子の 90%以上が 1層に配置されることが好ましい。 1層である場合、 半導体層がェピタキシャル成長して、 平坦化が進行する。 図 1 の （a) に、 基板上に無機粒子が配置された構造の断面図を示す。 本発明の製造方法は、 さらに、 工程（a)で得られたものの上に、 半導体層を成長 させる工程（b)を含む。 半導体層としては、 例えば、 金属窒化物が挙げられ、 好ましくは I nxGayA 1 ZN (ただし、 0≤x≤l、 0≤y≤l、 0≤z≤l、 x + y + z = 1) で示さ れる 3— 5族窒化物である。 また、 半導体層は 1層でも 2層以上あってもよい。 さらに、 半導体層は、 ファセット構造を形成するもの、 又は、 形成しないもの いずれでもよいが、 無機粒子の被覆率が高い場合、 ファセット構造を形成するも のが好ましい。 ファセット構造を形成する半導体層は、 平坦ィ匕しゃすい。
ファセット構造を形成しながら半導体層を成長させる場合において、 3— 5族 窒化物半導体層の好ましい組成は、 無機粒子の粒径、 及び配置状態に依存するが 、 無機粒子の被覆率が高い場合、 通常、 高い A 1組成であることが好ましい。 し かし、 埋め込み層が G a N層、 又はファセット構造の A 1組成に比べて低い A 1 組成を有する A 1 G a N層である場合、 3— 5族窒化物半導体層の A 1組成があ まり高くなると、 埋め込み層とファセット構造の間に生じる格子不整合が大きく なり、 基板にクラックや転位を生じることがある。
ファセット構造の A 1組成は、 クラックのない結晶品質にすぐれた結晶を得る 観点から、 無機粒子の粒径、 配置状態に応じて調整してもよく、 例えば、 無機粒 子の被覆率が 5 0 %以上の場合、 式： A l < l〕 で表される ファセット構造を成長させることが好まし
Figure imgf000014_0001
〔0 . 0 l≤d≤ 0 . 5 ] (A 1 N混晶比が 1 . 0 %以上、 5 0 %以下である。 ） で表されるファ セット構造を成長させることがより好ましい。
ファセット成長温度は、 通常 7 0 以上、 好ましくは 7 5 0で以上であり、 また通常 1 0 0 0 以下、 好ましくは 9 5 0 以下である。 低温バッファ層が成 長される場合、 ファセット構造の成長温度は、 低温バッファ層の成長温度と埋め 込み層の成長温度の間であることが好ましい。 ファセット層は 1層でも 2層以上 であってもよい。 図 2に、 低温バッファ層を含む半導体積層基板の例として、 基 板 2 1、 低温バッファ層 2 2、 ファセット構造 2 4、 半導体層 2 5を含み、 かつ 無機粒子 2 3は基板 2 1の上に存在する、 半導体積層基板を示す。
低温バッファ層がある場合、 半導体層 （例えば、 窒化物半導体層） の結晶核が 形成されやすくなり、 結晶品質の高い半導体層 （例えば、 X線回折ロッキング力 ーブ測定における （302) 面の回折ピークの半値幅 FWHMが 650 a r c s e c以下、 好ましくは 550 a r c s e c以下の半導体層。 ） が成長する。 低温 バッファ層は、 例えば、 式： A l
Figure imgf000015_0001
aN 〔aは通常 0以上、 1以下、 好まし くは 0. 5以下である。 〕 で表される。
X線回折ロッキングカーブ測定法は、 膜の結晶配向性を評価する方法であり、 試料の特定の結晶面が回折条件を満たすように X線入射角と検出角を設定し、 そ の状態で試料の角度を変化させたときの回折光強度の角度依存性を測定して、 そ の広がりの程度から結晶方位のばらつきを評価する。 一般的に、 結晶方位のばら つきの程度は X線回折ロッキングカーブピークの半値幅で表される。 サファイア 基板 C面上に成長する半導体では、 一般的に六角柱状結晶が形成されやすく、 そ の結晶の傾きは （002) 面、 （004) 面等の C面と平行な結晶面の回折測定 から評価すればよい。 また C面内の結晶ねじれは C面から傾いた結晶面の回折測 定から評価すればよく、 例えば、 （102) 面、 （302) 面等の回折ピークを 用いればよい。 成長は、 例えば、 MOVPE、 分子線エピタキシー （MBE) 、 ハイドライド 気相成長 （HVPE) のようなェピタキシャル成長方法により行えばよい。
3-5族窒化物半導体層を MOVPEにより成長させる場合、 次の 3族原料と 5族原料をキャリアガスにより、 反応炉の導入する方法で行えばよい。
3族原料は、 例えば、
トリメチルガリウム [ (CH3) 3Ga、 以下 TMGという。 ] 、
トリェチルガリウム [ (C2H5) 3Ga、 以下 TEGという。 ] のような式： R I R 2 3.
〔R,、 R2、 R3は、 低級アルキル基を示す。 〕 で表されるトリアルキルガリウム トリメチルアルミニウム [ (CH3) 3A 1、 以下 TMAという。 ] 、
トリェチルアルミニウム [ (C2H5) 3Aし 以下 TEAとおい。 ] 、
トリイソブチルアルミニウム [ (i— C4H9) 3A 1 ] のような式：
R, R2 R3 A 1
〔R,、 R R3は、 低級アルキル基を示す。 〕 で表されるトリアルキルアルミ二 ゥム；
トリメチルアミンァラン [ (CH3) 3N： A 1 H3] ；
トリメチルインジウム [ (CH3) 3 I n、 以下 TM Iという。 ] 、
トリェチルインジウム [ (C2H5) 3 I n] のような式：
, 2R3 I n
〔R,、 R2、 R3は、 低級アルキル基を示す。 〕 で表されるトリアルキルインジゥ ム；
ジェチルインジウムクロライド [ (C2H5) 2 I nC 1 ] のようなトリアルキルィ ンジゥムから 1ないし 2つのアルキル基をハロゲン原子に置換したもの； インジウムクロライド [I nC l] のような式：
I nX
〔Xはハロゲン原子〕 で表されるハロゲン化ィンジゥム等である。
これらは、 単独で用いても組合わせて用いてもよい。
3族原料のうち、 ガリウム源として TMG、 アルミニウム源として TMA、 ィ ンジゥム源として TM Iが好ましい。
5族原料は、 例えば、 アンモニア、 ヒドラジン、 メチルヒドラジン、 1， 1一 ジメチルヒドラジン、 1， 2—ジメチルヒドラジン、 t—プチルァミン、 ェチレ ンジァミン等が挙げられる。 これらは単独で又は組合わせてもよい。 5族原料の うち、 アンモニア、 ヒドラジンが好ましく、 アンモニアがより好ましい 成長時の雰囲気ガス及び原料のキャリアガスは、 例えば、 窒素、 水素、 ァルゴ ン、 ヘリウム、 好ましくは水素、 ヘリウムが挙げられる。 これらは、 単独で用い ても組合わせて用いてもよい。 反応炉は、 例えば、 反応炉、 原料を保管容器から反応炉に供給する供給ライン 、 及び、 サセプ夕を含む。 サセプタは、 基板を加熱する装置であり、 反応炉内に 置かれている。 またサセプ夕は、 半導体層を均一に成長させるため、 通常、 動力 によって回転する構造となっている。 サセプタは、 その内部に赤外線ランプのよ うな加熱装置がある。 加熱装置により、 供給ラインを通じて反応炉に供給される 原料が基板上で熱分解し、 基板上に半導体層を気相成長させる。 反応炉に供給さ れた原料のうち未反応原料は、 通常、 排気ラインより反応炉から外部に排出され 、 排ガス処理装置へ送られる。
3 - 5族窒化物半導体層を H V P Eにより成長させる場合、 次の 3族原料と 5 族原料をキャリアガスにより、 前記の反応炉の導入する方法で行えばよい。
3族原料は、 例えば、 ガリウム金属と塩化水素ガスを高温で反応させることに より生成する塩化ガリウムガス、 インジウム金属と塩化水素ガスを高温で反応さ せることにより生成する塩化インジウムガスである。
5族原料は、 例えば、 アンモニアである。
キャリアガスは、 例えば、 窒素、 水素、 アルゴン、 ヘリウム、 好ましくは水素 、 ヘリウムである。 これらは単独又は組合わせて用いればよい。 また、 3— 5族窒化物半導体層を M B Eにより成長させる場合、 半導体層の成 長は、 次の 3族原料と 5族原料をキャリアガスにより、 前記の反応炉の導入する 方法で行えばよい。
3族原料は、 例えば、 ガリウム、 アルミニウム、 インジウムのような金属であ る。
5族原料は、 例えば、 窒素やアンモニアのガスである。
キャリアガスは、 例えば、 窒素、 水素、 アルゴン、 ヘリウム、 好ましくは水素 、 ヘリウムである。 これらは単独、 又は組合わせて用いればよい。 本発明の製造方法では、 工程（a)及び (b)を繰り返し行ってもよく、 また工程（a) 、 （b)及び (c)を繰り返し行ってもよい。 繰り返し行うことにより、 より高い輝度 を示す発光素子として用いられる半導体積層基板が得られる。
工程 (b)では、 通常、 半導体層は、 無機粒子の存在しないところを成長領域とし て成長を開始し （図 1 ( a ) の符号 1 3参照） 、 次いで、 ファセット構造が形成 される （図 1 ( b ) 参照） 本発明の製造方法は、 さらに、 工程（b)後に、 半導体層を成長させ、 その表面を 平坦化する工程（c)を含むことが好ましい。
工程（c)では、 例えば、 横方向成長を促進させることにより、 ファセット構造を 形成しながら半導体層を成長することで得られた基板のファセット構造を埋め込 んで平坦化させる （図 1 ( c ) 参照） 。 半導体層をこのように成長させると、 フ ァセットまで到達した転位は横方向に曲げられ、 無機粒子は半導体層に埋没する 。 この結果、 半導体層の結晶欠陥が減少する。 半導体層が高分子化合物である半導体積層基板についても、 同様に、 基板上に 、 無機粒子を配置する工程、 その上に半導体層を形成する工程を含む方法により 、 製造すればよく、 例えば、 基板 （例えば、 ガラス基板） にスパッ夕法により陽 極 （例えば、 厚さ 100〜200 nmの I TO層） を形成し、 陽極上にスピンコ ートにより無機粒子含有ポリ（エチレンジォキシチォフェン) Zポリスチレンスル ホン酸溶液 （商品名" Bay t r on" バイエル社製） を塗布、 乾燥して正孔輸 送層 （例えば、 厚さ約 50 nm) を形成した後、 スピンコートにより高分子発光 体のクロ口ホルム溶液を塗布し、 減圧下約 80でで乾燥して発光層 （例えば、 厚 さ約 70nm) を形成し、 次いで、 蒸着により陰極バッファ層 （例えば、 厚さ 0 . 4 nmのフッ化リチウム層） 、 陰極 （例えば、 厚さ 25 nmのカルシウム層） 、 次いでアルミニウム層 （例えば、 厚さ 40nm) を形成すればよい。 実施例
本発明を実施例により説明するが本発明はこれに限定されるものではない。 実施例 1
〔無機粒子の配置〕
基板として、 C面を鏡面研磨したサファイアを用いた。 無機粒子として、 コロ ィダルシリカ （扶桑化学工業 (株)製、 PL— 20 (商品名） 、 平均粒径 37 On m、 粒子濃度 24重量％) を用いた。 スピナ一に基板をセットし、 その上に 10 重量％に希釈したコロイダルシリカを塗布し、 スピンコーティングした。 SEM で観察したところ、 コロイダルシリカ粒子による基板表面の被覆率は 39%であ つた。
〔半導体層の成長〕
窒化物半導体層をェピタキシャル成長させ、 コロイダルシリカ粒子を窒化物半 導体層に埋没させた。 ェピタキシャル成長は、 常圧 MOVPEにより行った。 1 気圧で、 サセプ夕の温度を 485 ：、 キャリアガスを水素とし、 キャリアガス、 アンモニア及び TMGを供給して、 厚みが約 500 Aの G a N低温バッファ層を 成長させた。 次に、 サセプ夕の温度を 900 にし、 キャリアガス、 アンモニア 、 TMGを供給して、 ファセットを形成するためのアンドープ GaN層を形成し た。 次に、 サセプタ温度 1040でにして炉圧力を 1 4気圧に落とし、 キヤリ ァガス、 アンモニア及び TMGを供給して厚さ約 5 のアンドープ GaN層を 形成して、 GaN結晶中にコロイダルシリカ粒子が層状に含有されている窒化物 半導体積層基板を得た。 窒化物半導体積層基板の断面の電子顕微鏡写真を図 3に 示す。 また、 窒化物半導体積層基板の断面透過型電子顕微鏡観察したところ、 転 位が折れ曲がつていた。
X線回折ロッキングカーブ測定における （302) 面の回折ピークの半値幅は 494 a r c s e cであり、 （004) 面の回折ピークの半値幅は 215 a r c s e cであった。
〔発光素子の製造〕
窒化物半導体積層基板に、 n型半導体層、 I nGaN発光層 （MQW構造） 、 P型半導体層を順に成長させ、 n型コンタクト層を露出させるためエッチング加 ェし、 電極を形成し、 次いで素子を分離して、 発光波長 440 nmの青色 LED を得た （dZA = 0. 8) 。 青色 LEDは、 通電 20 mAでの光出力が 8. 5m Wであった。 実施例 2
無機粒子として、 コロイダルシリカ （日本触媒製、 シーホス夕一 KE— W50
(商品名） 、 平均粒径 550 nm、 粒子濃度 20重量％を 10重量％に希釈して 使用。 ） を用いた以外、 実施例 1の 〔無機粒子の配置〕 、 〔半導体層の成長〕 及 び 〔発光素子の製造〕 と同じ操作を行って、 青色 LEDを得た （dZA=l. 3 ) 。 コロイダルシリカ粒子による基板表面の被覆率は 36%であった。
X線回折ロッキングカーブ測定における （302) 面の回折ピークの半値幅は 493 a r c s e cであり、 （004) 面の回折ピークの半値幅は 220 a r c s e cであった。 低温バッファ層の A 1組成と （302) 面のピークの半値幅の 関係を図 4に示す。
また、 青色 LEDは、 通電 20mAでの光出力が 9. 9mWであった。 実施例 3
基板として、 C面を鏡面研磨したサファイアの上に G a N層を成長させたもの を用いた以外、 実施例 1の 〔無機粒子の配置〕 、 〔半導体層の成長〕 及び 〔発光 素子の製造〕 と同じ操作を行って、 青色 LEDを得た （dZA==0. 8) 。 コロ ィダルシリカ粒子による基板表面の被覆率は 32%であった。 また、 青色 LED は、 通電 20mAでの光出力が 7. 3mWであった。 実施例 4
無機粒子として、 コロイダルシリカ （日産化学工業製、 MP— 1040 (商品 名） 、 平均粒径 100nm、 粒子濃度 40重量％を 10重量％に希釈して使用。 ) を用いた以外、 実施例 1 〔無機粒子の配置〕 と同じ操作を行った。 コロイダル シリカ粒子による基板表面の被覆率は 55%であった。
〔半導体層の成長及び発光素子の製造〕
ファセットを形成を 800でのアンド一プ A 1 GaN層 （A 1 N組成 1. 7 % ) と 90 O :のアンド一プ G a N層の 2層構造とした以外、 実施例 1の 〔半導体 層の成長〕 及び 〔発光素子の製造〕 と同じ操作を行って、 青色 LEDを得た （d /λ = 0. 2) 。 青色 LEDは、 通電 20mAでの光出力は、 シリカを含有しないものに比較し て、 2. 4倍であった。 実施例 5
無機粒子として、 コロイダルシリカ （日産化学工業 （株） 製、 MP— 2040 (商品名） 、 平均粒径 200 nm、 粒子濃度 40重量％を 10重量％に希釈して 使用。 ） を用いた以外、 実施例 1の 〔無機粒子の配置〕 、 〔半導体層の成長〕 及 び 〔発光素子の製造〕 と同じ操作を行って、 青色 LEDを得た （dZA = 0. 5 ) 。 コロイダルシリカ粒子による基板表面の被覆率は 40%であった。 青色 LE Dは、 通電 20mAでの光出力は、 シリカを含有しないものに比較して、 2. 2 倍であった。 実施例 6
無機粒子として、 コロイダルシリカ （日産化学工業 （株） 製、 MP— 2040 (商品名） 、 平均粒径 200 nm、 粒子濃度 40重量％を 20重量％に希釈して 使用。 ） を用いた以外、 実施例 1の 〔無機粒子の配置〕 と同じ操作を行って。 コ ロイダルシリカ粒子による基板表面の被覆率は 76%であった。
次いで、 実施例 4の 〔半導体層の成長及び発光素子の製造〕 と同じ操作を行つ て、 青色 LEDを得た （d/λ-Ο. 5) 。
青色 LEDは、 通電 20mAでの光出力は、 シリカを含有しないものに比較し て、 2. 7倍であった。 実施例 7
無機粒子として、 コロイダルシリカ （日産化学工業 （株） 製、 MP— 3040 (商品名） 、 平均粒径 300 nm、 粒子濃度 40重量％を 20重量％に希釈して 使用。 ） を用いた以外、 実施例 1の 〔無機粒子の配置〕 と同じ操作を行った。 コ ロイダルシリカ粒子による基板表面の被覆率は 37%であった。
次いで、 実施例 4の 〔半導体層の成長及び発光素子の製造〕 と同じ操作を行つ て、 青色 LEDを得た （d/A = 0. 7) 。
青色 LEDは、 通電 20mAでの光出力は、 シリカを含有しないものに比較し て、 3. 5倍であった。 実施例 8
無機粒子として、 コロイダルシリカ （日産化学工業 （株） 製、 MP— 3040 (商品名） 、 平均粒径 300 nm、 粒子濃度 40重量％を 30重量％に希釈して 使用。 ） を用いた以外、 実施例 1の 〔無機粒子の配置〕 と同じ操作を行った。 コ ロイダルシリカ粒子による基板表面の被覆率は 71 %であった。
次いで、 実施例 4の 〔半導体層の成長及び発光素子の製造〕 と同じ操作を行つ て、 青色 LEDを得た （dZA = 0. 7) 。
青色 LEDは、 通電 20mAでの光出力は、 シリカを含有しないものに比較し て、 3. 3倍であった。 実施例 9
無機粒子として、 コロイダルシリカ （日産化学工業 （株） 製、 MP— 4540 (商品名） 、 平均粒径 450 nm、 粒子濃度 40重量％を 20重量％に希釈して 使用。 ） を用いた以外、 実施例 1の 〔無機粒子の配置〕 と同じ操作を行った。 コ 口ィダルシリ力粒子による基板表面の被覆率は 30 %であった。
次いで、 実施例 4の 〔半導体層の成長及び発光素子の製造〕 と同じ操作を行つ て、 青色 LEDを得た （dZA= l. 0) 。
青色 LEDは、 通電 20mAでの光出力は、 シリカを含有しないものに比較し て、 3. 0倍であった 実施例 10
無機粒子として、 コロイダルシリカ （日産化学工業 （株） 製、 MP— 4540 (商品名） 、 平均粒径 450 nm、 粒子濃度 40重量％を 30重量％に希釈して 使用。 ） を用いた以外、 実施例 1の 〔無機粒子の配置〕 と同じ操作を行った。 コ 口ィダルシリ力粒子による基板表面の被覆率は 48 %であった。
次いで、 実施例 4の 〔半導体層の成長及び発光素子の製造〕 と同じ操作を行つ て、 青色 LEDを得た （dZA = l. 0) 。
青色 LEDは、 通電 20mAでの光出力は、 シリカを含有しないものに比較し て、 4. 5倍であった。 実施例 1 1
無機粒子として、 コロイダルシリカ （日産化学工業 （株） 製、 MP— 4540 (商品名） 、 平均粒径 450 nm、 粒子濃度 40重量％) を用いた以外、 実施例 1の 〔無機粒子の配置〕 と同じ操作を行った。 コロイダルシリカ粒子による基板 表面の被覆率は 48 %であった。
次いで、 実施例 4の 〔半導体層の成長及び発光素子の製造〕 と同じ操作を行つ て、 青色 LEDを得た （dZA=l. 0) 。
青色 LEDは、 通電 20mAでの光出力は、 シリカを含有しないものに比較し て、 3. 0倍であった。 実施例 12
無機粒子として、 コロイダルシリカ （日本触媒製、 シーホスター KE— W50 (商品名） 、 平均粒径 550 nm、 粒子濃度 20重量％を 10重量％に希釈して 使用。 ） を用いた以外、 実施例 1の 〔無機粒子の配置〕 と同じ操作を行った。 次いで、 実施例 4の 〔半導体層の成長及び発光素子の製造〕 と同じ操作を行つ て、 青色 LEDを得た （d/A= l. 3) 。
青色 LEDは、 通電 20mAでの光出力は、 シリカを含有しないものに比較し て、 2. 4倍であった。 実施例 13
無機粒子として、 コロイダルシリカ （日本触媒製、 シーホスター KE— W50 (商品名） 、 平均粒径 550 nm、 粒子濃度 20重量％。 ） を用いた以外、 実施 例 1の 〔無機粒子の配置〕 と同じ操作を行った。 コロイダルシリカ粒子による基 板表面の被覆率は 60%であった。
次いで、 実施例 4の 〔半導体層の成長及び発光素子の製造〕 と同じ操作を行つ て、 青色 LEDを得た （dZA l. 3) 。
青色 LEDは、 通電 2 OmAでの光出力は、 シリカを含有しないものに比較し て、 2. 9倍であった。 実施例 14
無機粒子として、 シリカ （宇部日東化成製、 ハイプレシ力 UF (商品名） 、 平 均粒径 1. 0 m、 8重量％となるようにエタノールに分散させて使用。 ） を用 いた以外、 実施例 1 〔無機粒子の配置〕 と同じ操作を行った。 コロイダルシリカ 粒子による基板表面の被覆率は 56%であった。
次いで、 実施例 4の 〔半導体層の成長及び発光素子の製造〕 と同じ操作を行つ て、 青色 LEDを得た （dZA = 2. 3) 。
青色 LEDは、 通電 20mAでの光出力は、 シリカを含有しないものに比較し て、 2. 2倍であった。 比較例 1
無機粒子は使用しなかったこと以外、 実施例 1の 〔無機粒子の配置〕 、 〔半導 体層の成長〕 及び 〔発光素子の製造〕 と同じ操作を行って、 青色 LEDを得た。 青色 LEDは、 通電 20mAでの光出力は 5. OmWであった。 比較例 2
下地基板上に S i 02をスパッタ法により 100 nm成膜し、 通常のフォトリソ グラフィ法を用いて、 開口部 5 m、 パターン部 5 mのぐ 1 _ 100〉方向の ストライプ状パターンを作製した。 この基板を用いて、 無機粒子を使用しなかつ たこと以外は実施例 1と同様にして窒化物半導体積層基板、 次いで窒化物半導体 発光素子を得た。 得られた窒化物半導体発光素子の通電 2 OmAでの光出力を測 定したところ、 4. 5mWであった。 試験例 1
無機粒子として、 コロイダルシリカ （日本触媒製、 シ一ホス夕一 KE— W50 (商品名） 、 平均粒径 550 nm、 粒子濃度 20重量％を 10重量％に希釈して 使用。 ） を用いたこと、 及び （サセプタ温度 485tで成長する） 低温バッファ 層を成長させなかったこと以外、 実施例 1の 〔無機粒子の配置〕 、 〔半導体層の 成長〕 と同じ操作を行った。
得られた半導体積層基板の表面は凹凸が大きく鏡面ではなかった。 試験例 2
無機粒子として、 コロイダルシリカ （日本触媒製、 シ一ホスター KE— W50 (商品名） 、 平均粒径 550 nm、 粒子濃度 20重量％を 10重量％に希釈して 使用。 ） を用いたこと、 及び （サセプ夕温度 90 Ot:で成長する） ファセットを 形成するためのアンド一プ G a N層を成長させなかったこと以外、 実施例 1の 〔 無機粒子の配置〕 、 〔半導体層の成長〕 と同じ操作を行った。
得られた半導体積層基板の表面は凹凸が大きく鏡面ではなかった。 試験例 3
無機粒子として、 コロイダルシリカ （日本触媒製、 シ一ホスター KE—W50 (商品名） 、 平均粒径 550 nm、 粒子濃度 20重量％を 10重量％に希釈して 使用。 ） を用いたこと、 サセプ夕の温度が 485 X：で成長する低温バッファ層が A 10. 3Ga0.7Nであること以外、 実施例 1の 〔無機粒子の配置〕 及び 〔半導体 層の成長〕 と同じ操作を行って、 窒化物半導体積層基板を得た。 その X線回折口 ッキングカーブ半値幅は （004) 面に対して 194 a r c s e cであり （30 2) 面に対して 470 a r c s e cであった。 低温バッファ層の A 1組成と （3 02) 面のピークの半値幅の関係を図 4に示す。 試験例 4
サセプ夕の温度が 485でで成長する低温バッファ層が A 10. 4Ga0.6Nであ ること以外、 試験例 3と同じ操作を行って、 窒化物半導体基板を得た。 その X線 回折ロッキングカーブ半値幅は （004) 面に対して 199 a r c s e cであり (302) 面に対して 447 a r c sあじであった。 この結果を図 4に示す。 試験例 5
サセプ夕の温度が 485 で成長する低温バッファ層が A 1 Nであること以外
、 試験例 3と同じ操作を行って、 窒化物半導体基板を得た。 その X線回折ロッキ ングカーブ半値幅は （004) 面に対して 283 a r c s e cであり （302) 面に対して 5 9 6 a r c s e cであった。 この結果を図 4に示す。 試験例 6
サセプ夕の温度が 4 8 5 で成長する低温バッファ層を成長しないこと以外、 試験例 3と同じ操作を行って、 窒化物半導体基板を得た。 その結晶表面は凹凸が 大きく鏡面が得られなかった。 産業上の利用可能性
本発明は、 高い輝度を示す半導体発光素子として使用される半導体積層基板を 提供する。 また、 本発明は、 半導体積層基板の製造方法を提供する。 さらに本発 明は、 半導体積層基板を含む発光素子を提供する。

Claims

請求の範囲
1. 金属窒化物を除く無機粒子を含む半導体層を含む半導体積層基板。
2. 半導体層が無機粒子以外の部分に、 金属窒化物、 高分子有機化合物又は低分 子有機化合物を含む請求項 1記載の半導体積層基板。
3. 半導体層が無機粒子以外の部分に、 金属窒化物を含む請求項 2記載の半導体 積層基板。
4. 無機粒子が酸化物、 窒化物、 炭化物、 硼化物、 硫化物、 セレン化物及び金属 からなる群より選ばれる少なくとも 1つを含む請求項 1記載の半導体積層 基板。
5. 無機粒子が酸化物を含む請求項 4記載の半導体積層基板。
6. 酸化物がシリカ、 アルミナ、 ジルコニァ、 チタニア、 セリア、 マグネシア、 酸化亜鉛、 酸化スズ及びイットリウムアルミニウムガーネットからなる群 より選ばれる少なくとも 1つである請求項 5記載の半導体積層基板。
7. 酸化物がシリカである請求項 6記載の半導体積層基板。
8. 無機粒子が半導体層の成長におけるマスク材料を含む請求項 1記載の半導体 積層基板。
9. 無機粒子がその表面にマスク材料を有する請求項 8記載の半導体積層基板。
10. マスク材料が無機粒子の表面の 30%以上を覆うように存在する請求項 9 記載の半導体積層基板。
1 1. マスク材料がシリカ、 ジルコニァ、 チタニア、 窒化珪素、 窒化硼素、 W、 Mo、 C r、 Co、 S i、 Au、 Z r、 Ta、 T i、 Nb、 P t、 V、 H f及び Pdからなる群より選ばれる少なくとも 1つである請求項 8記載の 半導体積層基板。
12. 無機粒子は、 形状が球状、 板状、 針状である、 又は不定形である請求項 1 記載の半導体積層基板。
13. 無機粒子は、 形状が球状である請求項 12記載の半導体積層基板。
14. 無機粒子は、 平均粒径が 5 nm以上 50 以下である請求項 1記載の半 導体積層基板。
15. 半導体積層基板は、 さらに基板を含む請求項 1記載の半導体積層基板。
16. 次の工程（a)及び (b)を含む半導体積層基板の製造方法。
(a) 基板上に、 金属窒化物を除く無機粒子を配置する工程、
(b) 半導体層を成長させる工程。
1 7. さらに、 工程 (b)後に工程（c)を含む請求項 16記載の製造方法。
(c) 半導体層を成長させて、 表面を平坦化する工程。
18. 次の工程 (al)、 （a2)及び (b)を含む半導体積層基板の製造方法。
(al) 基板上に、 金属窒化物を除く無機粒子を配置する工程、
(a2) 低温バッファ層を成長させる工程、
(b) 半導体層を成長させる工程。
19. さらに、 工程 (b)後に工程 (c)を含む請求項 18記載の製造方法。
(c) 半導体層を成長させて、 表面を平坦化する工程。
20. 工程（b)の成長温度が工程（a2)の成長温度と工程 (c)の成長温度の間である 請求項 19記載の製造方法
21. 半導体層は X線回折ロッキングカーブ測定における （302) 面の回折ピ ーク半値幅が 650 a r c s e c以下である請求項 16〜20のいずれか に記載の製造方法
22. 半導体層が金属窒化物を含む請求項 16〜 20のいずれかに記載の製造方 法。
23. 半導体層が有機金属気相成長、 分子線エピタキシー及び八イドライド気相 成長からなる群より選ばれる 1つにより成長させられる請求項 16〜20 のいずれかに記載の製造方法。
24. 半導体層がファセット構造を有し、 式 I nxGayA lzN (0≤χ≤1、 0
≤y≤l、 0≤z≤l, x + y+z = l) で表される請求項 16〜 20の いずれかに記載の製造方法。
25. 半導体層がファセット構造を有し、 式 A l
Figure imgf000031_0001
(0<d<l) で表 される請求項 24記載の製造方法。
26. 無機粒子が基板の成長面の 0. 1 %以上 90%以下を覆うように配置され る請求項 16〜20のいずれかに記載の製造方法。
27. 配置は、 スピンコートにより行われる請求項 16〜20のいずれかに記載 の製造方法。
28. 請求項 1記載の半導体積層基板を含む発光素子。
29. 発光素子は、 さらに、 電極を含む請求項 28記載の発光素子。
30. 発光素子の発光波長をえとし、 無機粒子の平均粒径を dとした場合、 dZ λが 0. 2以上 3. 0以下である請求項 28記載の発光素子。
31. 金属窒化物を除く無機粒子を含む半導体層を含む半導体積層基板の発光素 子としての使用。
32. 請求項 16〜20のいずれかに記載の製造方法により得られる半導体積層 基板。
PCT/JP2005/021936 2004-11-24 2005-11-22 半導体積層基板、その製造方法及び発光素子 WO2006057422A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US11/667,978 US20080087881A1 (en) 2004-11-24 2005-11-22 Semiconductor Multilayer Substrate, Method For Producing Same And Light-Emitting Device
DE112005002854T DE112005002854T5 (de) 2004-11-24 2005-11-22 Halbleitermehrschichtensubstrat, Verfahren zur Herstellung desselben und lichtemittierende Vorrichtung
CN2005800396474A CN101061571B (zh) 2004-11-24 2005-11-22 半导体层叠基板、其制造方法以及发光元件
GB0708426A GB2434035A (en) 2004-11-24 2007-05-01 Semiconductor multilayer substrate, method for producing same and light-emitting device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004-338627 2004-11-24
JP2004338627 2004-11-24

Publications (1)

Publication Number Publication Date
WO2006057422A1 true WO2006057422A1 (ja) 2006-06-01

Family

ID=36498154

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/021936 WO2006057422A1 (ja) 2004-11-24 2005-11-22 半導体積層基板、その製造方法及び発光素子

Country Status (7)

Country Link
US (1) US20080087881A1 (ja)
KR (1) KR20070074641A (ja)
CN (1) CN101061571B (ja)
DE (1) DE112005002854T5 (ja)
GB (1) GB2434035A (ja)
TW (1) TW200625699A (ja)
WO (1) WO2006057422A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170025564A1 (en) * 2006-02-23 2017-01-26 Allos Semiconductors Gmbh Nitride semiconductor component and process for its production

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2857983B1 (fr) * 2003-07-24 2005-09-02 Soitec Silicon On Insulator Procede de fabrication d'une couche epitaxiee
WO2006101225A1 (ja) * 2005-03-22 2006-09-28 Sumitomo Chemical Company, Limited 自立基板、その製造方法及び半導体発光素子
US8354294B2 (en) * 2006-01-24 2013-01-15 De Rochemont L Pierre Liquid chemical deposition apparatus and process and products therefrom
JP2008205221A (ja) * 2007-02-20 2008-09-04 Furukawa Electric Co Ltd:The 半導体素子
US8263988B2 (en) 2010-07-16 2012-09-11 Micron Technology, Inc. Solid state lighting devices with reduced crystal lattice dislocations and associated methods of manufacturing
KR101810609B1 (ko) * 2011-02-14 2017-12-20 삼성전자주식회사 반도체 소자 및 그 제조방법
TWI581458B (zh) 2012-12-07 2017-05-01 晶元光電股份有限公司 發光元件
US9773889B2 (en) * 2014-07-18 2017-09-26 Taiwan Semiconductor Manufacturing Company Limited Method of semiconductor arrangement formation
CN109417020A (zh) * 2016-04-12 2019-03-01 璐米斯塔尔有限公司 包括半绝缘氮化物半导体层的氮化物半导体基板的制造方法及利用该方法制造的氮化物半导体基板
TWI716986B (zh) * 2018-09-03 2021-01-21 國立大學法人大阪大學 氮化物半導體裝置與其基板及添加稀土類元素之氮化物層的形成方法，以及紅色發光裝置
TWI728846B (zh) 2020-06-19 2021-05-21 錼創顯示科技股份有限公司 發光半導體結構及發光半導體基板
CN111668353B (zh) * 2020-06-19 2021-12-17 錼创显示科技股份有限公司 发光半导体结构及半导体基板
DE102022000520A1 (de) * 2022-02-10 2023-08-10 Azur Space Solar Power Gmbh Halbleiterscheibe zur Ausbildung von Halbleiterbauelementen

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000349333A (ja) * 1998-07-23 2000-12-15 Sony Corp 発光素子，発光装置および表示装置並びに発光素子の製造方法
JP2002270546A (ja) * 2001-03-07 2002-09-20 Hitachi Chem Co Ltd 導体用研磨液及びこれを用いた研磨方法
JP2005259768A (ja) * 2004-03-09 2005-09-22 Sanyo Electric Co Ltd 発光素子およびその製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9600469D0 (en) * 1996-01-10 1996-03-13 Secr Defence Three dimensional etching process
TW417315B (en) * 1998-06-18 2001-01-01 Sumitomo Electric Industries GaN single crystal substrate and its manufacture method of the same
EP0975027A2 (en) * 1998-07-23 2000-01-26 Sony Corporation Light emitting device and process for producing the same
US6228538B1 (en) * 1998-08-28 2001-05-08 Micron Technology, Inc. Mask forming methods and field emission display emitter mask forming methods
US6177359B1 (en) * 1999-06-07 2001-01-23 Agilent Technologies, Inc. Method for detaching an epitaxial layer from one substrate and transferring it to another substrate
US6639354B1 (en) * 1999-07-23 2003-10-28 Sony Corporation Light emitting device, production method thereof, and light emitting apparatus and display unit using the same
JP3603713B2 (ja) * 1999-12-27 2004-12-22 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体膜の成長方法及びｉｉｉ族窒化物系化合物半導体素子
JP2001313259A (ja) * 2000-04-28 2001-11-09 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体基板の製造方法及び半導体素子
US6562644B2 (en) * 2000-08-08 2003-05-13 Matsushita Electric Industrial Co., Ltd. Semiconductor substrate, method of manufacturing the semiconductor substrate, semiconductor device and pattern forming method
US6852161B2 (en) * 2000-08-18 2005-02-08 Showa Denko K.K. Method of fabricating group-iii nitride semiconductor crystal, method of fabricating gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor light-emitting device, and light source using the semiconductor light-emitting device
JP2002270516A (ja) * 2001-03-07 2002-09-20 Nec Corp Ｉｉｉ族窒化物半導体の成長方法、ｉｉｉ族窒化物半導体膜およびそれを用いた半導体素子
JP3631724B2 (ja) * 2001-03-27 2005-03-23 日本電気株式会社 Ｉｉｉ族窒化物半導体基板およびその製造方法
US20030066998A1 (en) * 2001-08-02 2003-04-10 Lee Howard Wing Hoon Quantum dots of Group IV semiconductor materials
JP3968566B2 (ja) * 2002-03-26 2007-08-29 日立電線株式会社 窒化物半導体結晶の製造方法及び窒化物半導体ウエハ並びに窒化物半導体デバイス
TW529188B (en) * 2002-04-26 2003-04-21 Univ Nat Taiwan Metal oxide silicon structure with increased illumination efficiency by using nanometer structure
EP1667241B1 (en) * 2003-08-19 2016-12-07 Nichia Corporation Semiconductor light emitting diode and method of manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000349333A (ja) * 1998-07-23 2000-12-15 Sony Corp 発光素子，発光装置および表示装置並びに発光素子の製造方法
JP2002270546A (ja) * 2001-03-07 2002-09-20 Hitachi Chem Co Ltd 導体用研磨液及びこれを用いた研磨方法
JP2005259768A (ja) * 2004-03-09 2005-09-22 Sanyo Electric Co Ltd 発光素子およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170025564A1 (en) * 2006-02-23 2017-01-26 Allos Semiconductors Gmbh Nitride semiconductor component and process for its production

Also Published As

Publication number Publication date
CN101061571B (zh) 2010-05-05
CN101061571A (zh) 2007-10-24
GB0708426D0 (en) 2007-06-06
KR20070074641A (ko) 2007-07-12
GB2434035A (en) 2007-07-11
TW200625699A (en) 2006-07-16
US20080087881A1 (en) 2008-04-17
DE112005002854T5 (de) 2007-10-11

Similar Documents

Publication Publication Date Title
CN101060102B (zh) 氮化物半导体衬底、其制法及氮化物半导体发光器件用外延衬底
KR100836455B1 (ko) 반도체 발광소자 및 반도체 발광소자의 제조 방법
GB2434035A (en) Semiconductor multilayer substrate, method for producing same and light-emitting device
JP5491065B2 (ja) ウエハ生産物を作製する方法、及び窒化ガリウム系半導体光素子を作製する方法
TWI415288B (zh) 獨立基板、其製造方法，以及半導體發光元件
US20090093122A1 (en) Method For Producing Group III-V Nitride Semiconductor Substrate
US20090117675A1 (en) Method for Producing Group 3-5 Nitride Semiconductor and Method for Producing Light-Emitting Device
CN102339915A (zh) GaN衬底以及采用该衬底的器件
JPWO2009020235A1 (ja) Ｉｉｉ族窒化物半導体エピタキシャル基板
US20110003420A1 (en) Fabrication method of gallium nitride-based compound semiconductor
JP2004319711A (ja) エピタキシャル成長用多孔質基板およびその製造方法ならびにｉｉｉ族窒化物半導体基板の製造方法
EP2071053B1 (en) Filming method for iii-group nitride semiconductor laminated structure
JP4996448B2 (ja) 半導体基板の作成方法
JP3954335B2 (ja) Ｉｉｉ族窒化物多層膜
JP2006352079A (ja) 自立基板、その製造方法及び半導体発光素子
JP4882351B2 (ja) 半導体積層基板、その製造方法及び発光素子
JP2007001855A (ja) ３−５族窒化物半導体積層基板、３−５族窒化物半導体自立基板の製造方法、及び半導体素子
JP2004115305A (ja) 窒化ガリウム単結晶基板、その製造方法、窒化ガリウム系半導体素子および発光ダイオード
JP5015480B2 (ja) 半導体単結晶基板の製造方法
JP2009516377A (ja) シリコン基板上に高品質の半導体発光デバイスを製造するための方法
JP2008053372A (ja) 半導体デバイスの製造方法
JP2001102633A (ja) 窒化物系化合物半導体発光素子の製造方法
JP4749803B2 (ja) 半導体積層基板およびその製造方法
TW200302515A (en) 3-5 Group compound semiconductor, process for producing the same, and compound semiconductor element using the same
KR100932615B1 (ko) 거침처리된 사파이어 기재 기판을 이용한 화합물 반도체기판 및 그 제조방법과, 이를 이용한 고휘도 발광 소자 및그 제조방법

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KM KN KP KR KZ LC LK LR LS LT LU LV LY MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU LV MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
ENP Entry into the national phase

Ref document number: 0708426

Country of ref document: GB

Kind code of ref document: A

Free format text: PCT FILING DATE = 20051122

WWE Wipo information: entry into national phase

Ref document number: 0708426.2

Country of ref document: GB

WWE Wipo information: entry into national phase

Ref document number: 11667978

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 200580039647.4

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 1120050028542

Country of ref document: DE

WWE Wipo information: entry into national phase

Ref document number: 1020077011955

Country of ref document: KR

REG Reference to national code

Ref country code: GB

Ref legal event code: 789A

Ref document number: 0708426

Country of ref document: GB

RET De translation (de og part 6b)

Ref document number: 112005002854

Country of ref document: DE

Date of ref document: 20071011

Kind code of ref document: P

122 Ep: pct application non-entry in european phase

Ref document number: 05811526

Country of ref document: EP

Kind code of ref document: A1

WWP Wipo information: published in national office

Ref document number: 11667978

Country of ref document: US