WO2006035548A1 - 配線基板および半導体装置 - Google Patents

配線基板および半導体装置 Download PDF

Info

Publication number
WO2006035548A1
WO2006035548A1 PCT/JP2005/014294 JP2005014294W WO2006035548A1 WO 2006035548 A1 WO2006035548 A1 WO 2006035548A1 JP 2005014294 W JP2005014294 W JP 2005014294W WO 2006035548 A1 WO2006035548 A1 WO 2006035548A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor chip
melting point
point metal
low melting
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2005/014294
Other languages
English (en)
French (fr)
Inventor
Kazumasa Tanida
Osamu Miyata
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to KR1020067022850A priority Critical patent/KR101140518B1/ko
Priority to US10/593,393 priority patent/US7456502B2/en
Publication of WO2006035548A1 publication Critical patent/WO2006035548A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/66—Conductive materials thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/0989—Coating free areas, e.g. areas other than pads or lands free of solder resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07231—Techniques
    • H10W72/07232—Compression bonding, e.g. thermocompression bonding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07231—Techniques
    • H10W72/07236—Soldering or alloying
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07351—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting
    • H10W72/07353—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting changes in shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/221—Structures or relative sizes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H10W72/252—Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/29—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/331—Shapes of die-attach connectors
    • H10W72/334—Cross-sectional shape, i.e. in side view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/352—Materials of die-attach connectors comprising metals or metalloids, e.g. solders
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/353—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics
    • H10W72/354—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics comprising polymers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/934—Cross-sectional shape, i.e. in side view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/9415—Dispositions of bond pads relative to the surface, e.g. recessed, protruding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL

Definitions

  • the present invention relates to a wiring board to which a semiconductor chip is flip-chip connected, and a semiconductor device in which a semiconductor chip is flip-chip connected to the wiring board.
  • FIG. 6 is a schematic cross-sectional view of a semiconductor device having a flip-chip connection structure.
  • the semiconductor device 51 includes a wiring board 52 and a semiconductor chip 53 connected so that the functional surface 53a on which the functional element 54 is formed is opposed to the bonding surface 52a of the wiring board 52.
  • a plurality of connection electrodes 55 are formed on the bonding surface 52 a of the wiring board 52. Further, a solder resist film 56 having a thickness smaller than the distance between the bonding surface 52a and the functional surface 53a of the semiconductor chip 53 is formed on the bonding surface 52a of the wiring board 52. In the solder resist film 56, a plurality of openings 56a for individually exposing the connection electrodes 55 are formed. On the functional surface 53 a of the semiconductor chip 53, a plurality of electrode pads 57 that are electrically connected to the functional element 54 are formed. The electrode pad 57 is exposed from an opening 59a formed in the surface protective film 59 covering the functional surface 53a. On each electrode pad 57, a protruding electrode 58 is formed so that the surface force of the surface protective film 59 also protrudes.
  • connection electrode 55 formed on the bonding surface 52a of the wiring board 52 and the protruding electrode 58 formed on the functional surface 53a of the semiconductor chip 53 are solid-phased from the electrode pad 57, the connecting electrode 55 and the protruding electrode 58.
  • the wire temperature (melting point) is connected through a bonding material 60 made of a low and low melting point metal.
  • the bonding material 60 is formed by melting a solder ball disposed on the protruding electrode 58 of the semiconductor chip 53 when the semiconductor chip 53 and the wiring substrate 52 are bonded.
  • FIG. 7 is a schematic cross-sectional view for explaining a method of manufacturing the conventional semiconductor device 51.
  • the wiring board 52 is held in a substantially horizontal posture with the bonding surface 52a facing upward.
  • the semiconductor chip 53 is held by adsorbing the back surface 53b, which is the surface opposite to the functional surface 53a, by the bonding tool 62 that can be heated with a built-in heater.
  • the semiconductor chip 53 is opposed to the bonding surface 52a of the wiring board 52 with the functional surface 53a facing downward.
  • a solder ball 61 corresponding to the connection electrode 55 is formed on the functional surface 53 a of the semiconductor chip 53.
  • the bonding tool 62 is lowered and the semiconductor chip 53 is attached to the wiring board 52. Be joined. At this time, the semiconductor chip 53 is heated by the bonding tool 62, and the solder ball 61 is melted by this heat. Thereafter, heating by the bonding tool 62 is stopped, and the solder ball 61 becomes a bonding material 60 that electrically connects the connection electrode 55 and the protruding electrode 58.
  • Such a semiconductor device and a manufacturing method thereof are disclosed in the following documents.
  • connection electrode 55 of the wiring substrate 52 and the solder ball 61 of the semiconductor chip 53 have height variations, in order to reliably bond the connection electrode 55 and the protruding electrode 58, A large load must be applied to the semiconductor chip 53. Therefore, the melted solder ball 61 spreads in the direction along the bonding surface 52a (functional surface 53a). As a result, the connecting electrodes 55 adjacent to each other in the in-plane direction of the bonding surface 52a (the protruding electrodes 58 adjacent to each other in the in-plane direction of the functional surface 53a) force are electrically short-circuited by the bonding material 60, resulting in a short circuit failure. There was a problem.
  • the underfill layer 63 is formed by applying an uncured underfill material onto the bonding surface 52a before bonding the semiconductor chip 53 to the wiring substrate 52, and thereby mounting the semiconductor chip 53 on the wiring substrate. This may be done by curing after connecting to the plate 52. In this case, in order to bring the solder ball 61 into contact with the connection electrode 55, the semiconductor chip 53 is pressed against the wiring substrate 52 with a greater force than the case when there is no uncured underfill material by the bonding tool 62. It is done.
  • Non-Special Reference 1 Chua Khoon Lam, et al. Assembly and Reliability Performance of Flip and hip with No-flow Underfills' ⁇ 2003 Electronics Packaging Technology Confere nce, p.33b-341
  • An object of the present invention is to provide a wiring board capable of preventing a short circuit between connection electrodes for electrical connection with a semiconductor chip, and a semiconductor device using the wiring board.
  • a wiring board according to the present invention is a wiring board to which a semiconductor chip is bonded with its surface facing each other, formed on a bonding surface to which the semiconductor chip is bonded, and for connecting to the semiconductor chip.
  • the opening for exposing the connection electrode is formed in the outermost insulating film on the bonding surface with the semiconductor chip, and the low melting point metal portion is disposed in the opening. Yes. Therefore, when connecting to the semiconductor chip, the wiring substrate can be heated to a temperature equal to or higher than the solidus temperature of the low melting point metal part to generate a melt of the low melting point metal part.
  • the electrical connection between the connection electrode of the wiring board and the semiconductor chip can be achieved through the bonding material formed by solidifying the melt.
  • the melt can be kept in the opening, and the opening force can be prevented from overflowing.
  • connection electrode adjacent in the in-plane direction of the bonding surface 15a is short-circuited by the molten low melting point metal part.
  • the wiring substrate is connected to the bonding surface. It is preferable to hold it upward. In this case, even when the low melting point metal part is heated to a temperature equal to or higher than the solidus temperature at the time of joining, the melt tends to flow downward due to the action of gravity. And accommodated in the opening of the insulating film.
  • the insulating film may be, for example, a solder resist! /.
  • the volume in the opening may be larger than the sum of the volume of the connection electrode and the volume of the low melting point metal part.
  • the volume of the remaining space occupied by the connection electrode in the opening is larger than the volume of the low melting point metal part. Since the volume of the low melting point metal part is equal to the volume of the bonding material obtained by melting and solidifying the low melting point metal part, the opening has a volume that can accommodate the entire amount of the bonding material. For this reason, the low-melting-point metal part and the melt thereof are accommodated in the opening at the time of bonding, and do not move to the connection electrode or protruding electrode adjacent in the in-plane direction of the bonding surface. Therefore, this wiring board can prevent the occurrence of short-circuit defects when bonded to the semiconductor chip.
  • the volume of the low melting point metal part is assumed to include the volume in the liquid phase state in addition to the volume in the solid phase state.
  • the low melting point metal part can be formed on the connection electrode by plating, for example.
  • the volume of the low melting point metal part can be set to a predetermined volume by controlling the plating thickness by controlling the plating time and the plating current.
  • the low melting point metal part is formed by applying a solder paste (cream solder) on the connection electrode and then heating the wiring board to scatter organic substances (flux, solvent, etc.) in the solder paste.
  • a solder paste cream solder
  • it may be formed by melting and solidifying the solder powder in the solder paste.
  • the volume of the low melting point metal portion can be set to a predetermined volume by controlling the amount of solder paste applied. That is, the volume of the low melting point metal part in this case is The volume of the solder material obtained by melting and solidifying the solder powder constituting the solder paste is not the volume of the solder paste.
  • the semiconductor device of the present invention has a wiring board, and a protruding electrode electrically connected to the functional element on the surface on which the functional element is formed, and the surface is in contact with the bonding surface of the wiring board. And a semiconductor chip bonded oppositely.
  • the wiring board is formed on the bonding surface and is connected to the semiconductor chip, an insulating film is formed on the bonding surface and has an opening for exposing the connection electrode, and the opening.
  • a low melting point metal portion made of a low melting point metal material having a solidus temperature lower than that of the connection electrode.
  • the volume in the opening may be larger than the sum of the volume of the connection electrode and the volume of the low melting point metal part.
  • FIG. 1 is a schematic cross-sectional view showing the structure of a semiconductor device according to an embodiment of the present invention.
  • FIG. 2 is an illustrative cross-sectional view showing an enlargement of the periphery of a connection member of the semiconductor device shown in FIG.
  • FIG. 3 is a schematic plan view for explaining the method for manufacturing the semiconductor device shown in FIG. 1.
  • FIG. 4 is a schematic cross-sectional view for illustrating the method for manufacturing the semiconductor device shown in FIG. 1.
  • FIG. 4 is a schematic cross-sectional view for illustrating the method for manufacturing the semiconductor device shown in FIG. 1.
  • FIG. 5 is a schematic cross-sectional view showing a modification of the semiconductor device shown in FIG.
  • FIG. 6 is a schematic cross-sectional view showing the structure of a semiconductor device having a flip-chip connection structure.
  • FIG. 7 is a schematic cross-sectional view for illustrating the method for manufacturing the semiconductor device shown in FIG. 6.
  • FIG. 1 is a schematic cross-sectional view of a semiconductor device according to an embodiment of the present invention.
  • a semiconductor chip is connected so that the wiring board 2 and the functional surface 3a on which the functional element 4 is formed are opposed to the surface (hereinafter referred to as “bonding surface”) 2a of the wiring board 2.
  • bonding surface the surface
  • a plurality of connection electrodes 14 are formed on the bonding surface 2a of the wiring board 2, and the wiring board 2 and the semiconductor chip 3 have a plurality of connection members 5 each including the connection electrodes 14. Are joined and electrically connected so as to maintain a predetermined interval.
  • a solder resist film 6 having a thickness smaller than the distance between the bonding surface 2 a and the semiconductor chip 3 is formed on the bonding surface 2 a of the wiring board 2.
  • the solder resist film 6 prevents an electrical short circuit between the wirings formed on the bonding surface 2a of the wiring board 2.
  • the solder resist film 6 is formed with a plurality of openings 6a for exposing the connection electrodes 14 individually.
  • the connection member 5 is connected to the connection electrode 14 in the opening 6a.
  • a gap between the wiring board 2 and the semiconductor chip 3 (a region between the wiring board 2 and the semiconductor chip 3 and overlapping with the semiconductor chip 3 in a plan view in which the bonding surface 2a is viewed vertically) is
  • the underfill layer 7 is arranged.
  • the underfill layer 7 seals the gap between the wiring board 2 and the semiconductor chip 3, and protects the functional surface 3 a and the connection member 5.
  • An end face electrode 8 electrically connected to the connection member 5 is formed at the end of the wiring board 2 by a wiring (not shown).
  • the end face electrode 8 is formed so as to reach the external connection face 2b on the opposite side of the joint face 2a from the joint face 2a of the wiring board 2 through the end face.
  • This semiconductor device 1 can achieve electrical connection with another wiring board (mounting board) at the end face electrode 8.
  • FIG. 2 is an illustrative sectional view showing the periphery of the connection member 5 of the semiconductor device 1 in an enlarged manner.
  • a plurality of electrode pads 11 made of aluminum 1) are formed which are electrically connected to the functional element 4.
  • the electrode pad 11 is exposed from the opening 12a formed in the surface protective film 12 covering the functional surface 3a.
  • the surface protective film 12 is also made of, for example, silicon nitride (passivation film) or polyimide film.
  • a protruding electrode 13 is formed so as to protrude from the surface protective film 12.
  • the protruding electrode 13 may be formed by electroless nickel (Ni) plating and electroless gold (Au) plating, for example, V, or may be formed by electrolytic copper (Cu) plating or electrolytic gold plating.
  • connection electrode 14 formed on the bonding surface 2a is formed at a position corresponding to each of the plurality of electrode pads 11 (projection electrodes 13) formed on the functional surface 3a of the semiconductor chip 3. .
  • the connection electrode 14 is formed, for example, by covering the surface of the copper pad 14A with a nickel Z gold plating layer 14B. It has a covered configuration.
  • the plurality of projecting electrodes 13 and the corresponding connection electrodes 14 are mechanically joined by the joining material 10 and are electrically connected.
  • the bonding material 10 is made of a low melting point metal having a solidus temperature lower than that of the electrode pad 11, the protruding electrode 13, and the connection electrode 14, for example, soot (Sn), indium (In), or an alloy thereof.
  • connection member 5 is constituted by the connection electrode 14, the protruding electrode 13, and the bonding material 10.
  • FIG. 3 is a schematic plan view for explaining a method for manufacturing the semiconductor device 1
  • FIG. 4 is a schematic cross-sectional view taken along the cutting line IV-IV.
  • illustration of the semiconductor chip 3 is omitted.
  • the semiconductor device 1 is bonded to the bonding surface 2a of the wiring board 2 after bonding the semiconductor chip 3 with the functional surface 3a facing each other, and then in a liquid underflow in the gap between the wiring board 2 and the semiconductor chip 3.
  • the underfill layer 7 is formed by injecting a fill material and curing the underfill material.
  • a semiconductor chip 3 in which the electrode pad 11, the surface protective film 12, and the protruding electrode 13 are formed on the functional surface 3a is prepared.
  • the functional surface 3a side of the semiconductor chip 3 no member corresponding to the solder ball 61 (see FIG. 7) in the conventional method for manufacturing the semiconductor device 51 is provided. The surface is exposed and protrudes from the surface protective film 12.
  • a substrate 15 in which a plurality of wiring substrates 2 are formed is prepared.
  • a low melting point metal film 16 is formed on the bonding surface 15 a of the substrate 15 (the bonding surface 2 a of the wiring substrate 2) so as to cover each connection electrode 14.
  • the low melting point metal film 16 also has a metal material force having almost the same composition as the bonding material 10 of the semiconductor device 1. That is, the solidus temperature of the low melting point metal film 16 is lower than the solidus temperatures of the electrode pad 11, the protruding electrode 13 and the connection electrode 14 (copper pad 14A and nickel Z gold plating layer 14B).
  • the low melting point metal film 16 can be formed on the connection electrode 14 by plating, for example.
  • the low melting point metal film 16 is applied with a solder paste (cream solder) on the connection electrode 14 and then the substrate 15 is heated to scatter organic substances (flux, solvent, etc.) in the solder paste.
  • the solder powder in the solder paste is formed by melting and solidifying.
  • connection electrode 14 and the opening 6a have, for example, a substantially square shape in a plan view in which the joint surface 15a is looked down vertically, and the connection electrode 14 is disposed in a substantially middle part of the opening 6a. (See Figure 3).
  • the connection electrode 14 and the opening 6a may have a polygonal shape or a circular shape other than a square in a plan view in which the joint surface 15a is viewed vertically.
  • a wiring 17 connected to the end face electrode 8 extends from the connection electrode 14. The wiring 17 is covered with the solder resist film 6 except in the vicinity of the connection portion with the connection electrode 14.
  • the low-melting point metal film 16 has, for example, an approximately square shape, and exists in the region where the opening 6a is formed.
  • the low-melting-point metal film 16 may have a polygonal shape other than a square or a circular shape in a plan view in which the bonding surface 15a is looked down vertically.
  • Each opening 6a has a volume V force and a volume V of the connection electrode 14 disposed in the opening 6a.
  • the volume V of is a volume of the low melting point metal film 16 in a state including a liquid phase.
  • the volume V of the low melting point metal film 16 is set to a predetermined volume by controlling the plating thickness by the plating current (in the case of electrolytic plating) and the plating time. be able to.
  • the volume V of the low melting point metal film 16 may be set to a predetermined volume by controlling the amount of solder paste applied.
  • the volume V of the low melting point metal film 16 is the volume of the solder paste.
  • the opening 6a When the shape of the opening 6a can be regarded as a column (in this embodiment, a prism), the opening 6a
  • the volume V is the area of the opening 6a in the plan view when the solder resist film 6 is viewed vertically,
  • the substrate 15 is held in a substantially horizontal posture with the bonding surface 15a facing upward.
  • the semiconductor chip 3 is sucked and held on the back surface 3b, which is the surface opposite to the functional surface 3a, by the bonding tool 19 that can be heated with a built-in heater.
  • the semiconductor chip 3 faces the bonding surface 15a of the substrate 15 with the functional surface 3a facing downward. This state is shown in FIG.
  • the bonding tool 19 is lowered and the protruding electrode 13 is brought into contact with the low melting point metal film 16.
  • the low melting point metal film 16 formed on the connection electrode 14 of the substrate 15 and the protruding electrode 13 of the semiconductor chip 3 may have large height variations. In such a case, a large load is applied to the semiconductor chip 3 by the bonding tool 19 in order to securely connect the low melting point metal film 16 and the protruding electrode 13.
  • the semiconductor chip 3 is heated by the bonding tool 19, and the low melting point metal film 16 is heated to a temperature equal to or higher than its solidus temperature (preferably equal to or higher than the liquidus temperature). Heated and melted. Thereafter, heating by the bonding tool 19 is stopped, and the protruding electrode 13 and the connection electrode 14 are electrically connected and mechanically connected by the bonding material 10 obtained by solidifying the melt of the low melting point metal film 16. Be joined.
  • the sum of the volume V of the connection electrode 14 and the volume V of the low melting point metal film 16 is the volume of the opening 6a.
  • the low melting point metal film 16 and its melt are in contact with each other in the opening 6a.
  • the remaining electrode 14 is accommodated in the remaining space. Further, the low melting point metal film 16 is formed on the connection electrode 14 disposed in the opening 6 a not in the protruding electrode 13. For this reason, the low melting point metal film 16 and its melt spread outside the opening 6a and do not move in the in-plane direction of the bonding surface 15a. As a result, even if a large load is applied to the semiconductor chip 3, the protruding electrode 13 and the connection electrode 14 adjacent in the in-plane direction are electrically short-circuited by the bonding material 10, resulting in a short circuit failure. Can be prevented.
  • an underfill layer 7 (see FIGS. 1 and 2) is filled in the gap between the substrate 15 and the semiconductor chip 3.
  • the underfill layer 7 is, for example, an uncured (liquid) underfill.
  • the material is dispensed from the material dispenser, filled in the gap between the substrate 15 and the semiconductor chip 3 by a capillary phenomenon, and then cured (for example, thermally cured).
  • the uncured underfill material may be applied to the bonding surface 15 a side of the substrate 15 before the semiconductor chip 3 is connected.
  • the bonding tool 19 when the semiconductor chip 3 is pressed against the substrate 15 by the bonding tool 19, the low-melting point metal film 16 and the protruding electrode 13 are brought into contact with each other through the uncured underfill material. Then, after the bonding of the semiconductor chip 3 to the substrate 15 is completed, the underfill material 7 is obtained by curing the uncured underfill material.
  • the semiconductor chip 3 when bonding the semiconductor chip 3 to the substrate 15, in order to bring the protruding electrode 13 into contact with the low melting point metal film 16, the semiconductor chip 3 is made of uncured underfill material by the bonding tool 19. It is pressed against the substrate 15 with a greater force than when it does not exist. In this state, even if the semiconductor chip 3 is heated by the bonding tool 19 and the low melting point metal film 16 is melted, the melt of the low melting point metal film 16 is left in the remaining space of the connection electrode 14 in the opening 6a. Therefore, the connection electrode 14 and the protruding electrode 13 adjacent in the in-plane direction of the bonding surface 15a are prevented from being short-circuited by the bonding material 10.
  • the substrate 15 is cut into individual pieces of the wiring substrate 2, and end face electrodes 8 are formed at the ends of the wiring substrate 2, and the semiconductor device 1 shown in FIG. 1 is obtained.
  • two or more semiconductor chips 3 may be flip-chip connected to the wiring board 2.
  • FIG. 5 is a schematic sectional view showing a modification of the semiconductor device 1.
  • parts corresponding to those shown in FIG. 1 are given the same reference numerals as in FIG.
  • the semiconductor device 21 includes, as an external connection member, a metal ball 23 instead of the end face electrode 8 of the semiconductor device 1 on an external connection surface 22b (a surface opposite to the bonding surface 22a to which the semiconductor chip 3 is connected). ing.
  • the metal balls 23 are rewired inside and / or on the surface of the wiring board 22 and are electrically connected to the connection member 5. This semiconductor device 21 is It can be joined to another wiring board via the metal ball 23.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Wire Bonding (AREA)

Abstract

　半導体チップ(3)がその表面を対向させて接合される配線基板(2,15)であって、半導体チップが接合される接合面(2a,15a)に形成され、当該半導体チップとの接続のための接続電極(14)と、上記接合面に形成され、上記接続電極を露出させるための開口(6a)を有する絶縁膜(6)と、上記開口内において上記接続電極上に設けられた低融点金属部(16)とを含む、配線基板。上記低融点金属部は、上記接続電極よりも固相線温度の低い低融点金属材料からなる。                                                                 

Description

明 細 書
配線基板および半導体装置
技術分野
[0001] この発明は、半導体チップがフリップチップ接続される配線基板、およびこの配線 基板に半導体チップをフリップチップ接続してなる半導体装置に関する。
背景技術
[0002] 半導体装置の小型化および高密度実装のために、半導体チップの機能素子が形 成された機能面を固体装置に対向させて、半導体チップを固体装置に接続するフリ ップチップ接続構造が注目されて 、る。
図 6は、フリップチップ接続構造を有する半導体装置の図解的な断面図である。こ の半導体装置 51は、配線基板 52と、機能素子 54が形成された機能面 53aを、配線 基板 52の接合面 52aに対向させて接続された半導体チップ 53とを備えている。
[0003] 配線基板 52の接合面 52aには、複数の接続電極 55が形成されている。また、配線 基板 52の接合面 52aには、その接合面 52aと半導体チップ 53の機能面 53aとの間 隔より小さ 、厚みを有するソルダレジスト膜 56が形成されて ヽる。ソルダレジスト膜 56 には、接続電極 55を個々に露出させるための複数の開口 56aが形成されている。 半導体チップ 53の機能面 53aには、機能素子 54と電気的に接続された複数の電 極パッド 57が形成されている。電極パッド 57は、機能面 53aを覆う表面保護膜 59に 形成された開口 59aから露出している。また、各電極パッド 57の上には、突起電極 5 8が、表面保護膜 59の表面力も突出して形成されている。
[0004] 配線基板 52の接合面 52aに形成された接続電極 55と、半導体チップ 53の機能面 53aに形成された突起電極 58とは、電極パッド 57、接続電極 55および突起電極 58 より固相線温度 (融点）が低 ヽ低融点金属からなる接合材 60を介して接続されて ヽる 。この接合材 60は、半導体チップ 53の突起電極 58上に配置される半田ボールが、 その半導体チップ 53と配線基板 52との接合時に溶融して形成される。
[0005] そして、配線基板 52と半導体チップ 53との間に存在する空隙は、アンダーフィル層 63で埋められている。 図 7は、従来の半導体装置 51の製造方法を説明するための図解的な断面図であ る。
まず、配線基板 52が、接合面 52aを上方に向けられて、ほぼ水平な姿勢で保持さ れる。そして、ヒータを内蔵して加熱することが可能なボンディングツール 62により、 半導体チップ 53が、機能面 53aと反対側の面である裏面 53bを吸着されて、保持さ れる。半導体チップ 53は、機能面 53aを下方に向けられて、配線基板 52の接合面 5 2aに対向される。半導体チップ 53の機能面 53aには、接続電極 55に対応する半田 ボール 61が形成されて!ヽる。
[0006] 続いて、半導体チップ 53の半田ボール 61が配線基板 52の接続電極 55に当接可 能なように位置を合わされた後、ボンディングツール 62が下降され、半導体チップ 53 が配線基板 52に接合される。この際、ボンディングツール 62により、半導体チップ 53 が加熱され、この熱により、半田ボール 61が溶融される。その後、ボンディングツール 62による加熱が停止され、半田ボール 61は接続電極 55と突起電極 58とを電気的に 接続する接合材 60となる。
[0007] さらに、未硬化 (液状）のアンダーフィル材カ 配線基板 52と半導体チップ 53との 隙間に充填された後、硬化させるための処理が行われ、配線基板 52と半導体チップ 53との隙間にアンダーフィル層 63が形成される。これにより、図 6に示す半導体装置 51が得られる。
このような半導体装置およびその製造方法は、下記文献に開示されている。
[0008] ところが、配線基板 52の接続電極 55や半導体チップ 53の半田ボール 61は、高さ ばらつきを有するため、接続電極 55と突起電極 58とを確実に接合するためには、接 合時に、半導体チップ 53に大きな荷重をかけなければならない。このため、溶融した 半田ボール 61が、接合面 52a (機能面 53a)に沿う方向に拡がる。その結果、接合面 52aの面内方向に隣接する接続電極 55同士 (機能面 53aの面内方向に隣接する突 起電極 58同士）力 接合材 60により電気的に短絡されて、ショート不良が生ずるとい う不具合があった。
[0009] また、アンダーフィル層 63の形成は、半導体チップ 53を配線基板 52に接合する前 に、未硬化のアンダーフィル材を接合面 52a上に塗布し、半導体チップ 53を配線基 板 52に接続した後に硬化することにより行われることがある。この場合、接続電極 55 に半田ボール 61を接触させるために、半導体チップ 53は、ボンディングツール 62に より、未硬化のアンダーフィル材が存在しな 、場合と比べて大きな力で配線基板 52 に押しつけられる。
[0010] この状態で、半導体チップ 53がボンディングツール 62により加熱され、半田ボール 61の融液が生ずると、この融液は、容易に接合面 52aの面内方向に拡がるから、こ の融液が固化して形成される接合材 60により、この面内方向に隣接する接続電極 5 5や突起電極 58が電気的に短絡されて、ショート不良が生じやすい。
非特干文献 1： Chua Khoon Lam、他上名、 Assembly and Reliability Performance of Flipし hip with No-flow Underfills '\ 2003 Electronics Packaging Technology Confere nce、 p.33b - 341
発明の開示
発明が解決しょうとする課題
[0011] この発明の目的は、半導体チップとの電気的接続のための接続電極間での短絡を 防止することができる配線基板およびそれを用いた半導体装置を提供することである 課題を解決するための手段
[0012] この発明の配線基板は、半導体チップがその表面を対向させて接合される配線基 板であって、半導体チップが接合される接合面に形成され、当該半導体チップとの 接続のための接続電極と、上記接合面に形成され、上記接続電極を露出させるため の開口を有する絶縁膜と、上記開口内において上記接続電極上に設けられ、上記 接続電極よりも固相線温度の低い低融点金属材料力 なる低融点金属部とを含む。
[0013] この発明によれば、半導体チップとの接合面において、その最表面の絶縁膜に接 続電極を露出させるための開口が形成され、その開口内に低融点金属部が配置さ れている。そのため、半導体チップとの接続の際、この配線基板を低融点金属部の 固相線温度以上の温度に加熱して、低融点金属部の融液を生じさせることができる 。この融液が固化して形成される接合材を介して、配線基板の接続電極と半導体チ ップとの電気的接続を達成できる。 [0014] このとき、低融点金属部の融液が生じても、この融液を開口内にとどめることができ 、開口力も溢れることを防止することができる。そのため、接合面 15aの面内方向に隣 接する接続電極が、その溶融した低融点金属部によって短絡されることを防止できる この配線基板に半導体チップを接合する際、上記配線基板は上記接合面を上方 に向けて保持されることが好ましい。この場合、接合の際、低融点金属部がその固相 線温度以上の温度に加熱されて融液を生じたとしても、この融液は、重力の作用によ り下方に流れようとするから、絶縁膜の開口内に収容される。
[0015] 絶縁膜は、たとえば、ソルダレジストであってもよ!/、。
上記開口内の容積は、上記接続電極の体積と上記低融点金属部の体積との和より も大きくされていてもよい。
この構成によれば、開口内において、接続電極により占められる空間の残余の空 間の容積は、低融点金属部の体積より大きい。低融点金属部の体積と、この低融点 金属部が溶融および固化して得られる接合材の体積とは等しいので、開口は、この 接合材の全量を収容し得る容積を有している。このため、低融点金属部やその融液 は、接合時に開口内に収容され、接合面の面内方向に隣接する接続電極や突起電 極へ移動しない。したがって、この配線基板は、半導体チップとの接合時に、ショート 不良が生じることを防止できる。
[0016] ここで、低融点金属部の体積は、固相の状態における体積だけでなぐ液相の状態 における体積を含むものとする。
低融点金属部は、たとえば、めっきにより接続電極上に形成することができる。この 場合、めっき時間やめつき電流を制御してめっき厚を制御することにより、低融点金 属部の体積を所定の体積にすることができる。
[0017] また、低融点金属部は、接続電極上に半田ペースト（クリーム半田）を塗布した後、 配線基板を加熱して半田ペースト中の有機物 (フラックス、溶媒等)を飛散させるとと もに、半田ペースト中の半田粉末を溶融および固化させることにより形成されてもよい 。この場合、半田ペーストの塗布量を制御することにより、低融点金属部の体積を所 定の体積にすることができる。すなわち、この場合における低融点金属部の体積とは 、半田ペーストの体積ではなぐ半田ペーストを構成する半田粉末が溶融および固化 されて得られる半田材の体積を意味する。
[0018] この発明の半導体装置は、配線基板と、機能素子が形成された表面にその機能素 子と電気的に接続された突起電極を有し、上記配線基板の接合面に対して表面を 対向させて接合される半導体チップとを含む。上記配線基板は、上記接合面に形成 され、当該半導体チップとの接続のための接続電極と、上記接合面に形成され、上 記接続電極を露出させるための開口を有する絶縁膜と、上記開口内において上記 接続電極上に設けられ、上記接続電極よりも固相線温度の低 ヽ低融点金属材料か らなる低融点金属部とを有する。
[0019] 上記開口内の容積は、上記接続電極の体積と上記低融点金属部の体積との和より も大きくされていてもよい。
本発明における上述の、またはさらに他の目的、特徴および効果は、添付図面を 参照して次に述べる実施形態の説明により明らかにされる。
図面の簡単な説明
[0020] [図 1]本発明の一実施形態に係る半導体装置の構造を示す図解的な断面図である。
[図 2]図 1に示す半導体装置の接続部材周辺を拡大して示す図解的な断面図である
[図 3]図 1に示す半導体装置の製造方法を説明するための図解的な平面図である。
[図 4]図 1に示す半導体装置の製造方法を説明するための図解的な断面図である。
[図 5]図 1に示す半導体装置の変形例を示す図解的な断面図である。
[図 6]フリップチップ接続構造を有する半導体装置の構造を示す図解的な断面図で ある。
[図 7]図 6に示す半導体装置の製造方法を説明するための図解的な断面図である。 発明を実施するための最良の形態
[0021] 図 1は、本発明の一実施形態に係る半導体装置の図解的な断面図である。この半 導体装置 1は、配線基板 2と、機能素子 4が形成された機能面 3aを配線基板 2の表 面 (以下、「接合面」という。） 2aに、対向させて接続された半導体チップ 3とを含んで いる。 配線基板 2の接合面 2aには、複数の接続電極 14 (図 2ないし図 4参照）が形成され ており、配線基板 2と半導体チップ 3とは、接続電極 14をそれぞれ含む複数の接続 部材 5によって、所定間隔を保つように接合され、かつ電気的に接続されている。
[0022] 配線基板 2の接合面 2aには、その接合面 2aと半導体チップ 3との間隔より小さい厚 みを有するソルダレジスト膜 6が形成されている。このソルダレジスト膜 6により、配線 基板 2の接合面 2aに形成されている配線間での電気的短絡が防止されている。この ソルダレジスト膜 6には、接続電極 14を個々に露出させる複数の開口 6aが形成され ている。接続部材 5は、開口 6a内において接続電極 14と接続される。
[0023] 配線基板 2と半導体チップ 3との隙間 (配線基板 2と半導体チップ 3との間であって、 接合面 2aを垂直に見下ろす平面視において、半導体チップ 3と重なる領域）には、ァ ンダーフィル層 7が配置されている。アンダーフィル層 7によって、配線基板 2と半導 体チップ 3との隙間が封止されるとともに、機能面 3aや接続部材 5が保護されている。 配線基板 2の端部には、図示しない配線により接続部材 5と電気的に接続された端 面電極 8が形成されている。端面電極 8は、配線基板 2の接合面 2aから端面を経て、 接合面 2aの反対側の外部接続面 2bに至るように形成されている。この半導体装置 1 は、端面電極 8において、他の配線基板 (実装基板)との電気的接続を達成すること ができる。
[0024] 図 2は、半導体装置 1の接続部材 5周辺を拡大して示す図解的な断面図である。
半導体チップ 3の機能面 3aには、機能素子 4に電気的に接続され、アルミニウムお 1)からなる複数の電極パッド 11が形成されている。電極パッド 11は、機能面 3aを覆う 表面保護膜 12に形成された開口 12aから露出している。表面保護膜 12は、たとえば 、窒化シリコン (パッシベーシヨン膜)やポリイミドカもなる。また、各電極パッド 11の上 には、突起電極 13が、表面保護膜 12から突出して形成されている。突起電極 13は 、たとえば、無電解ニッケル (Ni)めっきおよび無電解金 (Au)めっきにより形成されて V、てもよく、電解銅 (Cu)めっきや電解金めつきにより形成されて 、てもよ!/ヽ。
[0025] 接合面 2a上に形成された各接続電極 14は、半導体チップ 3の機能面 3aに形成さ れた複数の電極パッド 11 (突起電極 13)のそれぞれに対応する位置に形成されてい る。接続電極 14は、たとえば、銅パッド 14Aの表面をニッケル Z金めつき層 14Bで被 覆した構成を有している。
複数の突起電極 13と、対応する各接続電極 14とは、それぞれ接合材 10により機 械的に接合されており、かつ、電気的に接続されている。接合材 10は、電極パッド 1 1、突起電極 13および接続電極 14より固相線温度が低い低融点金属、たとえば、ス ズ（Sn)、インジウム（In)やそれらの合金からなる。
[0026] 接続電極 14、突起電極 13および接合材 10により、接続部材 5が構成されている。
図 3は、半導体装置 1の製造方法を説明するための図解的な平面図であり、図 4は 、その切断線 IV— IVによる図解的な断面図である。図 3では、半導体チップ 3の図示 を省略している。
半導体装置 1は、たとえば、配線基板 2の接合面 2aに対して、半導体チップ 3を、そ の機能面 3aを対向させて接合した後、配線基板 2と半導体チップ 3との間隙に液状 のアンダーフィル材を注入し、そのアンダーフィル材を硬化させてアンダーフィル層 7 を形成すること〖こよって得られる。
[0027] 具体的には、まず、機能面 3aに電極パッド 11、表面保護膜 12および突起電極 13 が形成された半導体チップ 3が用意される。図 4を参照して、この半導体チップ 3の機 能面 3a側には、従来の半導体装置 51の製造方法における半田ボール 61 (図 7参照 )に対応する部材は設けられておらず、突起電極 13は、その表面が露出されて表面 保護膜 12から突出している。
[0028] そして、複数の配線基板 2が作り込まれた基板 15が用意される。基板 15の接合面 15a (配線基板 2の接合面 2a)には、各接続電極 14を覆うように低融点金属膜 16が 形成されている。
低融点金属膜 16は、半導体装置 1の接合材 10とほぼ同じ組成の金属材料力もな る。すなわち、低融点金属膜 16の固相線温度は、電極パッド 11、突起電極 13まらび に接続電極 14 (銅パッド 14Aおよびニッケル Z金めつき層 14B)の固相線温度より低 い。
[0029] 低融点金属膜 16は、たとえば、めっきにより接続電極 14上に形成することができる 。また、低融点金属膜 16は、接続電極 14上に半田ペースト (クリーム半田）を塗布し た後、基板 15を加熱して当該半田ペースト中の有機物 (フラックス、溶媒等)を飛散さ せるとともに、当該半田ペースト中の半田粉末を溶融および固化させることにより形成 することちでさる。
[0030] 接続電極 14および開口 6aは、たとえば、接合面 15aを垂直に見下ろす平面視に おいて、ほぼ正方形の形状を有しており、接続電極 14は、開口 6aのほぼ中部に配 置されている（図 3参照）。接続電極 14および開口 6aは、接合面 15aを垂直に見下ろ す平面視において、正方形以外の多角形や円形の形状を有していてもよい。接続電 極 14からは、端面電極 8 (図 1参照）に接続された配線 17が延びている。配線 17は、 接続電極 14との接続部付近を除き、ソルダレジスト膜 6に覆われて 、る。
[0031] 接合面 15aを垂直に見下ろす平面視において、低融点金属膜 16は、たとえば、ほ ぼ正方形の形状を有しており、開口 6aの形成領域内に存在している。低融点金属膜 16は、接合面 15aを垂直に見下ろす平面視において、正方形以外の多角形や円形 の形状を有していてもよい。
各開口 6aは、その容積 V力 その開口 6a内に配置される接続電極 14の体積 Vと
O P
低融点金属膜 16の体積 Vとの和より大き 、ように形成されて!、る（下記数式（1)参 し
照)。
[0032] V >V +V (1)
O L P
なお、融液 (液相）を含む状態における低融点金属膜 16の体積力 固相の状態に おける低融点金属膜 16の体積より大きい場合は、上記数式（1)における低融点金 属膜 16の体積 Vは、液相を含む状態における低融点金属膜 16の体積である。
し
低融点金属膜 16が、めっきにより形成される場合、めっき電流 (電解めつきの場合） やめつき時間によりめつき厚を制御することにより、低融点金属膜 16の体積 Vを所定 し の体積にすることができる。
[0033] また、低融点金属膜 16が、半田ペーストを用いて形成される場合、半田ペーストの 塗布量を制御することにより、低融点金属膜 16の体積 Vを所定の体積にすることが し
できる。この場合における低融点金属膜 16の体積 Vとは、半田ペーストの体積では し
なぐ有機物が除去され半田ペーストを構成する半田粉末が溶融および固化されて 得られる低融点金属膜 16についての体積を意味する。
[0034] 開口 6aの形状が柱体 (この実施形態の場合は角柱）とみなせる場合は、開口 6aの 容積 Vは、ソルダレジスト膜 6を垂直に見下ろす平面視における開口 6aの面積と、ソ o
ルダレジスト膜 6の厚さとの積に等し 、。
続いて、基板 15が、接合面 15aを上に向けられて、ほぼ水平な姿勢で保持される。 そして、ヒータを内蔵して加熱することが可能なボンディングツール 19により、半導体 チップ 3が、その機能面 3aと反対側の面である裏面 3bを吸着されて、保持される。半 導体チップ 3は、機能面 3aが下方に向けられて、基板 15の接合面 15aに対向される 。この状態が、図 4に示されている。
[0035] 続いて、半導体チップ 3の突起電極 13と基板 15の低融点金属膜 16とが位置合わ せされた後、ボンディングツール 19が下降され、突起電極 13が低融点金属膜 16に 接触される。ここで、基板 15の接続電極 14に形成された低融点金属膜 16や半導体 チップ 3の突起電極 13が、大きな高さばらつきを有している場合がある。このような場 合は、低融点金属膜 16と突起電極 13とを確実に接続するために、ボンディングツー ル 19により、半導体チップ 3に大きな荷重がかけられる。
[0036] そして、この状態で、ボンディングツール 19により、半導体チップ 3が加熱され、そ の熱により低融点金属膜 16がその固相線温度以上 (好ましくは、液相線温度以上） の温度に加熱され、溶融される。その後、ボンディングツール 19による加熱が停止さ れ、突起電極 13と接続電極 14とは、低融点金属膜 16の融液が固化してなる接合材 10により、電気的に接続されるとともに機械的に接合される。
[0037] ここで、接続電極 14の体積 Vと低融点金属膜 16の体積 Vとの和が、開口 6aの容
P し
積 Vより小さいことにより、低融点金属膜 16やその融液は、開口 6a内において、接 o
続電極 14の残余の空間に収容される。また、低融点金属膜 16は、突起電極 13では なぐ開口 6a内に配置された接続電極 14上に形成されている。このため、低融点金 属膜 16やその融液は、開口 6a外に広がって接合面 15aの面内方向に移動しない。 その結果、半導体チップ 3に大きな荷重がかけられたとしても、この面内方向に隣接 する突起電極 13や接続電極 14が、接合材 10により電気的に短絡されて、ショート不 良が生じることを防止することができる。
[0038] 次に、基板 15と半導体チップ 3との隙間に、アンダーフィル層 7 (図 1および図 2参 照）が充填される。アンダーフィル層 7は、たとえば、未硬化 (液状)のアンダーフィル 材カ デイスペンサから吐出され、基板 15と半導体チップ 3との隙間に、毛細管現象 により充填された後、硬化 (たとえば、熱硬化)されて形成される。
未硬化のアンダーフィル材は、半導体チップ 3を接続する前の基板 15の接合面 15 a側に塗布されてもよい。この場合、ボンディングツール 19により、半導体チップ 3が 基板 15に押しつけられることにより、低融点金属膜 16と突起電極 13とは、未硬化の アンダーフィル材を突き抜けて接触させられる。そして、基板 15に対する半導体チッ プ 3の接合が完了した後、未硬化のアンダーフィル材を硬化させることにより、アンダ 一フィル層 7が得られる。
[0039] この場合、半導体チップ 3を基板 15に接合する際、突起電極 13を低融点金属膜 1 6に接触させるために、半導体チップ 3は、ボンディングツール 19により、未硬化のァ ンダーフィル材が存在しない場合と比べて大きな力で基板 15に押しつけられる。この 状態で、半導体チップ 3がボンディングツール 19により加熱され、低融点金属膜 16 が溶融されても、低融点金属膜 16の融液は、開口 6a内において、接続電極 14の残 余の空間に収容されるから、接合面 15aの面内方向に隣接する接続電極 14や突起 電極 13が、接合材 10により短絡されることが防止される。
[0040] その後、基板 15が配線基板 2の個片に切断され、配線基板 2の端部に端面電極 8 が形成されて、図 1に示す半導体装置 1が得られる。
本発明の実施形態の説明は以上の通りであるが、本発明は、別の形態でも実施で きる。たとえば、配線基板 2には、 2つ以上の半導体チップ 3がフリップチップ接続され ていてもよい。
[0041] この発明の半導体装置のパッケージ形態は、図 1に示す半導体装置 1のように端面 電極 8を外部接続部材とするものに限られず、他の形態であってもよい。図 5は、半 導体装置 1の変形例を示す図解的な断面図である。図 2において、図 1に示す各部 に対応する部分には、図 2と同じ参照符号を付している。
この半導体装置 21は、外部接続部材として、半導体装置 1の端面電極 8の代わり に金属ボール 23を、外部接続面 22b (半導体チップ 3が接続された接合面 22aと反 対側の面）に備えている。金属ボール 23は、配線基板 22の内部および/または表 面で再配線されて、接続部材 5に電気的に接続されている。この半導体装置 21は、 金属ボール 23を介して、他の配線基板に接合できる。
本発明の実施形態について詳細に説明してきたが、これらは本発明の技術的内容 を明らかにするために用いられた具体例に過ぎず、本発明はこれらの具体例に限定 して解釈されるべきではなぐ本発明の精神および範囲は添付の請求の範囲によつ てのみ限定される。
この出願は、 2004年 9月 29日に日本国特許庁に提出された特願 2004— 28468 1に対応しており、この出願の全開示はここに引用により組み込まれるものとする。

Claims

請求の範囲
[1] 半導体チップがその表面を対向させて接合される配線基板であって、
半導体チップが接合される接合面に形成され、当該半導体チップとの接続のため の接続電極と、
上記接合面に形成され、上記接続電極を露出させるための開口を有する絶縁膜と 上記開口内において上記接続電極上に設けられ、上記接続電極よりも固相線温度 の低 、低融点金属材料力 なる低融点金属部とを含む、配線基板。
[2] 上記開口内の容積は、上記接続電極の体積と上記低融点金属部の体積との和より も大きい、請求項 1記載の配線基板。
[3] 配線基板と、
機能素子が形成された表面にその機能素子と電気的に接続された突起電極を有 し、上記配線基板の接合面に対して表面を対向させて接合される半導体チップとを 含み、
上記配線基板が、
上記接合面に形成され、当該半導体チップとの接続のための接続電極と、 上記接合面に形成され、上記接続電極を露出させるための開口を有する絶縁膜と 上記開口内において上記接続電極上に設けられ、上記接続電極よりも固相線温度 の低 、低融点金属材料力 なる低融点金属部とを有する、半導体装置。
PCT/JP2005/014294 2004-09-29 2005-08-04 配線基板および半導体装置 Ceased WO2006035548A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020067022850A KR101140518B1 (ko) 2004-09-29 2005-08-04 배선 기판 및 반도체 장치
US10/593,393 US7456502B2 (en) 2004-09-29 2005-08-04 Wiring board with connection electrode formed in opening and semiconductor device using the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004284681A JP2006100552A (ja) 2004-09-29 2004-09-29 配線基板および半導体装置
JP2004-284681 2004-09-29

Publications (1)

Publication Number Publication Date
WO2006035548A1 true WO2006035548A1 (ja) 2006-04-06

Family

ID=36118702

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/014294 Ceased WO2006035548A1 (ja) 2004-09-29 2005-08-04 配線基板および半導体装置

Country Status (6)

Country Link
US (1) US7456502B2 (ja)
JP (1) JP2006100552A (ja)
KR (1) KR101140518B1 (ja)
CN (1) CN1943024A (ja)
TW (1) TW200616169A (ja)
WO (1) WO2006035548A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006100552A (ja) * 2004-09-29 2006-04-13 Rohm Co Ltd 配線基板および半導体装置

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7952206B2 (en) * 2005-09-27 2011-05-31 Agere Systems Inc. Solder bump structure for flip chip semiconductor devices and method of manufacture therefore
JP5017930B2 (ja) * 2006-06-01 2012-09-05 富士通株式会社 半導体装置、はんだバンプ接続用基板の製造方法及び半導体装置の製造方法
TWI339883B (en) * 2007-02-02 2011-04-01 Unimicron Technology Corp Substrate structure for semiconductor package and manufacturing method thereof
JP2008192833A (ja) * 2007-02-05 2008-08-21 Shinko Electric Ind Co Ltd 半導体装置の製造方法
TW200903751A (en) * 2007-07-13 2009-01-16 Phoenix Prec Technology Corp Flip-chip package structure, and the substrate and the chip thereof
TWI375307B (en) * 2007-07-26 2012-10-21 Flip chip package structure and method for manufacturing the same
JP5627835B2 (ja) 2007-11-16 2014-11-19 ローム株式会社 半導体装置および半導体装置の製造方法
US20090127703A1 (en) * 2007-11-20 2009-05-21 Fujitsu Limited Method and System for Providing a Low-Profile Semiconductor Assembly
JP5615122B2 (ja) 2010-10-12 2014-10-29 新光電気工業株式会社 電子部品装置及びその製造方法
US8697492B2 (en) 2010-11-02 2014-04-15 Tessera, Inc. No flow underfill
JP5767695B2 (ja) * 2011-03-22 2015-08-19 ルネサスエレクトロニクス株式会社 半導体装置
JP5923725B2 (ja) * 2012-05-15 2016-05-25 パナソニックＩｐマネジメント株式会社 電子部品の実装構造体
US20140252073A1 (en) * 2013-03-05 2014-09-11 Summit Imaging, Inc. Ball grid array mounting system and method
TWI554174B (zh) * 2014-11-04 2016-10-11 上海兆芯集成電路有限公司 線路基板和半導體封裝結構
JP6704175B2 (ja) * 2016-01-27 2020-06-03 パナソニックＩｐマネジメント株式会社 Ｌｅｄモジュール及びそれを用いた照明器具
FR3055166B1 (fr) * 2016-08-18 2020-12-25 Commissariat Energie Atomique Procede de connection intercomposants a densite optimisee
KR20190117514A (ko) * 2017-02-17 2019-10-16 소니 세미컨덕터 솔루션즈 가부시키가이샤 반도체 장치, 칩형상 반도체 소자, 반도체 장치를 구비한 전자 기기 및 반도체 장치의 제조 방법
KR102933110B1 (ko) 2021-09-16 2026-03-03 엘지이노텍 주식회사 회로기판 및 이를 포함하는 패키지 기판
WO2025263823A1 (ko) * 2024-06-21 2025-12-26 삼성전자주식회사 상호 접합된 인쇄 회로 기판들을 포함하는 전자 장치 및 그 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4933564A (ja) * 1972-07-26 1974-03-28
JPH0982759A (ja) * 1995-09-18 1997-03-28 Casio Comput Co Ltd 突起電極を有する基板の接続方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60143690A (ja) * 1983-12-29 1985-07-29 松下電器産業株式会社 回路基板
JP2700259B2 (ja) * 1988-10-06 1998-01-19 イビデン株式会社 プリント配線板における凹所を有する半田層の形成方法
JPH04101496A (ja) * 1990-08-20 1992-04-02 Nec Corp 印刷配線板
JPH057072A (ja) * 1991-06-27 1993-01-14 Matsushita Electric Ind Co Ltd プリント配線板
JP3500032B2 (ja) * 1997-03-13 2004-02-23 日本特殊陶業株式会社 配線基板及びその製造方法
JP3390664B2 (ja) * 1997-10-16 2003-03-24 新光電気工業株式会社 フリップチップ実装用基板及びフリップチップ実装構造
JP2000315706A (ja) * 1999-04-28 2000-11-14 Shinko Electric Ind Co Ltd 回路基板の製造方法並びに回路基板
JP2001176921A (ja) * 1999-12-20 2001-06-29 Matsushita Electric Works Ltd バンプ付き配線回路基板及びその製造方法
KR100407448B1 (ko) * 2000-06-12 2003-11-28 가부시키가이샤 히타치세이사쿠쇼 전자 기기 및 반도체 장치
JP2002289768A (ja) * 2000-07-17 2002-10-04 Rohm Co Ltd 半導体装置およびその製法
JP3910363B2 (ja) * 2000-12-28 2007-04-25 富士通株式会社 外部接続端子
JP3829325B2 (ja) * 2002-02-07 2006-10-04 日本電気株式会社 半導体素子およびその製造方法並びに半導体装置の製造方法
JP3819806B2 (ja) * 2002-05-17 2006-09-13 富士通株式会社 バンプ電極付き電子部品およびその製造方法
JP2005109187A (ja) * 2003-09-30 2005-04-21 Tdk Corp フリップチップ実装回路基板およびその製造方法ならびに集積回路装置
JP4605155B2 (ja) * 2004-03-29 2011-01-05 日本電気株式会社 半導体装置及びその製造方法
JP2006100552A (ja) * 2004-09-29 2006-04-13 Rohm Co Ltd 配線基板および半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4933564A (ja) * 1972-07-26 1974-03-28
JPH0982759A (ja) * 1995-09-18 1997-03-28 Casio Comput Co Ltd 突起電極を有する基板の接続方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006100552A (ja) * 2004-09-29 2006-04-13 Rohm Co Ltd 配線基板および半導体装置

Also Published As

Publication number Publication date
TW200616169A (en) 2006-05-16
KR20070057704A (ko) 2007-06-07
KR101140518B1 (ko) 2012-04-30
US20070200249A1 (en) 2007-08-30
US7456502B2 (en) 2008-11-25
CN1943024A (zh) 2007-04-04
JP2006100552A (ja) 2006-04-13

Similar Documents

Publication Publication Date Title
KR101140518B1 (ko) 배선 기판 및 반도체 장치
US7902678B2 (en) Semiconductor device and manufacturing method thereof
JP5435849B2 (ja) 基板に取り付けられたスタッドバンプを伴う、フリップチップパッケージング用の可融性入出力相互接続システムおよび方法
US9337165B2 (en) Method for manufacturing a fan-out WLP with package
TW200525666A (en) Bump-on-lead flip chip interconnection
CN100511661C (zh) 带有弹性导电凸块的微电子元件及其制造方法和应用
WO2002007219A1 (en) Semiconductor device and its manufacturing method
CN103262236B (zh) 半导体元件中的无铅结构
KR20070083470A (ko) 반도체 장치
TW200841408A (en) Wiring board, mounting structure for electronic components, and semiconductor device
JP2012204631A (ja) 半導体装置、半導体装置の製造方法及び電子装置
US7420814B2 (en) Package stack and manufacturing method thereof
JP2009099669A (ja) 電子部品の実装構造および実装方法
JP5569676B2 (ja) 電子部品の実装方法
JP5433543B2 (ja) 半導体装置
JP4051570B2 (ja) 半導体装置の製造方法
JP2013031864A (ja) はんだボールおよびはんだボールを用いた半導体装置
WO2006035541A1 (ja) 半導体装置
WO2007096975A1 (ja) 半導体装置
JP5799565B2 (ja) 半導体装置及びその製造方法
JP5709326B2 (ja) 半導体装置
JP3741553B2 (ja) 半導体装置の接続構造および接続方法ならびにそれを用いた半導体装置パッケージ
JP2021034600A (ja) 半導体装置
JP4561969B2 (ja) 半導体装置
JP4591715B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KM KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU LV MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 10593393

Country of ref document: US

Ref document number: 2007200249

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 200580011697.1

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 1020067022850

Country of ref document: KR

NENP Non-entry into the national phase

Ref country code: DE

WWP Wipo information: published in national office

Ref document number: 10593393

Country of ref document: US

122 Ep: pct application non-entry in european phase