WO2006025497A1 - 半導体発光装置 - Google Patents

半導体発光装置 Download PDF

Info

Publication number
WO2006025497A1
WO2006025497A1 PCT/JP2005/016026 JP2005016026W WO2006025497A1 WO 2006025497 A1 WO2006025497 A1 WO 2006025497A1 JP 2005016026 W JP2005016026 W JP 2005016026W WO 2006025497 A1 WO2006025497 A1 WO 2006025497A1
Authority
WO
WIPO (PCT)
Prior art keywords
light emitting
semiconductor
emitting device
layer
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2005/016026
Other languages
English (en)
French (fr)
Inventor
Yukio Shakuda
Toshio Nishida
Masayuki Sonobe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to US11/661,631 priority Critical patent/US20070284598A1/en
Publication of WO2006025497A1 publication Critical patent/WO2006025497A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/10Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
    • H10H29/14Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00 comprising multiple light-emitting semiconductor components
    • H10H29/142Two-dimensional arrangements, e.g. asymmetric LED layout
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/85Packages
    • H10H20/857Interconnections, e.g. lead-frames, bond wires or solder balls

Definitions

  • a plurality of light emitting portions are formed on a substrate and connected in series and parallel, so that, for example, a commercial AC power supply having a voltage of 100 V is used in place of a lighting lamp or a fluorescent tube.
  • the present invention relates to a semiconductor light emitting device that can be obtained. More specifically, the semiconductor light emitting device has a structure in which a plurality of light emitting portions are connected by a wiring film provided on the surface side of the semiconductor laminated portion, and the wiring film is not easily disconnected by a separation groove for electrically separating each light emitting portion. Relates to the device.
  • LEDs have been used as light sources for displays and signal devices, and LEDs have been used in place of electric lamps and fluorescent tubes.
  • LEDs When using LEDs instead of these lamps or fluorescent tubes, it is preferable to operate with 100V AC drive as is.
  • LEDs are connected in series and parallel and connected to AC power supply 71.
  • S represents a switch (see, for example, Patent Document 1).
  • this structure is based on an i-GaN layer 61, an n-GaN contact layer 62, an n-A1G aN cladding layer 63, an active layer 64 consisting of InGaN multiple quantum wells, p — AlGaN cladding layer 65, p— GaN contact layer 66 are sequentially stacked, and part of the semiconductor stack is etched so that n— GaN contact layer 62 is exposed. Etching is performed until the aN layer 61 is reached, and a groove 70 is formed, and a SiO film 67 is formed in the groove 70.
  • Patent Document 1 JP-A-10-083701 (Fig. 3)
  • Patent Document 2 JP 2000-101136 A (Fig. 6)
  • a semiconductor layer is stacked on one substrate, and then each light emitting unit is electrically separated. Therefore, an isolation groove is formed, an insulating film is embedded in the isolation groove to electrically isolate each light emitting part, and a metal electrode is formed thereon, thereby connecting adjacent light emitting parts.
  • the electrode connected to the conductive semiconductor layer below the semiconductor stacked portion is a semiconductor because the sapphire substrate is used as the substrate and each light emitting portion is connected to the upper portion by a wiring film. It is formed by connecting a part of the laminated part to the underlying semiconductor layer exposed by etching away.
  • the separation groove 70 is formed by further etching only the boundary portion following the etching that exposes the lower layer of the above-described separation groove.
  • the metal electrode 69 connected across the isolation trench rises vertically from the lower n-GaN contact layer 62 to the transparent electrode 68 provided on the semiconductor stack surface. Has a part.
  • the level difference between the lower semiconductor layer and the upper semiconductor layer of this semiconductor laminated portion is about 0.4 to 1 ⁇ m, but the rise of the wiring film is very steep, and the thickness of the wiring film is 0.2 m.
  • the separation groove 70 has a depth of 3 to 6 m, and the insulation film falls into the groove, so it is easy to dent. There's a problem. This problem becomes more serious as the number of light emitting parts increases. Especially when many light emitting parts are connected in series, if one of them is disconnected, all the parts connected to the series part are connected. This is a very serious problem because the light-emitting part of the camera cannot be used.
  • the present invention has been made to solve such problems, and a semiconductor light emitting device that can be used in place of an electric lamp or a fluorescent tube is formed on a single substrate by forming a plurality of light emitting portions. Therefore, it is an object of the present invention to provide a highly reliable semiconductor light emitting device that does not cause disconnection of wiring when formed monolithically.
  • Another object of the present invention is to improve wiring reliability while maintaining wiring space and accessory parts.
  • the object is to provide a semiconductor light emitting device having a structure capable of securing a space for arrangement.
  • Still another object of the present invention is to prevent flickering even when there is a time during which no light is emitted by AC driving, and to use afterglow even if a desired emission color is obtained or the switch is turned off.
  • An object of the present invention is to provide a semiconductor light emitting device having a structure capable of satisfying the requirements.
  • Still another object of the present invention is to provide a semiconductor light emitting device having a structure capable of operating as a lighting device with the remaining part even if a defect such as a short circuit occurs in a part of the plurality of light emitting units. .
  • Still another object of the present invention is to provide a semiconductor light emitting device having a structure in which a plurality of light emitting portions are connected in series and parallel and are not easily destroyed even when a surge or the like is input.
  • Still another object of the present invention is to eliminate light shielding by electrodes and wiring as much as possible even when a wiring film that is connected in series and parallel is formed on the emission surface side of emitted light.
  • An object of the present invention is to provide a semiconductor light emitting device having excellent efficiency.
  • a semiconductor light emitting device includes a substrate and a semiconductor layer laminated to form a light emitting layer on the substrate to form a semiconductor laminated portion, and the semiconductor laminated portion is electrically connected to a plurality of semiconductor laminated portions.
  • a plurality of light emitting units that are separated and each provided with an electrical connection to a pair of conductivity type layers, and the plurality of light emitting units are connected in series and Z or in parallel, respectively.
  • a wiring film connected to the connection part, and an electrical isolation for forming the plurality of light emitting parts is formed in the separation groove formed in the semiconductor stacked part and an insulating film embedded in the separation groove
  • the separation groove is formed in a place where the surface of the semiconductor laminated portion sandwiching the separation groove is substantially flush, and the wiring film is formed on the separation groove via the insulating film. It has been.
  • substantially the same plane does not mean that the plane is completely the same plane, and it is less than a level difference that does not cause a step coverage problem due to a level difference when forming a wiring film. Specifically, it means that the difference between both sides is about 0.3 m or less.
  • the electrical connection portion means a metal electrode, a light-transmitting conductive layer, or the like provided so that an ohmic contact can be obtained with the semiconductor layer.
  • the electrical connection portion can be electrically connected to the wiring film.
  • the connection part formed in the optical part is meant.
  • the electrical connection portion of each of the light emitting portions to the pair of conductivity type layers is provided in electrical connection with the first conductivity type semiconductor layer on the upper layer side of the semiconductor laminate portion.
  • a lower electrode that is electrically connected to the lower second-conductivity-type semiconductor layer that is exposed by etching away a part of the semiconductor laminated portion, and sandwiching the separation groove Both surfaces of the semiconductor laminated portion are formed so as to be slightly confined with the upper semiconductor layer. More preferably, the lower electrode is formed to be thicker than the upper electrode.
  • a lower electrode provided by being electrically connected to the lower second conductivity type semiconductor layer exposed by etching away a part of the semiconductor laminated portion, and the semiconductor sandwiching the separation groove The surface of the laminated portion is formed to be a lower semiconductor layer in which the lower electrode is provided, and the first light emitting portion in which the lower electrode is provided, and the lower electrode and the wiring film through the isolation groove
  • a dummy region is provided between the second light emitting portion provided with the upper electrode to be connected, and an inclined surface from the lower semiconductor layer to the upper semiconductor layer is formed in the dummy region. Via which the lower electrode and the upper electrode are connected. It can also be a structure on which a film is to be formed.
  • a second separation groove is formed in a portion of the dummy region opposite to the separation groove where the surface of the semiconductor stacked portion is substantially flush with the insulating film in the second separation groove.
  • the first light-emitting part and the second light-emitting part are electrically separated by the second separation groove even when the first light-emitting part and the second light-emitting part are not completely electrically separated by the accuracy of the separation groove formation. Therefore, reliability is improved, which is preferable.
  • the semiconductor stacked portion has a nitride semiconductor force, and a light emission color conversion member that converts the wavelength of light emitted from the light emitting layer is provided at least on the light emitting surface side of the semiconductor stacked portion. It is formed to emit light.
  • the plurality of light emitting units are connected in series so that the electrical connection portions to the pair of conductive layers are opposite to each other, so that one set is connected in series. Connected to a commercial power supply such as an AC 100V power supply. Can be used.
  • the semiconductor stacked portion is formed on a light-transmitting substrate, the back surface of the substrate is used as a light extraction surface for light emitted from the light emitting layer, and the light emitting color conversion member and the nitride half are formed on the back surface of the substrate.
  • a light-emitting color conversion member that converts a wavelength of light emitted from the light-emitting layer, a fluorescent material having an afterglow time of 10 milliseconds to 1 second, and at least a light-emitting surface side of the semiconductor laminate.
  • a structure can be provided in which at least one phosphorescent material having an afterglow time of 1 second or longer is provided.
  • the surge is also impressed by the fact that an inductor that absorbs surge is connected in series between the electrode pads connected to the external power supply of the plurality of light emitting units connected in series and Z or in parallel. In this case, the light emitting part can be protected.
  • the inductor can be formed between the light emitting portions, or can be formed so that each light emitting portion is spiral.
  • At least a portion of the wiring film formed on the surface of the conductive type semiconductor layer connected to the upper electrode is formed of a translucent conductive film, thereby reducing the series resistance of the wiring. U, because it can extract light effectively without much increase.
  • the semiconductor stacked portion is divided into a plurality of light emitting portions, and the light emitting portions are connected in series or in parallel by the wiring film, so that, for example, 100V AC driving can be performed.
  • the separation groove force separating each light emitting part is formed in a place where the semiconductor layers on both sides across the separation groove are substantially flush with each other. The problem of the disconnection of the wiring film due to the step caused by the separation groove and the reliability problem that the film thickness becomes thin without disconnection can be solved.
  • the wiring film that connects the light emitting units in series or in parallel is electrically connected to the lower semiconductor layer (directly connected to the semiconductor layer or via another conductive layer).
  • an electrode (Hereinafter referred to simply as an electrode) is at a low position, and the electrode connected to the upper semiconductor layer is at a high position, and both electrodes are connected to each other.
  • a separation groove is formed to electrically separate adjacent light emitting portions. However, it is efficient to form the separation groove in the boundary portion from the surface force where the lower semiconductor layer is exposed.
  • the separation groove is formed in a portion where the surface of the semiconductor layer is substantially the same surface, the width of the separation groove is about 1 ⁇ m, for example.
  • FIG. 1 is a cross-sectional explanatory view of an embodiment of a semiconductor light emitting device according to the present invention.
  • FIG. 2 is a cross-sectional explanatory view showing another embodiment of a semiconductor light emitting device according to the present invention.
  • FIG. 3 is a view showing an arrangement example of light emitting portions of a semiconductor light emitting device according to the present invention.
  • FIG. 4 is a diagram showing an equivalent circuit diagram of FIG. 3.
  • FIG. 5 is a diagram showing an application example of a semiconductor light emitting device according to the present invention.
  • FIG. 6 is a diagram showing another application example of the semiconductor light emitting device according to the present invention.
  • FIG. 7 is a diagram showing still another application example of the semiconductor light emitting device according to the present invention.
  • FIG. 8 is a diagram showing still another application example of the semiconductor light emitting device according to the present invention.
  • FIG. 9 is a diagram showing still another application example of the semiconductor light emitting device according to the present invention.
  • FIG. 10 is a view showing still another application example of the semiconductor light emitting device according to the present invention.
  • FIG. 11 is a diagram showing a conventional circuit example in which an illumination device is formed using LEDs.
  • FIG. 12 is a diagram showing an example of a conventional structure in which an illumination device is formed using LEDs.
  • a semiconductor stacked portion 17 is formed by stacking semiconductor layers so as to form a light emitting layer on a substrate 1.
  • the semiconductor laminate 17 is electrically separated into a plurality of parts, and an electrical connection (electrodes 19 and 20) to each of the pair of conductivity type layers is provided to each of the plurality of light emitting parts 1.
  • the plurality of light emitting portions 1 are formed and connected in series and Z or in parallel by the wiring film 3, respectively.
  • the structure for electrically separating the plurality of light emitting portions 1 is formed by the isolation groove 17a formed in the semiconductor stacked portion 17 and the insulating film 21 embedded in the isolation groove 17a.
  • the isolation groove 17a is formed in a place where the surface of the semiconductor laminated portion 17 across the isolation groove 17a is substantially the same surface, and the wiring film 3 is formed on the isolation groove 17a via the insulating film 21. It is characterized by being.
  • a light emitting portion 1 (hereinafter also simply referred to as an LED) that emits blue light is formed by stacking nitride semiconductors, and the surface thereof is not shown, for example, YAG (yttrium alloy). It is formed as a light-emitting device that emits white light by providing a powerful light-emitting color conversion member such as a (Gumnet) phosphor or Sr-Zn-La phosphor. For this reason, the semiconductor layer stacked portion is formed by stacking nitride semiconductor layers.
  • a nitride semiconductor means a compound of a group III element Ga and a group V element N or a part or all of a group III element Ga is replaced with another group III element such as Al or In.
  • sapphire Al 2 O single crystal
  • the power of the substrate is selected according to the semiconductor layer to be laminated, such as the lattice constant and the thermal expansion coefficient.
  • the semiconductor laminated portion 17 laminated on the sapphire substrate 11 includes, for example, a low-temperature notch layer 12 force SO.005 to 0.1 zzm which also has a GaN force, and then a high-temperature buffer layer 13 made of undoped GaN. Formed by a contact layer made of n-type GaN doped with Si on it and a barrier layer (layer with high bandgap energy) that also has an n-type AlGaN compound semiconductor layer, etc. A material whose shape layer 14 is about 1 to 5 ⁇ m and whose band gap energy is smaller than that of the barrier layer, for example, InGaN with l to 3 nm
  • Active layer 15 with a multi-quantum well (MQW) structure in which 3 to 8 pairs of GaN layers and 10 to 20 nm GaN barrier layers are stacked, about 0.05 to 0.3 ⁇ m, from a p-type AlGaN compound semiconductor layer
  • the p-type barrier layer (layer with large bandgap energy) and the p-type layer 16 composed of the contact layer made of p-type GaN are sequentially laminated to a thickness of about 0.2 to 1 ⁇ m.
  • an undoped, high-temperature buffer layer 13 having a semi-insulating GaN force is formed.
  • the substrate also has an insulating substrate strength such as sapphire, it will not necessarily be semi-insulated! / Even if it is not necessary to form a separation groove to be described later to the substrate, there will be no problem! Since the semiconductor layer to be stacked has better crystallinity, the semi-insulating semiconductor layer is further provided, so that when electrically separating each light emitting part, it is not necessary to completely etch the substrate surface. Is preferable because it can be electrically separated.
  • the semi-insulating high-temperature buffer layer 13 is formed by an union so that the adjacent light emitting portions are electrically separated from each other. Necessary to make it independent.
  • the n-type layer 14 and the p-type layer 16 are provided with a layer containing A1 on the active layer 6 side from the viewpoint of the effect of confining force carriers, which is an example of two types of barrier layers and contact layers. Although it is preferable that only a GaN layer is used. In addition, these may be formed of other nitride semiconductor layers, and other semiconductor layers may be further interposed.
  • the active layer 15 is sandwiched between the n-type layer 14 and the p-type layer 16, but a pn junction structure in which the n-type layer and the P-type layer are directly joined. But you can.
  • a light-transmitting conductive layer 18 that has a force such as ZnO and can make ohmic contact with the p-type semiconductor layer 16 is provided in an amount of about 0.01 to 0.5 m.
  • the translucent conductive layer 18 is not limited to ZnO, but even a thin alloy layer of about 2 to 10 Onm of ITO or Ni and Au can diffuse current to the entire chip while transmitting light. it can.
  • a part of the semiconductor laminated portion 17 is removed by etching to expose the n-type layer 14, and a separation groove 17 a is formed by etching at a distance d in the vicinity of the exposed portion of the n-type layer 14. Yes.
  • This separated portion does not contribute to the light emitting region (length L1) and becomes the dummy region 5, which can be used as a space for forming a heat dissipating part, wiring, etc. as will be described later.
  • This isolation groove 17a is formed by dry etching or the like, but is formed with a width w as narrow as possible within the range that can be electrically isolated, and is about 0.6 to 5 ⁇ m, for example, about 1 ⁇ m (depth is 5 ⁇ m). Degree).
  • a p-side electrode (upper electrode) 19 is formed on a part of the translucent conductive layer 18 by a laminated structure of Ti and Au, and a part of the semiconductor laminated part 17 is removed by etching.
  • An n-side electrode (lower electrode) 20 for ohmic contact is formed of Ti-Al alloy or the like on the exposed n-type layer 14.
  • the lower electrode 20 is formed to have a thickness of about 0.4 to 0.6 m and to have a height almost the same as that of the upper electrode 19. However, even if the height is not substantially the same as that of the upper electrode 19, the wiring film 3 is deposited on the lower electrode 20 by vacuum vapor deposition or the like. .
  • the thickness of the lower electrode 20 is formed to be thicker than the thickness of the upper electrode 19, the reliability of the wiring film is improved, and it is more preferable that the thickness is as high as that of the upper electrode 19.
  • both the translucent conductive layer 18 and the p-side electrode 19 are electrically connected to the force-forming layer 16, but as will be described later, depending on the material of the wiring film 3, Only the translucent conductive layer 18 can be used as an electrical connection portion. The electrical connection to the n-type layer 14 becomes the n-side electrode 20.
  • an insulating film 21 having a force such as SiO is formed in the exposed surface of the semiconductor laminated portion 17 and the isolation groove 17a so that the surfaces of the upper electrode 19 and the lower electrode 20 are exposed.
  • the wiring film 3 is formed with a metal film such as Au or A1 to a thickness of about 0.3 to about m by vacuum deposition or sputtering. The wiring film 3 is formed so that each light emitting portion 1 has a desired connection in series or in parallel.
  • n-side electrode 20 of one light emitting unit la separated by the separation groove 17a and the p-side electrode 19 of the adjacent light emitting unit lb are sequentially connected, Can be connected in series, and connect until the total operating voltage of 3.5 to 5V per unit is close to 100V (strictly, it can be adjusted by connecting resistors and capacitors in series).
  • a bright light source that is a commercial AC power source, for example, 100V AC drive.
  • Fig. 3 a part of the layout example of light-emitting unit 1 is shown.
  • TMG ammonia
  • TMA trimethylaluminum
  • TMA trimethylindium
  • Reactive gas such as (MIn), and SiH as dopant gas for n-type, p-type
  • a low-temperature buffer layer 12 having GaN layer force is formed at a temperature of about 0.005 to 0.1 ⁇ m at a low temperature of about 400 to 600 ° C. Raise the temperature to about 1200 ° C, and make the semi-insulating high-temperature buffer layer 13 of undoped GaN about 1 to 3 ⁇ m, Si-doped n-type GaN and AlGaN-based compound semiconductor n-type layer 14 is deposited to a thickness of about 1 to 5 ⁇ m.
  • the growth temperature is lowered to a low temperature of 400 to 600 ° C, for example, 1 to 3 nm of InGa.
  • An active layer 6 having a quantum well (MQW) structure in which 3 to 8 pairs of a N-well layer and a 10 to 20 nm GaN noria layer are stacked is formed to a thickness of about 0.05 to 0.3 ⁇ m.
  • MQW quantum well
  • the temperature in the growth apparatus is raised to about 600 to 1200 ° C., and the p-type AlGaN-based compound semiconductor layer and the p-type layer 16 also having a GaN force are laminated together to a thickness of about 0.2 to 1 ⁇ m.
  • a protective film such as SiN is provided on the surface to activate the p-type dopant.
  • annealing is performed at about 800 ° C for about 10 to 60 minutes.
  • a ZnO layer is formed to a thickness of about 0.1 to 0.5 m by MBE, sputtering, vacuum evaporation, PLD, ion plating, etc.
  • Layer 18 is formed.
  • a part of the laminated semiconductor laminated portion 17 is etched by reactive ion etching using chlorine gas or the like so that the n-type layer 14 is exposed.
  • the semiconductor laminated portion 17 is separated from the exposed portion of the n-type layer 14 with a width w of about 1 ⁇ m. Similarly, etching is performed by dry etching until reaching the high temperature buffer layer 13 of the semiconductor laminated portion 17. The distance d between the exposed portion of the n-type layer 14 and the separation groove 17a is formed to be about 1 ⁇ m, for example.
  • Ti and A1 are successively deposited on the exposed surface of the n-type layer 14 by sputtering or vacuum deposition at about 0.1 ⁇ m and 0.3 ⁇ m, respectively, and 600 ° C by RTA heating.
  • the n-side electrode 20 is formed by alloying by heat treatment for about 5 seconds. If the n-side electrode is formed by a lift-off method, the n-side electrode having a predetermined shape can be formed by removing the mask.
  • Ti and Au are vacuum-deposited on the translucent conductive layer 18 for the p-side electrode 19 by about 0.1 m and 0.3 ⁇ m, respectively, thereby forming the p-side electrode 19.
  • an insulating film 21 such as SiO is formed on the entire surface, and the p-side electrode 19 and the n-side
  • a part of the insulating film 21 is removed by etching so that the surface of the electrode 20 is exposed. Then, a lift-off method is provided in which a resist film having an opening only in a portion connecting the exposed P-side electrode 19 and the n-side electrode 20 is provided, and an Au film or an A1 film is provided by vacuum deposition or the like to remove the resist film.
  • a desired wiring film 3 is formed by, for example, and the chip of the light emitting unit group including the plurality of light emitting units 1 is formed from the wafer, thereby obtaining the chip of the semiconductor light emitting device shown in FIG.
  • the electrode pad 4 for connection to the outside is formed simultaneously with the same material as the wiring film 3.
  • the exposed portion of the n-type layer 14 for forming the n-side electrode 20 and the separation groove 17a for separating the light emitting portion 1 are in the vicinity.
  • the width of the dummy region 5 can be increased according to the purpose, and the n-side electrode 20 is formed higher, so that the adjacent light-emitting portions 1 are not formed. Even if the wiring film 3 that connects the n-side electrode 20 and the p-side electrode 19 is formed through the separation groove 17a, it is not necessary to connect through a large step.
  • the depth of the separation groove 17a is about 3 to 6 ⁇ m, but its width is about 0.6 to 5 ⁇ m, for example, about 1 ⁇ m, which is a very narrow interval that can provide electrical separation, Even if the insulating film 21 is not completely buried, the surface is almost closed, and the wiring film 3 formed on the surface does not have a large step even if a slight dent is generated. Therefore, a semiconductor light emitting device having a highly reliable wiring film 3 that eliminates any problem of step coverage can be obtained.
  • the n-side electrode 20 is formed so as to be exposed on the translucent conductive layer 18, but as described above, it is not necessarily exposed on the translucent conductive layer 18. Even if it is not almost flush with the p-side electrode 19, the position of the n-side electrode 20 is smaller than the step reaching the P-side electrode 19 of the adjacent light emitting part via the separation groove 17a. Since the wiring film 3 is laminated on 20 and connected to the P-side electrode 19, the problem of level difference is not so much generated. Therefore, n-side electrode 2 Even if 0 is not formed to be particularly high, a very stable wiring film 3 is obtained in which disconnection or the like hardly occurs. If it is formed even slightly higher, it is preferable in terms of further improving the reliability. That is, it is only necessary that the separation groove 17a is formed at a location on substantially the same plane so that no step is generated in the separation groove 17a.
  • the exposed portion of the n-type layer 14 and the separation groove 17a are formed at different locations so that the surface of the semiconductor layer sandwiching the separation groove 17a is substantially the same surface.
  • the separation groove 17a is formed in the exposed portion where the n-type layer 14 is exposed, the problem of disconnection can be prevented by providing a dummy region (intermediate region) having an inclined surface. An example of this is shown in FIG.
  • the separation groove 17a is formed so that the exposed surface force of the n-type layer 14 further reaches the high-temperature buffer layer 13 as well as the separation groove 17a does not form the surface force of the semiconductor stacked portion 17.
  • an exposed portion of the n-type layer 14 is also formed on the side opposite to the side on which the n-side electrode 20 is formed across the separation groove 17a, and the translucency on the semiconductor laminated portion 17 is formed from the n-type layer 14 A dummy region 5 having an inclined surface reaching the surface of the conductive layer 18 is formed!
  • This dummy region 5 is formed between one light emitting portion la and the adjacent light emitting portion lb, and its width L2 is formed to be about 10-50 / ⁇ . At this time, the width L1 of the light emitting section 1 is about 60 / zm. Further, as shown in FIG. 2, the dummy region 5 is formed with an inclined surface 17c extending from the exposed portion of the n-type layer 14 to the surface of the semiconductor multilayer portion 17.
  • FIG. 2 only schematically shows a structural diagram and is not a dimensional accurate figure, the step between the surface of the translucent conductive layer 18 and the n-type layer 14 is the same as that described above.
  • the dimension from the exposed surface of the n-type layer 14 to the bottom of the separation groove 17a is about 3 to 6 m at about 0.5 to 1 ⁇ m.
  • the width w of the separation groove 17a is about 1 ⁇ m, as described above, and at least the surface of the separation groove 17a is almost filled with the insulating film 21 even if a slight depression is formed. Therefore, if the wiring film 3 is formed through the exposed surface of the n-type layer 14 in the dummy region 5, the step coverage problem can be almost eliminated. In the example shown in FIG. Surface 17c is formed. As a result, the insulating film 21 and the wiring film 3 have a gentle gradient. Further, the reliability of the wiring film 3 can be improved.
  • an inclined surface 17c for example, a portion other than a place where the inclined surface is formed is masked with a resist film or the like, and the substrate 11 is inclined and etched by dry etching or the like.
  • a system slope 17c as shown in FIG. 2 can be formed.
  • the p-side and n-side electrodes 19 and 20 are formed, the insulating film 21 is formed so that the electrode surfaces are exposed, and the wiring film 3 is formed.
  • the semiconductor light emitting device having the structure shown in FIG. 2 can be obtained.
  • the inclined surface 17 c as described above can be formed, and the dummy region 5 itself does not contribute to light emission, but emits light from the adjacent light emitting unit 1.
  • the surface light and the side force light of this dummy region 5 can be emitted through the semiconductor layer, and its luminous efficiency (output against input) is improved compared to the case where the light emitting part 1 is formed continuously. To do.
  • the heat generated by energization escapes and eventually the light-emission efficiency may decrease or the reliability may decrease. Since the dummy region 5 is formed without causing light emission, heat is not generated! And heat is easily dissipated. Therefore, a reliable surface strength is also preferable.
  • the light-emitting part 1 since there is a space to freely form a wiring film, the light-emitting part 1 itself has a merit of shaving to a desired shape that takes into consideration the light extraction structure, such as a circular shape (top view shape) instead of a square shape. There is also. In other words, not only the wiring film is prevented from being disconnected, but also has various merits.
  • the use of this dummy area 5 is the same in the example of FIG.
  • the dummy region 5 and the light emitting portion 1 adjacent on the high side of the semiconductor multilayer portion 17 are! The second from the surface to the high-temperature buffer layer 13.
  • the separation groove 17b is formed.
  • the second separation groove 17b is also formed in a place where the surface of the semiconductor laminated portion is substantially the same surface, and is as narrow as possible within the range where it can be electrically separated as described above, that is, a width of about 1 m. It is formed with. Therefore, on this second separation groove 17b Even if the wiring film 3 is formed via the insulating film 21, no problem such as disconnection occurs.
  • the second separation groove 17b may be omitted. However, since the second separation groove 17b is provided, the separation groove 17a may not reach the high temperature buffer layer 13 completely due to variations in etching. In addition, electrical separation between the adjacent light emitting units 1 can be ensured, and the reliability thereof can be improved.
  • FIG. 5 is an application example of the semiconductor light emitting device of the present invention, which is an example of improving the light emission characteristics.
  • the semiconductor light emitting device of the present invention has a structure in which LEDs are connected in opposite directions and directly driven by alternating current. Therefore, LED groups connected in one direction emit light only in an alternating half-wave, and LED groups connected in the other direction emit light only in the remaining half-wave of alternating current. Therefore, as shown in Fig. 5 (b), the output Po with respect to time t indicates that the light emission output is a half-wave output, with a repetition period of 100 (50 X 2) or 120 (60 X 2) Hz. It becomes the pulse of. At this degree of repetition, the human eye is usually not conscious of the senses of the eyes, but still a flickering phenomenon appears in sensitive eyes. In order to solve such a problem, the phosphor film 6 is provided on the light emitting surface.
  • FIG. 5 (a) shows a flip chip type in which the electrode pad 4 formed on the surface of the light emitting device shown in FIG. 1 is directly connected to the wiring 32 of the circuit board 31 by soldering or the like.
  • An example is shown. That is, an example is shown in which the back surface of the sapphire substrate 11 is directed upward with the light emitting surface facing upward, and the light emitting portions 1 are mounted with the portion connected by a wiring film (not shown) facing the circuit substrate 31 side.
  • a phosphor film 6 is provided on the exposed surface of the sapphire substrate 11. For phosphor materials, if the afterglow time is too long, it will be bright and uncomfortable when it is extinguished.
  • the afterglow time (time when the intensity is about 1Z10) is from 10 msec (milliseconds) to about lsec.
  • ZnS: Cu (means ZnS doped with Cu), YO, ZnS: A1 (means ZnS doped with A1), etc. can be used.
  • Such a phosphor material can be mixed with a resin material and applied to the surface of the sapphire substrate 11 to provide a light emitting device free from flicker.
  • the phosphor film 6 can be formed on the front side, not limited to the back side of the substrate.
  • a fluorescent material for example, YAG (yttrium 'aluminum) which absorbs blue light and converts it into yellow, and the yellow light is mixed with blue light emitted from the LED chip force and converted into white light.
  • YAG yttrium 'aluminum
  • -Luminous garnet (1Z 10 afterglow time is 150-200nsec)
  • luminescent color conversion material that converts ultraviolet light into red, green and blue
  • a blue light or ultraviolet light LED and a light emitting color conversion fluorescent material can be used to produce a white light emitting device suitable for electric lamps, etc.
  • Such a coating of the phosphor film is not limited to the structure as long as it is provided not only on the back surface of the sapphire substrate 11 but also on the light emitting surface side of the LED.
  • FIG. 6 is a further modification of the example of FIG. 5, and is an example in which a phosphorescent glass film 7 is further formed on the surface of the phosphor film 6.
  • the phosphorescent glass is a glass in which a phosphorescent material such as terbium is mixed, and such glass can be provided in a desired place by coating by incorporating it into a transparent resin.
  • a phosphorescent glass film 7 By providing such a phosphorescent glass film 7, it is possible to more reliably eliminate the flicker caused by the AC drive described above, and it will shine for about 30 to 120 minutes even after the power is turned off. It can be used as a guide light and functions as emergency lighting in the event of a power failure.
  • this phosphorescent glass may be provided directly on the LED chip, as shown in FIG. 6, by providing it on the phosphor film 6, depending on the phosphor material, phosphorescence becomes the main light emission. Has the advantage of reducing light absorption.
  • FIG. 7 is an explanatory view showing a further application example of the semiconductor light emitting device of the present invention. That is, in the case of an ordinary electric light, if the filament breaks, it will not illuminate. If the electric light is replaced, there is no inconvenience, but in the case of an LED, a short circuit failure may occur. Although it is rare that all the LEDs connected in series will be short-circuited, if one of them is short-circuited, the voltage applied to the other light emitting parts will increase, which is possible. It is not completely safe. As will be described later, when a part is short-circuited when other parts are short-circuited, the other light-emitting parts do not emit light. Therefore, as shown in FIG.
  • the fuse element 8 is connected in series with the light emitting section 1 (LED) group connected in series. With such a configuration, even if a short circuit failure occurs in the LED group, the fuse element 8 becomes a safety device.
  • a plurality of sets of light emitting unit groups connected in series are connected in parallel.
  • the fuse element 8 is connected in series for each of the light emitting unit groups connected in series. Thus, even if one row of light emitting unit groups is turned off, the remaining light emitting unit groups can emit light, and although it is dark, it functions as a lighting device, which is preferable.
  • FIG. 8 shows an example in which a capacitor 9 is incorporated as a surge protector that can protect a semiconductor light emitting device of the present invention even if a surge is input. That is, the capacitor 9 is connected between the electrode pads 4a and 4b connected to the AC power source of the group 1 of light emitting units connected in series and parallel. For example, if this capacitor 9 has a capacitance of about 10 to 20 pF, normal electrostatic breakdown can be prevented. Therefore, as shown in FIGS. On the wiring film 33, for example, an insulating film 35 having Si N force is about 5 nm.
  • the area is about 60 m x 60 m, the above capacity can be formed and the surge can be absorbed by the capacitor 9 and discharged over time. Therefore, the light emitting unit 1 can be protected against a surge.
  • FIG. 9 is an example of a surge protector, which is an example in which an inductor 10 is inserted. That is, the example shown in FIG. 9 (a) is an example in which a spiral is formed by the wiring film 3 using, for example, the space on the surface of the dummy region 5 shown in FIG. By forming such a spiral, the inductance is formed to about 1 to LOnH and acts to attenuate even if a surge is input. Since the inductor 10 formed between the light emitting portions 1 is close to the electrode pad and several inductors that are preferably formed in the portion can be formed, normal surges can be attenuated. It is not necessary to provide between light emitting parts. Note that the end of the center of the spiral is connected to one light-emitting portion by a wiring film provided via an insulating film (not shown).
  • FIG. 9B shows another example of forming an inductor.
  • the light emitting units 1 connected in series are connected by a wiring film so as to form a spiral.
  • FIG. 10 is a view showing a modification of the present invention.
  • the wiring film on the light emitting portion 1 (on the translucent conductive layer 18) is formed by the translucent conductive layer 36 such as a ZnO layer.
  • the translucent conductive layer 36 such as a ZnO layer.
  • all the wiring films can be formed of the light-transmitting conductive layer 36.
  • the film becomes longer at least the wiring film on the light emitting region (the portion where the current flows in the active layer 5) may be formed of the translucent conductive layer 36. This is because even ZnO has a large resistance value compared to Au and A1! Thus, by not providing a metal film for blocking light on the upper side of the light emitting portion, it is possible to extract light emitted effectively.
  • SiO or the like was formed by a CVD method or the like to form the insulating film.
  • the present invention can be used for various lighting devices such as a general lighting device and a traffic light instead of a fluorescent lamp using a commercial AC power source.

Landscapes

  • Led Devices (AREA)
  • Arrangement Of Elements, Cooling, Sealing, Or The Like Of Lighting Devices (AREA)
  • Led Device Packages (AREA)

Abstract

 電灯や蛍光管などの代りに用いることができる半導体発光装置を1つの基板上に複数個の発光部を形成してモノリシックにより形成する場合において、配線の断線などが生じないで信頼性の高い半導体発光装置を提供する。  基板1上に発光層を形成するように積層された半導体積層部17が複数個に電気的に分離されることにより、複数個の発光部1が形成され、この複数個の発光部1が、配線膜3によりそれぞれ直並列に接続されている。この複数個の発光部1をそれぞれ電気的に分離する構造が、半導体積層部17に形成される分離溝17aおよびその分離溝17a内に埋め込まれる絶縁膜21により形成され、その分離溝17aは、分離溝17aを挟んだ半導体積層部17の表面が実質的に同一面になる場所に形成され、その分離溝17a上に絶縁膜21を介して配線膜3が形成されている。

Description

明 細 書
半導体発光装置
技術分野
[0001] 本発明は基板上に複数個の発光部が形成され、直並列に接続されることにより、た とえば電圧が 100Vの商用交流電源で照明用の電灯や蛍光管の代りに使用し得るよ うな半導体発光装置に関する。さらに詳しくは、半導体積層部の表面側に設けられる 配線膜により複数個の発光部を接続しながら、各発光部を電気的に分離する分離溝 による配線膜の断線が生じにくい構造にした半導体発光装置に関する。
背景技術
[0002] 近年、青色系発光ダイオード (LED)の出現により、ディスプレイの光源や信号装置 の光源などに LEDが用いられ、さらに電灯や蛍光管の代りに LEDが用いられるよう になってきている。この電灯や蛍光管に代って LEDを用いる場合、 100Vの交流駆 動でそのまま動作することが好ましぐたとえば図 11に示されるように、 LEDを直並列 に接続し、交流電源 71に接続する構成のものが知られている。なお、 Sはスィッチを 示す (たとえば特許文献 1参照)。
[0003] 一方、このような LED部を直並列に接続した発光装置をモノリシックに集積ィ匕する ことも考えられている(たとえば特許文献 2参照)。この構造は、たとえば図 12に示さ れるように、サファイア基板 60上に i— GaN層 61、 n— GaNコンタクト層 62、 n— A1G aNクラッド層 63、 InGaN多重量子井戸からなる活性層 64、 p— AlGaNクラッド層 65 、 p— GaNコンタクト層 66が順次積層され、 n— GaNコンタクト層 62が露出するように 半導体積層部の一部をエッチングすると共に、さらに隣接する LEDの境界部を i—G aN層 61に達するまでエッチングして溝 70を形成し、その溝 70内に SiO膜 67を形
2 成し、 p— GaNコンタクト層 66上に透明電極 68を形成し、 n— GaNコンタクト層 62と 透明電極 68とを連結するように金属電極 69を設けることにより、形成されている。そ して、この各電極を 1個おきに第 1の電源配線と第 2の電源配線に接続することにより 交流電源 71に接続し、 1個ごと逆向きにして並列接続することが開示されている。 特許文献 1 :特開平 10— 083701号公報(図 3) 特許文献 2:特開 2000— 101136号公報(図 6)
発明の開示
発明が解決しょうとする課題
[0004] 前述のように、複数個の LEDを直並列に接続した発光装置をモノリシックにより形 成するには、 1つの基板上に半導体層を積層した後に、各発光部を電気的に分離す るため分離溝を形成し、その分離溝内に絶縁膜を埋め込んで各発光部を電気的に 分離し、その上に金属電極を形成することにより、隣接する発光部が接続されている 。この場合、基板としてサファイア基板が用いられていること、上部で配線膜により各 発光部が接続されることなどの点から、半導体積層部の下層の導電形半導体層に接 続する電極は、半導体積層部の一部をエッチング除去して露出する下層の半導体 層に接続して形成されている。そのため、前述の分離溝も下層を露出させるエツチン グに引き続き、境界部のみをさらにエッチングすることにより分離溝 70が形成されて いる。その結果、図 12に示されるように、分離溝を越えて接続される金属電極 69は、 下層の n— GaNコンタクト層 62から、半導体積層部表面に設けられる透明電極 68ま で、垂直な立上り部分を有している。
[0005] この半導体積層部の下層半導体層と上層半導体層との段差は、 0.4〜1 μ m程度 であるが、配線膜の立上りが非常に急峻であること、配線膜の厚さは 0.2 m程度と 非常に薄いこと、分離溝 70は 3〜6 mの深さがあり、絶縁膜が溝内に落ち込むため 凹みやすいこと、などの理由により、ステップカバレッジが悪ぐ断線が生じる場合が あるという問題がある。この問題は、発光部の数力 多くなるほど深刻な問題であり、 とくに発光部を直列に何個も接続する場合には、そのうちの 1箇所に断線が生じると 、その直列部分に接続された全ての発光部が使用不可となるため、非常に深刻な問 題となる。
[0006] 本発明はこのような問題を解決するためになされたもので、電灯や蛍光管などの代 りに用いることができる半導体発光装置を 1つの基板上に複数個の発光部を形成し てモノリシックにより形成する場合にぉ 、て、配線の断線などが生じな 、で信頼性の 高 ヽ半導体発光装置を提供することを目的とする。
[0007] 本発明の他の目的は、配線の信頼性を向上させながら、配線スペースや付属部品 配置のスペースを確保することができる構造の半導体発光装置を提供することにある
[0008] 本発明のさらに他の目的は、交流駆動で、発光しない時間があっても、チラツキを 防止し、さらには所望の発光色にしたり、スィッチをオフにしても残光を利用すること ができる構造の半導体発光装置を提供することにある。
[0009] 本発明のさらに他の目的は、複数個の発光部の一部に短絡などの不良が発生して も、残部で照明装置として動作し得る構造の半導体発光装置を提供することにある。
[0010] 本発明のさらに他の目的は、複数個の発光部が直並列に接続されながら、サージ などが入力しても破壊しにくい構造の半導体発光装置を提供することにある。
[0011] 本発明のさらに他の目的は、発光した光の発射面側に直並列接続をする配線膜が 形成される場合でも、電極や配線による遮光をできるだけ排除し、光取り出し効率( 外部量子効率)の優れた半導体発光装置を提供することにある。
課題を解決するための手段
[0012] 本発明による半導体発光装置は、基板と、該基板上に発光層を形成するように半 導体層を積層して半導体積層部が形成され、該半導体積層部が複数個に電気的に 分離されると共に、それぞれに一対の導電形層への電気的接続部が設けられる複数 個の発光部と、前記複数個の発光部を、それぞれ直列および Zまたは並列に接続 するために前記電気的接続部に接続される配線膜とを有し、前記複数個の発光部を 形成するための電気的分離が、前記半導体積層部に形成される分離溝および該分 離溝内に埋め込まれる絶縁膜により形成され、該分離溝は、該分離溝を挟んだ半導 体積層部の表面が実質的に同一面になる場所に形成され、該分離溝上に前記絶縁 膜を介して前記配線膜が形成されて 、る。
[0013] ここに実質的に同一面とは、完全な同一面であることを意味するものではなぐ配線 膜を形成する際に段差によるステップカバレッジの問題が生じない程度の段差以下 であることを意味し、具体的には、両面の差が 0.3 m程度以下であることを意味す る。また、電気的接続部とは、半導体層とォーミックコンタクトが得られるように設けら れた金属電極や透光性導電層などを意味し、配線膜と電気的に接続し得るように発 光部に形成された接続部を意味する。 [0014] 具体的には、前記各発光部の前記一対の導電形層への電気的接続部が、前記半 導体積層部の上層側の第 1導電形半導体層に電気的に接続して設けられる上部電 極と、前記半導体積層部の一部をエッチング除去して露出する下層の第 2導電形半 導体層に電気的に接続して設けられる下部電極とからなり、前記分離溝を挟んだ前 記半導体積層部の表面が、共に前記上層側の半導体層〖こなるように形成されて!、る 。前記下部電極の厚さが、前記上部電極の厚さより厚くなるように形成されることがよ り好ましい。
[0015] また、前記各発光部の前記一対の導電形層への電気的接続部が、前記半導体積 層部の上層側の第 1導電形半導体層に電気的に接続して設けられる上部電極と、前 記半導体積層部の一部をエッチング除去して露出する下層の第 2導電形半導体層 に電気的に接続して設けられる下部電極とからなり、前記分離溝を挟んだ前記半導 体積層部の表面が、共に前記下部電極が設けられる下層半導体層になるように形成 され、前記下部電極が設けられる第 1の発光部と、前記分離溝を介して該下部電極 と前記配線膜により接続される上部電極が設けられる第 2の発光部との間にダミー領 域が設けられ、該ダミー領域に前記下層半導体層から前記上層半導体層に至る傾 斜面が形成され、該傾斜面上を経て前記下部電極と上部電極とを接続する前記配 線膜が形成される構造にすることもできる。
[0016] 前記ダミー領域の前記分離溝と反対側で、前記半導体積層部の表面が実質的に 同一面となる部分に第 2の分離溝が形成され、該第 2の分離溝内に絶縁膜が充填さ れることにより、第 1の発光部と第 2の発光部とが分離溝形成の精度により完全に電 気的に分離できていない場合でも、第 2の分離溝により電気的に分離することができ るため、信頼性が向上して好ましい。
[0017] 前記半導体積層部が窒化物半導体力 なり、該半導体積層部の少なくとも発光面 側に、前記発光層で発光する光の波長を変換する発光色変換部材が設けられること により、白色光を発光するように形成される。
[0018] 前記複数個の発光部が、前記一対の導電形層への電気的接続部が相互に反対 になるように並列接続された 1組が直列に接続されることにより、商用の交流電源で 駆動し得るように接続されることにより、交流 100V電源などの商用電源に接続して使 用することができる。
[0019] 前記複数の発光部の光発射面側に残光時間が 10ミリ秒から 1秒以内の蛍光材料 力 S設けられることにより、交流駆動で半波ごとに発光部がオンオフすることによる点滅 が繰り返されても、オフにした後発光時間が十ミリ秒程度以上続くため、オンオフによ るチラツキが意識されることがなぐ安定した照明装置にすることができる。さらに、発 光部で発光する発光波長を所望の発光波長の光に変更する蛍光材料を用いること により、青色発光または紫外光などの 1色の LEDにより、白色光など所望の発光色に することができる。
[0020] 前記複数の発光部の光発射面側に残光時間が 1秒以上の蓄光材料が設けられる ことにより、発光部への印加電源がオフにされた後でも、発光を続けることができ、停 電時の非常用照明として機能する。
[0021] 前記半導体積層部が透光性の基板上に形成され、該基板の裏面が前記発光層で 発光する光の取出し面とされ、該基板の裏面に前記発光色変換部材、窒化物半導 体からなり、該半導体積層部の少なくとも発光面側に、前記発光層で発光する光の 波長を変換する発光色変換部材、残光時間が 10ミリ秒から 1秒以内の蛍光材料およ び残光時間が 1秒以上の蓄光材料の少なくとも一つが設けられる構造にすることが できる。
[0022] 前記直列に接続される発光部の群れごとに、ヒューズ素子が直列に接続されている ことにより、該直列に接続される複数の発光部の群れが並列に複数接続されている 場合、他の発光部の群れを異常なく動作させることができるため好ま 、。
[0023] 前記直列および Zまたは並列に接続された複数の発光部の外部電源と接続される 電極パッド間にサージを吸収するキャパシタが並列に接続されて形成されていること により、サージが印加しても発光部を保護することができるため好ましい。
[0024] 前記直列および Zまたは並列に接続された複数の発光部の外部電源と接続される 電極パッド間にサージを吸収するインダクタが直列に接続されていることによつても、 サージが印カロした場合に発光部を保護することができる。なお、このインダクタは、各 発光部間に形成することもできるし、各発光部が渦巻きになるように形成することもで きる。 [0025] 前記配線膜のうち、少なくとも前記上部電極と接続される導電形の半導体層の表面 上に形成される部分は、透光性導電膜により形成されることが、配線の直列抵抗をそ れ程増大させることなく、光を有効に取り出すことができるため好ま U、。
発明の効果
[0026] 本発明によれば、半導体積層部を複数の発光部に分割して、配線膜により各発光 部間を直列や並列に接続することにより、たとえば 100Vの AC駆動をし得るようなモ ノリシック構造の半導体発光装置を形成する場合に、各発光部間を分離する分離溝 力 分離溝を挟んだ両側の半導体層が実質的に同一面になるような場所に形成され ているため、その分離溝に起因する段差による配線膜の断線の問題や、断線しなく ても膜厚が薄くなるという信頼性の問題を解消することができる。
[0027] すなわち、このような発光部間を直列または並列に接続する配線膜は、下層の半 導体層に接続される電気的接続部 (半導体層と直接または他の導電層を介してォー ミックコンタクトし、配線膜と電気的に接続される部分を意味し、以下、単に電極ともい う)は低い位置にあり、上層の半導体層に接続される電極は高い位置にあり、その両 電極を接続するには、段差が生じる。しかも、隣接する発光部間を電気的に分離する ため、分離溝が形成されるが、分離溝は、下層の半導体層を露出させた表面力ゝら境 界部に形成するのが効率的であるため、通常は分離溝の部分に大きな段差が形成 されると共に、半導体積層部の表面力 見ると分離溝と下層の露出部とが連続して 広 ヽ幅でエッチングされ、絶縁膜を形成しても半導体積層部の表面との段差はなく ならない。そのため、配線膜もその分離溝を跨ぎながら段差に沿って形成され、段差 の角部で配線膜が薄くなつて断線しやすいという問題を有している。し力しながら、本 発明では、その分離溝が、半導体層表面が実質的に同一な面になる部分に形成さ れているため、その分離溝の幅をたとえば 1 μ m程度と電気的絶縁が得られる程度 の非常に狭い溝にすることにより、絶縁膜を形成する際に分離溝の少なくとも表面側 は多少の凹みが生じても殆ど埋まる。その結果、その上に形成される配線膜は、分離 溝を跨いで形成される部分でも、段差は殆どなぐステップカバレッジの問題で配線 膜の断線や肉厚が薄くなるという問題が発生することはない。
[0028] この場合、一対の電極の間には高さの差があるが、たとえば下部電極の厚さを厚く 形成したり、半導体積層部の一部にダミー領域を形成し、そのダミー領域で傾斜面を 形成することにより、段差部分に配線を形成する必要がなくなり、ステップカバレッジ の問題による断線は生じない。
図面の簡単な説明
[図 1]本発明による半導体発光装置の一実施形態の断面説明図である。
[図 2]本発明による半導体発光装置の他の実施形態を示す断面説明図である。
[図 3]本発明による半導体発光装置の発光部の配置例を示す図である。
[図 4]図 3の等価回路図を示す図である。
[図 5]本発明による半導体発光装置の応用例を示す図である。
[図 6]本発明による半導体発光装置の他の応用例を示す図である。
[図 7]本発明による半導体発光装置のさらに他の応用例を示す図である。
[図 8]本発明による半導体発光装置のさらに他の応用例を示す図である。
[図 9]本発明による半導体発光装置のさらに他の応用例を示す図である。
[図 10]本発明による半導体発光装置のさらに他の応用例を示す図である。
[図 11]LEDを用いて照明装置を形成する従来の回路例を示す図である。
[図 12]LEDを用いて照明装置を形成する従来の構造例を示す図である。
符号の説明
1 発光部
3 配線膜
4 電極パッド
5 ダミー領域
6 蛍光体膜
7 蓄光ガラス膜
8 ヒューズ素子
9 キャパシタ
10 インダクタ
11 基板
13 高温バッファ層 14 II形層
15 活性層
16 p形層
17 半導体積層部
17a 分離溝
18 透光性導電層
19 p側電極(上部電極)
20 n側電極(下部電極)
21 絶縁膜
発明を実施するための最良の形態
[0031] つぎに、図面を参照しながら本発明の半導体発光装置について説明をする。本発 明による半導体発光装置は、図 1にその一実施形態の断面説明図が示されるように 、基板 1上に発光層を形成するように半導体層を積層して半導体積層部 17が形成さ れ、その半導体積層部 17が複数個に電気的に分離されると共に、それぞれに一対 の導電形層への電気的接続部(電極 19、 20)が設けられることにより複数個の発光 部 1が形成され、この複数個の発光部 1が、配線膜 3によりそれぞれ直列および Zま たは並列に接続されている。本発明では、この複数個の発光部 1をそれぞれ電気的 に分離する構造が、半導体積層部 17に形成される分離溝 17aおよびその分離溝 17 a内に埋め込まれる絶縁膜 21により形成され、その分離溝 17aは、分離溝 17aを挟ん だ半導体積層部 17の表面が実質的に同一面になる場所に形成され、その分離溝 1 7a上に絶縁膜 21を介して配線膜 3が形成されていることに特徴がある。
[0032] 図 1に示される例では、青色発光の発光部 1 (以下、単に LEDともいう)が窒化物半 導体の積層により形成され、その表面に図示しない、たとえば YAG (イットリウム'ァ ルミ-ゥム 'ガーネット)蛍光体や Sr-Zn-La蛍光体など力 なる発光色変換部材が 設けられることにより、白色光を発光する発光装置として形成されている。そのため、 半導体層積層部は、窒化物半導体層の積層により形成されている。しかし、赤、緑、 青の 3原色の発光部を形成して白色光になるようにすることもできるし、必ずしも白色 光にする必要はなく、所望の発光色の発光部に形成することができる。 [0033] ここに窒化物半導体とは、 III族元素の Gaと V族元素の Nとの化合物または III族元 素の Gaの一部または全部が Al、 Inなどの他の III族元素と置換したものおよび Zま たは V族元素の Nの一部が P、 Asなどの他の V族元素と置換した化合物(窒化物)か らなる半導体をいう。
[0034] 基板 11としては、窒化物半導体を積層するには、サファイア (Al O 単結晶)または
2 3
SiCのような半導体が用いられる力 図 1に示される例では、サファイア (Al O 単結
2 3 晶)が用いられている。しかし、基板は積層される半導体層に応じて格子定数ゃ熱膨 張係数などの観点力 選ばれる。
[0035] サファイア基板 11上に積層される半導体積層部 17は、たとえば GaN力もなる低温 ノ ッファ層 12力 SO.005~0.l zz m程度、ついでアンドープの GaNからなる高温バッフ ァ層 13が 1〜3 μ m程度、その上に Siをドープした n形 GaNからなるコンタクト層およ び n形 AlGaN系化合物半導体層力もなる障壁層(バンドギャップエネルギーの大き い層)などにより形成される n形層 14が 1〜5 μ m程度、バンドギャップエネルギーが 障壁層のそれよりも小さくなる材料、たとえば l〜3nmの In Ga Nからなるゥエル
0.13 0.87
層と 10〜20nmの GaNからなるバリア層とが 3〜8ペア積層される多重量子井戸(M QW)構造の活性層 15が 0.05〜0.3 μ m程度、 p形の AlGaN系化合物半導体層か らなる P形障壁層(バンドギャップエネルギーの大きい層)と p形 GaNからなるコンタク ト層とによる p形層 16が合せて 0.2〜1 μ m程度、それぞれ順次積層されることにより 形成されている。
[0036] 図 1に示される例では、アンドープで、半絶縁性の GaN力 なる高温バッファ層 13 が形成されている。基板がサファイアのような絶縁性基板力もなる場合には、必ずしも 半絶縁になって!/ヽなくても基板まで後述する分離溝を形成すれば支障はな!ヽが、ァ ンドープにした方が積層する半導体層の結晶性が良くなるため、さらには、半絶縁性 半導体層が設けられていることにより、各発光部に電気的分離する際に、基板表面ま でを完全にエッチングしなくても、電気的に分離することができるため好ましい。基板 11が SiCのような半導体基板力もなる場合には、隣接する発光部間を電気的に分離 させるため、アンド一プで半絶縁性の高温バッファ層 13が形成されることが各発光部 を独立させるために必要となる。 [0037] また、 n形層 14および p形層 16は、障壁層とコンタクト層の 2種類で構成する例であ つた力 キャリアの閉じ込め効果の点から活性層 6側に A1を含む層が設けられること が好ましいものの、 GaN層だけでもよい。また、これらを他の窒化物半導体層で形成 することもできるし、他の半導体層がさらに介在されてもよい。さらに、この例では、 n 形層 14と p形層 16とで活性層 15が挟持されたダブルへテロ接合構造であるが、 n形 層と P形層とが直接接合する pn接合構造のものでもよい。また、活性層 15上に直接 p 形 AlGaN系化合物層を成長した力 数 nm程度のアンドープ AlGaN系化合物層を 成長することにより、活性層 15の下側にピット発生層を形成して活性層 15にできたピ ットを埋め込みながら、 p形層と n形層との接触によるリークを防止することもできる。
[0038] 半導体積層部 17上には、たとえば ZnOなど力もなり、 p形半導体層 16とォーミック コンタクトをとることができる透光性導電層 18が 0.01〜0.5 m程度設けられている。 この透光性導電層 18は、 ZnOに限定されるものではなぐ ITOや Niと Auとの 2〜10 Onm程度の薄い合金層でも、光を透過させながら、電流をチップ全体に拡散すること ができる。この半導体積層部 17の一部がエッチングにより除去されて n形層 14が露 出され、さらにその n形層 14の露出部の近傍で間隔 dだけ離間してエッチングにより 分離溝 17aが形成されている。この離間する部分は発光領域 (長さ L1の部分)として は寄与せずダミー領域 5となり、後述するように熱放散部、配線などの形成スペース などとすることができ、目的に応じて間隔 dは 1〜50 μ m程度の範囲内で設定される 。この分離溝 17aは、ドライエッチングなどにより形成されるが、電気的に分離できる 範囲で、できるだけ狭い幅 wで形成され、 0.6〜5 μ m程度、たとえば 1 μ m程度 (深 さは 5 μ m程度)に形成される。
[0039] そして、透光性導電層 18上の一部に、 Tiと Auとの積層構造により、 p側電極 (上部 電極) 19が形成され、半導体積層部 17の一部がエッチングにより除去されて露出す る n形層 14にォーミックコンタクト用の n側電極(下部電極) 20が、 Ti-Al合金などによ り形成されている。図 1に示される例では、この下部電極 20力 0.4〜0.6 m程度の 厚さに形成され、上部電極 19とほぼ同程度の高さになるように形成されている。しか し、上部電極 19とほぼ同じ高さにならなくても、配線膜 3は真空蒸着などにより下部 電極 20上に堆積されるため、それ程段差は形成されず、通常の高さのままでもよい。 しかし、下部電極 20の厚さが上部電極 19の厚さより厚く形成されれば配線膜の信頼 性が向上し、上部電極 19と同程度の高さになればより好ましい。なお、この例では、 透光性導電層 18と p側電極 19の両方力 ¾形層 16への電気的接続部になって 、るが 、後述するように、配線膜 3の材料によっては、透光性導電層 18のみで電気的接続 部とすることができる。 n形層 14への電気的接続部は n側電極 20になる。
[0040] そして、この上部電極 19および下部電極 20の表面が露出するように半導体積層部 17の露出する表面および分離溝 17a内に、たとえば SiOなど力もなる絶縁膜 21が
2
設けられている。その結果、分離溝 17aで区切られた発光部 1が基板 11上に複数個 形成されている。その絶縁膜 21の表面で、 1個の発光部 laの n側電極 20とその発光 部 laと隣接する発光部 lbの p側電極 19とが配線膜 3により接続されている。この配 線膜 3は、 Auまたは A1などの金属膜を真空蒸着またはスパッタリングなどにより 0.3 〜: m程度の厚さに形成されている。この配線膜 3は、各発光部 1が直列または並 列の所望の接続になるように形成される。
[0041] たとえば、図 1に示されるように、分離溝 17aで分離された 1つの発光部 laの n側電 極 20と隣接する発光部 lbの p側電極 19とを順次接続していけば、直列に接続するこ とができ、 1個当り 3.5〜5Vの動作電圧の合計が 100V近く(厳密には抵抗やキャパ シタを直列に接続することにより調整できる)になるまで接続して、その組を並列に、 し力も pnの接続方向が逆方向になるように並列に接続することにより、商用の交流電 源である、たとえば 100Vの AC駆動をする明るい光源にすることができる。また、図 3 に発光部 1の配置例の一部が示されるように、 pn関係が逆方向に並列接続された 2 個 1組の発光部を直列に接続して、合計の動作電圧が 100Vに近くなるまで直列接 続しもよい。このような配置の等価回路図は図 4に示されるようになる。なお、この接続 で明るさが充分ではない場合には、さらにこれらの組を並列に形成して接続すること もできる。図 3に示されるように、 2個の発光部を逆並列に接続して 1組としたものをさ らに直列に接続する場合、縦方向ではなぐ横方向に隣接する発光部 1間で n側電 極 20と p側電極 19とを配線膜 3により接続する必要があり、配線膜 3の形成場所が発 光部 1間に必要となる。このスペースとして、前述のダミー領域 5を必要な幅で形成す ることがでさる。 [0042] つぎに、図 1に示される構造の半導体発光装置の製法について説明をする。有機 金属化学気相成長法 (MOCVD法)により、キャリアガスの Hと共にトリメチリガリウム
2
(TMG)、アンモニア(NH )、トリメチルアルミニウム(TMA)、トリメチルインジウム(T
3
MIn)などの反応ガスおよび n形にする場合のドーパントガスとしての SiH 、 p形にす
4 る場合のドーパントガスとしてのシクロペンタジェニルマグネシウム(Cp Mg)または
2
ジメチル亜鉛 (DMZn)などの必要なガスを供給して順次成長する。
[0043] まず、たとえばサファイア力もなる基板 11上に、たとえば 400〜600°C程度の低温 で、 GaN層力 なる低温バッファ層 12を 0.005〜0.1 μ m程度成膜した後、温度を 6 00〜1200°C程度の高温に上げて、アンドープの GaNからなる半絶縁性の高温バッ ファ層 13を 1〜3 μ m程度、 Siをドープした n形 GaNおよび AlGaN系化合物半導体 力らなる n形層 14を 1〜5 μ m程度成膜する。
[0044] つぎに、成長温度を 400〜600°Cの低温に下げて、たとえば l〜3nmの In Ga
0.13 0.87
Nからなるゥエル層と 10〜20nmの GaNからなるノリア層とが 3〜8ペア積層される多 重量子井戸(MQW)構造の活性層 6を 0.05〜0.3 μ m程度成膜する。
[0045] ついで、成長装置内の温度を 600〜1200°C程度に上げ、 p形の AlGaN系化合物 半導体層および GaN力もなる p形層 16を合せて 0.2〜1 μ m程度積層する。
[0046] その後、表面に Si Nなどの保護膜を設けて p形ドーパントの活性ィ匕のため、 400〜
3 4
800°C程度で 10〜60分程度のァニールを行い、たとえば ZnO層を MBE、スパッタ 、真空蒸着、 PLD、イオンプレーティングなどの方法により 0.1〜0.5 m程度成膜す ることにより透光性導電層 18を形成する。ついで、 n側電極 20を形成するため、 n形 層 14が露出するように、積層された半導体積層部 17の一部を塩素ガスなどによる反 応性イオンエッチングによりエッチングする。さらに引き続き、 n形層 14を露出させた 近傍で、発光部 1間を電気的に分離するため、 n形層 14の露出部と離間して半導体 積層部 17を 1 μ m程度の幅 wで、同様にドライエッチングにより半導体積層部 17の 高温バッファ層 13に至るまでエッチングする。 n形層 14の露出部と分離溝 17aとの間 隔 dは、たとえば 1 μ m程度になるように形成される。
[0047] つぎに、露出した n形層 14の表面に Tiと A1を、それぞれ 0.1 μ m程度と、 0.3 μ m 程度、スパッタリングまたは真空蒸着により連続して付着し、 RTA加熱により 600°C 程度で 5秒間の熱処理をすることにより合金化して、 n側電極 20を形成する。なお、 n 側電極はリフトオフ法により形成すれば、マスクを除去することにより所定の形状の n 側電極を形成することができる。その後、 p側電極 19のために透光性導電層 18上に Tiと Auをそれぞれ 0.1 mと 0.3 μ m程度づっ真空蒸着することにより、 p側電極 19 を形成する。その後、全面に SiOなどの絶縁膜 21を形成し、 p側電極 19および n側
2
電極 20の表面が露出するように絶縁膜 21の一部をエッチング除去する。そして、露 出する P側電極 19および n側電極 20を接続する部分のみ開口したレジスト膜を設け て Au膜または A1膜などを真空蒸着などにより設けてカゝらレジスト膜を除去するリフト オフ法などにより所望の配線膜 3を形成し、複数個の発光部 1からなる発光部群ごと にウエノ、からチップィ匕することにより、図 3に示される半導体発光装置のチップが得ら れる。なお、配線膜 3を形成する際に、図 3に示されるように、配線膜 3と同じ材料で 同時に外部と接続用の電極パッド 4を形成する。
[0048] 図 1に示される例によれば、 n側電極 20を形成するための n形層 14の露出部と、発 光部 1間を分離するための分離溝 17aとが、近傍であっても (目的に応じてダミー領 域 5の幅を広くすることができる)別の部分に形成されており、さらに n側電極 20が高 く形成されて ヽるため、隣接する発光部 1間の n側電極 20と p側電極 19とを接続する 配線膜 3は、分離溝 17aを介して形成されていても、大きな段差を経て接続する必要 がない。すなわち、分離溝 17aの深さは、 3〜6 μ m程度あるが、その幅は 0.6〜5 μ m程度、たとえば 1 μ m程度と電気的分離が得られる程度の非常に狭い間隔であり、 絶縁膜 21が完全に埋め込まれていなくても、表面は殆ど塞がり、その表面に形成さ れる配線膜 3には、多少の凹みは生じても大きな段差は生じない。そのため、ステツ プカバレッジの問題は一切なぐ非常に信頼性のある配線膜 3を有する半導体発光 装置が得られる。
[0049] なお、前述の例では、 n側電極 20を透光性導電層 18の上に露出するように高く形 成したが、前述のように、必ずしも透光性導電層 18の上に露出して p側電極 19とほ ぼ同一面になっていなくても、 n側電極 20の位置は分離溝 17aを経て隣接する発光 部の P側電極 19に至る段差よりは小さぐさらに n側電極 20の上に配線膜 3が積層さ れて P側電極 19と接続されるため、段差の問題は余り生じない。そのため、 n側電極 2 0は特別に高く形成されなくても、断線などは生じにくぐ非常に安定した配線膜 3が 得られる。若干でも高く形成されていれば、より一層信頼性が向上する点で好ましい 。すなわち、分離溝 17aの部分で段差が生じないように実質的に同一面の場所に分 離溝 17aが形成されて 、ればよ 、。
[0050] 前述の例は、 n形層 14の露出部と、分離溝 17aを異なる場所に形成することにより 、分離溝 17aを挟んだ半導体層の表面を実質的に同一面になるようにしたが、 n形層 14を露出させた露出部に分離溝 17aが形成されていても、傾斜面を有するダミー領 域(中間領域)を設けることにより、断線の問題を防止することができる。その例が、図 2に同様の断面説明図で示されている。
[0051] 図 2において、半導体積層部 17は図 1に示される例と同じであるので、同じ部分に は同じ符号を付してその説明を省略する。この例では、分離溝 17aが半導体積層部 17の表面力も形成されるのではなぐ n形層 14の露出面力もさらに高温バッファ層 1 3に至るように分離溝 17aが形成されている。ただし、分離溝 17aを挟んで n側電極 2 0を形成する側と反対側にも n形層 14の露出部が形成され、その n形層 14から半導 体積層部 17上の透光性導電層 18の表面に達する傾斜面を有するダミー領域 5が形 成されて!/ヽることに特徴がある。
[0052] このダミー領域 5は、 1つの発光部 laとその隣の発光部 lbとの間に形成されており 、その幅 L2は、 10〜50 /ζ πι程度に形成される。なお、このときの発光部 1の幅 L1は 、 60 /z m程度である。また、このダミー領域 5は、図 2に示されるように、 n形層 14の露 出部から半導体積層部 17の表面に至る傾斜面 17cが形成されている。図 2には模式 的に構造図が示されているだけで、寸法的には正確な図になっていないが、透光性 導電層 18の表面と n形層 14との段差は、前述のように、 0.5〜1 μ m程度で、 n形層 1 4の露出面から、分離溝 17aの底までの寸法は 3〜6 m程度ある。しかし、この分離 溝 17aの幅 wは、前述のように、 1 μ m程度であり、少なくとも分離溝 17aの表面は、 少々の窪みはできても殆ど絶縁膜 21により埋められている。したがって、このダミー 領域 5の n形層 14の露出面を経て配線膜 3を形成すれば、殆どステップカバレッジの 問題をなくすることができる力 図 2に示される例では、このダミー領域 5に傾斜面 17 cが形成されている。これにより、絶縁膜 21および配線膜 3は緩やかな勾配になり、よ り一層配線膜 3の信頼性を向上させることができる。
[0053] このような傾斜面 17cを形成するには、たとえば傾斜面を形成する場所以外のとこ ろをレジスト膜などによりマスクし、基板 11を斜めに傾けてドライエッチングなどにより エッチングすることにより、図 2に示されるような系斜面 17cを形成することができる。 その後は、前述の図 1に示される例と同様に、 p側および n側の電極 19、 20を形成し 、その電極表面が露出するように絶縁膜 21を形成し、配線膜 3を形成することにより、 図 2に示される構造の半導体発光装置を得ることができる。
[0054] このダミー領域 5が形成されることにより、前述のような傾斜面 17cを形成することが できる他に、ダミー領域 5自身は発光には寄与しないが、隣接する発光部 1で発光し た光が半導体層を伝ってこのダミー領域 5の表面や側面力 光を放射させることがで き、発光部 1が連続して形成される場合よりも、その発光効率 (入力に対する出力)が 向上する。また、発光部 1が連続して形成されていると、通電により発熱した熱が逃げ に《て、結局は発光効率が低下したり、信頼性の低下を来す恐れがあるが、このよう な発光させな 、ダミー領域 5が形成されることにより、発熱しな!、で熱放散をしやす 、 ため、信頼性の面力もも好ましい。さらに、前述の図 3に示されるように、横側に並ぶ 2 つの発光部 1を配線膜 3で連結する場合、配線膜 3の形成場所が必要となるが、この ダミー領域 5に配線膜 3を形成することができるし、後述するインダクタやキャパシタゃ 抵抗 (直列抵抗が 100Vに適合させるのに用いる場合がある)などの付属部品を形成 するスペースとして利用することができる。また、自由に配線膜を形成するスペースが あるため、発光部 1自身の構造を四角形状ではなく円形形状 (上面図の形状)など、 光の取出し構造を考慮した所望の形状にしゃすいというメリットもある。すなわち、配 線膜の断線防止のみならず、種々のメリットが付随する。このダミー領域 5の利用は、 図 1の例でも同じである。
[0055] 図 2に示される例では、このダミー領域 5と半導体積層部 17の高い側で隣接する発 光部 1とのあ!、だにも、その表面から高温バッファ層 13に至る第 2の分離溝 17bが形 成されている。この第 2の分離溝 17bも、半導体積層部表面がほぼ同じ面の場所に 形成されており、しかも前述と同様の電気的に分離し得る範囲で、できるだけ狭い間 隔、すなわち 1 m程度の幅で形成されている。そのため、この第 2の分離溝 17b上 に絶縁膜 21を介して配線膜 3が形成されても、断線などの問題は生じない。この第 2 の分離溝 17bは無くても構わないが、第 2の分離溝 17bが設けられることにより、エツ チングのバラツキにより分離溝 17aが完全に高温バッファ層 13に達していない場合 が生じても、隣接する発光部 1間の電気的分離を確実にすることができ、その信頼性 を向上させることができる。
[0056] 図 5は、本発明の半導体発光装置の応用例で、発光特性を向上させる例である。
すなわち、前述のように、本発明の半導体発光装置は、 LEDを相互に逆方向に接続 しておいて、交流で直接駆動する構造になっている。そのため、一方向に接続される LED群は、交流の半波でのみ発光し、他方向に接続される LED群は交流の残りの 半波でのみ発光する。したがって、図 5 (b)に時間 tに対する出力 Poが示されるように 、発光出力は半波の出力が繰り返されることになり、 100 (50 X 2)または 120 (60 X 2 ) Hzの繰返し周期のパルスとなる。この程度の繰返しでは、人間の目の感覚には、通 常余り意識されないが、それでも敏感な目にはチラツキの現象が現れる。このような 問題を解決するもので、蛍光体膜 6が発光面に設けられている。
[0057] 図 5 (a)には、図 1に示される発光装置の表面に形成された電極パッド 4を、回路基 板 31の配線 32上に直接ノヽンダ付けなどにより接続するフリップチップタイプの例が 示されている。すなわち、サファイア基板 11の裏面を光の放射面として上向きにし、 各発光部 1が図示しない配線膜により接続された部分を回路基板 31側にしてマウン トされた例が示されている。そして、サファイア基板 11の露出面に蛍光体膜 6が設け られている。蛍光体材料としては、余り残光時間が長いと消灯した場合にいつまでも 明るく違和感を生じるので、残光時間(強度が 1Z10程度になる時間)が 10msec (ミ リ秒)から lsec程度のものが好ましぐたとえば ZnS : Cu(Cuがドープされた ZnSを意 味する)、 Y O 、 ZnS :A1 (A1がドープされた ZnSを意味する)などを用いることができ
2 3
、このような蛍光体材料を、榭脂材料と混合してサファイア基板 11の表面に塗布する ことによりチラツキなどのない発光装置とすることができる。しかし、蛍光体膜 6の形成 は、このような基板裏面に限定されるものではなぐ表面側に形成することもできる。
[0058] 蛍光材料として、たとえば青色光を吸収して黄色に変換し、その黄色の光が LED チップ力 発せられる青色光と混色して白色光に変換する YAG (イットリウム 'アルミ -ゥム ·ガーネット)のような発光色変換部材( 1Z 10残光時間は 150〜200nsec)を 用いることにより、または紫外光を赤色、緑色および青色に変換する発光色変換部 材を混合して塗布し、もしくは別々に分離して塗布することにより、青色光または紫外 光の LEDと発光色変換蛍光材料とにより電灯などに適した白色光の発光装置とする ことができ、前述の残光時間が 10msec以上の蛍光体材料と混ぜることにより、残光 による目のチラツキを解消しながら、所望の発光色の半導体発光装置とすることがで きる。このような蛍光体膜の被膜は、前述のサファイア基板 11の裏面に設ける場合に 限らず、 LEDの発光面側に設けられれば、その構造には限定されない。
[0059] 図 6は、図 5の例をさらに変形したもので、蛍光体膜 6の表面にさらに蓄光ガラス膜 7 が形成された例である。蓄光ガラスとは、テルビウムなどの蓄光材がガラス体内に混 入されたもので、このようなガラスを粉末状にして透明樹脂に取り込むことにより、塗 布により所望の場所に設けることができる。このような蓄光ガラス膜 7が設けられること により、前述の交流駆動によるチラツキをさらに確実に解消することができると共に、 電源をオフにしてからもさらに 30〜 120分程度は光って ヽるため、誘導灯として使用 することができ、停電時の非常用照明として機能する。なお、この蓄光ガラスを直接 L EDチップに設けてもよいが、図 6に示されるように、蛍光体膜 6上に設けることにより、 蛍光体材料にもよるが、蓄光が主な発光になったときに、光の吸収が少なくなるという メリットがある。
[0060] 図 7は、本発明の半導体発光装置のさらなる応用例を示す説明図である。すなわち 、通常の電灯であれば、フィラメントが断線すれば点灯しなくなるだけで、電灯を交換 すれば何ら不都合はないが、 LEDの場合には、ショート不良が起こる場合がある。直 列接続された LEDが全てショート不良になることは稀である力もしれないが、 1個がシ ョートすると他の発光部への印加電圧が高くなり、可能性としてはあり得ることであり、 完全な安全性は保たれていない。し力も後述するように、並列接続されている場合、 一部がショート不良になると、他の発光部も発光しなくなる。そこで、図 7に示されるよ うに、直列接続された発光部 1 (LED)群と直列にヒューズ素子 8が接続されている。 このような構成にすることにより、 LED群でショート不良が発生しても、ヒューズ素子 8 が安全装置となる。なお、同じ 100Vでも明るい発光装置にするには、図 7 (b)に示さ れるように、直列に接続された発光部群が、さらに並列に複数組接続されるが、この ような場合には、それぞれの直列接続された発光部群ごとにヒューズ素子 8が直列に 接続されることにより、一列の発光部群がオフになっても、残りの発光部群で発光す ることができ、暗くはなるが照明装置としては機能するので好ましい。
[0061] 図 8は、本発明の半導体発光装置にサージが入力しても保護することができるサー ジプロテクトとして、キャパシタ 9が組み込まれた例である。すなわち、直並列接続さ れた発光部 1群の AC電源に接続される電極パッド 4a、 4b間にキャパシタ 9が接続さ れたものである。このキャパシタ 9は、たとえば 10〜20pF程度あれば通常の静電破 壊を防止することができるので、図 8 (b)および 8 (c)に平面説明図および断面説明 図が示されるように、配線膜 33上に、たとえば Si N力もなる絶縁膜 35を、 5nm程度
3 4
の厚さで、面積が 60 m X 60 m程度の大きさに形成すれば、上記容量を形成す ることができ、サージをー且キャパシタ 9で吸収し、時間をかけて放電することができ るため、サージに対して発光部 1を保護することができる。
[0062] 図 9は、同様にサージプロテクタの例で、この例は、インダクタ 10を挿入した例であ る。すなわち、図 9 (a)に示される例は、たとえば前述の図 2に示されるダミー領域 5表 面のスペースを利用して、配線膜 3により渦巻きを形成した例である。このような渦巻 きが形成されることにより、インダクタンスが 1〜: LOnH程度に形成され、サージが入 力しても減衰させる作用をする。この発光部 1間に形成するインダクタ 10は、電極パ ッドに近 、部分に形成することが好ましぐ数個程度のインダクタを形成すれば通常 のサージを減衰させることができるため、全ての発光部間に設ける必要はない。なお 、渦巻きの中心の端部は、図示しない絶縁膜を介して設けられる配線膜により一方の 発光部と接続される。
[0063] 図 9 (b)は、インダクタ形成例の他の例で、この例は、直列接続される発光部 1自体 が渦巻き状になるように配線膜により接続されたものである。この両端の発光部 1が、 電極パッド 4に接続されることにより、電極パッド 4間にサージが入力しても、サージの 立上り時の小電流が渦巻き状に接続された発光部 1を流れることにより磁界が形成さ れ、そのときのインダクタンスによりサージを減衰させることができる。
[0064] 図 10は、本発明の変形例を示す図で、この例は、各発光部 1で発光する光をでき るだけ外部に取り出しやすくする例である。すなわち、この例は、発光部 1上 (透光性 導電層 18上)の配線膜を ZnO層などの透光性導電層 36により形成したものである。 配線膜 3が短くて直列抵抗が問題にならない程度であれば、全ての配線膜を透光性 導電層 36で形成することもできる力 前述のインダクタを配線膜により形成する場合 のように、配線膜が長くなる場合には、少なくとも発光領域 (活性層 5に電流が流れる 部分)上の配線膜を透光性導電層 36により形成されればよい。 ZnOといえども、 Au や A1などに比べると抵抗値が大き!/、からである。このように発光分部の上側に光を遮 断する金属膜が設けられないようにすることにより、有効に発光した光を取り出すこと ができる。
[0065] 前述の各例では、絶縁膜を形成するのに、 SiOなどを CVD法などにより形成した
2
力 たとえばクラリアント 'ジャパン株式会社の商品名 spinfil 130のように、スピンコート して 200°C10分、 400°C10分の硬化処理することにより 400°C程度の高温に耐え、 透明な絶縁性を有する絶縁膜を形成すれば、分離溝などの凹部を埋めて、ある程度 平坦な絶縁膜を形成することができる。しかも熱処理をするため、鋭い凸凹も丸くなり 、その上に形成する配線膜の断線は生じに《なると共に、配線の薄い部分もなくな るため、全体として動作電圧が低くなり好ましい。しかし、この方法では、余り厚く形成 すると、配線のための穴形成時の段差が大きくなり、その部分の配線膜の断線が生じ る、という問題も生じる。
産業上の利用可能性
[0066] 商用交流電源を利用した蛍光灯に代る一般的な照明装置、信号機など、各種の照 明装置に利用することができる。

Claims

請求の範囲
[1] 基板と、該基板上に発光層を形成するように半導体層を積層して半導体積層部が 形成され、該半導体積層部が複数個に電気的に分離されると共に、それぞれに一対 の導電形層への電気的接続部が設けられる複数個の発光部と、前記複数個の発光 部を、それぞれ直列および Zまたは並列に接続するために前記電気的接続部に接 続される配線膜とを有し、前記複数個の発光部を形成するための電気的分離が、前 記半導体積層部に形成される分離溝および該分離溝内に埋め込まれる絶縁膜によ り形成され、該分離溝は、該分離溝を挟んだ半導体積層部の表面が実質的に同一 面になる場所に形成され、該分離溝上に前記絶縁膜を介して前記配線膜が形成さ れてなる半導体発光装置。
[2] 前記分離溝と該分離溝の一方の発光部との間に発光部に寄与しない半導体積層 部からなるダミー領域が形成されてなる請求項 1記載の半導体発光装置。
[3] 前記各発光部の前記一対の導電形層への電気的接続部が、前記半導体積層部 の上層側の第 1導電形半導体層に電気的に接続して設けられる上部電極と、前記半 導体積層部の一部をエッチング除去して露出する下層の第 2導電形半導体層に電 気的に接続して設けられる下部電極とからなり、前記分離溝を挟んだ前記半導体積 層部の表面が、共に前記上層側の半導体層になるように形成されてなる請求項 1記 載の半導体発光装置。
[4] 前記各発光部の前記一対の導電形層への電気的接続部が、前記半導体積層部 の上層側の第 1導電形半導体層に電気的に接続して設けられる上部電極と、前記半 導体積層部の一部をエッチング除去して露出する下層の第 2導電形半導体層に電 気的に接続して設けられる下部電極とからなり、前記分離溝を挟んだ前記半導体積 層部の表面が、共に前記下部電極が設けられる下層半導体層になるように形成され 、前記下部電極が設けられる第 1の発光部と、前記分離溝を介して該下部電極と前 記配線膜により接続される上部電極が設けられる第 2の発光部との間にダミー領域が 設けられ、該ダミー領域に前記下層半導体層から前記上層半導体層に至る傾斜面 が形成され、該傾斜面上を経て前記下部電極と上部電極とを接続する前記配線膜 が形成されてなる請求項 1記載の半導体発光装置。
[5] 前記ダミー領域の前記分離溝と反対側で、前記半導体積層部の表面が実質的に 同一面となる部分に第 2の分離溝が形成され、該第 2の分離溝内に絶縁膜が充填さ れてなる請求項 2記載の半導体発光装置。
[6] 前記半導体積層部が窒化物半導体力 なり、該半導体積層部の少なくとも発光面 側に、前記発光層で発光する光の波長を変換する発光色変換部材が設けられること により、白色光を発光するように形成されてなる請求項 1記載の半導体発光装置。
[7] 前記複数個の発光部が、前記一対の導電形層への電気的接続部が相互に反対 になるように並列接続された 1組が直列に接続されることにより、商用の交流電源で 駆動し得るように接続されてなる請求項 1記載の半導体発光装置。
[8] 前記複数の発光部の光発射面側に残光時間が 10ミリ秒から 1秒以内の蛍光材料 が設けられてなる請求項 1記載の半導体発光装置。
[9] 前記蛍光材料が、 ZnS: Cu、 Y O、 ZnS: A1である請求項 8記載の半導体発光装
2 3
置。
[10] 前記複数の発光部の光発射面側に残光時間が 1秒以上の蓄光材料が設けられて なる請求項 1記載の半導体発光装置。
[11] 前記蓄光材が、テルビウムである請求項 10記載の半導体発光装置。
[12] 前記発光色変換部材内に、残光時間が 10ミリ秒から 1秒以内の蛍光材料および残 光時間が 1秒以上の蓄光材料の少なくとも一方が混入されてなる請求項 6記載の半 導体発光装置。
[13] 前記半導体積層部が透光性の基板上に形成され、該基板の裏面が前記発光層で 発光する光の取出し面とされ、該基板の裏面に前記発光色変換部材と、残光時間が 10ミリ秒から 1秒以内の蛍光材料および残光時間が 1秒以上の蓄光材料の少なくと も 1つとが設けられてなる請求項 6記載の半導体発光装置。
[14] 前記直列に接続される発光部の群れごとに、ヒューズ素子が直列に接続されてなる 請求項 1記載の半導体発光装置。
[15] 前記直列および Zまたは並列に接続された複数の発光部の外部電源と接続される 一対の電極パッド間にサージを吸収するキャパシタが並列に接続されてなる請求項 1記載の半導体発光装置。
[16] 前記直列および Zまたは並列に接続された複数の発光部の外部電源と接続される 一対の電極パッド間にサージを吸収するインダクタが直列に接続されてなる請求項 1 記載の半導体発光装置。
[17] 前記配線膜のうち、少なくとも前記上部電極と接続される導電形の半導体層の表面 上に形成される部分は、透光性導電膜により形成されてなる請求項 1ないし 10のい ずれか 1項記載の半導体発光装置。
PCT/JP2005/016026 2004-09-02 2005-09-01 半導体発光装置 Ceased WO2006025497A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US11/661,631 US20070284598A1 (en) 2004-09-02 2005-09-01 Semiconductor Light Emitting Device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004-255802 2004-09-02
JP2004255802A JP3904571B2 (ja) 2004-09-02 2004-09-02 半導体発光装置

Publications (1)

Publication Number Publication Date
WO2006025497A1 true WO2006025497A1 (ja) 2006-03-09

Family

ID=36000146

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/016026 Ceased WO2006025497A1 (ja) 2004-09-02 2005-09-01 半導体発光装置

Country Status (3)

Country Link
US (1) US20070284598A1 (ja)
JP (1) JP3904571B2 (ja)
WO (1) WO2006025497A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010517273A (ja) * 2007-01-22 2010-05-20 クリー レッド ライティング ソリューションズ、インコーポレイテッド フォールト・トレラント発光体、フォールト・トレラント発光体を含むシステムおよびフォールト・トレラント発光体を作製する方法
US20100320491A1 (en) * 2007-06-21 2010-12-23 Jae Cheon Han Semiconductor light emitting device and method of fabricating the same
JP2016174017A (ja) * 2015-03-16 2016-09-29 株式会社東芝 半導体発光素子
CN107078096A (zh) * 2014-09-22 2017-08-18 株式会社村田制作所 半导体装置
WO2021256447A1 (ja) * 2020-06-20 2021-12-23 アルディーテック株式会社 半導体発光素子チップ集積装置およびその製造方法
US12341137B2 (en) * 2007-01-22 2025-06-24 Creeled, Inc. Illumination devices using externally interconnected arrays of light emitting devices, and methods of fabricating same
US12622323B2 (en) 2020-06-20 2026-05-05 Uldtec Co., Ltd. Semiconductor light emitting element chip integrated device and manufacturing method thereof

Families Citing this family (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3802911B2 (ja) * 2004-09-13 2006-08-02 ローム株式会社 半導体発光装置
CN101865438B (zh) * 2005-06-28 2014-10-22 首尔伟傲世有限公司 用于交流电力操作的发光装置
KR100616415B1 (ko) * 2005-08-08 2006-08-29 서울옵토디바이스주식회사 교류형 발광소자
DE112006002927B4 (de) 2006-01-09 2010-06-02 Seoul Opto Device Co. Ltd., Ansan Licht emittierende Diode mit ITO-Schicht und Verfahren zur Herstellung einer solchen
JP2007281081A (ja) 2006-04-04 2007-10-25 Rohm Co Ltd 半導体発光装置
US20080079013A1 (en) * 2006-09-28 2008-04-03 Formosa Epitaxy Incorporation Light emitting diode structure
US7768020B2 (en) * 2007-03-13 2010-08-03 Seoul Opto Device Co., Ltd. AC light emitting diode
KR100974923B1 (ko) * 2007-03-19 2010-08-10 서울옵토디바이스주식회사 발광 다이오드
JP2009076694A (ja) * 2007-09-20 2009-04-09 Panasonic Corp 窒化物半導体装置およびその製造方法
KR100889956B1 (ko) * 2007-09-27 2009-03-20 서울옵토디바이스주식회사 교류용 발광다이오드
JP5228442B2 (ja) * 2007-10-29 2013-07-03 三菱化学株式会社 集積型発光源およびその製造方法
JP2009111100A (ja) * 2007-10-29 2009-05-21 Mitsubishi Chemicals Corp 集積型発光源およびその製造方法
JP5228441B2 (ja) * 2007-10-29 2013-07-03 三菱化学株式会社 集積型発光源およびその製造方法
JP2009111099A (ja) * 2007-10-29 2009-05-21 Mitsubishi Chemicals Corp 集積型発光源およびその製造方法
DE102008011848A1 (de) * 2008-02-29 2009-09-03 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
CN101960601B (zh) 2008-02-29 2013-02-20 欧司朗光电半导体有限公司 单片的光电子半导体本体及其制造方法
KR100956224B1 (ko) * 2008-06-30 2010-05-04 삼성엘이디 주식회사 Led 구동회로 및 led 어레이 장치
JP5217787B2 (ja) * 2008-08-27 2013-06-19 日亜化学工業株式会社 半導体発光素子
US7939839B2 (en) 2008-09-11 2011-05-10 Bridgelux, Inc. Series connected segmented LED
JP2010103522A (ja) * 2008-10-21 2010-05-06 Seoul Opto Devices Co Ltd 遅延蛍光体を備える交流駆動型の発光素子及び発光素子モジュール
KR101603773B1 (ko) 2009-01-07 2016-03-17 서울바이오시스 주식회사 복수개의 발광셀들을 갖는 발광 다이오드
WO2010050694A2 (ko) 2008-10-29 2010-05-06 서울옵토디바이스주식회사 발광 다이오드
US8062916B2 (en) * 2008-11-06 2011-11-22 Koninklijke Philips Electronics N.V. Series connected flip chip LEDs with growth substrate removed
JP5195452B2 (ja) * 2009-01-22 2013-05-08 ソニー株式会社 発光素子
US20110018013A1 (en) * 2009-07-21 2011-01-27 Koninklijke Philips Electronics N.V. Thin-film flip-chip series connected leds
KR101034054B1 (ko) * 2009-10-22 2011-05-12 엘지이노텍 주식회사 발광소자 패키지 및 그 제조방법
KR101106151B1 (ko) * 2009-12-31 2012-01-20 서울옵토디바이스주식회사 발광 소자 및 그것을 제조하는 방법
KR101665932B1 (ko) * 2010-02-27 2016-10-13 삼성전자주식회사 멀티셀 어레이를 갖는 반도체 발광장치, 발광모듈 및 조명장치
KR101007137B1 (ko) * 2010-03-08 2011-01-10 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
US8084775B2 (en) * 2010-03-16 2011-12-27 Bridgelux, Inc. Light sources with serially connected LED segments including current blocking diodes
WO2011126248A2 (en) * 2010-04-06 2011-10-13 Seoul Opto Device Co., Ltd. Light emitting diode and method of fabricating the same
KR101735670B1 (ko) * 2010-07-13 2017-05-15 엘지이노텍 주식회사 발광 소자
US9287452B2 (en) * 2010-08-09 2016-03-15 Micron Technology, Inc. Solid state lighting devices with dielectric insulation and methods of manufacturing
KR101142965B1 (ko) * 2010-09-24 2012-05-08 서울반도체 주식회사 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
US9070851B2 (en) 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
CN103222074B (zh) * 2010-11-18 2016-06-01 首尔伟傲世有限公司 具有电极焊盘的发光二极管芯片
US8536594B2 (en) * 2011-01-28 2013-09-17 Micron Technology, Inc. Solid state lighting devices with reduced dimensions and methods of manufacturing
CN102683533B (zh) * 2011-03-14 2014-12-10 展晶科技(深圳)有限公司 发光二极管及其制造方法
US8573469B2 (en) 2011-11-18 2013-11-05 LuxVue Technology Corporation Method of forming a micro LED structure and array of micro LED structures with an electrically insulating layer
US8426227B1 (en) * 2011-11-18 2013-04-23 LuxVue Technology Corporation Method of forming a micro light emitting diode array
US8646505B2 (en) 2011-11-18 2014-02-11 LuxVue Technology Corporation Micro device transfer head
US8349116B1 (en) 2011-11-18 2013-01-08 LuxVue Technology Corporation Micro device transfer head heater assembly and method of transferring a micro device
WO2013103093A1 (ja) * 2012-01-05 2013-07-11 株式会社カネカ 有機el装置及びその製造方法
JP2013218842A (ja) * 2012-04-06 2013-10-24 Sharp Corp 照明装置、表示装置、及びテレビ受信装置
US9269696B2 (en) * 2012-04-25 2016-02-23 Epistar Corporation Light-emitting device
WO2013168929A1 (en) * 2012-05-11 2013-11-14 Seoul Opto Device Co., Ltd. Light emitting diode having plurality of light emitting elements and method of fabricating the same
TWI535077B (zh) * 2012-05-24 2016-05-21 台達電子工業股份有限公司 發光單元及其發光模組
DE102012106364B4 (de) * 2012-07-16 2021-09-09 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
CN102769023A (zh) * 2012-08-15 2012-11-07 上海蓝宝光电材料有限公司 一种氮化镓系高压发光二极管及其制作方法
CN102820316B (zh) * 2012-08-30 2016-04-27 北京工业大学 一种led显示微阵列及其制备方法
CN103715311A (zh) * 2012-09-28 2014-04-09 上海蓝光科技有限公司 一种大电流密度、低电压功率型发光二极管及其制造方法
CN103700741B (zh) * 2012-09-28 2017-01-18 上海蓝光科技有限公司 一种大电流密度、低电压功率型发光二极管及其制造方法
JP6040007B2 (ja) * 2012-11-14 2016-12-07 スタンレー電気株式会社 発光装置及びその製造方法
US8963121B2 (en) 2012-12-07 2015-02-24 Micron Technology, Inc. Vertical solid-state transducers and high voltage solid-state transducers having buried contacts and associated systems and methods
KR102087935B1 (ko) * 2012-12-27 2020-03-11 엘지이노텍 주식회사 발광 소자
JP6176032B2 (ja) 2013-01-30 2017-08-09 日亜化学工業株式会社 半導体発光素子
DE102013101367A1 (de) * 2013-02-12 2014-08-14 Osram Opto Semiconductors Gmbh Halbleiterchip
JP6248604B2 (ja) * 2013-12-18 2017-12-20 日亜化学工業株式会社 半導体発光素子及びその電極形成方法
US9780276B2 (en) * 2014-01-23 2017-10-03 Suzhou Institute of Nano-tech and Nano-bionics, Chinese Academy of Sciences Wafer-level semiconductor device and manufacturing method thereof
US9653671B2 (en) * 2014-02-13 2017-05-16 Infineon Technologies Ag Light emitting device and method for operating a plurality of light emitting arrangements
JP2014170977A (ja) * 2014-06-27 2014-09-18 Toshiba Corp 発光装置
CN104091867B (zh) * 2014-07-25 2017-07-14 厦门市三安光电科技有限公司 高压发光二极管芯片及其制作方法
JP6462274B2 (ja) 2014-08-21 2019-01-30 株式会社東芝 半導体発光素子
TWI646706B (zh) * 2015-09-21 2019-01-01 隆達電子股份有限公司 發光二極體晶片封裝體
CN205944139U (zh) 2016-03-30 2017-02-08 首尔伟傲世有限公司 紫外线发光二极管封装件以及包含此的发光二极管模块
CN109690783B (zh) * 2016-05-20 2022-04-26 亮锐控股有限公司 形成发光器件的p型层的方法
WO2018022181A1 (en) * 2016-07-28 2018-02-01 Lumileds Llc Dimming led circuit augmenting dc/dc controller integrated circuit
KR20190098199A (ko) * 2016-12-22 2019-08-21 루미레즈 엘엘씨 동작 피드백을 위한 센서 세그먼트를 구비한 발광 다이오드들
CN110214380B (zh) * 2017-01-25 2024-04-09 苏州立琻半导体有限公司 半导体器件
CN107191798A (zh) * 2017-06-21 2017-09-22 海迪科(南通)光电科技有限公司 一种新型高压led灯丝灯
US11355549B2 (en) * 2017-12-29 2022-06-07 Lumileds Llc High density interconnect for segmented LEDs
US11508715B2 (en) * 2020-04-24 2022-11-22 Creeled, Inc. Light-emitting diode chip with electrical overstress protection
JP7522590B2 (ja) * 2020-06-25 2024-07-25 株式会社カネカ 太陽電池デバイスの製造方法および太陽電池デバイス
KR20230164006A (ko) * 2021-04-01 2023-12-01 하마마츠 포토닉스 가부시키가이샤 제조 방법, 검사 방법, 및 검사 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0846279A (ja) * 1994-07-26 1996-02-16 Mitsubishi Electric Corp アレイ型半導体レーザ装置
JP2002359402A (ja) * 2001-03-29 2002-12-13 Lumileds Lighting Us Llc 高抵抗性基層の上に形成されたモノリシック直列/並列ledアレイ
JP2003243701A (ja) * 2003-03-20 2003-08-29 Toyoda Gosei Co Ltd Iii族窒化物半導体発光素子

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007016373A2 (en) * 2005-07-28 2007-02-08 Synditec, Inc. Pulsed current averaging controller with amplitude modulation and time division multiplexing for arrays of independent pluralities of light emitting diodes

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0846279A (ja) * 1994-07-26 1996-02-16 Mitsubishi Electric Corp アレイ型半導体レーザ装置
JP2002359402A (ja) * 2001-03-29 2002-12-13 Lumileds Lighting Us Llc 高抵抗性基層の上に形成されたモノリシック直列/並列ledアレイ
JP2003243701A (ja) * 2003-03-20 2003-08-29 Toyoda Gosei Co Ltd Iii族窒化物半導体発光素子

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010517273A (ja) * 2007-01-22 2010-05-20 クリー レッド ライティング ソリューションズ、インコーポレイテッド フォールト・トレラント発光体、フォールト・トレラント発光体を含むシステムおよびフォールト・トレラント発光体を作製する方法
US9391118B2 (en) 2007-01-22 2016-07-12 Cree, Inc. Fault tolerant light emitters, systems incorporating fault tolerant light emitters and methods of fabricating fault tolerant light emitters
US12341137B2 (en) * 2007-01-22 2025-06-24 Creeled, Inc. Illumination devices using externally interconnected arrays of light emitting devices, and methods of fabricating same
US20100320491A1 (en) * 2007-06-21 2010-12-23 Jae Cheon Han Semiconductor light emitting device and method of fabricating the same
US9450017B2 (en) * 2007-06-21 2016-09-20 Lg Innotek Co., Ltd. Semiconductor light emitting device and method of fabricating the same
CN107078096A (zh) * 2014-09-22 2017-08-18 株式会社村田制作所 半导体装置
CN107078096B (zh) * 2014-09-22 2020-10-02 株式会社村田制作所 半导体装置
JP2016174017A (ja) * 2015-03-16 2016-09-29 株式会社東芝 半導体発光素子
WO2021256447A1 (ja) * 2020-06-20 2021-12-23 アルディーテック株式会社 半導体発光素子チップ集積装置およびその製造方法
US12622323B2 (en) 2020-06-20 2026-05-05 Uldtec Co., Ltd. Semiconductor light emitting element chip integrated device and manufacturing method thereof

Also Published As

Publication number Publication date
US20070284598A1 (en) 2007-12-13
JP3904571B2 (ja) 2007-04-11
JP2006073815A (ja) 2006-03-16

Similar Documents

Publication Publication Date Title
JP3904571B2 (ja) 半導体発光装置
JP3802911B2 (ja) 半導体発光装置
JP5193048B2 (ja) 垂直に積層された発光ダイオードを有する発光素子
JP4359263B2 (ja) 半導体発光装置
US20100006873A1 (en) HIGHLY POLARIZED WHITE LIGHT SOURCE BY COMBINING BLUE LED ON SEMIPOLAR OR NONPOLAR GaN WITH YELLOW LED ON SEMIPOLAR OR NONPOLAR GaN
KR101020995B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
US20060169993A1 (en) Micro-LED based high voltage AC/DC indicator lamp
KR20130045507A (ko) 발광 소자
US8536591B2 (en) Light emitting device and lighting system
JPH10200159A (ja) 半導体発光素子
JP5736479B2 (ja) 発光素子、発光素子製造方法
KR102738456B1 (ko) 반도체 소자
JP3802910B2 (ja) 半導体発光装置
JP4981005B2 (ja) 半導体発光装置
JP2006135367A (ja) 半導体発光装置
JP6878406B2 (ja) 発光素子及びこれを含む発光素子パッケージ
JP2006303525A (ja) 半導体発光装置
JP2007157969A (ja) 半導体発光素子
KR102362306B1 (ko) 발광 소자
KR101826979B1 (ko) 발광 소자 및 발광 소자 패키지
KR101628384B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR20120006348A (ko) 발광소자
KR20180025733A (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
JP4995432B2 (ja) 半導体発光装置
KR102175346B1 (ko) 발광소자 및 발광 소자 패키지

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KM KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU LV MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 11661631

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase
WWP Wipo information: published in national office

Ref document number: 11661631

Country of ref document: US