KR20230164006A - 제조 방법, 검사 방법, 및 검사 장치 - Google Patents

제조 방법, 검사 방법, 및 검사 장치 Download PDF

Info

Publication number
KR20230164006A
KR20230164006A KR1020237027147A KR20237027147A KR20230164006A KR 20230164006 A KR20230164006 A KR 20230164006A KR 1020237027147 A KR1020237027147 A KR 1020237027147A KR 20237027147 A KR20237027147 A KR 20237027147A KR 20230164006 A KR20230164006 A KR 20230164006A
Authority
KR
South Korea
Prior art keywords
light
layer
electrical connection
connection point
measurement
Prior art date
Application number
KR1020237027147A
Other languages
English (en)
Inventor
도모노리 나카무라
Original Assignee
하마마츠 포토닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하마마츠 포토닉스 가부시키가이샤 filed Critical 하마마츠 포토닉스 가부시키가이샤
Publication of KR20230164006A publication Critical patent/KR20230164006A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2632—Circuits therefor for testing diodes
    • G01R31/2635—Testing light-emitting diodes, laser diodes or photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Optics & Photonics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Led Devices (AREA)

Abstract

반도체 디바이스의 제조 방법은 사파이어 기판 상에서 결정을 성장시킴으로써 적층막을 형성하고, 적층막 상에 절연막을 형성하고, 절연막에 있어서의 n-GaN층의 전기적 접속 지점 및 p－GaN층의 전기적 접속 지점에 컨택트홀을 형성하여 제1 부재를 생성하는 제1 스텝과, 제1 부재에 도전층을 형성하고, 도전층에 의해서 n-GaN층의 전기적 접속 지점 및 p－GaN층의 전기적 접속 지점이 서로 전기적으로 접속되어 있는 제2 부재를 생성하는 제2 스텝과, 제2 부재에 여기광을 조사하고, 제2 부재에서 발생한 발광을 계측하는 제3 스텝과, 제1 패드 전극 및 제2 패드 전극을 형성하여, 반도체 디바이스를 생성하는 제4 스텝을 구비한다.

Description

제조 방법, 검사 방법, 및 검사 장치
본 발명의 일 양태는, 반도체 디바이스의 제조 방법, 검사 방법, 및 검사 장치에 관한 것이다.
웨이퍼 상에 형성된 발광 소자군의 양·불량을 판정하는 수법으로서, 발광 소자가 발하는 포토루미네선스를 관찰하고, 그 포토루미네선스의 휘도에 기초하여 발광 소자의 양부(良否) 판정을 행하는 수법이 알려져 있다(예를 들면 특허 문헌 1 참조). 이러한 수법에 의하면, 예를 들면 프로빙에 의해서(즉 전기적 특성에 기초하여) 발광 소자의 양부 판정을 행하는 수법과 비교하여, 미세하고 또한 다량의 발광 소자를 효율적으로 검사할 수 있다.
특허 문헌 1: 일본 특개 2014－163857호 공보
여기서, 상술한 것 같은 포토루미네선스를 관찰하는 수법으로는, 리크 불량을 검출할 수 있지만, 컨택트 불량(오픈 불량, 고저항 불량, 고임계값 불량)을 적절히 검출할 수 없다. 이 때문에, 상술한 것 같은 포토루미네선스를 관찰하는 수법으로는, 리크 불량이 아니기 때문에 우량품으로 판정된 발광 소자 중에, 불량품(컨택트 불량인 발광 소자)이 포함되어 버리는 경우가 있어, 발광 소자의 양부 판정을 적절히 행할 수 없을 우려가 있다.
본 발명의 일 양태는 상기 실정을 감안하여 이루어진 것으로, 발광 소자의 컨택트 불량을 적절히 검출하는 것을 목적으로 한다.
본 발명의 일 양태에 따른 반도체 디바이스의 제조 방법은, 복수의 발광 소자가 형성된 반도체 디바이스의 제조 방법으로서, 기판 상에서 결정을 성장시킴으로써, 버퍼층, N층, 발광층, 및 P층을 포함하는 적층막을 형성하고, 적층막 상에 절연막을 형성하고, 절연막에 있어서의 N층의 전기적 접속 지점 및 P층의 전기적 접속 지점에 컨택트홀을 형성하여 제1 부재를 생성하는 제1 스텝과, 제1 부재에 있어서의 절연막이 형성된 면에 도전층을 형성하고, 도전층에 의해서 N층의 전기적 접속 지점 및 P층의 전기적 접속 지점이 서로 전기적으로 접속되어 있는 제2 부재를 생성하는 제2 스텝과, 제2 부재에 광을 조사하고, 제2 부재에서 발생한 발광을 계측하는 제3 스텝과, 제2 부재에 형성된 도전층을 가공함으로써, N층의 전기적 접속 지점에 대응하는 제1 패드 전극, 및 P층의 전기적 접속 지점에 대응하는 제2 패드 전극을 형성하여, 반도체 디바이스를 생성하는 제4 스텝을 구비한다.
본 발명의 일 양태에 따른 반도체 디바이스의 제조 방법에서는, 적층막 및 절연막이 형성되고, 절연막에 있어서의 N층의 전기적 접속 지점 및 P층의 전기적 접속 지점에 컨택트홀이 형성되고, 절연막에 도전층이 형성되고, 도전층이 가공되어 패드 전극이 형성되는 것 같은 반도체 디바이스의 제조 과정에 있어서, 도전층이 형성된 제2 부재에 광이 조사되고, 제2 부재에서 발생한 발광이 계측된다. 여기서, 도전층이 형성된 제2 부재에 있어서는, 도전층에 의해서 N층의 전기적 접속 지점 및 P층의 전기적 접속 지점이 서로 전기적으로 접속되어 있고, 쇼트된 상태로 되어 있다. 이러한 쇼트된 제2 부재에 있어서는, 우량품의 발광 소자가 되는 부분에 대해서는 캐리어의 재결합이 일어나기 어려워, 발광 휘도가 작아진다. 한편으로, 컨택트 불량의 발광 소자가 되는 부분에 대해서는, 도전층에 의해서 N층의 전기적 접속 지점 및 P층의 전기적 접속 지점이 서로 전기적으로 접속된 상태(쇼트된 상태)여도 내부에서 캐리어의 재결합이 활발하게 일어나기 때문에, 우량품과 비교해서 발광 휘도가 커진다. 이와 같이, 도전층에 의해서 N층의 전기적 접속 지점 및 P층의 전기적 접속 지점이 서로 전기적으로 접속되어 있는 상태에 있어서의 제2 부재로부터의 발광은, 컨택트 불량의 유무에 따라서, 그 휘도에 차이가 생긴다. 이 때문에, 본 발명의 일 양태에 따른 제조 방법과 같이, 도전층에 의해서 N층의 전기적 접속 지점 및 P층의 전기적 접속 지점이 서로 전기적으로 접속되어 있는 제2 부재에 광이 조사되어 제2 부재로부터의 발광이 계측됨으로써, 계측된 발광의 휘도에 기초하여, 컨택트 불량인 발광 소자의 부분과 컨택트 불량이 아닌 발광 소자의 부분을 구별하는 것이 가능해진다. 이것에 의해, 발광 소자의 컨택트 불량을 적절히 검출하여, 발광 소자의 양부 판정 정밀도를 향상시킬 수 있다. 그리고, 본 발명의 일 양태에 따른 반도체 디바이스의 제조 방법에서는, 상술한 것처럼, 반도체 디바이스의 제조 과정에 있어서 컨택트 불량에 관한 검출을 행할 수 있기 때문에, 예를 들면 컨택트 불량의 검출을 위해서 별도 검사를 행하는(제조 과정 이외로 별도 검사를 행하는) 경우와 비교하여, 용이하고 또한 신속하게 컨택트 불량에 관한 검출을 행할 수 있다.
상기 제조 방법은, 제4 스텝 후에 있어서, 반도체 디바이스에 광을 조사하고, 반도체 디바이스에서 발생한 발광을 계측하는 제5 스텝을 더 구비하고 있어도 된다. 제4 스텝을 거쳐 생성된 반도체 디바이스에서는, 제1 패드 전극 및 제2 패드 전극이 형성되어 있고, N층의 전기적 접속 지점 및 P층의 전기적 접속 지점이 서로 전기적으로 접속되어 있지 않다. 이러한 반도체 디바이스로부터의 발광은, 리크 불량의 유무에 따라서, 그 휘도에 차이가 생긴다. 이 때문에, 제4 스텝 후의 반도체 디바이스에 광이 조사되고 반도체 디바이스로부터의 발광이 계측됨으로써, 계측된 발광의 휘도에 기초하여 리크 불량인 발광 소자의 부분과 리크 불량이 아닌 발광 소자의 부분을 구별하는 것이 가능해진다. 이것에 의해, 발광 소자의 리크 불량을 적절히 검출할 수 있다.
상기 제조 방법은, 제3 스텝에 있어서의 계측 결과에 기초하여 컨택트 불량인 발광 소자의 부분을 특정함과 아울러, 제5 스텝에 있어서의 계측 결과에 기초하여 리크 불량인 발광 소자의 부분을 특정함으로써 취득된 특정 결과에 기초하여, 발광 소자의 우량품과 불량품을 판별하는 제6 스텝을 더 구비하고 있어도 된다. 이러한 구성에 의하면, 컨택트 불량의 발광 소자 및 리크 불량의 발광 소자를 불량품으로서 적절히 검출하여, 발광 소자의 양부 판정 정밀도를 향상시킬 수 있다.
상기 제조 방법은, 제2 부재에 광을 조사하고 제2 부재로부터의 반사광을 계측함으로써 얻어지는 반사 이미지와, 미리 취득되어 있는 반도체 디바이스의 설계 데이터에 기초하여, 반사 이미지에 있어서의 반도체 디바이스의 각 발광 소자에 대응하는 위치를 특정하는 제7 스텝을 더 구비하고 있어도 된다. 이것에 의해, 발광을 계측했을 때 설계 데이터 상에 있어서의 어느 발광 소자로부터의 발광인지를 판별할 수 있다.
본 발명의 일 양태에 따른 검사 방법은, 복수의 발광 소자를 형성 중인 측정 대상물에 있어서, 적층막 상의 절연막에 있어서의 N층의 전기적 접속 지점 및 P층의 전기적 접속 지점이 서로 전기적으로 접속되도록, 절연막이 형성된 면에 도전층을 형성하는 도전층 형성 스텝과, 도전층에 의해서 N층의 전기적 접속 지점 및 P층의 전기적 접속 지점이 서로 전기적으로 접속되어 있는 상태에 있어서, 측정 대상물에 광을 조사하고, 측정 대상물에서 발생한 발광을 계측하는 제1 계측 스텝을 구비한다. 본 발명의 일 양태에 따른 검사 방법에서는, 도전층에 의해서 N층의 전기적 접속 지점 및 P층의 전기적 접속 지점이 서로 전기적으로 접속되어 있는 상태에 있어서, 측정 대상물에 광이 조사되어 측정 대상물로부터의 발광이 계측된다. 여기서, N층의 전기적 접속 지점 및 P층의 전기적 접속 지점이 서로 전기적으로 접속되어 있는 상태란, 쇼트된 상태이다. 이러한 쇼트된 측정 대상물에 있어서는, 우량품의 발광 소자가 되는 부분에 대해서는 캐리어의 재결합이 일어나기 어려워, 발광 휘도가 작아진다. 한편으로, 컨택트 불량의 발광 소자가 되는 부분에 대해서는, 도전층에 의해서 N층의 전기적 접속 지점 및 P층의 전기적 접속 지점이 서로 전기적으로 접속된 상태(쇼트된 상태)여도 내부에서 캐리어의 재결합이 활발하게 일어나기 때문에, 우량품과 비교해서 발광 휘도가 커진다. 이와 같이, 도전층에 의해서 N층의 전기적 접속 지점 및 P층의 전기적 접속 지점이 서로 전기적으로 접속되어 있는 상태에 있어서의 측정 대상물로부터의 발광은, 컨택트 불량의 유무에 따라서, 그 휘도에 차이가 생긴다. 이 때문에, 본 발명의 일 양태에 따른 검사 방법과 같이, 도전층에 의해서 N층의 전기적 접속 지점 및 P층의 전기적 접속 지점이 서로 전기적으로 접속되어 있는 측정 대상물에 광이 조사되어 측정 대상물로부터의 발광이 계측됨으로써, 계측된 발광의 휘도에 기초하여, 컨택트 불량인 발광 소자의 부분과 컨택트 불량이 아닌 발광 소자의 부분을 구별하는 것이 가능해진다. 이것에 의해, 발광 소자의 컨택트 불량을 적절히 검출하여, 발광 소자의 양부 판정 정밀도를 향상시킬 수 있다.
상기 검사 방법은 도전층이 가공되어 N층의 전기적 접속 지점 및 P층의 전기적 접속 지점이 서로 전기적으로 접속되어 있지 않은 상태에 있어서, 측정 대상물에 광을 조사하고, 측정 대상물에서 발생한 발광을 계측하는 제2 계측 스텝을 더 구비하고 있어도 된다. N층의 전기적 접속 지점 및 P층의 전기적 접속 지점이 서로 전기적으로 접속되어 있지 않은 반도체 디바이스로부터의 발광은, 리크 불량의 유무에 따라서, 그 휘도에 차이가 생긴다. 이 때문에, 이러한 반도체 디바이스에 광이 조사되어 반도체 디바이스로부터의 발광이 계측됨으로써, 계측된 발광의 휘도에 기초하여 리크 불량인 발광 소자의 부분과 리크 불량이 아닌 발광 소자의 부분을 구별하는 것이 가능해진다. 이것에 의해, 발광 소자의 리크 불량을 적절히 검출할 수 있다.
상기 검사 방법은, 제1 계측 스텝에 있어서의 계측 결과에 기초하여 컨택트 불량인 발광 소자의 부분을 특정함과 아울러, 제2 계측 스텝에 있어서의 계측 결과에 기초하여 리크 불량인 발광 소자의 부분을 특정하고, 특정 결과에 기초하여 발광 소자의 우량품과 불량품을 판별하는 판별 스텝을 더 구비하고 있어도 된다. 이러한 구성에 의하면, 컨택트 불량의 발광 소자 및 리크 불량의 발광 소자를 불량품으로서 적절히 검출하여, 발광 소자의 양부 판정 정밀도를 향상시킬 수 있다.
상기 검사 방법은 측정 대상물에 광을 조사하고 측정 대상물로부터의 반사광을 계측함으로써 얻어지는 반사 이미지와, 미리 취득되어 있는 측정 대상물의 설계 데이터에 기초하여, 반사 이미지에 있어서의 측정 대상물의 각 발광 소자에 대응하는 위치를 특정하는 특정 스텝을 더 구비하고 있어도 된다. 이것에 의해, 발광을 계측했을 때 설계 데이터 상에 있어서의 어느 발광 소자로부터의 발광인지를 판별할 수 있다.
본 발명의 일 양태에 따른 검사 장치는, 복수의 발광 소자를 형성 중인 측정 대상물에 광을 조사하는 광 조사부와, 광 조사부에 의해서 조사된 광에 따라 측정 대상물에서 발생한 발광을 계측하는 광 계측부와, 광 계측부에 의한 계측 결과를 출력하는 처리부를 구비하고, 처리부는 측정 대상물에 있어서의 적층막 상의 절연막이 형성된 면에, 절연막에 있어서의 N층의 전기적 접속 지점 및 P층의 전기적 접속 지점이 서로 전기적으로 접속되도록 도전층이 형성된 상태에 있어서의 광 계측부에 의한 계측 결과를 출력한다. 상술한 것처럼, N층의 전기적 접속 지점 및 P층의 전기적 접속 지점이 서로 전기적으로 접속되어 있는 상태(쇼트된 상태)에 있어서의 측정 대상물로부터의 발광은, 컨택트 불량의 유무에 따라서, 그 휘도에 차이가 생긴다. 이 때문에, 본 발명의 일 양태에 따른 검사 장치와 같이, 도전층이 형성되어 N층의 전기적 접속 지점 및 P층의 전기적 접속 지점이 서로 전기적으로 접속되어 있는 상태에 있어서의 광 계측부에 의한 계측 결과가 출력됨으로써, 계측된 발광의 휘도에 기초하여 컨택트 불량인 발광 소자의 부분과 컨택트 불량이 아닌 발광 소자를 구별하는 것이 가능해진다. 이것에 의해, 발광 소자의 컨택트 불량을 적절히 검출하여, 발광 소자의 양부 판정 정밀도를 향상시킬 수 있다.
처리부는, 도전층이 가공되어 N층의 전기적 접속 지점 및 P층의 전기적 접속 지점이 서로 전기적으로 접속되어 있지 않은 상태에 있어서의 광 계측부에 의한 계측 결과를 출력해도 된다. 상술한 것처럼, N층의 전기적 접속 지점 및 P층의 전기적 접속 지점이 서로 전기적으로 접속되어 있지 않은 상태에 있어서의 측정 대상물로부터의 발광은, 리크 불량의 유무에 따라서, 그 휘도에 차이가 생긴다. 이 때문에, N층의 전기적 접속 지점 및 P층의 전기적 접속 지점이 서로 전기적으로 접속되어 있지 않은 상태에 있어서의 광 계측부에 의한 계측 결과가 출력됨으로써, 계측된 발광의 휘도에 기초하여 리크 불량인 발광 소자의 부분과 리크 불량이 아닌 발광 소자의 부분을 구별하는 것이 가능해진다. 이것에 의해, 발광 소자의 리크 불량을 적절히 검출할 수 있다.
처리부는 N층의 전기적 접속 지점 및 P층의 전기적 접속 지점이 서로 전기적으로 접속되어 있는 상태에 있어서의 광 계측부에 의한 계측 결과에 기초하여 컨택트 불량인 발광 소자의 부분을 특정함과 아울러, N층의 전기적 접속 지점 및 P층의 전기적 접속 지점이 서로 전기적으로 접속되어 있지 않은 상태에 있어서의 광 계측부에 의한 계측 결과에 기초하여 리크 불량인 발광 소자의 부분을 특정하고, 특정 결과에 기초하여 발광 소자의 우량품과 불량품을 판별해도 된다. 이러한 구성에 의하면, 컨택트 불량의 발광 소자 및 리크 불량의 발광 소자를 불량품으로서 적절히 검출하여, 발광 소자의 양부 판정 정밀도를 향상시킬 수 있다.
광 계측부는 광 조사부에 의해서 조사된 광에 따른 측정 대상물로부터의 반사광을 더 계측하고, 처리부는 광 계측부에서 반사광이 계측됨으로써 얻어지는 반사 이미지와, 미리 취득되어 있는 측정 대상물의 설계 데이터에 기초하여, 반사 이미지에 있어서의 측정 대상물의 각 발광 소자에 대응하는 위치를 특정해도 된다. 이것에 의해, 발광을 계측했을 때 설계 데이터 상에 있어서의 어느 발광 소자로부터의 발광인지를 판별할 수 있다.
본 발명의 일 양태에 의하면, 발광 소자의 컨택트 불량을 적절히 검출할 수 있다.
도 1은 본 발명의 실시 형태에 따른 검사 장치(1)의 구성도이다.
도 2는 카메라에 의한 촬상 결과를 나타내는 도면으로, (a)는 반사 이미지, (b)는 리크 불량을 나타내는 PL 이미지, (c)는 컨택트 불량을 나타내는 PL 이미지이다.
도 3은 반도체 디바이스의 제조 공정을 설명하는 도면이다.
도 4는 반도체 디바이스의 제조 공정을 설명하는 도면이다.
도 5는 반도체 디바이스의 제조 및 검사 공정을 설명하는 도면이다.
도 6은 반도체 디바이스의 제조 및 검사 공정을 설명하는 도면이다.
도 7은 반도체 디바이스의 제조 방법의 절차를 나타내는 순서도이다.
이하, 본 발명의 실시 형태에 대해서, 도면을 참조하여 상세하게 설명한다. 또한, 각 도면에 있어서 동일 또는 상당 부분에는 동일 부호를 부여하고, 중복하는 설명을 생략한다.
도 1은 본 실시 형태에 따른 검사 장치(1)의 구성도이다. 검사 장치(1)는 샘플(S)(측정 대상물)을 검사하는 장치이다. 샘플(S)은, 웨이퍼 상에 복수의 발광 소자가 형성된 반도체 디바이스이다. 또한, 본 실시 형태에서 설명하는 샘플(S)(측정 대상물)에는, 완성되어 있는 반도체 디바이스뿐만이 아니라, 제조 중(미완성)의 반도체 디바이스도 포함된다. 제조 중의 반도체 디바이스에 있어서는, 발광 소자가 형성 중인 경우가 있고, 이러한 형성 중의 발광 소자를 가리키는 용어로서는, 예를 들면 「발광 소자가 되는 부분」이나 「발광 소자의 부분」과 같이 기재하는 것이 정확하지만, 이하에서는 그러한 형성 중의 발광 소자에 대해서도, 간단하게 「발광 소자」로서 설명하는 경우가 있다. 발광 소자는, 예를 들면 LED, 미니 LED, μLED, SLD 소자, 레이저 소자, 수직형 레이저 소자(VCSEL) 등이다. 검사 장치(1)는 샘플(S)에 있어서 형성되어 있는 복수의 발광 소자 각각에 대해서, 포토루미네선스(구체적으로는 형광)를 관찰함으로써, 컨택트 불량 또는 리크 불량에 해당하는 불량품인지, 혹은, 우량품인지를 판정한다. 또한, 이러한 발광 소자의 검사에 대해서는, 예를 들면 프로빙에 의해서(즉 전기적 특성에 기초하여) 행하는 것도 생각할 수 있다. 그렇지만, 예를 들면 μLED 등의 미세한 LED에 대해서는, 바늘을 대고 계측을 행하는 프로빙이 물리적으로 곤란하다. 이 점, 본 실시 형태에 따른 포토루미네선스에 기초하는 발광 소자의 검사 방법은, 형광 화상을 취득함으로써 검사를 행할 수 있으므로, 물리적인 제약에 구애받지 않고, 대량의 발광 소자를 효율적으로 검사할 수 있다.
도 1에 나타내지는 것처럼, 검사 장치(1)는 척(11)과, XY 스테이지(12)와, 여기광원(20)(광 조사부)과, 광학계(30)와, 다이클로익 미러(40)와, 대물 렌즈(51)와, Z 스테이지(52)와, 결상 렌즈(72)와, 카메라(82)(광 계측부)와, 암상자(90)와, 제어 장치(100)(처리부)와, 모니터(110)를 구비하고 있다. 암상자(90)는 상술한 구성 중, 예를 들면 제어 장치(100) 및 모니터(110) 이외의 구성을 수용하고 있고, 수용한 각 구성에 외부의 광의 영향이 미치는 것을 회피하기 위해서 마련되어 있다. 또한, 암상자(90)에 수용되는 각 구성은, 카메라(82)에 있어서 촬상되는 화상의 질 향상(화질의 향상 및 화상의 위치 어긋남 방지)을 도모할 수 있도록 제진대 위에 탑재되어 있어도 된다.
척(11)은 샘플(S)을 유지하는 유지 부재이다. 척(11)은, 예를 들면 샘플(S)의 웨이퍼를 진공 흡착함으로써, 샘플(S)을 유지한다. XY 스테이지(12)는 샘플(S)을 유지하고 있는 척(11)을 XY 방향(전후·좌우 방향), 즉 척(11)에 있어서의 샘플(S)의 재치면을 따른 방향으로 이동시키는 스테이지이다. XY 스테이지(12)는, 제어 장치(100)의 제어에 따라서, 복수의 발광 소자 각각이 차례로, 여기광의 조사 영역으로 되도록, 척(11)을 XY 방향으로 이동시킨다. 또한, 검사 장치(1)는 추가로 회전 스테이지(Θ스테이지. 도시하지 않음)를 구비하고 있어도 된다. 이러한 회전 스테이지는, 예를 들면 XY 스테이지(12) 위이고 또한 척(11) 아래에 마련되어 있어도 되고, XY 스테이지(12)와 일체적으로 마련되어 있어도 된다. 회전 스테이지는 샘플(S)의 종횡의 위치를 정밀도 좋게 맞추기 위한 것이다. 회전 스테이지가 마련됨으로써, 위치 맞춤 등의 시간을 단축하여, 데이터 처리의 토탈 시간을 단축할 수 있다.
여기광원(20)은 샘플(S)에 조사되는 여기광을 생성하고, 그 여기광을 샘플(S)에 조사하는 광 조사부이다. 여기광원(20)은 샘플(S)의 발광 소자를 여기시키는 파장을 포함하는 광을 생성 가능한 광원이면 되고, 예를 들면 LED, 레이저, 할로겐 램프, 수은 램프, D2 램프, 플라스마 광원 등이다. 또한, 검사 장치(1)는 여기광원(20)으로부터 출사되는 여기광의 휘도를 일정하게 유지할 수 있도록, 조명 휘도를 모니터링하는 센서를 더 구비하고 있어도 된다. 또, 쉐이딩을 최대한 줄이기 위해, 여기광원(20)으로부터 여기광이 출사되는 위치에 확산판 혹은 플라이아이렌즈 등을 이용하여 휘도 분포의 균일화를 행해도 된다.
광학계(30)는 광파이버 케이블(31)과, 도광 렌즈(32)를 포함하여 구성되어 있다. 광파이버 케이블(31)은 여기광원(20)에 접속된 도광용의 광파이버 케이블이다. 광파이버 케이블(31)로서는, 예를 들면, 편파 보존 파이버 또는 싱글 모드 파이버 등을 이용할 수 있다. 도광 렌즈(32)는, 예를 들면 단독 또는 복합의 볼록 렌즈이며, 광파이버 케이블(31)을 통해서 도달한 여기광을 다이클로익 미러(40) 방향으로 안내한다. 또한, 여기광원(20)으로부터 출사되는 여기광의 파장이 경시적으로 변화하는 것을 막기 위해서, 검사 장치(1)는 여기광원(20)과 다이클로익 미러(40)의 사이에 밴드 패스 필터(도시하지 않음)를 구비하고 있어도 된다.
다이클로익 미러(40)는 특수한 광학 소재를 이용하여 작성된 미러이고, 특정 파장의 광을 반사함과 아울러, 그 외의 파장의 광을 투과한다. 구체적으로는, 다이클로익 미러(40)는 여기광을 대물 렌즈(51) 방향으로 반사함과 아울러, 여기광과는 상이한 파장대의 광인 발광 소자로부터의 포토루미네선스(상세하게는 형광)를 결상 렌즈(72) 방향으로 투과하도록 구성되어 있다. 또한, 여기광의 정상 발광 스펙트럼의 영역은, 형광의 정상 발광 스펙트럼(정상 형광 스펙트럼)의 영역보다도 저파장측이어도 된다. 즉, 다이클로익 미러(40)는 저파장대의 광인 여기광을 대물 렌즈(51) 방향으로 반사함과 아울러, 여기광과 비교해서 높은 파도장대의 광인 형광을 결상 렌즈(72) 방향으로 투과한다.
대물 렌즈(51)는 샘플(S)을 관찰하기 위한 구성이며, 다이클로익 미러(40)에 의해서 안내된 여기광을 샘플(S)에 집광한다. Z 스테이지(52)는 대물 렌즈(51)를 Z방향(상하 방향), 즉 척(11)에 있어서의 샘플(S)의 재치면에 교차하는 방향으로 이동시켜 포커스 조정을 행한다.
결상 렌즈(72)는 다이클로익 미러(40)를 투과한 발광 소자의 형광을 결상시켜, 그 형광을 카메라(82)로 안내하는 렌즈이다. 카메라(82)는 발광 소자의 형광을 촬상한다. 즉, 카메라(82)는 여기광원(20)에 의해서 조사된 여기광에 따라 샘플(S)에서 발생한 발광(형광)을 촬상함으로써 계측한다. 카메라(82)는 결상 렌즈(72)에 의해서 결상된 화상을 검출한다. 카메라(82)는 촬상 결과인 PL 이미지(형광 화상)를 제어 장치(100)에 출력한다. 카메라(82)는, 예를 들면 CCD나 MOS 등의 에어리어 이미지 센서이다. 또, 카메라(82)는 라인 센서나 TDI 센서에 의해서 구성되어 있어도 된다. 또한, 카메라(82)는 후술하는 것처럼, 여기광원(20)에 의해서 샘플(S)에 조사된 여기광에 따른 샘플(S)로부터의 반사광에 대해서도 촬상(계측)한다.
제어 장치(100)는 XY 스테이지(12), 여기광원(20), Z 스테이지(52), 및 카메라(82)를 제어한다. 구체적으로는, 제어 장치(100)는 XY 스테이지(12)를 제어함으로써 여기광의 조사 영역(샘플(S)에 있어서의 조사 영역)을 조정한다. 제어 장치(100)는 Z 스테이지(52)를 제어함으로써 여기광에 관한 포커스 조정을 행한다. 제어 장치(100)는 여기광원(20)을 제어함으로써 여기광의 출사 조정 및 여기광의 파장 및 진폭 등의 조정을 행한다. 제어 장치(100)는 카메라(82)를 제어함으로써 형광 화상의 취득에 관한 조정을 행한다. 또, 제어 장치(100)는 카메라(82)에 의해서 촬상된 형광 화상에 기초하여, 발광 소자의 양부 판정을 행한다(자세한 것은 후술). 또한, 제어 장치(100)는 컴퓨터로서, 물리적으로는, RAM, ROM 등의 메모리, CPU 등의 프로세서(연산 회로), 통신 인터페이스, 하드 디스크 등의 격납부를 구비하여 구성되어 있다. 이러한 제어 장치(100)로서는, 예를 들면 퍼스널 컴퓨터, 클라우드 서버, 스마트 디바이스(스마트폰, 태블릿 단말 등) 등을 들 수 있다. 제어 장치(100)는 메모리에 격납되는 프로그램을 컴퓨터 시스템의 CPU로 실행함으로써 기능한다. 모니터(110)는 계측 결과인 PL 이미지(형광 화상) 등을 표시하는 표시 장치이다.
다음으로, 검사 장치(1)에 있어서의 샘플(S)이 되는, 반도체 디바이스의 제조 공정에 대해서, 도 3 및 도 4를 참조하여 설명한다. 반도체 디바이스의 제조 공정은, 제조 장치(500)(도 5 참조)에 있어서 실시된다. 제조 공정에서는, 처음에, 도 3의 (a)에 나타내지는 것처럼 사파이어 기판(401)이 준비된다. 사파이어 기판(401)은, 예를 들면 잉곳을 생성하는 단결정 성장 공정, 잉곳의 사파이어를 얇게 슬라이스하는 가공 공정, 평탄하게 연마하는 CMP(Chemical Mechanical Polishing) 공정 등을 거쳐 생성되어도 된다. 또한, 사파이어 기판(401)을 대신하여, 반도체에 맞춘 다른 재질의 기판이 이용되어도 된다.
이어서, 사파이어 기판(401)에 대해 애피택셜 성장 공정이 실시되어, 사파이어 기판(401) 상에 버퍼층(402)(도 3의 (b) 참조), 전자 수송층인 n-GaN층(403)(도 3의 (c) 참조), 발광층(404)(도 3의 (d) 참조), 및 정공 수송층인 p－GaN층(405)(도 3의 (e) 참조)으로 이루어지는 적층막이 형성된다. 애피택셜 성장 공정은, 예를 들면 LPE(Liquid Phase Epitaxy)법 또는 MOVPE(Metal Organic Vapor Phase Epitaxy)법 등에 의해 실시되어도 된다. 또한, 전자 수송층 및 정공 수송층은, 반드시 GaN이 아니어도 되고, 발광층(404)과의 밴드 에너지 및 격자 간격에 부정합을 일으키지 않는 다른 원소를 포함하는 반도체여도 된다. 또, n-GaN층(403) 및 p－GaN층(405)의 위치는 서로 반대여도 된다.
이어서, 도 3의 (f)에 나타내지는 것처럼, 소자 분리가 실시된다. 구체적으로는, 레지스터 도포, 패터닝, 에칭, 레지스터 제거가 차례로 실시된다. 이어서, 도 4의 (a)에 나타내지는 것처럼, n­GaN층(403)을 노출시키는 처리가 실시된다. 구체적으로는, 레지스터 도포, 패터닝, 에칭, 레지스터 제거가 차례로 실시된다. 또한, 도 3의 (f)에 나타내지는 소자 분리의 처리와 도 4의 (a)에 나타내지는 처리는, 처리의 차례가 반대여도 된다.
이어서, 도 4의 (b)에 나타내지는 것처럼, 적층막 상에 절연막(406)이 형성된다. 그리고, 도 4의 (c)에 나타내지는 것처럼, 절연막(406)에 있어서의 소정의 지점에 있어서 절연막(406)을 관통하는 컨택트홀(H1, H2)이 형성된다. 컨택트홀(H1)은, 절연막(406)에 있어서의 n­GaN층(403)의 전기적 접속 지점에 형성된다. 컨택트홀(H2)은 절연막(406)에 있어서의 p­GaN층(405)의 전기적 접속 지점에 형성된다. 여기까지의 공정에서 생성된 부재가 제1 부재(S1)이다.
이어서, 제1 부재(S1)에 있어서의 절연막(406)이 형성된 면에, 도 4의 (d)에 나타내지는 것처럼 도전층(407)이 형성된다. 도전층(407)은 전극 재료이며, 예를 들면 메탈 또는 ITO(Indium Tin Oxide) 등이다. 도전층(407)은 절연막(406)이 형성된 면의 대략 전역에 형성된다. 이 때문에, 도전층(407)에 의해서, n­GaN층(403)의 전기적 접속 지점 및 p­GaN층(405)의 전기적 접속 지점이 서로 전기적으로 접속된다(도통한다). 여기까지의 공정에서 생성된 부재가 제2 부재(S2)이다.
이어서, 제2 부재(S2)에 형성된 도전층(407)을 가공함으로써, n­GaN층(403)의 전기적 접속 지점에 대응하는 제1 패드 전극(407A), 및 p­GaN층(405)의 전기적 접속 지점에 대응하는 제2 패드 전극(407B)을 형성한다. 구체적으로는, 레지스터 도포, 패터닝, 에칭, 레지스터 제거가 차례로 실시되고, 제1 패드 전극(407A) 및 제2 패드 전극(407B)이 형성된다. 제1 패드 전극(407A) 및 제2 패드 전극(407B)이 형성된 반도체 디바이스(S3)에 있어서는, n­GaN층(403)의 전기적 접속 지점 및 p­GaN층(405)의 전기적 접속 지점이 서로 전기적으로 접속되어 있지 않다. 이상이, 반도체 디바이스의 제조 공정이다.
여기서, 본 실시 형태에서는, 상술한 반도체 디바이스의 제조 공정의 도중에, 반도체 디바이스의 검사 공정을 실시한다. 이하에서는, 반도체 디바이스의 제조 공정 중의 검사 공정에 대해 설명한다. 도 5는 반도체 디바이스의 제조 및 검사 공정의 일례를 설명하는 도면이다.
도 5에 나타내지는 예에서는, 처음에, 제조 장치(500)에 있어서, 사파이어 기판(401)에 대해서 애피택셜 성장 공정(도 3의 (b)~도 3의 (e) 참조), 소자 분리(도 3의 (f) 참조), n­GaN층(403)을 노출시키는 처리(도 4의 (a) 참조), 절연막(406)을 형성하는 처리(도 4의 (b) 참조), 컨택트홀(H1, H2)을 형성하는 처리(도 4의 (c) 참조), 도전층(407)을 형성하는 도전층 형성 처리(도 4의 (d) 참조)가 실시되고, 제2 부재(S2)가 생성된다. 그리고, 검사 장치(1)에 있어서, 제2 부재(S2)가 샘플(S)로 되고, 제2 부재(S2)에 대한 PL 계측인 제1 계측 스텝(자세한 것은 후술)이 실시된다. 자세한 것은 후술하지만, 제1 계측 스텝 후의 판별 스텝에 있어서 제2 부재(S2)에 있어서의 컨택트 불량 위치가 특정되어, 컨택트 불량 위치를 나타내는 데이터(D1)가 출력된다. 그리고, 제조 장치(500)에 있어서, 제2 부재(S2)에 대해 제1 패드 전극(407A) 및 제2 패드 전극(407B)을 형성하는 패드 형성 처리(도 4의 (e) 참조) 이후의 프로 셀이 실시되어 반도체 디바이스(S3)가 생성된다. 컨택트 불량 위치를 나타내는 데이터(D1)가 취득되어 있으므로, 해당 데이터(D1)에 기초하여, 반도체 디바이스(S3)에 있어서의 컨택트 불량의 발광 소자를 제거하는 등이 가능해진다. 이와 같이, 본 실시 형태에 있어서는, 제조 공정에 있어서의 도전층을 형성하는 처리 후, 패드 형성 처리 전에, 컨택트 불량 위치를 특정하기 위한 PL계측인 제1 계측 스텝이 실시된다.
제1 계측 스텝은 컨택트 불량인 발광 소자의 검출에 관한 스텝이며, 상술한 도전층 형성 처리(도전층 형성 스텝) 후에, 도전층(407)에 의해서 n­GaN층(403)의 전기적 접속 지점 및 p­GaN층(405)의 전기적 접속 지점이 서로 전기적으로 접속되어 있는 상태(즉 패드 형성 처리 전)에 있어서, 측정 대상물인 제2 부재(S2)에 광을 조사하고, 제2 부재(S2)에서 발생한 발광을 계측하는 스텝이다. 제1 계측 스텝에서는, 제2 부재(S2)가 척(11) 상에 배치되어 있는 상태에서, 여기광원(20)으로부터 출사된 여기광이 제2 부재(S2)에 있어서의 도전층(407)이 형성되어 있지 않은 측의 면(이면)에 조사된다. 또한, 도전층(407)이 ITO 등의 투명한 재료로 형성되어 있는 경우에는, 여기광이 도전층(407)측의 면(표면)으로부터 조사되어도 된다. 그리고, 여기광에 따라 제2 부재(S2)에서 발생한 발광이 다이클로익 미러(40)를 투과하여, 결상 렌즈(72)에 의해서 결상되어, 카메라(82)에서 PL 이미지로서 검출(계측)된다. 그리고, 제어 장치(100)는 n­GaN층(403)의 전기적 접속 지점 및 p­GaN층(405)의 전기적 접속 지점이 서로 전기적으로 접속되도록 도전층(407)이 형성된 상태에 있어서의 카메라(82)에 의한 검출(계측) 결과를, 후술하는 판별 스텝을 위해서 출력한다.
판별 스텝은 제어 장치(100)가 실시한다. 판별 스텝에 있어서, 제어 장치(100)는 제1 계측 스텝에 있어서의 계측 결과에 기초하여 컨택트 불량인 발광 소자를 특정한다.
컨택트 불량의 특정에 대해 설명한다. 제1 계측 스텝의 실시 상태인, 도전층(407)에 의해서 n­GaN층(403)의 전기적 접속 지점 및 p­GaN층(405)의 전기적 접속 지점이 서로 전기적으로 접속되어 있는 상태란, 제2 부재(S2)에 있어서의 각 발광 소자가 쇼트된 상태이다. 이러한 상태에 있어서는, 우량품의 발광 소자에 대해서는 캐리어의 재결합이 일어나기 어려워 발광 휘도가 비교적 작아진다. 한편으로, 컨택트 불량의 발광 소자에 대해서는, 쇼트된 상태여도 발광 소자의 내부에서 캐리어의 재결합이 활발하게 일어나기 때문에, 우량품의 발광 소자와 비교해서 발광 휘도가 커진다. 이와 같이, 제1 계측 스텝에 있어서 계측되는 각 발광 소자에 관한 발광은, 컨택트 불량의 유무에 따라서 그 휘도에 차이가 생긴다. 제어 장치(100)는 PL 이미지에 있어서의 각 발광 소자의 휘도를 특정하고, 그 휘도에 기초하여 컨택트 불량의 발광 소자를 특정한다. 도 2의 (c)의 PL 이미지에서는, 어느 발광 소자(200z)의 휘도만이 다른 발광 소자의 휘도와 비교해서 커져 있다. 이러한 경우에는, 제어 장치(100)는 해당 발광 소자(200z)를 컨택트 불량의 발광 소자라고 특정한다. 제어 장치(100)는 컨택트 불량의 발광 소자의 어드레스(위치)를 규정한 컨택트 불량 맵인 데이터(D1)를 생성하여 출력한다.
그리고, 제어 장치(100)는, 제1 계측 스텝에 있어서의 계측 결과인 데이터(D1)에 기초하여, 반도체 디바이스(S3)에 있어서의 컨택트 불량인 발광 소자를 불량품으로서 특정하고, 불량품인 발광 소자의 어드레스를 출력한다. 이것에 의해, 이후의 프로세스에 있어서 불량품인 발광 소자를 사용하지 않도록 하여, 발광 소자를 이용한 패널 등의 품질을 향상시킬 수 있다.
도 6은 반도체 디바이스의 제조 및 검사 공정의 다른 예를 설명하는 도면이다. 도 6에 나타내지는 예에서는, 도 5의 공정에 더하여, 패드 형성 처리가 실시된 반도체 디바이스(S3)가 샘플(S)로 되어, 제2 계측 스텝이 실시된다. 또한, 제2 계측 스텝에 따른 판별 스텝이 실시된다.
제2 계측 스텝은 리크 불량인 발광 소자의 검출에 관한 스텝으로, 패드 형성 처리가 실시되고, n­GaN층(403)의 전기적 접속 지점 및 p­GaN층(405)의 전기적 접속 지점이 서로 전기적으로 접속되어 있지 않은 반도체 디바이스(S3)에 광을 조사하고, 반도체 디바이스(S3)에서 발생한 발광을 계측하는 스텝이다. 제2 계측 스텝에서는, 반도체 디바이스(S3)가 척(11) 상에 배치되어 있는 상태에서, 여기광원(20)으로부터 출사된 여기광이 반도체 디바이스(S3)에 조사된다. 그리고, 여기광에 따라 반도체 디바이스(S3)에서 발생한 발광이 다이클로익 미러(40)를 투과하여, 결상 렌즈(72)에 의해서 결상되고, 카메라(82)에서 PL 이미지로서 검출(계측)된다. 그리고, 제어 장치(100)는 n­GaN층(403)의 전기적 접속 지점 및 p­GaN층(405)의 전기적 접속 지점이 서로 전기적으로 접속되어 있지 않은 상태에 있어서의 카메라(82)에 의한 검출(계측) 결과를, 후술하는 판별 스텝을 위해서 출력한다.
판별 스텝에서는, 제어 장치(100)가, 제1 계측 스텝에 있어서의 계측 결과에 기초하여 컨택트 불량인 발광 소자를 특정함과 아울러, 제2 계측 스텝에 있어서의 계측 결과에 기초하여 리크 불량인 발광 소자를 특정하고, 특정 결과에 기초하여 발광 소자의 우량품과 불량품을 판별한다. 컨택트 불량의 특정에 대해서는 상술했던 대로이다.
리크 불량의 특정에 대해 설명한다. 제2 계측 스텝의 실시 상태인, n­GaN층(403)의 전기적 접속 지점 및 p­GaN층(405)의 전기적 접속 지점이 서로 전기적으로 접속되어 있지 않은 상태에서의 발광 소자로부터의 발광에 대해서는, 리크 불량(쇼트 불량)인 발광 소자의 발광 휘도가, 우량품의 발광 소자와 비교해서 매우 작아진다. 제어 장치(100)는 PL 이미지에 있어서의 각 발광 소자의 휘도를 특정하고, 그 휘도에 기초하여 리크 불량의 발광 소자를 특정한다. 도 2의 (b)의 PL 이미지에서는, 어느 발광 소자(200x)의 휘도만이 다른 발광 소자의 휘도와 비교해서 극단적으로 작아져 있다. 이러한 경우에는, 제어 장치(100)는 해당 발광 소자(200x)를 리크 불량의 발광 소자라고 특정한다. 제어 장치(100)는 리크 불량의 발광 소자의 어드레스(위치)를 규정한 리크 불량 맵인 데이터(D2)를 생성하여 출력한다.
그리고, 제어 장치(100)는, 제1 계측 스텝에 있어서의 계측 결과인 데이터(D1)에 기초하여 컨택트 불량인 발광 소자를 특정함과 아울러, 제2 계측 스텝에 있어서의 계측 결과인 데이터(D2)에 기초하여 리크 불량인 발광 소자를 특정하고, 특정 결과에 기초하여 발광 소자의 우량품과 불량품을 판별한다. 제어 장치(100)는 데이터(D1) 및 데이터(D2)의 배타적 논리합을 도출함으로써, 컨택트 불량이 아니고 또한 리크 불량이 아닌 발광 소자를 특정하고, 그 발광 소자를 우량품으로 판별하고, 그 이외의 발광 소자를 불량품으로 판별하여, 불량품인 발광 소자의 어드레스를 출력한다. 이것에 의해, 이후의 프로세스에 있어서 불량품인 발광 소자를 사용하지 않도록 하여, 발광 소자를 이용한 패널 등의 품질을 향상시킬 수 있다. 또, 불량품인 발광 소자의 어드레스가 출력됨으로써, 레이저 장치(600)(도 6 참조)에 의해서 불량품인 발광 소자를 레이저 제거하는 것이 가능해진다. 이 경우에는, 불량품의 발광 소자를 제거한 반도체 디바이스(S4)(도 6 참조)를 생성할 수 있다.
또한, 제1 계측 스텝 및 제2 계측 스텝의 실시 전에 있어서, 발광 소자의 얼라이먼트를 맞추는 특정 스텝이 실시되어도 된다. 특정 스텝에서는, 샘플(S)에 광을 조사하고 샘플(S)로부터의 반사광을 계측함으로써 얻어지는 반사 이미지와, 미리 취득되어 있는 샘플(S)의 설계 데이터에 기초하여, 반사 이미지에 있어서의 샘플(S)의 각 발광 소자에 대응하는 위치를 특정한다(발광 소자의 얼라이먼트를 맞춘다). 제1 계측 스텝 실시 전의 특정 스텝에서는, 여기광원(20)으로부터 출사된 광이 제2 부재(S2)에 조사되고, 그 반사광이 카메라(82)에서 검출되어 반사 이미지(예를 들면 도 2의 (a)에 나타내지는 이미지)가 취득된다. 제2 계측 스텝 실시 전의 특정 스텝에서는, 여기광원(20)으로부터 출사된 광이 반도체 디바이스(S3)에 조사되고, 그 반사광이 카메라(82)에서 검출되어 반사 이미지(예를 들면 도 2의 (a)에 나타내지는 이미지)가 취득된다. 도 2의 (a)에 나타내지는 것처럼, 반사 이미지에는 각 발광 소자(200) 및 각 전극(300)에 대응하는 이미지가 나타내진다. 그리고, 예를 들면 제어 장치(100)가 반사 이미지와, 샘플(S)의 설계 데이터를 대조함으로써, 반사 이미지에 있어서의 샘플(S)의 각 발광 소자에 대응하는 위치를 특정한다. 여기서의 설계 데이터란, 적어도 샘플(S)의 각 발광 소자 및 전극의 상태(위치, 형상 등)를 나타내는 것이다. 이와 같이, 제1 계측 스텝 및 제2 계측 스텝 전에 있어서, 샘플(S)의 각 발광 소자가, 취득 화상의 어느 위치에 있는지가 특정됨으로써, 제1 계측 스텝 및 제2 계측 스텝에 있어서 취득되는 PL 이미지의 각 위치가 어느 발광 소자에 대응하고 있는지를 특정할 수 있다.
다음으로, 도 7을 참조하여, 반도체 디바이스(S4)의 제조 방법의 절차에 대해서 설명한다. 본 제조 방법에 있어서는, 제조 공정의 도중에 반도체 디바이스의 검사 공정이 실시된다. 도 7은 반도체 디바이스(S4)의 제조 방법의 절차를 나타내는 순서도이다.
도 7에 나타내지는 것처럼, 처음에, 애피택셜 성장 공정이 실시되어, 사파이어 기판(401) 상에서 결정을 성장시킴으로써, 버퍼층(402), n-GaN층(403), 발광층(404), 및 p－GaN층(405)을 포함하는 적층막이 형성되고, 적층막 상에 절연막(406)이 형성되고, 추가로, 절연막(406)에 있어서의 n­GaN층(403)의 전기적 접속 지점에 컨택트홀(H1)이 형성됨과 아울러, 절연막(406)에 있어서의 p­GaN층(405)의 전기적 접속 지점에 컨택트홀(H2)이 형성된다(제1 스텝, 스텝 S101). 제1 스텝에 의해, 제1 부재(S1)가 생성된다.
이어서, 제1 부재(S1)에 있어서의 절연막(406)이 형성된 면의 전면(全面)에 도전층(407)이 형성된다(제2 스텝, 스텝 S102). 제2 스텝에 의해, 도전층(407)에 의해서 n­GaN층(403)의 전기적 접속 지점 및 p­GaN층(405)의 전기적 접속 지점이 서로 전기적으로 접속되어 있는 제2 부재(S2)가 생성된다.
이어서, 제2 부재(S2)에 여기광을 조사하고 제2 부재(S2)에서 발생한 발광을 계측하는 PL 계측이 실시된다(제3 스텝, 스텝 S103). 이 경우, 제어 장치(100)는 PL 이미지에 있어서의 각 발광 소자의 휘도를 특정하고, 그 휘도에 기초하여 컨택트 불량의 발광 소자를 특정한다. 제어 장치(100)는 컨택트 불량의 발광 소자의 어드레스(위치)를 규정한 컨택트 불량 맵인 데이터(D1)를 생성하여 출력한다.
이어서, 제2 부재(S2)에 형성된 도전층(407)을 가공함으로써, n­GaN층(403)의 전기적 접속 지점에 대응하는 제1 패드 전극(407A), 및 p­GaN층(405)의 전기적 접속 지점에 대응하는 제2 패드 전극(407B)이 형성된다(제4 스텝, 스텝 S104). 이와 같이, 제1 패드 전극(407A) 및 제2 패드 전극(407B)이 형성된 반도체 디바이스(S3)에 있어서는, n­GaN층(403)의 전기적 접속 지점 및 p­GaN층(405)의 전기적 접속 지점이 서로 전기적으로 접속되어 있지 않다.
이어서, 반도체 디바이스(S3)에 여기광을 조사하여 반도체 디바이스(S3)에서 발생한 발광을 계측하는 PL계측이 실시된다(제5 스텝, 스텝 S105). 이 경우, 제어 장치(100)는, PL 이미지에 있어서의 각 발광 소자의 휘도를 특정하고, 그 휘도에 기초하여 리크 불량의 발광 소자를 특정한다. 제어 장치(100)는 리크 불량의 발광 소자의 어드레스(위치)를 규정한 리크 불량 맵인 데이터(D2)를 생성하여 출력한다.
이어서, 데이터(D1)에 기초하여 컨택트 불량인 발광 소자가 특정됨과 아울러, 데이터(D2)에 기초하여 리크 불량인 발광 소자가 특정되고, 특정 결과에 기초하여, 발광 소자의 우량품과 불량품이 판별된다(제6 스텝, 스텝 S106).
마지막으로, 레이저 장치(600)에 의해서 불량품인 발광 소자가 레이저 제거되어(스텝 S107), 불량품의 발광 소자를 제거한 반도체 디바이스(S4)가 생성된다.
다음으로, 본 실시 형태에 따른 반도체 디바이스(S3)의 제조 방법, 검사 방법, 및 검사 장치(1)의 작용 효과에 대해 설명한다.
본 실시 형태에 따른 반도체 디바이스(S3)의 제조 방법은, 복수의 발광 소자가 형성된 반도체 디바이스의 제조 방법으로서, 사파이어 기판(401) 상에서 결정을 성장시킴으로써, 버퍼층(402), n-GaN층(403), 발광층(404), 및 p－GaN층(405)을 포함하는 적층막을 형성하고, 적층막 상에 절연막(406)을 형성하고, 절연막(406)에 있어서의 n-GaN층(403)의 전기적 접속 지점 및 p－GaN층(405)의 전기적 접속 지점에 컨택트홀(H1, H2)을 형성하여 제1 부재(S1)를 생성하는 제1 스텝과, 제1 부재(S1)에 있어서의 절연막(406)이 형성된 면에 도전층(407)을 형성하고, 도전층(407)에 의해서 n-GaN층(403)의 전기적 접속 지점 및 p－GaN층(405)의 전기적 접속 지점이 서로 전기적으로 접속되어 있는 제2 부재(S2)를 생성하는 제2 스텝과, 제2 부재(S2)에 여기광을 조사하고, 제2 부재(S2)에서 발생한 발광을 계측하는 제3 스텝과, 제2 부재(S2)에 형성된 도전층(407)을 가공함으로써, n－GaN층(403)의 전기적 접속 지점에 대응하는 제1 패드 전극(407A), 및 p－GaN층(405)의 전기적 접속 지점에 대응하는 제2 패드 전극(407B)을 형성하고, 반도체 디바이스(S3)를 생성하는 제4 스텝을 구비한다.
본 실시 형태에 따른 반도체 디바이스(S3)의 제조 방법에서는, 적층막 및 절연막(406)이 형성되고, 절연막(406)에 있어서의 n－GaN층(403)의 전기적 접속 지점 및 p－GaN층(405)의 전기적 접속 지점에 컨택트홀(H1, H2)이 형성되고, 절연막(406)에 도전층(407)이 형성되고, 도전층(407)이 가공되어 제1 패드 전극(407A) 및 제2 패드 전극(407B)이 형성되는 것 같은 반도체 디바이스(S3)의 제조 과정에 있어서, 도전층(407)이 형성된 제2 부재(S2)에 여기광이 조사되고, 제2 부재(S2)에서 발생한 발광이 계측된다. 여기서, 도전층(407)이 형성된 제2 부재(S2)에 있어서는, 도전층(407)에 의해서 n－GaN층(403)의 전기적 접속 지점 및 p－GaN층(405)의 전기적 접속 지점이 서로 전기적으로 접속되어 있고, 쇼트된 상태로 되어 있다. 이러한 쇼트된 제2 부재(S2)에 있어서는, 우량품의 발광 소자에 대해서는 캐리어의 재결합이 일어나기 어려워, 발광 휘도가 작아진다. 한편으로, 컨택트 불량의 발광 소자에 대해서는, 도전층(407)에 의해서 n－GaN층(403)의 전기적 접속 지점 및 p－GaN층(405)의 전기적 접속 지점이 서로 전기적으로 접속된 상태(쇼트된 상태)여도 내부에서 캐리어의 재결합이 활발하게 일어나기 때문에, 우량품과 비교해서 발광 휘도가 커진다. 이와 같이, 도전층(407)에 의해서 n－GaN층(403)의 전기적 접속 지점 및 p－GaN층(405)의 전기적 접속 지점이 서로 전기적으로 접속되어 있는 상태에 있어서의 제2 부재(S2)로부터의 발광은, 컨택트 불량의 유무에 따라서, 그 휘도에 차이가 생긴다. 이 때문에, 본 실시 형태에 따른 제조 방법과 같이, 도전층(407)에 의해서 n－GaN층(403)의 전기적 접속 지점 및 p－GaN층(405)의 전기적 접속 지점이 서로 전기적으로 접속되어 있는 제2 부재(S2)에 여기광이 조사되고 제2 부재(S2)로부터의 발광이 계측됨으로써, 계측된 발광의 휘도에 기초하여, 컨택트 불량인 발광 소자와 컨택트 불량이 아닌 발광 소자를 구별하는 것이 가능해진다. 이것에 의해, 발광 소자의 컨택트 불량을 적절히 검출하여, 발광 소자의 양부 판정 정밀도를 향상시킬 수 있다. 그리고, 본 실시 형태에 따른 반도체 디바이스(S3)의 제조 방법에서는, 상술한 것처럼, 반도체 디바이스(S3)의 제조 과정에 있어서 컨택트 불량에 관한 검출을 행할 수 있기 때문에, 예를 들면 컨택트 불량의 검출을 위해서 별도 검사를 행하는(제조 과정 이외에서 별도 검사를 행하는) 경우와 비교하여, 용이하고 또한 신속하게 컨택트 불량에 관한 검출을 행할 수 있다.
상기 제조 방법은, 제4 스텝 후에 있어서, 반도체 디바이스(S3)에 여기광을 조사하고, 반도체 디바이스(S3)에서 발생한 발광을 계측하는 제5 스텝을 더 구비하고 있어도 된다. 제4 스텝을 거쳐 생성된 반도체 디바이스(S3)에서는, 제1 패드 전극(407A) 및 제2 패드 전극(407B)이 형성되어 있고, n－GaN층(403)의 전기적 접속 지점 및 p－GaN층(405)의 전기적 접속 지점이 서로 전기적으로 접속되어 있지 않다. 이러한 반도체 디바이스(S3)로부터의 발광은, 리크 불량의 유무에 따라서, 그 휘도에 차이가 생긴다. 이 때문에, 제4 스텝 후의 반도체 디바이스(S3)에 여기광이 조사되고 반도체 디바이스(S3)로부터의 발광이 계측됨으로써, 계측된 발광의 휘도에 기초하여 리크 불량인 발광 소자와 리크 불량이 아닌 발광 소자를 구별하는 것이 가능해진다. 이것에 의해, 발광 소자의 리크 불량을 적절히 검출할 수 있다.
상기 제조 방법은, 제3 스텝에 있어서의 계측 결과에 기초하여 컨택트 불량인 발광 소자를 특정함과 아울러, 제5 스텝에 있어서의 계측 결과에 기초하여 리크 불량인 발광 소자를 특정하고, 특정 결과에 기초하여 발광 소자의 우량품과 불량품을 판별하는 제6 스텝을 더 구비하고 있어도 된다. 이러한 구성에 의하면, 컨택트 불량의 발광 소자 및 리크 불량의 발광 소자를 불량품으로서 적절히 검출하여, 발광 소자의 양부 판정 정밀도를 향상시킬 수 있다.
상기 제조 방법은, 제2 부재(S2)에 광을 조사하여 제2 부재(S2)로부터의 반사광을 계측함으로써 얻어지는 반사 이미지와, 미리 취득되어 있는 반도체 디바이스의 설계 데이터에 기초하여, 반사 이미지에 있어서의 반도체 디바이스의 각 발광 소자에 대응하는 위치를 특정하는 제7 스텝을 더 구비하고 있어도 된다. 이것에 의해, 발광을 계측했을 때 설계 데이터 상에 있어서의 어느 발광 소자로부터의 발광인지를 판별할 수 있다.
본 실시 형태에 따른 검사 방법은, 복수의 발광 소자를 형성 중인 측정 대상물에 있어서, 적층막 상의 절연막(406)에 있어서의 n－GaN층(403)의 전기적 접속 지점 및 p－GaN층(405)의 전기적 접속 지점이 서로 전기적으로 접속되도록, 절연막(406)이 형성된 면에 도전층(407)을 형성하는 도전층 형성 스텝과, 도전층(407)에 의해서 n－GaN층(403)의 전기적 접속 지점 및 p－GaN층(405)의 전기적 접속 지점이 서로 전기적으로 접속되어 있는 상태에 있어서, 측정 대상물에 여기광을 조사하고, 측정 대상물에서 발생한 발광을 계측하는 제1 계측 스텝을 구비한다. 본 실시 형태에 따른 검사 방법에 의하면, 상술한 제조 방법과 마찬가지로, 발광 소자의 컨택트 불량을 적절히 검출하여, 발광 소자의 양부 판정 정밀도를 향상시킬 수 있다.
본 실시 형태에 따른 검사 장치(1)는, 복수의 발광 소자를 형성 중인 측정 대상물에 광을 조사하는 여기광원(20)(광 조사부)과, 여기광원(20)에 의해서 조사된 광에 따라 측정 대상물에서 발생한 발광을 계측하는 카메라(82)(광 계측부)와, 카메라(82)에 의한 계측 결과를 출력하는 제어 장치(100)(처리부)를 구비하고, 제어 장치(100)는, 측정 대상물에 있어서의 적층막 상의 절연막(406)이 형성된 면에, 절연막(406)에 있어서의 n－GaN층(403)의 전기적 접속 지점 및 p－GaN층(405)의 전기적 접속 지점이 서로 전기적으로 접속되도록 도전층(407)이 형성된 상태에 있어서의 카메라(82)에 의한 계측 결과를 출력한다. 본 실시 형태에 따른 검사 장치(1)에 의하면, 상술한 제조 방법과 마찬가지로, 발광 소자의 컨택트 불량을 적절히 검출하여, 발광 소자의 양부 판정 정밀도를 향상시킬 수 있다.
1…검사 장치 20…여기광원(광 조사부)
82…카메라(광 계측부) 100…제어 장치(처리부)

Claims (12)

  1. 복수의 발광 소자가 형성된 반도체 디바이스의 제조 방법으로서,
    기판 상에서 결정을 성장시킴으로써, 버퍼층, N층, 발광층, 및 P층을 포함하는 적층막을 형성하고, 상기 적층막 상에 절연막을 형성하고, 상기 절연막에 있어서의 N층의 전기적 접속 지점 및 P층의 전기적 접속 지점에 컨택트홀을 형성하여 제1 부재를 생성하는 제1 스텝과,
    상기 제1 부재에 있어서의 상기 절연막이 형성된 면에 도전층을 형성하고, 상기 도전층에 의해서 상기 N층의 전기적 접속 지점 및 상기 P층의 전기적 접속 지점이 서로 전기적으로 접속되어 있는 제2 부재를 생성하는 제2 스텝과,
    상기 제2 부재에 광을 조사하고, 상기 제2 부재에서 발생한 발광을 계측하는 제3 스텝과,
    상기 제2 부재에 형성된 상기 도전층을 가공함으로써, 상기 N층의 전기적 접속 지점에 대응하는 제1 패드 전극, 및 상기 P층의 전기적 접속 지점에 대응하는 제2 패드 전극을 형성하여, 상기 반도체 디바이스를 생성하는 제4 스텝을 구비하는 반도체 디바이스의 제조 방법.
  2. 청구항 1에 있어서,
    상기 제4 스텝 후에 있어서, 상기 반도체 디바이스에 광을 조사하고, 상기 반도체 디바이스에서 발생한 발광을 계측하는 제5 스텝을 더 구비하는, 반도체 디바이스의 제조 방법.
  3. 청구항 2에 있어서,
    상기 제3 스텝에 있어서의 계측 결과에 기초하여 컨택트 불량인 발광 소자의 부분을 특정함과 아울러, 상기 제5 스텝에 있어서의 계측 결과에 기초하여 리크 불량인 발광 소자의 부분을 특정함으로써 취득된 특정 결과에 기초하여, 발광 소자의 우량품과 불량품을 판별하는 제6 스텝을 더 구비하는, 반도체 디바이스의 제조 방법.
  4. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서,
    상기 제2 부재에 광을 조사하고 상기 제2 부재로부터의 반사광을 계측함으로써 얻어지는 반사 이미지와, 미리 취득되어 있는 상기 반도체 디바이스의 설계 데이터에 기초하여, 상기 반사 이미지에 있어서의 상기 반도체 디바이스의 각 발광 소자에 대응하는 위치를 특정하는 제7 스텝을 더 구비하는, 반도체 디바이스의 제조 방법.
  5. 복수의 발광 소자를 형성 중인 측정 대상물에 있어서, 적층막 상의 절연막에 있어서의 N층의 전기적 접속 지점 및 P층의 전기적 접속 지점이 서로 전기적으로 접속되도록, 상기 절연막이 형성된 면에 도전층을 형성하는 도전층 형성 스텝과,
    상기 도전층에 의해서 상기 N층의 전기적 접속 지점 및 상기 P층의 전기적 접속 지점이 서로 전기적으로 접속되어 있는 상태에 있어서, 상기 측정 대상물에 광을 조사하고, 상기 측정 대상물에서 발생한 발광을 계측하는 제1 계측 스텝을 구비하는 검사 방법.
  6. 청구항 5에 있어서,
    상기 도전층이 가공되어 상기 N층의 전기적 접속 지점 및 상기 P층의 전기적 접속 지점이 서로 전기적으로 접속되어 있지 않은 상태에 있어서, 상기 측정 대상물에 광을 조사하고, 상기 측정 대상물에서 발생한 발광을 계측하는 제2 계측 스텝을 더 구비하는, 검사 방법.
  7. 청구항 6에 있어서,
    상기 제1 계측 스텝에 있어서의 계측 결과에 기초하여 컨택트 불량인 발광 소자의 부분을 특정함과 아울러, 상기 제2 계측 스텝에 있어서의 계측 결과에 기초하여 리크 불량인 발광 소자의 부분을 특정하고, 특정 결과에 기초하여 발광 소자의 우량품과 불량품을 판별하는 판별 스텝을 더 구비하는, 검사 방법.
  8. 청구항 5 내지 청구항 7 중 어느 한 항에 있어서,
    상기 측정 대상물에 광을 조사하고 상기 측정 대상물로부터의 반사광을 계측함으로써 얻어지는 반사 이미지와, 미리 취득되어 있는 상기 측정 대상물의 설계 데이터에 기초하여, 상기 반사 이미지에 있어서의 상기 측정 대상물의 각 발광 소자에 대응하는 위치를 특정하는 특정 스텝을 더 구비하는, 검사 방법.
  9. 복수의 발광 소자를 형성 중인 측정 대상물에 광을 조사하는 광 조사부와,
    상기 광 조사부에 의해서 조사된 광에 따라 상기 측정 대상물에서 발생한 발광을 계측하는 광 계측부와,
    상기 광 계측부에 의한 계측 결과를 출력하는 처리부를 구비하고,
    상기 처리부는 상기 측정 대상물에 있어서의 적층막 상의 절연막이 형성된 면에, 상기 절연막에 있어서의 N층의 전기적 접속 지점 및 P층의 전기적 접속 지점이 서로 전기적으로 접속되도록 도전층이 형성된 상태에 있어서의 상기 광 계측부에 의한 계측 결과를 출력하는, 검사 장치.
  10. 청구항 9에 있어서,
    상기 처리부는 상기 도전층이 가공되어 상기 N층의 전기적 접속 지점 및 상기 P층의 전기적 접속 지점이 서로 전기적으로 접속되어 있지 않은 상태에 있어서의 상기 광 계측부에 의한 계측 결과를 출력하는, 검사 장치.
  11. 청구항 10에 있어서,
    상기 처리부는 상기 N층의 전기적 접속 지점 및 상기 P층의 전기적 접속 지점이 서로 전기적으로 접속되어 있는 상태에 있어서의 상기 광 계측부에 의한 계측 결과에 기초하여 컨택트 불량인 발광 소자의 부분을 특정함과 아울러, 상기 N층의 전기적 접속 지점 및 상기 P층의 전기적 접속 지점이 서로 전기적으로 접속되어 있지 않은 상태에 있어서의 상기 광 계측부에 의한 계측 결과에 기초하여 리크 불량인 발광 소자의 부분을 특정하고, 특정 결과에 기초하여 발광 소자의 우량품과 불량품을 판별하는, 검사 장치.
  12. 청구항 9 내지 청구항 11 중 어느 한 항에 있어서,
    상기 광 계측부는 상기 광 조사부에 의해서 조사된 광에 따른 상기 측정 대상물로부터의 반사광을 더 계측하고,
    상기 처리부는 상기 광 계측부에서 반사광이 계측됨으로써 얻어지는 반사 이미지와, 미리 취득되어 있는 상기 측정 대상물의 설계 데이터에 기초하여, 상기 반사 이미지에 있어서의 상기 측정 대상물의 각 발광 소자에 대응하는 위치를 특정하는, 검사 장치.
KR1020237027147A 2021-04-01 2022-02-02 제조 방법, 검사 방법, 및 검사 장치 KR20230164006A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2021-062954 2021-04-01
JP2021062954 2021-04-01
PCT/JP2022/004078 WO2022209266A1 (ja) 2021-04-01 2022-02-02 製造方法、検査方法、及び検査装置

Publications (1)

Publication Number Publication Date
KR20230164006A true KR20230164006A (ko) 2023-12-01

Family

ID=83458743

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237027147A KR20230164006A (ko) 2021-04-01 2022-02-02 제조 방법, 검사 방법, 및 검사 장치

Country Status (6)

Country Link
EP (1) EP4318612A1 (ko)
JP (1) JPWO2022209266A1 (ko)
KR (1) KR20230164006A (ko)
CN (1) CN117063300A (ko)
TW (1) TW202303786A (ko)
WO (1) WO2022209266A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024053198A1 (ja) * 2022-09-06 2024-03-14 株式会社ジャパンディスプレイ 発光素子の検査方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014163857A (ja) 2013-02-27 2014-09-08 Toray Eng Co Ltd 蛍光発光体の検査装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3904571B2 (ja) * 2004-09-02 2007-04-11 ローム株式会社 半導体発光装置
CN103477208B (zh) * 2011-04-18 2016-04-20 Bt成像股份有限公司 光伏电池的量化串联电阻成像
JP6746744B1 (ja) * 2019-03-28 2020-08-26 浜松ホトニクス株式会社 検査装置及び検査方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014163857A (ja) 2013-02-27 2014-09-08 Toray Eng Co Ltd 蛍光発光体の検査装置

Also Published As

Publication number Publication date
WO2022209266A1 (ja) 2022-10-06
TW202303786A (zh) 2023-01-16
CN117063300A (zh) 2023-11-14
EP4318612A1 (en) 2024-02-07
JPWO2022209266A1 (ko) 2022-10-06

Similar Documents

Publication Publication Date Title
JP6051917B2 (ja) 半導体発光素子の検査方法及び半導体発光素子の製造方法
JP6119273B2 (ja) 半導体発光素子の検査方法及び半導体発光素子の製造方法
US11694324B2 (en) Inspection apparatus and inspection method
CN113632211B (zh) 检查装置及检查方法
TWI636249B (zh) 貼合缺陷部的檢出方法以及檢查系統
KR20230164006A (ko) 제조 방법, 검사 방법, 및 검사 장치
CN113646878B (zh) 检查装置及检查方法
US20240178073A1 (en) Manufacturing method, inspection method, and inspection device
US20220373480A1 (en) Inspection apparatus and inspection method
JP7291676B2 (ja) 検査装置及び検査方法
KR20230164649A (ko) 검사 방법, 도전성 부재, 및 검사 장치
TWI834843B (zh) 檢查裝置及檢查方法
JP6720430B1 (ja) 検査装置及び検査方法
JP6720429B1 (ja) 検査装置及び検査方法
JP2022122596A (ja) 検査装置及び検査方法