WO2006009061A1

WO2006009061A1 - プローブカセット、半導体検査装置および半導体装置の製造方法

Info

Publication number: WO2006009061A1
Application number: PCT/JP2005/013025
Authority: WO
Inventors: Susumu Kasukabe; Yasunori Narizuka
Original assignee: Renesas Technology Corp.
Priority date: 2004-07-15
Filing date: 2005-07-14
Publication date: 2006-01-26
Also published as: JP2006032593A; TW200610085A; TWI292602B; US7656174B2; US20070279074A1

Abstract

　接触端子の先端位置精度を確保し、ウエハに形成された半導体素子を一括して確実に検査できるフルウエハの検査装置、および半導体装置の製造方法である。半導体検査装置に用いられるプローブカセットであって、ウエハ１の電極３と接触する複数の接触端子７と、接触端子７の各々と電気的に接続された複数の接触バンプ２０ｂとを有するプローブシート３１と、プローブシート３１の接触バンプ２０ｂと接触する複数の接触電極３４ａと、接触電極３４ａの各々と電気的に接続された複数の周辺電極２７ｂとを有するプローブシート３４とを有し、プローブシート３４との間で、プローブシート３１を介在してウエハ１を減圧して挟み込み、ウエハ１の電極３に接触端子７を所望の気圧で接触させて検査を行う。接触端子７は、角錐形状又は角錐台形状に形成され、またプローブシート３４は金属膜３０ｂで裏打ちされている。

Description

明細書

プローブカセット、半導体検査装置および半導体装置の製造方法技術分野

[0001] 本発明は、半導体装置の製造技術に関し、特に、プローブシートを用いたプローブカセット、このプローブカセットを用いた半導体検査装置、この半導体検査装置を用いた半導体装置の製造方法に適用して有効な技術に関する。

背景技術

[0002] 半導体装置の製造技術に関しては、以下のような技術がある。

[0003] 例えば、半導体装置の製造工程では、半導体素子回路をウェハに形成した後、組み立て工程を経て、代表的な半導体装置の出荷形態であるパッケージ品、ベアチップ、 CSPの各製品に形成される。このような半導体装置の製造工程では、大きく分けて次の 3つの検査が行われる。まず、ウェハに半導体素子回路および電極を形成したウェハ状態で行われ、導通状態および半導体素子の電気信号動作状態を把握するウェハ検査、続いて半導体素子を高温状態において不安定な半導体素子を摘出するバーンイン、そして半導体装置を出荷する前に製品性能を把握する選別検査である。

[0004] このようなウェハは、その面上に多数の半導体装置 (チップ）が設けられ、個々に切り離して使用に供される。個々に切り離された半導体装置には、その表面に多数の電極が列設されている。こうした半導体装置を工業的に多数生産し、その電気特性を検査するには、プローブカード力斜めに出たタングステン針力なるプローブで構成される接続装置 (以下、従来技術 1と言う）が用いられている。この接続装置による検査では、プローブのたわみを利用した接触圧により電極を擦って接触を取り、その電気特性を検査する方法が用いられてヽる。

[0005] また、他の従来技術として、特許文献 1に記載された技術がある（以下、従来技術 2 と言う）。この技術には、シリコンの異方性エッチングによる穴を型材として形成した接触端子を、柔軟性のある絶縁フィルムに形成した配線に形成し、この絶縁フィルムにおける接触端子形成面の裏面側に緩衝層を挟んで固定したプローブシート固定基板と、ウェハ支持基板のウェハ形状の溝に被検査対象である半導体装置を形成したウェハを固定したウェハ支持基板とを重ね合わせて接触端子群の先端面をウェハの電極群の面に接触させることにより、電気的接続を取り半導体装置の検査を行う検査システムが記載されて、る。

[0006] さらに、他の従来技術として、特許文献 2に記載された技術がある（以下、従来技術 3と言う）。この技術には、ポリイミド榭脂を貫通するバンプを接触端子としたプローブシートと、その裏面の異方導電ゴムを介して接する配線基板と、ウェハを載置したゥエノ、トレイとの間を、ウェハ搭載部の外側に設けた環状のシール部材で挟んで、このシール部材で挟まれた配線基板とウエノ、トレイの密封空間を減圧してプローブシートの接触端子群の先端面をウェハの電極群の面に接触させることにより、電気的接続を取り半導体装置の検査を行うバーンイン用ウェハカセットが記載されている。

特許文献 1：特開平 7— 283280号公報

特許文献 2：特開平 11— 135582号公報

発明の開示

発明が解決しょうとする課題

[0007] ところで、前記のような半導体装置の製造技術にお!、て、例えば、上記従来技術 1 では、タングステン針からなるプローブは、アルミニウム電極やはんだ電極などの材料表面に酸化物を生成する被接触材料に対しては、接触端子を電極に擦り付けることにより、電極材料表面の酸化物を擦り取り、その下面の金属導体材料に接触することにより、接触を確保している。この結果、電極を接触端子で擦ることにより、電極材料の屑が生じ、配線間のショートおよび異物発生の原因となり、また、電極にプロ一ブを数百 mN以上の荷重をかけながら擦り付けて接触を確保することにより、電極に損傷を与えることが多い。力！]えて、プロ一ビング後の電極へのワイヤボンディングあるいは接続バンプ形成時に、電極面が荒れていると接続不良の原因となり、信頼性を低下させる要因となる。

[0008] また、このようなプローブカードを用いた検査工程では、プローブの空間的な配置に限界があり、半導体装置の検査用電極パッドの狭ピッチ高密度化、電極パッド数の増大、大面積でのプローブ先端位置精度の確保などに対応できなくなっている。また、上記のプロ一ビング方式では、プローブの形状、相対配置から、プローブの裸長が長ぐクロストークが生じ、高速信号を扱うと波形が乱れ、正確な検査ができない

[0009] 一方、上記従来技術 2では、接触端子はシリコンのエッチング穴を用いて形成するため、任意のピッチに形成された半導体素子の電極配置に精確に対応することができる。従って、この構造によりウェハの半導体素子の一つを検査することに問題はない。しかし、ウェハ状態の複数の半導体素子を一括して同時に検査する場合、個々の半導体素子の可能な限り近傍に検査回路用の電子部品 (抵抗、コンデンサ、ヒューズ等)を搭載することが必要となるため、対応が困難になる。また、面積が大きくなるため、プローブシート製造時の構成部材の収縮'膨張による位置精度および検査時の温度差による構成部材 (プローブシートとシリコンウエノ、）の線膨張率の差などによる接触端子の先端位置精度の確保がより強く求められている。カロえて、接触圧荷重制御は、緩衝層の加圧のみで行われるため、加圧荷重を微妙に設定することが難しいという課題を有している。

[0010] 一方、上記従来技術 3では、接触端子は従来の半球状のめっきバンプで形成されるため、半導体素子の電極への接触抵抗値を安定させることが難しぐまた、大面積での先端高さの平坦性確保が難しいという課題を有している。カロえて、接触圧荷重制御は、接触端子の背後に導体をも兼用した異方導電性ゴムの弾性を介して行われるため、加圧荷重を微妙に設定することが難しぐまた、異方導電性ゴムの製造可能なピッチが、接触端子のピッチを限定するため、接触抵抗値が安定し、配線抵抗値の低、狭ピッチのプローブカードを形成するのが難、と!/、う課題を有して、る。

[0011] 以上説明したように、何れの従来技術においても、半導体素子を複数個形成した大面積のウェハを一括して同時に検査できる多ピンのプロ一ビングを、被検査対象物および接触端子を損傷することなぐ接触端子先端の位置精度を確保して、接触抵抗値が低荷重で安定し、簡便な構造の検査方式を実現しょうとする点について、満足できるものではな力つた。

[0012] また、近年の半導体素子検査工程の効率ィ匕に伴って、多数の半導体素子 (チップ）の同時検査が進み、究極的にウェハ全体のチップを一括して検査するフルウェハ検查が望まれるようになり、力！]えて、信頼性をより明確に把握するための高温 (例えば 8 5°C〜150°C)での動作試験が実施される傾向になってきているため、これらに対応できる検査装置が望まれて!/ヽる。

[0013] そこで、本発明の目的は、接触端子の先端位置精度を確保し、安定した接触抵抗値でウェハに形成された半導体素子を一括して確実に検査できるフルウェハの検査装置を提供することである。

[0014] また、本発明の他の目的は、検査回路用の電子部品を接触端子の近傍に搭載できる構造を提供し、電気特性および信頼性を向上させる半導体装置の製造方法を提供することである。

[0015] さらに、本発明の他の目的は、接触端子を形成したプローブシートの組立性を向上し、検査工程の手順'作業を簡略化し、検査装置の組み立てコストを抑えて半導体装置の検査工程のコストを抑えることにより、半導体装置全体の製造コストを抑える半導体装置の製造方法を提供することである。

[0016] 本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

課題を解決するための手段

[0017] 上記いずれかの目的を達成するために、本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

[0018] (1)本発明のプローブカセットは、被検査対象に設けられた電極と接触する複数の接触端子と、複数の接触端子の各々カゝら引き出された配線と、配線と電気的に接続された複数の周辺電極と、複数の周辺電極のうち、第 1の周辺電極に接続されたテスタ用の接続端子とを有するプローブシートと、プローブシートとの間で被検査対象を挟み込む支持部材とを有する構成において、プローブシートは、複数の周辺電極のうち、第 2の周辺電極が検査回路用部品の端子として形成され、複数の接触端子が角錐形状又は角錐台形状に形成されているものである。さらに、プローブシートは複数の接触端子を囲むように形成された金属膜を有し、また、プローブシートと支持部材との間を減圧する手段を有し、そして、プローブシートは検査の種類に対応して取り替えることができるものである。 [0019] (2)本発明の他のプローブカセットは、被検査対象に設けられた電極と接触する複数の接触端子と、複数の接触端子の各々から引き出された配線と、配線と電気的に接続された複数の第 1の接触電極とを有する第 1のプローブシートと、第 1のプローブシートの複数の第 1の接触電極と接触する複数の第 2の接触電極と、複数の第 2の接触電極の各々と電気的に接続された複数の周辺電極と、複数の周辺電極のうち、第 1の周辺電極に接続されたテスタ用の接続端子とを有する第 2のプローブシートと、第 2のプローブシートとの間で、第 1のプローブシートを介在して被検査対象を挟み込む支持部材とを有し、第 2のプローブシートは、複数の周辺電極のうち、第 2の周辺電極が検査回路用部品の端子として形成され、第 1のプローブシートは、複数の接触端子が角錐形状又は角錐台形状に形成されているものである。さらに、第 1のプローブシートは複数の接触端子を囲むように形成された金属膜を有し、また、第 1のプローブシートと支持部材との間を減圧する手段、第 ₂のプローブシートと支持部材との間を減圧する手段を有し、そして、第 2のプローブシートは検査の種類に対応して取り替え可能であり、第 1のプローブシートは検査の種類に係わらずに共通に用いられるちのである。

[0020] (3)本発明の半導体検査装置は、前記（1)のプローブカセットを用い、このプロ一ブカセットと、プローブカセットのテスタ用の接続端子に接続され、プローブカセットに装着された半導体装置の電気的特性の検査を行うテスタと、プローブカセットのプローブシートと支持部材との間を減圧し、半導体装置の電極とプローブシートの接触端子との間に加わる荷重を制御する真空度制御系とを有するものである。

[0021] (4)本発明の他の半導体検査装置は、前記（2)のプローブカセットを用い、このプローブカセットと、プローブカセットのテスタ用の接続端子に接続され、プローブカセットに装着された半導体装置の電気的特性の検査を行うテスタと、プローブカセットの第 2のプローブシートと支持部材との間を減圧し、半導体装置の電極と第 1のプロ一ブシートの接触端子との間に加わる荷重を制御する真空度制御系とを有するものである。

[0022] (5)本発明のさらに他の半導体検査装置は、前記（2)のプローブカセットを用い、このプローブカセットと、プローブカセットのテスタ用の接続端子に接続され、プローブカセットに装着された半導体装置の電気的特性の検査を行うテスタと、プローブカセットの第 1のプローブシートと支持部材との間、および第 2のプローブシートと支持部材との間を減圧し、半導体装置の電極と第 1のプローブシートの接触端子との間に加わる荷重を制御する真空度制御系とを有するものである。

[0023] (6)本発明の第 1の半導体装置の製造方法は、ウェハに回路を作り込み、複数の半導体装置を形成する工程と、ウェハの状態で複数の半導体装置の電気的特性を一括して検査する工程と、ウェハを切断し、個々の半導体装置ごとに分離する工程と、半導体装置を榭脂で封止する工程とを有し、検査する工程は、前記 (3)、（4)または（5)の半導体検査装置を用いるものである。

[0024] (7)本発明の第 2の半導体装置の製造方法は、ウェハに回路を作り込み、複数の半導体装置を形成する工程と、ウェハの状態で複数の半導体装置の電気的特性を一括して検査する工程と、ウェハを切断し、個々の半導体装置ごとに分離する工程とを有し、検査する工程は、前記（3)、（4)または（5)の半導体検査装置を用いるものである。

[0025] (8)本発明の第 3の半導体装置の製造方法は、ウェハに回路を作り込み、複数の半導体装置を形成する工程と、ウェハの状態で複数の半導体装置の電気的特性を一括して検査する工程とを有し、検査する工程は、前記（3)、（4)または（5)の半導体検査装置を用いるものである。

[0026] (9)本発明の第 4の半導体装置の製造方法は、ウェハに回路を作り込み、複数の半導体装置を形成する工程と、ウェハを榭脂で封止する工程と、封止されたウェハに形成された複数の半導体装置の電気的特性を一括して検査する工程とを有し、検查する工程は、前記（3)、（4)または（5)の半導体検査装置を用いるものである。

[0027] (10)本発明の第 5の半導体装置の製造方法は、ウェハに回路を作り込み、複数の半導体装置を形成する工程と、ウェハを複数に分割する工程と、分割されたウェハに形成された複数の半導体装置の電気的特性を一括して検査する工程とを有し、検查する工程は、前記（3)、（4)または（5)の半導体検査装置を用いるものである。

[0028] (11)本発明の第 6の半導体装置の製造方法は、ウェハに回路を作り込み、複数の半導体装置を形成する工程と、ウェハの状態で複数の半導体装置の電気的特性を飛び飛びに検査し、これを繰り返すことによりウェハに作り込んだ全半導体装置を検查する工程とを有し、検査する工程は、前記（3)、（4)または（5)の半導体検査装置を用いるものである。

発明の効果

[0029] 本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。

[0030] (1)接触端子の先端位置精度を確保し、多数の検査用電極、狭ピッチ、大面積に分散した電極を有する半導体素子を確実に検査できる検査装置を提供することができる。

[0031] (2)検査回路用の電子部品を接触端子の近傍に搭載できる構造を提供し、電極への良好な接続を確保し、電気特性および信頼性を向上できる半導体装置の製造方法を提供することができる。

[0032] (3)接触端子を形成したプローブシートの組立性を向上し、検査工程の手順 '作業を簡略化し、検査装置の組み立てコストを抑えて半導体装置の検査工程のコストを抑えることにより、半導体装置全体の製造コストを抑える半導体装置の製造方法を提供することができる。

[0033] (4)半導体装置の電極のプロ一ビング痕を 1箇所のみで全電気検査工程を実施し、その後の半導体装置の接合工程の信頼性を向上できる半導体装置の製造方法を提供することができる。

図面の簡単な説明

[0034] [図 1] (a)は本発明に係る半導体素子 (チップ)が配列された被接触対象であるゥェハを示す斜視図であり、 (b)は半導体素子 (チップ)を示す斜視図である。

[図 2]本発明に係る第 1の実施の形態のプローブカセットの要部を示す断面図である

[図 3]本発明に係る第 1の実施の形態のプローブカセットにおいて、図 2の主要部品を分解して図示した斜視図である。

[図 4]本発明に係る第 2の実施の形態のプローブカセットの要部を示す断面図である [図 5] (a)〜（c)は本発明に係るプローブカセットのプローブシートにおける接触端子部分を形成する製造プロセスを工程順に示す断面図である。

[図 6] (a)〜（c)は本発明に係るプローブカセットにおける配線を形成したプローブシートの製造プロセスを工程順に示す断面図である。

[図 7] (d)〜 (f)は本発明に係るプローブカセットにおける配線を形成したプローブシートの製造プロセスを工程順（図 6に続く）に示す断面図である。

[図 8] (g)〜 (i)は本発明に係るプローブカセットにおける配線を形成したプローブシートの製造プロセスを工程順（図 7に続く）に示す断面図である。

[図 9]本発明に係るプローブカセットにおけるプローブシートを形成する製造プロセスを工程順に示す断面図である。

[図 10]本発明に係るプローブカセットにおけるプローブシートを形成する製造プロセスを工程順（図 9に続く）に示す断面図である。

[図 11]本発明に係るプローブカセットにおけるプローブシートを形成する製造プロセスを工程順（図 10に続く）に示す断面図である。

[図 12]本発明に係るプローブカセットにおける再配線用のプローブシートを形成する第二の製造プロセスを示す断面図である。

[図 13] (a) , (b)は本発明に係るプローブカセットにおける部品を搭載した配線シートを形成する第 2の製造プロセスを工程順に示す断面図である。

[図 14] (a)は検査対象のウェハの半導体素子形成領域を 4枚の小形のウェハでカバ一する例を示す平面図であり、 (b)は検査対象のウェハの半導体素子形成領域の 4 分の 1の領域を小形のウェハに形成した例を示す平面図であり、（c)および (d)はそれぞれ (b)のウェハを切断した代表例を示す平面図である。

[図 15]本発明に係るプローブカセットにおける複数のウエノ、からプローブシートを形成する製造プロセスを工程順に示す断面図である。

[図 16]本発明に係るプローブカセットにおける複数のウエノ、からプローブシートを形成する製造プロセスを工程順（図 15に続く）に示す断面図である。

[図 17]本発明に係るプローブカセットにおける複数のウエノ、からプローブシートを形成する製造プロセスにおいて、図 16のシリコンエッチング用保護治具の下面から見た斜視図である。

[図 18] (a)は検査対象のウェハの半導体素子形成領域の一例を示す平面図であり、 (b)は検査対象のウェハを 4分割したウェハおよび半導体素子形成領域を示す平面図である。

[図 19] (a)は検査対象のウェハの半導体素子形成領域の一例を示す平面図であり、 (b)は検査対象のウェハを複数回に分けて検査する場合の半導体素子が飛び飛びの配置である一例を示す平面図であり、（c)は検査対象のウェハを複数回に分けて検査する場合の半導体素子が飛び飛びの配置である (b)と対である一例を示す平面図である。

[図 20]本発明に係る第 3の実施の形態のプローブカセットの要部を示す断面図である。

[図 21]本発明に係るプローブカセットのプローブシートにおけるグランド層を形成したプローブシートを示す断面図である。

[図 22]本発明に係るプローブカセットのプローブシートにおけるグランド層を形成した他のプローブシートを示す断面図である。

[図 23]本発明に係るプローブカセットのプローブシートにおけるグランド層を形成した他のプローブシートを示す断面図である。

[図 24]本発明に係る一実施の形態の検査システムの全体概略構成を示す図である。

[図 25]本発明に係る一実施の形態において、半導体装置の検査工程を含む製造ェ程の代表例を示す図である。

発明を実施するための最良の形態

[0035] 以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には原則として同一の符号を付し、その繰り返しの説明は省略する。

[0036] 本発明の実施の形態では、主な用語を次のように定義する。

[0037] 半導体装置とは、その形態に関わらず、回路が形成されたウェハ状態のもの (例えば、図 1 (a)のウェハ 1)であっても、ウェハから切り出された個別の半導体素子 (例えば、図 1 (b)のチップ（半導体装置） 2)であっても、ウェハを複数に分割したものであつても、ウェハ状態でパッケージされたもの（ウェハレベル CSP)であっても、ウェハ状態でパッケージされたものを複数に分割したものであっても、ウェハ状態でパッケージされたものを切り出して個別の半導体素子 (CSP)にしたものであっても構わない。尚、図 1は被検査対象の一例であり、電極 3の配列は、周辺電極配列であるか、全面電極配置であるかを問わな、。

[0038] プローブシートとは、被検査対象の電極と接触する接触端子と、そこから引き出された配線を有するシートあるいは両面の電極間に引き出し配線を形成したシートを言う

[0039] プローブカセットとは、被検査対象の電極と接続して、測定器であるテスタと被検査対象とを電気的に接続する機能を有する構造体 (例えば、後述する図 2, 3あるいは図 4に示す構造体)を言う。

[0040] まず、本発明に係る第 1の実施の形態のプローブカセットの構造について、図 2および図 3を用いて説明する。図 2は、本発明に係る第 1の実施の形態のプローブカセットの要部を示す断面図であり、図 3は、その主要部品を分解して図示した斜視図である。

[0041] 第 1の実施の形態のプローブカセットは、ウェハ 1の電極 3と接触する複数の接触端子 7、接触端子 7の各々から引き出された引き出し配線 20a、引き出し配線 20aと電気的に接続された複数の周辺電極 27を有し、周辺電極 27に検査回路用の搭載部品 21および外部配線接続用のコネクタ 22を接続したプローブシート 20と、このプローブシート 20を接着固定した上部支持部材 23と、下部支持部材 24と、上部支持部材 23と下部支持部材 24との間に挟み込まれる緩衝材 25および Oリング 26などから構成される。

[0042] このプローブカセットでは、検査回路用の搭載部品 21および外部配線接続用のコネクタ 22を接続したプローブシート 20を接着固定した上部支持部材 23と、下部支持部材 24との間に、ウェハ 1を、緩衝材 25と Oリング 26ととも〖こ挟み込んで、ウェハ 1の表面に形成された検査用の電極 3に対向するように設置されたプローブシート 20の表面に形成した接触端子 7を、下部支持部材 24に設置された真空引き口 24aから真空引きして減圧することにより、所望の気圧によって接触させる操作が実施される。 [0043] ここで、プローブシート 20には、搭載部品 21およびコネクタ 22を避けつつ、接触端子 7の群を取り囲むように金属膜 30を形成することにより、接触端子群の位置精度を確保し、金属膜 30のない接触端子群の柔軟性を有したプローブシート領域で、接触対象のウェハ面の微妙な傾きに金属膜 30で裏打ちされた部分を保ったまま倣い動作ができる構造が実現可能となる。すなわち、複数の接触端子 7を金属膜 30で取り囲んで裏打ちすることで、検査動作時に接触端子 7が形成された領域に余分な応力が加わるのを防ぐことができ、ウェハ 1の電極 3との位置精度の精確な接触が実現できる。カロえて、金属膜 30は、 42ァロイあるいはインバーなどのシリコンウェハとほぼ同程度の線膨張率を持った材料を使用することにより、ウェハ 1とほぼ一致することができ、高温時でも大面積に配置された接触端子 7の先端の位置精度を確保することができる。

[0044] また、金属膜 30を形成することにより、プローブシート 20の強度を確保でき、接触端子 7から引き出し配線 20aを介して再配線された周辺電極 27の位置精度を確保することができ、組み立て時の取り扱いも容易となる。カロえて、金属膜 30にホトリソマスクによる一括エッチング処理で、位置精度および形状が正確な位置決め用およびねじ挿入用の孔 28を形成することにより、組み立て時の位置決めが容易となり作業を容易にすることができる。

[0045] 次に、本発明に係る第 2の実施の形態のプローブカセットの構造について、図 4を用いて説明する。図 4は、本発明に係る第 2の実施の形態のプローブカセットの要部を示す断面図である。

[0046] 第 2の実施の形態のプローブカセットにおいて、前記第 1の実施の形態と相違する点は、 2枚のプローブシート（再配線シート） 31およびプローブシート（部品搭載シート） 34からなることである。プローブシート 31は、ウェハ 1の電極 3と接触する複数の接触端子 7と、接触端子 7の各々と引き出し配線 31aを通じて電気的に接続された複数の接触バンプ 20bとを有する。プローブシート 34は、プローブシート 31の接触バンプ 20bと接触する複数の接触電極 34aと、接触電極 34aの各々と電気的に接続された複数の周辺電極 27bとを有する。また、プローブシート 34は金属膜 30bで裏打ちされている。 [0047] すなわち、第 2の実施の形態のプローブカセットは、接触端子 7の配置を引き出し配線 31aにより任意の配置に拡大して再配線した接触バンプ 20bを形成したプロ一ブシート 31と、このプローブシート 31を接着固定した中間支持部材 32と、下部支持部材 33と、中間支持部材 32と下部支持部材 33との間に挟み込まれる緩衝材 25および Oリング 26と、検査回路用の搭載部品 21および外部配線接続用のコネクタ 22を接続したプローブシート 34と、このプローブシート 34を接着固定した最上部支持部材 35と、最上部支持部材 35と下部支持部材 33との間に挟み込まれる Oリング 26bなどから構成される。

[0048] このプローブカセットでは、接触端子 7の配置を任意の配置に拡大して再配線した接触バンプ 20bを形成したプローブシート 31を接着固定した中間支持部材 32と、下部支持部材 33との間に、ウェハ 1を、緩衝材 25と Oリング 26とともに挟み込んで、ゥェハ 1の表面に形成された検査用の電極 3に対向するように設置されたプローブシート 31の表面に形成した接触端子 7を、下部支持部材 33に設置された真空引き口 3 3aから真空引きして減圧することにより、所望の気圧によって接触させる操作が実施される。

[0049] 続いて、中間支持部材 32に接着固定されたプローブシート 31と下部支持部材 33 とでウェハ 1を挟み込んで真空引きにより固定した前記の下部支持部材 33と、検査回路用の搭載部品 21および外部配線接続用のコネクタ 22を接続したプローブシート 34を接着固定した最上部支持部材 35との間に、 Oリング 26bを挟み込んで、下部支持部材 33に設置された真空引き口 33bから真空引きして減圧することにより、接触端子 7の配置を再配線した接触バンプ 20bに対向するように設置されたプローブシート 34の表面に形成した接触電極 34aを、所望の気圧によって接触させる操作が実施される。

[0050] 次に、前記第 1の実施の形態のプローブカセットに用いられるプローブシート (構造体)の一例について、その製造方法を図 5〜図 11を参照して説明する。

[0051] 図 5〜図 11は、上記図 2に示すプローブカセットを形成するための製造プロセスのうち、型材であるシリコンウェハ 80に異方性エッチングで形成した角錐台状の穴を型材として用いて、角錐台状の接触端子先端部を形成したシリコンウェハ 80と、配線および接続用のビアを形成し、金属膜 30で補強したポリイミド膜とを、接触端子先端部と接続用のビアを対向させてポリイミド系接着層とともに真空加圧加熱接合して一体のプローブシート 20を形成する製造プロセスを工程順に示したものである。

[0052] まず、図 5 (a)に示す工程が実行される。この工程は、厚さ 0. 2〜0. 6mmのシリコンウェハ 80の（100)面の両面に熱酸化により二酸化シリコン膜 81a, 81bを 0. 5 μ m程度形成し、ホトレジストを塗布し、ホトリソグラフ工程により角錐台状の穴をあける位置のホトレジストを除去したパターンを形成した後、このホトレジストをマスクとし、二酸ィ匕シリコン膜 81aをフッ酸とフッ化アンモ-ゥムの混合液によりエッチング除去して、次に、前記二酸ィ匕シリコン膜 81aをマスクとして、シリコンウェハ 80を強アルカリ液（例えば、水酸ィ匕カリウム）により異方性エッチングして、（1 11)面の側面で囲まれた角錐台状のエッチング穴 80aを形成する工程が実行される。

[0053] ここでは、シリコンウェハ 80を型材とした力型材としては、結晶性を有するものであればよぐその範囲で種々変更可能であることは言うまでもない。また、異方性エッチングによる穴を角錐台状としたが、その形状は、角錐状でもよぐ小さな針圧で安定した接触抵抗を確保できる程度の接触端子 7を形成できる形状の範囲で、種々変更可能である。また、接触対象とする電極に、複数の接触端子で接触するようにしてもよいことは言うまでもない。

[0054] 続、て、図 5 (b)に示す工程が実行される。この工程は、マスクとして用いた二酸ィ匕シリコン膜 81aをフッ酸とフッ化アンモ-ゥムの混合液によりエッチング除去して、再度シリコンウェハ 80の全面を、ウエット酸素中での熱酸化により、二酸化シリコン膜 82 a, 82bを、 0. 5 /z m程度形成し、その表面に導電性被覆 83を形成し、次に導電性被覆 83の表面に、ドライフィルム 84を形成し、ついで、接触端子 7および接続電極部 7bを形成すべき位置にあるドライフィルム 84を除去する工程が実行される。ここでは、ドライフィルム 84を用いた力ホトレジストマスクとしては、液状レジストでもフィルム状レジストでも感光性を有する膜であればょ、。

[0055] 上記導電性被覆 83としては、例えば、クロムをスパッタリング法あるいは蒸着法により成膜することにより、厚さ 0. 1 μ m程度のクロム膜を形成して、このクロム膜を形成した表面に銅をスパッタリング法あるいは蒸着法により成膜することにより、厚さ 1 μ m程度の銅膜を形成すればょ、。

[0056] 続いて、図 5 (c)に示す工程が実行される。まず、前記ドライフィルム 84の開口部に露出した導電性被覆 83に、この導電性被覆 83を電極として、硬度の高い材料を主成分として電気めつきして、接触端子 7および接続電極部 7bを一体として接触端子部 8を形成する。めっき材料として、例えば、ニッケル 8a、ロジウム 8b、ニッケル 8c、金 8dを順次にめっきして接触端子部 8を形成すればよい。

[0057] 続いて、上記のシリコンウェハ 80の接触端子 7を形成した面の反対面の二酸化シリコン膜 82bをフッ酸とフッ化アンモ-ゥムの混合液によりエッチング除去した後、ドライフィルム 84を除去する。

[0058] 一方、前記の工程とは別に、図 6 (a)に示す工程が実行される。この工程は、両面に銅膜 85a, 85bが形成されたポリイミド膜 86の一方の面の銅膜 85aに、ホトレジストを塗布し、ホトリソグラフ工程によりビア 87を形成する位置のホトレジストを除去したパターンを形成した後、このホトレジストをマスクとし、アルカリ性銅エッチング液によりビァ形成位置の銅膜をエッチング除去した後、ホトレジストを除去する工程が実行される。

[0059] 続ヽて、図 6 (b)に示す工程が実行される。この工程は、上記銅膜 85aをマスクとして、ポリイミド膜 86にビア形成用の穴あけカ卩ェをするものである。穴あけ方法としては、例えば、レーザあるいは、ドライエッチングで、上記銅膜 85aをマスクとしてポリイミド膜 86を除去すればよい。

[0060] 続、て、図 6 (c)に示す工程が実行される。この工程は、ポリイミド膜 86の銅膜 85a にドライフィルム 88を貼り、ホトリソグラフ工程により配線 20aを形成する位置以外のドライフイルム 88を除去したパターンを形成した後、このドライフィルム 88をマスクとし、アルカリ性銅エッチング液により銅膜をエッチング除去する工程が実行される。

[0061] 続、て、図 7 (d)に示す工程が実行される。この工程は、前記ドライフィルム 88を除去し、銅膜 85bを電源層として銅めつきすることにより、前記のビア形成用の穴を銅で埋める工程が実行された後、接着層 89および金属膜 30を接着する工程が実行される。

[0062] ここで、接着層 89としては、例えば、ポリイミド系接着シートあるいは、エポキシ系接着シートを用いればよい。また、金属膜 30として、 42ァロイ（ニッケル 42%および鉄 5 8%の合金で線膨張率 4ppmZ°C)あるいはインバー（例えば、ニッケル 36%および鉄 64%の合金で線膨張率 1. 5ppmZ°C)の様な低線膨張率で、かつシリコンウェハ (シリコン型材) 80の線膨張率に近い金属シートを、接着層 89で配線 20aを形成したポリイミド膜 86に貼り合わせて構成することにより、形成されるプローブシートの強度向上、大面積化が図れるほ力検査時の温度による位置ずれ防止等、様々な状況下での位置精度確保が可能である。この主旨において、金属膜 30としては、バーンイン検査時の位置精度確保を狙!ヽ、被検査対象の半導体素子の線膨張率に近!、線膨張率の材料を用いればょ、。

[0063] 上記接着工程は、例えば、ビア 87および配線 20aを形成したポリイミド膜 86と、接着層 89および金属膜 30を重ね合わせて、 10〜 200Kgf Zcm²で加圧しながら接着層 89のガラス転移点温度 (Tg)以上の温度を加え、真空中で加熱加圧接着すればよい。

[0064] 続、て、図 7 (e)に示す工程が実行される。この工程は、上記金属膜 30にホトレジストを塗布し、ホトリソグラフ工程によりビア 90を形成する位置のホトレジストを除去したパターンを形成した後、このホトレジストをマスクとし、ビア形成位置の金属膜をエツチング除去した後、ホトレジストを除去する工程が実行された後、上記金属膜 30をマスクとして、接着層 89にビア形成用の穴あけカ卩ェをするものである。金属膜 30として、例えば、 42ァロイあるいはインバーを用いた場合は、塩ィ匕第二鉄溶液によりビア形成位置の金属膜をエッチング除去すればよい。穴あけ方法としては、例えば、レーザあるいは、ドライエッチングで接着層 89を除去すればょ、。

[0065] 続、て、 07 (f)に示す工程が実行される。この工程は、上記の金属膜 30の表面に、ドライフィルム 91を形成し、ついで、金属膜 30を除去すべき位置にあるドライフィルム 91を露光 '現像により除去した後、金属膜 30をエッチング除去する工程が実行される。ここでは、ドライフィルム 91を用いた力感光性を有する膜であればよい。

[0066] 上記金属膜 30として、例えば、 42ァロイあるいはインバーを用いた場合は、塩ィ匕第二鉄溶液により金属膜をシャワーエッチング除去すればよい。

[0067] 続いて、図 8 (g)に示す工程が実行される。この工程は、前記ドライフィルム 91を除去した後、銅膜 85bを電源層として銅めつきすることにより、前記のビア形成用の穴を銅で埋めるとともに、このビア形成用の穴を囲うように形成された金属層からなるランド 30aを覆うように銅めつきする工程が実行された後、この銅めつきで形成されたビア 90の表面に金めつき 92する工程が実行される。

[0068] 続いて、図 8 (h)に示す工程が実行される。この工程は、銅膜 85b〖こ、ホトレジストを塗布し、ホトリソグラフ工程によりホトレジストパターンを形成した後、このホトレジストをマスクとし、アルカリ性銅エッチング液により銅膜をエッチング除去して配線 93を形成した後、ホトレジストを除去する工程が実行された後、ビア形成用穴 94aを形成した接着層 94を配線 93を覆うように形成する。

[0069] ここで、接着層 94としては、例えば、ポリイミド系接着シートを半硬化状態で用いればよい。ビア形成用穴 94aを形成した接着層 94としては、レーザ孔あけカ卩ェあるいはパンチ孔あけ加工したポリイミド系接着シートを真空加熱圧着するか、ポリイミド系接着シートを真空加熱圧着後にレーザ孔あけ加工すればよい。

[0070] 続!、て、図 8 (i)に示す工程が実行される。この工程は、ビア 90の表面の金めつき 9 2に導電シート 95を接触させ、ビア 90から銅配線 20a、ビア 87を介して、銅配線 93 のビア形成用穴 94aを導電材料 96で充填する。充填する導電材料 96としては、例えば、適量なはんだめつきを用いる力、あるいは適量なニッケル 96aをめつき後、適量なはんだ 96bをめつきすればよい。

[0071] 以上の工程が実行された後、図 9に示す工程が実行される。この工程は、上記図 5

(c)で形成した接触端子部 8を形成したシリコンウェハ 80の接続電極部 7bと、図 8 (i) で形成した配線シートの導電材料 96および接着層 94とを接続して、一体のプローブシート 20を製作する。ここで、例えば、接着層として半硬化状態のポリイミド系接着シートを用いた場合は、 10〜200KgfZcm²で加圧しながら接着層 94のガラス転移点温度 (Tg)以上の温度を加え、真空中で真空加圧加熱接着用基板 112a, 112bに挟んで加熱加圧接着すればよ！ヽ。

[0072] 続いて、図 10に示す工程が実行される。この工程は、上記の一体化したプローブシート 20の両側に、それぞれ上部支持部材 23および部品搭載面支持部材 101を接着固定したものを、シリコンエッチング用保護治具 102に取り付けて、シリコンをエツチング除去する。例えば、中間固定板 103に、部品搭載面支持部材 101をねじ止めして、ステンレス製の固定治具 102aとステンレス製のふた 102bとの間に Oリング 102 c, 102dを介して装着し、型材であるシリコンウェハ 80を強アルカリ液 (例えば、水酸化カリウム）によりエッチング除去すればよい。例えば、強アルカリ液中でシリコンゥェノ、 80をエッチング除去しても、強アルカリ液をエッチング面に吹き付けることにより、シリコンウエノ、 80をエッチング除去してもよ!/ヽ。

[0073] 続いて、図 11に示す工程が実行される。この工程は、上記シリコンエッチング用保護治具 102を取り外し、プローブシート 20の部品搭載面支持部材 101を接着した面に保護フィルムを接着し、二酸ィ匕シリコン膜 82aおよび導電性被覆 83 (クロムおよび銅)およびニッケル 8aをエッチング除去し、保護フィルムを除去した後、検査回路用の搭載部品 21および外部配線接続用のコネクタ 22をプローブシート 20に接着固定する。

[0074] ここで、二酸化シリコン膜 82aは、フッ酸とフッ化アンモ-ゥムの混合液によりエッチング除去し、クロム膜を過マンガン酸カリウム液によりエッチング除去し、銅膜およびニッケル 8aをアルカリ性銅エッチング液によりエッチング除去すればよい。

[0075] なお、この一連のエッチング処理の結果、接触端子表面に露出するロジウム 8bを用いるのは、電極 3の材料であるはんだやアルミニウム等が付着しにくぐニッケルより硬度が高ぐ酸化されにくいために接触抵抗が安定なためである。

[0076] そして、上記図 2に示したように、前記プローブシート 20に接着固定した上部支持部材 23と、下部支持部材 24との間に、ウェハ 1を、緩衝材 25と Oリング 26とともに挟み込んで、ウェハ 1の表面に形成された検査用の電極 3に対向するように設置されたプローブシート 20の一方の面に形成した接触端子 7を、下部支持部材 24に設置された真空引き口 24aから真空引きして減圧することにより、所望の気圧によって接触させる操作を実施して、半導体装置の検査装置とする。

[0077] 次に、上記プローブカセットとは構成が若干異なる第 2の実施の形態のプローブ力セットの製造方法について、図 12および図 13を参照して、その製造工程を説明する

[0078] 上記図 4に示すプローブカセットの製造方法は、接触端子 7および引き出し配線を形成したプローブシートと、検査回路用の搭載部品 21を接続した配線シートとを個別に製作する点以外は、上記図 5〜図 11で記述したプローブシートの製造方法と同様である。

[0079] 上記検査対象の半導体装置の電極に接触させる接触端子 7からピッチや配置を再配線した電極を形成したプローブシートを共通の再配線プローブシートとして形成しておき、一方で、初期のウェハ検査、ノーンイン、選別試験らの各種の検査工程用に、専用の検査回路用の搭載部品 21を接続配置した部品搭載配線シートを個別に製造しておいて、この専用の部品搭載シートを選択して一連の検査を実施することによって、被検査対象の半導体装置の検査用電極パッドにプロ一ビング痕が 1箇所のみですみ、その後の半導体装置のワイヤーボンディングあるいはバンプ接続の信頼性が大きく向上した、高信頼性の半導体装置を製造することができる。

[0080] 上記の 2種類のプローブシートを用いてプローブカセットを形成する製造方法の一例について、図 12および図 13を用いて次に説明する。

[0081] 図 5 (a)〜（c)、図 6 (a)〜（c)、図 7 (c！)〜（f)、図 8 (g)〜（i)および図 9〜図 11と同様な工程で、図 12に示した再配線プローブシート 31を形成する。ただし、本再配線プローブシート 31用には、部品搭載面支持部材 101、検査回路用の搭載部品 21および外部配線接続用のコネクタ 22は接着固定しない。

[0082] 一方、図 6 (a)〜（c)、図 7 (d)〜 (f)、図 8 (g)と同様な工程で、プローブシートを形成した後、図 13 (a)に示す工程が実行される。この工程は、銅膜 85b〖こ、ホトレジスト 104を塗布し、ホトリソグラフ工程によりホトレジストパターンを形成した後、このホトレジスト 104をマスクとし、アルカリ性銅エッチング液によりビア 87に対応する位置の銅膜を電極 85cとして残すようにエッチングする工程が実行される。

[0083] 続いて、図 13 (b)に示す工程が実行される。この工程は、前記ホトレジスト 104を除去し、電極 85cにニッケルめっきおよび金めつき 105を形成する工程が実行された後、最上部支持部材 35および検査回路用の搭載部品 21および外部配線接続用のコネクタ 22を部品搭載プローブシート 34に接着固定するものである。

[0084] そして、上記図 4に示したように、接触端子 7の配置を任意の配置に拡大して再配線した接触バンプ 20bを形成した再配線プローブシート 31を接着固定した中間支持部材 32と、下部支持部材 33との間に、ウェハ 1を、緩衝材 25と Oリング 26とともに挟み込んで、ウェハ 1の表面に形成された検査用の電極 3に対向するように設置されたプローブシート 31の表面に形成した接触端子 7を、下部支持部材 33に設置された真空引き口 33aから真空引きして減圧することにより、所望の気圧で接触させる操作が実施される。

[0085] 続いて、中間支持部材 32に接着固定されたプローブシート 31と下部支持部材 33 とで、ウェハ 1を挟み込んで真空引きにより固定した前記下部支持部材 33と、検査回路用の搭載部品 21および外部配線接続用のコネクタ 22を接続した部品搭載プロ一ブシート 34を接着固定した最上部支持部材 35との間に、 Oリング 26bを挟み込んで、下部支持部材 33に設置された真空引き口 33bから真空引きして減圧することにより、所望の気圧で接触させる操作を実施して、半導体装置の検査装置とする。この場合、必要によって、真空引き口 33aから再度真空引きして、最終的に所望の圧力でゥェハ 1の電極 3とプローブシート 31の接触端子 7とを接触させる操作を実施する。

[0086] なお、プローブシート 31に形成した接触端子 37を、ウェハ 1の表面に形成された検查用の電極 3に位置合わせして対向するようにして、例えば、下部支持部材 33に設けたノックピン（図示せず)を中間支持部材 32のノックピン用穴（図示せず）に挿入したり、中間支持部材 32を下部支持部材 3に設けた電磁石（図示せず)を用いて磁力で下部支持部材 33に仮固定したり、中間支持部材 32を下部支持部材 33に接着剤で仮止めすることにより、プローブシート 31を下部支持部材 33に減圧により固定する必要をなくすことにより、 Oリング 26および真空引き口 33aを省略して、下部支持部材 33と、部品搭載プローブシート 34を接着固定した最上部支持部材 35との間に、中間支持部材 32に接着固定されたプローブシート 31と Oリング 26bを挟み込んで、下部支持部材 33に設置された真空引き口 33bから真空引きして減圧することにより、プローブシート 31に形成した接触端子 37を、ウエノ、 1の表面に形成された検査用の電極 3に所望の気圧で接触させる操作を実施して、半導体装置の検査装置としてもよい。

[0087] 以上説明した本発明に係る第 1または第 2の実施の形態のプローブカセットを用いた半導体検査装置において、接触端子先端を形成する型材のウェハとして、被検査対象の半導体装置と同じサイズあるヽはより大きなサイズのシリコンウェハを用ヽれば 1枚で全体の接触端子群が製作できるが、サイズが小さ!/、ウェハを型材にして複数のウエノ、から接触端子群を個別に形成したプローブシートを製作してもよいことは言うまでもない。例えば、 φ 200mmのウェハの一括検査をする場合には、 φ 150m mのウェハのそれぞれで 4分の 1の面積を分担する接触端子先端を形成した 4枚のウェハの必要部分を切り出して合わせて用いてもよ、。

[0088] その代表例を、図 14に示す。図 14 (a)は、 φ 200mmのウェハ 110の半導体素子形成領域 110aを、 4枚の φ 150mmのウェハ 111でカバーする例である。図 14 (b) は、 φ 200mmのウェハ 110の半導体素子形成領域 110aの 4分の 1の接触端子形成領域 11 laを φ 150mmのウェハ 111に形成した例である。図 14 (c)および図 14 ( d)は、前記接触端子形成領域 11 laを形成したウェハ 111を寄せ合わせて最終的に必要な半導体素子形成領域 110aを得るために、ウェハ 111の重なり合う部分を切断した切断ウェハ 11 lbあるいは 11 lcを示した例である。

[0089] 前記の半導体素子形成領域 110aを 4分割して、各々の 4分割した接触端子形成領域 11 laを形成したウェハ 111を切り出した切断ウェハ 11 lbある!/、は 11 lcを用いた製法の一例を図 15〜図 17に示す。

[0090] 図 15は、前記の製造工程中の図 9に対応する製造工程であり、分割した接触端子先端を形成した切断ウェハ 11 lbあるいは 111cを、真空加圧加熱接着用基板 112a , 112bに設置した状態を示した図である。

[0091] 図 16は、前記の製造工程中の図 10に対応する製造工程であり、分割した接触端子先端を形成した切断ウェハ 11 lbあるいは 11 lcを、分割された切断ウェハ 11 lbあるいは 11 lcの境界を覆う材料 113を設置したシリコンエッチング用保護治具 102としてふた 102eを使用した状態を示した図であり、図 17は、図 16を下方より見た斜視図である。ここで、例えば、切断ウェハ 11 lbあるいは 111cの境界を覆う材料 113としては、フッ素系のゴム材を、ふた 102eにはステンレスを用いればよい。

[0092] なお、プローブカセットのサイズに合せて、被検査対象のウェハを任意に分割して、プローブカセットのサイズと同等力、それよりも小さなサイズにした分割ウェハを、プローブカセットに入れて検査に供してもよい。 [0093] 図 18 (a)は、ウェハ 110に形成された被検査対象である半導体素子形成領域 110 aを示した平面図であり、図 18 (b)は、前記ウェハ 110を 4分割した接触端子形成領域 11 laを有した切断ウェハ 114を示したものである。検査用のプローブとして、前記のごとぐウェハ 110の半導体素子形成領域 110aに一括して接触できるプローブシートを形成してもよいが、図 18 (b)に示したような分割した切断ウェハ 114を、下部支持部材 24あるいは 33に搭載して、分割した接触端子形成領域 11 laをそれぞれ接触可能な接触端子群を形成したプローブシートで検査を順次に実施してもよい。

[0094] 図 19 (a)は、ウェハ 110に形成された被検査対象である半導体素子形成領域 110 aを示した平面図であり、半導体素子形成領域 110aを検査するプローブとして、前記のごとぐウェハ 110の半導体素子形成領域 110aに一括して接触できるプローブシートを形成してもよいが、例えば、図 19 (b)および図 19 (c)に示したような飛び飛びの配置の半導体素子 117a, 117bの素子群（図中の斜線部分）に接触するプローブシートを、 1種類あるいは必要に応じて 2種類以上製作して、順次検査用に用いることにより、全半導体素子形成領域 110aを検査するようにしてもょヽ。

[0095] また、プローブシート (再配線シート） 31に全半導体素子形成領域 110aの接触端子 7および接触バンプ 20bを形成しておき、プローブシート（部品搭載シート） 34には、例えば飛び飛びの接触電極 34aを形成して、プローブシート 34を順次交換することにより、全半導体素子形成領域 110aを検査してもよヽことは言うまでもな!/ヽ。

[0096] なお、図 20に示したようにウェハ 1を固定するために、例えば、緩衝材 25に孔 25a をあけて、真空引き口 33cより減圧することにより、下部支持部材 33に真空チャック機構でウェハ 1を設置してもよい。また、適宜、緩衝材 25を省略してもよい。図 20に示したようなウェハ 1の固定機構は、必要に応じて上記図 2あるいは図 4のプローブカセットにも適用すればよい。

[0097] なお、高速電気信号検査用のプローブとして電気信号の乱れを極力防止するためには、プローブシートの表面（両表面あるいは一方の面）にグランド層を形成した構造が望ましい。例えば、図 21に示したように、引き出し配線 20aを形成した面に、更にポリイミド膜 116とグランド層 115aを形成する。あるいは、図 22に示したように、金属膜 30を可能な限り残して、グランド層 115bとして利用することも可能である。また、図 23に示したように、シリコンウエノ、 80をエッチング除去した図 10の直後に、二酸化シリコン膜 82aをエッチング除去後、表面に導電性被覆 83が露出した段階で、ホトレジストマスクを形成して導電性被覆 83でグランド層 115cを形成することも可能である。

[0098] また、図 11の後に、接触端子 7の形成面にグランド層 115cを形成してもよい。このグランド層 115cをスパッタで形成する場合は、例えば、スパッタ膜材料として、クロム、チタン、銅、金、ニッケルなどを単独、あるいは組み合わせて用いればよい。

[0099] 以上、プローブシートのグランド層の形成方法については、前述の図 2、図 4および図 20のどの製法のプローブカセットにも適用できることは言うまでもない。

[0100] 以上説明したように、本実施の形態のプローブカセットによれば、前述の図 2〜図 2 3の製造プロセスによるプローブシートを形成する場合、接触端子 7を角錐形状あるいは角錐台形状等の接触端子とすることができるため、従来の半球状めつきバンプや平面電極同士の接触と比較して、硬度のある接触端子で低接触圧で安定した接触特性値が実現でき、また、シリコンウェハと線膨張率が同じ金属膜 30で裏打ちされたホトリソグラフ工程でプローブシートを形成するため、接触領域が大面積でもプロ一ブシートの接触端子群と、半導体素子の電極群との先端位置精度が良好な接触が容易に実現できる。

[0101] 次に、以上説明した本発明に係るプローブカセットを用いた半導体検査装置の一例について、図 24を用いて説明する。図 24は、本発明に係る第 1の実施の形態のプローブカセット（図 2)を用いた半導体検査装置を含む検査システムの全体構成を示す図である。なお、前記第 2の実施の形態のプローブカセット（図 4)や、これらの変形例のプローブカセットなどを用いた半導体検査装置にぉ、ても、同様である。

[0102] 図 24は、所望の荷重をウェハ 1の面に加えて電気特性検査を実施する試験装置を示す。この状態では、真空引き口 24aから真空引きして減圧することによって、所望の気圧がプローブシート 20に形成した接触端子 7の端子群に加わるようにして、ゥェノ、 1の電極 3の電極群に接触した接触端子群、引き出し配線 20a、周辺電極 27、コネクタ 22、ケーブル 22aを通じて半導体装置の電気的特性の検査を行うテスタ 170との間で検査用電気信号の送受信が実施される。

[0103] 本実施の形態の検査システムの全体構成において、プローブカセットはフルウェハプローバとして構成されている。この検査システムは、被検査対象であるウェハ 1を支持して真空引き装置（図示せず）につながっている試料支持系 160と、ウェハ 1の電極 3に接触して電気信号の授受を行うプローブシート 20と、試料支持系 160のプローブシート 20に加わる荷重（大気圧）を制御する真空度制御系 150と、ウェハ 1の温度制御を行う温度制御系 140と、ウェハ 1の電気的特性の検査を行うテスタ 170とで構成される。このウェハ 1は、多数の半導体素子が配列され、各半導体素子の表面には、外部接続電極としての複数の電極 3が配列されて、る。

[0104] 例えば、図 24に示すプローブシート 20は、各々の接触端子 7、引き出し配線 20a、周辺電極 27、コネクタ 22およびケーブル 22aを介して、テスタ 170と接続される。

[0105] ここで、ヒータにより所望の温度に加熱されたウェハ 1と、このウェハ 1の電極に接触して電気信号検査を実施するための接触端子 7を形成したプローブシート 20の温度差による位置ずれを防止し、位置合わせを精確にし力も短時間に実施するため、プローブシートあるいはプローブカセットの表面あるいは内部にあらかじめ温度制御の可能な発熱体を形成しておいてもよい。発熱体としては、例えば、ニッケルクロムのような抵抗値の高い金属材料や高抵抗の導電榭脂を直接プローブシートに形成したり、この材料を形成したシートをプローブシートに貼り付けてもよい。また、発熱体として暖めた液体をヒートブロック内のチューブに流して、このヒートブロックをプローブシートに接触させてもよい。また、プローブカセット全体を恒温槽に入れることにより、所望の温度雰囲気を実現してもよ、。

[0106] 加熱されたウェハからの熱放射と、プロ一ビング時の接触からプローブカセットの温度が決まる従来方法と異なり、上記のようにプローブシートを独立して検査時の温度に保っておく方式では、ウェハとプローブシート間の検査時の温度差の発生を防止することができ、カロえて、シリコンと線膨張率が同程度の金属膜で裏打ちしたプロ一ブシートを用いることにより、位置精度の精確なプロ一ビングが可能となる。

[0107] 試料台 162には、ウェハ 1を加熱させるためのヒータ 141が備えられている。温度制御系 140は、試料台 162のヒータ 141あるいは冷却治具を制御することにより、試料台 162に搭載されたウェハ 1の温度を制御する。また、温度制御系 140は、操作部 1 51を備え、温度制御に関する各種指示の入力の受付、例えば、手動操作の指示を受け付ける。ここで、上記プローブシートあるいはプローブカセットの一部に設けた温度制御の可能な発熱体と試料台 162のヒータ 141とを連動させて温度制御してもよい。

[0108] 真空度制御系 150は、ケーブル 171を介して伝達されるテスタ 170のテスト動作の進行情報および前記の温度制御系 140からの温度情報に合わせて、真空度を制御する。また、真空度制御系 150は、操作部 151を備え、真空度制御に関する各種指示の入力の受付、例えば、手動操作の指示を受け付ける。

[0109] 以下、半導体検査装置の動作につ!、て説明する。まず、被検査対象であるウェハ 1を、下部支持部材 24に搭載された緩衝材 25の上に載置して、プローブシート 20に並設された多数の接触端子 7を、ウェハ 1上に配列された複数個の半導体素子上に形成された電極 3の電極群の直下に位置決めして、真空引きして固定したプローブカセットを用意する。次に、このプローブカセットを試料台 162の上に載置した後、真空度制御系 150を作動させて、真空引き口 24aから真空引きにより、適度に真空度を調節することによって、所望の気圧を介してプローブシート 20に形成した接触端子 7 の端子群に押圧力を加える。これによつて、接触端子の位置を高精度に確保された多数の四角錐あるいは四角錐台状の接触端子 7における各々の先端を、半導体装置に配列された多数の電極 3の電極群 (全体)の面に追従するように倣って押し付けることによって、ウェハ 1上に配列された各電極 3に均一な荷重（1ピン当たり 3〜150 mN程度）による接触が行われ、各接触端子 7と各電極 3との間が低抵抗 (0. 01 Ω〜 0. 1 Ω )で接続されること〖こなる。

[0110] さらに、ケーブル 22a、コネクタ 22、周辺電極 27、引き出し配線 20aおよび接触端子 7を介して、ウェハ 1とテスタ 170との間で、動作電流や動作検査信号などの授受を行、、当該半導体装置の動作特性の可否などを判別する。

[0111] 最後に、上記半導体検査装置を用いた検査工程、又は検査方法を含む半導体装置の製造方法の代表例について、図 25を参照して説明する。

[0112] (1)本発明に係る半導体装置の製造方法は、ウェハに回路を作り込み、半導体装置を形成する工程 (半導体素子回路形成)と、本発明に係る半導体検査装置によりゥェハレベルで複数の半導体装置の電気的特性を一括して検査する工程 (ウェハ検查)と、ウェハを切断し、半導体素子ごとに分離する工程 (ダイシング)と、半導体素子を榭脂等で封止する工程 (組立'封止)を有する。その後、ノーンイン、選別検査、外観検査を経て、チップパッケージ品として出荷される。

[0113] (2)本発明に係る半導体装置の製造方法は、ウェハに回路を作り込み、半導体素子を形成する工程 (半導体素子回路形成)と、本発明に係る半導体検査装置によりゥェハレベルで複数の半導体素子の電気的特性を一括して検査する工程 (ウェハ検查)と、ウェハを切断し、半導体素子ごとに分離する工程 (ダイシング)と、半導体素子を榭脂等で封止する工程 (組立 ·封止)を有する。その後、チップ検査用ソケット装着、ノーンイン、選別検査、ソケットから取り外し、外観検査を経て、ベアチップ出荷品として出荷される。

[0114] (3)本発明に係る半導体装置の製造方法は、ウェハに回路を作り込み、半導体装置を形成する工程 (半導体素子回路形成)と、本発明に係る半導体検査装置によりゥェハレベルで複数の半導体装置の電気的特性を一括して検査する工程 (ウェハ検查)を有する。その後、ノーンイン、選別検査、外観検査を経て、フルウェハ出荷品として出荷される。このバーンイン、選別検査においても、本発明に係る半導体検査装置により検査が行われる。

[0115] (4)本発明に係る半導体装置の製造方法は、ウェハに回路を作り込み、半導体装置を形成する工程 (半導体素子回路形成)と、本発明に係る半導体検査装置によりゥェハレベルで複数の半導体装置の電気的特性を一括して検査する工程 (ウェハ検查)を有する。その後、バーンイン、外観検査を経て、ウェハを切断し、半導体素子ごとに分離する工程 (ダイシング）と、外観検査を経て、ベアチップ出荷品として出荷される。このバーンイン、選別検査においても、本発明に係る半導体検査装置により検查が行われる。

[0116] (5)本発明に係る半導体装置の製造方法は、ウェハに回路を作り込み、半導体装置を形成する工程 (半導体素子回路形成)と、ウェハを分割する工程 (ウェハ分割)と、本発明に係る半導体検査装置により分割したウェハレベルで複数の半導体装置の電気的特性を一括して検査する工程 (分割ウェハ検査)を有する。その後、バーンィン、選別検査、外観検査を経て、分割ウェハ出荷品として出荷される。このバーンィン、選別検査においても、本発明に係る半導体検査装置により検査が行われる。

[0117] (6)本発明に係る半導体装置の製造方法は、ウェハに回路を作り込み、半導体装置を形成する工程 (半導体素子回路形成)と、ウェハを分割する工程 (ウェハ分割)と、本発明に係る半導体検査装置により分割したウェハレベルで複数の半導体装置の電気的特性を一括して検査する工程 (分割ウェハ検査)を有する。その後、バーンィン、選別検査、分割したウェハを切断し、半導体素子ごとに分離する工程 (ダイシング）と、外観検査を経て、ベアチップ出荷品として出荷される。このバーンイン、選別検査においても、本発明に係る半導体検査装置により検査が行われる。

[0118] (7)本発明に係る半導体装置の製造方法は、ウェハに回路を作り込み、半導体装置を形成する工程 (半導体素子回路形成)と、ウェハに榭脂層等を形成する工程 (榭脂層形成)と、榭脂層等を形成したウェハに形成された複数の半導体素子の電気的特性を本発明に係る半導体検査装置により一括して検査する工程 (ウェハ検査)を有する。その後、ノーンイン、選別検査を経て、ウェハを切断し、半導体素子ごとに分離する工程 (ダイシング)と、外観検査を経て、 CSP出荷品として出荷される。このノーンイン、選別検査においても、本発明に係る半導体検査装置により検査が行われる。

[0119] (8)本発明に係る半導体装置の製造方法は、ウェハに回路を作り込み、半導体装置を形成する工程 (半導体素子回路形成)と、ウェハに榭脂層等を形成する工程 (榭脂層形成)と、榭脂層等を形成したウェハに形成された複数の半導体素子の電気的特性を本発明に係る半導体検査装置により一括して検査する工程 (ウェハ検査)を有する。その後、ノーンイン、選別検査、外観検査を経て、フルウェハ CSP出荷品として出荷される。このバーンイン、選別検査においても、本発明に係る半導体検査装置により検査が行われる。

[0120] (9)本発明に係る半導体装置の製造方法は、ウェハに回路を作り込み、半導体装置を形成する工程 (半導体素子回路形成)と、ウェハに榭脂層等を形成する工程 (榭脂層形成)と、榭脂層等を形成したウェハを分割する工程 (ウェハ分割)と、本発明に係る半導体検査装置により分割したウェハレベルで複数の半導体装置の電気的特性を一括して検査する工程 (分割ウェハ検査)を有する。その後、ノーンイン、選別検査、外観検査を経て、分割ウェハ CSP出荷品として出荷される。このバーンイン、選別検査においても、本発明に係る半導体検査装置により検査が行われる。

[0121] (10)本発明に係る半導体装置の製造方法は、ウェハに回路を作り込み、半導体装置を形成する工程 (半導体素子回路形成)と、ウェハに榭脂層等を形成する工程（榭脂層形成)と、榭脂層等を形成したウェハを分割する工程 (ウェハ分割)と、本発明に係る半導体検査装置により分割したウェハレベルで複数の半導体装置の電気的特性を一括して検査する工程 (分割ウェハ検査)を有する。その後、ノーンイン、選別検査、ウェハを切断し、半導体素子ごとに分離する工程 (ダイシング)と、外観検査を経て、 CSP出荷品として出荷される。このバーンイン、選別検査においても、本発明に係る半導体検査装置により検査が行われる。

[0122] 上記した半導体装置の製造方法における、半導体素子の電気的特性を検査する工程では、本発明に係るプローブカセットを用いることにより、位置精度よく良好な接触特性を得ることができる。

[0123] すなわち、結晶性を有する基板の異方性エッチングによる穴を型材としてめつきすることで形成される角錐形状又は角錐台形状の接触端子 7を用いて検査することにより、低接触圧で安定した接触特性を実現でき、下部にある半導体素子を傷めずに検查することが可能である。また、複数の接触端子 7がウェハ 1と同じ線膨張率を持った金属膜 30で取り囲まれる構造をとるため、検査動作時でも接触端子は余分な応力を受けず、ウェハ 1の電極 3との相対位置が精確な接触が実現できる。

[0124] さらに、半導体素子の電極への圧痕は、小さぐし力も点 (角錐形状又は角錐台形状に凹状の点）になるため、この電極表面にはほとんど圧痕のない平らな領域が残ることになり、図 25に示した検査工程のように接触による検査が複数回あっても対応できる。

[0125] 特に、前記図 4に示した 2枚のプローブシート 31, 34を使用する構成にした場合は、初期特性検査、ノーンイン、選別検査等の複数回の検査工程がある場合でも、再配線のためのプローブシート 31を各検査に共通のシートとして、各種検査にそれぞれ専用の検査用部品を搭載したプローブシート 34を真空密着させた構成にすることにより、半導体素子の一連の検査工程によるウェハ 1の電極 3へのプロ一ビング痕が、全検査工程終了後でも 1箇所のみで、パッドへのダメージが少なぐその後の半導体素子の接続工程 (ワイヤーボンディング、はんだバンプ形成、金バンプ形成、金錫接合等)の信頼性を向上できる。

[0126] また、再配線を設けたプローブシート 31を用いて、真空引きにより被検査対象であるウェハ 1に接触状態で固定することにより、検査用にモールドされたウェハ（ウェハキャリア）として扱うことができ、検査工程での取り扱いが楽になる。

[0127] また、柔軟な薄膜のプローブシートに形成した四角錐あるいは四角錐台状接触端子を、減圧してウェハの電極に接触させることにより、簡便な押圧機構で大気圧を利用して各接触端子を均等圧で接触させることができ、大面積でも対応可能な安定した接触抵抗値を実現できる。

[0128] また、薄膜の配線回路技術を用いることにより、接触端子形成面の反対プローブシート面の各々の接触端子の間近に、容易に必要な部品（例えば、抵抗器、コンデンサ、ヒューズ、コネクタ)を配置 ·搭載することができ、安定した検査や回路を実現できる。

[0129] 以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなぐその要旨を逸脱しない範囲で種々変更可能であることは言うまでもな、。

産業上の利用可能性

[0130] 本発明は、半導体装置の製造技術に関し、特に、プローブシートを用いたプローブカセット、このプローブカセットを用いた半導体検査装置、この半導体検査装置を用いた半導体装置の製造方法に適用して有効である。

Claims

請求の範囲

[1] 被検査対象に設けられた電極と接触する複数の接触端子と、前記複数の接触端子の各々から引き出された配線と、前記配線と電気的に接続された複数の周辺電極と

、前記複数の周辺電極のうち、第 1の周辺電極に接続されたテスタ用の接続端子とを有するプローブシートと、

前記プローブシートとの間で前記被検査対象を挟み込む支持部材とを有し、前記プローブシートは、前記複数の周辺電極のうち、第 2の周辺電極が検査回路用部品の端子として形成され、前記複数の接触端子が角錐形状又は角錐台形状に形成されて!、ることを特徴とするプローブカセット。

[2] 請求項 1記載のプローブカセットにおいて、

前記プローブシートは、前記複数の接触端子を囲むように形成された金属膜を有することを特徴とするプローブカセット。

[3] 請求項 2記載のプローブカセットにお、て、

前記プローブシートと前記支持部材との間を減圧する手段を有することを特徴とするプローブカセット。

[4] 請求項 3記載のプローブカセットにお、て、

前記プローブシートは、検査の種類に対応して取り替え可能であることを特徴とするプローブカセット。

[5] 被検査対象に設けられた電極と接触する複数の接触端子と、前記複数の接触端子の各々カゝら引き出された配線と、前記配線と電気的に接続された複数の第 1の接触電極とを有する第 1のプローブシートと、

前記第 1のプローブシートの前記複数の第 1の接触電極と接触する複数の第 2の接触電極と、前記複数の第 2の接触電極の各々と電気的に接続された複数の周辺電極と、前記複数の周辺電極のうち、第 1の周辺電極に接続されたテスタ用の接続端子とを有する第 2のプローブシートと、

前記第 2のプローブシートとの間で、前記第 1のプローブシートを介在して前記被検查対象を挟み込む支持部材とを有し、

前記第 2のプローブシートは、前記複数の周辺電極のうち、第 2の周辺電極が検査回路用部品の端子として形成され、

前記第 1のプローブシートは、前記複数の接触端子が角錐形状又は角錐台形状に形成されて!、ることを特徴とするプローブカセット。

[6] 請求項 5記載のプローブカセットにお、て、

前記第 1のプローブシートは、前記複数の接触端子を囲むように形成された金属膜を有することを特徴とするプローブカセット。

[7] 請求項 5記載のプローブカセットにおいて、

前記第 1のプローブシートと前記支持部材との間を減圧する手段を有することを特徴とするプローブカセット。

[8] 請求項 5記載のプローブカセットにお、て、

前記第 2のプローブシートと前記支持部材との間を減圧する手段を有することを特徴とするプローブカセット。

[9] 請求項 8記載のプローブカセットにお、て、

前記第 2のプローブシートは、検査の種類に対応して取り替え可能であり、前記第 1のプローブシートは、検査の種類に係わらずに共通に用いられることを特徴とするプローブカセット。

[10] 請求項 3記載のプローブカセットを用いた半導体検査装置であって、

前記プローブカセットと、前記プローブカセットの前記テスタ用の接続端子に接続され、前記プローブカセットに装着された半導体装置の電気的特性の検査を行うテスタと、前記プローブカセットの前記プローブシートと前記支持部材との間を減圧し、前記半導体装置の電極と前記プローブシートの接触端子との間に加わる荷重を制御する真空度制御系とを有することを特徴とする半導体検査装置。

[11] 請求項 9記載のプローブカセットを用いた半導体検査装置であって、

前記プローブカセットと、前記プローブカセットの前記テスタ用の接続端子に接続され、前記プローブカセットに装着された半導体装置の電気的特性の検査を行うテスタと、前記プローブカセットの前記第 2のプローブシートと前記支持部材との間を減圧し、前記半導体装置の電極と前記第 1のプローブシートの接触端子との間に加わる荷重を制御する真空度制御系とを有することを特徴とする半導体検査装置。

[12] 請求項 9記載のプローブカセットを用いた半導体検査装置であって、前記プローブカセットと、前記プローブカセットの前記テスタ用の接続端子に接続され、前記プローブカセットに装着された半導体装置の電気的特性の検査を行うテスタと、前記プローブカセットの前記第 1のプローブシートと前記支持部材との間、および前記第 2のプローブシートと前記支持部材との間を減圧し、前記半導体装置の電極と前記第 1のプローブシートの接触端子との間に加わる荷重を制御する真空度制御系とを有することを特徴とする半導体検査装置。

[13] ウェハに回路を作り込み、複数の半導体装置を形成する工程と、前記ウェハの状態で前記複数の半導体装置の電気的特性を一括して検査する工程と、前記ウェハを切断し、個々の半導体装置ごとに分離する工程と、前記半導体装置を榭脂で封止する工程とを有し、

前記検査する工程は、請求項 10記載の半導体検査装置を用いることを特徴とする半導体装置の製造方法。

[14] ウェハに回路を作り込み、複数の半導体装置を形成する工程と、前記ウェハの状態で前記複数の半導体装置の電気的特性を一括して検査する工程と、前記ウェハを切断し、個々の半導体装置ごとに分離する工程とを有し、

[15] ウェハに回路を作り込み、複数の半導体装置を形成する工程と、前記ウェハの状態で前記複数の半導体装置の電気的特性を一括して検査する工程とを有し、前記検査する工程は、請求項 10記載の半導体検査装置を用いることを特徴とする半導体装置の製造方法。

[16] ウェハに回路を作り込み、複数の半導体装置を形成する工程と、前記ウェハを榭脂で封止する工程と、前記封止されたウェハに形成された複数の半導体装置の電気的特性を一括して検査する工程とを有し、

[17] ウェハに回路を作り込み、複数の半導体装置を形成する工程と、前記ウェハを複数に分割する工程と、前記分割されたウェハに形成された複数の半導体装置の電気的特性を一括して検査する工程とを有し、

ウェハに回路を作り込み、複数の半導体装置を形成する工程と、前記ウェハの状態で前記複数の半導体装置の電気的特性を飛び飛びに検査し、これを繰り返すことにより前記ウェハに作り込んだ全半導体装置を検査する工程とを有し、