WO2005034592A1 - 積層セラミックス基板及びその製造方法 - Google Patents

積層セラミックス基板及びその製造方法 Download PDF

Info

Publication number
WO2005034592A1
WO2005034592A1 PCT/JP2004/014551 JP2004014551W WO2005034592A1 WO 2005034592 A1 WO2005034592 A1 WO 2005034592A1 JP 2004014551 W JP2004014551 W JP 2004014551W WO 2005034592 A1 WO2005034592 A1 WO 2005034592A1
Authority
WO
WIPO (PCT)
Prior art keywords
ceramic substrate
side electrode
green sheet
hole
multilayer ceramic
Prior art date
Application number
PCT/JP2004/014551
Other languages
English (en)
French (fr)
Inventor
Masanori Hongo
Hiroyuki Nishikiori
Natsuyo Nagano
Takashi Ogura
Original Assignee
Sanyo Electric Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co., Ltd. filed Critical Sanyo Electric Co., Ltd.
Priority to US10/541,494 priority Critical patent/US7440256B2/en
Publication of WO2005034592A1 publication Critical patent/WO2005034592A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/0919—Exposing inner circuit layers or metal planes at the side edge of the PCB or at the walls of large holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24777—Edge feature
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24926—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

積層セラミックス基板は、セラミックス層の側縁部に形成された側縁電極層が直上及び／又は直下のセラミックス層の側縁部に形成された側縁電極層と重なってつながった側面電極を有し、前記側縁電極層は前記積層セラミックス基板の側面に略平行かつ露出していない平行壁と、前記積層セラミックス基板の側面に略垂直な垂直壁とを有し、前記平行壁の長さＬａは、該平行壁の前記積層セラミックス基板側面からの奥行きＬｂに対して、Ｌａ＞Ｌｂなる関係をもつことを特徴とする。

Description

明 細 書 積層セラミツクス基板及びその製造方法 技術分野
本発明は、携帯電話機等の電子機器に装備される各種電子回路を構成するための積 層セラミックス基板及びその製造方法に関するものである。 背景技術
従来、 携帯電話機等の小型の電子機器においては、 機器を構成する複数の回路素子 を 1チップの積層セラミックス部品に集積化して、該積層セラミックス部品をメイン 基板上に実装することが行なわれている （例えば特許文献 1 )。
図 1 1は、 積層セラミックス部品 1の積層構造を表わしており、 複数のセラミック ス層 2が積層されて、 積層セラミックス基板 20を構成している。 各セラミックス層 2の表面には、ィンダク夕ゃコンデンサを構成する複数の回路素子パターン 3が形成 されている。 これらの回路素子パターン 3は、 セラミックス層 2を貫通して形成され た垂直導電路 (以下、 ビアホールという) 31によって互いに接続されている。積層セラ ミックス基板 20の側面には側面電極 47が設けられ、回路素子パターン 3と接続され ている。
又、積層セラミックス基板 20の表面にはキヤビティ 21が凹設され、該キヤビティ 21 の底面に、 弹性表面波フィルタ一等の電子部品 4が搭載されており、 該電子部品 4はボンディングワイヤ 32を介して前記回路素子パターン 3と接続されている。 積層セラミックス基板 20の表面には、 キヤビティ 21を覆って蓋体 5が設置され、 パッケージ化された積層セラミックス部品 1を構成している。
上記積層セラミックス基板 20は、 図 1 0に示す工程によって製造されている。 先ず図 1 0 (a)の如ぐセラミックス混合材料からなるグリーンシート 25を作製す る。 次に、 同図（b)の如くグリーンシート 25の必要箇所にキヤビティ用貫通孔 22、 ビアホール用貫通孔 (図示せ T)、円形を有する側面電極用貫通孔 23を開設した後、同 図（C )の如くビアホール用貫通孔、 側面電極用貫通孔 23に導電材料 24を充填する。 さらに、 同図 (d)の如くグリーンシート 25表面に導電材料 24を印刷して、 回路素子 パターン 30を形成する。
この様にして得られたグリーンシート 25を積層した後、 熱プレス等により一体化 して図 1 0 ( e )に示すグリーンシート積層体 26を作製する。
その後、 図 1 0 ( f )に示す如くグリーンシート積層体 26をキヤビティ 21毎に分断 して、複数のグリーンシート積層体チップ 27を得る。そして、 同図 (g)に示す如く各 グリーンシート積層体チップ 27に焼成を施して、 積層セラミックス基板 20を得る。 この様にして得られた積層セラミックス基板 20のキヤビティ 21の底面に、図 1 1 の如く電子部品 4を実装し、 ワイヤボンディングを施し、 蓋体 5を設置することによ つて、 積層セラミックス部品 1が完成する。
【特許文献 1】 特許第 3 3 3 6 9 1 3号 図 6 ( b )
従来の積層セラミックス基板には、セラミックス層の側縁部に形成された側縁電極 層が直上及び Z又は直下のセラミックス層の側縁部に形成された側縁電極層と重な つてつながった半円形をした側面電極が設けられている。 これは円形を有する側面電 極用貫通孔に導電材料を充填した後で分断することにより得られるものである。図 4 ( a )は、従来のグリーンシート積層体 26の円形を有する側面電極用貫通孔 23近傍 の部分上面図である。 側面電極用貫通孔 23a、 23b、 23cは同形状とする。 例えば、 グリーンシート 25 aが、 側面電極幅方向の設計中心上かつ側面電極奥行き方向の設 計中心上に配置され、 グリーンシート 25bが、側面電極幅方向の設計中心に対して側 面電極用貫通孔の半径より大きく紙面の左方向に XIだけ積層ずれし、 グリーンシ一 ト 25cが側面電極幅方向の設計中心に対して側面電極用貫通孔の半径より大きく紙 面の右方向に X2だけ積層ずれしていたとする。又、グリーンシート 25b、 25cとも、 側面電極奥行き方向の設計中心上に配置されていたとする。グリーンシート 25aの側 面電極用貫通孔 23aの幅方向中心は側面電極幅方向の設計中心 43と同一となる。 そ れに対して、 グリーンシ一ト 25 bの側面電極用貫通孔 23 bの幅方向中心 42bは側面 電極幅方向の設計中心 43に対して積層ずれ量 XIだけ紙面の左方向にずれる。 又、 グリーンシート 25cの側面電極用貫通孔 23cの幅方向中心 42cは側面電極幅方向の設 計中心 43に対して積層ずれ量 X2だけ紙面の右方向にずれる。
図 4 ( b ) は、 前記グリーンシート積層体 26を線 45a-45a (側面電極奥行き方向 の設計中心 45 と同一） に沿って分断して得られたグリーンシート積層体チップ 27 の側面電極近傍の部分側面図である。 図を見れば分かるように、 本来電気的に接続し なければならない側縁電極層 41a、 41b、 41cが、 隣接するグリーンシート 25 bの側 緣電極層 41 bとグリーンシート 25 cの側縁電極層 41cの境界部で寸断されてしまう。 そのため、 積層セラミックス基板は断線不良となる。
図 6 ( a ) は、 従来のグリーンシート積層体 26の円形を有する側面電極用貫通孔 23近傍の部分上面図である。 側面電極用貫通孔 23d、 23e、 23fは同形状とする。 例 えば、 グリーンシート 25dが、側面電極幅方向の設計中心上かつ側面電極奥行き方向 の設計中心上に配置され、グリーンシート 25eが側面電極奥行き方向の設計中心に対 して側面電極用貫通孔の半径より小さく紙面の下方向に Y3だけ積層ずれし、 かつ側 面電極幅方向の設計中心に対して側面電極用貫通孔の半径より小さく紙面の左方向 に X3だけ積層ずれしており、 グリーンシート 25fが側面電極奥行き方向の設計中心 に対して側面電極用貫通孔の半径より小さく紙面の上方向に Y4だけ積層ずれし、 か つ側面電極幅方向の設計中心に対して側面電極用貫通孔の半径より小さく紙面の右 方向に X4だけ積層ずれしていたとする。グリーンシート 25dの側面電極用貫通孔 23d の奥行き方向中心は側面電極奥行き方向の設計中心 45と、 幅方向中心は側面電極幅 方向の設計中心 43と同一となる。 それに対して、 グリーンシート 25eの側面電極用 貫通孔 23eの奥行き方向中心 44eは側面電極奥行き方向の設計中心 45に対して積層 ずれ量 Y3だけ紙面の下方向にずれ、 グリーンシート 25eの側面電極用貫通孔 23eの 幅方向中心 42eは側面電極幅方向の設計中心 43に対して積層ずれ量 X3だけ紙面の 左方向にずれる。 又、 グリーンシート 25fの側面電極用貫通孔 23fの奥行き方向中心 44fは側面電極奥行き方向の設計中心 45に対して積層ずれ量 Y4だけ紙面の上方向に ずれ、 グリーンシート 25fの側面電極用貫通孔 23fの幅方向中心 42fは側面電極幅方 向の設計中心 43に対して積層ずれ量 X4だけ紙面の右方向にずれる。
図 6 ( b ) は、 前記グリーンシート積層体 26を線 45 b -45 b (側面電極奥行き方 向の設計中心 45と同一） に沿って分断して得られたグリーンシート積層体チップ 27 の側面電極近傍の部分側面図である。図を見れば分かるように、グリ一ンシート 25e、 25fの奥行き方向の積層ずれ量 Y3、 Υ4と、 幅方向の積層ずれ量 Χ3、 Χ4がともに側 面電極の半径よりも小さい場合でも、本来電気的に接続しなければならない側緣電極 層 41d、 41e、 41fが、 隣接するグリーンシート 25eの側縁電極層 41eとグリーンシ ート 25fの側縁電極層 41fの境界部で寸断されてしまう。 そのため、 積層セラミック ス基板は断線不良となる。
図 8 ( a ) は、 従来のグリーンシート積層体 26の円形を有する側面電極用貫通孔 23近傍の部分上面図である。側面電極用貫通孔 23m、 23η, 23οは同形状とする。 例 えば、 グリーンシート 25m、 25οが、 側面電極奥行き方向の設計中心に対して側面電 極用貫通孔の半径より小さく紙面の上方向に Υ5 だけ積層ずれし、 グリーンシート 25ηが側面電極奥行き方向の設計中心に対して側面電極用貫通孔の半径より大きく 紙面の下方向に Υ6だけ積層ずれしていたとする。 又、 グリーンシート 25m、 25n、 25ο とも、 側面電極幅方向の設計中心上に配置されていたとする。 グリーンシート 25m、 25οの側面電極用貫通孔 23m、 23οの奥行き方向中心 44m、 44οは側面電極奥 行き方向の設計中心 45に対して積層ずれ量 Υ5だけ紙面の上方向にずれる。 又、 グ リーンシ一ト 25ηの側面電極用貫通孔 23ηの奥行き方向中心 44ηは側面電極奥行き 方向の設計中心 45に対して積層ずれ量 Υ6だけ紙面の下方向にずれる。
図 8 ( b ) は、 前記グリーンシート積層体 26を線 43c-43c (側面電極幅方向の設 計中心 43と同一） に沿って分断した側面電極近傍の部分断面図である。 図を見れば 分かるように、 本来電気的に接続しなければならない側面電極用貫通孔 23m、 23n、 23οが、隣接するグリーンシ一ト 25mの側面電極用貫通孔 23mとグリーンシ一ト 25η の側面電極用貫通孔 23ηの境界部、 及び隣接するグリーンシ一ト 25ηの側面電極用 貫通孔 23ηとグリーンシート 25οの側面電極用貫通孔 23οの境界部で寸断されてい る。 グリーンシ一ト積層体 26を線 45c-45c (側面電極奥行き方向の設計中心 45と同 —） に沿って分断して得られたグリーンシート積層体チップ 27の側面電極は寸断さ れたものとなるため、 積層セラミックス基板は断線不良となる。
上述のように、 積層ずれが原因である断線不良によって積層セラミックス基板 20 の製造歩留まりが低下するという問題があつた。
そこで本発明の目的は、 グリーンシート積層ずれが原因である積層セラミックス基 板 20の断線不良を低減させる積層セラミックス基板、 及びその製造方法を提供する ことである。 発明の開示
前記側縁電極層が、前記積層セラミックス基板の側面に略平行かつ露出していない 平行壁と、 前記積層セラミックス基板の側面に略垂直な垂直壁とを有し、 前記平行壁 の長さ L aは、該平行壁の前記積層セラミックス基板側面からの奥行き L bに対して、 L a > L bなる関係をもつことを特徴とする。 製造方法としては、 図 1 0 (b)に示す グリーンシート 25の必要箇所に、 ビアホール用貫通孔、側面電極用貫通孔 23を開設 する工程において、 図 3 ( a ) に示す如く側面電極用貫通孔 23が、 少なくとも 4つ の直線部を有しているものである。
図 3 ( a ) は、 本発明のグリーンシート積層体 26の側面電極用貫通孔 23近傍の部 分上面図である。 側面電極用貫通孔 23g、 23h、 23i は同形状であり、 その奥行き方 向寸法 （4 6 a— 4 6 a間寸法） は図 4の円形を有する側面電極用貫通孔の直径と等 しいものとする。 側面電極用貫通孔の対向する 2つの平面壁 4 6 aの長さは、 該平面 壁 4 6 a— 4 6 a間寸法の 1ノ2より大きい。 又、 3つのグリーンシートの、 側面電 極幅方向の設計中心及び側面電極奥行き方向の設計中心に対する積層ずれ量も、 同様 に図 4と全く同じであるとする。即ち、 グリーンシート 25gが、 側面電極幅方向の設 計中心上かつ側面電極奥行き方向の設計中心上に配置され、 グリーンシ一ト 25hが、 側面電極幅方向の設計中心に対して側面電極用貫通孔の奥行き寸法の 1 / 2より大 きく紙面の左方向に XIだけ積層ずれし、 グリーンシ一ト 25iが側面電極幅方向の設 計中心に対して側面電極用貫通孔の奥行き寸法の 1 / 2より大きく紙面の右方向に X2だけ積層ずれしていたとする。 又、 グリーンシート 25h、 25iとも、 側面電極奥行 き方向の設計中心上に配置されていたとする。グリーンシート 25eの側面電極用貫通 孔 23gの幅方向中心は側面電極幅方向の設計中心 43と同一となる。 それに対して、 グリーンシ一ト 25hの側面電極用貫通孔 23hの幅方向中心 42hは側面電極幅方向の 設計中心 43に対して積層ずれ量 XIだけ紙面の左方向にずれる。 又、 グリーンシ一 ト 25iの側面電極用貫通孔 23iの幅方向中心 42iは側面電極幅方向の設計中心 43に 対して積層ずれ量 X2だけ紙面の右方向にずれる。
図 3 ( b ) は、 前記グリーンシート積層体 26を線 45a-45a (側面電極奥行き方向 の設計中心 45 と同一） に沿って分断して得られたグリーンシート積層体チップ 27 の側面電極近傍の部分側面図である。 図を見れば分かるように、 隣接するグリーンシ 一卜 25hの側縁電極層 41hとグリーンシート 25iの側縁電極層 41iに重なり合う部 分ができており、 従来例で見られた境界部での寸断は発生せず、 断線不良となっては いない。
図 5 ( a ) は、本発明のグリーンシート積層体 26の側面電極用貫通孔 23近傍の部 分上面図である。 側面電極用貫通孔 23j、 23k, 231は同形状であり、 その奥行き方向 寸法 （4 6 b— 4 6 b間寸法） は図 6の円形を有する側面電極用貫通孔の直径と等し いものとする。側面電極用貫通孔の対向する 2つの平面壁 4 6 bの長さは、 該平面壁 4 6 b— 4 6 b間寸法の 1 2より大きい。 又、 3つのグリーンシートの、 側面電極 幅方向の設計中心及び側面電極奥行き方向の設計中心に対する積層ずれ量も、同様に 図 6と全く同じであるとする。 即ち、 グリーンシート 25jが、 側面電極幅方向の設計 中心上かつ側面電極奥行き方向の設計中心上に配置され、グリーンシート 25kが側面 電極奥行き方向の設計中心に対して側面電極用貫通孔の奥行き寸法の 1 2より小 さく紙面の下方向に Y3だけ積層ずれし、 かつ側面電極幅方向の設計中心に対して側 面電極用貫通孔の奥行き寸法の 1 / 2より小さく紙面の左方向に X3だけ積層ずれし ており、 グリーンシート 251が側面電極奥行き方向の設計中心に対して側面電極用貫 通孔の奥行き寸法の 1 / 2より小さく紙面の上方向に Y4だけ積層ずれし、 かつ側面 電極幅方向の設計中心に対して側面電極用貫通孔の奥行き寸法の 1 Z 2より小さく 紙面の右方向に X4だけ積層ずれしていたとする。 グリーンシート 25jの側面電極用 貫通孔 23jの奥行き方向中心は側面電極奥行き方向の設計中心 45と、 幅方向中心は 側面電極幅方向の設計中心 43と同一となる。 それに対して、 グリーンシート 25kの 側面電極用貫通孔 23kの奥行き方向中心 44kは側面電極奥行き方向の設計中心 45に 対して積層ずれ量 Y3だけ紙面の下方向にずれ、 グリーンシ一ト 25kの側面電極用貫 通孔 23kの幅方向中心 42kは側面電極幅方向の設計中心 43に対して積層ずれ量 X3 だけ紙面の左方向にずれる。 又、 グリーンシート 251の側面電極用貫通孔 231の奥行 き方向中心 441は側面電極奥行き方向の設計中心 45に対して積層ずれ量 Y4だけ紙 面の上方向にずれ、 グリーンシ一ト 251の側面電極用貫通孔 231の幅方向中心 421は 側面電極幅方向の設計中心 43に対して積層ずれ量 X4だけ紙面の右方向にずれる。 図 5 ( b ) は、 前記グリーンシート積層体 26を線 45b-45b (側面電極奥行き方向 の設計中心 45 と同一） に沿って分断して得られたグリーンシート積層体チップ 27 の側面電極近傍の部分側面図である。 図を見れば分かるように、 隣接するグリーンシ 一ト 25kの側縁電極層 41kとグリーンシート 251の側緣電極層 411に重なり合う部分 ができており、 従来例で見られた境界部での寸断は発生せず、 断線不良となってはい ない。
. 図 7 ( a ) は、 本発明のグリーンシート積層体 26の側面電極用貫通孔 23近傍の部 分上面図である。 側面電極用貫通孔 23p、 23rは同形状であり、 その奥行き方向寸法 ( 4 6 c一 4 6 c間寸法） は図 8の円形を有する側面電極用貫通孔の直径と等しく、 側面電極用貫通孔 23qの奥行き方向寸法（4 6 d— 4 6 d間寸法） は図 8の円形を有 する側面電極用貫通孔の直径よりも大きいものとする。 側面電極用貫通孔 23p、 23r とも、 対向する 2つの平面壁 4 6 cの長さは、 該平面壁 4 6 c— 4 6 c間寸法の 1 2より大きく、側面電極用貫通孔 23qの対向する 2つの平面壁 4 6 dの長さは、該平 面壁 4 6 d— 4 6 d間寸法の 1 Z 2より大きい。 又、 3つのグリーンシートの、 側面 電極幅方向の設計中心及び側面電極奥行き方向の設計中心に対する積層ずれ量も、同 様に図 8と全く同じであるとする。 即ち、 グリーンシート 25p、 25rが、 側面電極奥 行き方向の設計中心に対して側面電極用貫通孔 23p の奥行き寸法の 1ノ 2より小さ く紙面の上方向に Y5だけ積層ずれし、 グリーンシート 25qが側面電極奥行き方向の 設計中心に対して側面電極用貫通孔 23p の奥行き寸法の 1 Z 2より大きく紙面の下 方向に Y6だけ積層ずれしていたとする。 又、 グリーンシート 25p、 25q、 25rとも、 側面電極幅方向の設計中心上に配置されていたとする。 グリーンシート 25p、 25rの 側面電極用貫通孔 23p、 23rの奥行き方向中心 44p、 44rは側面電極奥行き方向の設 計中心 45に対して積層ずれ量 Y5だけ紙面の上方向にずれる。 又、 グリーンシート 25qの側面電極用貫通孔 23qの奥行き方向中心 44qは側面電極奥行き方向の設計中心 45に対して積層ずれ量 Y6だけ紙面の下方向にずれる。
図 7 ( b ) は、 前記グリーンシート積層体 26を線 43c-43c (側面電極幅方向の設 計中心 43と同一） に沿って分断した側面電極近傍の部分断面図である。 図を見れば 分かるように、 隣接するグリーンシート 25pの側面電極用貫通孔 23pとグリーンシ 一ト 25qの側面電極用貫通孔 23qの境界部、 及び隣接するグリーンシート 25qの側 面電極用貫通孔 23qとグリーンシート 25rの側面電極用貫通孔 23rの境界部にそれぞ れ重なり合う部分ができている。 よって、 グリーンシート積層体 26を線 45c-45c (側 面電極奥行き方向の設計中心 45と同一） に沿って分断して得られたグリーンシート 積層体チップ 27の側面電極は寸断されないため、 積層セラミックス基板は断線不良 とはならない。
以上のように、 側縁電極層が、 積層セラミックス基板の側面に略平行かつ露出して いない平行壁と、 前記積層セラミックス基板の側面に略垂直な垂直壁とを有し、前記 平行壁の長さ L aは、該平行壁の前記積層セラミックス基板側面からの奥行きし に 対して、 L a > L bなる関係をもつようにすれば、 積層ずれが原因である側面電極の 寸断の発生率を低減させることができ、 よって積層セラミックス基板の断線不良を低 減させて積層セラミックス基板の製造歩留りを向上させることができる。
図 9 ( a ) は、 積層セラミックス基板 20の正面図である。 図 9 ( b ) 〜 （d ) は、 前記セラミックス基板 20を線 60-60に沿って分断した概略断面図であり、 図の簡略 化のため側緣電極層 47以外は省略してある。
側縁電極層の奥行き寸法 L b値の 2倍なる奥行き寸法を有する側面電極用貫通孔 を開設した、 最上層から見て奇数層目のグリーンシートと、 前記奇数層目のグリーン シートの側面電極用貫通孔に対して奥行き寸法のみが大きい側面電極用貫通孔を開 設した、 最上層から見て偶数層目のグリーンシートとを交互に積層して、 積層セラミ ックス基板を完成させる。 その切断面は図 9 ( b ) に示すように最上層から最下層に わたって側緣電極層 41の奥行き寸法の小さいセラミックス層 2aと大きいセラミック ス層 2bが交互した形状、即ち、対向する側緣電極層 41の奥行き寸法の和 L L + L b Rが、 積層方向に関して部分的に異なる形状となるが、 更に積層ずれが原因である 側面電極の寸断の発生率を低減させることができる。
図 9 ( c ) のように薄手のグリーンシートゃ大面積の G N Dパターンが印刷された グリーンシートなどの積層ずれが発生しやすいグリーンシートにより形成されたセ ラミックス層 2cにのみに大きい奥行き寸法を有する側縁電極層 41を配しても良いし、 図 9 ( d ) のように前記セラミックス層 2cの直上及び Z又は直下の層のみに大きい 奥行き寸法を有する側縁電極層 41を配しても良い。
大きい奥行き寸法を有する側縁電極層 41を配するセラミックス層の数 ·位置は限 定されないが、 側縁電極層 41の奥行き寸法を大きくすると、 そのセラミックス層上 の回路素子パターン 3を配置するための領域が狭くなるため、大きい奥行き寸法を有 する側縁電極層 41を配したセラミックス層の数は必要最小限にすることが好ましい。 図面の簡単な説明
図 1は、 本発明の実施例 1に係る部分上面図、 及び部分斜視図、
図 2は、 本発明の実施例 2に係る部分上面図、 及び部分斜視図
図 3は、 本発明に係る積層セラミックス基板の一工程図、
図 4は、 従来例に係る積層セラミックス基板の一工程図、 図 5は、 本発明に：係る積層セラミックス基板の一工程図、
図 6は、 従来例に ：係る積層セラミックス基板の一工程図、 図 7は、 本発明に ：係る積層セラミックス基板の一工程図、 図 8は、 従来例に ：係る積層セラミックス基板の一工程図、 図 9は、 本発明に ：係る積層セラミックス基板の正面図及び概略断面図、 図 1 0は、 本発明及び従来例に係る積層セラミックス基板の一連の工程図、 図 1 1は、本発明及び従来例に係る積層セラミックス基板を用いた積層セラミックス 部品の断面図、 である。
発明を実施するための最良の形態
以下、 本発明の実施の形態につき、 図面に沿って具体的に説明する。 ， 本発明に係る積層セラミックス基板 20は、 図 1 1に示す如く、 複数のセラミック ス層 2を積層して構成されている。 各セラミックス層 2の表面には、 インダクタゃコ ンデンサを構成する複数の回路素子パターン 3が形成されている。 これらの回路素子 パターン 3は、 セラミックス層 2を貫通して形成されたビアホール 31によって互い に接続されている。積層セラミックス基板 20の側面には側面電極 47が設けられ、 回 路素子パターン 3と接続されている。 積層セラミックス基板 20の表面にはキヤビテ ィ 21が凹設されている。
さらに、 積層セラミックス基板 20を用いた積層セラミックス部品 1には、 キヤビ ティ 21の底面に、 弹性表面波フィル夕一等の電子部品 4が搭載されており、 該電子 部品 4はボンディングワイヤ 32を介して前記回路素子パターン 3と接続されている。 又、積層セラミツクス基板 20の表面には、キヤビティ 21を覆つて蓋体 5が設置され、 パッケージ化された積層セラミックス部品 1を構成している。
上記積層セラミックス基板 20は、 図 1 0に示す工程によって製造されている。 先ず図 1 0 ( a )の如ぐセラミックス混合材料からなるグリーンシート 25を作製す る。 次に、 同図（b)の如くグリーンシート 25の必要箇所にキヤビティ用貫通孔 22、 ビアホール用貫通孔、 側面電極用貫通孔 23を開設する。
この様にして得られた複数枚のグリーンシート 25のどァホール用貫通孔および側 面電極用貫通孔 23に導電材料 24を充填する。
その後、複数枚のグリーンシート 25の表面に、導電材料 24により回路素子パター ン 30を印刷する。 この様にして得られたグリーンシート 25を積層し、熱プレス等に より一体化させてグリーンシート積層体 26を作製する。
次に、 図 1 0 ( f )に示す如くグリーンシート積層体 26をキヤビティ 21毎に分断し て、複数のグリーンシート積層体チップ 27を得る。そして、 同図 (g)に示す如く各グ リーンシート積層体チップ 27に焼成を施して、 積層セラミックス基板 20を得る。
(実施例 1 ) 図 1 ( a ) は、 本発明による積層セラミックス基板の側面電極近傍の 部分上面図であり、 同図 （b ) は、 前記セラミックス基板の側面電極近傍の部分斜視 図である。 積層セラミックス基板 20の側面には最上層から最下層にわたって側緣電 極層 41が重なってつながった側面電極 47が設けられている。前記側縁電極層が、前 記積層セラミックス基板の側面に略平行かつ露出していない平行壁と、前記積層セラ ミックス基板の側面に略垂直な垂直壁とを有し、 前記平行壁の長さ L aは、 該平行壁 の前記積層セラミツクス基板側面からの奥行き L bに対して、 L a〉 L bなる関係を もっている。
また、 前記平行壁と垂直壁は、 R形状のコーナー部 46によりつながっている。 前 記 R形状を設けない場合、 前記コーナ一部 46に導電材料 24が充填されにくいため、 導電材料 24 の充填不足となりやすい。 このため焼成後に積層セラミックス基板 20 の側面電極 47の導電材料側壁とセラミックス側壁との密着面積が少なくなり、 側面 電極 47のセラミックス部に対する剥離強度が低下する。又、前記コーナー部 46に導 電材料 24を完全に充填しょうとすると、 充填工程の管理が複雑となり生産性が低下 する。 従って、 本実施例のようにコーナー部 46に R形状を設けることが好ましい。 Rの範囲としては、 0 . 0 2 mmより大きければ十分である。
(実施例 2 ) 図 2 ( a ) は、 本発明の第 2の実施例による積層セラミックス基板の 側面電極近傍の部分上面図であり、 同図 （b ) は、 前記セラミックス基板の側面電極 近傍の部分斜視図である。 積層セラミックス基板 20の側面にある側面電極は、 最上 層に側緣電極層は設けられていないが、最上層の直下の層から最下層にわたって側縁 電極層が設けられているものである。 本実施例では、 最上層に側縁電極層が設けられ ていない構造を示したが、 最上層に限定されるものではなく、 他の層に側縁電極層が 設けられていない構造としても良く、 また複数の層に側縁電極層が設けられていない 構造としても良い。
なお、 本実施例では、 グリーンシート積層体 26を分断した後に焼成を施したが、 グリーンシート積層体 26を焼成した後に分断を行っても同様の効果があることは言 うまでもない。 又、 ビアホール用貫通孔および側面電極用貫通孔 23への導電材料 24 の充填と、 グリーンシート 25の表面への導電材料 24による回路素子パ夕一ン 30の 印刷とを同時に行っても良い。
本発明の実施形態を実施例により具体的に説明したが、本発明はこれら実施例に限 定されるものではない。
産業上の利用可能性
本発明によれば、積層ずれが原因である側面電極の寸断の発生率を低減させること ができ、 よって積層セラミックス基板の断線不良を低減させて積層セラミックス基板 の製造歩留りを向上させることができる。

Claims

請求の範囲
1 . 表面に回路素子パターンが形成されたセラミックス層を積層してなる積層セラミ ックス基板において、 前記積層セラミックス基板は、 前記セラミックス層の側縁部に 形成された側縁電極層が直上及び Z又は直下のセラミックス層の側縁部に形成され た側緣電極層と重なってつながつた側面電極を有し、 前記側緣電極層は前記積層セラ ミックス基板の側面に略平行かつ露出していない平行壁と、前記積層セラミックス基 板の側面に略垂直な垂直壁とを有し、 前記平行壁の長さ L aは、 該平行壁の前記積層 セラミックス基板側面からの奥行き L bに対して、 L a > L bなる関係をもつことを 特徴とする積層セラミックス基板。
2 . 前記平行壁と垂直壁は、 Rの大きさが 0 . 0 2 mmより大きい R形状のコーナ一 部によりつながっていることを特徴とする請求項 1記載の積層セラミックス基板。
3 . 対向する側緣電極層の奥行き寸法の和が、 積層方向に関して部分的に異なること を特徴とする請求項 1又は 2記載の積層セラミックス基板。
4. 表面に回路素子パターンが形成されたセラミックス層を積層してなる積層セラミ ックス基板の製造方法において、
セラミックス層となるグリーンシートに、 少なくとも 4つの直線部を含む側面電極 用貫通孔を開設する工程を有していることを特徴とする積層セラミックス基板の製 造方法。
5 . 少なくとも 1つのグリーンシートに開設された前記側面電極用貫通孔が、 他のグ リーンシートに開設された側面電極用貫通孔と大きさが異なることを特徴とする請 求項 4記載の積層セラミツクス基板の製造方法。
6 . 表面に回路素子パターンが形成されたセラミックス層を積層してなる積層セラミ ックス基板の製造方法において、
セラミックス層となるグリーンシートを複数枚作製し、 この中の必要枚数のダリ一 ンシートに回路素子パターンとなるビアホール用貫通孔と、 少なくとも 4つの直線部 を含む側面電極用貫通孔を開設する第 1工程と、
第 1工程を経た複数枚のグリーンシートのビアホール用貫通孔および側面電極用 貫通孔に導電材料を充填する第 2工程と、 第 2工程を経た複数枚のグリーンシートの表面に、導電材料により回路素子パ夕一 ンを印刷する第 3工程と、
第 3工程を経たグリーンシートを積層し、熱プレス等により一体化させてグリーン シート積層体を得る第 4工程と、
第 4工程を経たグリーンシート積層体を分断することによって、 グリーンシート積 層体チップを得る第 5工程と、
第 5工程を経たグリーンシート積層体チップを焼成することによって、積層セラミ ックス基板を得る第 6工程
とを有していることを特徴とする請求項 4又は 5記載の積層セラミックス基板の製 造方法。
7 . 第 4工程を経たグリーンシート積層体を焼成することによって、 マザ一積層セラ ミックス基板を得る第 5工程と、
第 5工程を経たマザ一積層セラミックス基板を分断することによって、積層セラミ ックス基板を得る第 6工程
とを有していることを特徴とする請求項 4、 5、 又は 6記載の積層セラミックス基板 の製造方法。
8 . 第 2工程で行うビアホール用貫通孔および側面電極用貫通孔への導電材料の充填 と、第 3工程で行うグリーンシートの表面への導電材料による回路素子パターンの印 刷とを同時に行うことを特徴とする請求項 4'、 5、 6、 又は 7記載の積層セラミック ス基板の製造方法 。
PCT/JP2004/014551 2003-10-06 2004-09-27 積層セラミックス基板及びその製造方法 WO2005034592A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US10/541,494 US7440256B2 (en) 2003-10-06 2004-09-27 Laminated ceramic substrate and manufacturing method therefor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003347435A JP4131694B2 (ja) 2003-10-06 2003-10-06 積層セラミックス基板及びその製造方法
JP2003-347435 2003-10-06

Publications (1)

Publication Number Publication Date
WO2005034592A1 true WO2005034592A1 (ja) 2005-04-14

Family

ID=34419581

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/014551 WO2005034592A1 (ja) 2003-10-06 2004-09-27 積層セラミックス基板及びその製造方法

Country Status (5)

Country Link
US (1) US7440256B2 (ja)
JP (1) JP4131694B2 (ja)
KR (1) KR20070000967A (ja)
CN (1) CN100542376C (ja)
WO (1) WO2005034592A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9713258B2 (en) * 2006-04-27 2017-07-18 International Business Machines Corporation Integrated circuit chip packaging
KR101478810B1 (ko) 2006-07-28 2015-01-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 축전 장치
US7838976B2 (en) * 2006-07-28 2010-11-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a semiconductor chip enclosed by a body structure and a base
US8232621B2 (en) * 2006-07-28 2012-07-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2009028289A1 (ja) 2007-08-29 2009-03-05 Murata Manufacturing Co., Ltd. セラミック多層基板
DE102010018499A1 (de) * 2010-04-22 2011-10-27 Schweizer Electronic Ag Leiterplatte mit Hohlraum
KR102520038B1 (ko) 2018-01-10 2023-04-12 삼성전자주식회사 가스 센서 패키지 및 이를 포함하는 센싱 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0385793A (ja) * 1989-08-30 1991-04-10 Murata Mfg Co Ltd 厚膜配線板の外部端子形成方法
JPH0983090A (ja) * 1995-09-19 1997-03-28 Murata Mfg Co Ltd 電子部品
JP2003017851A (ja) * 2001-06-29 2003-01-17 Murata Mfg Co Ltd 多層セラミック基板の製造方法
JP2003258398A (ja) * 2002-02-27 2003-09-12 Murata Mfg Co Ltd 積層セラミック電子部品およびその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3612963A (en) * 1970-03-11 1971-10-12 Union Carbide Corp Multilayer ceramic capacitor and process
US4821007A (en) * 1987-02-06 1989-04-11 Tektronix, Inc. Strip line circuit component and method of manufacture
US4907128A (en) * 1988-12-15 1990-03-06 Grumman Aerospace Corporation Chip to multilevel circuit board bonding
US5140745A (en) * 1990-07-23 1992-08-25 Mckenzie Jr Joseph A Method for forming traces on side edges of printed circuit boards and devices formed thereby
JPH04221888A (ja) * 1990-12-21 1992-08-12 Matsushita Electric Ind Co Ltd セラミック配線基板とその製造方法
US5258648A (en) * 1991-06-27 1993-11-02 Motorola, Inc. Composite flip chip semiconductor device with an interposer having test contacts formed along its periphery
JP3223199B2 (ja) * 1991-10-25 2001-10-29 ティーディーケイ株式会社 多層セラミック部品の製造方法および多層セラミック部品
US5621193A (en) * 1995-05-23 1997-04-15 Northrop Grumman Corporation Ceramic edge connect process
JP3336913B2 (ja) 1997-06-30 2002-10-21 株式会社村田製作所 電子部品のパッケージ構造
US6760227B2 (en) * 2000-11-02 2004-07-06 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component and manufacturing method thereof
JP2002232135A (ja) 2001-01-30 2002-08-16 Matsushita Electric Ind Co Ltd 積層用両面回路基板とその製造方法及びそれを用いた多層プリント配線板
US6958899B2 (en) * 2003-03-20 2005-10-25 Tdk Corporation Electronic device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0385793A (ja) * 1989-08-30 1991-04-10 Murata Mfg Co Ltd 厚膜配線板の外部端子形成方法
JPH0983090A (ja) * 1995-09-19 1997-03-28 Murata Mfg Co Ltd 電子部品
JP2003017851A (ja) * 2001-06-29 2003-01-17 Murata Mfg Co Ltd 多層セラミック基板の製造方法
JP2003258398A (ja) * 2002-02-27 2003-09-12 Murata Mfg Co Ltd 積層セラミック電子部品およびその製造方法

Also Published As

Publication number Publication date
US7440256B2 (en) 2008-10-21
KR20070000967A (ko) 2007-01-03
JP4131694B2 (ja) 2008-08-13
CN100542376C (zh) 2009-09-16
US20060115637A1 (en) 2006-06-01
CN1717962A (zh) 2006-01-04
JP2005116707A (ja) 2005-04-28

Similar Documents

Publication Publication Date Title
JP2004022859A (ja) 積層セラミックコンデンサおよびその製造方法
WO2005034592A1 (ja) 積層セラミックス基板及びその製造方法
JPH1167554A (ja) 積層型コイル部品及びその製造方法
SE516870C2 (sv) Förfarande vid framställning av keramiska flerskiktsubstrat
JP4277012B2 (ja) 多数個取り配線基板
CN104221103A (zh) 层叠型元件及其制造方法
JP3658350B2 (ja) 積層チップバラン素子の製造方法
JPH08124800A (ja) コンデンサアレイ
JP2010067729A (ja) セラミックパッケージの製造方法
JP2013115325A (ja) 焼結構造体の製造方法
JP2001267448A (ja) 多層セラミック基板およびその製造方法ならびに電子装置
JP2003289012A (ja) 積層セラミックス部品およびその製造方法
JP7151895B2 (ja) セラミック基板の製造方法及びセラミック基板
JP4275428B2 (ja) 多層セラミック基板およびその製造方法
JP2001217334A (ja) 配線基板用多数個取り配列基板の製造方法
JP5418419B2 (ja) 積層回路基板
JP5942581B2 (ja) 多層基板の製造方法
JP2004299147A (ja) セラミックグリーンシートの積層装置及び積層方法
JP2004335877A (ja) 樹脂モールド型積層セラミックコンデンサ
JP2003198129A (ja) 積層型セラミック電子部品の製造方法
JP2005044927A (ja) 圧電アクチュエータ及びその製造方法並びに液体吐出装置
JP4706387B2 (ja) 電子部品及びその製造方法
JPWO2014046133A1 (ja) 電子部品収納用パッケージおよび電子装置
JP5427055B2 (ja) 素子搭載部材ウエハの製造方法及び素子搭載部材の製造方法
JP2014007292A (ja) 電子部品収納用パッケージおよび電子装置

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

WWE Wipo information: entry into national phase

Ref document number: 20048014600

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application
ENP Entry into the national phase

Ref document number: 2006115637

Country of ref document: US

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 10541494

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1020057017438

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 10541494

Country of ref document: US

122 Ep: pct application non-entry in european phase
WWP Wipo information: published in national office

Ref document number: 1020057017438

Country of ref document: KR