JP7151895B2 - セラミック基板の製造方法及びセラミック基板 - Google Patents
セラミック基板の製造方法及びセラミック基板 Download PDFInfo
- Publication number
- JP7151895B2 JP7151895B2 JP2021527400A JP2021527400A JP7151895B2 JP 7151895 B2 JP7151895 B2 JP 7151895B2 JP 2021527400 A JP2021527400 A JP 2021527400A JP 2021527400 A JP2021527400 A JP 2021527400A JP 7151895 B2 JP7151895 B2 JP 7151895B2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic substrate
- ceramic
- laminate
- manufacturing
- individual piece
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000919 ceramic Substances 0.000 title claims description 120
- 239000000758 substrate Substances 0.000 title claims description 77
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- 239000004020 conductor Substances 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 15
- 238000010304 firing Methods 0.000 claims description 11
- 238000003475 lamination Methods 0.000 claims description 10
- 238000003825 pressing Methods 0.000 claims description 6
- 239000010410 layer Substances 0.000 description 22
- 230000015572 biosynthetic process Effects 0.000 description 18
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 5
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000010030 laminating Methods 0.000 description 3
- 238000007639 printing Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 238000007641 inkjet printing Methods 0.000 description 2
- 238000005304 joining Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 238000010897 surface acoustic wave method Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/02—Details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Acoustics & Sound (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Description
図5は、変形例に係るセラミック基板の製造方法を説明するための説明図である。変形例では、上述した実施の形態とは異なり、マザー積層体5Aにおいて、複数の個片積層体61、62が、第1主面S1に垂直な方向に並んで配置される構成について説明する。
2 蓋体
3 メタライズ層
5、5A マザー積層体
8 加圧治具
10 基板底部
10a 搭載面
12 壁部
12a 上面
12b 内壁面
14 台座
16 支持部
18 接合部材
20 凹部
22 接続電極
23A、23B 内部導体
23a 配線パターン
23b ビア
24、25 底面電極
51 セラミックグリーンシート
53、54 分割予定ライン
55 壁部形成予定領域
56 凹部形成予定領域
58 層間
61、62 個片積層体
81 上型
82 下型
83 ベース
84 凸部
91 セラミック層
100 パッケージ
200 電子部品
A 矢印
S1 第1主面
S2 第2主面
E1 第1端面
E2 第2端面
Claims (5)
- 上面に凹部を有するセラミック基板の製造方法であって、
複数のセラミックグリーンシートが積層されたマザー積層体を、複数の前記セラミックグリーンシートの積層方向に沿った方向であって、前記マザー積層体の主面に垂直な方向に切断して、焼成後に個片のセラミック基板として形成される個片積層体を形成する工程と、
前記個片積層体の、複数の前記セラミックグリーンシートの積層方向と平行な面であって、前記主面と交差する第1端面をプレス加工することで、焼成前の前記個片積層体に前記凹部を形成する工程と、を有する
セラミック基板の製造方法。 - 請求項1に記載のセラミック基板の製造方法であって、
前記個片積層体を形成する工程において、複数の前記セラミックグリーンシートの層間に形成された内部導体の一端が、前記第1端面に露出し、前記内部導体の他端が前記第1端面と反対側の第2端面に露出する
セラミック基板の製造方法。 - 請求項1又は請求項2に記載のセラミック基板の製造方法であって、
前記マザー積層体は、複数の前記個片積層体を含み、
前記マザー積層体において、複数の前記個片積層体は、前記主面に平行な方向に並んで配置される
セラミック基板の製造方法。 - 請求項1から請求項3のいずれか1項に記載のセラミック基板の製造方法であって、
前記マザー積層体は、複数の前記個片積層体を含み、
前記マザー積層体において、複数の前記個片積層体は、前記主面に垂直な方向に並んで配置される
セラミック基板の製造方法。 - 複数のセラミック層が積層されたセラミック基板であって、
搭載面を有する基板底部と、
前記基板底部の上に設けられ、前記搭載面を囲む壁部と、
前記セラミック層の層間に設けられた内部導体と、を有し、
複数の前記セラミック層は、前記搭載面に平行な方向に積層されている
セラミック基板。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019117900 | 2019-06-25 | ||
JP2019117900 | 2019-06-25 | ||
PCT/JP2020/015992 WO2020261707A1 (ja) | 2019-06-25 | 2020-04-09 | セラミック基板の製造方法及びセラミック基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2020261707A1 JPWO2020261707A1 (ja) | 2021-10-21 |
JP7151895B2 true JP7151895B2 (ja) | 2022-10-12 |
Family
ID=74061600
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021527400A Active JP7151895B2 (ja) | 2019-06-25 | 2020-04-09 | セラミック基板の製造方法及びセラミック基板 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP7151895B2 (ja) |
WO (1) | WO2020261707A1 (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005026317A (ja) | 2003-06-30 | 2005-01-27 | Tdk Corp | 積層モジュール基板及びその製造方法並びに半導体ic搭載モジュール |
JP2007042893A (ja) | 2005-08-03 | 2007-02-15 | Murata Mfg Co Ltd | セラミック基板の製造方法およびセラミック基板 |
JP2012160589A (ja) | 2011-02-01 | 2012-08-23 | Murata Mfg Co Ltd | 積層型セラミック電子部品の製造方法 |
JP2015162505A (ja) | 2014-02-26 | 2015-09-07 | 京セラ株式会社 | 発光素子搭載用基板およびそれを用いた発光装置 |
JP2015170756A (ja) | 2014-03-07 | 2015-09-28 | 京セラ株式会社 | 実装用基板およびそれを用いたパッケージ |
JP2017098400A (ja) | 2015-11-24 | 2017-06-01 | 京セラ株式会社 | 電子部品収納用基板およびそれを用いた電子部品実装パッケージ |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01295492A (ja) * | 1988-05-24 | 1989-11-29 | Matsushita Electric Ind Co Ltd | 回路配線基板の製造方法 |
-
2020
- 2020-04-09 WO PCT/JP2020/015992 patent/WO2020261707A1/ja active Application Filing
- 2020-04-09 JP JP2021527400A patent/JP7151895B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005026317A (ja) | 2003-06-30 | 2005-01-27 | Tdk Corp | 積層モジュール基板及びその製造方法並びに半導体ic搭載モジュール |
JP2007042893A (ja) | 2005-08-03 | 2007-02-15 | Murata Mfg Co Ltd | セラミック基板の製造方法およびセラミック基板 |
JP2012160589A (ja) | 2011-02-01 | 2012-08-23 | Murata Mfg Co Ltd | 積層型セラミック電子部品の製造方法 |
JP2015162505A (ja) | 2014-02-26 | 2015-09-07 | 京セラ株式会社 | 発光素子搭載用基板およびそれを用いた発光装置 |
JP2015170756A (ja) | 2014-03-07 | 2015-09-28 | 京セラ株式会社 | 実装用基板およびそれを用いたパッケージ |
JP2017098400A (ja) | 2015-11-24 | 2017-06-01 | 京セラ株式会社 | 電子部品収納用基板およびそれを用いた電子部品実装パッケージ |
Also Published As
Publication number | Publication date |
---|---|
WO2020261707A1 (ja) | 2020-12-30 |
JPWO2020261707A1 (ja) | 2021-10-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6671441B2 (ja) | 電子部品収納用パッケージ、多数個取り配線基板、電子装置および電子モジュール | |
JP5971447B2 (ja) | セラミック基板およびモジュール部品の製造方法 | |
JP6276040B2 (ja) | 部品搭載用パッケージの製造方法 | |
JP7151895B2 (ja) | セラミック基板の製造方法及びセラミック基板 | |
JP2017076698A (ja) | 配線基板およびその製造方法 | |
JP6350758B2 (ja) | 樹脂多層基板およびその製造方法 | |
JP6154154B2 (ja) | 積層基板 | |
JP7075810B2 (ja) | 電子部品収納用パッケージ、電子装置、および電子モジュール | |
JP5944224B2 (ja) | 電子部品素子収納用パッケージ及びその製造方法 | |
JP2007053206A (ja) | 電子部品及びその製造方法 | |
JP3994758B2 (ja) | チップ型電子部品の製造方法 | |
JP6813682B2 (ja) | 電子部品収納用パッケージ、電子装置および電子モジュール | |
US11950360B2 (en) | Method for manufacturing ceramic substrate and ceramic substrate | |
JP6677547B2 (ja) | 電子部品収納用パッケージ、電子装置および電子モジュール | |
JP7173298B2 (ja) | セラミック基板の製造方法 | |
US20210362372A1 (en) | Method for manufacturing ceramic substrate and ceramic substrate | |
JP4646779B2 (ja) | 積層コンデンサ、積層コンデンサの実装構造および積層コンデンサの製造方法 | |
JP2004221514A (ja) | 多数個取り配線基板 | |
JP6321477B2 (ja) | 電子部品収納用パッケージ、パッケージ集合体および電子部品収納用パッケージの製造方法 | |
JP2013143506A (ja) | 集合基板及び集合基板の製造方法 | |
JPWO2017187939A1 (ja) | 樹脂多層基板およびその製造方法 | |
US20150351258A1 (en) | Method for Producing a Multilayer Carrier Body | |
JP5427055B2 (ja) | 素子搭載部材ウエハの製造方法及び素子搭載部材の製造方法 | |
JP2020021768A (ja) | 集合基板 | |
JP2007184545A (ja) | 半導体ユニット、半導体装置、及び、その製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210526 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220222 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220830 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220912 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7151895 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |