JP2007184545A - 半導体ユニット、半導体装置、及び、その製造方法 - Google Patents
半導体ユニット、半導体装置、及び、その製造方法 Download PDFInfo
- Publication number
- JP2007184545A JP2007184545A JP2006296013A JP2006296013A JP2007184545A JP 2007184545 A JP2007184545 A JP 2007184545A JP 2006296013 A JP2006296013 A JP 2006296013A JP 2006296013 A JP2006296013 A JP 2006296013A JP 2007184545 A JP2007184545 A JP 2007184545A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- lid
- plate material
- semiconductor device
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10158—Shape being other than a cuboid at the passive surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Pressure Sensors (AREA)
Abstract
【課題】基板の一端面側に搭載された半導体チップを、中空の空洞部を介して導電性を有する蓋体により覆う構成の半導体装置の製造方法において、半導体装置の製造効率向上を図ることができるようにする。
【解決手段】半導体チップ５を多数並べて配置可能な基板用板材４１に個々の基板３に区画する切り込み４９ａ，４９ｂを形成し、多数の半導体チップ５と同じ配置で蓋体７を多数連結した蓋体用板材５５を形成して蓋体用板材５５の相互に隣り合う蓋体７の連結部分に容易に破断可能な易破断部６１を形成し、多数の蓋体７が多数の半導体チップ５を個々に覆うように蓋体用板材５５を基板用板材４１に重ねて固定し、切り込み４９ａ，４９ｂ及び易破断部６１から基板用板材４１及び蓋体用板材５５を破断して個々の半導体装置１に分割する。
【選択図】図９
【解決手段】半導体チップ５を多数並べて配置可能な基板用板材４１に個々の基板３に区画する切り込み４９ａ，４９ｂを形成し、多数の半導体チップ５と同じ配置で蓋体７を多数連結した蓋体用板材５５を形成して蓋体用板材５５の相互に隣り合う蓋体７の連結部分に容易に破断可能な易破断部６１を形成し、多数の蓋体７が多数の半導体チップ５を個々に覆うように蓋体用板材５５を基板用板材４１に重ねて固定し、切り込み４９ａ，４９ｂ及び易破断部６１から基板用板材４１及び蓋体用板材５５を破断して個々の半導体装置１に分割する。
【選択図】図９
Description
この発明は、音圧センサチップや圧力センサチップ等の半導体チップを備える半導体装置、その製造方法、並びに、これに使用する半導体ユニットに関する。
従来のシリコンマイクや圧力センサ等の半導体装置としては、音圧センサチップや圧力センサチップ等のように、可動部分を有する半導体チップを基板の表面に実装したものがある（例えば、特許文献１，２参照。）。この種の半導体装置では、半導体チップを搭載した回路基板の表面に金属製のカバーを被せて上記半導体チップを含む中空空間を形成している。このカバーには、上記中空空間と外部空間とを連通させるための開口部が形成されている。
特表２００４−５３７１８２号公報
米国特許第６７８１２３１号明細書
この種の半導体装置では、その製造効率を向上させて、半導体装置の製造コスト削減することが求められている。
この発明は、半導体装置の製造効率向上を図ると共に半導体装置の製造コスト削減を図ることができる半導体装置の製造方法、これに使用する半導体ユニット、並びに、前記製造方法により製造された半導体装置を提供することを目的としている。
この発明は、半導体装置の製造効率向上を図ると共に半導体装置の製造コスト削減を図ることができる半導体装置の製造方法、これに使用する半導体ユニット、並びに、前記製造方法により製造された半導体装置を提供することを目的としている。
上記課題を解決するために、この発明は以下の手段を提案している。
請求項１に係る発明は、基板の厚さ方向の一端面に搭載された半導体チップを、中空の空洞部を介して導電性を有する蓋体により覆う構成の半導体装置を製造する半導体装置の製造方法であって、厚さ方向の一端面に前記半導体チップを多数並べて配置可能な基板用板材に、これを個々の前記基板に区画する切り込みを形成する基板用板材準備工程と、前記基板用板材の一端面に配された前記多数の半導体チップを個々に覆う多数の前記蓋体を形成する蓋体準備工程と、前記多数の蓋体が前記多数の半導体チップを個々に覆うように、前記多数の蓋体をそれぞれ前記基板用板材の前記一端面側に重ねて固定する重ね合わせ工程と、前記切り込みから前記基板用板材を破断して、個々の前記半導体装置に分割する分割工程とを備えることを特徴とする半導体装置の製造方法を提案している。
請求項１に係る発明は、基板の厚さ方向の一端面に搭載された半導体チップを、中空の空洞部を介して導電性を有する蓋体により覆う構成の半導体装置を製造する半導体装置の製造方法であって、厚さ方向の一端面に前記半導体チップを多数並べて配置可能な基板用板材に、これを個々の前記基板に区画する切り込みを形成する基板用板材準備工程と、前記基板用板材の一端面に配された前記多数の半導体チップを個々に覆う多数の前記蓋体を形成する蓋体準備工程と、前記多数の蓋体が前記多数の半導体チップを個々に覆うように、前記多数の蓋体をそれぞれ前記基板用板材の前記一端面側に重ねて固定する重ね合わせ工程と、前記切り込みから前記基板用板材を破断して、個々の前記半導体装置に分割する分割工程とを備えることを特徴とする半導体装置の製造方法を提案している。
また、請求項２に係る発明は、請求項１に記載の半導体装置の製造方法において、前記蓋体準備工程で、前記蓋体に前記中空の空洞部を外方に連通させる開口部を形成することを特徴とする半導体装置の製造方法を提案している。
これらの発明に係る半導体装置の製造方法では、基板用板材準備工程において切り込みを形成しておくため、分割工程においては、基板用板材を折り曲げたり、切り込みの残部にせん断応力を発生させるだけで、切り込みの残部を容易に破断することができる。また、重ね合わせ工程において多数の蓋体をそれぞれ基板用板材の一端面側に重ねて固定するため、基板用板材を個々の基板に分割すると同時に個々の半導体装置を得ることができる。なお、この分割工程においては、切断部分を水で冷却するダイシングにより分割する必要がないため、各蓋体に開口部を形成して半導体チップを配した空洞部を外方に連通させても、この開口部から空洞部内に上記水が侵入する不具合が発生することはない。
請求項３に係る発明は、請求項１又は請求項２に記載の半導体装置の製造方法において、前記蓋体準備工程で、前記基板用板材の一端面に配された前記多数の半導体チップと同じ配置で前記多数の蓋体を連結した蓋体用板材を形成すると共に、該蓋体用板材の相互に隣り合う前記蓋体の連結部分に容易に破断可能な易破断部を形成し、前記重ね合わせ工程で、前記多数の蓋体が前記多数の半導体チップを個々に覆うように、前記蓋体用板材を前記基板用板材の前記一端面側に重ねて固定し、前記分割工程で、前記基板用版材の破断の際に前記易破断部から前記蓋体用板材も破断することを特徴とする半導体装置の製造方法を提案している。
この発明に係る半導体装置の製造方法では、蓋体準備工程において易破断部を形成しておくため、分割工程においては、基板用板材と共に蓋体用板材を折り曲げたり、切り込みの残部と共に易破断部にせん断応力を発生させるだけで、切り込みの残部と共に易破断部を容易に破断することができる。したがって、基板用板材と共に蓋体用板材を容易に個々の蓋体に分割することができる。
また、蓋体準備工程においては、多数の蓋体を連結した蓋体用板材を形成しているため、重ね合わせ工程において、蓋体用板材を基板用板材の一端面側に重ねて配するだけで、多数の半導体チップを個別に覆う位置に多数の蓋体を同時に配することができる。
また、蓋体準備工程においては、多数の蓋体を連結した蓋体用板材を形成しているため、重ね合わせ工程において、蓋体用板材を基板用板材の一端面側に重ねて配するだけで、多数の半導体チップを個別に覆う位置に多数の蓋体を同時に配することができる。
請求項４に係る発明は、請求項３に記載の半導体装置の製造方法において、前記基板用板材準備工程で、相互に隣り合う前記基板の間に位置する前記切り込みの一部に挿入穴を形成し、前記蓋体準備工程で、前記蓋体用板材のうち、前記挿入穴に挿入する相互に隣り合う前記蓋体の連結部分に略Ｕ字状に屈曲して前記蓋体の厚さ方向に突出する屈曲部を形成すると共に、該屈曲部の先端部分に前記易破断部を形成し、前記重ね合わせ工程で、前記挿入穴に前記屈曲部を挿入することを特徴とする半導体装置の製造方法を提案している。
また、請求項５に係る発明は、請求項１又は請求項２に記載の半導体装置の製造方法において、前記基板用板材準備工程で、相互に隣り合う前記基板の間に位置する前記切り込みの一部に挿入穴を形成し、前記蓋体準備工程で、前記蓋体にその厚さ方向に突出する側壁部を形成し、前記重ね合わせ工程で、前記挿入穴に前記側壁部を挿入することを特徴とする半導体装置の製造方法を提案している。
これらの発明に係る半導体装置の製造方法によれば、重ね合わせ工程においては、蓋体用板材の屈曲部や蓋体の側壁部を基板用板材に形成された挿入穴に挿入するだけで、半導体チップに対する蓋体の位置決めを容易に行うことができる。特に、蓋体用板材の場合には、多数の半導体チップに対する各蓋体の位置決めを同時に行うことができる。
なお、蓋体用板材の場合には、基板用板材準備工程においては、切り込みの形成部分に挿入穴を形成しているため、分割工程において個々の基板に分割した状態においては、この挿入穴の側面が基板の側面となる。また、重ね合わせ工程において基板用板材の挿入穴に挿入される屈曲部は、分割工程の際に屈曲部の先端部において破断することになるため、屈曲部の一部が基板の側面に隣接して配されることになる。また、側壁部を備える蓋体の場合でも、側壁部が基板の側面に隣接して配されることになる。すなわち、導電性を有する蓋体の一部が基板の側面に配されることになるため、半導体装置の外方で電気的なノイズが発生しても、このノイズが基板の側面から侵入することを抑制できる。
なお、蓋体用板材の場合には、基板用板材準備工程においては、切り込みの形成部分に挿入穴を形成しているため、分割工程において個々の基板に分割した状態においては、この挿入穴の側面が基板の側面となる。また、重ね合わせ工程において基板用板材の挿入穴に挿入される屈曲部は、分割工程の際に屈曲部の先端部において破断することになるため、屈曲部の一部が基板の側面に隣接して配されることになる。また、側壁部を備える蓋体の場合でも、側壁部が基板の側面に隣接して配されることになる。すなわち、導電性を有する蓋体の一部が基板の側面に配されることになるため、半導体装置の外方で電気的なノイズが発生しても、このノイズが基板の側面から侵入することを抑制できる。
請求項６に係る発明は、請求項１から請求項５のいずれか１項に記載の半導体装置の製造方法において、前記分割工程で、前記基板用板材の前記一端面側を略円柱状に形成されたローラの周面に押し付けることを特徴とする半導体装置の製造方法を提案している。
この発明に係る半導体装置の製造方法では、ローラの周面に押しつけるだけで、基板用板材を折り曲げることが可能となる。
この発明に係る半導体装置の製造方法では、ローラの周面に押しつけるだけで、基板用板材を折り曲げることが可能となる。
また、請求項７に係る発明は、請求項１から請求項６のいずれか１項に記載の半導体装置の製造方法において、前記基板用板材準備工程で、前記基板用板材のうち前記基板の構成部分に、導電性を有し、前記蓋体と共に前記多数の半導体チップを個々に含んで前記中空の空洞部を囲むシールド部材を形成し、前記重ね合わせ工程で、前記蓋体と前記シールド部材とを電気的に接続することを特徴とする半導体装置の製造方法を提案している。
この発明に係る半導体装置の製造方法によれば、重ね合わせ工程において、導電性を有する蓋体と基板のシールド部材が各半導体チップを取り囲み、かつ、蓋体とシールド部材とが電気的に接続されるため、蓋体及びシールド部材の電位が同一となる。したがって、半導体装置の外方側に発生した電気的なノイズが中空の空洞部に侵入することを防いで、半導体チップに到達することを確実に防止できる。
この発明に係る半導体装置の製造方法によれば、重ね合わせ工程において、導電性を有する蓋体と基板のシールド部材が各半導体チップを取り囲み、かつ、蓋体とシールド部材とが電気的に接続されるため、蓋体及びシールド部材の電位が同一となる。したがって、半導体装置の外方側に発生した電気的なノイズが中空の空洞部に侵入することを防いで、半導体チップに到達することを確実に防止できる。
さらに、請求項８に係る発明は、請求項１から請求項７のいずれか１項に記載の半導体装置の製造方法において、前記基板用板材準備工程で、セラミック粉末を含有するペーストをシート状に形成して表面に印刷回路を形成してなるグリーンシートを複数層積層すると共に、該グリーンシート積層体に前記切り込みを形成し、該グリーンシート積層体を焼成することで、前記基板用板材を形成することを特徴とする半導体装置の製造方法を提案している。
この発明に係る半導体装置の製造方法によれば、基板用板材準備工程において、基板用板材がセラミックを含むペーストを焼成したものから形成されるため、分割工程において、基板用板材を容易に破断することができる。また、各基板には凹凸の少ない破断面が形成されることになるため、良好な外観を有する半導体装置を提供することができる。
この発明に係る半導体装置の製造方法によれば、基板用板材準備工程において、基板用板材がセラミックを含むペーストを焼成したものから形成されるため、分割工程において、基板用板材を容易に破断することができる。また、各基板には凹凸の少ない破断面が形成されることになるため、良好な外観を有する半導体装置を提供することができる。
さらに、請求項９に係る発明は、基板の厚さ方向の一端面に搭載された半導体チップを、中空の空洞部を介して導電性を有する蓋体により覆う構成の半導体装置を製造に使用する半導体ユニットであって、厚さ方向の一端面に前記半導体チップを多数並べて配置可能な基板用板材と、該基板用板材の一端面側に重ねて固定され、前記基板用板材の一端面に配された前記多数の半導体チップを個々に覆う多数の前記蓋体とを備え、前記基板用板材に、これを個々の前記基板に区画する切り込みが形成されていることを特徴とする半導体ユニットを提案している。
この発明に係る半導体ユニットを用いて半導体装置を製造する際には、基板用板材に形成された切り込みを境目にして、個々の基板に分割すればよい。この際には、基板用板材を折り曲げたり、切り込みの残部にせん断応力を発生させるだけで、切り込みの残部を容易に破断することができるため、基板用板材を容易に個々の基板に分割することができる。
また、請求項１０に係る発明は、基板の厚さ方向の一端面に搭載された半導体チップを、中空の空洞部を介して導電性を有する蓋体により覆う構成の半導体装置であって、前記厚さ方向に沿う前記基板の側面の少なくとも一部に、前記側面側から外方に露出する破断面がそれぞれ形成されていることを特徴とする半導体装置を提案している。
請求項１、請求項２及び請求項９に記載の発明によれば、基板用板材の一端面側に多数の蓋体をそれぞれ重ね合わせた後に基板用板材を破断することで、個々の半導体装置を得ることができるため、半導体装置の製造効率向上を図り、半導体装置の製造コスト削減を図ることができる。
また、請求項３に記載の発明によれば、基板用板材の一端面側に蓋体用板材を重ね合わせる際に、多数の半導体チップを個別に覆う位置に多数の蓋体を同時に配置することができるため、半導体装置のさらなる製造効率向上を図り、半導体装置の製造コスト削減をさらに図ることができる。
また、分割工程においては、基板用板材の切り込みの残部及び蓋体用板材の易破断部を同時に破断するだけで、半導体チップを搭載した基板に蓋体を固定した構成の半導体装置を得ることができるため、一度に大量の半導体装置を容易に製造することができる。
また、分割工程においては、基板用板材の切り込みの残部及び蓋体用板材の易破断部を同時に破断するだけで、半導体チップを搭載した基板に蓋体を固定した構成の半導体装置を得ることができるため、一度に大量の半導体装置を容易に製造することができる。
また、請求項４及び請求項５に記載の発明によれば、重ね合わせ工程においては、蓋体用板材の屈曲部や蓋体の側壁部を基板用板材に形成された挿入穴に挿入するだけで、半導体チップに対する蓋体の位置決めを容易に行うことができるため、半導体装置の製造効率をさらに向上することができる。
また、請求項６に係る発明によれば、ローラの周面に押しつけるだけで、基板用板材を折り曲げることができるため、簡便かつ確実に個々の半導体装置に分割することができる。
また、請求項７に係る発明によれば、半導体装置の外方側において発生した電気的なノイズが半導体チップに到達することを確実に防止できるため、導電性を有する蓋体及びシールド部材により、ノイズに基づく半導体チップの誤作動を確実に防止することができる。
また、請求項８に記載の発明によれば、基板用板材がセラミックを含むペーストを焼成したものから形成されるため、分割工程において、基板用板材を容易に破断することができると共に、良好な外観を有する半導体装置を提供することが可能となる。
また、請求項９に係る発明によれば、多数の半導体装置が１つの半導体ユニットとして一体的に固定されているため、この半導体ユニットの状態で搬送することにより、個々に分割された多数の半導体装置を搬送するよりも、多数の半導体装置を簡便に搬送することができる。
図１から図１１は、本発明の一実施形態を示している。図１〜３に示すように、この実施形態に係る半導体装置１は、略板状に形成されたセラミック基板３と、セラミック基板３の表面３ａ側に重ねて配された半導体チップ５及び蓋体７とを備えている。
セラミック基板３は、平面視略矩形の板状に形成されており、その側面３ｂには、セラミック基板３の表面３ａ及び裏面３ｃに開口する複数の溝９が上記側面３ｂから窪んで形成されている。また、セラミック基板３には、その表面３ａから窪む凹部１１が形成されている。この凹部１１の底面（一端面）１１ａの略中央部には有底の穴１３が形成されている。また、底面１１ａの周縁には、底面１１ａから突出する段差部１５が形成されており、この段差部１５によりセラミック基板３の表面３ａと凹部１１の底面１１ａとの間が階段状に形成されている。
セラミック基板３は、平面視略矩形の板状に形成されており、その側面３ｂには、セラミック基板３の表面３ａ及び裏面３ｃに開口する複数の溝９が上記側面３ｂから窪んで形成されている。また、セラミック基板３には、その表面３ａから窪む凹部１１が形成されている。この凹部１１の底面（一端面）１１ａの略中央部には有底の穴１３が形成されている。また、底面１１ａの周縁には、底面１１ａから突出する段差部１５が形成されており、この段差部１５によりセラミック基板３の表面３ａと凹部１１の底面１１ａとの間が階段状に形成されている。
セラミック基板３の表面３ａと同方向を向く段差部１５の表面１５ａには、半導体チップ５と電気的に接続するためのパッド電極１７が複数形成されており、また、セラミック基板３の裏面３ｃには、外部接続端子１９が複数形成されている。これらパッド電極１７及び外部接続端子１９は、セラミック基板３の内部に形成された配線部２１によって電気的に接続されている。
また、このセラミック基板３には、導電性を有するシールド部材２３が設けられている。このシールド部材２３は、凹部１１の底面１１ａ全体とセラミック基板３の厚さ方向に重なるように配されており、凹部１１の開口部の周縁に位置するセラミック基板３の表面３ａに形成された略環状の接続パッド２５と電気的に接続されている。なお、このシールド部材２３の一部は、凹部１１の底面１１ａをなしている。
また、このセラミック基板３には、導電性を有するシールド部材２３が設けられている。このシールド部材２３は、凹部１１の底面１１ａ全体とセラミック基板３の厚さ方向に重なるように配されており、凹部１１の開口部の周縁に位置するセラミック基板３の表面３ａに形成された略環状の接続パッド２５と電気的に接続されている。なお、このシールド部材２３の一部は、凹部１１の底面１１ａをなしている。
上述したパッド電極１７、外部接続端子１９、配線部２１、シールド部材２３及び接続パッド２５は、銀粉末あるいは銅粉末もしくはタングステン粉末を主成分とするペースト（銀粉末あるいは銅粉末もしくはタングステン粉末にバインダー（例えば、アクリル樹脂）を混合したもの）を用いて形成されている。さらに、パッド電極１７、外部接続端子１９及び接続パッド２５は、上記材料に、例えば、厚さ１μｍ以上のニッケル（Ｎｉ）及び厚さ０．３μｍの金（Ａｕ）のめっきを施して形成されている。なお、これらパッド電極１７、外部接続端子１９及び配線部２１と、シールド部材２３及び接続パッド２５とは、電気的に絶縁されている。
なお、このセラミック基板３は、セラミックグリーンシートを焼成してなる絶縁層２７，２８，２９，３０を複数積層すると共に、各絶縁層２７，２８，２９，３０に前述したパッド電極１７、外部接続端子１９、配線部２１、シールド部材２３及び接続パッド２５を適宜形成して構成されている。すなわち、セラミック基板３に形成された凹部１１や段差部１５、穴１３は、セラミックグリーンシートに打ち抜き加工を施して形成されるものである。
なお、このセラミック基板３は、セラミックグリーンシートを焼成してなる絶縁層２７，２８，２９，３０を複数積層すると共に、各絶縁層２７，２８，２９，３０に前述したパッド電極１７、外部接続端子１９、配線部２１、シールド部材２３及び接続パッド２５を適宜形成して構成されている。すなわち、セラミック基板３に形成された凹部１１や段差部１５、穴１３は、セラミックグリーンシートに打ち抜き加工を施して形成されるものである。
半導体チップ５は、音響を電気信号に変換する所謂音圧センサチップである。すなわち、この半導体チップ５は、半導体装置１の外側に位置する外方空間からの音響等の圧力変動に応じて振動するダイヤフラム５ａを備えている。ダイヤフラム５ａは、半導体チップ５の厚さ方向に振動するように構成されている。
この半導体チップ５は、絶縁材料からなる接着ペーストＢ１を介して穴１３を覆うように凹部１１の底面１１ａに接着固定されると共に、前述したパッド電極１７とワイヤー３１により電気的に接続されている。すなわち、セラミック基板３に形成された凹部１１によって、半導体チップ５のダイヤフラム５ａとセラミック基板３の穴１３との間に、ダイヤフラム５ａを十分に振動させる程度の大きさの空洞部Ｓ１が確保されることになる。
この半導体チップ５は、絶縁材料からなる接着ペーストＢ１を介して穴１３を覆うように凹部１１の底面１１ａに接着固定されると共に、前述したパッド電極１７とワイヤー３１により電気的に接続されている。すなわち、セラミック基板３に形成された凹部１１によって、半導体チップ５のダイヤフラム５ａとセラミック基板３の穴１３との間に、ダイヤフラム５ａを十分に振動させる程度の大きさの空洞部Ｓ１が確保されることになる。
蓋体７は、例えば、洋白（Ｃｕ−Ｎｉ−Ｚｎ系合金）、めっきされた銅材、めっきされた４２アロイ（Ｆｅ−４２質量％Ｎｉ合金）等、導電性を有する材料によって形成されている。なお、めっきとしては、例えばニッケルめっき、クロムめっき、金めっき等が挙げられる。
そして、蓋体７は、セラミック基板３の表面３ａに配されると共に凹部１１の開口を覆って半導体チップ５を含む中空空間（中空の空洞部）Ｓ２を形成する略板状の天板部３５と、天板部３５の周縁から突出してセラミック基板３の側面３ｂ側に配される複数の側壁部３７とを備えている。
天板部３５は、平面視略矩形状に形成されており、このうちセラミック基板３の凹部１１の周縁に対向する位置には、略環状の突出部３９がセラミック基板３の表面３ａに向けて突出して形成されている。この突出部３９は、天板部３５を変形させて略環状に形成されているものであるため、蓋体７としての剛性を向上させて天板部３５の撓みを防止することができる。
また、この突出部３９は、天板部３５をセラミック基板３の表面３ａに配した状態において、前述の接続パッド２５と電気的に接続されるようになっている。具体的には、突出部３９と接続パッド２５とは導電性を有する導電性ペーストＢ２を介して相互に接着固定されている、すなわち、この導電性ペーストＢ２によって蓋体７がセラミック基板３に固定されている。また、この固定状態においては、蓋体７とシールド部材２３が半導体チップ５を取り囲むと共に、セラミック基板３のシールド部材２３と蓋体７とが電気的に接続されることになる。
そして、蓋体７は、セラミック基板３の表面３ａに配されると共に凹部１１の開口を覆って半導体チップ５を含む中空空間（中空の空洞部）Ｓ２を形成する略板状の天板部３５と、天板部３５の周縁から突出してセラミック基板３の側面３ｂ側に配される複数の側壁部３７とを備えている。
天板部３５は、平面視略矩形状に形成されており、このうちセラミック基板３の凹部１１の周縁に対向する位置には、略環状の突出部３９がセラミック基板３の表面３ａに向けて突出して形成されている。この突出部３９は、天板部３５を変形させて略環状に形成されているものであるため、蓋体７としての剛性を向上させて天板部３５の撓みを防止することができる。
また、この突出部３９は、天板部３５をセラミック基板３の表面３ａに配した状態において、前述の接続パッド２５と電気的に接続されるようになっている。具体的には、突出部３９と接続パッド２５とは導電性を有する導電性ペーストＢ２を介して相互に接着固定されている、すなわち、この導電性ペーストＢ２によって蓋体７がセラミック基板３に固定されている。また、この固定状態においては、蓋体７とシールド部材２３が半導体チップ５を取り囲むと共に、セラミック基板３のシールド部材２３と蓋体７とが電気的に接続されることになる。
また、この天板部３５には、その厚さ方向に貫通する開口部３５ａが形成されており、この開口部３５ａによって半導体チップ５を含む中空空間Ｓ２が半導体装置１の外側に位置する外方空間に連通することになる。
蓋体７の側壁部３７は天板部３５の四辺からそれぞれ突出しており、天板部３５を挟み込む一対の側壁部３７が相互に対向するようになっている。これら複数の側壁部３７は、セラミック基板３の側面３ｂに形成された複数の溝９にそれぞれ収容されている。
蓋体７の側壁部３７は天板部３５の四辺からそれぞれ突出しており、天板部３５を挟み込む一対の側壁部３７が相互に対向するようになっている。これら複数の側壁部３７は、セラミック基板３の側面３ｂに形成された複数の溝９にそれぞれ収容されている。
次に、以上のように構成された半導体装置１の製造方法について説明する。
この製造方法においては、はじめに、図４，５，７に示すように、多数の半導体チップ５を配置可能な基板用板材４１を用意する（基板用板材準備工程）。なお、この基板用板材４１は、半導体装置１を構成するセラミック基板３を縦横に多数連結したものである。
この基板用板材準備工程においては、はじめに、セラミック粉末を含有するペーストをシート状に形成してなるグリーンシートを用意する。このグリーンシートは、セラミック粉末を含有したセラミックペーストをシート状に形成したものであり、セラミック基板３の各絶縁層２７，２８，２９，３０を構成するものである。
この製造方法においては、はじめに、図４，５，７に示すように、多数の半導体チップ５を配置可能な基板用板材４１を用意する（基板用板材準備工程）。なお、この基板用板材４１は、半導体装置１を構成するセラミック基板３を縦横に多数連結したものである。
この基板用板材準備工程においては、はじめに、セラミック粉末を含有するペーストをシート状に形成してなるグリーンシートを用意する。このグリーンシートは、セラミック粉末を含有したセラミックペーストをシート状に形成したものであり、セラミック基板３の各絶縁層２７，２８，２９，３０を構成するものである。
次いで、各グリーンシートに打ち抜き加工を施してセラミック基板３の凹部１１、穴１３及び段差部１５、また、配線部２１やシールド部材２３の形成に使用するスルーホール４３，４５を形成する。その後、スクリーン印刷により、各グリーンシートの表面や裏面に、銀粉末あるいは銅粉末もしくはタングステン粉末を主成分とするペーストを適宜印刷すると共に、上記ペーストを各グリーンシートのスルーホール４３，４５に充填する等して、パッド電極１７、外部接続端子１９、配線部２１、シールド部材２３及び接続パッド２５を形成する。
そして、これら複数のグリーンシートを積層してグリーンシート積層体４７を構成し、このグリーンシート積層体４７の表面及び裏面に切り込み４９ａ，４９ｂを形成する。この切り込み４９ａ，４９ｂは、個々のセラミック基板３に区画するものであり、格子状に形成されている。さらに、相互に隣り合う各セラミック基板３の間に位置する切り込み４９ａ，４９ｂの一部に、グリーンシート積層体４７の厚さ方向に貫通する挿入穴５１を形成する。この挿入穴５１は、平面視で格子状に形成された切り込み４９ａ，４９ｂのうち、切り込み４９ａ，４９ｂが相互に交差する部分から外れた位置に形成されている。なお、これら切り込み４９ａ，４９ｂ及び挿入穴５１は、同時に形成されるとしてもよいし、それぞれ別個に形成されるとしても構わない。
最後に、このグリーンシート積層体４７を１０００℃以上で焼成し、パッド電極１７、外部接続端子１９及び接続パッド２５にニッケル及び金のめっきを施すことで、基板用板材４１の製造が完了する。
最後に、このグリーンシート積層体４７を１０００℃以上で焼成し、パッド電極１７、外部接続端子１９及び接続パッド２５にニッケル及び金のめっきを施すことで、基板用板材４１の製造が完了する。
また、この製造方法においては、上記基板用板材工程の前後もしくは同時に、上記基板用板材４１に形成された凹部１１と同じ配置で蓋体７を一体的に多数連結した蓋体用板材５５を形成する（蓋体準備工程）。
この蓋体準備工程においては、図６〜８に示すように、銅材、４２アロイ等の導電性を有する板材にニッケル、クロム、金等のめっきを施したもの、あるいは、洋白からなる板材を用意すると共に、この板材に打ち抜き加工を施して、平面視略矩形状の各蓋体７の天板部３５や、相互に隣り合う天板部３５を連結する連結部を形成する。この連結部は単純な板状に形成されている。ここで、天板部３５と各連結部との境目には、切欠部５７が形成されており、天板部３５に対して容易に連結部を折り曲げることができるようになっている。また、この蓋体準備工程においては、上記と同様の打ち抜き加工を施して、各天板部３５に開口部３５ａを形成する。
この蓋体準備工程においては、図６〜８に示すように、銅材、４２アロイ等の導電性を有する板材にニッケル、クロム、金等のめっきを施したもの、あるいは、洋白からなる板材を用意すると共に、この板材に打ち抜き加工を施して、平面視略矩形状の各蓋体７の天板部３５や、相互に隣り合う天板部３５を連結する連結部を形成する。この連結部は単純な板状に形成されている。ここで、天板部３５と各連結部との境目には、切欠部５７が形成されており、天板部３５に対して容易に連結部を折り曲げることができるようになっている。また、この蓋体準備工程においては、上記と同様の打ち抜き加工を施して、各天板部３５に開口部３５ａを形成する。
さらに、この蓋体準備工程においては、各連結部を略Ｕ字状に屈曲して各蓋体７の厚さ方向に突出する屈曲部５９として形成すると共に、各屈曲部５９の先端部分に容易に破断可能な易破断部６１を形成する。ここで、易破断部６１は、図示のように、屈曲部５９の外面側に切欠６１ａを形成して構成されるとしてもよいし、また、屈曲部５９の先端部分にプレス加工を施して薄く形成されるとしてもよい。なお、上述した切欠６１ａを形成する場合には、プレス加工又はハーフエッチングにより形成することができる。また、この蓋体準備工程においては、コイニング加工により各天板部３５を変形させて、上述した屈曲部５９と同じ方向に突出する略環状の突出部３９を形成する。
なお、この蓋体準備工程においては、天板部３５や開口部３５ａを形成する打ち抜き加工や、屈曲部５９を形成するプレス加工及び突出部３９を形成するコイニング加工を、同時に行ってもよいし、個別に行うとしても構わない。
なお、この蓋体準備工程においては、天板部３５や開口部３５ａを形成する打ち抜き加工や、屈曲部５９を形成するプレス加工及び突出部３９を形成するコイニング加工を、同時に行ってもよいし、個別に行うとしても構わない。
また、前述した基板用板材準備工程の終了後には、絶縁材料からなる接着ペーストＢ１を介して各凹部１１の底面１１ａに半導体チップ５を多数並べて配置するチップ配置工程を行う。このチップ配置工程においては、各半導体チップ５を配した後に接着ペーストＢ１を硬化させるペーストキュアを行う。このペーストキュアでは、１５０℃に加熱した状態をおおよそ１時間保持する。このチップ配置工程の終了後には、ワイヤーボンディングにより半導体チップ５とパッド電極１７とをワイヤー３１により電気接続する接続工程を行い、ワイヤー３１が正しく接続されているかどうかの目視検査を行う。
なお、これらチップ配置工程及び接続工程は、少なくとも後述する重ね合わせ工程の直前に行えばよく、蓋体準備工程の前後もしくは同時に行うとしてよい。
なお、これらチップ配置工程及び接続工程は、少なくとも後述する重ね合わせ工程の直前に行えばよく、蓋体準備工程の前後もしくは同時に行うとしてよい。
そして、上述した全ての工程が終了した後に、導電性ペーストＢ２を接続パッド２５上に印刷し、その後、図９に示すように、多数の蓋体７が多数の半導体チップ５を個々に覆うように、蓋体用板材５５を基板用板材４１の表面３ａに重ねて固定する（重ね合わせ工程）。
この際には、蓋体用板材５５の屈曲部５９をそれぞれ基板用板材４１の挿入穴５１に挿入する。これにより、多数の半導体チップ５に対する各蓋体７の位置決めを同時かつ容易に行うことができる。また、この際には、各天板部３５の突出部３９を上記導電性ペーストＢ２に接触させる。これにより、蓋体７とシールド部材２３とが電気的に接続されることになる。
この際には、蓋体用板材５５の屈曲部５９をそれぞれ基板用板材４１の挿入穴５１に挿入する。これにより、多数の半導体チップ５に対する各蓋体７の位置決めを同時かつ容易に行うことができる。また、この際には、各天板部３５の突出部３９を上記導電性ペーストＢ２に接触させる。これにより、蓋体７とシールド部材２３とが電気的に接続されることになる。
なお、蓋体用板材５５を基板用板材４１の表面３ａに重ねて、突出部３９を導電性ペーストＢ２に接触させた後には、図１０に示すように、蓋体用板材５５及び基板用板材４１を裏返すと共に、基板用板材４１の裏面３ｃに金属製の重しＭを載せる。そして、この状態で、１５０℃に加熱した状態をおおよそ１時間保持する導電ペーストキュアを行い、導電性ペーストＢ２を硬化させる。これにより、蓋体用板材５５が基板用板材４１により固定され、重ね合わせ工程が完了する。
この重ね合わせ工程が完了することによって、多数の半導体装置１を一体的に連結した半導体ユニット６５が構成されることになる。
この重ね合わせ工程が完了することによって、多数の半導体装置１を一体的に連結した半導体ユニット６５が構成されることになる。
その後、各蓋体７の表面に半導体装置１を識別する名称やシリアル番号等の識別記号Ｎ（図１参照）を捺印する。そして、切り込み４９ａ，４９ｂ及び易破断部６１から基板用板材４１及び蓋体用板材５５を破断して、個々の半導体装置１に分割する（分割工程）。
この分割工程においては、図１１に示すように、基板用板材４１の表面３ａ側に略円柱状に形成されたローラＬの周面Ｌ１を下側から押し付けると共に、ローラＬを基板用板材４１の表面３ａに沿う方向に移動させる。これにより、ローラＬの周面Ｌ１の形状に沿って基板用板材４１及び蓋体用板材５５を折り曲げられるため、切り込み４９ａ，４９ｂの残部や易破断部６１が同時に破断され、基板用板材４１及び蓋体用板材５５が個々のセラミック基板３や蓋体７に分割されることになり、固片化された半導体装置１が得られる。
この分割工程においては、図１１に示すように、基板用板材４１の表面３ａ側に略円柱状に形成されたローラＬの周面Ｌ１を下側から押し付けると共に、ローラＬを基板用板材４１の表面３ａに沿う方向に移動させる。これにより、ローラＬの周面Ｌ１の形状に沿って基板用板材４１及び蓋体用板材５５を折り曲げられるため、切り込み４９ａ，４９ｂの残部や易破断部６１が同時に破断され、基板用板材４１及び蓋体用板材５５が個々のセラミック基板３や蓋体７に分割されることになり、固片化された半導体装置１が得られる。
なお、この分割工程において、蓋体用板材５５の保護を図るためには、ローラＬの周面Ｌ１と蓋体用板材５５との間に、可撓性を有するシート状の保護部材Ｐ１を挟み込むことが好ましい。また、この分割工程においては、分割された半導体装置１が飛び跳ねないように、基板用板材４１の裏面に可撓性を有するシート状の抑え部材Ｐ２を配することが好ましい。これら保護部材Ｐ１及び抑え部材Ｐ２は、基板用板材４１及び蓋体用板材５５に対して移動しないようになっている。
さらに、この分割工程においては、切断部分を水で冷却するダイシングにより分割する必要がないため、各蓋体７から中空空間Ｓ２内に上記水が侵入する不具合が発生することはない。
さらに、この分割工程においては、切断部分を水で冷却するダイシングにより分割する必要がないため、各蓋体７から中空空間Ｓ２内に上記水が侵入する不具合が発生することはない。
以上の製造方法により製造された半導体装置１においては、図３に示すように、屈曲部５９の先端部を境目にして屈曲部５９の半分が蓋体７の側壁部３７となるため、蓋体７の側壁部３７の先端には破断面３７ａが形成されることになる。また、切り込み４９ａ，４９ｂの残部がセラミック基板３の側面３ｂの一部として構成されることになるため、セラミック基板３の側面３ｂの一部に破断面３ｄが形成されることになる。さらに、屈曲部５９用の挿入穴５１は、切り込み４９ａ，４９ｂの残部の破断により半分に分割されるため、セラミック基板３の溝９として構成され、挿入穴５１の側面がセラミック基板３の側面３ｂの一部として構成されることになる。
上記のように、この半導体装置１の製造方法、これに使用する蓋体用板材５５、及び、半導体ユニット６５によれば、基板用板材準備工程及び蓋体準備工程において、予め切り込み４９ａ，４９ｂや易破断部６１を形成しておくため、分割工程においては、ローラＬを用いて基板用板材４１及び蓋体用板材５５を同時に折り曲げるだけで、切り込み４９ａ，４９ｂの残部や易破断部６１を容易に破断することができる。したがって、基板用板材４１及び蓋体用板材５５を容易に個々のセラミック基板３や蓋体７に分割することができる。すなわち、一度に大量の半導体装置１を容易に製造することができる。
特に、基板用板材４１及び蓋体用板材５５をローラＬの周面Ｌ１に押しつけるだけで、基板用板材４１及び蓋体用板材５５を折り曲げることができるため、簡便かつ確実に個々の半導体装置１に分割することができる。
特に、基板用板材４１及び蓋体用板材５５をローラＬの周面Ｌ１に押しつけるだけで、基板用板材４１及び蓋体用板材５５を折り曲げることができるため、簡便かつ確実に個々の半導体装置１に分割することができる。
さらに、基板用板材４１は、セラミックを含むペーストを焼成したものから形成されるため、分割工程において、基板用板材４１を容易に破断することができ、かつ、各セラミック基板３に凹凸の少ない破断面３ｄを形成することができる。したがって、良好な外観を有する半導体装置１を提供することが可能となる。
また、半導体装置１の製造方法、及びこれに使用する蓋体用板材５５によれば、重ね合わせ工程において、蓋体用板材５５の屈曲部５９を基板用板材４１に形成された挿入穴５１に挿入するだけで、多数の半導体チップ５に対する各蓋体７の位置決めを同時かつ容易に行うことができる。したがって、半導体装置１の製造効率をさらに向上することができる。
また、半導体装置１の製造方法、及びこれに使用する蓋体用板材５５によれば、重ね合わせ工程において、蓋体用板材５５の屈曲部５９を基板用板材４１に形成された挿入穴５１に挿入するだけで、多数の半導体チップ５に対する各蓋体７の位置決めを同時かつ容易に行うことができる。したがって、半導体装置１の製造効率をさらに向上することができる。
さらに、半導体装置１、その製造方法、これに使用する蓋体用板材５５及び半導体ユニット６５によれば、導電性を有する蓋体７とセラミック基板３のシールド部材２３が各半導体チップ５を取り囲んでいる、具体的には、蓋体７の天板部３５が半導体チップ５の上方を覆うと共に蓋体７の側壁部３７が半導体チップ５の側方の一部を覆っており、また、シールド部材２３が半導体チップ５の下方側を覆っている。さらに、これら蓋体７とシールド部材２３とは電気的に接続されており、蓋体７及びシールド部材２３の電位が同一となる。
以上のことから、これら導電性を有する蓋体７及びシールド部材２３により、半導体装置１の外方側に発生した電気的なノイズが中空空間Ｓ２に侵入することを防いで、半導体チップ５に到達することを防止できる、すなわち、ノイズに基づく半導体チップ５の誤作動を確実に防止することができる。
以上のことから、これら導電性を有する蓋体７及びシールド部材２３により、半導体装置１の外方側に発生した電気的なノイズが中空空間Ｓ２に侵入することを防いで、半導体チップ５に到達することを防止できる、すなわち、ノイズに基づく半導体チップ５の誤作動を確実に防止することができる。
また、上記半導体ユニット６５によれば、分割工程の直前においては多数の半導体装置１を一体的に固定した１つの半導体ユニット６５が構成されるため、この半導体ユニット６５の状態で搬送することにより、個々に分割された多数の半導体装置１を搬送するよりも、多数の半導体装置１を簡便に搬送することができる。
なお、上記の実施の形態では、分割工程において、ローラＬを半導体ユニット６５、保護部材Ｐ１及び抑え部材Ｐ２に対して移動させるとしたが、これに限ることはなく、例えば、ローラＬに対して半導体ユニット６５、保護部材Ｐ１及び抑え部材Ｐ２を移動させるとしても構わない。
また、基板用板材４１の表面３ａ側にローラＬの周面Ｌ１を下側から押し付けるとしたが、これに限ることはなく、例えば、図１２に示すように、基板用板材４１の表面３ａ側にローラＬの周面Ｌ１を上側から押し付けるとしても構わない。なお、上記のように、ローラＬを使用して分割工程を行う場合には、ローラＬを保護部材Ｐ１上で転がして移動させるとしてもよい。
また、基板用板材４１の表面３ａ側にローラＬの周面Ｌ１を下側から押し付けるとしたが、これに限ることはなく、例えば、図１２に示すように、基板用板材４１の表面３ａ側にローラＬの周面Ｌ１を上側から押し付けるとしても構わない。なお、上記のように、ローラＬを使用して分割工程を行う場合には、ローラＬを保護部材Ｐ１上で転がして移動させるとしてもよい。
さらに、分割工程における切り込み４９ａ，４９ｂの残部及び易破断部６１の破断方法は、ローラＬを用いて基板用板材４１及び蓋体用板材５５を同時に折り曲げることに限らない。すなわち、分割工程においては、例えば、基板用板材４１及び蓋体用板材５５のうち、上記切り込み４９ａ，４９ｂ及び易破断部６１の両側に位置する一対のセラミック基板３及び蓋体７を、基板用板材４１の厚さ方向に関して相互に逆向きに移動させて切り込み４９ａ，４９ｂの残部や易破断部６１にせん断応力を発生させることで、切り込み４９ａ，４９ｂの残部や易破断部６１を破断する、としても構わない。
また、蓋体準備工程において、単純な板状に形成された各連結部には、これを容易に屈曲して屈曲部５９を形成できるように、その付け根部分に切欠部５７を形成するとしたがこれに限ることはない。すなわち、例えば打ち抜き加工を施す際には各連結部に、例えば、図１３（ａ）に示すように、その付け根部分よりも幅広の中間部９１を形成すると共に、この中間部９１に上記実施形態と同様の易破断部６１を含む位置に貫通孔９３を形成するとしてもよい。
また、各連結部には、例えば、図１３（ｂ）に示すように、その付け根部分と上記中間部９１との間で蛇行する蛇行部９５を形成するとしても構わない。さらに、各連結部には、例えば、図１３（ｃ）に示すように、その付け根部分と上記中間部９１との間に別途幅広の中途部９７を形成すると共に、この中途部９７にさらに別途貫通孔９９を形成するとしてもよい。これらの構成の場合には、連結部に貫通孔９３，９９や蛇行部９５を形成することで、連結部をプレス加工により上記実施形態よりもさらに容易に折り曲げて屈曲部１０１〜１０３を形成することが可能となる。
また、基板用板材準備工程においては、各挿入穴５１が切り込み４９ａ，４９ｂの交差部分から外れた位置に形成されるとしたが、これに限ることはなく、例えば、図１４に示すように、切り込み４９ａ，４９ｂの交差部分に形成されるとしても構わない。
この場合には、蓋体準備工程において、図１５に示すように、各蓋体７の側壁部７１を天板部３５の各角部に形成すればよい。ただし、各蓋体７の連結部分となる屈曲部５９は、上記角部から外れた位置に形成されることが好ましく、また、角部に形成された側壁部７１からは独立した位置に形成されることが好ましい。この構成の場合には、各天板部３５の側壁部７１が、各セラミック基板３の角部に配されるため、各セラミック基板３に対する蓋体７の位置決めをさらに容易に行うことができる。
この場合には、蓋体準備工程において、図１５に示すように、各蓋体７の側壁部７１を天板部３５の各角部に形成すればよい。ただし、各蓋体７の連結部分となる屈曲部５９は、上記角部から外れた位置に形成されることが好ましく、また、角部に形成された側壁部７１からは独立した位置に形成されることが好ましい。この構成の場合には、各天板部３５の側壁部７１が、各セラミック基板３の角部に配されるため、各セラミック基板３に対する蓋体７の位置決めをさらに容易に行うことができる。
さらに、上述のように、各挿入穴５１を切り込み４９ａ，４９ｂの交差部分に形成する場合には、基板用板材準備工程において、図１４，１６，１７に示すように、切り込み４９ａ，４９ｂのうち上記交差部分から外れた位置に、外部接続端子１９と同数のスルーホール７３を形成すると共に、各外部接続端子１９が各スルーホール７３に接する位置に形成されるとしても構わない。
この構成の場合には、分割工程において切り込み４９ａ，４９ｂの残部を破断することで、スルーホール７３が分断されて、図１６，１７に示すように、セラミック基板３の側面３ｂに露出する凹状溝７５が形成されることになる。この凹状溝７５は、半導体装置１をはんだにより実装基板（図示せず）に実装する際に、各外部接続端子１９に対するはんだの濡れ性を向上させる効果を有する、すなわち、半導体装置１と実装基板との電気的な接続を確実に行うことが可能となる。
この構成の場合には、分割工程において切り込み４９ａ，４９ｂの残部を破断することで、スルーホール７３が分断されて、図１６，１７に示すように、セラミック基板３の側面３ｂに露出する凹状溝７５が形成されることになる。この凹状溝７５は、半導体装置１をはんだにより実装基板（図示せず）に実装する際に、各外部接続端子１９に対するはんだの濡れ性を向上させる効果を有する、すなわち、半導体装置１と実装基板との電気的な接続を確実に行うことが可能となる。
また、基板用板材４１の切り込み４９ａ，４９ｂは、基板用板材４１の表面３ａ及び裏面３ｃに形成されるとしたが、これに限ることはなく、例えば、基板用板材４１の表面３ａもしくは裏面３ｃの一方のみに形成されるとしても構わない。
さらに、基板用板材４１の挿入穴５１は、その厚さ方向に貫通して形成されるとしたが、これに限ることはなく、少なくとも蓋体用板材５５の屈曲部５９を挿入可能に形成されていればよい。すなわち、上記挿入穴５１は、例えば、基板用板材４１の表面３ａから窪んで形成される有底の凹部であっても構わない。
さらに、基板用板材４１の挿入穴５１は、その厚さ方向に貫通して形成されるとしたが、これに限ることはなく、少なくとも蓋体用板材５５の屈曲部５９を挿入可能に形成されていればよい。すなわち、上記挿入穴５１は、例えば、基板用板材４１の表面３ａから窪んで形成される有底の凹部であっても構わない。
また、蓋体準備工程においては、例えば、上記挿入穴５１に挿入する蓋体用板材５５の屈曲部５９のうち、少なくともその先端部を硬くて脆い性状とするために焼き入れを施しても構わない。さらに、蓋体準備工程においては、例えば、図１８に示すように、天板部３５及び屈曲部５９を別々に形成すると共に、これら天板部３５及び屈曲部５９を金型Ａ，Ｂ等を用いて圧接して蓋体用板材５５を構成するとしても構わない。この際、屈曲部５９は天板部３５よりも硬くて脆い金属材料により形成する。これらの場合には、易破断部６１をさらに容易に破断することが可能となる。
さらに、基板用板材４１に挿入穴５１を形成すると共に、蓋体用板材５５に略Ｕ字状の屈曲部５９を形成するとしたが、これに限ることはなく、少なくとも基板用板材４１及び蓋体用板材５５に、切り込み４９ａ，４９ｂや易破断部６１が形成されていればよい。この構成の場合には、蓋体７は天板部３５のみから構成されることになり、易破断部６１による破断面も天板部３５に形成されることになる。この構成であっても、重ね合わせ工程において、蓋体用板材５５を基板用板材４１の表面に重ねて配するだけで、多数の半導体チップ５を個別に覆う位置に、多数の蓋体７を同時に配することができる。したがって、半導体装置１の製造効率向上を図ると共に、半導体装置１の製造コスト削減を図ることが可能である。
なお、上述したように、蓋体用板材５５に屈曲部５９を形成しない場合には、例えば、図１９（ａ）に示すように、蓋体用板材５５を略板状のセラミック板材１１１の表面１１１ａに金属製薄膜１１３を形成して構成してもよい。この構成の蓋体用板材５５を製造する際には、図１９（ｂ）に示すように、セラミック粉末を含有するペーストをシート状に形成したグリーンシート１１５を用意し、次いで、スクリーン印刷等によりグリーンシート１１５の表面１１１ａに金属製薄膜１１３を形成する。この印刷の際には、金属製薄膜１１３のうち、基板用板材４１の切り込み４９ａ，４９ｂに対応する位置に溝１１３ａを形成しておく、すなわち、上記切り込み４９ａ，４９ｂに対応する位置に金属製薄膜１１３を形成しないパターンで印刷を行う。そして、図１９（ａ）に示すように、グリーンシート１１５の表面１１１ａ及び裏面１１１ｂのうち上記溝１１３ａの形成位置に、切り込み（易破断部）１１７ａ，１１７ｂを形成し、その後、グリーンシート１１５を焼成してセラミック板材１１１とする。
この構成の場合では、分割工程において、セラミック製の基板用板材４１と同様に、蓋体用板材５５を切り込み１１７ａ，１１７ｂから容易に破断することができる。なお、上記構成の蓋体用板材５５では、重ね合わせ工程において、金属製薄膜１１３が基板用板材４１に対向するように、蓋体用板材５５を基板用板材４１に重ねて固定する。これにより、金属製薄膜１１３を基板用板材４１に形成される接続パッド２５と電気的に接続することができる。
さらに、上記実施形態では、蓋体準備工程において蓋体７を多数連結した蓋体用板材５５を形成するとしたが、これに限ることはなく、例えば、略板状の天板部３５と天板部３５の周縁から天板部３５の厚さ方向に突出する側壁部３７を備える蓋体７を個別に多数形成するとしても構わない。
この場合には、図２０に示すように、重ね合わせ工程において、基板用板材４１の挿入穴５１に各蓋体７の側壁部３７を挿入して各蓋体７を基板用板材４１の表面３ａに重ねて固定し、蓋体７により半導体チップ５を覆う。この重ね合わせ工程を行うことにより、多数の蓋体７により多数の半導体チップ５を個々に覆う半導体ユニット１２１が構成されることになる。
この場合には、図２０に示すように、重ね合わせ工程において、基板用板材４１の挿入穴５１に各蓋体７の側壁部３７を挿入して各蓋体７を基板用板材４１の表面３ａに重ねて固定し、蓋体７により半導体チップ５を覆う。この重ね合わせ工程を行うことにより、多数の蓋体７により多数の半導体チップ５を個々に覆う半導体ユニット１２１が構成されることになる。
また、蓋体準備工程においては、例えば図２１に示すように、略板状の天板部３５のみからなる蓋体８を個別に多数形成するとしても構わない。なお、この蓋体８は、上記実施形態と同様に、天板部３５に略環状の突出部３９を形成して構成されるとしてもよいし、図２１に示すように、上記突出部のない平板状の天板部３５によって構成されるとしても構わない。
この構成の場合には、重ね合わせ工程において各蓋体８を基板用板材４１の表面３ａに重ねて固定し、蓋体８により半導体チップ５を覆う。この重ね合わせ工程を行うことにより、多数の蓋体８により多数の半導体チップ５を個々に覆う半導体ユニット１２２が構成されることになる。なお、この半導体ユニット１２２に対して切り込み４９ａ，４９ｂから基板用板材４１を破断する分割工程を実施することで、個片化された半導体装置１が得られる。
この構成の場合には、重ね合わせ工程において各蓋体８を基板用板材４１の表面３ａに重ねて固定し、蓋体８により半導体チップ５を覆う。この重ね合わせ工程を行うことにより、多数の蓋体８により多数の半導体チップ５を個々に覆う半導体ユニット１２２が構成されることになる。なお、この半導体ユニット１２２に対して切り込み４９ａ，４９ｂから基板用板材４１を破断する分割工程を実施することで、個片化された半導体装置１が得られる。
上記のようにして半導体装置１，２を製造する場合でも、上記実施形態と同様に、分割工程において基板用板材４１を破断するだけで、個々の半導体装置１，２を得ることができるため、半導体装置１，２の製造効率の向上を図り、半導体装置１，２の製造コスト削減を図ることができる。また、多数の半導体装置１，２が１つの半導体ユニット１２１，１２２として一体的に固定されているため、この半導体ユニット１２１，１２２の状態で搬送することにより、多数の半導体装置１，２を簡便に搬送することができる。
さらに、各蓋体７が側壁部３７を有する場合には、側壁部３７を基板用板材４１の挿入穴５１に挿入するだけで、半導体チップ５に対する蓋体７の位置決めを容易に行うことができるため、半導体装置１の製造効率をさらに向上することができる。
なお、上述したように、蓋体準備工程において個別の蓋体７，８を多数形成する場合には、重ね合わせ工程の後にローラＬ等を使用して分割工程を実施することに限らず、例えば分割工程の後に重ね合わせ工程を実施してもよい。
さらに、各蓋体７が側壁部３７を有する場合には、側壁部３７を基板用板材４１の挿入穴５１に挿入するだけで、半導体チップ５に対する蓋体７の位置決めを容易に行うことができるため、半導体装置１の製造効率をさらに向上することができる。
なお、上述したように、蓋体準備工程において個別の蓋体７，８を多数形成する場合には、重ね合わせ工程の後にローラＬ等を使用して分割工程を実施することに限らず、例えば分割工程の後に重ね合わせ工程を実施してもよい。
さらに、半導体装置１や半導体ユニット６５を構成するセラミック基板３や基板用板材４１は、セラミック粉末を含有するペーストから形成されるとしたが、これに限ることはなく、少なくとも切り込み４９ａ，４９ｂの残部を容易に破断できる材料から形成されていればよい。すなわち、セラミック基板３や基板用板材４１は、例えば、ガラスクロス入りの有機基板から形成されるとしてもよい。
また、半導体チップ５として音圧センサチップを一例に挙げたが、これに限ることはなく、半導体チップ５は、例えば、半導体装置１の外部空間の圧力や圧力変化を計測する圧力センサチップであっても構わない。
また、半導体チップ５として音圧センサチップを一例に挙げたが、これに限ることはなく、半導体チップ５は、例えば、半導体装置１の外部空間の圧力や圧力変化を計測する圧力センサチップであっても構わない。
以上、本発明の実施形態について図面を参照して詳述したが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。
１，２・・・半導体装置、３・・・セラミック基板、３ｂ・・・側面、３ｄ，３７ａ・・・破断面、５・・・半導体チップ、７，８・・・蓋体、１１ａ・・・底面（一端面）、２３・・・シールド部材、３５ａ・・・開口部、３７・・・側壁部、４１・・・基板用板材、４７・・・グリーンシート積層体、４９ａ，４９ｂ・・・切り込み、５１・・・挿入穴、５５・・・蓋体用板材、５９，１０１〜１０３・・・屈曲部、６１・・・易破断部、６５，１２１，１２２・・・半導体ユニット、１１７ａ，１１７ｂ・・・切り込み（易破断部）、Ｌ・・・ローラ、Ｌ１・・・周面、Ｓ２・・・中空空間（中空の空洞部）
Claims (10)
- 基板の厚さ方向の一端面に搭載された半導体チップを、中空の空洞部を介して導電性を有する蓋体により覆う構成の半導体装置を製造する半導体装置の製造方法であって、
厚さ方向の一端面に前記半導体チップを多数並べて配置可能な基板用板材に、これを個々の前記基板に区画する切り込みを形成する基板用板材準備工程と、
前記基板用板材の一端面に配された前記多数の半導体チップを個々に覆う多数の前記蓋体を形成する蓋体準備工程と、
前記多数の蓋体が前記多数の半導体チップを個々に覆うように、前記多数の蓋体をそれぞれ前記基板用板材の前記一端面側に重ねて固定する重ね合わせ工程と、
前記切り込みから前記基板用板材を破断して、個々の前記半導体装置に分割する分割工程とを備えることを特徴とする半導体装置の製造方法。 - 前記蓋体準備工程において、前記蓋体に前記中空の空洞部を外方に連通させる開口部を形成することを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記蓋体準備工程において、前記基板用板材の一端面に配された前記多数の半導体チップと同じ配置で前記多数の蓋体を連結した蓋体用板材を形成すると共に、該蓋体用板材の相互に隣り合う前記蓋体の連結部分に容易に破断可能な易破断部を形成し、
前記重ね合わせ工程において、前記多数の蓋体が前記多数の半導体チップを個々に覆うように、前記蓋体用板材を前記基板用板材の前記一端面側に重ねて固定し、
前記分割工程において、前記基板用版材の破断の際に前記易破断部から前記蓋体用板材も破断することを特徴とする請求項１又は請求項２に記載の半導体装置の製造方法。 - 前記基板用板材準備工程において、相互に隣り合う前記基板の間に位置する前記切り込みの一部に挿入穴を形成し、
前記蓋体準備工程において、前記蓋体用板材のうち、前記挿入穴に挿入する相互に隣り合う前記蓋体の連結部分に略Ｕ字状に屈曲して前記蓋体の厚さ方向に突出する屈曲部を形成すると共に、該屈曲部の先端部分に前記易破断部を形成し、
前記重ね合わせ工程において、前記挿入穴に前記屈曲部を挿入することを特徴とする請求項３に記載の半導体装置の製造方法。 - 前記基板用板材準備工程において、相互に隣り合う前記基板の間に位置する前記切り込みの一部に挿入穴を形成し、
前記蓋体準備工程において、前記蓋体にその厚さ方向に突出する側壁部を形成し、
前記重ね合わせ工程において、前記挿入穴に前記側壁部を挿入することを特徴とする請求項１又は請求項２に記載の半導体装置の製造方法。 - 前記分割工程において、前記基板用板材の前記一端面側を略円柱状に形成されたローラの周面に押し付けることを特徴とする請求項１から請求項５のいずれか１項に記載の半導体装置の製造方法。
- 前記基板用板材準備工程において、前記基板用板材のうち前記基板の構成部分に、導電性を有し、前記蓋体と共に前記多数の半導体チップを個々に含んで前記中空の空洞部を囲むシールド部材を形成し、
前記重ね合わせ工程において、前記蓋体と前記シールド部材とを電気的に接続することを特徴とする請求項１から請求項６のいずれか１項に記載の半導体装置の製造方法。 - 前記基板用板材準備工程においては、セラミック粉末を含有するペーストをシート状に形成して表面に印刷回路を形成してなるグリーンシートを複数層積層すると共に、該グリーンシート積層体に前記切り込みを形成し、該グリーンシート積層体を焼成することで、前記基板用板材を形成することを特徴とする請求項１から請求項７のいずれか１項に記載の半導体装置の製造方法。
- 基板の厚さ方向の一端面に搭載された半導体チップを、中空の空洞部を介して導電性を有する蓋体により覆う構成の半導体装置を製造に使用する半導体ユニットであって、
厚さ方向の一端面に前記半導体チップを多数並べて配置可能な基板用板材と、該基板用板材の一端面側に重ねて固定され、前記基板用板材の一端面に配された前記多数の半導体チップを個々に覆う多数の前記蓋体とを備え、
前記基板用板材に、これを個々の前記基板に区画する切り込みが形成されていることを特徴とする半導体ユニット。 - 基板の厚さ方向の一端面に搭載された半導体チップを、中空の空洞部を介して導電性を有する蓋体により覆う構成の半導体装置であって、
前記厚さ方向に沿う前記基板の側面の少なくとも一部に、前記側面側から外方に露出する破断面がそれぞれ形成されていることを特徴とする半導体装置
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006296013A JP5023661B2 (ja) | 2005-12-06 | 2006-10-31 | 半導体装置、及び、その製造方法 |
| US11/566,879 US7646092B2 (en) | 2005-12-06 | 2006-12-05 | Semiconductor device and manufacturing method thereof |
| KR1020060121994A KR100868593B1 (ko) | 2005-12-06 | 2006-12-05 | 반도체 장치 및 그 제조 방법과 반도체 장치에 사용되는 덮개 부재와 반도체 장치를 제조하기 위한 반도체 유닛 |
| EP06025136A EP1795498A3 (en) | 2005-12-06 | 2006-12-05 | Package for a semiconductor device |
| TW095145492A TWI328276B (en) | 2005-12-06 | 2006-12-06 | Semiconductor device and manufacturing method thereof |
| US12/628,127 US8344489B2 (en) | 2005-12-06 | 2009-11-30 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005351654 | 2005-12-06 | ||
| JP2005351654 | 2005-12-06 | ||
| JP2006296013A JP5023661B2 (ja) | 2005-12-06 | 2006-10-31 | 半導体装置、及び、その製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007184545A true JP2007184545A (ja) | 2007-07-19 |
| JP5023661B2 JP5023661B2 (ja) | 2012-09-12 |
Family
ID=38340330
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006296013A Active JP5023661B2 (ja) | 2005-12-06 | 2006-10-31 | 半導体装置、及び、その製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5023661B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014022436A (ja) * | 2012-07-13 | 2014-02-03 | Seiko Instruments Inc | 電子部品、及び電子装置 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63219104A (ja) * | 1987-03-06 | 1988-09-12 | 株式会社村田製作所 | 電子部品の製造方法 |
| JPH0425400A (ja) * | 1990-05-16 | 1992-01-29 | Matsushita Electric Ind Co Ltd | 板状基板の分割方法 |
| JPH05111900A (ja) * | 1991-10-22 | 1993-05-07 | Rohm Co Ltd | 基板の分割装置 |
| JPH06120367A (ja) * | 1992-10-02 | 1994-04-28 | Alps Electric Co Ltd | セラミック基板の分割方法およびその分割装置 |
| JPH07111202A (ja) * | 1993-10-12 | 1995-04-25 | Rohm Co Ltd | チップ部品用基板材のブレイク方法 |
| JPH09330132A (ja) * | 1996-06-12 | 1997-12-22 | Omron Corp | バルブ付半導体圧力センサモジュール及びそれを用いた圧力制御装置並びにその圧力制御装置を用いた標準圧力発生装置並びに血圧計 |
| JP2002246493A (ja) * | 2001-02-21 | 2002-08-30 | Nippon Carbide Ind Co Inc | 電子部品用パッケージ及びその製造方法 |
| JP2003264444A (ja) * | 2002-03-08 | 2003-09-19 | Citizen Watch Co Ltd | 圧電デバイス用集合基板、圧電デバイス及びその製造方法 |
| JP2005166790A (ja) * | 2003-12-01 | 2005-06-23 | Ngk Spark Plug Co Ltd | センサ素子実装パッケージ |
| JP2005217801A (ja) * | 2004-01-29 | 2005-08-11 | Kyocera Corp | 圧電振動子 |
-
2006
- 2006-10-31 JP JP2006296013A patent/JP5023661B2/ja active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63219104A (ja) * | 1987-03-06 | 1988-09-12 | 株式会社村田製作所 | 電子部品の製造方法 |
| JPH0425400A (ja) * | 1990-05-16 | 1992-01-29 | Matsushita Electric Ind Co Ltd | 板状基板の分割方法 |
| JPH05111900A (ja) * | 1991-10-22 | 1993-05-07 | Rohm Co Ltd | 基板の分割装置 |
| JPH06120367A (ja) * | 1992-10-02 | 1994-04-28 | Alps Electric Co Ltd | セラミック基板の分割方法およびその分割装置 |
| JPH07111202A (ja) * | 1993-10-12 | 1995-04-25 | Rohm Co Ltd | チップ部品用基板材のブレイク方法 |
| JPH09330132A (ja) * | 1996-06-12 | 1997-12-22 | Omron Corp | バルブ付半導体圧力センサモジュール及びそれを用いた圧力制御装置並びにその圧力制御装置を用いた標準圧力発生装置並びに血圧計 |
| JP2002246493A (ja) * | 2001-02-21 | 2002-08-30 | Nippon Carbide Ind Co Inc | 電子部品用パッケージ及びその製造方法 |
| JP2003264444A (ja) * | 2002-03-08 | 2003-09-19 | Citizen Watch Co Ltd | 圧電デバイス用集合基板、圧電デバイス及びその製造方法 |
| JP2005166790A (ja) * | 2003-12-01 | 2005-06-23 | Ngk Spark Plug Co Ltd | センサ素子実装パッケージ |
| JP2005217801A (ja) * | 2004-01-29 | 2005-08-11 | Kyocera Corp | 圧電振動子 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014022436A (ja) * | 2012-07-13 | 2014-02-03 | Seiko Instruments Inc | 電子部品、及び電子装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5023661B2 (ja) | 2012-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100868593B1 (ko) | 반도체 장치 및 그 제조 방법과 반도체 장치에 사용되는 덮개 부재와 반도체 장치를 제조하기 위한 반도체 유닛 | |
| JP6671441B2 (ja) | 電子部品収納用パッケージ、多数個取り配線基板、電子装置および電子モジュール | |
| JP4784289B2 (ja) | 半導体装置の製造方法 | |
| TW200842725A (en) | Electronic interface apparatus and method and system for manufacturing same | |
| JPWO2017090508A1 (ja) | 電子部品収納用パッケージ、電子装置および電子モジュール | |
| JP5186102B2 (ja) | マイクロホンパッケージの製造方法及びマイクロホンパッケージ | |
| JP5036409B2 (ja) | 半導体装置及びその製造方法 | |
| JP6057039B2 (ja) | 電子デバイスの製造方法 | |
| JP2009064854A (ja) | リードフレーム、半導体装置、及び半導体装置の製造方法 | |
| JP6845316B2 (ja) | 多数個取り配線基板、電子部品収納用パッケージ、および電子装置 | |
| JP6562076B2 (ja) | 樹脂基板、部品搭載樹脂基板およびその製造方法 | |
| JP5023661B2 (ja) | 半導体装置、及び、その製造方法 | |
| JP5944224B2 (ja) | 電子部品素子収納用パッケージ及びその製造方法 | |
| JP6813682B2 (ja) | 電子部品収納用パッケージ、電子装置および電子モジュール | |
| JP2007180235A (ja) | 半導体装置及びその製造方法 | |
| JP2007242990A (ja) | セラミックパッケージおよびその製造方法 | |
| JP2005072421A (ja) | 電子部品収納用パッケージおよび電子装置 | |
| JP2007165597A (ja) | 半導体装置、基板及びその製造方法 | |
| JPWO2012102252A1 (ja) | 貫通電極付基板およびその製造方法 | |
| JP7151895B2 (ja) | セラミック基板の製造方法及びセラミック基板 | |
| JP2001291796A (ja) | 配線基板 | |
| WO2012124673A1 (ja) | 部品内蔵基板 | |
| JP4904846B2 (ja) | 圧電発振器、収容器、および収容器の製造方法 | |
| JP2011134826A (ja) | 多数個取り配線基板および配線基板 | |
| JP2017028197A (ja) | 電子部品搭載用パッケージおよび電子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090820 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100301 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120228 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120425 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120522 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120604 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150629 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5023661 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |