JP2010067729A - セラミックパッケージの製造方法 - Google Patents
セラミックパッケージの製造方法 Download PDFInfo
- Publication number
- JP2010067729A JP2010067729A JP2008231596A JP2008231596A JP2010067729A JP 2010067729 A JP2010067729 A JP 2010067729A JP 2008231596 A JP2008231596 A JP 2008231596A JP 2008231596 A JP2008231596 A JP 2008231596A JP 2010067729 A JP2010067729 A JP 2010067729A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- laminate
- pressure
- package
- green sheets
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 61
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 238000010030 laminating Methods 0.000 claims abstract description 15
- 238000002788 crimping Methods 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 23
- 238000007639 printing Methods 0.000 claims description 16
- 239000010410 layer Substances 0.000 description 37
- 239000004020 conductor Substances 0.000 description 33
- 238000007747 plating Methods 0.000 description 12
- 239000013078 crystal Substances 0.000 description 8
- 238000005520 cutting process Methods 0.000 description 6
- 238000003825 pressing Methods 0.000 description 5
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 4
- 229910000831 Steel Inorganic materials 0.000 description 3
- 239000002390 adhesive tape Substances 0.000 description 3
- 238000005219 brazing Methods 0.000 description 3
- 238000010304 firing Methods 0.000 description 3
- 239000002241 glass-ceramic Substances 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000010959 steel Substances 0.000 description 3
- 238000003475 lamination Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 238000004080 punching Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000011230 binding agent Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000004014 plasticizer Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【解決手段】層間に配線層dを有する複数のグリーンシートg3,g4を積層・圧着して第1積層体S1を形成する第1圧着工程と、該第1積層体S1における一方の表面f1に、内側に貫通孔k1を有する複数の枠状グリーンシートg1,g2を積層し同時に圧着して第2積層体S2を形成する第2圧着工程と、上記第2積層体S2における他方の表面f2に、内側に平面視で上記貫通孔k1よりも大きな面積の貫通孔k2を有する単数の枠状グリーンシートg5を積層・圧着してパッケージ本体2となる第3積層体S3を形成する第3圧着工程と、を含む、セラミックパッケージPの製造方法。
【選択図】 図4
Description
例えば、(1)導体パターンを有する複数のセラミックグリーンシートを積層圧着し、開口部を有する第1・第2の枠状積層体を形成する工程と、(2)導体パターンを有する複数のセラミックグリーンシートを積層圧着し、中間積層体を形成する工程と、(3)該中間積層体の一方の主面側に上記第1の枠状積層体を圧着接合する工程と、(4)上記中間積層体の他方の主面側に上記第2の枠状積層体をその開口が第1の枠状積層体の開口内に背中合わせに配置するように圧着接合する工程と、(5)上記第1・第2の枠状積層体および中間積層体を一体的に焼成する工程と、を含む積層セラミック回路基板の製造方法が提案されている(例えば、特許文献1参照)。
その結果、かかる複数の開口が連通して形成される両主面に開口するキャビティの側壁が、所定の位置よりも当該キャビティの中央側に倒れ込むように変形することがある。該変形によっては、上記キャビティ内に実装すべき電子部品の実装に支障を来す事態を招くおそれがあった。
即ち、本発明によるセラミックパッケージの製造方法(請求項1)は、層間に配線層を有する複数のグリーンシートを積層・圧着して第1積層体を形成する第1圧着工程と、前記第1積層体における一方の表面に、内側に貫通孔を有する複数の枠状グリーンシートを積層し同時に圧着して第2積層体を形成する第2圧着工程と、前記第2積層体における他方の表面に、内側に平面視で上記貫通孔よりも大きな面積の貫通孔を有する単数または複数の枠状グリーンシートを積層・圧着してパッケージ本体となる第3積層体を形成する第3圧着工程と、を含む、ことを特徴とする。
また、前記第2圧着工程において、積層・圧着される複数の枠状グリーンシートの層間には、配線層やビアカバーが形成されていても良い。
更に、前記第2圧着工程により得られる第2積層体における一方の表面に開口する比較的狭いキャビティの底面には、追ってICチップなどの電子部品が実装される。
また、前記第3圧着工程により得られる第3積層体で且つパッケージ本体の表面に開口する比較的広いキャビティの底面には、追って、例えば水晶振動子が実装される。
更に、前記比較的狭いキャビティは、第3積層体において、平面視で全体が比較的広いキャビティの内側に位置すると共に、両キャビティの底面が前記第1積層体を挟んで背中合わせに配置される。
また、前記第3圧着工程において、積層・圧着される単数または複数の枠状グリーンシートの矩形(正方形または長方形)の表面には、例えば、平面視で矩形の導体層が形成され、これに囲まれた比較的広い前記キャビティの開口部を閉塞する蓋板をロウ付けにより封止するために供される。
加えて、本発明の製造方法は、複数のパッケージ本体(第3積層体)を同時に製造すべく、大版のグリーンシートを用いる多数個取りの形態で行っても良い。
これによれば、前記第2積層体における平坦な他方の表面に対し、セラミックペーストを印刷する前記印刷工程によって、所望の形状および寸法からなるセラミック製の凸部を、所定の位置に精度良く確実に印刷・形成できる。しかも、上記凸部は、第3圧着工程において積層・圧着される単数または複数の枠状グリーンシートの貫通孔の内側に位置するため、当初の形状および寸法が確実に維持される。
また、前記印刷工程によって第2積層体の他方の表面に形成されるセラミックの凸部は、例えば、前記第3積層体の比較的広いキャビティの底面に追って実装される水晶振動子の振動片に接触可能とされ、かかる振動片の過剰な振幅を阻止するために活用される。
更に、前記第1,2圧着工程、印刷工程、および3圧着工程の後で、前記凸部などを有するパッケージ本体を、バンプや内部の配線層、ビア導体などと同時に、焼成する焼成工程が行われる。
加えて、上記焼成工程の後で、第3積層体であるパッケージ本体の表・裏面、側面などに露出する端子などの導体の表面に対し、例えば、Niメッキ層およびAuメッキ層を所定厚みで順次被覆するメッキ工程が更に施される。
図1は、本発明によって得られる一形態のセラミックパッケージPを示す平面図、図2は、図1中のX−X線の矢視に沿った垂直断面図である。
セラミックパッケージPは、図1,図2に示すように、平面視がほぼ長方形のパッケージ本体2と、該パッケージ本体2の表面3に開口する比較的広い面積のキャビティC2と、パッケージ本体2の裏面4に開口する比較的狭い面積のキャビティC1と、を備えている。
パッケージ本体2は、図2に示すように、セラミック層s1〜s5を一体に積層して形成され、該セラミック層s1〜s5は、アルミナを主成分とする高温焼成セラミック、あるいはガラス−セラミックなどの低温焼成セラミックからなる。因みに、パッケージ本体2の平面サイズは、約2×約1.8mmである。
尚、図2中の一点鎖線部分Yの部分拡大図で示すように、上記端子7の表面には、Niメッキ層7aおよびAuメッキ層7bが所定の厚みで被覆されている。
また、図2に示すように、パッケージ本体2の裏面4に開口する比較的狭いキャビティC1の底面6には、Wなどの導体からなる複数の端子9が形成され、追って実装されるICチップなどの電子部品と、ハンダを介して導通される。該ICチップは、上記水晶振動子を制御するものであり、前記同様のNi・Auメッキ層が表面に被覆されている。
また、図1に示すように、パッケージ本体2の側面間のコーナ付近ごとには、断面円弧形の凹部10が形成され、且つその内面に沿って凹部導体11が形成されている。該凹部導体11は、例えば、上記配線層dと接続されている。
更に、パッケージ本体2の表面3には、キャビティC2を囲むように、平面視がほぼ長方形の導体層12が形成され、該導体層12は、上記キャビティC2の開口部を閉塞する図示しない蓋板をロウ付けにより封止するために使用される。
加えて、図2に示すように、パッケージ本体2の裏面4には、複数の接続端子14が形成され、該接続端子14は、ビア導体vを介して上記配線層dなどと導通可能とされ、且つ凹部導体11とも個別に接続されている。
尚、前記配線層dやビアカバーdは、W、Mo、Ag、またはCuなどの導体からなり、前記凹部導体11、導体層12、接続端子14は、上記導体の何れかからなり、且つその表面に前記同様のNi・Auメッキ層が被覆されている。
予め、アルミナ粉末、バインダ樹脂、可塑剤、および溶剤などを、所要量ずつ瓶量・混合してセラミックスラリを製作し、これをドクターブレード法によって、図3に示すように、5枚の大版用のグリーンシートg1〜g5に成形した。
グリーンシートg1〜g5は、平面視がほぼ長方形を呈し、それぞれ外側面に沿った矩形の耳部mと、該耳部mに囲まれた縦横に隣接する4個の製品エリアpとを、波線の仮想線で示す切断予定面cにより区画して併有している。
尚、グリーンシートg1〜g5は、追って前記セラミック層s1〜s5となり、枠状グリーンシートg1,g5の各厚みは、約0.2mm、平坦なグリーンシートg3,g4の各厚みは、約0.1mm、枠状グリーンシートg2の厚みは、約0.3mmである。
また、枠状グリーンシートg1,g2の各製品エリアp内には、平面視がほぼ長方形で比較的狭い面積の貫通孔k1が打ち抜き加工で形成され、枠状グリーンシートg5の各製品エリアp内には、平面視がほぼ長方形で比較的広い面積の貫通孔k2が打ち抜き加工で形成されている。上記貫通孔k1は、平面視において、全体が貫通孔k2の内側に位置するように予め設定されている。
更に、予め、グリーンシートg3において、グリーンシートg4と対向する表面側の各製品エリアpには、後述する所定パターンで未焼成の配線層dが形成され、グリーンシートg4の表面側の各製品エリアpには、後述する未焼成の一対の端子7が形成されている。更に、枠状グリーンシートg1の裏面には、後述する未焼成の複数の端子14が形成され、枠状グリーンシートg5の表面には、後述する未焼成の導体層12が形成されている。加えて、グリーンシートg1〜g5ごとの各製品エリアp内には、これらを貫通するビアホール内に未焼成のビア導体vが形成され、且つ各透孔hの内面には、追って前記接続導体11となる円筒形状で未焼成の導体が形成されている。
次いで、図4中の上方の黒矢印で示すように、平坦なグリーンシートg3,g4を積層して圧着する第1圧着工程を行った。尚、該第1圧着工程は、減圧雰囲気下において、図示しない定盤の上にグリーンシートg3,g4を順次載置・積層し、両シートg3,g4を弾性のあるゴムシートなどで覆った状態で、図示しない剛体の鋼板を、所定の圧力および温度で約1分間押圧することで行った。
予め、グリーンシートg4の表面には、製品エリアpごとに一対の端子7と、複数のビアカバーdとが形成され、それらの底面には、ビア導体vが接続されている。また、グリーンシートg3の表面には、製品エリアpごとに配線層dが、裏面には、複数の端子9がそれぞれ形成され、これらの間をビア導体vが接続している。
次に、図4中の下方の黒矢印で示すように、第1積層体S1における一方の表面f1に、製品エリアpごとに貫通孔k1を有する枠状グリーンシートg1,g2を順次積層し、同時に圧着する第2圧着工程を行った。かかる第2圧着工程は、図示しない定盤の上に枠状グリーンシートg1,g2、および第1積層体S1を順次載置・積層し、これらに対して、図示しない剛体の鋼板を、所定の圧力および温度で約1分間押圧することで行った。
尚、図5の下方の一点鎖線部分Zの部分拡大図で示すように、凸部8の高さは、隣接する対の端子7の高さとほぼ同じか、若干低くした。また、前記印刷工程は、所定パターン孔が穿設されたメタルマスクの上面側を、スキージに押されたセラミックペーストを水平にスライドさせる方法で行うことも可能である。更に、印刷工程の後で、前記粘着テープTは、剥離して除去した。
その結果、図6中の白矢印の下方に示すように、枠状グリーンシートg5と第2積層体S2とが積層・圧着された第3積層体S3が形成された。同時に、枠状グリーンシートg5の貫通孔k2と第2積層体S2の他方の表面f2とに囲まれた比較的広いキャビティC2が製品エリアp内ごとに形成され、その底面5には、前記凸部8が何らの変形などを受けることなく、対の端子7に隣接していた。
この際、枠状グリーンシートg5に対して加えられた圧力は、平面視で該シートg5と重複する枠状グリーンシートg1,g2によって確実に支持された。
尚、第3積層体S3は、追って前記セラミックパッケージPのパッケージ本体2を構成するものとなる。
更に、表・裏面3,4に切断用溝nが形成された第3積層体S3を、所定の温度帯で加熱して焼成する焼成工程を行った。
次いで、第3積層体S3における一対の長辺ごとに形成された前記凹部u内のメッキ用電極を通じて、外部に露出する導体の端子7,9、導体層12、接続端子14、および前記各透孔h内の導体の表面に対し、電解メッキによって、Niメッキ層(7a)およびAuメッキ層(7b)を順次所定の厚みで被覆した。
そして、上記メッキ後の第3積層体S3を、その切断予定面cに切断し且つ前記耳部mを除去した。その結果、前記図1,図2で示した4個(複数)のセラミックパッケージPが同時に得られた。
尚、セラミックパッケージPの表面3に位置する矩形の導体層12には、ロウ材を介して、キャビティC2内に実層された水晶振動子などを密封するための金属製などの蓋板が追って接合される。
例えば、第3圧着工程において、前記第2積層体S2における他方の表面f2に対し、前記貫通孔k2を有する2層以上の枠状グリーンシートを積層し、且つ同時に圧着するようにしても良い。この場合でも、貫通孔k2を有する複数の枠状グリーンシートは、1回の圧着工程を受けるだけとなる。
また、前記透孔hを省略した複数のグリーンシートに前記各工程を適用することで、パッケージ本体2の側面間のコーナに凹部10や凹部導体11のないセラミックパッケージを製造する形態としても良い。
更に、パッケージ本体2ごとの裏面4に複数の比較的狭いキャビティが開口し、パッケージ本体2の表面3に平面視で上記複数の比較的広いキャビティを個別にカバーする複数のキャビティが開口するか、あるいは複数の比較的狭いキャビティ全体をカバーする単一の比較的広いキャビティが開口するような形態のセラミックパッケージを得るための製造方法とすることも可能である。
更に、前記セラミックの凸部は、必要に応じて任意の形状としたり、所望の数を前記キャビティの底面におる所定の位置に形成しても良い。
加えて、前記グリーンシートや凸部には、ガラス−セラミックなどの低温焼成セラミックからなるものを適用し、前記端子7,9や配線層dなどの導体をCuあるいはAgなどからなるものを適用した製造方法とすることも可能である。
g1〜g5…グリーンシート
S1〜S3…第1〜第3積層体
k1,k2…貫通孔
f1…………第1積層体の一方の表面
f2…………第1積層体の他方の表面
P……………セラミックパッケージ
Claims (2)
- 層間に配線層を有する複数のグリーンシートを積層・圧着して第1積層体を形成する第1圧着工程と、
上記第1積層体における一方の表面に、内側に貫通孔を有する複数の枠状グリーンシートを積層し同時に圧着して第2積層体を形成する第2圧着工程と、
上記第2積層体における他方の表面に、内側に平面視で上記貫通孔よりも大きな面積の貫通孔を有する単数または複数の枠状グリーンシートを積層・圧着してパッケージ本体となる第3積層体を形成する第3圧着工程と、を含む、
ことを特徴とするセラミックパッケージの製造方法。 - 前記第2圧着工程と第3圧着工程との間に、前記第2積層体における他方の表面に、セラミックペーストを印刷して、セラミックの凸部を形成する印刷工程を、更に有する、
ことを特徴とする請求項1に記載のセラミックパッケージの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008231596A JP5215786B2 (ja) | 2008-09-10 | 2008-09-10 | セラミックパッケージの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008231596A JP5215786B2 (ja) | 2008-09-10 | 2008-09-10 | セラミックパッケージの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010067729A true JP2010067729A (ja) | 2010-03-25 |
JP5215786B2 JP5215786B2 (ja) | 2013-06-19 |
Family
ID=42193076
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008231596A Expired - Fee Related JP5215786B2 (ja) | 2008-09-10 | 2008-09-10 | セラミックパッケージの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5215786B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012230945A (ja) * | 2011-04-25 | 2012-11-22 | Ngk Spark Plug Co Ltd | 配線基板、多数個取り配線基板、およびその製造方法 |
WO2014046133A1 (ja) * | 2012-09-18 | 2014-03-27 | 京セラ株式会社 | 電子部品収納用パッケージおよび電子装置 |
WO2015189903A1 (ja) * | 2014-06-09 | 2015-12-17 | 三菱電機株式会社 | 半導体パッケージの製造方法および半導体パッケージ |
WO2016117203A1 (ja) * | 2015-01-23 | 2016-07-28 | 三菱電機株式会社 | セラミックス基板、接合体、モジュール、およびセラミックス基板の製造方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10335823A (ja) * | 1997-05-28 | 1998-12-18 | Kyocera Corp | 積層セラミック回路基板及びその製造方法 |
JP2000332147A (ja) * | 1999-05-18 | 2000-11-30 | Sumitomo Metal Electronics Devices Inc | キャビティ付きセラミック多層基板の製造方法 |
JP2008131549A (ja) * | 2006-11-24 | 2008-06-05 | Daishinku Corp | 水晶振動デバイス |
JP2008159725A (ja) * | 2006-12-22 | 2008-07-10 | Kyocera Corp | セラミック多層基板およびその製造方法 |
-
2008
- 2008-09-10 JP JP2008231596A patent/JP5215786B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10335823A (ja) * | 1997-05-28 | 1998-12-18 | Kyocera Corp | 積層セラミック回路基板及びその製造方法 |
JP2000332147A (ja) * | 1999-05-18 | 2000-11-30 | Sumitomo Metal Electronics Devices Inc | キャビティ付きセラミック多層基板の製造方法 |
JP2008131549A (ja) * | 2006-11-24 | 2008-06-05 | Daishinku Corp | 水晶振動デバイス |
JP2008159725A (ja) * | 2006-12-22 | 2008-07-10 | Kyocera Corp | セラミック多層基板およびその製造方法 |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012230945A (ja) * | 2011-04-25 | 2012-11-22 | Ngk Spark Plug Co Ltd | 配線基板、多数個取り配線基板、およびその製造方法 |
CN103444270A (zh) * | 2011-04-25 | 2013-12-11 | 日本特殊陶业株式会社 | 布线基板、多连片布线基板及其制造方法 |
US9295151B2 (en) | 2011-04-25 | 2016-03-22 | Ngk Spark Plug Co., Ltd. | Wiring substrate, multi-piece wiring substrate, and method for manufacturing same |
WO2014046133A1 (ja) * | 2012-09-18 | 2014-03-27 | 京セラ株式会社 | 電子部品収納用パッケージおよび電子装置 |
JPWO2014046133A1 (ja) * | 2012-09-18 | 2016-08-18 | 京セラ株式会社 | 電子部品収納用パッケージおよび電子装置 |
WO2015189903A1 (ja) * | 2014-06-09 | 2015-12-17 | 三菱電機株式会社 | 半導体パッケージの製造方法および半導体パッケージ |
US9953844B2 (en) | 2014-06-09 | 2018-04-24 | Mitsubishi Electric Corporation | Manufacturing method of semiconductor package |
WO2016117203A1 (ja) * | 2015-01-23 | 2016-07-28 | 三菱電機株式会社 | セラミックス基板、接合体、モジュール、およびセラミックス基板の製造方法 |
JP5980463B1 (ja) * | 2015-01-23 | 2016-08-31 | 三菱電機株式会社 | セラミックス基板、接合体、モジュール、およびセラミックス基板の製造方法 |
US10160636B2 (en) | 2015-01-23 | 2018-12-25 | Mitsubishi Electric Corporation | Ceramic substrate, bonded body, module, and method for manufacturing ceramic substrate |
Also Published As
Publication number | Publication date |
---|---|
JP5215786B2 (ja) | 2013-06-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5278149B2 (ja) | 回路基板及び回路モジュール | |
US20150107879A1 (en) | Wiring substrate, multi-piece wiring substrate, and method for manufacturing same | |
KR20160110127A (ko) | 세라믹패키지, 전자부품장치, 및 그 제조방법 | |
JP5215786B2 (ja) | セラミックパッケージの製造方法 | |
JP5062844B2 (ja) | セラミックス積層体の製造方法 | |
JP2017076698A (ja) | 配線基板およびその製造方法 | |
JP3793547B2 (ja) | 積層セラミック回路基板の製造方法 | |
JP2016219677A (ja) | セラミックパッケージの製造方法およびセラミックパッケージ | |
JP2007251192A (ja) | 電子部品実装基板 | |
JP2007251017A (ja) | 配線基板および多数個取り配線基板ならびにその製造方法 | |
JP4612567B2 (ja) | セラミックパッケージの製造方法 | |
JP4436336B2 (ja) | 多数個取り配線基板およびその製造方法 | |
JP4241923B2 (ja) | セラミックパッケージの製造方法 | |
JP2008072151A (ja) | 回路基板 | |
JP5600474B2 (ja) | セラミック多層配線基板の製造方法 | |
JP2007335653A (ja) | 回路基板の製造方法、及びその回路基板、並びにその回路基板を使用した回路モジュール | |
WO2006051821A1 (ja) | セラミック多層基板およびその製造方法 | |
JP2019009243A (ja) | 配線基板およびその製造方法 | |
JP2006148177A (ja) | 積層セラミック回路基板 | |
JP4345971B2 (ja) | セラミックパッケージの製造方法 | |
JP2001044599A (ja) | 多数個取りセラミック配線基板の製造方法 | |
JP4275428B2 (ja) | 多層セラミック基板およびその製造方法 | |
JP2009283645A (ja) | 配線基板および多数個取り配線基板 | |
JP2005354093A (ja) | 電子部品実装基板およびその製造方法 | |
JP4428883B2 (ja) | 多数個取りセラミック配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110511 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120918 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121002 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121129 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130205 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130301 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5215786 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160308 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |