WO2004097713A2 - Analoge schaltungsanordnung zur erzeugung elliptischer funktionen - Google Patents

Analoge schaltungsanordnung zur erzeugung elliptischer funktionen Download PDF

Info

Publication number
WO2004097713A2
WO2004097713A2 PCT/DE2004/000223 DE2004000223W WO2004097713A2 WO 2004097713 A2 WO2004097713 A2 WO 2004097713A2 DE 2004000223 W DE2004000223 W DE 2004000223W WO 2004097713 A2 WO2004097713 A2 WO 2004097713A2
Authority
WO
WIPO (PCT)
Prior art keywords
analog
input
output
arithmetic
circuit
Prior art date
Application number
PCT/DE2004/000223
Other languages
English (en)
French (fr)
Other versions
WO2004097713A3 (de
Inventor
Klaus Huber
Original Assignee
Deutsche Telekom Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deutsche Telekom Ag filed Critical Deutsche Telekom Ag
Priority to US10/555,513 priority Critical patent/US7584238B2/en
Priority to JP2006503933A priority patent/JP4365407B2/ja
Priority to EP04709200A priority patent/EP1623357A2/de
Publication of WO2004097713A2 publication Critical patent/WO2004097713A2/de
Publication of WO2004097713A3 publication Critical patent/WO2004097713A3/de

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06G—ANALOGUE COMPUTERS
    • G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
    • G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
    • G06G7/24—Arrangements for performing computing operations, e.g. operational amplifiers for evaluating logarithmic or exponential functions, e.g. hyperbolic functions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06G—ANALOGUE COMPUTERS
    • G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06G—ANALOGUE COMPUTERS
    • G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
    • G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
    • G06G7/32—Arrangements for performing computing operations, e.g. operational amplifiers for solving of equations or inequations; for matrices
    • G06G7/34—Arrangements for performing computing operations, e.g. operational amplifiers for solving of equations or inequations; for matrices of simultaneous equations

Definitions

  • the invention relates to an analog circuit arrangement with a plurality of analog arithmetic circuits for generating elliptical functions.
  • the function sn (x, k) is similar in its course to the sine function, while the function cn (x, k) is similar to the cosine function.
  • the functions sn (x, 0) and cn (x, 0) merge into the sine and cosine functions.
  • the value of k is mostly in the interval [0, 1].
  • elliptical functions play a role, for example, when designing Cauer filters. Because essential parameters of the Cauer filter are connected by elliptical functions. A method and an arrangement for setting an analog filter with the aid of elliptical functions is described in German patent application 102 49 050.3. Elliptical functions are also used in the two-dimensional representation, interpolation or compression of data which are described in German patent application 102 48 543.7.
  • the object of the invention is to provide analog circuit arrangements which can electrically simulate elliptical functions.
  • the above technical problem is solved by the features of claim 1.
  • an analog circuit arrangement has several analog computing circuits, such as analog multipliers, adders, integrators, differential amplifiers and dividers, which generate at least one output signal, the curve shape of which corresponds at least in sections to an elliptical function or is approximated.
  • analog computing circuits such as analog multipliers, adders, integrators, differential amplifiers and dividers, which generate at least one output signal, the curve shape of which corresponds at least in sections to an elliptical function or is approximated.
  • Elliptical functions are preferably simulated electrically with the Jacobi analog circuitry.
  • Circuitry includes analog multipliers and
  • Integrators that are able to deliver three output signals, the waveforms of which at least in sections
  • Can produce a connection has a first multiplier, at whose one input an input signal with the size x, preferably a triangular input signal, and at whose other input the factor (lk 2 ) / 2 is applied. Furthermore, a second multiplier is provided, at one input of which the triangular input signal and at the other input of which the factor (1 + k 2 ) / 2 is applied. A differential amplifier is connected to the output of the second multiplier, a further input of the differential amplifier being connected to ground. Furthermore, an adder is provided which is connected to the output of the first multiplier and the output of the differential amplifier. At the output of the adder there is an output signal U a which is linked to the input signal by the Jacobi elliptic function sn (U e ).
  • Control or influence the value k of an elliptical function is, for example, the voltage-controlled change in the frequency f, the oscillation period T or the module k. For this purpose it is necessary to select the value of the frequency f and the value of ⁇ in a targeted manner.
  • the quantities ⁇ and ⁇ are related as follows:
  • At least one analog computing circuit is provided, at the first input of which
  • M (l, -jl - k 2 ) corresponds to 1 and I- k 2 .
  • An alternative analog circuit arrangement for generating the arithmetic-geometric mean M (l, y / l - k 2 ) has an analog arithmetic circuit for calculating the minimum from two input signals, an analog arithmetic circuit for calculating the maximum from two input signals, an analog arithmetic circuit for calculating the arithmetic mean from two input signals and one
  • Analog arithmetic circuit for calculating the geometric mean from two input signals.
  • the output of the analog arithmetic circuit for calculating the minimum has an input of the analog arithmetic circuit for calculating the arithmetic mean and an input of the
  • Analog arithmetic circuit connected to calculate the geometric mean.
  • the output of the analog arithmetic circuit for calculating the maximum is with another input of the analog arithmetic circuit for calculating the arithmetic
  • An input of the analog computing circuit for calculating the minimum is connected to the output of the analog computing circuit for computing the arithmetic mean, the value 1 being applied to the other input.
  • An input of the analog arithmetic circuit for calculating the maximum is connected to the output of the analog arithmetic circuit for calculating the geometric mean, the value VI - & 2 being present at the other input. Accordingly, at the exit of the analog computing circuit for calculating the geometric mean.
  • Analog arithmetic circuit for calculating the geometric mean and at the output of the analog arithmetic circuit for calculating the arithmetic mean the arithmetic-geometric mean M
  • a device in particular a divider, is provided, at the inputs of which the arithmetic-geometric mean
  • 1 shows an analog circuit arrangement for generating three output signals, each of which corresponds to a Jacobian elliptical time function
  • Fig. 2 shows an analog circuit arrangement for generating an output signal which the Jacobi
  • FIG. 3 shows an analog circuit arrangement for generating an output signal which is linked to a triangular input signal by the Jacobi elliptical time function sn (U e ),
  • FIG. 4 shows an analog circuit arrangement consisting of two
  • Fig. 5 shows an alternative analog circuit arrangement for
  • analog circuit arrangements are considered that generate at least one output signal, the curve shape of which corresponds to or is approximated to a Jacobi elliptical time function.
  • Jacobi elliptic functions sn (x, k), cn (x, k) and dn (x, k) are used below.
  • Fig. 1 shows an analog circuit arrangement which generates three output signals, the curves of which correspond to the Jacobi elliptical functions.
  • a multiplier 10 multiplies the output signal of the multiplier 10 by a factor of 2 ⁇ / 1.
  • the multiplier 50 multiplies that
  • the multiplier 80 multiplies the output signal of the o 2 ⁇ t multiplier 70 by the factor -k -.
  • the output signal of the integrator 30 is fed back to the multiplier 40 and to the input of the multiplier 70.
  • the output signal of the integrator 60 is fed back to the input of the multiplier 10 and to the input of the multiplier 70.
  • the output of the integrator 90 is fed back to the input of the multiplier 40 and to the input of the multiplier 10.
  • Integrator 90 the Jacobi elliptic function dn (2 ft).
  • Multipliers 20 and 50 and the multiplication with can also take place in the integrators 30, 60 and 90 in the multiplier 80.
  • the multiplication by k 2 can also be applied to the output of the integrator 90.
  • all three Jacobi elliptical time functions sn (2 ft), cn (2 ⁇ ft) and dn (2 ⁇ ft) can be implemented simultaneously.
  • the derivatives of the Jacobi elliptical time functions sn, cn and dn are obtained at the output of the multipliers 10, 40 and 70.
  • the analog circuit arrangement has a multiplier 100, the output of which is connected to a downstream multiplier 110. At the entrance of the multiplier 100, the output of which is connected to a downstream multiplier 110.
  • Multiplier 110 also has the factor -2k 2 applied.
  • the output of multiplier 110 is connected to an input of an adder 120.
  • the factor 1 + k 2 is present at a second input of the adder 120.
  • the output of adder 120 is connected to the input of a multiplier 130. To another input of multiplier 130
  • the exit of the Multiplier 130 is connected to an input of a multiplier 140.
  • the output of multiplier 140 is connected to an input of an integrator 150.
  • the output of the integrator 150 is connected to the input of an integrator 160. The exit of the
  • Integrator 160 is coupled back to the input of multiplier 140 and to two inputs of multiplier 100. In this way, an output signal appears at the output of the integrator 160, the curve profile of which
  • the analog circuit arrangement shown in FIG. 3 comprises a differential amplifier 170, a multiplier 180, a multiplier 190 and an adder 200.
  • a differential amplifier 170 For example, an input signal with a triangular voltage curve is applied to each input of the multipliers 180 and 190.
  • the factor (lk) / 2 is also applied to the multiplier 180, whereas the factor (l + k 2 ) / 2 is applied to the multiplier 190.
  • the output signal of the multiplier 190 is fed to the differential amplifier 170.
  • the second input of the differential amplifier is grounded. The exit of the
  • Multiplier 180 and the output of differential amplifier 170 are connected to the inputs of adder 200. Due to the fact that the
  • Differential amplification circuit 170 shows a relationship between the input signal U e and the output signal U a according to the equation
  • the circuit arrangement shown in FIG. 1 can be followed by a division device (not shown).
  • a division device (not shown).
  • the output signals of the integrators 30 and 60 can be added to the division device.
  • the arithmetic-geometric mean M (1, VI- & 2 ) can first be implemented, for example, with an analog circuit arrangement which is shown in FIG. 4.
  • the circuit arrangement shown in FIG. 4 consists of a plurality of analog arithmetic circuits 210, 220, 230 designated AG and an arithmetic arithmetic circuit 240 for calculating the arithmetic mean of two input signals.
  • the analog computing circuits 210 to 230 are designed such that they generate the arithmetic mean of the two input signals at one output and the geometric mean of the two input signals at the other output. As shown in FIG.
  • the factor 1 is applied to the first input of the analog computing circuit 210 and the factor VI- & 2 is applied to its other input.
  • the output signal of the analog circuit device 240 corresponds approximately to the arithmetic-geometric mean M of the factors 1 and applied to the inputs of the analog computing circuit 210 5 shows an alternative analog circuit arrangement for calculating the arithmetic-geometric mean M of the two factors 1 and VI-k 2 .
  • the circuit arrangement shown in FIG. 5 has an analog arithmetic circuit 250 for calculating the minimum of two input signals, one
  • Analog arithmetic circuit 260 for calculating the maximum from two input signals, an analog arithmetic circuit 270 for calculating the arithmetic mean of two input signals and an analog arithmetic circuit 280 for calculating a geometric mean from two input signals.
  • the factor 1 is applied to an input of the analog computing circuit 250, whereas the input is applied to an input of the analog computing circuit 260
  • Analog computing circuit 270 and the analog computing circuit 280 connected.
  • the output of the analog computing circuit 260 for calculating the maximum of two input signals is connected to an input of the analog computing circuit 270 and an input of the analog computing circuit 280.
  • the output of the analog computing circuit 270 is connected to an input of the analog computing circuit 250, whereas the output of the analog computing circuit 280 is connected to an input of the analog computing circuit 260.
  • the outputs of the analog computing circuit 270 and 280 each provide the arithmetic-geometric mean M of 1 and VI- 2 .
  • multipliers 20, 50 and 80 of the circuit arrangement according to FIG. 1 can be supplied with specifically changed values for ⁇ , as a result of which the frequency behavior of the output functions can be influenced in a targeted manner.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Mathematical Analysis (AREA)
  • Algebra (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Complex Calculations (AREA)
  • Feedback Control In General (AREA)
  • Analogue/Digital Conversion (AREA)
  • Image Generation (AREA)
  • Amplifiers (AREA)

Abstract

Die Erfindung betrifft analoge Schaltungsanordnungen zum Erzeugen von Ausgangssignalen, deren Kurvenverlauf wenigstens abschnittsweise einer elliptischen Funktion entspricht oder angenähert ist. Hierzu werden vorzugsweise analoge Standardbausteine, wie Addierer, Integrier, Multiplizier und Differenzverstärken zusammengeschaltet, um elliptische Zeitfunktionen schaltungstechnisch nachzubilden.

Description

Analoge Schaltungsanordnung zur Erzeugung elliptischer
Funktionen
Die Erfindung betrifft eine analoge Schaltungsanordnung mit mehreren Analog-Rechenschaltungen zum Erzeugen elliptischer Funktionen.
Elliptische Funktionen und Integrale werden bei zahlreichen Anwendungen in der Technik angewendet. Die am häufigsten auftretenden elliptischen Funktionen sind die sogenannten
Jacobi elliptischen Funktionen sn(x,k), cn(x,k), dn(x,k). Die Funktion sn(x,k) ist in ihrem Verlauf der Sinusfunktion ähnlich, während die Funktion cn(x,k) der Kosinusfunktion ähnlich ist. Für k=0 gehen die Funktionen sn(x,0) und cn(x,0) in die Sinus- bzw. Kosinusfunktion über. Der Wert von k liegt meistens in dem Intervall [0, 1] .
In der Nachrichtentechnik spielen elliptische Funktionen beispielsweise beim Entwurf von Cauer- Filtern eine Rolle. Denn wesentliche Parameter des Cauer-Filters hängen durch elliptische Funktionen zusammen. Ein Verfahren und eine Anordnung zum Einstellen eines analogen Filters mit Hilfe von elliptischen Funktionen ist in der deutschen Patentanmeldung 102 49 050.3 beschrieben. Elliptische Funktionen finden ebenfalls Anwendung bei der zweidimensionalen Darstellung, Interpolation oder Kompression von Daten, die in der deutschen Patentanmeldung 102 48 543.7 beschrieben sind.
Der Erfindung liegt die Aufgabe zugrunde, analoge Schaltungsanordnungen bereitzustellen, welche elliptische Funktionen elektrisch nachbilden können. Das oben genannte technische Problem wird durch die Merkmale des Anspruchs 1 gelöst.
Danach weist eine analoge Schaltungsanordnung mehrere Analogrechenschaltungen, wie z.B. analoge Multiplizierer, Addierer, Integrierer, Differenzverstärker und Dividierer auf, die wenigstens ein Ausgangssignal erzeugen, dessen Kurvenverlauf wenigstens abschnittsweise einer elliptischen Funktion entspricht oder angenähert ist.
Vorteilhafte Weiterbildungen sind Gegenstand der Unteransprüche .
Vorzugsweise werden mit der analogen Schaltungsanordnung Jacobi elliptische Funktionen elektrisch nachgebildet.
Eine besonders effizient ausgebildete analoge
Schaltungsanordnung umfasst analoge Multiplizierer und
Integrierer, die in der Lage sind, drei Ausgangssignale zu liefern, deren Kurvenverläufe wenigstens abschnittsweise den
2π Jacobi elliptische Zeitfunktionen sn( — -t, k) ,
2π 2π cn(—--t, k) und dn ( — -t, k) entsprechen oder angenähert sind. In diesen Zeitfunktionen ist k der Modul der elliptischen Funktionen, f=l/T die Frequenz der elliptischen
TU I Zeitfunktionen und π = wobei M (1, l-Ä:2 ) das
Figure imgf000003_0001
sogenannte arithmetisch-geometrische Mittel von 1 und
Figure imgf000003_0002
darstellt. Der Wert k liegt meistens im Intervall [0, 1].
Häufig tritt der Anwendungsfall auf, dass einem Eingangssignal ein bestimmtes Ausgangssignal zugeordnet wird. Gemäß einer vorteilhaften Weiterbildung sind daher mehrere Analogrechenschaltungen derart zusammengeschaltet, dass bei einer Eingangsgröße x die Ausgangsgröße y eine elliptische Funktion von x ist.
Wird als Eingangssignal eine Dreiecksfunktion an eine Schaltungsanordnung gelegt, welche beispielsweise sn(x) realisiert, erhält man am Ausgang eine elliptische Zeitfunktion.
Eine Schaltungsanordnung, die diesen funktionalen
Zusammenhang erzeugen kann, weist einen ersten Multiplizierer auf, an dessen einen Eingang ein Eingangssignal mit der Größe x, vorzugsweise ein dreickförmiges Eingangssignal, und an dessen andern Eingang der Faktor (l-k2)/2 angelegt ist. Ferner ist ein zweiter Multiplizierer vorgesehen, an dessen einen Eingang das dreieckförmige Eingangssignal und an dessen anderen Eingang der Faktor (l+k2)/2 angelegt ist. Ein Differenzverstärker ist mit dem Ausgang des zweiten Multiplizierers verbunden, wobei ein weiterer Eingang des Differenzverstärkers auf Masse liegt. Ferner ist ein Addierer vorgesehen, der mit dem Ausgang des ersten Multiplizierers und dem Ausgang des Differenzverstärkers verbunden ist. Am Ausgang des Addierers liegt ein Ausgangssignal Ua an, welches mit dem Eingangssignal durch die Jacobi elliptische Funktion sn(Ue) verknüpft ist.
Mit Hilfe einer analogen Divisionseinrichtung können weitere elliptische Funktionen realisiert werden. Um ein
2π Ausgangssignal gemäß der elliptischen Funktion sd( 1, k) zu erzeugen, werden an die analoge Divisionseinrichtung die
2π 2π
Ausgangssignale sn(— -t, k) und dn(— -t, k) angelegt. Um 2π ein Ausgangssignal gemäß der elliptischen Funktion cd ( — -t,
2π k) zu erzeugen, werden die Ausgangssignale cn(— -t, k) und
2π dn ( —-*t, k) an die Eingänge der analogen
Divisionseinrichtung angelegt.
1
In vielen Fällen will man die Frequenz f=γ sowie den
Wert k einer elliptischen Funktion gezielt steuern oder beeinflussen. Ein typischer Anwendungsfall ist beispielsweise die spannungsgesteuerte Veränderung der Frequenz f, der Schwingungsdauer T oder des Moduls k. Zu diesem Zweck ist es erforderlich, den Wert der Frequenz f und den Wert von π gezielt auszuwählen. Wie oben bereits erwähnt, stehen die Größen π und π in folgendem Zusammenhang:
Figure imgf000005_0001
Aus diesem Grunde ist es zweckmäßig, das arithmetischgeometrische Mittel M(l,vl-c2 ) mit Hilfe von Analogrechenschaltungen nachzubilden.
Gemäß einer ersten Ausführungsform ist wenigstens eine Analogrechenschaltung vorgesehen, an deren erstem Eingang der
Wert 1 und an deren zweitem Eingang der Faktor VI-&2 anliegt. An dem ersten Ausgang der Analogrechenschaltung liegt das arithmetische Mittel der beiden Eingangssignale an, wohingegen an dem zweiten Ausgang der Analogrechenschaltung das geometrische Mittel der beiden Eingangssignale anliegt. Ferner ist eine mit den Ausgängen der Analogrecheneinrichtungen verbundene Analogrechenschaltung zum Berechnen des arithmetischen Mittels vorgesehen, welches näherungsweise dem arithmetisch-geometrischen Mittel
M(l, -jl — k2 ) von 1 und I- k2 entspricht .
Eine alternative analoge Schaltungsanordnung zum Erzeugen des arithmetisch-geometrischen Mittels M(l, y/l - k2 ) weist eine Analogrechenschaltung zum Berechnen des Minimums aus zwei Eingangssignalen, eine Analogrechenschaltung zum Berechnen des Maximums aus zwei Eingangssignalen, eine Analogrechenschaltung zum Berechnen des arithmetischen Mittels aus zwei Eingangssignalen sowie eine
Analogrechenschaltung zum Berechnen des geometrischen Mittels aus zwei Eingangssignalen auf. Der Ausgang der Analogrechenschaltung zum Berechnen des Minimums ist mit einem Eingang der Analogrechenschaltung zum Berechnen des arithmetischen Mittels und einem Eingang der
Analogrechenschaltung zum Berechnen des geometrischen Mittels verbunden. Der Ausgang der Analogrechenschaltung zum Berechnen des Maximums ist mit einem anderen Eingang der Analogrechenschaltung zum Berechnen des arithmetischen
Mittels und einem anderen Eingang der Analogrechenschaltung zum Berechnen des geometrischen Mittels verbunden. Ein Eingang der Analogrechenschaltung zum Berechnen des Minimums ist mit dem Ausgang der Analogrechenschaltung zum Berechnen des arithmetischen Mittels verbunden, wobei an dem anderen Eingang der Wert 1 angelegt ist. Ein Eingang der Analogrechenschaltung zum Berechnen des Maximums ist mit dem Ausgang der Analogrechenschaltung zum Berechnen des geometrischen Mittels verbunden, wobei an dem anderen Eingang der Wert VI -&2 anliegt. Demzufolge liegt am Ausgang der
Analogrechenschaltung zum Berechnen des geometrischen Mittels und am Ausgang der Analogrechenschaltung zum Berechnen des arithmetischen Mittels das arithmetisch-geometrische Mittel M
Figure imgf000007_0001
Um den Wert π schaltungstechnisch bereitstellen zu können, ist eine Einrichtung, insbesondere ein Dividierer vorgesehen, an dessen Eingänge das arithmetisch-geometrische Mittel
M(l, 4\ - k2 ) und die Zahl π anliegt.
Die Erfindung wird nachfolgend anhand mehrerer Ausführungsbeispiele in Verbindung mit den beiliegenden Zeichnungen näher erläutert. Es zeigen:
Fig. 1 eine analoge Schaltungsanordnung zum Erzeugen von drei Ausgangssignalen, die jeweils einer Jacobi elliptischen Zeitfunktion entsprechen,
Fig. 2 eine analoge Schaltungsanordnung zum Erzeugen eines Ausgangssignals, welches der Jacobi
2π elliptischen Zeitfunktion sn ( — -t) entspricht,
Fig. 3 eine analoge Schaltungsanordnung zum Erzeugen eines Ausgangssignals, welches mit einem dreieckförmigen Eingangssignal durch die Jacobi elliptische Zeitfunktion sn(Ue) verknüpft ist, Fig. 4 eine analoge Schaltungsanordnung, die aus zwei
Eingangssignalen einen Schätzwert für das arithmetisch-geometrische Mittel M liefert,
Fig. 5 eine alternative analoge Schaltungsanordnung zum
Berechnen des arithmetisch-geometrischen Mittels M aus zwei Eingangssignalen und Fig. 6 einen Dividierer zum Erzeugen des Wertes π .
Zunächst werden analoge Schaltungsanordnungen betrachtet, die wenigstens ein Ausgangssignal erzeugen, dessen Kurvenverlauf einer Jacobi elliptischen Zeitfunktion entspricht oder angenähert ist. Wie bereits einleitend angeführt, werden im Folgenden die sogenannten Jacobi elliptischen Funktionen sn(x,k), cn(x,k) und dn(x,k) verwendet. Bei der Betrachtung von Zeitfunktionen werden in den obigen Funktionen die
Variable x durch t ersetzt und der Einfachheit halber der Wert von k in den nachfolgenden Formeln weggelassen.
Unter diesen Voraussetzungen lassen sich folgende wohlbekannte Gleichungen zu den Jacobi elliptischen Funktionen angeben:
d
— sn(t) cn(t) • dn(t) (1) dt d_ cn(t) = - sn(t) • dn(t) (2) dt d
—dn(t) = - k2sn(t) • cn(t) (3) dt
Erläuterungen zu elliptischen Funktionen sind unter anderem in der Literatur "Vorlesungen über allgemeine Funktionentheorie und elliptischen Funktionen", A. Hurwitz, Springer Verlag, Neuauflage 2000, Seite 204 zu entnehmen.
Um elliptische Funktionen elektrisch nachbilden zu können, bei der die Frequenz f verändert werden kann, ist es nötig, ähnlich wie bei den Kreisfunktionen entsprechende multiplikative Konstanten, die zur Variablen t hinzutreten, zu berücksichtigen. Statt der Kreiskonstanten π wird die Konstante π verwendet. Die Größe π steht zur Größe π in folgendem Zusammenhang:
π = T=τ (4) Die Funktion M (1, VI- k2 ) bildet das sogenannte arithmetischgeometrische Mittel von 1 und (Vl-Ä:2
Mit der Periodendauer T und der Einführung von π ergeben sich folgende Differenzialgleichungen:
2π 2π 2π 2π sn(— -t) = — -cn(— -t) -dn(— -t) (5i dt
d 2π 2π 2τt 2π -cn(yt) = - ysn(yt)-dn(yt) (6)
d 2π > 2π 2π 2π ,_,
—dn(— -t) = -k2—--sn( t)-cn(— -t) 7 dt T T T T
wobei f=l/T die Frequenz der elliptischen Funktionen ist.
Fig. 1 zeigt eine analoge Schaltungsanordnung, die drei Ausgangssignale, erzeugt, deren Kurvenverläufe den Jacobi elliptischen Funktionen entsprechen.
Gemäß Fig. 1 sind ein Multiplizierer 10, ein Multiplizierer 20 sowie ein analoger Integrierer 30 hintereinander geschaltet. Ferner ist ein analoger Multiplizierer 40, ein analoger Multiplizierer 50 sowie ein weiterer analoger Integrierer 60 hintereinander geschaltet. Eine dritte Reihenschaltung umfasst einen weiteren analogen Multiplizierer 70, einen anlogen Multiplizierer 80 sowie einen analogen Integrierer 90. Der analoge Multiplizierer 20 multipliziert das Ausgangssignal des Multiplizierers 10 mit dem Faktor 2 π /1. Der Multiplizierer 50 multipliziert das
2π
Ausgangssignal des Multiplizierers 40 mit dem Faktor -~. Der Multiplizierer 80 multipliziert das Ausgangssignal des o 2τt Multiplizierers 70 mit dem Faktor -k —- .
T
Das Ausgangssignal des Integrierers 30 wird auf den Multiplizierer 40 und auf den Eingang des Multiplizierers 70 rückgekoppelt. Das Ausgangssignal des Integrierers 60 wird auf den Eingang des Multiplizierers 10 und auf den Eingang des Multiplizierers 70 rückgekoppelt. Der Ausgang des Integrierers 90 wird auf den Eingang des Multiplizierers 40 und auf den Eingang des Multiplizierers 10 rückgekoppelt.
Es sei angemerkt, dass schaltungstechnisch bekannte Maßnahmen zur Berücksichtigung vordefinierter Anfangszustände bei Inbetriebnahme in der Schaltung nicht eingezeichnet sind. Eine solche in Fig. 1 gezeigte analoge Schaltungsanordnung liefert am Ausgang des Integrators 30 die Jacobi- elliptischen
Zeitfunktion sn(2 ft), am Ausgang des Integrierers 60 die
Jacobi elliptische Funktion cn(2#ft) und am Ausgang des
Integrierers 90 die Jacobi elliptische Funktion dn(2 ft).
2π Es sei angemerkt, dass die Multiplikation mit ±~ ιn den
Multiplizierern 20 bzw. 50 und die Multiplikation mit
Figure imgf000010_0001
im Multiplizierer 80 auch in den Integrierern 30, 60 und 90 erfolgen kann. Die Multiplikation mit k2 kann auch an den Ausgang des Integrierers 90 gelegt werden. Weiter ist es möglich, der in Fig. 1 gezeigten Schaltungsanordnung bekannte Stabilisierungsschaltungen hinzuzufügen, wie sie beispielsweise in der Fachliteratur "Halbleiter Schaltungstechnik", Tietze, Schenk, Springer Verlag, 5, . Auflage, 1980, Berlin Heidelberg New York, Seiten 435-438 beschrieben sind. Mit der in Fig. 1 dargestellten analogen Schaltungsanordnung können alle drei Jacobi elliptische Zeitfunktionen sn(2 ft), cn(2^ft) und dn(2ττft) gleichzeitig realisiert werden. Außerdem erhält man am Ausgang der Multiplizierer 10, 40 und 70 jeweils noch die Ableitungen der Jacobi elliptischen Zeitfunktionen sn, cn bzw. dn.
Soll beispielsweise nur die Jacobi elliptische Zeitfunktion sn((2#ft)) mittels einer analogen Schaltungsanordnung realisiert werden, kommt man mit weniger Multiplizierern aus, indem die für sn(2^ft) geltende Differenzialgleichung zweiten Grades betrachtet wird, die aus den oben genannten Differenzialgleichungen hergeleitet werden können. Die für sn(2 ft) geltende Differenzialgleichung zweiten Grades lautet:
d 2π 2τ 2π , 9 9 2π
-y sn ( — t ) = - { γ ) 2 - sn ( y - t ) • ( 1+k2 " - 2k2sn2 ( • t ) ) ( 8 )
Eine beispielhafte analoge Schaltungsanordnung, die diese
Differenzialgleichung nachbildet, ist in Fig. 2 dargestellt.
Die analoge Schaltungsanordnung weist einen Multiplizierer 100 auf, dessen Ausgang mit einem nachgeschalteten Multiplizierer 110 verbunden ist. An den Eingang des
Multiplizierer 110 ist ferner der Faktor -2k2 angelegt. Der Ausgang des Multiplizierers 110 ist mit einem Eingang eines Addierers 120 verbunden. An einem zweiten Eingang des Addierers 120 liegt der Faktor 1+k2 an. Der Ausgang des Addierers 120 ist mit dem Eingang eines Multiplizierers 130 verbunden. An einen weiteren Eingang des Multiplizierers 130
ist der Faktor -( — ) angelegt. Der Ausgang des Multiplizierers 130 ist mit einem Eingang eines Multiplizierers 140 verbunden. Der Ausgang des Multiplizierers 140 ist mit einem Eingang eines Integrierers 150 verbunden. Der Ausgang des Integrierers 150 ist mit dem Eingang eines Integrierers 160 verbunden. Der Ausgang des
Integrierers 160 ist auf den Eingang des Multiplizierers 140 sowie an zwei Eingängen des Multiplizierers 100 zurück gekoppelt. Auf diese Weise erscheint am Ausgang des Integrierers 160 ein Ausgangssignal, dessen Kurvenverlauf der
2π Jacobi elliptischen Zeitfunktion sn(-— *t) entspricht.
2n ? Die Multiplikation mit dem Faktor ( — ) kann zweckmäßigerweise wieder in den Integratoren 150 und 160 durchgeführt werden.
Nachfolgend wird ein Ausführungsbeispiel beschrieben, bei dem zwischen einem Eingangssignal und einem Ausgangssignal näherungsweise ein funktionaler Zusammenhang entsprechend der Jacobi elliptischen Funktion sn(2^ft) besteht.
Die in Fig. 3 dargestellte analoge Schaltungsanordnung umfasst einen Differenzverstärker 170, einen Multiplizierer 180, einen Multiplizierer 190 sowie einen Addierer 200. An jedem Eingang der Multiplizierer 180 und 190 wird beispielsweise ein Eingangssignal mit einem dreieckförmigen Spannungsverlauf angelegt. An den Multiplizierer 180 wird ferner der Faktor (l-k)/2 angelegt, wohingegen an den Multiplizierer 190 der Faktor (l+k2)/2 angelegt wird. Das Ausgangssignal des Multiplizierers 190 wird dem Differenzverstärker 170 zugeführt. Der zweite Eingang des Differenzverstärkers liegt auf Masse. Der Ausgang des
Multiplizierers 180 und der Ausgang des Differenzverstärkers 170 sind mit den Eingängen des Addierers 200 verbunden. Aufgrund der Tatsache, dass die
Differenzverstärkungsschaltung 170 einen Zusammenhang zwischen dem Eingangssignal Ue und dem Ausgangssignal Ua gemäß der Gleichung
Ua = R-I-tanh(— -) • (9)
hat, erzeugt die in Fig. 3 dargestellte Schaltungsanordnung bei geeignet gewählten Parametern des Differenzverstärkers am Ausgang ein Signal Ua, welches mit dem Eingangssignal Ue näherungsweise über die Jacobi elliptische Funktion sn verknüpft ist.
An dieser Stelle sei erwähnt, dass es für einen Durchschnittsfachmann ohne weiteres möglich ist,
Schaltungsanordnungen zu entwickeln, bei denen ein Ausgangssignal und ein Eingangssignal über die Jacobi elliptische Funktion cn oder dn verknüpft sind.
Um weitere elliptische Funktionen erzeugen zu können, kann der in Fig. 1 dargestellten Schaltungsanordnung eine nicht dargestellte Divisionseinrichtung nachgeschaltet sein. Um beispielsweise die elliptische Funktion sd (x) =sn (x) /dn (x) zu erzeugen, können der Divisionseinrichtung die Ausgangssignale der Integrierer 30 und 60 zugefügt werden. Ferner können der Divisionseinrichtung die Ausgangssignale der Integrierer 60 und 90 zugeführt werden, um die elliptische Funktion cd (x) =cn (x/dn (x) zu erzeugen.
In manchen Fällen ist es wünschenswert, die Frequenz f oder den Wert von k gezielt zu steuern. Gemäß Gleichung (4) ist es möglich, den Wert π durch Veränderung des Wertes k zu verändern. Das heißt, die Berechnung von π und somit von k kann durch eine Berechnung des arithmetisch-geometrischen Mittels M(l,Vl-£2) erfolgen. Eine Möglichkeit, die Frequenz der mit der Schaltungsanordnung nach Fig. 1 erzeugten Jacobi elliptischen Funktionen zu verändern, besteht darin, den Multiplizierern 20, 50 und 80 einen gezielt geänderten Wert für π zuzuführen.
Um π schaltunngstechnisch erzeugen zu können, kann zunächst das arithmetisch-geometrische Mittels M(l,Vl-&2) beispielsweise mit einer analogen Schaltungsanordnung realisiert werden, die in Fig. 4 dargestellt ist. Die in Fig. 4 dargestellte Schaltungsanordnung besteht aus mehreren mit AG bezeichneten Analogrechenschaltungen 210, 220, 230 sowie einer Analogrechenschaltung 240 zum Berechnen des arithmetischen Mittels aus zwei Eingangssignalen. Die Analogrechenschaltungen 210 bis 230 sind derart ausgeführt, dass sie an einem Ausgang das arithmetische Mittel der beiden Eingangssignale und am anderen Ausgang das geometrische Mittel der beiden Eingangssignale erzeugen. Wie in Fig. 4 dargestellt, wird an den ersten Eingang der Analogrechenschaltung 210 der Faktor 1 und an dessen anderen Eingang der Faktor VI-&2 angelegt. Unter der Voraussetzung, dass der Faktor VI -&2 zwischen 0 und 1 liegt, entspricht das Ausgangssignal der Analogschaltungseinrichtung 240 in etwa dem arithmetisch-geometrischen Mittel M der an den Eingängen der Analogrechenschaltung 210 angelegten Faktoren 1 und
Figure imgf000014_0001
Fig. 5 zeigt eine alternative analoge Schaltungsanordnung zur Berechnung des arithmetisch-geometrischen Mittels M der beiden Faktoren 1 und VI - k2 . Die in Fig. 5 dargestellte Schaltungsanordnung weist eine Analogrechenschaltung 250 zum Berechnen des Minimums aus zwei Eingangssignalen, eine
Analogrechenschaltung 260 zum Berechnen des Maximums aus zwei Eingangssignalen, eine Analogrechenschaltung 270 zum Berechnen des arithmetischen Mittels aus zwei Eingangssignalen und eine Analogrechenschaltung 280 zum Berechnen eines geometrischen Mittels aus zwei Eingangssignalen auf. An einen Eingang der Analogrechenschaltung 250 ist der Faktor 1 angelegt, wohingegen an einen Eingang der Analogrechenschaltung 260 der
Faktor VI-&2 angelegt ist. Der Ausgang der Analogrechenschaltung 250 zum Berechnen des Minimums aus zwei Eingangssignalen ist mit dem Eingang der
Analogrechenschaltung 270 und der Analogrechenschaltung 280 verbunden. Der Ausgang der Analogrechenschaltung 260 zum Berechnen des Maximums aus zwei Eingangssignalen ist mit einem Eingang der Analogrechenschaltung 270 und einem Eingang der Analogrechenschaltung 280 verbunden. Der Ausgang der Analogrechenschaltung 270 ist mit einem Eingang der Analogrechenschaltung 250 verbunden, wohingegen der Ausgang der Analogrechenschaltung 280 mit einem Eingang der Analogrechenschaltung 260 verbunden ist. Bei der in Fig. 5 dargestellten analogen Schaltungsanordnung liefern die Ausgänge der Analogrechenschaltung 270 und 280 jeweils das arithmetisch-geometrische Mittel M von 1 und VI- 2 .
Bei der technischen Realisierung der Schaltungsanordnung nach Fig. 5 sind Laufzeiteffekte nicht berücksichtigt, die mit in der Schaltungstechnik geläufigen Methoden (z. B. Abtasthaltegliedern) behandelt werden können. Die Berechnung von π kann nunmehr über eine in Fig. 6 dargestellte Divisionseinrichtung 290 erfolgen, an deren Eingänge die Zahl π und das arithmetisch-geometrische Mittel M(l, VI-&2 ) , welches beispielsweise von der in Fig. 4 oder in Fig. 5 dargestellten Schaltung erzeugt wird, angelegt sind.
Auf diese Weise können den Multiplizierern 20, 50 und 80 der Schaltungsanordnung nach Fig. 1 gezielt geänderte Werte für π zugeführt werden, wodurch das Frequenzverhalten der Ausgangsfunktionen gezielt beeinflusst werden kann.

Claims

Patentansprüche
1. Analoge Schaltungsanordnung mit mehreren Analogrechenschaltungen (10-90; 100-160; 170- 200) , die wenigstens ein Ausgangssignal erzeugen, dessen Kurvenverlauf wenigstens abschnittsweise einer elliptischen Funktion entspricht oder angenähert ist.
2. Analoge Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, dass die elliptische Funktion eine Jacobi elliptische Funktion ist .
3. Analoge Schaltungsanordnung nach Anspruch 2, gekennzeichnet durch analoge Multiplizierer (10, 20, 40, 50, 70, 80) und analoge Integrierer (30, 60, 90), die derart zusammengeschaltet sind, dass die Schaltungsanordnung drei Ausgangssignale liefert, deren Kurvenverläufe wenigstens abschnittsweise den Jacobi elliptischen
2π 2π
Zeitfunktionen sn ( — -t, k) , cn ( — *t, k) und
2π dn ( — *t, k) entsprechen oder angenähert sind,
π wobei π = , gilt
M(lAl - k2 ) und M(l, Vl-Ä2 ) das arithmetisch-geometrische Mittel von 1 und 4l - k2 k im Intervall [ 0 , 1 ] liegt .
4. Analoge Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass mehrere Analogrechenschaltungen (170-200) derart zusammengeschaltet sind, dass das Ausgangssignal der Schaltungsanordnung mit einem Eingangssignal der Größe x näherungsweise den Wert sn(x, k) liefert.
5. Analoge Schaltungsanordnung nach Anspruch 4 gekennzeichnet durch einen ersten Multiplizierer (180) , an dessen Eingänge das Eingangssignal der Größe x, insbesondere ein dreickförmiges Eingangssignal, und der Faktor (l-k2)/2 angelegt sind, einen zweiten Multiplizierer (190) , an dessen Eingänge das dreieckförmige Eingangssignal und der Faktor (l+k2)/2 angelegt sind, einen Differenzverstärker (170) , der eingangseitig mit Masse und dem Ausgang des zweiten Multiplizierers verbunden ist, und einen Addierer (200), der mit dem Ausgang des ersten Multiplizierers (180) und dem Ausgang des Differenzverstärkers (170) verbunden ist, wobei am Ausgang des Addierers (200) ein Ausgangssignal anliegt, welches mit der Eingangsgröße x durch die Jacobi elliptische Funktion sn(x, k) verknüpft ist.
6. Analoge Schaltungsanordnung nach Anspruch 3, gekennzeichnet durch eine analoge Divisionseinrichtung (290), an deren Eingänge die Ausgangssignale sn(x, k) und dn (x, k) anlegbar sind, um ein Ausgangssignal gemäß der elliptischen Funktion sd zu erzeugen, an deren Eingänge die Ausgangssignale sn(x, k) und cn(x, k) anlegbar sind, um ein Ausgangssignal gemäß der elliptischen Funktion sc(x, k) zu erzeugen, oder an deren
Eingänge die Ausgangssignale cn(x, k) und dn (x, k) anlegbar sind, um ein Ausgangssignal gemäß der elliptischen Funktion cd(x, k) zu erzeugen.
7. Analoge Schaltungsanordnung nach einem der Ansprüche 3 bis 6, gekennzeichnet durch wenigstens eine Analogrechenschaltung (210-230) , an deren erstem Eingang der Wert 1 und an deren zweitem Eingang der Wert VI-&2 anliegt, an dessen erstem Ausgang das arithmetische Mittel der beiden Eingangssignale und an dessen zweitem Ausgang das geometrische Mittel der beiden Eingangssignale anliegt, und eine mit den Ausgängen der Analogrechenschaltung (210) verbundene Analogrechenschaltung (240) zum Berechnen des arithmetischen Mittels, welches näherungsweise dem arithmetisch-geometrischen Mittel M(l, Vl- 2) entspricht .
8. Analoge Schaltungsanordnung nach einem der Ansprüche 3 bis 7, gekennzeichnet durch eine Analogrechenschaltung (250) zum Berechnen des Minimums aus zwei Eingangssignalen, eine Analogrechenschaltung (260) zum Berechnen des Maximums aus zwei Eingangssignalen, eine Analogrechenschaltung (270) zum Berechnen des arithmetischen Mittels aus zwei Eingangssignalen, eine Analogrechenschaltung (280) zum Berechnen des geometrischen Mittels aus zwei Eingangssignalen, wobei der Ausgang der Analogrechenschaltung (250) zum Berechnen des Minimums mit einem Eingang der Analogrechenschaltung (270) zum Berechnen des arithmetischen Mittels und einem Eingang der Analogrechenschaltung (280) zum Berechnen des geometrischen Mittels verbunden ist, der Ausgang der Analogrechenschaltung (260) zum Berechnen des Maximums mit einem anderen Eingang der Analogrechenschaltung (270) zum Berechnen des arithmetischen Mittels und einem anderen Eingang der Analogrechenschaltung (280) zum Berechnen des geometrischen Mittels verbunden ist, ein Eingang der Analogrechenschaltung (250) zum Berechnen des Minimums mit dem Ausgang der Analogrechenschaltung (270) zum Berechnen des arithmetischen Mittels verbunden ist und an den anderen Eingang der Faktor 1 angelegt ist, und wobei ein Eingang der Analogrechenschaltung (260) zum Berechnen des Maximums mit dem Ausgang der Analogrechenschaltung (280) zum Berechnen des geometrischen Mittels verbunden ist und an den anderen Eingang der Faktor (l-k2) angelegt ist, so dass am Ausgang der Analogrechenschaltung (280) zum Berechnen des geometrischen Mittels und am Ausgang der Analogrechenschaltung (270) zum Berechnen des arithmetischen Mittels das arithmetisch-geometrische
Mittel M(l, 4l - k2 ) anliegt.
9. Analoge Schaltungsanordnung nach einem der Ansprüche 3 oder 5 bis 8, gekennzeichnet durch eine Einrichtung (290) zum Erzeugen des Wertes π aus dem arithmetisch-geometrischen Mittel
Figure imgf000020_0001
PCT/DE2004/000223 2003-05-02 2004-02-09 Analoge schaltungsanordnung zur erzeugung elliptischer funktionen WO2004097713A2 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US10/555,513 US7584238B2 (en) 2003-05-02 2004-02-09 Analog circuit system for generating elliptic functions
JP2006503933A JP4365407B2 (ja) 2003-05-02 2004-02-09 アナログ回路システム
EP04709200A EP1623357A2 (de) 2003-05-02 2004-02-09 Analoge schaltungsanordnung zur erzeugung elliptischer funktionen

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10319637.4 2003-05-02
DE10319637A DE10319637A1 (de) 2003-05-02 2003-05-02 Analoge Schaltungsanordnung zur Erzeugung elliptischer Funktionen

Publications (2)

Publication Number Publication Date
WO2004097713A2 true WO2004097713A2 (de) 2004-11-11
WO2004097713A3 WO2004097713A3 (de) 2005-05-26

Family

ID=33394046

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2004/000223 WO2004097713A2 (de) 2003-05-02 2004-02-09 Analoge schaltungsanordnung zur erzeugung elliptischer funktionen

Country Status (6)

Country Link
US (1) US7584238B2 (de)
EP (1) EP1623357A2 (de)
JP (1) JP4365407B2 (de)
KR (1) KR20060119702A (de)
DE (1) DE10319637A1 (de)
WO (1) WO2004097713A2 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG11201506471XA (en) * 2013-03-15 2015-09-29 Univ California Fast frequency estimator

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2214689A1 (de) * 1972-03-25 1973-09-27 Ver Flugtechnische Werke Schaltungsanordnung zur bildung eines ausgangssignals aus mehreren einzelsignalen
EP0331246A1 (de) * 1988-02-29 1989-09-06 Koninklijke Philips Electronics N.V. Logarithmischer Verstärker

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3821949A (en) * 1972-04-10 1974-07-02 Menninger Foundation Bio-feedback apparatus
US3900823A (en) * 1973-03-28 1975-08-19 Nathan O Sokal Amplifying and processing apparatus for modulated carrier signals
US5121009A (en) * 1990-06-15 1992-06-09 Novatel Communications Ltd. Linear phase low pass filter
DE10248543A1 (de) * 2002-10-14 2004-04-22 Deutsche Telekom Ag Verfahren zur zweidimensionalen Darstellung, Interpolation und zur Kompression von Daten
DE10249050A1 (de) 2002-10-22 2004-05-06 Huber, Klaus, Dr. Verfahren und Anordnung zum Einstellen eines analogen Filters

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2214689A1 (de) * 1972-03-25 1973-09-27 Ver Flugtechnische Werke Schaltungsanordnung zur bildung eines ausgangssignals aus mehreren einzelsignalen
EP0331246A1 (de) * 1988-02-29 1989-09-06 Koninklijke Philips Electronics N.V. Logarithmischer Verstärker

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
WOLFRAM RESEARCH INC.: "JacobiCD"[Online] 31. Dezember 2001 (2001-12-31), XP002305145 Gefunden im Internet: URL:http://functions.wolfram.com/PDF/JacobiCD> [gefunden am 2004-11-10] *
WOLFRAM RESEARCH INC.: "JacobiSC"[Online] 31. Dezember 2001 (2001-12-31), XP002305144 Gefunden im Internet: URL:http://functions.wolfram.com/PDF/JacobiSC> [gefunden am 2004-11-10] *
WOLFRAM RESEARCH INC.: "JacobiSD"[Online] 31. Dezember 2001 (2001-12-31), XP002305143 Gefunden im Internet: URL:http://functions.wolfram.com/PDF/JacobiSD.pdf> [gefunden am 2004-11-10] *
WOLFRAM RESEARCH INC.: "JacobiSN"[Online] 31. Dezember 2001 (2001-12-31), XP002288647 Gefunden im Internet: URL:http://functions.wolfram.com/PDF/JacobiSN.pdf> [gefunden am 2004-06-23] *

Also Published As

Publication number Publication date
JP2007524140A (ja) 2007-08-23
DE10319637A1 (de) 2004-12-02
KR20060119702A (ko) 2006-11-24
EP1623357A2 (de) 2006-02-08
US7584238B2 (en) 2009-09-01
JP4365407B2 (ja) 2009-11-18
WO2004097713A3 (de) 2005-05-26
US20070244945A1 (en) 2007-10-18

Similar Documents

Publication Publication Date Title
DE3035471A1 (de) Verstaerkerschaltkreis
DE3124924A1 (de) Rekursives digitales tiefpassfilter
DE4205352A1 (de) Vorrichtung und verfahren zum gewinnen von impulssignalen
DE4222844C2 (de) Mosfet-Analog-Multiplizierer
DE1273874B (de) Vorrichtung zur selbsttaetigen Berechnung von Korrelationsfunktionen
DE2045972A1 (de) Modulator zur Erzeugung eines Sei tenbandsignals mit unterdrückter Trager frequenz
DE3300196A1 (de) Phasenstarre schaltung
DE60009080T2 (de) Integrierte gyratorschaltung
DE2647981C3 (de) Aktives Nebenschlußfilter n-ter Ordnung
DE69535211T2 (de) Einrichtung zur kontinuierlichen phasenmodulation mit frequenzsynthetisierer mit phasenregelscheife
DE3142213A1 (de) Frequenzvervielfachungsschaltung fuer einen optischenverschluesseler
EP1623357A2 (de) Analoge schaltungsanordnung zur erzeugung elliptischer funktionen
DE2343511C2 (de) Regelungseinrichtung mit selbsttätiger Adaption der Reglerparameter
DE3329665C2 (de)
DE2536974C2 (de) Unteranordnung für einen Digital-Differentialanalysator
DE19701067B4 (de) Verfahren und Schaltungsanordnung zur Frequenzvervielfachung
DE19949997B4 (de) Vorrichtung zur Bestimmung der Wirk-und/oder Blindleistung in einem einphasigen elektrischen Wechselspannungssystem und deren Anwendung
DE102016111424A1 (de) Gestaltung einer Trägheitskompensationsfrequenz für eine verbesserte Stabilität eines EPS-Systems
DE19701068A1 (de) Verfahren und Schaltungsanordnung zur Erzeugung von Sinus-/Cosinusschwingungen
DE2063105A1 (de) Verfahren zur Erfassung von Wechselstromgrößen in einem einphasigen Wechselstromnetz
DE3506277A1 (de) Oszillator mit variabler zustandsgroesse
DE2844938C2 (de) Schaltungsanordnung zur Erzielung eines Gleichlaufs zwischen der Oszillatorfrequenz und der Resonanzfrequenz des Eingangskreises eines Überlagerungsempfängers
DE3536590A1 (de) Klangreglerschaltkreis mit gegenkopplung
DE2808581C2 (de) Filterschaltung mit einer Bandpaß- Übertragungsfunktion vierten Grades
DE3015771A1 (de) Schmitt-trigger mit signalabhaengiger hysterese

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A2

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A2

Designated state(s): BW GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
REEP Request for entry into the european phase

Ref document number: 2004709200

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2004709200

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 1020057016238

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 2006503933

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 10555513

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 2004709200

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 10555513

Country of ref document: US