JP4365407B2 - アナログ回路システム - Google Patents

Description

本発明は、楕円関数を生成するための複数のアナログ計算回路を有するアナログ回路システムに関する。

楕円関数および積分は、エンジニアリングを実践する多くのアプリケーションに使用されている。最も頻繁に生じる楕円関数は、いわゆるヤコビ楕円関数ｓｎ（ｘ、ｋ）、ｃｎ（ｘ、ｋ）、ｄｎ（ｘ、ｋ）である。関数ｓｎ（ｘ、ｋ）の特性はサイン関数に類似しており、関数ｃｎ（ｘ、ｋ）はコサイン関数に類似している。ｋ＝０の場合、関数ｓｎ（ｘ、０）およびｃｎ（ｘ、０）は、それぞれサイン関数およびコサイン関数に変化する。ｋの値は、大抵、区間［０、１］に存在している。

楕円関数は、情報および通信技術の中で役割を担っており、たとえば基本的なパラメータが楕円関数によってリンクしているカウア・フィルタの設計の中で役割を担っている。ドイツ特許出願１０２ ４９ ０５０．３に、楕円関数を使用してアナログ・フィルタを調整するための方法および構造が記載されている。また、楕円関数は、データの二次元表現、補間あるいは圧縮に使用されており、これについては、ドイツ特許出願１０２ ４８ ５４３．７に記載されている。
ドイツ特許出願１０２ ４９ ０５０．３ ドイツ特許出願１０２ ４８ ５４３．７ Ｖｏｒｌｅｓｕｎｇｅｎ Ｕｂｅｒ ａｌｌｇｅｍｅｉｎｅ Ｆｕｎｋｔｉｏｎｅｎｔｈｅｏｒｉｅ ｕｎｄ ｅｌｌｉｐｔｉｓｃｈｅｎ Ｆｕｎｋｔｉｏｎｅｎ［タイトルの翻訳「Ｌｅｃｔｕｒｅｓ Ｃｏｎｃｅｒｎｉｎｇ Ｇｅｎｅｒａｌ Ｆｕｎｃｔｉｏｎ Ｔｈｅｏｒｙ ａｎｄ Ｅｌｌｉｐｔｉｃ Ｆｕｎｃｔｉｏｎ」］１、Ａ．Ｈｕｒｗｉｔｚ、Ｓｐｒｉｎｇｅｒ Ｖｅｒｌａｇ、新版、２０００年、２０４頁 Ｈａｌｂｌｅｉｔｅｒ Ｓｃｈａｌｔｕｎｇｓｔｅｃｈｎｉｋ［タイトルの翻訳「Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｃｉｒｃｕｉｔ Ｅｎｇｉｎｅｅｒｉｎｇ」］２、Ｔｉｅｔｚｅ、Ｓｃｈｅｎｋ、Ｓｐｒｉｎｇｅｒ Ｖｅｒｌａｇ、第５版、１９８０年、Ｂｅｒｌｉｎ Ｈｅｉｄｅｌｂｅｒｇ Ｎｅｗ Ｙｏｒｋ、４３５〜４３８頁

本発明の目的は、楕円関数を電気的にシミュレートすることができるアナログ回路システムを提供することである。

上記技術目的は、特許請求の範囲の請求項１に記載の特徴によって達成される。
したがってアナログ回路システムは、出力信号の曲線形状が少なくとも区分的に楕円関数に対応するか、あるいはその近似である少なくとも１つの出力信号を生成するアナログ掛算器、加算器、積分器、差動増幅器および割算器などの複数のアナログ計算回路を有している。

他の有利な開発の成果が、特許請求の範囲の従属クレームの主題を構成している。
ヤコビ楕円関数は、アナログ回路システムによって電気的にシミュレートされることが好ましい。
とりわけ有効に設計されたアナログ回路システムの１つは、出力信号の曲線形状が少なくとも区分的にヤコビ楕円時間関数、

および

に対応するか、あるいはその近似である３つの出力信号を引き渡すことができるアナログ掛算器および積分器を備えている。これらの時間関数において、ｋは楕円関数の加群、ｆ＝１／Ｔは楕円時間関数の周波数、また、

である。

は、１および

のいわゆる算術幾何平均を表している。ｋの値は、大抵、区間［０、１］に存在している。

アプリケーションによっては、特定の出力信号が入力信号に割り当てられることがしばしば生じるため、有利な他の開発成果の１つによれば、入力変数ｘが与えられると、出力変数ｙがｘの楕円関数になるように複数のアナログ計算回路が相互接続されている。
三角関数を入力信号として、たとえばｓｎ（ｘ）を実現する回路システムに適用する場合、出力に楕円時間関数が得られる。

この関数関係を生成することができる回路システムは、一方の入力部に量ｘを有する入力信号、好ましくは三角入力信号が印加され、もう一方の入力部に係数（１−ｋ^２）／２が印加される第１の掛算器を有している。また、一方の入力部に三角入力信号が印加され、もう一方の入力部に係数（１＋ｋ^２）／２が印加される第２の掛算器が提供されている。第２の掛算器の出力部に差動増幅器が接続されており、この差動増幅器のもう一方の入力部は接地に接続されている。また、加算器が提供されており、第１の掛算器の出力部および差動増幅器の出力部に接続されている。この加算器の出力部には、ヤコビ楕円関数ｓｎ（Ｕｅ）によって入力信号と結合される出力信号Ｕａが出力される。

アナログ割算デバイスを使用して他の楕円関数を実現することができる。楕円関数

に従って出力信号を生成するために、出力信号

および

がアナログ割算デバイスに印加される。また、楕円関数

に従って出力信号を生成するために、出力信号

および

がアナログ割算デバイスの入力部に印加される。
多くの場合、周波数

および楕円関数の値ｋを選択的に制御するか、あるいは影響を及ぼすことができることが望ましい。たとえば電圧制御による周波数ｆ、発振周期Ｔあるいは加群ｋの変更は、その典型的なアプリケーションの一例であるが、そのためには周波数ｆの値および

の値を明確に選択しなければならない。上で言及したように、変数

およびπは、次の関係を有している。

したがって、アナログ計算回路を使用して算術幾何平均

をシミュレートすることが有利である。
第１の特定の実施形態によれば、第１の入力部に値１が印加され、第２の入力部に係数

が印加される少なくとも１つのアナログ計算回路が提供されている。このアナログ計算回路の第１の出力部にこの２つの入力信号の相加平均が出力され、第２の出力部にこの２つの入力信号の相乗平均が出力される。また、このアナログ計算デバイスの出力部に接続された、１および

の算術幾何平均

に概ね対応する相加平均を計算するためのアナログ計算回路が提供されている。
算術幾何平均

を生成するための代替アナログ回路システムは、２つの入力信号から最小を計算するための１つのアナログ計算回路と、２つの入力信号から最大を計算するための１つのアナログ計算回路と、２つの入力信号から相加平均を計算するための１つのアナログ計算回路と、２つの入力信号から相乗平均を計算するための１つのアナログ計算回路とを有している。最小を計算するためのアナログ計算回路の出力部は、相加平均を計算するためのアナログ計算回路の一方の入力部および相乗平均を計算するためのアナログ計算回路の一方の入力部に接続されている。最大を計算するためのアナログ計算回路の出力部は、相加平均を計算するためのアナログ計算回路のもう一方の入力部および相乗平均を計算するためのアナログ計算回路のもう一方の入力部に接続されている。最小を計算するためのアナログ計算回路の一方の入力部は、相加平均を計算するためのアナログ計算回路の出力部に接続されており、そのもう一方の入力部には値１が印加されている。最大を計算するためのアナログ計算回路の一方の入力部は、相乗平均を計算するためのアナログ計算回路の出力部に接続されており、そのもう一方の入力部には値

が印加されている。
したがって、相乗平均を計算するためのアナログ計算回路の出力部および相加平均を計算するためのアナログ計算回路の出力部に、１および

の算術幾何平均Ｍが出力される。
値

を回路工学的に提供することができるようにするために、入力部に算術幾何平均

および数πが印加されるデバイス、とりわけ割算器が提供されている。
以下、本発明について、添付の図面を参照して、いくつかの例示的実施形態に基づいてより詳細に説明する。

最初に、出力信号の曲線形状がヤコビ楕円時間関数に対応するか、あるいはその近似である少なくとも１つの出力信号を生成するアナログ回路システムについて考察する。既に最初に示したように、以下の説明には、いわゆるヤコビ楕円関数ｓｎ（ｘ、ｋ）、ｃｎ（ｘ、ｋ）およびｄｎ（ｘ、ｋ）が使用されている。時間関数を考察するために変数ｘが上記関数のｔに置換され、また、単純にするために、以下の式ではｋの値が省略されている。
このような条件の下で、良く知られている次の式をヤコビ楕円関数に関して表すことができる。

楕円関数に関する説明については、中でも、文献「Ｖｏｒｌｅｓｕｎｇｅｎ Ｕｂｅｒａｌｌｇｅｍｅｉｎｅ Ｆｕｎｋｔｉｏｎｅｎｔｈｅｏｒｉｅ ｕｎｄ ｅｌｌｉｐｔｉｓｃｈｅｎ Ｆｕｎｋｔｉｏｎｅｎ」［タイトルの翻訳「Ｌｅｃｔｕｒｅｓ Ｃｏｎｃｅｒｎｉｎｇ Ｇｅｎｅｒａｌ Ｆｕｎｃｔｉｏｎ Ｔｈｅｏｒｙ ａｎｄ Ｅｌｌｉｐｔｉｃ Ｆｕｎｃｔｉｏｎ」］^１、Ａ．Ｈｕｒｗｉｔｚ、Ｓｐｒｉｎｇｅｒ Ｖｅｒｌａｇ、新版、２０００年、２０４頁を参照されたい。
１：角括弧内のテキスト「タイトルの翻訳」は、実際の出願の一部ではない。
周波数ｆを変更することができる楕円関数の電気的シミュレーションを可能にするためには、円関数の場合と同様、対応する、変数ｔと共に出現する掛算定数を考慮しなければならない。円周率πの代わりに定数

が使用される。変数

と変数πの関係は、次の通りである。

関数

は、１および

のいわゆる算術幾何平均を形成している。
周期持続期間をＴとし、

を挿入すると、次の微分方程式が得られる。

ｆ＝１／Ｔは、楕円関数の周波数である。
図１は、出力信号の曲線形状がヤコビ楕円関数に対応する３つの出力信号を生成するアナログ回路システムを示したものである。

図１によれば、掛算器１０、掛算器２０およびアナログ積分器３０が直列に接続されている。また、アナログ掛算器４０、アナログ掛算器５０およびもう１つのアナログ積分器６０が直列に接続されている。第３の直列接続には、別のアナログ掛算器７０、アナログ掛算器８０およびアナログ積分器９０が含まれている。アナログ掛算器２０は、掛算器１０の出力信号を係数

倍している。掛算器５０は、掛算器４０の出力信号を係数

倍している。掛算器８０は、掛算器７０の出力信号を係数

倍している。

積分器３０の出力信号は、掛算器４０および掛算器７０の入力部に結合されて戻されている。積分器６０の出力信号は、掛算器１０の入力部および掛算器７０の入力部に結合されて戻されている。積分器９０の出力は、掛算器４０の入力部および掛算器１０の入力部に結合されて戻されている。回路工学の観点から分かる、初期動作の間、定義済み初期状態を考慮するための測度は、回路中には記されていないことに留意されたい。図１に示すようなアナログ回路システムは、積分器３０の出力部にヤコビ楕円時間関数

を引き渡し、積分器６０の出力部にヤコビ楕円関数

を引き渡し、また、積分器９０の出力部にヤコビ楕円関数

を引き渡している。それぞれ掛算器２０および５０による

の掛算、および掛算器８０による

の掛算は、積分器３０、６０および９０の中でも実行することができることに留意されたい。また、ｋ^２の掛算は、積分器９０の出力に対して実行することも可能である。さらに、図１に示す回路システムに、たとえば技術文献「Ｈａｌｂｌｅｉｔｅｒ Ｓｃｈａｌｔｕｎｇｓｔｅｃｈｎｉｋ」［タイトルの翻訳「Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｃｉｒｃｕｉｔ Ｅｎｇｉｎｅｅｒｉｎｇ」］^２、Ｔｉｅｔｚｅ、Ｓｃｈｅｎｋ、Ｓｐｒｉｎｇｅｒ Ｖｅｒｌａｇ、第５版、１９８０年、Ｂｅｒｌｉｎ Ｈｅｉｄｅｌｂｅｒｇ Ｎｅｗ Ｙｏｒｋ、４３５〜４３８頁に記載されているような良く知られている安定化回路を追加することも可能である。
２：角括弧内のテキスト「タイトルの翻訳」は、実際の出願の一部ではない。
図１に示すアナログ回路システムを使用してこれらの３つのヤコビ楕円時間関数

および

のすべてを同時に実現することができる。また、ヤコビ楕円時間関数ｓｎ、ｃｎおよびｄｎの導関数が、それぞれ掛算器１０、４０および７０の出力部に得られる。
たとえば、アナログ回路システムを使用してヤコビ楕円時間関数

のみを実現する場合、

に有効である、上記微分方程式から引き出すことができる二次微分方程式を考慮することによって、もっと少ない掛算器を使用して達成することができる。

に有効である二次微分方程式は、

で与えられる。
図２は、この微分方程式をシミュレートする例示的アナログ回路システムを示したものである。

このアナログ回路システムは、出力部が掛算器１１０に直列に接続された掛算器１００を有している。また、掛算器１１０の入力部に係数−２ｋ^２が印加されている。掛算器１１０の出力部は、加算器１２０の一方の入力部に接続されている。加算器１２０の第２の入力部には係数１＋ｋ^２が印加されている。加算器１２０の出力部は、掛算器１３０の入力部に接続されている。掛算器１３０のもう一方の入力部には係数

が印加されている。掛算器１３０の出力部は、掛算器１４０の一方の入力部に接続されている。掛算器１４０の出力部は、積分器１５０の入力部に接続されている。積分器１５０の出力部は、積分器１６０の入力部に接続されている。積分器１６０の出力部は、掛算器１４０の入力部および掛算器１００の２つの入力部に結合されて戻されている。この方法によれば、その曲線形状がヤコビ楕円時間関数

に対応する出力信号が積分器１６０の出力に現われる。
この場合も、係数

の掛算は、便宜的に積分器１５０および１６０の中で実行することも可能である。
次に、ヤコビ楕円関数

に対応する関数関係が、入力信号と出力信号の間に近似的に存在する例示的実施形態について説明する。

図３は、差動増幅器１７０、掛算器１８０、掛算器１９０および加算器２００を備えたアナログ回路システムを示したものである。たとえば掛算器１８０および１９０の各入力部に、三角電圧曲線を有する入力信号が印加されている。また、係数（１−ｋ^２）／２が掛算器１８０に印加され、係数（１＋ｋ^２）／２が掛算器１９０に印加されている。掛算器１９０の出力信号は、差動増幅器１７０に供給されている。差動増幅器の第２の入力部は接地に接続されている。掛算器１８０の出力部および差動増幅器１７０の出力部は、加算器２００の入力部に接続されている。
差動増幅器回路１７０は、入力信号Ｕｅと出力信号Ｕａの間に式

の関係を有しているため、差動増幅器のパラメータを適切に選択すると、図３に示す回路システムは、ヤコビ楕円関数ｓｎを介して入力信号Ｕｅと近似的に結合される信号Ｕａをその出力部に生成する。
ここで、当業者には、出力信号と入力信号がヤコビ楕円関数ｃｎもしくはｄｎを介して結合される回路システムを容易に開発することができることに言及しておく。

図１に示す回路システムに割算デバイス（図示せず）を直列に接続することによって他の楕円関数を生成することができる。たとえば、積分器３０および６０の出力信号を割算デバイスに加えることにより、楕円関数ｓｄ（ｘ）＝ｓｎ（ｘ）／ｄｎ（ｘ）を生成することができる。また、積分器６０および９０の出力信号を割算デバイスに供給することにより、楕円関数ｃｄ（ｘ）＝ｃｎ（ｘ／ｄｎ（ｘ）を生成することができる。
多くの場合、周波数ｆもしくはｋの値を選択的に制御することが望ましい。
式（４）によれば、ｋの値を変更することによって値

を変更することができる。つまり、算術幾何平均

を計算することによって

延いてはｋを計算することができる。図１に示す回路システムを使用して生成されるヤコビ楕円関数の周波数を変更するための可能性の１つは、

に対して選択的に変更された値を掛算器２０、５０および８０に供給することである。
最初に、たとえば図４に示すアナログ回路システムを使用して算術幾何平均

を実現することにより、回路工学的に

を生成することができる。図４に示す回路システムは、ＡＧで示す複数のアナログ計算回路２１０、２２０、２３０、および２つの入力信号から相加平均を計算するためのアナログ計算回路２４０から構築されている。アナログ計算回路２１０〜２３０は、２つの入力信号の相加平均を一方の出力部に生成し、かつ、２つの入力信号の相乗平均をもう一方の出力部に生成するようになされている。図４に示すように、アナログ計算回路２１０の第１の入力部に係数１が印加され、もう一方の入力部に係数

が印加されている。係数

が０と１の間に存在している場合、アナログ回路デバイス２４０の出力信号は、アナログ計算回路２１０の入力部に印加される係数１および

の算術幾何平均Ｍにほぼ対応する。
図５は、２つの係数１および

の算術幾何平均Ｍを計算するための代替アナログ回路システムを示したものである。図５に示す回路システムは、２つの入力信号から最小を計算するためのアナログ計算回路２５０、２つの入力信号から最大を計算するためのアナログ計算回路２６０、２つの入力信号から相加平均を計算するためのアナログ計算回路２７０、および２つの入力信号から相乗平均を計算するためのアナログ計算回路２８０を有している。アナログ計算回路２５０の一方の入力部に係数１が印加され、アナログ計算回路２６０の一方の入力部に係数

が印加されている。２つの入力信号から最小を計算するためのアナログ計算回路２５０の出力部は、アナログ計算回路２７０およびアナログ計算回路２８０の入力部に接続されている。２つの入力信号から最大を計算するためのアナログ計算回路２６０の出力部は、アナログ計算回路２７０の一方の入力部およびアナログ計算回路２８０の一方の入力部に接続されている。アナログ計算回路２７０の出力部は、アナログ計算回路２５０の一方の入力部に接続され、アナログ計算回路２８０の出力部は、アナログ計算回路２６０の一方の入力部に接続されている。図５に示すアナログ回路システムでは、アナログ計算回路２７０および２８０の出力部は、いずれの場合においても１および

の算術幾何平均Ｍを供給している。

図５に示す回路システムの技術実施態様には、回路工学に一般に使用されている方法（たとえばサンプル・アンド・ホールド・エレメント）を使用して処理することができる走行時間効果は考慮されていない。
ここで、

は、図６に示す、入力部に数πが印加され、また、たとえば図４もしくは図５に示す回路によって生成される算術幾何平均

が印加される割算デバイス２９０を使用して計算することができる。
この方法によれば、

に対して選択的に変更された値を図１に示す回路システムの掛算器２０、５０および８０に供給することができる。これは、出力関数の周波数応答を選択的に変更することができることを意味している。

それぞれヤコビ楕円時間関数に対応する３つの出力信号を生成するためのアナログ回路システムを示す図である。 ヤコビ楕円時間関数

に対応する出力信号を生成するためのアナログ回路システムを示す図である。
ヤコビ楕円時間関数ｓｎ（Ｕｅ）によって三角入力信号と結合される出力信号を生成するためのアナログ回路システムを示す図である。 ２つの入力信号から算術幾何平均Ｍの予測値を供給するアナログ回路システムを示す図である。 ２つの入力信号から算術幾何平均Ｍを計算するための代替アナログ回路システムを示す図である。 値

を生成するための割算器を示す図である。

Claims (6)

1. 少なくとも区分的に楕円関数に対応するか、あるいはその近似である曲線形状を有する少なくとも１つの出力信号を生成する複数のアナログ計算回路を備え、前記複数のアナログ計算回路は、少なくとも区分的に、ヤコビ時間楕円関数
   

   

   に対応するか、あるいはその近似である曲線形状を有する前記出力信号を生成するように、相互接続されており、前記ヤコビ時間楕円関数は、
   

   

   の関係を有し、
   

   

   が適用され、
   

   

   は、１及び
   

   

   の算術幾何平均であり、ｋが区間［０、１］に存在することを特徴とするアナログ回路システム。
2. 複数のアナログ計算回路（１７０〜２００）が、変数ｘの入力信号と共に前記回路システムの前記出力信号が近似的に値ｓｎ（ｘ、ｋ）を引き渡すように相互接続された、請求項１に記載のアナログ回路システム。
3. 入力部に前記変数ｘの入力信号、特に三角入力信号および係数（１−ｋ^２）／２が印加される第１の掛算器（１８０）と、
   入力部に前記三角入力信号および係数（１＋ｋ^２）／２が印加される第２の掛算器（１９０）と、
   入力側が接地および前記第２の掛算器の出力部に接続された差動増幅器（１７０）と、
   前記第１の掛算器（１８０）の出力部および前記差動増幅器（１７０）の出力部に接続された、ヤコビ楕円関数ｓｎ（ｘ、ｋ）に従った出力信号がその出力部に出力される加算器（２００）とを特徴とする請求項２に記載のアナログ回路システム。
4. 第１の入力部に値１が印加され、第２の入力部に値
   

   

   が印加され、第１の出力部に２つの入力信号の相加平均が出力され、第２の出力部に前記２つの入力信号の相乗平均が出力される少なくとも１つのアナログ計算回路（２１０〜２３０）と、
   前記アナログ計算回路（２１０）の出力部に接続された、前記算術幾何平均
   

   

   に近似的に対応する相加平均を計算するためのアナログ計算回路（２４０）とを特徴とする請求項１乃至３のいずれか１項に記載のアナログ回路システム。
5. ２つの入力信号から最小を計算するためのアナログ計算回路（２５０）と、
   ２つの入力信号から最大を計算するためのアナログ計算回路（２６０）と、
   ２つの入力信号から相加平均を計算するためのアナログ計算回路（２７０）と、
   ２つの入力信号から相乗平均を計算するためのアナログ計算回路（２８０）であって、
   前記最小を計算するための前記アナログ計算回路（２５０）の出力部が前記相加平均を計算するための前記アナログ計算回路（２７０）の一方の入力部および前記相乗平均を計算するための前記アナログ計算回路（２８０）の一方の入力部に接続され、
   前記最大を計算するための前記アナログ計算回路（２６０）の出力部が前記相加平均を計算するための前記アナログ計算回路（２７０）のもう一方の入力部および前記相乗平均を計算するための前記アナログ計算回路（２８０）のもう一方の入力部に接続され、
   前記最小を計算するための前記アナログ計算回路（２５０）の一方の入力部が前記相加平均を計算するための前記アナログ計算回路（２７０）の出力部に接続され、かつ、もう一方の入力部に係数１が印加され、
   前記最大を計算するための前記アナログ計算回路（２６０）の一方の入力部が前記相乗平均を計算するための前記アナログ計算回路（２８０）の出力部に接続され、かつ、もう一方の入力部に係数（１−ｋ^２）が印加され、それにより前記相乗平均を計算するための前記アナログ計算回路（２８０）の出力部および前記相加平均を計算するための前記アナログ計算回路（２７０）の出力部に前記算術幾何平均
   

   

   が出力されることを特徴とする請求項１乃至４のいずれか１項に記載のアナログ回路システム。
6. 前記算術幾何平均
   

   

   および数πから値
   

   

   を生成するためのデバイス（２９０）を特徴とする請求項１または３乃至５のいずれか１項に記載のアナログ回路システム。

Images