JP4365407B2 - アナログ回路システム - Google Patents
アナログ回路システム Download PDFInfo
- Publication number
- JP4365407B2 JP4365407B2 JP2006503933A JP2006503933A JP4365407B2 JP 4365407 B2 JP4365407 B2 JP 4365407B2 JP 2006503933 A JP2006503933 A JP 2006503933A JP 2006503933 A JP2006503933 A JP 2006503933A JP 4365407 B2 JP4365407 B2 JP 4365407B2
- Authority
- JP
- Japan
- Prior art keywords
- analog
- input
- output
- calculating
- calculation circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
- G06G7/24—Arrangements for performing computing operations, e.g. operational amplifiers for evaluating logarithmic or exponential functions, e.g. hyperbolic functions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
- G06G7/32—Arrangements for performing computing operations, e.g. operational amplifiers for solving of equations or inequations; for matrices
- G06G7/34—Arrangements for performing computing operations, e.g. operational amplifiers for solving of equations or inequations; for matrices of simultaneous equations
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Software Systems (AREA)
- Mathematical Analysis (AREA)
- Algebra (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Complex Calculations (AREA)
- Feedback Control In General (AREA)
- Amplifiers (AREA)
- Image Generation (AREA)
- Analogue/Digital Conversion (AREA)
Description
したがってアナログ回路システムは、出力信号の曲線形状が少なくとも区分的に楕円関数に対応するか、あるいはその近似である少なくとも1つの出力信号を生成するアナログ掛算器、加算器、積分器、差動増幅器および割算器などの複数のアナログ計算回路を有している。
ヤコビ楕円関数は、アナログ回路システムによって電気的にシミュレートされることが好ましい。
とりわけ有効に設計されたアナログ回路システムの1つは、出力信号の曲線形状が少なくとも区分的にヤコビ楕円時間関数、
三角関数を入力信号として、たとえばsn(x)を実現する回路システムに適用する場合、出力に楕円時間関数が得られる。
多くの場合、周波数
第1の特定の実施形態によれば、第1の入力部に値1が印加され、第2の入力部に係数
算術幾何平均
したがって、相乗平均を計算するためのアナログ計算回路の出力部および相加平均を計算するためのアナログ計算回路の出力部に、1および
値
以下、本発明について、添付の図面を参照して、いくつかの例示的実施形態に基づいてより詳細に説明する。
このような条件の下で、良く知られている次の式をヤコビ楕円関数に関して表すことができる。
1:角括弧内のテキスト「タイトルの翻訳」は、実際の出願の一部ではない。
周波数fを変更することができる楕円関数の電気的シミュレーションを可能にするためには、円関数の場合と同様、対応する、変数tと共に出現する掛算定数を考慮しなければならない。円周率πの代わりに定数
周期持続期間をTとし、
図1は、出力信号の曲線形状がヤコビ楕円関数に対応する3つの出力信号を生成するアナログ回路システムを示したものである。
2:角括弧内のテキスト「タイトルの翻訳」は、実際の出願の一部ではない。
図1に示すアナログ回路システムを使用してこれらの3つのヤコビ楕円時間関数
たとえば、アナログ回路システムを使用してヤコビ楕円時間関数
図2は、この微分方程式をシミュレートする例示的アナログ回路システムを示したものである。
この場合も、係数
次に、ヤコビ楕円関数
差動増幅器回路170は、入力信号Ueと出力信号Uaの間に式
ここで、当業者には、出力信号と入力信号がヤコビ楕円関数cnもしくはdnを介して結合される回路システムを容易に開発することができることに言及しておく。
多くの場合、周波数fもしくはkの値を選択的に制御することが望ましい。
式(4)によれば、kの値を変更することによって値
最初に、たとえば図4に示すアナログ回路システムを使用して算術幾何平均
図5は、2つの係数1および
Claims (6)
- 複数のアナログ計算回路(170〜200)が、変数xの入力信号と共に前記回路システムの前記出力信号が近似的に値sn(x、k)を引き渡すように相互接続された、請求項1に記載のアナログ回路システム。
- 入力部に前記変数xの入力信号、特に三角入力信号および係数(1−k2)/2が印加される第1の掛算器(180)と、
入力部に前記三角入力信号および係数(1+k2)/2が印加される第2の掛算器(190)と、
入力側が接地および前記第2の掛算器の出力部に接続された差動増幅器(170)と、
前記第1の掛算器(180)の出力部および前記差動増幅器(170)の出力部に接続された、ヤコビ楕円関数sn(x、k)に従った出力信号がその出力部に出力される加算器(200)とを特徴とする請求項2に記載のアナログ回路システム。 - 2つの入力信号から最小を計算するためのアナログ計算回路(250)と、
2つの入力信号から最大を計算するためのアナログ計算回路(260)と、
2つの入力信号から相加平均を計算するためのアナログ計算回路(270)と、
2つの入力信号から相乗平均を計算するためのアナログ計算回路(280)であって、
前記最小を計算するための前記アナログ計算回路(250)の出力部が前記相加平均を計算するための前記アナログ計算回路(270)の一方の入力部および前記相乗平均を計算するための前記アナログ計算回路(280)の一方の入力部に接続され、
前記最大を計算するための前記アナログ計算回路(260)の出力部が前記相加平均を計算するための前記アナログ計算回路(270)のもう一方の入力部および前記相乗平均を計算するための前記アナログ計算回路(280)のもう一方の入力部に接続され、
前記最小を計算するための前記アナログ計算回路(250)の一方の入力部が前記相加平均を計算するための前記アナログ計算回路(270)の出力部に接続され、かつ、もう一方の入力部に係数1が印加され、
前記最大を計算するための前記アナログ計算回路(260)の一方の入力部が前記相乗平均を計算するための前記アナログ計算回路(280)の出力部に接続され、かつ、もう一方の入力部に係数(1−k2)が印加され、それにより前記相乗平均を計算するための前記アナログ計算回路(280)の出力部および前記相加平均を計算するための前記アナログ計算回路(270)の出力部に前記算術幾何平均
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10319637A DE10319637A1 (de) | 2003-05-02 | 2003-05-02 | Analoge Schaltungsanordnung zur Erzeugung elliptischer Funktionen |
PCT/DE2004/000223 WO2004097713A2 (de) | 2003-05-02 | 2004-02-09 | Analoge schaltungsanordnung zur erzeugung elliptischer funktionen |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2007524140A JP2007524140A (ja) | 2007-08-23 |
JP2007524140A5 JP2007524140A5 (ja) | 2009-08-20 |
JP4365407B2 true JP4365407B2 (ja) | 2009-11-18 |
Family
ID=33394046
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006503933A Expired - Fee Related JP4365407B2 (ja) | 2003-05-02 | 2004-02-09 | アナログ回路システム |
Country Status (6)
Country | Link |
---|---|
US (1) | US7584238B2 (ja) |
EP (1) | EP1623357A2 (ja) |
JP (1) | JP4365407B2 (ja) |
KR (1) | KR20060119702A (ja) |
DE (1) | DE10319637A1 (ja) |
WO (1) | WO2004097713A2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9325333B2 (en) * | 2013-03-15 | 2016-04-26 | The Regents Of The University Of California | Fast frequency estimator |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2214689A1 (de) * | 1972-03-25 | 1973-09-27 | Ver Flugtechnische Werke | Schaltungsanordnung zur bildung eines ausgangssignals aus mehreren einzelsignalen |
US3821949A (en) * | 1972-04-10 | 1974-07-02 | Menninger Foundation | Bio-feedback apparatus |
US3900823A (en) * | 1973-03-28 | 1975-08-19 | Nathan O Sokal | Amplifying and processing apparatus for modulated carrier signals |
EP0331246B1 (en) * | 1988-02-29 | 1994-01-19 | Koninklijke Philips Electronics N.V. | Logarithmic amplifier |
US5121009A (en) * | 1990-06-15 | 1992-06-09 | Novatel Communications Ltd. | Linear phase low pass filter |
DE10248543A1 (de) * | 2002-10-14 | 2004-04-22 | Deutsche Telekom Ag | Verfahren zur zweidimensionalen Darstellung, Interpolation und zur Kompression von Daten |
DE10249050A1 (de) | 2002-10-22 | 2004-05-06 | Huber, Klaus, Dr. | Verfahren und Anordnung zum Einstellen eines analogen Filters |
-
2003
- 2003-05-02 DE DE10319637A patent/DE10319637A1/de not_active Withdrawn
-
2004
- 2004-02-09 US US10/555,513 patent/US7584238B2/en not_active Expired - Fee Related
- 2004-02-09 KR KR1020057016238A patent/KR20060119702A/ko not_active Application Discontinuation
- 2004-02-09 WO PCT/DE2004/000223 patent/WO2004097713A2/de active Application Filing
- 2004-02-09 EP EP04709200A patent/EP1623357A2/de not_active Ceased
- 2004-02-09 JP JP2006503933A patent/JP4365407B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007524140A (ja) | 2007-08-23 |
DE10319637A1 (de) | 2004-12-02 |
US20070244945A1 (en) | 2007-10-18 |
WO2004097713A2 (de) | 2004-11-11 |
US7584238B2 (en) | 2009-09-01 |
EP1623357A2 (de) | 2006-02-08 |
KR20060119702A (ko) | 2006-11-24 |
WO2004097713A3 (de) | 2005-05-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Sprott | A new class of chaotic circuit | |
Said et al. | Three fractional-order-capacitors-based oscillators with controllable phase and frequency | |
JP6442053B2 (ja) | 曲線当てはめ回路、アナログ前置補償器、および無線周波数信号送信器 | |
Minesaki et al. | A new discretization of the Kepler motion which conserves the Runge–Lenz vector | |
Elwakil et al. | Inductorless hyperchaos generator | |
CN111079365A (zh) | 一种反正切三角函数忆阻器电路模型 | |
JP4365407B2 (ja) | アナログ回路システム | |
Strle | Mixed-signal circuits modelling and simulations using Matlab | |
JP2007524140A5 (ja) | ||
US20200293725A1 (en) | Analog computing implementing arbitrary non-linear functions using Chebyshev-polynomial-interpolation schemes and methods of use | |
Francken et al. | A behavioral simulation tool for continuous-time ΔΣ modulators | |
Ducceschi et al. | Non-iterative schemes for the simulation of nonlinear audio circuits | |
Stork et al. | Nonlinearly coupled oscillators and state space energy approach | |
Sharma et al. | Design and FPGA implementation of lattice wave digital notch filter with minimal transient duration | |
Beigel et al. | Approximation of weak adjoints by reverse automatic differentiation of BDF methods | |
Tischendorf et al. | Mathematical problems in circuit simulation | |
WO2020058883A1 (en) | Improved analog computing implementing amplitude rescaling for solving non-linear differential equations and methods of use | |
Feştilă et al. | Modular analysis and design of log-domain circuits based on LIN↔ ELIN transformations | |
Current et al. | On behavioral modeling of analog and mixed-signal circuits | |
Kheirati Roonizi et al. | A simple and effective feedback structure for variable-q filter design | |
Current et al. | Behavioural modelling of analogue and mixed-signal circuits for efficient computer aided design | |
Guijarro et al. | Approximation methods to embed the non-integer order models in bond graphs | |
Zhong et al. | Circuit Implementation of Function Cascade Synchronization | |
Ryba et al. | Parametrized VHDL entities for the simulation of hybrid circuits | |
JPH0224410B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070131 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090302 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090602 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090610 |
|
A524 | Written submission of copy of amendment under article 19 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A524 Effective date: 20090702 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090729 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090820 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120828 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120828 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130828 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |