JP6442053B2

JP6442053B2 - 曲線当てはめ回路、アナログ前置補償器、および無線周波数信号送信器

Info

Publication number: JP6442053B2
Application number: JP2017523242A
Authority: JP
Inventors: ▲偉▼ 黄
Original assignee: Huawei Technologies Co Ltd
Current assignee: Huawei Technologies Co Ltd
Priority date: 2014-10-31
Filing date: 2014-10-31
Publication date: 2018-12-19
Anticipated expiration: 2034-10-31
Also published as: CN105745641B; EP3197045A1; EP3197045A4; JP2017532914A; WO2016065633A1; CN105745641A; US20170302233A1; KR20170070156A; KR101926665B1; US10141896B2; EP3197045B1

Description

本発明は通信技術の分野に関し、詳細には、曲線当てはめ(curve fitting)回路、アナログ前置補償器(predistorter)、および無線周波数信号送信器に関するものである。

多入力無線周波電力増幅器は、２つ以上の無線周波数信号入力端および単一の無線周波数信号出力端を有する電力増幅器である。多入力無線周波電力増幅器は、従来の単一入力単一出力の無線周波電力増幅器と比較して、より優れた性能を有する。加えて、多入力無線周波電力増幅器のそれぞれの入力信号の振幅と位相の間の関係は調節され得る。したがって、多入力無線周波電力増幅器はより優れた性能を有し、より注目されている。

多入力電力増幅器を使用する従来の送信器は、少なくとも２つの完全な無線周波数小信号リンクを必要とする。この場合、送信器の中の小信号経路の量が増加して、送信器の構造が複雑になる。送信器の構造を簡単にするために、現在の送信器では、一般に無線周波数信号分解解決策（radio frequency signal decomposition solution）が使用されている。無線周波数信号分解解決策が使用される送信器の構造は、図１に示され得る。信号成分分割(signal component splitting)モジュール１５は、直交位相変調器(quadrature modulator)１４による信号出力を受信し、受信された信号を２つのチャネルの信号へ分解して、それらの信号を２つの駆動増幅器１６へ出力する。図１に示された送信器は、デジタル予歪(前置補償、predistortion)モジュール１１、直交変調補償(quadrature modulation compensation)モジュール１２、デジタル−アナログ変換モジュール１３、無線周波電力増幅器１７、ダウンコンバータ１８、およびアナログ−デジタル変換モジュール１９をさらに含む。

図２に示されるように、信号成分分割モジュールは、エンベロープ検知器２１、直交信号分割器２２、乗算器２３、および曲線当てはめ(curve fitting)回路２４を含む。曲線当てはめ回路２４の設計は信号成分分割モジュールにおける要所であり、曲線当てはめ回路の機能は、実数によって表される入力信号を複素数によって表される出力信号へ変換することである。曲線当てはめ回路は、回路を使用することによって数学的計算を実施する。したがって誤差が不可避であり、これは、回路構造が特定の許容誤差範囲を特徴とすることを必要とする。

曲線当てはめ回路の機能を実施するために、一般に多項式当てはめ（polynomial fitting）手法が使用される。たとえば、信号ｘと信号ｙの間の関係は、ｙ＝ｆ（ｘ）である。曲線当てはめ回路は、信号ｘを受信した後、基底関数としてｘⁿを使用して信号ｘと信号ｙの間の関係を当てはめ、信号ｙを出力するようにｙ＝ａ×ｘ⁵＋ｂ×ｘ⁴＋ｃ×ｘ³＋ｄ×ｘ²＋ｅ×ｘ¹＋ｆを得、ここで、基底関数はそれぞれｘ⁵、ｘ⁴、ｘ³、ｘ²、ｘ¹、およびｘ⁰であり、ａ、ｂ、ｃ、ｄ、ｅ、およびｆは、それぞれ基底関数の係数である。

多項式当てはめが直接使用されるとき、無線周波数信号分解機能を実施する信号成分分割モジュールは、比較的複雑な曲線を当てはめる必要がある。一般に、高次多項式を使用する必要がある。この場合、当てはめ結果は、高次数項係数すなわち高次数係数に対して非常に高感度である。加えて、高次多項式が使用されるので、当てはめ結果は、量子化雑音に対しても非常に高感度である。

結論として、無線周波数信号分解中に当てはめられなければならない曲線は比較的複雑であり、現在の多項式当てはめ手法が使用されるとき、一般に高次多項式が使用される。したがって、当てはめ結果は、高次数項係数に対して非常に高感度であるばかりでなく、量子化雑音に対しても非常に高感度である。

本発明の実施形態は、既存の多項式当てはめ手法を使用することによって無線周波数信号分解が遂行されるとき、高次多項式を頻繁に使用することによってもたらされる当てはめ結果が、高次数項係数と量子化雑音の両方に対して非常に高感度であるという問題を解決するために、曲線当てはめ回路、アナログ前置補償器、および無線周波数信号送信器を提供するものである。

第１の態様によれば、ｎ個の区分化処理回路およびｑ個の第１の加算回路を含んでいる曲線当てはめ回路が提供され、ここでｎは２以上であり、ｑは自然数であって、
それぞれの区分化処理回路は、入力信号を受信し、事前設定のルールに従って入力信号の部分を切り取り、切り取られた部分に応じて、処理されるべき信号を生成し、多項式当てはめ手法を使用することにより、処理されるべき信号に応じてｑ個の出力信号を生成し、ここで、別々の区分化処理回路によって切り取られる部分は正確に同一であるわけではなく、
それぞれの第１の加算回路は、それぞれの区分化処理回路のｑ個の出力信号における１つの信号を受信し、受信されたｎ個の信号の合計に応じて、曲線当てはめ回路の１つの出力信号を得、ここで、別々の第１の加算回路は、同一の区分化処理回路のｑ個の出力信号における別々の出力信号を受信する。

第１の態様に関して、第１の可能な実装形態のやり方では、それぞれの第１の加算回路は、
それぞれの区分化処理回路によって出力されたｑ個の出力信号における１つの信号を受信して、それぞれの区分化処理回路のｑ個の出力信号のどれも定数項を含んでいないとき、受信されたｎ個の信号の合計を定数項に対して加えることによって得られた信号を、曲線当てはめ回路の１つの出力信号として使用し、または少なくとも１つの区分化処理回路のｑ個の出力信号が定数項を含んでいるとき、受信されたｎ個の信号の合計を、曲線当てはめ回路の１つの出力信号として使用するように特に構成されている。

第１の態様に関して、第２の可能な実装形態のやり方では、それぞれの区分化処理回路は、
入力信号を受信し、入力信号の振幅および区分化処理回路の事前設定の振幅範囲に応じて、切り取られる部分を決定し、切り取られた部分に応じて、処理されるべき信号を生成し、多項式当てはめ手法を使用することにより、処理されるべき信号に応じてｑ個の出力信号を生成するように特に構成されている。

第１の態様に関して、第３の可能な実装形態のやり方では、それぞれの区分化処理回路は、
入力信号を受信し、入力信号の２点間の部分を切り取り、切り取られた部分に応じて、処理されるべき信号を生成し、多項式当てはめ手法を使用することにより、処理されるべき信号に応じてｑ個の出力信号を生成するように特に構成されている。

第１の態様の第３の可能な実装形態のやり方に関して、第４の可能な実装形態のやり方では、それぞれの区分化処理回路は振幅制限回路、多項式演算回路、および重み付け回路を含んでおり、ここで、
振幅制限回路は、入力信号を受信して、入力信号の振幅が、振幅制限回路が配置されている区分化処理回路の事前設定の振幅範囲の範囲内にあるときには、その振幅が入力信号の振幅に応じて単調に変化する、処理されるべき信号を生成して出力し、または入力信号の振幅が事前設定の振幅範囲の最小値未満であるときには第１の既定値を出力し、または入力信号の振幅が事前設定の振幅範囲の最大値よりも大きいときには第２の既定値を出力し、ここで、第１の既定値は、入力信号の振幅が事前設定の振幅範囲の最小値であるとき生成された処理されるべき信号の振幅と等しく、また、第２の既定値は、入力信号の振幅が事前設定の振幅範囲の最大値であるとき生成された処理されるべき信号の振幅と等しく、
多項式演算回路は、振幅制限回路によって出力された処理されるべき信号の振幅に応じて、その次数が事前設定の次数以下の計算項のそれぞれの次数の値を生成し、
重み付け回路は、計算項のそれぞれの次数の値を受信し、計算項のそれぞれの次数であって重み付け係数にある係数により、計算項のそれぞれの次数の値に応じて、区分化処理回路の出力信号を生成する。

第１の態様の第４の可能な実装形態のやり方に関して、第５の可能な実装形態のやり方では、振幅制限回路は予調節回路および振幅制限増幅器回路を含み、ここで、
予調節回路は、入力信号を受信し、入力信号を増幅することおよび／または入力信号に対してオフセット調節を遂行することによって得られた信号を出力し、
振幅制限増幅器回路は、予調節回路によって出力された信号を受信して、予調節回路によって出力された信号の振幅が振幅制限増幅器回路の振幅制限範囲の範囲内にあるとき、予調節回路によって出力された信号の振幅に応じてその振幅が単調に変化する、処理されるべき信号を生成して出力し、または予調節回路によって出力された信号の振幅が振幅制限増幅器回路の振幅制限範囲の最小値未満であるとき、第１の既定値を出力し、または予調節回路によって出力された信号の振幅が振幅制限増幅器回路の振幅制限範囲の最大値よりも大きいとき、第２の既定値を出力し、ここで、
振幅制限増幅器回路の振幅制限範囲と、振幅制限増幅器回路が配置されている区分化処理回路の事前設定の振幅範囲との間のマッピング関係は、予調節回路によって受信された入力信号と、予調節回路によって出力される信号との間のマッピング関係と同一である。

第１の態様の第５の可能な実装形態のやり方に関して、第６の可能な実装形態のやり方では、振幅制限増幅器回路は、第１のトライオード、第２のトライオード、第３のトライオード、第４のトライオード、第１の抵抗、第２の抵抗、第３の抵抗、第４の抵抗、第５の抵抗、第６の抵抗、および第７の抵抗を含み、ここで、
第１の抵抗の一端は振幅制限された信号を受信し、第１の抵抗の他端は、第１のトライオードのコレクタ、第１のトライオードのベース、および第２のトライオードのベースに対して別個に接続されており、第１のトライオードのエミッタは第２の抵抗を使用することによって接地されており、第２のトライオードのエミッタは第３の抵抗を使用することによって接地されており、第２のトライオードのコレクタは、振幅制限された信号の振幅に関連する信号を出力し、
第３のトライオードのベースは第１の入力信号を受信し、第４のトライオードのベースは第２の入力信号を受信し、第３のトライオードのコレクタは、第４の抵抗と第５の抵抗を連続して使用することによって第４のトライオードのコレクタに接続されており、第３のトライオードのエミッタは第６の抵抗と第７の抵抗を連続して使用することによって第４のトライオードのエミッタに接続されており、第６の抵抗が第７の抵抗に接続されている端は、振幅制限された信号の振幅と関連する信号を受信し、第４の抵抗が第３のトライオードのコレクタに接続されている端の信号は、振幅制限増幅器回路によって出力された２つのチャネルの信号のうち一方のチャネルの信号であり、第５の抵抗が第４のトライオードのコレクタに接続されている端の信号は、振幅制限増幅器回路によって出力された２つのチャネルの信号のうち他方のチャネルの信号であり、ここで、
第１の入力信号と第２の入力信号の間の差は、予調節回路によって出力された信号と等しく、振幅制限増幅器回路によって出力された２つのチャネルの信号の間の差は、振幅制限増幅器回路が配置されている振幅制限回路によって出力される、処理されるべき信号である。

第１の態様の第４の可能な実装形態のやり方に関して、第７の可能な実装形態のやり方では、事前設定の次数はｍであり、多項式演算回路はｍ−１個の乗算器を含んでおり、それぞれの乗算器の一方の入力端は、多項式演算回路が配置されている区分化処理回路の振幅制限回路によって出力された信号を受信し、第１の乗算器の他方の入力端は、多項式演算回路が配置されている区分化処理回路の振幅制限回路によって出力された信号を受信し、第ｌの乗算器の他方の入力端は、第（ｌ−１）の乗算器によって出力された信号を受信し、ここでｌ＝２、．．．、ｍであり、第ｐの乗算器によって出力される信号は、多項式演算回路が配置されている区分化処理回路の振幅制限回路によって出力される信号の（ｐ＋１）乗であり、ここでｐ＝１、．．．、ｍ−１である。

第１の態様の第４の可能な実装形態のやり方に関して、第８の可能な実装形態のやり方では、事前設定の次数はｍであり、重み付け回路はｎ×ｍ個の乗算器およびｎ個の第２の加算回路を含み、ここで、ｎ×ｍ個の乗算器はｎ個のグループに分割されており、それぞれのグループがｍ個の乗算器を有し、ｎは自然数であり、
第ｋのグループにおけるそれぞれの乗算器の一方の入力端が、多項式演算回路によって出力された、計算項の次数である値のうちの１つを受信し、第ｋのグループにおける乗算器の一方の入力端が、ｌ次の計算項の値であって多項式演算回路によって出力される値を受信し、乗算器の他方の入力端が、計算項のｌ次の係数であって重み付け係数における係数の第ｋのグループにある係数を受信し、ここで、ｋ＝１、．．．、ｎであり、ｌはｍ以下の自然数であるとき、
それぞれの第２の加算回路は、グループにおける乗算器によって出力された信号を加えることによって得られた信号を出力し、また、その信号を、重み付け回路が配置されている区分化処理回路の１つの出力信号として使用する。

第２の態様によれば、本発明の実施形態において提供された曲線当てはめ回路を含んでいるアナログ前置補償器が提供される。

第３の態様によれば、本発明の実施形態において提供された曲線当てはめ回路を含んでいる無線周波数信号送信器が提供される。

本発明の実施形態の有益な効果は以下のことを含む。

本発明の実施形態において提供される曲線当てはめ回路、アナログ前置補償器、および無線周波数信号送信器によれば、曲線当てはめ回路におけるそれぞれの区分化処理回路は、入力信号の部分を切り取り、それぞれの区分化処理回路は、区分化処理回路によって切り取られた部分のみに当てはめを行う。この場合、入力信号が複雑であっても、入力信号がｎ個の部分に分割された後には、信号のそれぞれの部分の複雑さが大幅に低減される。したがって、それぞれの区分化処理回路が多項式当てはめ手法を使用することによって入力信号における信号の部分のみに応じて出力信号を生成するとき、使用される多項式における基底関数の最高の次数が低減される。これは、それぞれの区分化処理回路の出力信号を、高次数項係数と量子化雑音の両方に対して、より低感度にし、それによって、曲線当てはめ回路の出力信号を、高次数項係数と量子化雑音の両方に対して、より低感度にする。

従来技術の無線周波数信号分解解決策を使用している送信器の概略構造図である。従来技術における信号成分分割モジュールの概略構造図である。本発明の実施形態による曲線当てはめ回路の概略構造図である。本発明の実施形態による区分化処理回路の概略構造図である。本発明の実施形態による振幅制限回路の概略構造図である。本発明の実施形態による振幅制限増幅器回路の概略構造図である。本発明の実施形態による多項式演算回路の概略構造図である。本発明の実施形態による重み付け回路の概略構造図である。

本発明の実施形態は、曲線当てはめ回路、アナログ前置補償器、および無線周波数信号送信器を提供するものである。曲線当てはめ回路におけるそれぞれの区分化処理回路は、多項式当てはめ手法を使用することにより、入力信号の部分のみに応じてｑ個の出力信号を生成する。入力信号がｎ個の部分に分割された後には、信号のそれぞれの部分の複雑さが大幅に低減される。したがって、それぞれの区分化処理回路が多項式当てはめ手法を使用するとき、使用される多項式における基底関数の最高の次数が低減される。これは、それぞれの区分化処理回路の出力信号を、高次数項係数と量子化雑音の両方に対して、より低感度にし、それによって、曲線当てはめ回路の出力信号を、高次数項係数と量子化雑音の両方に対して、より低感度にする。

以下は、本発明の実施形態において提供される曲線当てはめ回路、アナログ前置補償器、および無線周波数信号送信器の特定の実施形態を、本明細書の添付図面に関して説明するものである。

本発明の実施形態は、図３に示されるように、ｎ個の区分化処理回路（segmentation processing circuit）３１およびｑ個の第１の加算回路３２を含んでいる曲線当てはめ回路を提供するものであり、ここでｎは２以上であり、ｑは自然数である。

それぞれの区分化処理回路３１は、入力信号を受信し、事前設定のルールに従って入力信号の部分を切り取り（intercept）、切り取られた部分に応じて、処理されるべき信号を生成し、多項式当てはめ手法を使用することにより、処理されるべき信号に応じてｑ個の出力信号を生成し、ここで、別々の区分化処理回路によって切り取られる部分は正確に同一であるわけではない。

それぞれの第１の加算回路３２は、それぞれの区分化処理回路３１のｑ個の出力信号における１つの信号を受信して、受信されたｎ個の信号の合計に応じて、曲線当てはめ回路の１つの出力信号を得、ここで、別々の第１の加算回路３２は、同一の区分化処理回路３１のｑ個の出力信号における別々の出力信号を受信するように構成されている。

事前設定のルールに従って入力信号の部分を取り込むステップは、その振幅が区分化処理回路の事前設定の振幅範囲の範囲内にある入力信号の部分を取り込むステップでよく、または入力信号の２点間の部分を取り込むステップでよく、または入力信号の別の特徴に応じて入力信号を取り込むステップでよい。

たとえば、信号Ａは、信号Ｂを得るように当てはめられる。信号Ａを複数の部分に分割せずに、信号Ａを直接当てはめる処理では、使用されるべき多項式における基底関数の最高の次数が５である後にのみ、目標精度が到達され得る。すなわち、使用されるべき多項式における基底関数は、それぞれｘ⁵、ｘ⁴、ｘ³、ｘ²、ｘ¹、およびｘ⁰である。信号Ａが特定のルールに従っていくつかの部分に分割された後では、（分割された）信号のそれぞれの部分の複雑さの程度は信号Ａの複雑さの程度よりも低い。したがって、信号Ａの部分に応じて当てはめを遂行する処理では、使用されるべき多項式における基底関数の最高の次数が５未満であるとき、目標精度が到達され得る。この場合、信号Ａがいくつかの部分に分割された後、多項式当てはめ手法を使用することにより、当てはめがそれぞれの部分に応じて遂行されるとき、当てはめ結果は高次数係数と量子化雑音の両方に対してより低感度になり、低減される。

当てはめられるべき曲線が１つしかない場合、たとえば実信号を得るために実信号が当てはめられる場合、それぞれの区分化処理回路が出力信号を１つだけ生成する。第１の加算回路３２がそれぞれの区分化処理回路の出力信号を加算した後、本発明のこの実施形態において提供された曲線当てはめ回路の出力信号が得られ、曲線当てはめ回路は出力信号を１つだけ有する。

２つの曲線が当てはめられなければならない場合、たとえば複素信号を得るために実信号が当てはめられる場合、それぞれの区分化処理回路が２つの出力信号を生成する必要がある。それぞれの区分化処理回路の１つの出力信号を受信した後に、第１の加算回路が、受信されたｎ個の出力信号を加算して、曲線当てはめ回路の一方の出力信号を得、それぞれの区分化処理回路の１つの出力信号を受信した後に、他方の第１の加算回路が、受信されたｎ個の出力信号を加算して、曲線当てはめ回路の他方の出力信号を得る。２つの第１の加算回路は、同一の区分化処理回路の２つの出力信号における別々の出力信号を受信する。曲線当てはめ回路の一方の出力信号は複素信号の実部であり、曲線当てはめ回路の他方の出力信号は複素信号の虚部である。

ｑ個の曲線が当てはめられなければならない場合、それぞれの区分化処理回路がｑ個の出力信号を生成する必要がある。それぞれの第１の加算回路が、それぞれの区分化処理回路によって出力されたｑ個の信号における１つの信号を受信し、受信されたｎ個の信号を加算することによって得られた信号を、曲線当てはめ回路の１つの出力信号として使用する。曲線当てはめ回路のｑ個の出力信号を得るために、別々の第１の加算回路が、同一の区分化処理回路のｑ個の出力信号における別々の出力信号を受信する。

任意選択で、それぞれの第１の加算回路は、それぞれの区分化処理回路によって出力されたｑ個の出力信号における１つの信号を受信して、それぞれの区分化処理回路のｑ個の出力信号のどれも定数項を含んでいないとき、受信されたｎ個の信号の合計を定数項に対して加えることによって得られた信号を、曲線当てはめ回路の１つの出力信号として使用し、または少なくとも１つの区分化処理回路のｑ個の出力信号が定数項を含んでいるとき、受信されたｎ個の信号の合計を、曲線当てはめ回路の１つの出力信号として使用するように特に構成されている。

すなわち、それぞれの区分化処理回路が、多項式当てはめ手法を使用することによって、処理されるべき信号に応じて出力信号を生成するとき、また、使用された多項式が定数項（すなわち定数）を含んでいないとき、受信されたｎ個の信号を加算した後、それぞれの第１の加算回路は、定数をさらに加算する必要があり、定数を加算することによって得られた信号を、曲線当てはめ回路の１つの出力信号として使用する。

ｎ個の区分化処理回路における少なくとも１つの区分化処理回路が、多項式当てはめ手法を使用することによって、処理されるべき信号に応じて出力信号を生成するとき、また、使用される多項式が定数項（すなわち定数）を含んでいるとき、それぞれの第１の加算回路は、受信されたｎ個の信号のみを加算して、その合計を、曲線当てはめ回路の１つの出力信号として使用してよい。

任意選択で、それぞれの区分化処理回路は、入力信号を受信し、入力信号の２点間の部分を切り取り、切り取られた部分に応じて処理されるべき信号を生成して、多項式当てはめ手法を使用することにより、処理されるべき信号に応じてｑ個の出力信号を生成するように特に構成されている。

実際の用途では、入力信号は変曲点において区分化されてよく、または何らかの他の点において区分化されてよい。入力信号の変曲点は、入力信号の傾斜変化率が既定値よりも高い点である。

たとえば、曲線当てはめ回路は３つの区分化処理回路を含み、入力信号の変曲点はｘ１、ｘ２、ｘ３、ｘ４、およびｘ５であり、ここでｘ１＜ｘ２＜ｘ３＜ｘ４＜ｘ５である。３つの区分化処理回路における第１の区分化処理回路は、入力信号のｘ１とｘ３の間の部分のみを処理し、３つの区分化処理回路における第２の区分化処理回路は、入力信号のｘ２とｘ４の間の部分のみを処理し、３つの区分化処理回路における第３の区分化処理回路は、入力信号のｘ３とｘ５の間の部分のみを処理する。

任意選択で、それぞれの区分化処理回路は、入力信号を受信し、入力信号の振幅および区分化処理回路の事前設定の振幅範囲に応じて、切り取られる部分を決定し、切り取られた部分に応じて処理されるべき信号を生成して、多項式当てはめ手法を使用することにより、処理されるべき信号に応じてｑ個の出力信号を生成するように特に構成されている。

たとえば、曲線当てはめ回路は３つの区分化処理回路を含み、入力信号の振幅範囲は［ｙ１、ｙ５］である。３つの区分化処理回路における第１の区分化処理回路は、その振幅が［ｙ１、ｙ３］の範囲内にある入力信号の部分のみを処理し、３つの区分化処理回路における第２の区分化処理回路は、その振幅が［ｙ２、ｙ４］の範囲内にある入力信号の部分のみを処理し、３つの区分化処理回路における第３の区分化処理回路は、その振幅が［ｙ４、ｙ５］の範囲内にある入力信号の部分のみを処理し、ここでｙ１＜ｙ２＜ｙ３＜ｙ４＜ｙ５である。すなわち、任意の２つの区分化処理回路の事前設定の振幅範囲は重複し得るが、正確に同一ではあり得ない。

任意選択で、図４に示されるように、それぞれの区分化処理回路は、振幅制限回路（amplitude limiting circuit）４１、多項式演算回路（polynomial operation circuit）４２、および重み付け回路（weighting circuit）４３を含む。

振幅制限回路４１は、入力信号を受信して、入力信号の振幅が、振幅制限回路４１が配置されている区分化処理回路の事前設定の振幅範囲の範囲内にあるときには、その振幅が入力信号の振幅に応じて単調に変化する、処理されるべき信号を生成して出力し、または入力信号の振幅が事前設定の振幅範囲の最小値未満であるときには第１の既定値を出力し、または入力信号の振幅が事前設定の振幅範囲の最大値よりも大きいときには第２の既定値を出力する。第１の既定値は、入力信号の振幅が事前設定の振幅範囲の最小値であるとき生成された処理されるべき信号の振幅と等しいものである。第２の既定値は、入力信号の振幅が事前設定の振幅範囲の最大値であるとき生成された処理されるべき信号の振幅と等しいものである。

多項式演算回路４２は、振幅制限回路４１により出力された処理されるべき信号の振幅に応じて、その次数が事前設定の次数以下の計算項のそれぞれの次数の値を生成する。

重み付け回路４３は、計算項のそれぞれの次数の値を受信し、計算項のそれぞれの次数であって重み付け係数にある係数に応じて、また、計算項のそれぞれの次数の値に応じて、区分化処理回路の出力信号を生成する。

入力信号ｙの値がｙ１よりも大きくｙ２未満であって、区分化処理回路の事前設定の振幅範囲が［ｙ３、ｙ４］であり、ここでｙ１＜ｙ３かつｙ２＞ｙ４であれば、区分化処理回路は、その振幅が単調に変化する、すなわち［ｙ３、ｙ４］の範囲内の入力信号ｙの部分の振幅に応じて単調に増加または減少する、処理されるべき信号のみを生成して出力する。［ｙ１、ｙ３］の範囲内の入力信号ｙの部分に対して、区分化処理回路は、入力信号の振幅がｙ３であるとき生成される、処理されるべき信号を出力する。［ｙ４、ｙ２］の範囲内の入力信号ｙの部分に対して、区分化処理回路は、線形調節の後に得られる信号の振幅がｙ４であるとき生成される、処理されるべき信号を出力する。

たとえば、事前設定の次数は３であり、多項式演算回路４２によって受信された処理されるべき信号の振幅はｚであり、多項式演算回路４２によって生成された、計算項の次数である値は、ｚ³、ｚ²、およびｚである。１次の計算項の係数がａ１であり、２次の計算項の係数がａ２であり、３次の計算項の係数がａ３であれば、重み付け回路４３によって生成される、重み付け回路４３が配置されている区分化処理回路のものである１つの出力信号は、ａ３×ｚ³＋ａ２×ｚ²＋ａ１×ｚである。もちろん、重み付け回路４３は、重み付け回路４３が配置されている区分化処理回路の出力信号を生成するとき、定数項をさらに加算してよい。すなわち、重み付け回路４３が配置されている区分化処理回路の１つの生成される出力信号はａ３×ｚ³＋ａ２×ｚ²＋ａ１×ｚ＋ａ０であり、ここでａ０、ａ１、ａ２、およびａ３は定数である。

任意選択で、図５に示されるように、振幅制限回路は予調節回路（pre-adjustment circuit）５１および振幅制限増幅器（amplitude limiting amplifier）回路５２を含む。

予調節回路５１は、入力信号を受信し、入力信号を増幅することおよび／または入力信号に対してオフセット調節を遂行することによって得られた信号を出力する。

予調節回路５１は、信号に対してオフセット調節および／または振幅増幅を実施する。入力信号ｘと出力信号ｙの間の関係は、ｙ＝ａ×ｘ＋ｃとして表され得、ここでａは増幅倍数であり、ｃは直流オフセットである。実際の用途では、オフセット調節を実施するために加算器が使用されてよく、振幅増幅を実施するために増幅器が使用されてよい。

振幅制限増幅器回路５２は、予調節回路５１によって出力された信号を受信して、予調節回路５１によって出力された信号の振幅が振幅制限増幅器回路５２の振幅制限範囲の範囲内にあるとき、予調節回路５１によって出力された信号の振幅に応じてその振幅が単調に変化する、処理されるべき信号を生成して出力し、または予調節回路５１によって出力された信号の振幅が振幅制限増幅器回路５２の振幅制限範囲の最小値未満であるとき、第１の既定値を出力し、または予調節回路５１によって出力された信号の振幅が振幅制限増幅器回路５２の振幅制限範囲の最大値よりも大きいとき、第２の既定値を出力する。

振幅制限増幅器回路５２の振幅制限範囲と、振幅制限増幅器回路５２が配置されている区分化処理回路の事前設定の振幅範囲との間のマッピング関係は、予調節回路５１によって受信された入力信号と、予調節回路５１によって出力された信号との間のマッピング関係と同一である。

すなわち、予調節回路５１によって受信される入力信号ｘと予調節回路５１によって出力される信号ｙの間のマッピング関係がｙ＝ｆ（ｘ）であれば、振幅制限増幅器回路５２の振幅制限範囲と、振幅制限増幅器回路５２が配置されている区分化処理回路の事前設定の振幅範囲との間のマッピング関係はｙ’＝ｆ（ｘ’）であり、ここで、ｘ’は振幅制限増幅器回路５２が配置されている区分化処理回路の事前設定の振幅範囲の範囲内の値であり、ｙ’は振幅制限増幅器回路５２の振幅制限範囲の範囲内の値である。

振幅制限増幅器回路５２によって出力される処理されるべき信号の振幅は、第１の既定値と第２の既定値の範囲内で変化する。予調節回路５１によって出力された信号の振幅が、振幅制限増幅器回路５２の振幅制限範囲の最小値未満であるとき、振幅制限増幅器回路５２は第１の既定値を出力し、または予調節回路５１によって出力された信号の振幅が、区分化処理回路の事前設定の振幅範囲の範囲内にあるとき、振幅制限増幅器回路５２は、予調節回路５１によって出力された信号の振幅の増加（または減少）に応じてその振幅が増加する信号を出力し、または予調節回路５１によって出力された信号の振幅が、振幅制限増幅器回路５２の振幅制限範囲の最小値よりも大きいとき、振幅制限増幅器回路５２は第２の既定値を出力する。

任意選択で、図６に示されるように、振幅制限増幅器回路は、第１のトライオードＴ１、第２のトライオードＴ２、第３のトライオードＴ３、第４のトライオードＴ４、第１の抵抗Ｒ１、第２の抵抗Ｒ２、第３の抵抗Ｒ３、第４の抵抗Ｒ４、第５の抵抗Ｒ５、第６の抵抗Ｒ６、および第７の抵抗を含む。

第１の抵抗Ｒ１の一端が振幅制限された信号Ｌｉｍｉｔ（制限）を受信し、第１の抵抗Ｒ１の他端は、第１のトライオードＴ１のコレクタ、第１のトライオードＴ１のベース、および第２のトライオードＴ２のベースに対して別個に接続されている。第１のトライオードＴ１のエミッタは第２の抵抗Ｒ２を使用することによって接地されている。第２のトライオードＴ２のエミッタは第３の抵抗Ｒ３を使用することによって接地されている。第２のトライオードＴ２のコレクタは、振幅制限された信号Ｌｉｍｉｔの振幅に関連する信号を出力する。

第３のトライオードＴ３のベースは第１の入力信号を受信する。第４のトライオードＴ４のベースは第２の入力信号を受信する。第３のトライオードＴ３のコレクタは、第４の抵抗Ｒ４と第５の抵抗Ｒ５を連続して使用することによって第４のトライオードＴ４のコレクタに接続されている。第３のトライオードＴ３のエミッタは第６の抵抗Ｒ６と第７の抵抗Ｒ７を連続して使用することによって第４のトライオードＴ４のエミッタに接続されている。第６の抵抗Ｒ６が第７の抵抗Ｒ７に接続されている端は、振幅制限された信号Ｌｉｍｉｔの振幅と関連する信号を受信する。第４の抵抗Ｒ４が第３のトライオードＴ３のコレクタに接続されている端の信号は、振幅制限増幅器回路によって出力された２つのチャネルの信号のうち一方のチャネルの信号である。第５の抵抗Ｒ５が第４のトライオードＴ４のコレクタに接続されている端の信号は、振幅制限増幅器回路によって出力された２つのチャネルの信号のうち他方のチャネルの信号である。

第１の入力信号と第２の入力信号の間の差は、予調節回路によって出力された信号と等しいものである。振幅制限増幅器回路によって出力された２つのチャネルの信号の間の差は、振幅制限増幅器回路が配置されている振幅制限回路によって出力される、処理されるべき信号である。

図６において、第４の抵抗Ｒ４が第５の抵抗Ｒ５に接続されている端は、電力信号ＶＣＣを受信する。

図６において、第１の抵抗Ｒ１、第２の抵抗Ｒ２、第３の抵抗Ｒ３、第１のトライオードＴ１、および第２のトライオードＴ２は、比例の電流ミラー回路を形成し、第２のトライオードＴ２のコレクタの電流は、振幅制限された信号Ｌｉｍｉｔを制御することによって制御され得る。第４の抵抗Ｒ４、第５の抵抗Ｒ５、第６の抵抗Ｒ６、第７の抵抗Ｒ７、第３のトライオードＴ３、および第４のトライオードＴ４は、差動増幅器を形成する。差動増幅器のバイアス電流は前述の電流ミラーによって提供され、すなわち、差動増幅器のバイアス電流は第２のトライオードＴ２のコレクタの電流である。第２のトライオードＴ２のコレクタの電流の大きさは、差動増幅器の振幅制限範囲Ａを決定し、すなわち、第２のトライオードＴ２のコレクタの電流の大きさは、入力信号が範囲Ａの範囲内にあるときには差動増幅器によって出力される信号が差動増幅器の入力信号に応じて単調に変化すること、および、入力信号が範囲Ａを超えているときには差動増幅器によって出力される信号がもはや差動増幅器の入力信号に応じて変化しないこと、を決定する。したがって、振幅制限増幅器回路の振幅制限範囲Ａは、振幅制限された信号Ｌｉｍｉｔを制御することによって制御され得る。

任意選択で、図７に示されるように、事前設定の次数はｍであり、多項式演算回路はｍ−１個の乗算器７１を含み、それぞれの乗算器７１の一方の入力端が、多項式演算回路が配置されている区分化処理回路の振幅制限回路によって出力された信号Ｖｉｎを受信する。第１の乗算器７１の他方の入力端は、多項式演算回路が配置されている区分化処理回路の振幅制限回路によって出力された信号Ｖｉｎを受信する。第ｌの乗算器７１の他方の入力端は、第（ｌ−１）の乗算器によって出力された信号を受信し、ここでｌ＝２、．．．、ｍである。第ｐの乗算器７１によって出力される信号は、多項式演算回路が配置されている区分化処理回路の振幅制限回路によって出力される信号の（ｐ＋１）乗であり、ここでｐ＝１、．．．、ｍ−１である。一般にｐは２以下である。ｐが２よりも大きければ、区分化処理回路の数量が増加され得、その結果、入力信号がより多くの区分に分割され得て、ｐが減少され得、すなわち事前設定の次数ｍが減少される。たとえば、曲線当てはめ回路が２つの区分化処理回路を含み、ｐ＝４であるとき、曲線当てはめ回路における区分化処理回路の数量が３に増加されてよく、その結果ｐが減少される。

任意選択で、図８に示されるように、事前設定の次数はｍであり、重み付け回路はｎ×ｍ個の乗算器８１およびｎ個の第２の加算回路８２を含み、ここで、ｎ×ｍ個の乗算器８１はｎ個のグループに分割されており、それぞれのグループがｍ個の乗算器８１を有し、ｎは自然数である。

第ｋのグループにおけるそれぞれの乗算器８１の一方の入力端が、多項式演算回路によって出力された、計算項の次数である値のうちの１つを受信する。第ｋのグループにおける乗算器８１の一方の入力端がｌ次の計算項の値を受信し、それが多項式演算回路によって出力され、乗算器８１の他方の入力端が、計算項のｌ次の係数であって重み付け係数における係数の第ｋのグループにある係数を受信する。ｋ＝１、．．．、ｎであり、ｌはｍ以下の自然数である。

それぞれの第２の加算回路８２が、グループの乗算器８１によって出力された信号を加算することによって得られた信号を出力し、その信号を、重み付け回路が配置されている区分化処理回路の１つの出力信号として使用する。

図８では、説明のための例として２つの第２の加算回路８２が使用される。すなわち、２つの出力信号を有するそれぞれの区分化処理回路が説明ために使用される。図８において、第２の加算回路８２が計算項の次数に対して重み付けされた加算を遂行するとき、定数項は加算されない。したがって、曲線当てはめ回路の１つの出力信号は、第１の加算回路３２によって受信されたｎ個の信号の合計と定数項を加算した値と等しい。第２の加算回路８２が、計算項の次数に対して重み付けされた合計を遂行するとき、定数項を加算する場合には、曲線当てはめ回路の１つの出力信号は、第１の加算回路３２によって受信されたｎ個の信号の合計と等しい。別々の第１の加算回路３２が、同一の区分化処理回路の別々の出力信号を受信する。

図８において、乗算器のすべてが４象限乗算器である。すなわち、図８において、それぞれの乗算器によって受信される信号は正または負であり得る。計算項のそれぞれの次数の係数はゆっくり変化し、一般にデジタル的に構成される。したがって、乗算器の２つの入力端は非対称に設計されてよく、実施する必要があるのは乗算機能のみである。

本発明の実施形態は、本発明の実施形態において提供された曲線当てはめ回路を含んでいるアナログ前置補償器を提供するものである。

本発明の実施形態は、本発明の実施形態において提供された曲線当てはめ回路を含んでいる無線周波数信号送信器を提供するものである。

当業者なら、本発明の実施形態が、方法、システム、またはコンピュータプログラム製品として提供され得ることを理解するはずである。したがって、本発明は、ハードウェアのみの実施形態、ソフトウェアのみの実施形態、またはソフトウェアとハードウェアの組合せを伴う実施形態の形式を使用し得る。その上、本発明は、コンピュータが使えるプログラムコードを含んでいる、１または複数のコンピュータが使える記憶媒体（それだけではないが、ディスクメモリ、ＣＤ−ＲＯＭ、光メモリなどを含む）上で実施されるコンピュータプログラム製品の形式を使用し得る。

本発明は、方法の流れ図および／またはブロック図、デバイス（システム）、ならびに本発明の実施形態によるコンピュータプログラム製品に関して説明されている。コンピュータプログラム命令は、それぞれの処理および／または流れ図におけるそれぞれのブロックおよび／またはブロック図ならびに処理の組合せおよび／または流れ図におけるブロックおよび／またはブロック図を実施するために使用され得ることを理解されたい。これらのコンピュータプログラム命令は、コンピュータまたは他のプログラマブルデータ処理デバイスのプロセッサによって実行された命令が、流れ図の１または複数の処理および／またはブロック図の１または複数のブロックにおける特定の機能を実施するための装置を生成するように、汎用コンピュータ、専用コンピュータ、埋込み型プロセッサ、またはマシンを生成するための任意の他のプログラマブルデータ処理デバイスのプロセッサ向けに提供され得るものである。

これらのコンピュータプログラム命令は、コンピュータ可読記憶装置に記憶された命令が命令装置を含んでいる人工品を生成するように、特定のやり方で作動するようにコンピュータまたは任意の他のプログラマブルデータ処理デバイスに命令することができるコンピュータ可読記憶装置に記憶されてよい。命令装置は、流れ図の１または複数の処理および／またはブロック図の１または複数のブロックにおける特定の機能を実施する。

これらのコンピュータプログラム命令は、一連の動作およびステップがコンピュータまたは別のプログラマブルデバイス上で遂行され得、それによってコンピュータで実施される処理を生成するように、コンピュータまたは別のプログラマブルデータ処理デバイスにロードされてよい。したがって、コンピュータまたは別のプログラマブルデバイス上で実行される命令は、流れ図の１または複数の処理および／またはブロック図の１または複数のブロックにおける特定の機能を実施するためのステップを提供するものである。

本発明のいくつかの好ましい実施形態が説明されてきたが、当業者なら、基本的な発明概念を一旦学習すれば、これらの実施形態に対する変更形態および修正形態を作製することができる。したがって、以下の特許請求の範囲は、好ましい実施形態ならびに本発明の範囲内にあるすべての変更形態および修正形態を対象として含むように解釈されることが意図されている。

明らかに、当業者なら、本発明の実施形態の精神および範囲から逸脱することなく、本発明の実施形態に対する様々な修正形態および変形形態を作製することができる。本発明は、これらの修正形態および変形形態を、以下の特許請求の範囲およびそれらの等価な技術によって定義された保護の範囲の範囲内に入るものであれば、対象として含むように意図されている。

Claims

ｎ個の区分化処理回路およびｑ個の第１の加算回路を備える曲線当てはめ回路であって、ここにおいてｎは２以上であり、ｑは自然数であり、
それぞれの区分化処理回路は、入力信号を受信し、事前設定のルールに従って前記入力信号の部分を切り取り、前記切り取られた部分に応じて、処理されるべき信号を生成し、多項式当てはめ手法を使用することにより、前記処理されるべき信号に応じてｑ個の出力信号を生成し、ここにおいて、別々の区分化処理回路によって切り取られる部分は正確に同一であるわけではなく、
それぞれの第１の加算回路は、それぞれの区分化処理回路のｑ個の出力信号における１つの信号を受信し、受信されたｎ個の信号の合計に応じて、前記曲線当てはめ回路の１つの出力信号を得、ここにおいて、別々の第１の加算回路は、同一の区分化処理回路のｑ個の出力信号における別々の出力信号を受信することを特徴とする曲線当てはめ回路。
それぞれの第１の加算回路は、
それぞれの区分化処理回路の前記ｑ個の出力信号における１つの信号を受信して、それぞれの区分化処理回路の前記ｑ個の出力信号のどれも定数項を備えていないとき、前記受信されたｎ個の信号の合計を定数項に対して加えることによって得られた信号を、前記曲線当てはめ回路の１つの出力信号として使用し、または少なくとも１つの区分化処理回路のｑ個の出力信号が定数項を備えているとき、前記受信されたｎ個の信号の前記合計を、前記曲線当てはめ回路の１つの出力信号として使用するように特に構成されていることを特徴とする請求項１に記載の曲線当てはめ回路。
それぞれの区分化処理回路は、
前記入力信号を受信し、前記入力信号の振幅および前記区分化処理回路の事前設定の振幅範囲に応じて、前記切り取られる部分を決定し、前記切り取られた部分に応じて前記処理されるべき信号を生成して、前記多項式当てはめ手法を使用することにより、前記処理されるべき信号に応じて前記ｑ個の出力信号を生成するように特に構成されていることを特徴とする請求項１に記載の曲線当てはめ回路。
それぞれの区分化処理回路は、
前記入力信号を受信し、前記入力信号の２点間の部分を切り取り、前記切り取られた部分に応じて、前記処理されるべき信号を生成し、前記多項式当てはめ手法を使用することにより、前記処理されるべき信号に応じて前記ｑ個の出力信号を生成するように特に構成されていることを特徴とする請求項１に記載の曲線当てはめ回路。
それぞれの区分化処理回路は、振幅制限回路、多項式演算回路、および重み付け回路を備え、ここにおいて、
前記振幅制限回路は、入力信号を受信して、前記入力信号の振幅が、前記振幅制限回路が配置されている前記区分化処理回路の事前設定の振幅範囲の範囲内にあるときには、その振幅が前記入力信号の振幅に応じて単調に変化する、処理されるべき信号を生成して出力し、または前記入力信号の前記振幅が前記事前設定の振幅範囲の最小値未満であるときには第１の既定値を出力し、または前記入力信号の前記振幅が前記事前設定の振幅範囲の最大値よりも大きいときには第２の既定値を出力し、ここにおいて、前記第１の既定値は、前記入力信号の前記振幅が前記事前設定の振幅範囲の前記最小値であるとき生成された処理されるべき信号の振幅と等しく、また、前記第２の既定値は、前記入力信号の前記振幅が前記事前設定の振幅範囲の前記最大値であるとき生成された処理されるべき信号の振幅と等しく、
前記多項式演算回路は、前記振幅制限回路によって出力された前記処理されるべき信号の振幅に応じて、計算項の次数が事前設定の次数以下の計算項のそれぞれの次数の値を生成し、
前記重み付け回路は、計算項のそれぞれの次数の値を受信し、計算項のそれぞれの次数であって重み付け係数にある係数に応じて、また、計算項のそれぞれの次数の値に応じて、前記区分化処理回路の出力信号を生成することを特徴とする請求項４に記載の曲線当てはめ回路。
前記振幅制限回路は予調節回路および振幅制限増幅器回路を備え、ここにおいて、
前記予調節回路は、入力信号を受信し、前記入力信号を増幅することおよび／または前記入力信号に対してオフセット調節を遂行することによって得られた信号を出力し、
前記振幅制限増幅器回路は、前記予調節回路によって出力された前記信号を受信して、前記予調節回路によって出力された前記信号の振幅が前記振幅制限増幅器回路の振幅制限範囲の範囲内にあるとき、前記予調節回路によって出力された前記信号の前記振幅に応じてその振幅が単調に変化する、処理されるべき信号を生成して出力し、または前記予調節回路によって出力された前記信号の前記振幅が前記振幅制限増幅器回路の前記振幅制限範囲の最小値未満であるとき、前記第１の既定値を出力し、または前記予調節回路によって出力された前記信号の前記振幅が前記振幅制限増幅器回路の前記振幅制限範囲の最大値よりも大きいとき、前記第２の既定値を出力し、ここにおいて、
前記振幅制限増幅器回路の前記振幅範囲と、前記振幅制限増幅器回路が配置されている前記区分化処理回路の前記事前設定の振幅範囲との間のマッピング関係は、前記予調節回路によって受信された前記入力信号と、前記予調節回路によって出力された前記信号との間のマッピング関係と同一であることを特徴とする請求項５に記載の曲線当てはめ回路。
前記振幅制限増幅器回路は、第１のトライオード、第２のトライオード、第３のトライオード、第４のトライオード、第１の抵抗、第２の抵抗、第３の抵抗、第４の抵抗、第５の抵抗、第６の抵抗、および第７の抵抗を備え、ここにおいて、
前記第１の抵抗の一端が振幅制限された信号を受信し、前記第１の抵抗の他端は、前記第１のトライオードのコレクタ、前記第１のトライオードのベース、および前記第２のトライオードのベースに対して別個に接続されており、前記第１のトライオードのエミッタは前記第２の抵抗を使用することによって接地されており、前記第２のトライオードのエミッタは前記第３の抵抗を使用することによって接地されており、前記第２のトライオードのコレクタは、前記振幅制限された信号の振幅に関連する信号を出力し、
前記第３のトライオードのベースは第１の入力信号を受信し、前記第４のトライオードのベースは第２の入力信号を受信し、前記第３のトライオードのコレクタは、前記第４の抵抗と前記第５の抵抗を連続して使用することによって前記第４のトライオードのコレクタに接続されており、前記第３のトライオードのエミッタは前記第６の抵抗と前記第７の抵抗を連続して使用することによって前記第４のトライオードのエミッタに接続されており、前記第６の抵抗が前記第７の抵抗に接続されている端は、前記振幅制限された信号の前記振幅と関連する前記信号を受信し、前記第４の抵抗が前記第３のトライオードの前記コレクタに接続されている端の信号は、前記振幅制限増幅器回路によって出力された２つのチャネルの信号のうち一方のチャネルの信号であり、前記第５の抵抗が前記第４のトライオードの前記コレクタに接続されている端の信号は、前記振幅制限増幅器回路によって出力された前記２つのチャネルの信号のうち他方のチャネルの信号であり、ここにおいて、
前記第１の入力信号と前記第２の入力信号の間の差は、前記予調節回路によって出力された前記信号と等しく、前記振幅制限増幅器回路によって出力された前記２つのチャネルの信号の間の差は、前記振幅制限増幅器回路が配置されている前記振幅制限回路によって出力される、前記処理されるべき信号であることを特徴とする請求項６に記載の曲線当てはめ回路。
前記事前設定の次数はｍであり、前記多項式演算回路はｍ−１個の乗算器を備え、それぞれの乗算器の一方の入力端が、前記多項式演算回路が配置されている前記区分化処理回路の前記振幅制限回路によって出力された信号を受信し、第１の乗算器の他方の入力端は、前記多項式演算回路が配置されている前記区分化処理回路の前記振幅制限回路によって出力された前記信号を受信し、第ｌの乗算器の他方の入力端は、第（ｌ−１）の乗算器によって出力された信号を受信し、ここにおいてｌ＝２、．．．、ｍであり、第ｐの乗算器によって出力される信号は、前記多項式演算回路が配置されている前記区分化処理回路の前記振幅制限回路によって出力される信号の（ｐ＋１）乗であり、ここにおいてｐ＝１、．．．、ｍ−１であることを特徴とする請求項５に記載の曲線当てはめ回路。
前記事前設定の次数はｍであり、前記重み付け回路はｎ×ｍ個の乗算器およびｎ個の第２の加算回路を備え、ここにおいて、前記ｎ×ｍ個の乗算器はｎ個のグループに分割されており、それぞれのグループがｍ個の乗算器を有し、ｎは自然数であり、
第ｋのグループにおけるそれぞれの乗算器の一方の入力端が、前記多項式演算回路によって出力された、計算項の次数である値のうちの１つを受信し、第ｋのグループにおける乗算器の一方の入力端が、ｌ次の計算項の値であって前記多項式演算回路によって出力される値を受信し、前記乗算器の他方の入力端が、計算項のｌ次の係数であって前記重み付け係数における係数の第ｋのグループにある係数を受信し、ここにおいて、ｋ＝１、．．．、ｎであり、ｌはｍ以下の自然数であるとき、
それぞれの第２の加算回路が、グループの乗算器によって出力された信号を加算することによって得られた信号を出力し、前記信号を、前記重み付け回路が配置されている前記区分化処理回路の１つの出力信号として使用することを特徴とする請求項５に記載の曲線当てはめ回路。
請求項１乃至９のいずれか一項に記載の曲線当てはめ回路を備えることを特徴とするアナログ前置補償器。
請求項１乃至９のいずれか一項に記載の曲線当てはめ回路を備えることを特徴とする無線周波数信号送信器。