CN105745641B - 一种曲线拟合电路、模拟预失真器和射频信号发射机 - Google Patents

一种曲线拟合电路、模拟预失真器和射频信号发射机 Download PDF

Info

Publication number
CN105745641B
CN105745641B CN201480024986.4A CN201480024986A CN105745641B CN 105745641 B CN105745641 B CN 105745641B CN 201480024986 A CN201480024986 A CN 201480024986A CN 105745641 B CN105745641 B CN 105745641B
Authority
CN
China
Prior art keywords
signal
circuit
amplitude
output
segment processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480024986.4A
Other languages
English (en)
Other versions
CN105745641A (zh
Inventor
黄伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Publication of CN105745641A publication Critical patent/CN105745641A/zh
Application granted granted Critical
Publication of CN105745641B publication Critical patent/CN105745641B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/17—Function evaluation by approximation methods, e.g. inter- or extrapolation, smoothing, least mean square method
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3258—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits based on polynomial terms
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/102—A non-specified detector of a signal envelope being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Data Mining & Analysis (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Algebra (AREA)
  • Computational Mathematics (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Databases & Information Systems (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)
  • Transmitters (AREA)

Abstract

本发明实施例提供了一种曲线拟合电路、模拟预失真器和射频信号发射机，用以解决在射频信号分解时采用现有的多项式拟合经常会用到高阶多项式，所导致的拟合结果对高次项系数和量化噪声都非常敏感的问题。该曲线拟合电路中的每个分段处理电路，按照预设规则截取接收到的输入信号中的一部分，以及根据截取的部分生成待处理信号，并采用多项式拟合的方法根据所述待处理信号生成q个输出信号；不同分段处理电路截取的部分不完全相同；每个第一加法电路，接收各个分段处理电路的q个输出信号中的一个信号，并根据接收到的n个信号之和得到所述曲线拟合电路的一个输出信号；不同第一加法电路接收同一个分段处理电路的q个输出信号中的不同输出信号。

Description

一种曲线拟合电路、模拟预失真器和射频信号发射机
技术领域
本发明涉及通信技术领域，特别涉及一种曲线拟合电路、模拟预失真器和射频信号发射机。
背景技术
多输入射频功率放大器是具有两个或两个以上射频信号输入端和单个输出端的功率放大器。多输入射频功率放大器相比于传统的单输入、单输出的射频功率放大器具有更好的性能，并且由于多输入射频功率放大器可以通过调整各个输入之间的幅度和相位的关系使得多输入射频功率放大器的性能更加优异，因此，多输入射频功率放大器越来越受到重视。
传统的使用多输入功率放大器的发射机中需要至少两个完整的射频小信号链路，这样，在发射机中小信号通道增加，使得发射机的结构复杂。为了简化发射机的结构，目前的发射机中常采用射频分解的方案来简化发射机的结构，采用射频分解方案的发射机的结构可以如图1所示：信号分量分离模块15接收正交调制器14输出的信号，并将接收到的信号分解为两路，输出到两个驱动放大器16中，图1所示的发射机还包括数字预失真模块11、正交调制补偿模块12、数模转换模块13、射频功率放大器17、下变频器18和模数转换模块19。
其中，信号分量分离模块如图2所示，包括包络检波器21、正交信号分离器22、乘法器23和曲线拟合电路24。曲线拟合电路24的设计是信号分量分离模块中的关键，曲线拟合电路的功能是将由实数表示的输入信号转变为复数表示的输出信号，因此，由于曲线拟合电路是用电路实现数学计算，这会不可避免的存在误差，因此，这要求电路结构要具有一定的容差特性。
实现曲线拟合电路的功能通常的方法是多项式拟合，例如，信号x与信号y之间的关系为y＝f(x)，曲线拟合电路在接收到信号x后，要输出信号y，曲线拟合电路采用xn作为基函数拟合信号x与信号y之间的关系，得到y＝a*x5+b*x4+c*x3+d*x2+e*x1+f，其中，基函数分别为x5、x4、x3、x2、x1和x0，而a、b、c、d、e、f分别为各基函数的系数。
这种直接采用多项式-拟合时，由于实现射频分解功能的信号分量分离模块需要拟合的曲线比较复杂，通常需要用到高阶多项式，这样，拟合结果对高次项的系数，即高阶系数非常敏感，并且，由于要用到高阶多项式，这导致拟合结果对量化噪声非常敏感。
综上所述，由于射频分解需要拟合的曲线比较复杂，采用目前的多项式拟合时，通常会用到高阶多项式，这样，拟合结果不但对高次项系数非常敏感，并且对量化噪声也很敏感。
发明内容
本发明实施例提供了一种曲线拟合电路、模拟预失真器和射频信号发射机，用以解决在射频信号分解时采用现有的多项式拟合经常会用到高阶多项式，所导致的拟合结果对高次项系数和量化噪声都非常敏感的问题。
第一方面，提供了一种曲线拟合电路，其特征在于，包括n个分段处理电路和q个第一加法电路；n大于或等于2；q为自然数；
每个分段处理电路，接收输入信号，并按照预设规则截取所述输入信号中的一部分，以及根据截取的部分生成待处理信号，并采用多项式拟合的方法根据所述待处理信号生成q个输出信号；其中，不同分段处理电路截取的部分不完全相同；
每个第一加法电路，接收各个分段处理电路的q个输出信号中的一个信号，并根据接收到的n个信号之和得到所述曲线拟合电路的一个输出信号；其中，不同第一加法电路接收同一个分段处理电路的q个输出信号中的不同输出信号。
结合第一方面，在第一种可能的实现方式中，所述每个第一加法电路，具体用于：
接收各个分段处理电路输出的q个输出信号中的一个信号；并在每个分段处理电路的q个输出信号中均不包括常数项时，将接收到的n个信号之和加上常数项作为所述曲线拟合电路的一个输出信号；以及至少一个分段处理电路的q个输出信号中包括常数项时，将接收到的n个信号之和作为所述曲线拟合电路的一个输出信号。
结合第一方面，在第二种可能的实现方式中，每个分段处理电路具体用于：
接收输入信号，并根据所述输入信号的幅值和该分段处理电路的幅值预设范围确定截取的部分，以及根据截取的部分生成待处理信号，并采用多项式拟合的方法根据所述待处理信号生成q个输出信号。
结合第一方面，在第三种可能的实现方式中，每个分段处理电路具体用于：
接收输入信号，并截取所述输入信号的两点之间的部分，以及根据截取的部分生成待处理信号，并采用多项式拟合的方法根据所述待处理信号生成q个输出信号。
结合第一方面的第三种可能的实现方式，在第四种可能的实现方式中，每个分段处理电路包括限幅电路、多项式运算电路和加权电路；
所述限幅电路，接收输入信号，并在所述输入信号的幅值在所述限幅电路所在的分段处理电路的幅值预设范围内时，生成幅值随着所述输入信号的幅值单调变化的待处理信号并输出；并在所述输入信号的幅值小于所述幅值预设范围的最小值时，输出第一预设值；以及在所述输入信号的幅值大于所述幅值预设范围的最大值时，输出第二预设值；其中，所述第一预设值等于所述输入信号的幅值为所述幅值预设范围的最小值时生成的待处理信号的幅值，所述第二预设值等于所述输入信号的幅值为所述幅值预设范围的最大值时生成的待处理信号的幅值；
所述多项式运算电路，根据所述限幅电路输出的待处理信号的幅值生成阶数不高于预设阶数的各阶计算项的值；
所述加权电路，接收各阶计算项的值，并根据加权系数中的各阶计算项的系数与所述各阶计算项的值生成所述分段处理电路的输出信号。
结合第一方面的第四种可能的实现方式，在第五种可能的实现方式中，所述限幅电路包括预调整电路和限幅放大器电路；
所述预调整电路，接收输入信号，并将所述输入信号放大和/或对所述输入信号进行偏移调整后输出；
所述限幅放大器电路，接收所述预调整电路输出的信号，并在所述预调整电路输出的信号的幅值在所述限幅放大器电路的限幅范围内时，生成幅值随着所述预调整电路输出的信号的幅值单调变化的待处理信号并输出；并在所述预调整电路输出的信号的幅值小于所述限幅放大器电路的限幅范围的最小值时，输出所述第一预设值；以及在所述预调整电路输出的信号的幅值大于所述限幅放大器电路的限幅范围的最大值时，输出所述第二预设值；
其中，所述限幅放大器电路的限幅范围与所述限幅放大器电路所在的分段处理电路的幅值预设范围之间的对应关系，与所述预调整电路接收到的输入信号与所述预调整电路输出的信号之间的对应关系相同。
结合第一方面的第五种可能的实现方式，在第六种可能的实现方式中，所述限幅放大器电路包括第一三极管、第二三极管、第三三极管、第四三极管、第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻和第七电阻；
所述第一电阻的一端接收限幅信号，所述第一电阻的另一端分别连接第一三极管的集电极、第一三极管的基极和第二三极管的基极，所述第一三极管的发射极通过第二电阻接地，所述第二三极管的发射极通过第三电阻接地，所述第二三极管的集电极输出与所述限幅信号的幅值相关的信号；
所述第三三极管的基极接收第一输入信号，所述第四三极管的基极接收第二输入信号，所述第三三极管的集电极依次通过第四电阻和第五电阻连接所述第四三极管的集电极，所述第三三极管的发射极依次通过第六电阻和第七电阻连接所述第四三极管的发射极，所述第六电阻与所述第七电阻相连的一端接收与所述限幅信号的幅值相关的信号，所述第四电阻与所述第三三极管的集电极相连的一端的信号为所述限幅放大器电路输出的两路信号中的一路信号，所述第五电阻与所述第四三极管的集电极相连的一端的信号为所述限幅放大器电路输出的两路信号中的另一路信号；
所述第一输入信号与所述第二输入信号之差等于所述预调整电路输出的信号；所述限幅放大器电路输出的两路信号之差为所述限幅放大器电路所在的限幅电路输出的待处理信号。
结合第一方面的第四种可能的实现方式，在第七种可能的实现方式中，所述预设阶数为m，所述多项式运算电路包括m-1个乘法器，每个乘法器的一个输入端均接收所述多项式运算电路所在的分段处理电路中的限幅电路输出的信号；第一个乘法器的另一个输入端接收所述多项式运算电路所在的分段处理电路中的限幅电路输出的信号，第l个乘法器的另一个输入端接收第l-1个乘法器输出的信号，l＝2,…,m；第p个乘法器输出的信号为所述多项式运算电路所在的分段处理电路中的限幅电路输出的信号的p+1次方，p＝1,…,m-1。
结合第一方面的第四种可能的实现方式，在第八种可能的实现方式中，所述预设阶数为m，所述加权电路包括n*m个乘法器和n个第二加法电路；其中，n*m个乘法器分为n组，每组为m个乘法器；n为自然数；
第k组的各个乘法器的一个输入端接收所述多项式运算电路输出的各阶计算项的值中的一个；在第k组的一个乘法器的一个输入端接收所述多项式运算电路输出的l阶计算项的值时，该乘法器的另一个输入端接收所述加权系数中的第k组系数中的l阶计算项的系数；k＝1，…，n；l为不大于m的自然数；
每个第二加法电路将一组的各个乘法器输出的信号相加后输出，作为所述加权电路所在的分段处理电路的一个输出信号。
第二方面，提供一种模拟预失真器，包括本发明实施例提供的曲线拟合电路。
第三方面，提供一种射频信号发射机，包括本发明实施例提供的曲线拟合电路。
本发明实施例的有益效果包括：
本发明实施例提供的曲线拟合电路、模拟预失真器和射频信号发射机，由于曲线拟合电路中的各个分段处理电路分别截取输入信号中的一部分，每个分段处理电路仅拟合其截取的部分，这样即使输入信号比较复杂，但是，将输入信号分成n部分后，每一部分信号的复杂度也会大大降低，因此，每个分段处理电路仅根据输入信号中的一部分信号采用多项式拟合的方法生成输出信号时，用到的多项式中的基函数的最高阶数也会下降，这降低了各分段处理电路的输出信号对高次项系数和量化噪声的敏感程度，从而也降低了曲线拟合电路的输出信号对高次项系数和量化噪声的敏感程度。
附图说明
图1为现有技术中采用射频分解方案的发射机的结构示意图；
图2为现有技术中的信号分量分离模块的结构示意图；
图3为本发明实施例提供的曲线拟合电路的结构示意图；
图4为本发明实施例提供的分段处理电路的结构示意图；
图5为本发明实施例提供的限幅电路的结构示意图；
图6为本发明实施例提供的限幅放大器电路的结构示意图；
图7为本发明实施例提供的多项式运算电路的结构示意图；
图8为本发明实施例提供的加权电路的结构示意图。
具体实施方式
本发明实施例提供了一种曲线拟合电路、模拟预失真器和射频信号发射器，曲线拟合电路中的每个分段处理电路仅根据输入信号中的一部分采用多项式拟合的方法生成q个输出信号，而由于将输入信号分成n部分后，每一部分信号的复杂度都会大大降低，因此，每个分段处理电路采用多项式拟合时，用到的多项式中的基函数的最高阶数也会下降，这降低了各分段处理电路的输出信号对高次项系数和量化噪声的敏感程度，从而也降低了曲线拟合电路的输出信号对高次项系数和量化噪声的敏感程度。
下面结合说明书附图，对本发明实施例提供的曲线拟合电路、模拟预失真器和射频信号发射机的具体实施方式进行说明。
本发明实施例提供的曲线拟合电路，如图3所示，包括n个分段处理电路31和q个第一加法电路32；n大于或等于2；q为自然数；
每个分段处理电路31，接收输入信号，并按照预设规则截取所述输入信号中的一部分，以及根据截取的部分生成待处理信号，并采用多项式拟合的方法根据所述待处理信号生成q个输出信号；其中，不同分段处理电路截取的部分不完全相同；
每个第一加法电路32，用于接收各个分段处理电路31的q个输出信号中的一个信号，并根据接收到的n个信号之和得到所述曲线拟合电路的一个输出信号；其中，不同第一加法电路32接收同一个分段处理电路31的q个输出信号中的不同输出信号。
其中，按照预设规则截取所述输入信号中的一部分，可以是截取输入信号的幅值在分段处理电路的幅值预设范围内的部分，也可以是截取输入信号的两个点之间的部分，还可以根据输入信号的其它特征来截取输入信号。
例如，由信号A拟合出信号B，在不将信号A分为多部分直接进行拟合的过程中，要用到的多项式中的基函数的最高阶数为5阶才能达到目标精度，也就是说，要用到的多项式中的基函数分别为x5、x4、x3、x2、x1和x0，而按照一定规则将信号A分为若干部分后，由于每一部分信号的复杂程度都小于信号A的复杂程度，因此，在根据信号A的某一部分进行拟合的过程中要用到的多项式中的基函数的最高阶数小于5阶便能达到目标精度，这样，在将信号A分为若干部分后，根据每一部分分别采用多项式拟合的方法拟合时，拟合后的结果对高阶系数和量化噪声的敏感程度都会降低。
如果需要拟合的曲线只有一条，例如，由实数的信号拟合出一个实数的信号，那么，各个分段处理电路仅生成一个输出信号，而第一加法电路在将各个分段处理电路的输出信号相加后，也就得到了本发明实施例提供的曲线拟合电路的输出信号，曲线你和电路也只有一个输出信号。
如果需要拟合的曲线有两条，例如，由实数的信号拟合出一个复数的信号，那么，各个分段处理电路需要生成两个输出信号，而一个第一加法电路在接收各个分段处理电路的一个输出信号后，将接收到的n个输出信号相加得到曲线拟合电路的一个输出信号，另一个第一加法电路在接收各个分段处理电路的一个输出信号后，将接收到的n个输出信号相加得到曲线拟合电路的另一个输出信号，这两个第一加法电路接收同一个分段处理电路的两个输出信号中的不同的输出信号。曲线拟合电路的一个输出信号为复数的信号的实部，曲线拟合电路的另一个输出信号为复数的信号的虚部。
如果需要拟合的曲线有q条，那么每个分段处理电路要生成q个输出信号，每个第一加法电路接收各个分段处理电路输出的q个信号中的一个信号，并将接收到的n个信号相加作为曲线拟合电路的一个输出信号，不同第一加法电路接收同一个分段处理电路的两个输出信号中的不同的输出信号，从而得到曲线拟合电路的q个输出信号。
可选地，每个第一加法电路，具体用于：接收各个分段处理电路输出的q个输出信号中的一个信号；并在每个分段处理电路的q个输出信号中均不包括常数项时，将接收到的n个信号之和加上常数项作为所述曲线拟合电路的一个输出信号；以及至少一个分段处理电路的q个输出信号中包括常数项时，将接收到的n个信号之和作为所述曲线拟合电路的一个输出信号。
也就是说，当各个分段处理电路在采用多项式拟合的方法根据待处理信号生成输出信号时，所用到的多项式中均不包括常数项(也就是一个常数)时，每个第一加法电路在将接收到的n个信号相加后，还要加上一个常数，并将加上常数后的信号作为曲线拟合电路的一个输出信号。
当n个分段处理电路中的至少一个分段处理电路在采用多项式拟合的方法根据待处理信号生成输出信号时，所用到的多项式中包括常数项(也就是一个常数)时，每个第一加法电路可以只将接收到的n个信号相加，作为曲线拟合电路的一个输出信号。
可选地，每个分段处理电路具体用于：接收输入信号，并截取所述输入信号的两个点之间的部分，以及根据截取的部分生成待处理信号，并采用多项式拟合的方法根据所述待处理信号生成q个输出信号。
在实际应用中，可以在输入信号的转折点处分段，也可以在输入信号的其他任意点处分段，其中，输入信号的转折点是所述输入信号的斜率的变化率大于预设值的点。
例如，曲线拟合电路中包括3个分段处理电路，输入信号的转折点为x1、x2、x3、x4和x5，其中，x1<x2<x3<x4<x5；3个分段处理电路中的第一个分段处理电路仅处理输入信号中x1到x3之间的部分，3个分段处理电路中的第二个分段处理电路仅处理输入信号中x2到x4之间的部分，3个分段处理电路中的第二个分段处理电路仅处理输入信号中x3到x5之间的部分。
可选地，每个分段处理电路具体用于：接收输入信号，并根据所述输入信号的幅值和该分段处理电路的幅值预设范围确定截取的部分，以及根据截取的部分生成待处理信号，并采用多项式拟合的方法根据所述待处理信号生成q个输出信号。
例如，曲线拟合电路中包括3个分段处理电路，输入信号的幅值的范围为[y1,y5]，3个分段处理电路中的第一个分段处理电路仅处理输入信号的幅值在[y1,y3]内的部分，3个分段处理电路中的第二个分段处理电路仅处理输入信号的幅值在[y2,y4]内的部分，3个分段处理电路中的第三个分段处理电路仅处理输入信号的幅值在[y4,y5]内的部分，其中，y1<y2≤y3≤y4<y5，也就是说，任意两个分段处理电路的幅值预设范围可以有重叠，但是不能完全相同。
可选地，如图4所示，每个分段处理电路包括限幅电路41、多项式运算电路42和加权电路43；
限幅电路41，接收输入信号，并在所述输入信号的幅值在所述限幅电路所在的分段处理电路的幅值预设范围内时，生成幅值随着所述输入信号的幅值单调变化的待处理信号并输出；并在所述输入信号的幅值小于所述幅值预设范围的最小值时，输出第一预设值；以及在所述输入信号的幅值大于所述幅值预设范围的最大值时，输出第二预设值；其中，所述第一预设值等于所述输入信号的幅值为所述幅值预设范围的最小值时生成的待处理信号的幅值，所述第二预设值等于所述输入信号的幅值为所述幅值预设范围的最大值时生成的待处理信号的幅值；
多项式运算电路42，根据所述限幅电路输出的待处理信号的幅值生成阶数不高于预设阶数的各阶计算项的值；
加权电路43，接收各阶计算项的值，并根据加权系数中的各阶计算项的系数与所述各阶计算项的值生成所述分段处理电路的输出信号。
若输入信号y的值大于y1小于y2，而一个分段处理电路的幅值预设范围为[y3，y4]，其中y1<y3，y2>y4，则该分段处理电路仅生成幅值随着输入信号y中位于[y3，y4]内的部分的幅值单调变化，即单调增大或者单调减小的待处理信号并输出；而对于输入信号y中位于[y1，y3]内的部分，则输出输入信号的幅值为y3时生成的待处理信号的幅值；对于输入信号y中位于[y4，y2]内的部分，则输出线性调整后的信号的幅值为y4时生成的待处理信号的幅值。
例如，预设阶数为3，多项式运算电路接收到的待处理信号的幅值为z，多项式运算电路42生成的各阶计算项的值为：z3、z2、z。若1阶计算项的一个系数为a1，2阶计算项的一个系数为a2，3阶计算项的一个系数为a3，则加权电路生成的该加权电路所在的分段处理电路的一个输出信号为a3*z3+a2*z2+a1*z，当然，加权电路还可以在生成该加权电路所在的分段处理电路的一个输出信号时加上一个常数项，即生成的该加权电路所在的分段处理电路的一个输出信号为a3*z3+a2*z2+a1*z+a0，其中，a0、a1、a2和a3均为常数。
可选地，如图5所示，限幅电路包括预调整电路51和限幅放大器电路52；
预调整电路51，接收输入信号，并将所述输入信号放大和/或对所述输入信号进行偏移调整后输出；
预调整电路实现信号的偏移调整或/和幅度放大。输入信号x与输出信号y的关系可以表示为y＝a*x+c。其中，a为放大倍数，c为直流偏移。在实际中，可以采用加法器来实现偏移调整，采用放大器来实现幅度放大。
限幅放大器电路52，接收预调整电路51输出的信号，并在预调整电路51输出的信号的幅值在限幅放大器电路52的限幅范围内时，生成幅值随着预调整电路51输出的信号的幅值单调变化的待处理信号并输出；并在预调整电路51输出的信号的幅值小于限幅放大器电路52的限幅范围的最小值时，输出所述第一预设值；以及在预调整电路51输出的信号的幅值大于限幅放大器电路52的限幅范围的最大值时，输出所述第二预设值；
其中，限幅放大器电路52的限幅范围与限幅放大器电路52所在的分段处理电路的幅值预设范围之间的对应关系，与预调整电路51接收到的输入信号与预调整电路51输出的信号之间的对应关系相同。
也就是说，如果预调整电路51接收到的输入信号x与预调整电路51输出的信号y之间的对应关系为y＝f(x)，那么，限幅放大器电路52的限幅范围与限幅放大器电路52所在的分段处理电路的幅值预设范围之间的对应关系为y’＝f(x’)，其中，x’为限幅放大器电路52所在的分段处理电路的幅值预设范围内的值，y’为限幅放大器电路52的限幅范围内的值。
限幅放大器电路输出的待处理信号的幅值在第一预设值和第二预设值之间。当预调整电路输出的信号的幅值小于限幅放大器电路的限幅范围的最小值时，限幅放大器电路输出第一预设值；当预调整电路输出的信号的幅值在分段处理电路的幅值预设范围内时，限幅放大器电路输出幅值随着预调整电路输出的信号的幅值增大而增大(或减小)的信号；当预调整电路输出的信号的幅值大于限幅放大器电路的限幅范围的最小值时，限幅放大器电路输出第二预设值。
可选地，如图6所示，所述限幅放大器电路包括第一三极管T1、第二三极管T2、第三三极管T3、第四三极管T4、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6和第七电阻R7；
第一电阻R1的一端接收限幅信号Limit，第一电阻R1的另一端分别连接第一三极管T1的集电极、第一三极管T1的基极和第二三极管T2的基极，第一三极管T1的发射极通过第二电阻R2接地，第二三极管T2的发射极通过第三电阻R3接地，第二三极管T2的集电极输出与限幅信号Limit的幅值相关的信号；
第三三极管T3的基极接收第一输入信号，第四三极管T4的基极接收第二输入信号，第三三极管T3的集电极依次通过第四电阻R4和第五电阻R5连接第四三极管T4的集电极，第三三极管T3的发射极依次通过第六电阻R6和第七电阻R7连接第四三极管T4的发射极，第六电阻R6与第七电阻R7相连的一端接收与限幅信号Limit的幅值相关的信号，第四电阻R4与第三三极管T3的集电极相连的一端的信号为限幅放大器电路输出的两路信号中的一路信号，第五电阻R5与第四三极管T4的集电极相连的一端的信号为所述限幅放大器电路输出的两路信号中的另一路信号；
所述第一输入信号与所述第二输入信号之差等于所述预调整电路输出的信号；限幅放大器电路输出的两路信号之差为该限幅放大器电路所在的限幅电路输出的待处理信号。
在图6中，第四电阻R4和第五电阻R5相连的一端接收电源信号VCC。
在图6中，第一电阻R1、第二电阻R2、第三电阻R3、第一三极管T1、第二三极管T2构成一个的比例电流镜电路，通过控制限幅信号Limit可以控制第二三极管T2的集电极的电流。第四电阻R4、第五电阻R5、第六电阻R6、第七电阻R7、第三三极管T3、第四三极管T4构成一个的差分放大器。差分放大器的偏置电流由上述电流镜提供，即差分放大器的偏置电流为第二三极管T2的集电极的电流，第二三极管T2的集电极的电流的大小决定了该差分放大器限幅的范围A，即第二三极管T2的集电极的电流的大小决定了该差分放大器在输入信号在范围A内时，该差分放大器输出的信号随着输入信号单调变化；在范围A外时，该差分放大器的输出不再随着输入信号变化。因此，通过控制限幅信号limit可以控制限幅放大器电路的限幅范围A。
可选地，如图7所示，预设阶数为m，多项式运算电路包括m-1个乘法器71，每个乘法器71的一个输入端均接收所述多项式运算电路所在的分段处理电路中的限幅电路输出的信号Vin；第一个乘法器71的另一个输入端接收所述多项式运算电路所在的分段处理电路中的限幅电路输出的信号Vin，第l个乘法器71的另一个输入端接收第l-1个乘法器输出的信号，l＝2,…,m；第p个乘法器71输出的信号为所述多项式运算电路所在的分段处理电路中的限幅电路输出的信号的p+1次方，p＝1,…,m-1。一般来说，p不大于2，如果p大于2，可以增加分段处理电路的数目，以将输入信号再多分几段，从而使得p减小，即使得预设阶数m减小。例如，曲线拟合电路中有两个分段处理电路时，p＝4，那么，可以将曲线拟合电路中的分段处理电路增加至3个，从而使p减小。
可选地，如图8所示，所述预设阶数为m，所述加权电路包括n*m个乘法器81和n个第二加法电路82；其中，n*m个乘法器81分为n组，每组为m个乘法器81；n为自然数；
第k组的各个乘法器81的一个输入端接收所述多项式运算电路输出的各阶计算项的值中的一个；在第k组的一个乘法器81的一个输入端接收所述多项式运算电路输出的l阶计算项的值时，该乘法器81的另一个输入端接收所述加权系数中的第k组系数中的l阶计算项的系数；k＝1，…，n；l为不大于m的自然数；
每个第二加法电路82将一组的各个乘法器81输出的信号相加后输出，作为所述加权电路所在的分段处理电路的一个输出信号。
在图8中，以两个第二加法电路82为例进行说明，也就是以每个分段处理电路有两个输出信号为例进行说明。在图8中，第二加法电路82在将各阶计算项进行加权求和时，并没有加上常数项，因此，曲线拟合电路的一个输出信号等于第一加法电路32接收到的n个信号之和再加上一个常数项；而如果第二加法电路82在将各阶计算项进行加权求和时，加上了常数项，那么，曲线拟合电路的一个输出信号等于第一加法电路32接收到的n个信号之和。其中，不同的第一加法电路32接收同一个分段处理电路的不同的输出信号，
图8中的各个乘法器均为4象限乘法器，即图8中的每个乘法器接收到的信号均是可正可负的。由于每阶计算项的系数是慢变的，且一般来自于数字配置，因此，乘法器的两个输入口可不对称设计，仅需实现乘法功能即可。
本发明实施例提供的一种模拟预失真器，包括本发明实施例提供的曲线拟合电路。
本发明实施例提供一种射频信号发射机，包括本发明实施例提供的曲线拟合电路。
本领域内的技术人员应明白，本发明的实施例可提供为方法、系统、或计算机程序产品。因此，本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明实施例进行各种改动和变型而不脱离本发明实施例的精神和范围。这样，倘若本发明实施例的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (11)

1.一种曲线拟合电路，其特征在于，包括n个分段处理电路和q个第一加法电路；n大于或等于2；q为自然数；
每个分段处理电路，接收输入信号，并按照预设规则截取所述输入信号中的一部分，以及根据截取的部分生成待处理信号，并采用多项式拟合的方法根据所述待处理信号生成q个输出信号；其中，不同分段处理电路截取的部分不完全相同；
每个第一加法电路，接收各个分段处理电路的q个输出信号中的一个信号，并根据接收到的n个信号之和得到所述曲线拟合电路的一个输出信号；其中，不同第一加法电路接收同一个分段处理电路的q个输出信号中的不同输出信号。
2.如权利要求1所述的曲线拟合电路，其特征在于，所述每个第一加法电路，具体用于：
接收各个分段处理电路输出的q个输出信号中的一个信号；并在每个分段处理电路的q个输出信号中均不包括常数项时，将接收到的n个信号之和加上常数项作为所述曲线拟合电路的一个输出信号；以及至少一个分段处理电路的q个输出信号中包括常数项时，将接收到的n个信号之和作为所述曲线拟合电路的一个输出信号。
3.如权利要求1所述的曲线拟合电路，其特征在于，每个分段处理电路具体用于：
接收输入信号，并根据所述输入信号的幅值和该分段处理电路的幅值预设范围确定截取的部分，以及根据截取的部分生成待处理信号，并采用多项式拟合的方法根据所述待处理信号生成q个输出信号。
4.如权利要求1所述的曲线拟合电路，其特征在于，每个分段处理电路具体用于：
接收输入信号，并截取所述输入信号曲线上两点之间的部分，以及根据截取的部分生成待处理信号，并采用多项式拟合的方法根据所述待处理信号生成q个输出信号。
5.如权利要求4所述的电路，其特征在于，每个分段处理电路包括限幅电路、多项式运算电路和加权电路；
所述限幅电路，接收输入信号，并在所述输入信号的幅值在所述限幅电路所在的分段处理电路的幅值预设范围内时，生成幅值随着所述输入信号的幅值单调变化的待处理信号并输出；并在所述输入信号的幅值小于所述幅值预设范围的最小值时，输出第一预设值；以及在所述输入信号的幅值大于所述幅值预设范围的最大值时，输出第二预设值；其中，所述第一预设值等于所述输入信号的幅值为所述幅值预设范围的最小值时生成的待处理信号的幅值，所述第二预设值等于所述输入信号的幅值为所述幅值预设范围的最大值时生成的待处理信号的幅值；
所述多项式运算电路，根据所述限幅电路输出的待处理信号的幅值生成阶数不高于预设阶数的各阶计算项的值；
所述加权电路，接收各阶计算项的值，并根据加权系数中的各阶计算项的系数与所述各阶计算项的值生成所述分段处理电路的输出信号。
6.如权利要求5所述的电路，其特征在于，所述限幅电路包括预调整电路和限幅放大器电路；
所述预调整电路，接收输入信号，并将所述输入信号放大和/或对所述输入信号进行偏移调整后输出；
所述限幅放大器电路，接收所述预调整电路输出的信号，并在所述预调整电路输出的信号的幅值在所述限幅放大器电路的限幅范围内时，生成幅值随着所述预调整电路输出的信号的幅值单调变化的待处理信号并输出；并在所述预调整电路输出的信号的幅值小于所述限幅放大器电路的限幅范围的最小值时，输出所述第一预设值；以及在所述预调整电路输出的信号的幅值大于所述限幅放大器电路的限幅范围的最大值时，输出所述第二预设值；
其中，所述限幅放大器电路的限幅范围与所述限幅放大器电路所在的分段处理电路的幅值预设范围之间的对应关系，与所述预调整电路接收到的输入信号与所述预调整电路输出的信号之间的对应关系相同。
7.如权利要求6所述的电路，其特征在于，所述限幅放大器电路包括第一三极管、第二三极管、第三三极管、第四三极管、第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻和第七电阻；
所述第一电阻的一端接收限幅信号，所述第一电阻的另一端分别连接第一三极管的集电极、第一三极管的基极和第二三极管的基极，所述第一三极管的发射极通过第二电阻接地，所述第二三极管的发射极通过第三电阻接地，所述第二三极管的集电极输出与所述限幅信号的幅值相关的信号；
所述第三三极管的基极接收第一输入信号，所述第四三极管的基极接收第二输入信号，所述第三三极管的集电极依次通过第四电阻和第五电阻连接所述第四三极管的集电极，所述第三三极管的发射极依次通过第六电阻和第七电阻连接所述第四三极管的发射极，所述第六电阻与所述第七电阻相连的一端接收与所述限幅信号的幅值相关的信号，所述第四电阻与所述第三三极管的集电极相连的一端的信号为所述限幅放大器电路输出的两路信号中的一路信号，所述第五电阻与所述第四三极管的集电极相连的一端的信号为所述限幅放大器电路输出的两路信号中的另一路信号；
所述第一输入信号与所述第二输入信号之差等于所述预调整电路输出的信号；所述限幅放大器电路输出的两路信号之差为所述限幅放大器电路所在的限幅电路输出的待处理信号。
8.如权利要求5所述的电路，其特征在于，所述预设阶数为m，所述多项式运算电路包括m-1个乘法器，每个乘法器的一个输入端均接收所述多项式运算电路所在的分段处理电路中的限幅电路输出的信号；第一个乘法器的另一个输入端接收所述多项式运算电路所在的分段处理电路中的限幅电路输出的信号，第r个乘法器的另一个输入端接收第r-1个乘法器输出的信号，r＝2,…,m-1；第p个乘法器输出的信号为所述多项式运算电路所在的分段处理电路中的限幅电路输出的信号的p+1次方，p＝1,…,m-1。
9.如权利要求5所述的电路，其特征在于，所述预设阶数为m，所述加权电路包括n*m个乘法器和n个第二加法电路；其中，n*m个乘法器分为n组，每组为m个乘法器；n为自然数；
第k组的各个乘法器的一个输入端接收所述多项式运算电路输出的各阶计算项的值中的一个；在第k组的一个乘法器的一个输入端接收所述多项式运算电路输出的r阶计算项的值时，该乘法器的另一个输入端接收所述加权系数中的第k组系数中的r阶计算项的系数；k＝1，…，n；r为不大于m的自然数；
每个第二加法电路将一组的各个乘法器输出的信号相加后输出，作为所述加权电路所在的分段处理电路的一个输出信号。
10.一种模拟预失真器，其特征在于，包括权利要求1～9任一所述的曲线拟合电路。
11.一种射频信号发射机，其特征在于，包括权利要求1～9任一所述的曲线拟合电路。
CN201480024986.4A 2014-10-31 2014-10-31 一种曲线拟合电路、模拟预失真器和射频信号发射机 Active CN105745641B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2014/090095 WO2016065633A1 (zh) 2014-10-31 2014-10-31 一种曲线拟合电路、模拟预失真器和射频信号发射机

Publications (2)

Publication Number Publication Date
CN105745641A CN105745641A (zh) 2016-07-06
CN105745641B true CN105745641B (zh) 2019-02-19

Family

ID=55856445

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480024986.4A Active CN105745641B (zh) 2014-10-31 2014-10-31 一种曲线拟合电路、模拟预失真器和射频信号发射机

Country Status (6)

Country Link
US (1) US10141896B2 (zh)
EP (1) EP3197045B1 (zh)
JP (1) JP6442053B2 (zh)
KR (1) KR101926665B1 (zh)
CN (1) CN105745641B (zh)
WO (1) WO2016065633A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9590668B1 (en) 2015-11-30 2017-03-07 NanoSemi Technologies Digital compensator
US10812166B2 (en) 2016-10-07 2020-10-20 Nanosemi, Inc. Beam steering digital predistortion
CN110199483B (zh) 2017-01-25 2021-01-15 华为技术有限公司 一种信号处理方法及设备
WO2018156932A1 (en) 2017-02-25 2018-08-30 Nanosemi, Inc. Multiband digital predistorter
US10141961B1 (en) 2017-05-18 2018-11-27 Nanosemi, Inc. Passive intermodulation cancellation
US10931318B2 (en) * 2017-06-09 2021-02-23 Nanosemi, Inc. Subsampled linearization system
US11115067B2 (en) 2017-06-09 2021-09-07 Nanosemi, Inc. Multi-band linearization system
US10581470B2 (en) 2017-06-09 2020-03-03 Nanosemi, Inc. Linearization system
US11323188B2 (en) 2017-07-12 2022-05-03 Nanosemi, Inc. Monitoring systems and methods for radios implemented with digital predistortion
WO2019070573A1 (en) 2017-10-02 2019-04-11 Nanosemi, Inc. DIGITAL PREDISTORSION ADJUSTMENT BASED ON DETERMINATION OF CHARGE CHARACTERISTICS
EP3791470A1 (en) 2018-05-11 2021-03-17 Nanosemi, Inc. Digital compensator for a non-linear system
US10644657B1 (en) 2018-05-11 2020-05-05 Nanosemi, Inc. Multi-band digital compensator for a non-linear system
US11863210B2 (en) 2018-05-25 2024-01-02 Nanosemi, Inc. Linearization with level tracking
US10931238B2 (en) 2018-05-25 2021-02-23 Nanosemi, Inc. Linearization with envelope tracking or average power tracking
US10763904B2 (en) 2018-05-25 2020-09-01 Nanosemi, Inc. Digital predistortion in varying operating conditions
US10992326B1 (en) 2020-05-19 2021-04-27 Nanosemi, Inc. Buffer management for adaptive digital predistortion

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101068431A (zh) * 2007-06-11 2007-11-07 北京天碁科技有限公司 一种射频校准的方法及装置
CN102551712A (zh) * 2011-06-13 2012-07-11 广州安德生物科技有限公司 基于生物电阻抗的非侵入式排尿报警装置及监测方法
CN103257269A (zh) * 2013-04-26 2013-08-21 国家电网公司 基于实测电流特性曲线拟合的谐波源建模方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4086804A (en) * 1976-10-26 1978-05-02 Sperry Rand Corporation Precision pneumatic pressure supply system
US4990803A (en) * 1989-03-27 1991-02-05 Analog Devices, Inc. Logarithmic amplifier
JP3841195B2 (ja) 1998-12-02 2006-11-01 富士通株式会社 差動増幅器
US6425111B1 (en) * 1999-12-30 2002-07-23 The Board Of Trustees Of The Leland Stanford Junior University Saturation region transistor modeling for geometric programming
US6678710B1 (en) * 2000-11-03 2004-01-13 Sun Microsystems, Inc. Logarithmic number system for performing calculations in a processor
US7301618B2 (en) * 2005-03-29 2007-11-27 Eastman Kodak Company Method and apparatus for uniformity and brightness correction in an OLED display
JP5143748B2 (ja) * 2006-12-27 2013-02-13 シャープ株式会社 Δς変調型デジタルアナログ変換器、デジタル信号処理方法、およびａｖ装置
CN101141206B (zh) * 2007-09-13 2011-05-25 中兴通讯股份有限公司 一种用于td-scdma中信干比测量的装置及其实现方法
JP5233651B2 (ja) 2008-12-18 2013-07-10 富士通株式会社 歪補償装置及び方法
JP2010157936A (ja) * 2008-12-27 2010-07-15 Sumitomo Electric Ind Ltd 歪補償回路及び無線基地局
WO2010108161A2 (en) * 2009-03-19 2010-09-23 The Regents Of The University Of California Multi-phase pseudo-continuing arterial spin labeling
JP5212316B2 (ja) * 2009-09-03 2013-06-19 富士通株式会社 無線通信装置及び無線通信方法
CN102143106B (zh) * 2010-02-01 2013-08-21 富士通株式会社 自适应数字预失真装置及方法
US8320868B2 (en) * 2010-02-11 2012-11-27 Mediatek Singapore Pte. Ltd. Integrated circuits, communication units and methods of cancellation of intermodulation distortion
CN103175547A (zh) * 2011-12-21 2013-06-26 北京普源精电科技有限公司 一种数据采集装置的参数拟合方法
TW201344560A (zh) * 2012-04-24 2013-11-01 Askey Technology Jiangsu Ltd 非線性量測系統之擬合線性曲線轉換公式的取得方法
US9470771B2 (en) * 2012-06-08 2016-10-18 Liposcience, Inc. NMR measurements of NMR biomarker GlycA
CN103970719B (zh) * 2013-01-30 2017-02-22 华为技术有限公司 一种拟合方法及拟合装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101068431A (zh) * 2007-06-11 2007-11-07 北京天碁科技有限公司 一种射频校准的方法及装置
CN102551712A (zh) * 2011-06-13 2012-07-11 广州安德生物科技有限公司 基于生物电阻抗的非侵入式排尿报警装置及监测方法
CN103257269A (zh) * 2013-04-26 2013-08-21 国家电网公司 基于实测电流特性曲线拟合的谐波源建模方法

Also Published As

Publication number Publication date
JP6442053B2 (ja) 2018-12-19
US20170302233A1 (en) 2017-10-19
JP2017532914A (ja) 2017-11-02
CN105745641A (zh) 2016-07-06
EP3197045B1 (en) 2018-09-19
KR20170070156A (ko) 2017-06-21
EP3197045A4 (en) 2017-07-26
KR101926665B1 (ko) 2018-12-07
EP3197045A1 (en) 2017-07-26
US10141896B2 (en) 2018-11-27
WO2016065633A1 (zh) 2016-05-06

Similar Documents

Publication Publication Date Title
CN105745641B (zh) 一种曲线拟合电路、模拟预失真器和射频信号发射机
CN101971507B (zh) 接收器二阶互调校正系统和方法
JP4802190B2 (ja) ポーラ変調送信回路及び通信機器
US8588336B2 (en) Methods and apparatuses for compensation of I/Q imbalance
CN102163956B (zh) 用于预失真器的信号反馈回路和方法、以及功率放大设备
US20140093109A1 (en) Channel crosstalk removal
WO2016007056A1 (en) Cancelling intermodulation interference
EP2875620A1 (en) Method and system for aligning signals widely spaced in frequency for wideband digital predistortion in wireless communication systems
CN102882818A (zh) 一种针对零中频反馈不平衡的修正方法和系统
US8682315B2 (en) Predistortion system and method based on look up table interpolation
KR100599148B1 (ko) Ｄ급 증폭기를 제어하는 시스템
CN101268614A (zh) 自适应数字滤波器、fm接收机、信号处理方法及程序
US8884796B2 (en) Delta-sigma modulator with feedback signal modification
CN107431495B (zh) 数字预失真校正方法及装置
US9843346B1 (en) Digital predistortion for a power amplifier and method therefor
US11411543B2 (en) Power efficiency in an audio playback path
CN107885942B (zh) 一种基于补偿记忆效应的模拟预失真系统
Zhang et al. A complexity-reduced band-limited memory polynomial behavioral model for wideband power amplifier
KR100916049B1 (ko) 멀티포트 네트워크의 ｉｑ 신호 생성 장치
CN105978843B (zh) 数字预失真环路时延调整方法和装置
Maji et al. A novel design approach for low pass finite impulse response filter based on residue number system
Xian et al. Improved sampling and reconstruction in spline subspaces
CN103078638A (zh) 噪声缓冲电路以及含有该电路的过采样模数转换器
RU113441U1 (ru) Усилитель мощности
JP2002026665A (ja) 歪補償装置および歪補償方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant