DE10319637A1 - Analoge Schaltungsanordnung zur Erzeugung elliptischer Funktionen - Google Patents

Analoge Schaltungsanordnung zur Erzeugung elliptischer Funktionen Download PDF

Info

Publication number
DE10319637A1
DE10319637A1 DE10319637A DE10319637A DE10319637A1 DE 10319637 A1 DE10319637 A1 DE 10319637A1 DE 10319637 A DE10319637 A DE 10319637A DE 10319637 A DE10319637 A DE 10319637A DE 10319637 A1 DE10319637 A1 DE 10319637A1
Authority
DE
Germany
Prior art keywords
analog
input
output
calculate
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10319637A
Other languages
English (en)
Inventor
Klaus Dr. Huber
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Deutsche Telekom AG
Original Assignee
Deutsche Telekom AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deutsche Telekom AG filed Critical Deutsche Telekom AG
Priority to DE10319637A priority Critical patent/DE10319637A1/de
Priority to US10/555,513 priority patent/US7584238B2/en
Priority to PCT/DE2004/000223 priority patent/WO2004097713A2/de
Priority to JP2006503933A priority patent/JP4365407B2/ja
Priority to KR1020057016238A priority patent/KR20060119702A/ko
Priority to EP04709200A priority patent/EP1623357A2/de
Publication of DE10319637A1 publication Critical patent/DE10319637A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06GANALOGUE COMPUTERS
    • G06G7/00Devices in which the computing operation is performed by varying electric or magnetic quantities
    • G06G7/12Arrangements for performing computing operations, e.g. operational amplifiers
    • G06G7/24Arrangements for performing computing operations, e.g. operational amplifiers for evaluating logarithmic or exponential functions, e.g. hyperbolic functions
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06GANALOGUE COMPUTERS
    • G06G7/00Devices in which the computing operation is performed by varying electric or magnetic quantities
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06GANALOGUE COMPUTERS
    • G06G7/00Devices in which the computing operation is performed by varying electric or magnetic quantities
    • G06G7/12Arrangements for performing computing operations, e.g. operational amplifiers
    • G06G7/32Arrangements for performing computing operations, e.g. operational amplifiers for solving of equations or inequations; for matrices
    • G06G7/34Arrangements for performing computing operations, e.g. operational amplifiers for solving of equations or inequations; for matrices of simultaneous equations

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Mathematical Analysis (AREA)
  • Algebra (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Complex Calculations (AREA)
  • Feedback Control In General (AREA)
  • Amplifiers (AREA)
  • Image Generation (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

Die Erfindung betrifft analoge Schaltungsanordnungen zum Erzeugen von Ausgangssignalen, deren Kurvenverlauf wenigstens abschnittsweise einer elliptischen Funktion entspricht oder angenähert ist. Hierzu werden vorzugsweise analoge Standardbausteine, wie Addierer, Integrierer, Multiplizier- und Differenzverstärker, zusammengeschaltet, um elliptische Zeitfunktionen schaltungstechnisch nachzubilden.

Description

  • Die Erfindung betrifft eine analoge Schaltungsanordnung mit mehreren Analog-Rechenschaltungen zum Erzeugen elliptischer Funktionen.
  • Elliptische Funktionen und Integrale werden bei zahlreichen Anwendungen in der Technik angewendet. Die am häufigsten auftretenden elliptischen Funktionen sind die sogenannten Jacobi elliptischen Funktionen sn(x, k), cn(x, k), dn(x, k). Die Funktion sn(x, k) ist in ihrem Verlauf der Sinusfunktion ähnlich, während die Funktion cn(x, k) der Kosinusfunktion ähnlich ist. Für k = 0 gehen die Funktionen sn(x, 0) und cn(x, 0) in die Sinus- bzw. Kosinusfunktion über. Der Wert von k liegt meistens in dem Intervall [0, 1].
  • In der Nachrichtentechnik spielen elliptische Funktionen beispielsweise beim Entwurf von Cauer-Filtern eine Rolle. Denn wesentliche Parameter des Cauer-Filters hängen durch elliptische Funktionen zusammen. Ein Verfahren und eine Anordnung zum Einstellen eines analogen Filters mit Hilfe von elliptischen Funktionen ist in der deutschen Patentanmeldung 102 49 050.3 beschrieben. Elliptische Funktionen finden ebenfalls Anwendung bei der zweidimensionalen Darstellung, Interpolation oder Kompression von Daten, die in der deutschen Patentanmeldung 102 48 543.7 beschrieben sind.
  • Der Erfindung liegt die Aufgabe zugrunde, analoge Schaltungsanordnungen bereitzustellen, welche elliptische Funktionen elektrisch nachbilden können.
  • Das oben genannte technische Problem wird durch die Merkmale des Anspruchs 1 gelöst.
  • Danach weist eine analoge Schaltungsanordnung mehrere Analogrechenschaltungen, wie z.B. analoge Multiplizierer, Addierer, Integrierer, Differenzverstärker und Dividierer auf, die wenigstens ein Ausgangssignal erzeugen, dessen Kurvenverlauf wenigstens abschnittsweise einer elliptischen Funktion entspricht oder angenähert ist.
  • Vorteilhafte Weiterbildungen sind Gegenstand der Unteransprüche.
  • Vorzugsweise werden mit der analogen Schaltungsanordnung Jacobi elliptische Funktionen elektrisch nachgebildet.
  • Eine besonders effizient ausgebildete analoge Schaltungsanordnung umfasst analoge Multiplizierer und Integrierer, die in der Lage sind, drei Ausgangssignale zu liefern, deren Kurvenverläufe wenigstens abschnittsweise den Jacobi elliptische Zeitfunktionen
    Figure 00020001
    Figure 00020002
    und
    Figure 00020003
    entsprechen oder angenähert sind. In diesen Zeitfunktionen ist k der Modul der elliptischen Funktionen, f = 1/T die Frequenz der elliptischen Zeitfunktionen und
    Figure 00020004
    wobei M(1, √1 – k 2) das sogenannte arithmetisch-geometrische Mittel von 1 und √1 – k 2 darstellt. Der Wert k liegt meistens im Intervall [0, 1].
  • Häufig tritt der Anwendungsfall auf, dass einem Eingangssignal ein bestimmtes Ausgangssignal zugeordnet wird. Gemäß einer vorteilhaften Weiterbildung sind daher mehrere Analogrechenschaltungen derart zusammengeschaltet, dass bei einer Eingangsgröße x die Ausgangsgröße y eine elliptische Funktion von x ist.
  • Wird als Eingangssignal eine Dreiecksfunktion an eine Schaltungsanordnung gelegt, welche beispielsweise sn(x) realisiert, erhält man am Ausgang eine elliptische Zeitfunktion.
  • Eine Schaltungsanordnung, die diesen funktionalen Zusammenhang erzeugen kann, weist einen ersten Multiplizierer auf, an dessen einen Eingang ein Eingangssignal mit der Größe x, vorzugsweise ein dreickförmiges Eingangssignal, und an dessen andern Eingang der Faktor (1 – k2)/2 angelegt ist. Ferner ist ein zweiter Multiplizierer vorgesehen, an dessen einen Eingang das dreieckförmige Eingangssignal und an dessen anderen Eingang der Faktor (1 + k2)/2 angelegt ist. Ein Differenzverstärker ist mit dem Ausgang des zweiten Multiplizierers verbunden, wobei ein weiterer Eingang des Differenzverstärkers auf Masse liegt. Ferner ist ein Addierer vorgesehen, der mit dem Ausgang des ersten Multiplizierers und dem Ausgang des Differenzverstärkers verbunden ist. Am Ausgang des Addierers liegt ein Ausgangssignal Ua an, welches mit dem Eingangssignal durch die Jacobi elliptische Funktion sn(Ue) verknüpft ist.
  • Mit Hilfe einer analogen Divisionseinrichtung können weitere elliptische Funktionen realisiert werden. Um ein Ausgangssignal gemäß der elliptischen Funktion
    Figure 00040001
    zu erzeugen, werden an die analoge Divisionseinrichtung die Ausgangssignale
    Figure 00040002
    angelegt. Um ein Ausgangssignal gemäß der elliptischen Funktion
    Figure 00040003
    k) zu erzeugen, werden die Ausgangssignale
    Figure 00040004
    und
    Figure 00040005
    an die Eingänge der analogen Divisionseinrichtung angelegt.
  • In vielen Fällen will man die Frequenz
    Figure 00040006
    sowie den Wert k einer elliptischen Funktion gezielt steuern oder beeinflussen. Ein typischer Anwendungsfall ist beispielsweise die spannungsgesteuerte Veränderung der Frequenz f, der Schwingungsdauer T oder des Moduls k. Zu diesem Zweck ist es erforderlich, den Wert der Frequenz f und den Wert von π ^ gezielt auszuwählen. Wie oben bereits erwähnt, stehen die Größen π ^ und π in folgendem Zusammenhang:
    Figure 00040007
  • Aus diesem Grunde ist es zweckmäßig, das arithmetisch-geometrische Mittel M(1, √1 – k 2) mit Hilfe von Analogrechenschaltungen nachzubilden.
  • Gemäß einer ersten Ausführungsform ist wenigstens eine Analogrechenschaltung vorgesehen, an deren erstem Eingang der Wert 1 und an deren zweitem Eingang der Faktor √1 – k 2 anliegt. An dem ersten Ausgang der Analogrechenschaltung liegt das arithmetische Mittel der beiden Eingangssignale an, wohingegen an dem zweiten Ausgang der Analogrechenschaltung das geometrische Mittel der beiden Eingangssignale anliegt. Ferner ist eine mit den Ausgängen der Analogrecheneinrichtungen verbundene Analogrechenschaltung zum Berechnen des arithmetischen Mittels vorgesehen, welches näherungsweise dem arithmetisch-geometrischen Mittel M(1, √1 – k 2) von 1 und √1 – k 2 entspricht.
  • Eine alternative analoge Schaltungsanordnung zum Erzeugen des arithmetisch-geometrischen Mittels M(1, √1 – k 2) weist eine Analogrechenschaltung zum Berechnen des Minimums aus zwei Eingangssignalen, eine Analogrechenschaltung zum Berechnen des Maximums aus zwei Eingangssignalen, eine Analogrechenschaltung zum Berechnen des arithmetischen Mittels aus zwei Eingangssignalen sowie eine Analogrechenschaltung zum Berechnen des geometrischen Mittels aus zwei Eingangssignalen auf. Der Ausgang der Analogrechenschaltung zum Berechnen des Minimums ist mit einem Eingang der Analogrechenschaltung zum Berechnen des arithmetischen Mittels und einem Eingang der Analogrechenschaltung zum Berechnen des geometrischen Mittels verbunden. Der Ausgang der Analogrechenschaltung zum Berechnen des Maximums ist mit einem anderen Eingang der Analogrechenschaltung zum Berechnen des arithmetischen Mittels und einem anderen Eingang der Analogrechenschaltung zum Berechnen des geometrischen Mittels verbunden. Ein Eingang der Analogrechenschaltung zum Berechnen des Minimums ist mit dem Ausgang der Analogrechenschaltung zum Berechnen des arithmetischen Mittels verbunden, wobei an dem anderen Eingang der Wert 1 angelegt ist. Ein Eingang der Analogrechenschaltung zum Berechnen des Maximums ist mit dem Ausgang der Analogrechenschaltung zum Berechnen des geometrischen Mittels verbunden, wobei an dem anderen Eingang der Wert √1 – k 2 anliegt. Demzufolge liegt am Ausgang der Analogrechenschaltung zum Berechnen des geometrischen Mittels und am Ausgang der Analogrechenschaltung zum Berechnen des arithmetischen Mittels das arithmetisch-geometrische Mittel M von 1 und √1 – k 2 an.
  • Um den Wert π ^ schaltungstechnisch bereitstellen zu können, ist eine Einrichtung, insbesondere ein Dividierer vorgesehen, an dessen Eingänge das arithmetisch-geometrische Mittel M(1, √1 – k 2) und die Zahl π anliegt.
  • Die Erfindung wird nachfolgend anhand mehrerer Ausführungsbeispiele in Verbindung mit den beiliegenden Zeichnungen näher erläutert. Es zeigen:
  • 1 eine analoge Schaltungsanordnung zum Erzeugen von drei Ausgangssignalen, die jeweils einer Jacobi elliptischen Zeitfunktion entsprechen,
  • 2 eine analoge Schaltungsanordnung zum Erzeugen eines Ausgangssignals, welches der Jacobi elliptischen Zeitfunktion
    Figure 00060001
    entspricht,
  • 3 eine analoge Schaltungsanordnung zum Erzeugen eines Ausgangssignals, welches mit einem dreieckförmigen Eingangssignal durch die Jacobi elliptische Zeitfunktion sn(Ue) verknüpft ist,
  • 4 eine analoge Schaltungsanordnung, die aus zwei Eingangssignalen einen Schätzwert für das arithmetisch-geometrische Mittel M liefert,
  • 5 eine alternative analoge Schaltungsanordnung zum Berechnen des arithmetisch-geometrischen Mittels M aus zwei Eingangssignalen und
  • 6 einen Dividierer zum Erzeugen des Wertes π ^.
  • Zunächst werden analoge Schaltungsanordnungen betrachtet, die wenigstens ein Ausgangssignal erzeugen, dessen Kurvenverlauf einer Jacobi elliptischen Zeitfunktion entspricht oder angenähert ist. Wie bereits einleitend angeführt, werden im Folgenden die sogenannten Jacobi elliptischen Funktionen sn(x, k), cn(x, k) und dn(x, k) verwendet. Bei der Betrachtung von Zeitfunktionen werden in den obigen Funktionen die Variable x durch t ersetzt und der Einfachheit halber der Wert von k in den nachfolgenden Formeln weggelassen.
  • Unter diesen Voraussetzungen lassen sich folgende wohlbekannte Gleichungen zu den Jacobi elliptischen Funktionen angeben:
    Figure 00070001
  • Erläuterungen zu elliptischen Funktionen sind unter anderem in der Literatur „Vorlesungen über allgemeine Funktionentheorie und elliptischen Funktionen", A. Hurwitz, Springer Verlag, Neuauflage 2000, Seite 204 zu entnehmen.
  • Um elliptische Funktionen elektrisch nachbilden zu können, bei der die Frequenz f verändert werden kann, ist es nötig, ähnlich wie bei den Kreisfunktionen entsprechende multiplikative Konstanten, die zur Variablen t hinzutreten, zu berücksichtigen. Statt der Kreiskonstanten π wird die Konstante π ^ verwendet. Die Größe π ^ steht zur Größe π in folgendem Zusammenhang:
    Figure 00080001
  • Die Funktion M(1, √1 – k 2) bildet das sogenannte arithmetisch-geometrische Mittel von 1 und (√1 – k 2).
  • Mit der Periodendauer T und der Einführung von π ^ ergeben sich folgende Differenzialgleichungen:
    Figure 00080002
    wobei f=1/T die Frequenz der elliptischen Funktionen ist.
  • 1 zeigt eine analoge Schaltungsanordnung, die drei Ausgangssignale erzeugt, deren Kurvenverläufe den Jacobi elliptischen Funktionen entsprechen.
  • Gemäß 1 sind ein Multiplizierer 10, ein Multiplizierer 20 sowie ein analoger Integrierer 30 hintereinander geschaltet. Ferner ist ein analoger Multiplizierer 40, ein analoger Multiplizierer 50 sowie ein weiterer analoger Integrierer 60 hintereinander geschaltet. Eine dritte Reihenschaltung umfasst einen weiteren analogen Multiplizierer 70, einen anlogen Multiplizierer 80 sowie einen analogen Integrierer 90. Der analoge Multiplizierer 20 multipliziert das Ausgangssignal des Multiplizierers 10 mit dem Faktor 2π ^/T. Der Multiplizierer 50 multipliziert das Ausgangssignal des Multiplizierers 40 mit dem Faktor
    Figure 00090001
    Der Multiplizierer 80 multipliziert das Ausgangssignal des Multiplizierers 70 mit dem Faktor
    Figure 00090002
  • Das Ausgangssignal des Integrierers 30 wird auf den Multiplizierer 40 und auf den Eingang des Multiplizierers 70 rückgekoppelt. Das Ausgangssignal des Integrierers 60 wird auf den Eingang des Multiplizierers 10 und auf den Eingang des Multiplizierers 70 rückgekoppelt. Der Ausgang des Integrierers 90 wird auf den Eingang des Multiplizierers 40 und auf den Eingang des Multiplizierers 10 rückgekoppelt.
  • Es sei angemerkt, dass schaltungstechnisch bekannte Maßnahmen zur Berücksichtigung vordefinierter Anfangszustände bei Inbetriebnahme in der Schaltung nicht eingezeichnet sind. Eine solche in 1 gezeigte analoge Schaltungsanordnung liefert am Ausgang des Integrators 30 die Jacobi elliptischen Zeitfunktion sn(2π ^ft), am Ausgang des Integrierers 60 die Jacobi elliptische Funktion cn(2π ^ft) und am Ausgang des Integrierers 90 die Jacobi elliptische Funktion dn(2π ^ft).
  • Es sei angemerkt, dass die Multiplikation mit
    Figure 00090003
    in den Multiplizierern 20 bzw. 50 und die Multiplikation mit
    Figure 00090004
    im Multiplizierer 80 auch in den Integrierern 30, 60 und 90 erfolgen kann. Die Multiplikation mit k2 kann auch an den Ausgang des Integrierers 90 gelegt werden. Weiter ist es möglich, der in 1 gezeigten Schaltungsanordnung bekannte Stabilisierungsschaltungen hinzuzufügen, wie sie beispielsweise in der Fachliteratur „Halbleiter Schaltungstechnik", Tietze, Schenk, Springer Verlag, 5,. Auflage, 1980, Berlin Heidelberg New York, Seiten 435–438 beschrieben sind.
  • Mit der in 1 dargestellten analogen Schaltungsanordnung können alle drei Jacobi elliptische Zeitfunktionen sn(2π ^ft), cn(2π ^ft) und dn(2π ^ft) gleichzeitig realisiert werden.
  • Außerdem erhält man am Ausgang der Multiplizierer 10, 40 und 70 jeweils noch die Ableitungen der Jacobi elliptischen Zeitfunktionen sn, cn bzw. dn.
  • Soll beispielsweise nur die Jacobi elliptische Zeitfunktion sn((2π ^ft)) mittels einer analogen Schaltungsanordnung realisiert werden, kommt man mit weniger Multiplizierern aus, indem die für sn(2π ^ft) geltende Differenzialgleichung zweiten Grades betrachtet wird, die aus den oben genannten Differenzialgleichungen hergeleitet werden können. Die für sn(2π ^ft) geltende Differenzialgleichung zweiten Grades lautet:
    Figure 00100001
  • Eine beispielhafte analoge Schaltungsanordnung, die diese Differenzialgleichung nachbildet, ist in 2 dargestellt.
  • Die analoge Schaltungsanordnung weist einen Multiplizierer 100 auf, dessen Ausgang mit einem nachgeschalteten Multiplizierer 110 verbunden ist. An den Eingang des Multiplizierer 110 ist ferner der Faktor –2k2 angelegt. Der Ausgang des Multiplizierers 110 ist mit einem Eingang eines Addierers 120 verbunden. An einem zweiten Eingang des Addierers 120 liegt der Faktor 1 + k2 an. Der Ausgang des Addierers 120 ist mit dem Eingang eines Multiplizierers 130 verbunden. An einen weiteren Eingang des Multiplizierers 130 ist der Faktor
    Figure 00110001
    angelegt. Der Ausgang des Multiplizierers 130 ist mit einem Eingang eines Multiplizierers 140 verbunden. Der Ausgang des Multiplizierers 140 ist mit einem Eingang eines Integrierers 150 verbunden. Der Ausgang des Integrierers 150 ist mit dem Eingang eines Integrierers 160 verbunden. Der Ausgang des Integrierers 160 ist auf den Eingang des Multiplizierers 140 sowie an zwei Eingängen des Multiplizierers 100 zurück gekoppelt. Auf diese Weise erscheint am Ausgang des Integrierers 160 ein Ausgangssignal, dessen Kurvenverlauf der Jacobi elliptischen Zeitfunktion
    Figure 00110002
    entspricht.
  • Die Multiplikation mit dem Faktor
    Figure 00110003
    kann zweckmäßigerweise wieder in den Integratoren 150 und 160 durchgeführt werden.
  • Nachfolgend wird ein Ausführungsbeispiel beschrieben, bei dem zwischen einem Eingangssignal und einem Ausgangssignal näherungsweise ein funktionaler Zusammenhang entsprechend der Jacobi elliptischen Funktion sn(2π ^ft) besteht.
  • Die in 3 dargestellte analoge Schaltungsanordnung umfasst einen Differenzverstärker 170, einen Multiplizierer 180, einen Multiplizierer 190 sowie einen Addierer 200. An jedem Eingang der Multiplizierer 180 und 190 wird beispielsweise ein Eingangssignal mit einem dreieckförmigen Spannungsverlauf angelegt. An den Multiplizierer 180 wird ferner der Faktor (1 – k2)/2 angelegt, wohingegen an den Multiplizierer 190 der Faktor (1 + k2)/2 angelegt wird. Das Ausgangssignal des Multiplizierers 190 wird dem Differenzverstärker 170 zugeführt. Der zweite Eingang des Differenzverstärkers liegt auf Masse. Der Ausgang des Multiplizierers 180 und der Ausgang des Differenzverstärkers 170 sind mit den Eingängen des Addierers 200 verbunden. Aufgrund der Tatsache, dass die Differenzverstärkungsschaltung 170 einen Zusammenhang zwischen dem Eingangssignal Ue und dem Ausgangssignal Ua gemäß der Gleichung
    Figure 00120001
    hat, erzeugt die in 3 dargestellte Schaltungsanordnung bei geeignet gewählten Parametern des Differenzverstärkers am Ausgang ein Signal Ua, welches mit dem Eingangssignal Ue näherungsweise über die Jacobi elliptische Funktion sn verknüpft ist.
  • An dieser Stelle sei erwähnt, dass es für einen Durchschnittsfachmann ohne weiteres möglich ist, Schaltungsanordnungen zu entwickeln, bei denen ein Ausgangssignal und ein Eingangssignal über die Jacobi elliptische Funktion cn oder dn verknüpft sind.
  • Um weitere elliptische Funktionen erzeugen zu können, kann der in 1 dargestellten Schaltungsanordnung eine nicht dargestellte Divisionseinrichtung nachgeschaltet sein. Um beispielsweise die elliptische Funktion sd(x) = sn(x)/dn(x) zu erzeugen, können der Divisionseinrichtung die Ausgangssignale der Integrierer 30 und 60 zugefügt werden. Ferner können der Divisionseinrichtung die Ausgangssignale der Integrierer 60 und 90 zugeführt werden, um die elliptische Funktion cd(x) = cn(x/dn(x) zu erzeugen.
  • In manchen Fällen ist es wünschenswert, die Frequenz f oder den Wert von k gezielt zu steuern.
  • Gemäß Gleichung (4) ist es möglich, den Wert π ^ durch Veränderung des Wertes k zu verändern. Das heißt, die Berechnung von π ^ und somit von k kann durch eine Berechnung des arithmetisch-geometrischen Mittels M(1, √1 – k 2) erfolgen. Eine Möglichkeit, die Frequenz der mit der Schaltungsanordnung nach 1 erzeugten Jacobi elliptischen Funktionen zu verändern, besteht darin, den Multiplizierern 20, 50 und 80 einen gezielt geänderten Wert für π ^ zuzuführen.
  • Um π ^ schaltunngstechnisch erzeugen zu können, kann zunächst das arithmetisch-geometrische Mittels M(1, √1 – k 2) beispielsweise mit einer analogen Schaltungsanordnung realisiert werden, die in 4 dargestellt ist. Die in 4 dargestellte Schaltungsanordnung besteht aus mehreren mit AG bezeichneten Analogrechenschaltungen 210, 220, 230 sowie einer Analogrechenschaltung 240 zum Berechnen des arithmetischen Mittels aus zwei Eingangssignalen. Die Analogrechenschaltungen 210 bis 230 sind derart ausgeführt, dass sie an einem Ausgang das arithmetische Mittel der beiden Eingangssignale und am anderen Ausgang das geometrische Mittel der beiden Eingangssignale erzeugen. Wie in 4 dargestellt, wird an den ersten Eingang der Analogrechenschaltung 210 der Faktor 1 und an dessen anderen Eingang der Faktor √1 – k 2 angelegt. Unter der Voraussetzung, dass der Faktor √1 – k 2 zwischen 0 und 1 liegt, entspricht das Ausgangssignal der Analogschaltungseinrichtung 240 in etwa dem arithmetisch-geometrischen Mittel M der an den Eingängen der Analogrechenschaltung 210 angelegten Faktoren 1 und √1 – k 2.
  • 5 zeigt eine alternative analoge Schaltungsanordnung zur Berechnung des arithmetisch-geometrischen Mittels M der beiden Faktoren 1 und √1 – k 2. Die in 5 dargestellte Schaltungsanordnung weist eine Analogrechenschaltung 250 zum Berechnen des Minimums aus zwei Eingangssignalen, eine Analogrechenschaltung 260 zum Berechnen des Maximums aus zwei Eingangssignalen, eine Analogrechenschaltung 270 zum Berechnen des arithmetischen Mittels aus zwei Eingangssignalen und eine Analogrechenschaltung 280 zum Berechnen eines geometrischen Mittels aus zwei Eingangssignalen auf. An einen Eingang der Analogrechenschaltung 250 ist der Faktor 1 angelegt, wohingegen an einen Eingang der Analogrechenschaltung 260 der Faktor √1 – k 2 angelegt ist. Der Ausgang der Analogrechenschaltung 250 zum Berechnen des Minimums aus zwei Eingangssignalen ist mit dem Eingang der Analogrechenschaltung 270 und der Analogrechenschaltung 280 verbunden. Der Ausgang der Analogrechenschaltung 260 zum Berechnen des Maximums aus zwei Eingangssignalen ist mit einem Eingang der Analogrechenschaltung 270 und einem Eingang der Analogrechenschaltung 280 verbunden. Der Ausgang der Analogrechenschaltung 270 ist mit einem Eingang der Analogrechenschaltung 250 verbunden, wohingegen der Ausgang der Analogrechenschaltung 280 mit einem Eingang der Analogrechenschaltung 260 verbunden ist. Bei der in 5 dargestellten analogen Schaltungsanordnung liefern die Ausgänge der Analogrechenschaltung 270 und 280 jeweils das arithmetisch-geometrische Mittel M von 1 und √1 – k 2.
  • Bei der technischen Realisierung der Schaltungsanordnung nach 5 sind Laufzeiteffekte nicht berücksichtigt, die mit in der Schaltungstechnik geläufigen Methoden (z. B. Abtasthaltegliedern) behandelt werden können.
  • Die Berechnung von π ^ kann nunmehr über eine in 6 dargestellte Divisionseinrichtung 290 erfolgen, an deren Eingänge die Zahl π und das arithmetisch-geometrische Mittel M(1, √1 – k 2), welches beispielsweise von der in 4 oder in 5 dargestellten Schaltung erzeugt wird, angelegt sind.
  • Auf diese Weise können den Multiplizierern 20, 50 und 80 der Schaltungsanordnung nach 1 gezielt geänderte Werte für π ^ zugeführt werden, wodurch das Frequenzverhalten der Ausgangsfunktionen gezielt beeinflusst werden kann.

Claims (9)

  1. Analoge Schaltungsanordnung mit mehreren Analogrechenschaltungen (1090; 100160; 170-200), die wenigstens ein Ausgangssignal erzeugen, dessen Kurvenverlauf wenigstens abschnittsweise einer elliptischen Funktion entspricht oder angenähert ist.
  2. Analoge Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, dass die elliptische Funktion eine Jacobi elliptische Funktion ist.
  3. Analoge Schaltungsanordnung nach Anspruch 2, gekennzeichnet durch analoge Multiplizierer (10, 20, 40, 50, 70, 80) und analoge Integrierer (30, 60, 90), die derart zusammengeschaltet sind, dass die Schaltungsanordnung drei Ausgangssignale liefert, deren Kurvenverläufe wenigstens abschnittsweise den Jacobi elliptischen Zeitfunktionen
    Figure 00160001
    und
    Figure 00160002
    entsprechen oder angenähert sind, wobei
    Figure 00160003
    gilt und M(1, √1 – k 2) das arithmetisch-geometrische Mittel von 1 und √1 – k 2 k im Intervall [0, 1] liegt.
  4. Analoge Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass mehrere Analogrechenschaltungen (170200) derart zusammengeschaltet sind, dass das Ausgangssignal der Schaltungsanordnung mit einem Eingangssignal der Größe x näherungsweise den Wert sn(x, k) liefert.
  5. Analoge Schaltungsanordnung nach Anspruch 4 gekennzeichnet durch einen ersten Multiplizierer (180), an dessen Eingänge das Eingangssignal der Größe x, insbesondere ein dreickförmiges Eingangssignal, und der Faktor (1 – k2)/2 angelegt sind, einen zweiten Multiplizierer (190), an dessen Eingänge das dreieckförmige Eingangssignal und der Faktor (1 + k2)/2 angelegt sind, einen Differenzverstärker (170), der eingangseitig mit Masse und dem Ausgang des zweiten Multiplizierers verbunden ist, und einen Addierer (200), der mit dem Ausgang des ersten Multiplizierers (180) und dem Ausgang des Differenzverstärkers (170) verbunden ist, wobei am Ausgang des Addierers (200) ein Ausgangssignal anliegt, welches mit der Eingangsgröße x durch die Jacobi elliptische Funktion sn(x, k) verknüpft ist.
  6. Analoge Schaltungsanordnung nach Anspruch 3, gekennzeichnet durch eine analoge Divisionseinrichtung (290), an deren Eingänge die Ausgangssignale sn(x, k) und dn(x, k) anlegbar sind, um ein Ausgangssignal gemäß der elliptischen Funktion sd zu erzeugen, an deren Eingänge die Ausgangssignale sn(x, k) und cn(x, k) anlegbar sind, um ein Ausgangssignal gemäß der elliptischen Funktion sc(x, k) zu erzeugen, oder an deren Eingänge die Ausgangssignale cn(x, k) und dn(x, k) anlegbar sind, um ein Ausgangssignal gemäß der elliptischen Funktion cd(x, k) zu erzeugen.
  7. Analoge Schaltungsanordnung nach einem der Ansprüche 3 bis 6, gekennzeichnet durch wenigstens eine Analogrechenschaltung (210230), an deren erstem Eingang der Wert 1 und an deren zweitem Eingang der Wert √1 – k 2 anliegt, an dessen erstem Ausgang das arithmetische Mittel der beiden Eingangssignale und an dessen zweitem Ausgang das geometrische Mittel der beiden Eingangssignale anliegt, und eine mit den Ausgängen der Analogrechenschaltung (210) verbundene Analogrechenschaltung (240) zum Berechnen des arithmetischen Mittels, welches näherungsweise dem arithmetisch-geometrischen Mittel M(1, √1 – k 2) entspricht.
  8. Analoge Schaltungsanordnung nach einem der Ansprüche 3 bis 7, gekennzeichnet durch eine Analogrechenschaltung (250) zum Berechnen des Minimums aus zwei Eingangssignalen, eine Analogrechenschaltung (260) zum Berechnen des Maximums aus zwei Eingangssignalen, eine Analogrechenschaltung (270) zum Berechnen des arithmetischen Mittels aus zwei Eingangssignalen, eine Analogrechenschaltung (280) zum Berechnen des geometrischen Mittels aus zwei Eingangssignalen, wobei der Ausgang der Analogrechenschaltung (250) zum Berechnen des Minimums mit einem Eingang der Analogrechenschaltung (270) zum Berechnen des arithmetischen Mittels und einem Eingang der Analogrechenschaltung (280) zum Berechnen des geometrischen Mittels verbunden ist, der Ausgang der Analogrechenschaltung (260) zum Berechnen des Maximums mit einem anderen Eingang der Analogrechenschaltung (270) zum Berechnen des arithmetischen Mittels und einem anderen Eingang der Analogrechenschaltung (280) zum Berechnen des geometrischen Mittels verbunden ist, ein Eingang der Analogrechenschaltung (250) zum Berechnen des Minimums mit dem Ausgang der Analogrechenschaltung (270) zum Berechnen des arithmetischen Mittels verbunden ist und an den anderen Eingang der Faktor 1 angelegt ist, und wobei ein Eingang der Analogrechenschaltung (260) zum Berechnen des Maximums mit dem Ausgang der Analogrechenschaltung (280) zum Berechnen des geometrischen Mittels verbunden ist und an den anderen Eingang der Faktor (1 – k2) angelegt ist, so dass am Ausgang der Analogrechenschaltung (280) zum Berechnen des geometrischen Mittels und am Ausgang der Analogrechenschaltung (270) zum Berechnen des arithmetischen Mittels das arithmetisch-geometrische Mittel M(1, √1 – k 2) anliegt.
  9. Analoge Schaltungsanordnung nach einem der Ansprüche 3 oder 5 bis 8, gekennzeichnet durch eine Einrichtung (290) zum Erzeugen des Wertes π ^ aus dem arithmetisch-geometrischen Mittel M(1, √1 – k 2) und der Zahl π.
DE10319637A 2003-05-02 2003-05-02 Analoge Schaltungsanordnung zur Erzeugung elliptischer Funktionen Withdrawn DE10319637A1 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE10319637A DE10319637A1 (de) 2003-05-02 2003-05-02 Analoge Schaltungsanordnung zur Erzeugung elliptischer Funktionen
US10/555,513 US7584238B2 (en) 2003-05-02 2004-02-09 Analog circuit system for generating elliptic functions
PCT/DE2004/000223 WO2004097713A2 (de) 2003-05-02 2004-02-09 Analoge schaltungsanordnung zur erzeugung elliptischer funktionen
JP2006503933A JP4365407B2 (ja) 2003-05-02 2004-02-09 アナログ回路システム
KR1020057016238A KR20060119702A (ko) 2003-05-02 2004-02-09 타원함수를 발생하기 위한 아날로그 회로 시스템
EP04709200A EP1623357A2 (de) 2003-05-02 2004-02-09 Analoge schaltungsanordnung zur erzeugung elliptischer funktionen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10319637A DE10319637A1 (de) 2003-05-02 2003-05-02 Analoge Schaltungsanordnung zur Erzeugung elliptischer Funktionen

Publications (1)

Publication Number Publication Date
DE10319637A1 true DE10319637A1 (de) 2004-12-02

Family

ID=33394046

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10319637A Withdrawn DE10319637A1 (de) 2003-05-02 2003-05-02 Analoge Schaltungsanordnung zur Erzeugung elliptischer Funktionen

Country Status (6)

Country Link
US (1) US7584238B2 (de)
EP (1) EP1623357A2 (de)
JP (1) JP4365407B2 (de)
KR (1) KR20060119702A (de)
DE (1) DE10319637A1 (de)
WO (1) WO2004097713A2 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG11201506471XA (en) * 2013-03-15 2015-09-29 Univ California Fast frequency estimator

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2214689A1 (de) * 1972-03-25 1973-09-27 Ver Flugtechnische Werke Schaltungsanordnung zur bildung eines ausgangssignals aus mehreren einzelsignalen
US3821949A (en) * 1972-04-10 1974-07-02 Menninger Foundation Bio-feedback apparatus
US3900823A (en) * 1973-03-28 1975-08-19 Nathan O Sokal Amplifying and processing apparatus for modulated carrier signals
DE68912363T2 (de) * 1988-02-29 1994-07-28 Philips Nv Logarithmischer Verstärker.
US5121009A (en) * 1990-06-15 1992-06-09 Novatel Communications Ltd. Linear phase low pass filter
DE10248543A1 (de) * 2002-10-14 2004-04-22 Deutsche Telekom Ag Verfahren zur zweidimensionalen Darstellung, Interpolation und zur Kompression von Daten
DE10249050A1 (de) 2002-10-22 2004-05-06 Huber, Klaus, Dr. Verfahren und Anordnung zum Einstellen eines analogen Filters

Also Published As

Publication number Publication date
JP2007524140A (ja) 2007-08-23
WO2004097713A3 (de) 2005-05-26
US20070244945A1 (en) 2007-10-18
EP1623357A2 (de) 2006-02-08
JP4365407B2 (ja) 2009-11-18
KR20060119702A (ko) 2006-11-24
US7584238B2 (en) 2009-09-01
WO2004097713A2 (de) 2004-11-11

Similar Documents

Publication Publication Date Title
DE2927713C2 (de)
DE102013109441B4 (de) Steuereinrichtung und Verfahren zum Steuern einer Prozessvariable und Leistungsversorgungsschaltung, umfassend eine Leistungsversorgung und eine Steuereinrichtung
DE3124924A1 (de) Rekursives digitales tiefpassfilter
DE1964912A1 (de) Frequenz-Synthesizer
DE4222844A1 (de) Mosfet-analog-multiplizierer
DE60011475T2 (de) Aktives isolierter integratortiefpassfilter mit dämpfungspolen
DE69535211T2 (de) Einrichtung zur kontinuierlichen phasenmodulation mit frequenzsynthetisierer mit phasenregelscheife
DE2647981C3 (de) Aktives Nebenschlußfilter n-ter Ordnung
DE3300196A1 (de) Phasenstarre schaltung
DE3142213A1 (de) Frequenzvervielfachungsschaltung fuer einen optischenverschluesseler
DE10319637A1 (de) Analoge Schaltungsanordnung zur Erzeugung elliptischer Funktionen
DE2852718A1 (de) Schaltungsanordnung zur erzeugung einer modulierten welle
DE1474122B2 (de) Schaltung zur multiplikation zweier analogsignale
DE2343511C2 (de) Regelungseinrichtung mit selbsttätiger Adaption der Reglerparameter
DE2430076B2 (de) Digitalsignalgenerator
DE102016111424A1 (de) Gestaltung einer Trägheitskompensationsfrequenz für eine verbesserte Stabilität eines EPS-Systems
DE3329665A1 (de) Schaltungsanordnung zur verstaerkung elektrischer signale
EP3335311B1 (de) Rauschgenerator
EP0951750B1 (de) Verfahren und schaltungsanordnung zur erzeugung von sinus-/cosinusschwingungen
DE19701067B4 (de) Verfahren und Schaltungsanordnung zur Frequenzvervielfachung
DE3806461A1 (de) Split-loop-filter
DE3506277A1 (de) Oszillator mit variabler zustandsgroesse
DE2006565A1 (de) Pluerisches Voreilungs-Verzögerungssystem
DE3536590A1 (de) Klangreglerschaltkreis mit gegenkopplung
DE4228833B4 (de) Signalverarbeitungsschaltung

Legal Events

Date Code Title Description
OR8 Request for search as to paragraph 43 lit. 1 sentence 1 patent law
8105 Search report available
8141 Disposal/no request for examination