WO2004066316A1 - 導電性ペースト及びその製造方法並びにその導電性ペーストを用いた回路基板及びその製造方法 - Google Patents

導電性ペースト及びその製造方法並びにその導電性ペーストを用いた回路基板及びその製造方法 Download PDF

Info

Publication number
WO2004066316A1
WO2004066316A1 PCT/JP2004/000460 JP2004000460W WO2004066316A1 WO 2004066316 A1 WO2004066316 A1 WO 2004066316A1 JP 2004000460 W JP2004000460 W JP 2004000460W WO 2004066316 A1 WO2004066316 A1 WO 2004066316A1
Authority
WO
WIPO (PCT)
Prior art keywords
particles
conductive
conductive paste
conductive particles
particle size
Prior art date
Application number
PCT/JP2004/000460
Other languages
English (en)
French (fr)
Inventor
Yuichiro Sugita
Toshiaki Takenaka
Original Assignee
Matsushita Electric Industrial Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2003014555A external-priority patent/JP4078991B2/ja
Priority claimed from JP2003014556A external-priority patent/JP2004264031A/ja
Priority claimed from JP2003014553A external-priority patent/JP4078990B2/ja
Priority claimed from JP2003014554A external-priority patent/JP2004265607A/ja
Application filed by Matsushita Electric Industrial Co., Ltd. filed Critical Matsushita Electric Industrial Co., Ltd.
Priority to EP04703883A priority Critical patent/EP1589540A4/en
Priority to US10/509,755 priority patent/US20050172483A1/en
Publication of WO2004066316A1 publication Critical patent/WO2004066316A1/ja

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/20Conductive material dispersed in non-conductive organic material
    • H01B1/22Conductive material dispersed in non-conductive organic material the conductive material comprising metals or alloys
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203Fillers and particles
    • H05K2201/0263Details about a collection of particles
    • H05K2201/0266Size distribution
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1461Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/29Coated or structually defined flake, particle, cell, strand, strand portion, rod, filament, macroscopic fiber or mass thereof
    • Y10T428/2982Particulate matter [e.g., sphere, flake, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Conductive Materials (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

高品質なビアホール導体をバラツキ少なく安定的に形成し、高い接続信頼性を有する回路形成基板を実現する。一次粒子と一次粒子が凝集した凝集粒子で構成され、その平均粒径が0.5~20μm、比表面積が0.07~1.7m2/gの導電性粒子と、熱硬化性樹脂を主成分とするバインダーで構成されることを特徴とする導電性ペーストを提供し、それを用いて、高い接続信頼性を有し、かつ安価な回路形成基板を提供する。

Description

導電性ペース卜及びその製造方法並びにその導電性ペース卜を用いた回路基板及びその 製造方法 技術分野
本発明は、 各種電子機器に利用される回路形成基板に用いられる導電性ペース卜の組成、 とりわけ多層基板における各層間を電気的に接続するためのビアホール充填用として用い ることができる導電性ペース卜、 その導電性ペース卜の製造方法並びにその導電性ペース トを用いた回路形成基板及びその製造方法に関する。 背景技術
近年、 電子機器の急速な小型化 ·高密度化に伴って、 電子部品を搭載する回路形成基板 も従来の片面基板から両面、 多層基板の採用が進み、 より多くの回路を基板上に集積可能 な高密度回路形成基板の開発が行われている。
回路形成基板では、 従来広く用いられてきたスルーホール加工とめっきによる層間の接 続に代わって、 より高密度で所定の位置で層間の接続を実現できる導電性ペース卜を用い たィンナービアホール構造の回路形成基板が提案されている。
ィンナービアホール構造の回路形成基板は、 絶縁性のプリプレダシー卜の両面に離型性 フイルムをラミネート加工により張り付け、 このシ一卜にレーザーなどを用いて貫通穴を 形成する。 この貫通穴に導電性ペース卜を充填し、 離型性フイルムを剥離した後、 このプ リプレダシー卜の両面に金属箔を設置し加熱加圧することにより、 貫通穴のビアホール導 体 (インナ一ビアホール) を介して絶縁基板の両面に電気的接続を出現させるものである。 金属箔を選択的にェツチングすることにより所定のパターンに回路形成することができる ものである。 以下、 従来のィンナービアホール構造の回路形成基板の製造方法について図面を参照し て説明する。 F I G. 7 A〜F I G. 7 Gは、 従来の回路形成基板の製造工程を示す工程断 面図である。
まず、 F I G. 7 Aに示すように、 例えば P E T (ポリエチレンテレフ夕レー卜) フィ ル厶にシリコーン系などの離型剤を塗布して形成された離型性フイルム 1 1を絶縁基板 1 2の両側に張り合わせたものを準備する。
絶縁基板 1 2としては、 例えば無機物あるいは有機物の繊維からなる織布あるいは不織 布に、 熱硬化性樹脂を含浸させたものである。 代表的にはガラス繊維の織布にエポキシ樹 脂を含浸した複合材料やァラミド繊維の不織布にエポキシ樹脂を含浸した複合材料のェポ キシ樹旨を半硬化状態、 すなわち、 Bステージ状態のプリプレダシートを用いる。
次に F I G. 7 Bに示すように、 プリプレダシートで構成された絶縁基板 (プリプレダ シ一卜) 1 2の所定の位置にレーザーやドリルを用いて貫通穴 1 3を形成する。
次に F I G. 7 Cに示すように、 離型性フイルム 1 Ίの上から導電性ペース卜 1 4を貫 通穴 1 3の内部に充填する。 この充填にはディスペンサーなどのノズルからペース卜を吐 出させても良い。 また、 絶縁基板 (プリプレダシート) 1 2のどちらの面から充填しても 良いが、 生産性やコストの面から現実的には F I G. 7 Cに示すように、 印刷機のテープ ル (図示せず) に載せ、 ウレタンゴムなどのスキージ 1 5を用いた印刷法により充填を行 うことが多い。 このとき、 離型性フイルム 1 1は、 印刷マスクとしての役割と絶縁基板 (プリプレダシート) 1 2の汚染防止膜としての役割を果たしている。
次に F I G. 7 Dに示すように、 絶縁基板 (プリプレダシ一卜) 1 2の両面の離型性フ イルム Ί 1を剥離した後、 F I G. 7 Eに示すように絶縁基板 (プリプレダシート) 1 2 の両側から金属箔 1 6で挟み込む。 熱プレス機 (図示せず) を用いて加熱加圧することに より、 F I G. 7 Fに示すように絶緣基板 (プリプレダシート) 1 2と金属箔 1 6が接着 される。 同時に、 絶縁基板 (プリプレダシ一卜) 1 2及び貫通穴 1 3の内部に充填された 導電性ペース卜 1 4が圧縮される。 これにより、 両面の金属箔 1 6が導電性ペース卜 1 4 によって電気的に接続される。
この電気的導通発現のメカニズムをさらに F I G. 8 A, F I G. 8 Bを用いて説明する。 F I G. 8 A, F I G. 8 Bは、 それぞれ F I G. 7 E , F I G. 7 Fに対応している。 こ れらの図面はビア木ールの断面を模式的に示す図で、 導電性ペース卜 1 4は、 導電性粒子 1 8と熱硬化性樹脂などを主成分としたバインダー成分 1 9や添加剤とから構成されてい る。 加熱加圧によって絶縁基板 (プリプレダシート) 1 2の厚みが. F I G. 8八の1^から F I G. 8 Bの t ,へと圧縮され、 導電性粒子同士及び導電性粒子と金属箔 1 6の界面で接 触が起きることで導通を得るものである。 なお、 基材の圧縮率は次のように表すことがで さる。
基材圧縮率 (%) = ( t。— ) ノ t。X 1 0 0 )
ここで、 t D, は絶縁基板 (プリプレダシ一卜) 1 2のそれぞれ加熱加圧前、 過熱 加圧後の厚みである。
その後、 F I G. 7 Gに示すように、 両面の金属箔 1 6を選択的にエッチングして配線 パターン 1 7を形成することにより回路形成基板を得る。 導電性ペース卜 1 4を用いたィ ンナービア接続技術は、 プロセスも比較的簡便で生産性も高く、 比較的安価に高密度回路 形成基板を実現することができる。 〗 ビア当たりの抵抗値も数 ΓΠ Ω以下と極めて低く、 加熱や加湿、 熱衝撃による負荷試験においても高い接続信頼性を示す。
なお、 本発明に関連する先行技術としては、 例えば、 日本特許公開公報、 特開平 6— 2 6 8 3 4 5号公報に記載されている。
さて、 高密度回路形成基板として高速伝送が可能な高周波回路用途や半導体パッケージ などの微細な配線パターン用途や小型 ·軽量化を必要とする携帯型電子機器用途などには、 ィンナービアの低抵抗化と高信頼性化及び抵抗値のバラツキの低減といった導通接続信頼 性の改善が重要である。 また民生用として携帯電話等の電子機器に用いる場合、 その製造 コストへの要求は厳しいものであった。
既に説明した F I G. 8 A、 F I G. 8 Βから推測できるとおり、 インナービアの導通接 続信頼性を改善するには、 導電性粒子同士の接触状態に着目する必要がある。 また、 コス 卜面では、 一定のペース卜量に対して出来るだけ多くの回路形成基板を製造することがコ ス卜低減に直結するため、 ビア充填する絶縁基板 (プリプレダシ一卜) 1 2の処理枚数の 向上、 すなわち、 生産性の向上によるコス卜低減が強く要望されていた。
F I G. 9は、 F I G. 7 Cに示した導電性ペース卜 1 4を貫通穴 1 3にスキージ 1 5を 用いて印刷充填した後の、 絶縁基板 (プリプレダシート) 1 2の断面を模式的に示した断 面図である。
F I G. 9は離型性フイルム 1 1の表面に液状バインダー成分 1 9の層ができ、 少量の 導電性粒子 1 8が残存している状態を示している。
このように、 導電性ペース卜 1 4の充填プロセスにおいては、 導電性ペース卜 1 4から 液状のバインダー成分 1 9が濾し取られて離型性フイルム 1 1の表面に残る。
このプロセスは次々に新しい絶縁基板 (プリプレダシート) 1 2への充填を繰り返す連 続印刷となるので、 導電性ペース卜から次々に液状バインダーが濾し取られることになリ、 徐々に固体の導電性粒子がリッチな状態、 すなわち、 導電性ペース卜中の導電性粒子の存 在比率が上昇するため、 粘度の上昇が起こってしまう。
また、 導電性ペース卜の充填プロセスにおいては、 導電性粒子の液状バインダー成分へ の分散状態の変化や、 スキージングのシェァ応力によつて熱硬化性樹脂の硬化進行が進む ものと推測できる。 この粘度上昇は微細な貫通穴への充填を著しく悪化させる。 このため、 これらの粘度上昇を抑えることができる組成すなわち低粘度化が、 絶縁基板 (プリプレダ シート) 1 2の処理枚数を向上させることにつながると考えられる。
しかしながら、 この導電性ペース卜には以下に示すような 3点の課題があり、 それらを すべて解決し、 導通接続信頼性の改善と、 生産性の向上によるコスト低減を両立させるに は困難が伴う。
(課題 1 )
ィンナービアホール内に導電性を担う導電性粒子の存在比率が大きければ、 導体抵抗が 低減できるのは事実である。 そのため、 導電性ペース卜には出来るだけ多くの導電性粒子 を含有させる必要がある。 しかしながら、 固体の導電性粒子と液状のバインダーとの混合 においては、.ペース卜化が可能な混合比には限度があり、 また粘度が高すぎるとビアへの 充填性が損なわれる。
生産性については、 先に説明したとおりビアに導電性ペース卜を充填させる工程におい て、 その絶縁基板 (プリプレダシート) 1 2の処理枚数は導電性ペース卜の粘度が低けれ ば低いほど有効である。 したがって、 多くの導電性粒子を含有した粘度の低い導電性べ一 ス卜が求められる。 金属箔 1 6と絶縁基板 1 2を加熱加圧することによりインナービアホールを形成するこ とから、 導電性ペースト Ί 4中に揮発成分が多く含まれていると、 加熱時にインナ一ビア ホール内部の蒸気圧が増加し、 膨れによる接続不良が発生する可能性がある。 そのため導 電性ペース卜は低揮発性を保持する必要がある。
つまり、 水分含有量は低い方が望ましく、 また一般に知られた厚膜回路形成用ペース卜 に用いるような粘度調整用として溶剤を用いる場合、 その添加量には限度があるため、 で きるだけ少ない方が望ましい。
(課題 3 )
熱硬化性樹脂を主成分としたバインダ一は、 ィンナービアホールの接続の信頼性に対し て重要な要因となる。 このため絶縁基板 (プリプレダシート) 1 2とのマッチングも考慮 に入れた上で、 回路形成基板及びインナービアホールへの要求特性により、 選択される樹 脂や硬化剤の種類が決定される。 そのため、 樹脂粘度の限定を前提とした選択が自由にで きない場合があったり、 さらには導電性粒子との混合比率も自由に配合できない場合が起 こり得る。
本発明は、 上記の課題を解決するものである。 つまり導通接続信頼性に対してはできる だけ多くの導電性粒子を含有させたいが、 一方で生産性を向上させるために極力、 導電性 粒子の含有量を抑えると言った相反する要求をも解決することができる。 また、 ビアホー ル導体用に好適な導電性ペース卜を提供することができるものであり、 それを用いた回路 形成基板、 及びその製造方法を提供することを目的とするものである。 発明の開示
本発明の導電性ペース卜は、 一次粒子と一次粒子が凝集した凝集粒子で構成され、 その 平均粒径が 0 . 5〜 2 0 t m、 比表面積が 0 . 0 7 ~ 1 . 7 m2/ gの導電性粒子と、 熱 硬化性樹脂を主成分とするバインダ一で構成されるものである。
また、 本発明の導電性ペース卜は、 平均粒径が 0 . 5〜2 0 m、 比表面積が 0 . 0 了〜〗 . 7 m2Z gであり、 かつ粒度分布のピークを少なくとも 2以上を有した導電性粒 子と、 熱硬化性樹脂を主成分とするバインダーで構成された導電性ペース卜である。 また は少なくとも 2以上の異なる粒度分布の導電性粒子を混合して形成した導電性粒子と、 熱 硬化性樹脂を主成分とするバインダーで構成されている。
また、 本発明の導電性ペース卜は、 少なくとも 2以上の異なる粒度分布の導電性粒子 を混合して形成した導電性粒子と、 熱硬化性樹脂を主成分とするバインダ一で構成されて いる。
本発明はこれらによって、 導電性ペース卜中の導電性粒子を熱硬化性樹脂を主成分と するバインダーに、 分散性を高めて分散させることができる。 これにより、 粘度を抑えた 導電性ペース卜を得ることができる。 かつインナービアホール内部での導電性粒子同士の 接触状態を改善するとともに、 その接触状態のバラツキを排除することができる。 これに より、 接続信頼、性の向上と、 生産性の向上によるコスト低減を両立することのできる回路 形成基板、 及びその製造方法を提供することができる。
また本発明の導電性ペース卜の製造方法は、 導電性粒子を準備する工程と、 導電性粒子 の凝集度 (凝集度 =凝集粒子平均径 一次粒子平均径) を測定する工程と、 凝集度の測定 結果に応じて導電性粒子に解粒処理を施す工程と、 それにバインダ一を加え混練する工程 を備えた導電性ペース卜の製造方法である。 或いは粒度分布のピークを少なくとも 2以上 を有した導電性粒子を準備する工程と、 それにバインダ一を加え混練する工程を備えた導 電性ペース卜の製造方法、 あるいは少なくとも 2以上の異なる粒度分布の導電性粒子を準 備する工程と、 それらを混合する工程と、 それにバインダーを加え混練する工程を備えた 導電性ペース卜の製造方法により導電性ペース卜を提供し、 それを用いて回路形成基板を 製造することである。
これによれば、 導電性ペース卜中の導電性粒子を熱硬化性樹脂を主成分とするバインダ 一に、 分散性良く分散させることで、 粘度を抑えた導電性ペース卜であって、 かつインナ 一ビアホール内部での導電性粒子同士の接触状態を改善するとともに、 その接触状態のバ ラツキを排除することができる。 これにより、 接続信頼性の向上と、 生産性の向上による コスト低減を両立することのできる優れた導電性ペース卜を提供し、 その導電性ペース卜 を用いた信頼性の高い回路形成基板を実現するものである。
また本発明の回路基板の製造方法は、 一次粒子と一次粒子が凝集した凝集粒子を含む導 電性粒子を計測方法するにあたり、 一次粒子平均径を得る工程と、 凝集粒子平均径を得る 工程と、 次式により算出する工程を備えた導電性粒子の計測方法を提供し、 これによリ導 電性ペース卜に含まれる導電性粒子を数値的に計測するものである。 そして、 こうした計 測方法に基づき、 導電性ペース卜を製造し、 その導電性ペース卜を用いて回路形成基板を 製造するものである。
これによリ、 導電性ペース卜中の導電性粒子を熱硬化性樹脂を主成分とするバインダー に、 分散性を高めて分散させることで、 粘度を抑えた導電性ペース卜であって、 かつイン ナービアホール内部での導電性粒子同士の接触状態を改善するとともに、 その接触状態の バラツキを排除することができる。 これにより、 接続信頼性の向上と、 生産性の向上によ るコス卜低減を両立することのできる優れた導電性ペース卜を提供し、 その導電性ペース 卜を用いた信頼性の高い回路形成基板を実現することができる。
また本発明の回路形成基板は、 絶縁基板と、 その絶縁基板に形成された複数の配線パ夕 ーンと、 配線パターンを電気的に接続するビアホール導体を具備する回路形成基板であつ て、 ビアホール導体として、 一次粒子と一次粒子が凝集した凝集粒子で構成され、 その 平均粒径が 0. 5 ~ 2 0 At m、 比表面積が 0 . 0 7〜1 . 7 m2Z gの導電性粒子と、 熱 硬化性樹脂を主成分とするバインダーで構成されることを特徴とする導電性ペース卜、 ま たは平均粒径が 0. 5 ~ 2 0 At m、 比表面積が 0 . 0 7 ~ 1 . 7 m2/ gであリ、 かつ粒 度分布のピークを少なくとも 2以上を有した導電性粒子と、 熱硬化性樹脂を主成分とする バインダ一で構成された導電性ペース卜、 または少なくとも 2以上の異なる粒度分布の導 電性粒子を混合して形成した導電性粒子と、 熱硬化性樹脂を主成分とするバインダ一で構 成された導電性ペース卜を用いるものである。 図面の簡単な説明
F I G. 1は、 本発明の実施の形態 1に係る導電性粒子を示す模式図、 F I G. 2は本発 明の実施形態 1に係る他の導電性粒子の模式図、 F I G. 3は、 本発明の実施の形態 1と は異なる凝集性の導電性粒子の模式図、 F I G. 4 A〜F I G. 4 Bは本発明の実施の形態 3に係る導電性粒子の粒度分布を表す図、 F I G. 5は、 凝集度と粘度及び抵抗値との相 関関係を表す図、 F I G. 6 A〜F I G. 6 Gは、 本発明の回路形成基板の製造方法を示す 工程図、 F I G. 7 A~ F I G. 7 Gは従来の回路形成基板の製造方法を示す工程図、 F I G. 8 A~ F I G. 8 Bは回路形成基板の導通発現のメカニズムを示す工程図、 F I G. 9 は導電性ペース卜の貫通穴への充填後の状態を示す断面図である。 発明を実施するための最良の形態
(実施の形態 1 )
実施の形態 1について図面を参照しながら説明する。
本発明の特徴を端的に述べるならば、 導電性ペース卜を構成する導電性粒子である銅, 銀または金等の金属粉末, 合金粉末または異種金属被覆金属粉末の凝集性及び粒度分布を 高度に制御することにある。 なお、 導電性粒子の粒度分布の測定装置は、 レーザー回折散 乱式が広く普及しており、 粉体工業界において、 湿式では日機装社製のマイクロ卜ラック、 また、 乾式では S Y M P A T E C H社製の E L O Sと言った装置が良く知られている。
F I G. 1は実施の形態 1に係る導電性ペース卜の銅粉末の凝集状態を模式的に示した 平面図である。 F I G. 1に示すように実施の形態 1に係る導電性粒子としての銅粒子は、 球形である一次粒子 1と、 一次粒子 1が 2つ以上が凝集した凝集粒子 2の集合体である。 その平均粒径は 0 . 5〜 2 0 m、 比表面積は 0 . 0 7〜 . 7 m2Z gであり、 凝集度 は 1 . 6 0である。 これにより導電性粒子同士の接触する機会を高め、 その結果ビアホー ル導体抵抗値を下げるという効果が得られる。
ここで、 凝集度とは凝集粒子の凝集度合いを表す指標であって、 凝集粒子の平均径をー 次粒子の平均径で除した値として定義することができる。 すなわち、 (凝集度-凝集粒子 平均径//一次粒子平均径) として表すことができる。
さて、 上述のレーザー回折散乱式の粒度分布は、 数個の粒子が凝集している場合、 個々 の粒子すなわち一次粒子の粒径の計測ではなく凝集単位での計測となってしまうことが起 こり得る。 したがって、 導電性粒子のような凝集粒子を含んだ粒子の集合体を計測した場 合、 得られた粒度分布の結果は凝集粒子を一つの粒子として算出したものとなり、 実際の 粒子の粒度分布を反映していないことになる。
一方、 粒子を凝集の有無に係らず、 1個の粒子すなわち一次粒子まで分割して粒度分布 を計測する方法として、 粒子を S E M (走査型電子顕微鏡) を用いて観察した観察像を画 像解析することで、 一次粒子の球形に近似した粒度分布が得られる。
この 、ずれの粒度分布計測方法にお L、ても凝集性を考慮した計測方法ではないので、 得 られた粒度分布の結果と導電性ペース卜の粘度やビアへの充填性、 ビアホール導体の抵抗 値等と完全には相関が取れなかった。 そこで、 本発明は、 導電性粒子の凝集性を考慮し、 指標としてその凝集度に着目したものである。
本発明に係る導電性粒子の凝集度の計測方法の一例としては、 このレーザー回折散乱式 の粒度分布計測装置を用いた平均粒径を凝集粒子平均径とし、 S E M像の画像解析から得 られる平均粒径を一次粒子平均径とすると凝集度は前にも述べたとおリ、
凝集度 =凝集粒子平均径 /一次粒子平均径
として算出する。
なお実施の形態 1では、 一次粒子平均径の算出に S E M像を用いたが C C Dカメラや 光学顕微鏡で撮影した像を用いても良い。 例えばシスメックス社から市販されている F P I Aやベックマン ·コール夕一社のマルチイメージアナライザ一のような粒子情報を画像 処理する方式の粒度分布計測装置のデータを用いても良い。
このように、 本発明によれば、 これまで単独の粒度分布計測装置では成し得なかった粒 子の凝集性を凝集度として与えることができる。
また、 導電性ペース卜の粘度やビアへの充填性だけでなく、 例えば F I G. 8に示した 充填プロセスにおいて、 離型性フイルム 1 1の表面に導電性粒子が残ってしまう現象、 い わゆる粒子径だけでなく粒子の凝集性によってバラツキをもつことについても、 凝集度を 用いることによつて説明することができる。 すなわち凝集度を管理することによつて上記 の課題を解決することができる。
F I G. 2及び F I G. 3は、 F I G. 1で説明した導電性粒子と異なる凝集度となる導 電性粒子を模式的に示した平面図である。 それぞれ F I G. 2及び F I G. 3においての凝 集度はそれぞれ 3 . 9 0及び 1 . 0 0であった。
F I G. 2に示した導電性粒子は、 F I G. 1に示したそれよりも凝集性が強い。 また F I G. 3に示した導電性粒子は一次粒子 1の凝集がほとんどみられない分離された状態を 実現したものである。 理論的に凝集度は 1 . 0 0になるべきものであるが、 実際の計測値 からの凝集度の算出にお L、ては、 一次粒子と凝集粒子の計測装置の違いや球形近似の方法 などにより若干バラツキをもっている。
なお、 本発明に係る導電性粒子としては、 凝集度が 1 . 0 5 ~ 3 . 9 0の範囲のものが 特に望ましい。 これによリビアホール導体の接続信頼性を保持したまま、 ペース卜粘度を 低く抑えることができる。
凝集度が 1 . 0 5未満では、 導電性ペース卜の粘度の低減効果は著しいが、 反面ビアホ ール導体の抵抗値は悪化し、 導通接続信頼性が損なわれる。 一方、 凝集度が 3 . 9 0を超 えるとビアホール導体の導通接続信頼性は満足できるが、 導電性ペース卜の分散性は改善 されず、 また粘度低減効果も低下する。
次にこのような適度に凝集体を形成した凝集粒子を得る方法について説明する。 導電性 粒子は、 様々な種類のものが候補となり得る。 しかし、 現実には湿式による化学還元法や 電解法あるいは乾式によるァ卜マイズ法あるいは粉砕法によリ形成した導電性粒子を選ぶ と良い。 実施の形態 1においては、 湿式の化学還元反応によって析出させた銅粉末を乾燥 させたものを用いた。 この銅粉末の凝集度の値は 4 . 6 0であった。 この銅粉末の凝集度 を制御する方法としては、 個々の凝集状態を緩和する方法で、 凝集状態の粒子にエネルギ 一を与えて解粒処理を施すことにより粒子の凝集度を下げるものである。
エネルギーの与え方としては、 粒子に直接ジエツ卜噴流などの気流を当てても良いし、 粒子を遠心力を伴う回転性の装置に投入して、 相対的に風力エネルギーが加わるようにし ても良い。 ここでは日清エンジニアリング社製の空気分級機 「ターボクラシファイア」 を 用いて解粒処理を施した。
この装置の本来の使用方法は粒子を粒径により分級することにある。 本発明においては 凝集粒子に風力エネルギーを与えることを目的として用いた。 すなわち、 分級する目的で はなく解粒を目的とした。 解粒時に与えるエネルギーの大小を回転速度や処理回数及び処 理時間等により解粒の強さをコントロールして、 凝集度の値が 1 . 6 0をはじめとした数 種類の銅粉末を得た。
以上のような導電性粒子が湿式法や乾式法によって形成された際に生じる凝集を、 解粒 処理によって凝集を解きほぐすことによって、 その結果、 導電性ペース卜の粘度を貫通穴 への印刷充填に適した粘度に低減させることができるという効果が得られる。
なお、 凝集度が 3 . 9 0以下となっていても、 凝集度が低い方が粘度の低減効果が大き いので、 解粒処理を施すことができる。 例えば、 凝集度 2. 5であった導電性粒子を解粒 処理し、 凝集度をそれ以下、 例えば 1. 60とすることも可能である。 さらに、 本発明の 導電性粒子としては表面酸素濃度が 1. 0wt%以下であることが望ましい。 これにより 導体表面の酸化膜の少ない良好な導体抵抗が得られる。 なお、 凝集度が 1 · 0wt%を超 えると表面酸化物の絶縁層によリ粒子同士の電気的接続を妨げたリ、 表面の酸素原子が熱 硬化性樹脂を主成分としたバインダ一成分との化学的あるいは物理的な結合を伴い導電性 ペース卜の粘度を上昇させるといった現象が発生する。
また、 導電性粒子の吸着水濃度は 1 000 p pm以下であることが望ましく、 これによ り印刷特性に優れかつ信頼性の高いビアホール導体を形成することができる。
吸着水濃度が 1 000 p pmを超えると、 吸着反応が促進されポッ卜ライフが短くなリ、 導電性ペース卜の粘度を上昇させ印刷性が低下する。 また、 熱硬化性樹脂の硬化性を悪化 させる原因にもなる。 なお、 導電性粒子を乾燥させることによって比較的容易に吸着水濃 度を 1 000 p pm以下とすることができる。
なお、 本発明においての導電性粒子は説明の都合上一次粒子を球状のものとした。 しか し、 湿式による化学還元法や電解法あるいは乾式によるァ卜マイズ法あるいは粉砕法によ U粒子を形成することが前提となる場合は、 真球ではなく凹凸があつたリ微細な結晶粒か らなる塊であって、 やや歪んだ形状の粒子も含まれていることを理解されたい。
次に上記の銅粉末を配合した実施の形態 1に係る導電性ペース卜の製造方法について説 明する。
上述したように導電性粒子として湿式還元法で形成した銅粉末を解粒処理を施して得た 凝集度が 1. 60 (F I G. 1に示す) の銅粉末を 87. 5 w t %に対して、 ダイマー酸 ジグリシジルエステル型エポキシ樹脂 (ジャパンエポキシレジン社製ェピコ一卜 871 ) を 1 0. 9wt%として、 アミンァダクト型硬化剤 (味の素ファインテクノ社製アミキュ ァ MY— 24) を 1. 6wt %添加して得たバインダーを、 セラミック 3本ロール機を用 いて混練し、 導電性ペース卜を得た。 適度な凝集体を形成した導電性粒子をバインダー中に均一分散させることによってビア ホール導体の接続信頼性を確保できるとともに流動性を確保できるという作用効果が得ら れる。
実施の形態 1では導電性粒子として銅粉末を用いて含有量を 8 7 . 5 w t %としたが、 体積での含有量が重要で、 用いる導電性粒子の比重によって異なる。 本発明に係る導電性 粒子の体積での含有量としては、 3 0〜7 0 V 0 I %の範囲が望ましく、 7 0 V o I %を 超えるとバインダー含有量は 3 0 V 0 I %未満となり導電性ペーストの粘度が著しく上昇 するためペース卜化することが極めて難しくなる。
一方、 バインダー量を 7 0 V 0 I %を超えて含有させようとすると導電性粒子の含有量 が 3 0 V 0 I %となり、 導電性粒子の量が少ないためビアホールでの導電性粒子同士の接 触が不足し、 抵抗値の著しい増加を招くことになる。
なお、 導電性ペース卜の構成成分の熱硬化性樹脂として、 実施の形態 1ではダイマー酸 ジグリシジルエステル型エポキシ樹脂を用いた。 しかし、 ビアホール導体に要求される特 性に応じて、 例えば架橋密度を上げる, 可とう性を付与する, ガラス転移点 (T g ) を上 げると言った具合に、 幾つかの特性を付与することができる。 その他、 ビスフエノール F 型エポキシ樹脂、 ビスフエノール A型エポキシ樹脂、 ビスフエノール A D型エポキシ樹脂 等のグリシジルエーテル型のエポキシ樹脂や、 脂環式エポキシ樹脂、 グリシジルァミン型 エポキシ樹脂、 ダリシジルエステル型エポキシ樹脂などから選ばれるエポキシ樹脂を単独 あるいは 2種以上を混合して用いても良い。
また、 上記エポキシ樹脂以外にポリイミド樹脂、 シァネートエステル樹脂、 フエノール レゾーリレ樹脂などをバインダ一成分とすることも可能である。
なお、 上記に説明した導電性ペース卜は無溶剤型である。 しかしビアホール導体に所望 する特性に応じてプチルカルビ! ^一ル、 プチルカルビ! ルアセテート、 ェチルカルビ卜 ール、 ェチルカルビ! ^一ルアセテート、 ブチルセルソルブ、 ェチルセルソルブ、 α—夕一 ビネオール等の溶剤分散剤などの添加剤を含有させることもできる。 ただし、 導電性ペース卜としての揮発量は、 全重量に対して 4. owt? 下であるこ とが望ましい。 これによリビアホール導体の高い信頼性を確保できる。 なお、 揮発量が 4. Owt %を超えるとビアホール内部での揮発成分が多くなるため、 ビアホール導体の導通 接続信頼性が悪ィ匕したり膨れが発生してしまう。
以上のようにして、 得られたエポキシ系の銅ペース卜について E型粘度計で粘度を測定 したところ、 R 1 4Z3° コーンを用いて 0. 5 r pm (ずり速度 I s—') では、 1 8 P a■ sとなり、 5 r pmでは 38 P a · sであった。 他の実施例として、 凝集度の異なる 銅粉末を用いたが上記と同じ製造方法なので説明は省略し、 得られた導電性ペース卜の粘 度は、 次の実施の形態 2において説明する。
(実施の形態 2)
次に本発明の実施の形態 2に係る回路形成基板について説明する。
F I G.6 A~F I G.6Gは、 本発明に係る回路形成基板の製造工程を示す工程断面図 である。
まず、 F I G.6 Aに示すように、 ァラミド繊維の不織布にエポキシ樹脂を含浸させ、 その厚みが 1 20/C m、 その大きさが 50 OmmX 34 Ommの半硬化状態 (Bステー ジ) の絶縁基板 (プリプレダシート) 1 2の両面に、 シリコーン系などの離型剤を塗付し て形成された離型処理した 20 mの厚みの P ET (ポリエチレンテレフ夕レー卜) フィ ル厶 1 1をラミネーターを用いて貼り付ける。
次に F I G. 6 Bに示すように、 絶縁基板 (プリプレダシ一卜) 1 2 (基材 A) の所定 の位置に炭酸ガスレーザーによってビア径 φ 200 t mの貫通穴 1 3を加工した。
次に F I G. 6 Cに示すように、 離型性フィ^厶 1 1の上から実施の形態 1で作製した 導電性ペース卜 4を、 充填機 (図示せず) に投入して貫通穴 1 3へ充填した。
この充填には印刷機のテーブル (図示せず) に載せ、 ウレタンゴムなどのスキージ 1 5 を用し、た印刷法によリ充填を行う。
このとき離型性フィル厶 1 1は、 印刷マスクとしてまた、 絶縁基板 (プリプレダシー 卜) 〗 2の汚染防止膜としての役割を果たす。
次に F I G. 6 Dに示すように、 絶縁基板 (プリプレダシー卜) 1 2の両面の離型性フ イルム 1 1を剥離した後、 F I G. 6 Eに示すように絶縁基板 (プリプレダシート) 1 2 の両側から金属箔 1 6として、 両面粗化の厚み 1 8 j mの銅箔で挟み込む。 次に、 熱プレ ス機 (図示せず) を用いて加熱加圧することにより、 F I G. 6 Fに示すように絶縁基板 (プリプレダシート) 1 2と金属箔 1 6とを接着させる。 同時に、 絶縁基板 (プリプレグ シート) 1 2及び貫通穴 1 3の内部に充填され、 導電性ペース卜 4が圧縮される。 これに より、 両面の金属箔 1 6が導電性ペース卜 4によって電気的に接続する。
その後、 F I G. 6 Gに示すように、 両面の金属箔 1 6を選択的にエッチングし配,線パ ターン 1 7を形成して回路形成基板を得る。 なお、 詳細な説明は省略するが、 上記のよう に金属箔として実施の形態 2では両面粗化の厚みが 1 8 t mの銅箔を使用したが、 片面光 沢銅箔であっても良い。 また、 その厚みが 3 や 1 2 μ ιτι、 さらに薄いキャリア付き の銅箔を使用することもできるし、 銅箔以外の金属箔を用いることもできる。
また、 熱プレスの加熱加圧の条件は、 選択する絶縁基板 (プリプレダシ一卜) 1 2や導 電性ペース卜の組成等により設定すればよい。 実施の形態 2での加熱加圧条件はプレス温 度 2 0 0 °C、 圧力 4. 9 M p a ( 5 0 k g f Z c m2) 、 加圧時間 6 0分に設定した。
また、 実施の形態 2では導電性ビアの抵抗値測定を行うために 5 0 0ビアを直列回路と した抵抗測定用ピースが 5行 X 1 2列並んだ総ビアホール数が 3万ビアのテストパターン を作製してみた。
また、 上述の基材 Aとしたプリプレダシー卜とは異なる材質でガラス繊維の織布にェポ キシ樹脂を含浸させた F R— 4または F R— 5相当のプリプレダシート (基材 B) につい ても同様にして、 ビア径 Φ 1 5 0 i mの回路形成基板を得た。
なお、 実施の形態 2に係る回路形成基板に用いた 2種類のプリプレダシー卜の圧縮率は、 それぞれ基材 A (ァラミド /エポキシ) で 1 5 . 8 % 基材 B (ガラス Zエポキシ) で 1 0 . 5 %であった。 次に上記のように形成した回路形成基板において、 本発明の導電性ペース卜 4に用いら れた銅粉末の凝集度と導電性ペース卜の粘度及びビアホールの導通抵抗との関係について 表 1及び F I G. 5を参照しながら説明する。
表 Ί
Figure imgf000017_0002
*粘度は、 R14/3°コーン、 0.5rpmでの測定値 (東機産業製 RE-80U)
*基材
*基材
Figure imgf000017_0001
*基板抵抗値は、ビアホール導体 500ビア分の直列抵抗値の平均値 (配線抵抗 0.7Ωを含む。 ) 表 1に示すように実施の形態 2に係る導電性ペース卜の導電性粒子は凝集度が 1 · 0 5〜 3 . 9 0の範囲のものである。 基板抵抗値としては 5 0 0ビアの直列抵抗値の平均値 を示している。 例えば基材 Aにおいてはその値が 1 · 1 2 Ω (実施例 2 ) ~ 1 . 2 8 Ω (実施例 1 ) と極めて良好な電気導通性を得ることができた。
特に表 2、 実施例 2に示した凝集度が 1 · 3 9のときには、 基板抵抗値は最小の 1 · 1 2 Ωであり、 かつ抵抗値のバラツキを表す標準偏差も最小となる 0 . 0 Ίであった。 こ れは導電性粒子の凝集度が 1 . 3 9付近であるとき、 インナービアホール内をミクロで観 察した場合において、 導体抵抗にとって導電性粒子同士の接触状態が最良で、 かつ導電性 粒子の導電性ペース卜中での分散性が良好であることによって、 ひとつ 1つのビアホール への導電性粒子の充填量のバラツキが抑制されていることを示唆している。
凝集度が 1 . 0 5未満となると、 表 1の比較例 1に示すように基板抵抗値は大きくなリ、 なおかつ、 標準偏差の値も大きくなる。 またその傾向は、 圧縮率の小さな基材 Bでさらに 顕著となる。
一方、 表 1の基材 Aについての結果を示した F I G. 5からわかるように、 凝集度が下 がればそれに伴って粘度が低減される。 凝集度の低減が導電性ペース卜の分散性に強い相 関があり、 極端に分散させた状態すなわち凝集度を 1 . 0 5未満とした場合、 導電性べ一 ス卜の粘度は低く流動性は良好となる。 しかしビアホールの導通接続が満足できないとい う結果を招く。 これは、 凝集度が低くなればなるほど、 分散性が良くなリ過ぎて、 導電性 粒子が絶縁体である熱硬化性樹脂を主成分としたバインダーに均一に分散され、 ィンナー ビアホール内においては導電性粒子同士の接触が少なくなるかまたは不安定になっている ものと推測できる。
—方、 導電性粒子の凝集度が 3 . 9 0を超えるとその凝集性により、 導電性ペース卜の 粘度が著しく高くなリ、 絶縁基板 (プリプレダシ一卜) 1 2に設けられた貫通穴 1 3へ導 電性ペース卜を充填する際の充填性が損なわれる。 また、 離型性フイルム 1 1を剥離する 際には貫通穴 1 3の離型性フイルム 1 1の部分の縁に付着した導電性ペース卜がそのまま 離型性フィル厶〗 〗とともに離脱されてしまうと言う、 いわゆる "ペース卜取られ" とい う現象が発生してしまう。
そのため、 F I G. 5に示したように抵抗値はむしろ増加傾向となり、 抵抗値のバラッ キが大きくなる。 また導電性粒子の凝集度が 3 . 9 0を超えて粘度の高い導電性ペース卜 は、 その一定のペース卜量に対してビア充填できる絶縁基板 (プリプレダシート) 1 2の 処理枚数が減少し生産性が悪化するため、 コスト面の要求を満足できない。 なお表 1に示 したように凝集度が 3 . 9 0を超えることによる抵抗値の悪化の傾向は、 貫通穴 1 3のビ ァ径が小さくなるほど影響を受けやすいため顕著であった。 これらの理由から本発明の導 電性粒子の凝集度の上限としては 3 . 9 0以下であることが望ましい。
なお実施の形態 2に係る導電性粒子としては、 湿式の化学還元反応によって析出させた 銅粉末を乾燥させたものであって、 解粒処理を施さずに凝集度が 1 . 4 1となった銅粉末 を用いた例を、 表 1の実施例 3に示す。
このように解粒処理の有無に関わらず、 導電性ペース卜の粘度及び導体抵抗は凝集度に 依存した傾向を示しており、 解粒処理を施した銅粉末であっても解粒処理を施さない場合 と同様の傾向にあった。
ただし、 解粒処理を施さないで凝集度を制御することは、 凝集度に影響を与える例えば 湿式の化学還元反応ではその温度や濃度や攪拌状態等の反応条件や、 S燥の際の温度や吸 水量など、 さらに凝集防止のための表面処理剤などの諸条件を厳密に制御する必要がある。 そのため、 既に説明したような凝集粒子に対して外部からエネルギーを加えて凝集粒子 を解粒する方法が、 簡便でかつ確実にしかも安価に凝集度の制御を可能とする優れた方法 を提供するものである。
なお本発明に係る導電性粒子を高濃度でバインダ一中に分散させるためには、 平均粒径 が 0 . 5〜2 0 t mの範囲が好ましく、 その比表面積は 0 . 0 7〜1 . 7 m2/ gとする ことが好ましい。
平均粒径が 0 . 5 At m未満では粒径が小さすぎてその比表面積が大となり 1 · 7 m2/ gを超え、 導電性粒子をバインダー中に高濃度で分散することが難しくなる。 一方、 平均 粒径が 2 0 mを超えると 1つのビアホール内に充填される導電性粒子の数が減少し、 結 果として導電性粒子同士の接触機会と接触面積が減少するため基板抵抗値の上昇を招く。 また、 比表面積が 0 . 0 7 m2/ g未満であると導電性粒子の平均粒径を 2 0 m以下 とすることは難しく、 1 . 7 m2/ gを超えると導電性ペース卜の粘度が著しく上昇する ため導電性粒子の高濃度分散が難しくなる。
(実施の形態 3 )
次に粒度分布を制御した導電性ペース卜、 及びその導電性ペース卜を用いた回路形成基 板について説明する。
なお、 実施の形態 3に係る導電性ペース卜中の導電性粒子以外の構成、 及びその導電性 ペース卜を用いた回路形成基板の製造方法は、 実施の形態 1及び実施の形態 2で説明した ものと同様であるので詳細な説明は省略する。
F I G. 4 A及び F I G. 4 Bは実施の形態 3に係る銅粉末の粒度分布の一実施例を示し た図であリ、 それぞれの図はいずれも同じ試料を表したものである。
実施の形態 3で用いる銅粉末は、 その製造方法において実施の形態し 2で説明したも のとほぼ同様である。 導電性ペース卜の分散性を向上させる方法として、 2つ以上の異な る粒径にピークを持たせたことを特徴としている。
具体的には、 実施の形態 3で採用する導電性粒子 3としては、 平均粒径が 0 . 2〜"! 0 mと 0 . 6〜 2 0 ^ mに 2つ以上のピークを有した粒度分布であることが望ましい。 上 記範囲を超えると導電性粒子の平均粒径が 0. 5 ~ 2 0 m、 比表面積が 0. 0 7〜 1 .
7 mzZgを満足させることが難しくなる。 ここで粒度分布のピークについて F I G. 4 B を用いて簡単に説明する。
F I G. 4 B①及び F I G. 4 B②は、 粒度分布測定装置として湿式のレーザー回折散乱 式であるマイクロ卜ラックで測定した粒度分布の測定チヤ一卜を示す。
この粒度分布のチヤ一卜は、 粒子を粒径でクラス分けしたときの頻度を左縦軸に取って 度数分布を示したものである。 ここで言う粒度分布のピークとは、 この度数分布の一定の 粒径範囲で最頻値となる山状に盛り上がった状態の部分のことである。 図中では円 (〇) で囲った部分がピークにあたる。 その粒径は第 1 ピークが 1 m付近に、 第 2ピークが 6 At m付近にある。
また、 粒度分布のピークとピークとの間は必ずしも完全に谷状にさせる必要はなく、 な だらかに連続していてもかまわない。 なお、 導電性粒子の平均粒径とはこの度数分布の累 積値が 5 0 %となるときの粒径の値のことで、 粒度分布のピークと平均粒径は異なる意味 で用いている。
さらに、 ここでは粒度分布の計測にレーザー回折散乱式を用いて説明したが、 コール夕 —カウンターに代表される電気抵抗方式や画像処理法など他の方式も同様である。
なお、 粒度分布のピークの形成方法としては、 異なる平均粒径の粒度分布をもつ粉末を 2つ以上用意し、 例えば V型混合機などを用いて混合してもよい。 また、 中間粒径を分級 により取リ除くことによつて粒度分布のピークを 3つ以上形成することも可能である。 また、 混合や分級によらない方法としては、 例えば湿式の化学還元法において反応中に 粒径制御することも可能である。 また、 他の方法としては、 アトマイズ法においてノズル 噴射口を 2つ以上設けて粒径制御しても良い。 いずれにしても、 粒度分布にピークを持た せる形成方法については特に限定されるものではない。
F I G. 4 B①及び F I G. 4 B②は実施の形態 3の導電性粒子の粒度分布であって、 粒 度分布測定装置として上述の湿式のレーザー回折散乱式であるマイクロ卜ラックで測定し た粒度分布を示す。 粒度分布の第 1のピークとして粒径が 1 t mの近傍に、 第 2のピーク として粒径が 6 At mの近傍にピークが存在したものであり、 それぞれ 5 w t %と 9 5 w t %を混合した銅粉末である。
一般的に平均粒径は粒子の粒径でクラス分けしたときのそれぞれの頻度から算出される 値でその累積値が 5 0 %のときの粒径を言う。 算出基準を体積基準とするか個数基準とす るかで、 その混合されて得た粉末の平均粒径は大きく異なる。 F I G. 4 Bは上述の同一の銅粉末を体積基準と個数基準で粒度分布を測定した例であ る。 それぞれ平均粒径 (D5。) は、 6 . 0 4と1 . 0 3となっている。 本発明の導電性べ —ス卜に係る導電性粒子の粒度分布は、 2つ以上のピークを有することを特徴とするもの であって、 その算出基準についてはさほど問題にはならないことをつけ加えておきたい。 次に、 実施の形態 2と同様の製造方法で回路形成基板を形成し、 本発明の導電性ペース 卜に用いられた銅粉末の粒度分布のピーク値と導電性ペース卜の粘度及びビアホールの導 通抵抗との関係について表 2及び F I G. 4を参照しながら説明する。
基材 A/ビア径 基材 Β/ビア径
サンプ
Figure imgf000023_0001
粘度
ル 備考
ピーク ピーク ピーク (Pa-s) 基板抵
No. 標準 基板抵 標準
抗値
偏差 抗値 (Ω) 偏差
(Ω) 実施例 図 4に
1 ΓΠ 6μηι — 18 1.28 0.05 1.70 0.08
7 相当 実施例
0.7 μτη 11μιτι — 17 1.25 0.03 1.78 0.07
8 実施例
9μΐΤ1 15μΠΊ 23 1.35 0.03 1.76 0.05
9 実施例
0.7μηη 8μηπ 17μΓΠ 15 1.22 0.05 1.68 0.08
10 比較例 比較例 2
7μηα 300 1.70 0.17 2.10 0.22
3 同じ 比較例 ペース卜化
0.7μΐΠ 不可
4 不可
*粘度は、 R14/3°コーン、 0.5rpmでの測定値 (東機産業製 RE-80U)
*基材 径=(()20(^171)
*基材
Figure imgf000023_0002
*基板抵抗値は、 ビアホール導体 500ビア分の直列抵抗値の平均値 (配線抵抗 0.7Ωを含む。 ) 表 2においての比較例 3及び比較例 4は、粒度分布のピークを 1つしか有しておらず、かつ凝 集度も制御していないものとして示している。
いずれも導電性粒子のバインダーへの分散が難しく、 比較例 4に至ってはペース卜化さ せることもできなかった。
異なる粒径の銅粉末を混合した表 2、 実施例 7から実施例 1 0まではいずれも良好な導 電性ペース卜を得ることができ、 そのペース卜を用いた回路形成基板も良好な導通接続特 性を有していることがわかる。 このように本発明に係る導電性粒子として 2つ以上のピークをもたせることで、 例えば F I G . 4 Aに示した模式図のように、 粒度分布の第 2のピークに対応する相対的に大き い粒径の粒子の間に、 粒度分布の第 1のピークに対応する相対的に小さい粒子が入り込む 状態を構成することになり、 小さい粒子同士の凝集を抑制したり、 小さい粒子が大きい粒 子にとって "コ口"のような役割を担って分散性を高める機能が発現する。 つまり粒径の 異なる粉体によつて流動性が発現し粘度低減に効果を有する。
また、 本発明に係る導電性粒子の粒度分布のピークは、 2つだけに限ってもたせる必 然性はない。 表 2、 実施例 1 0に示したように 3つ以上であっても本発明の特徴とする効 果を得ることができる。 なお、 その混合割合についても充填する貫通穴のビア径ゃ用いる 導電性粒子の種類や粒径の大きさに応じて任意に選択することができる。
また、 本発明の各実施の形態に係る回路形成基板においてプリプレダシ一卜として、 ァ ラミド繊維の不織布にエポキシ樹脂を含浸したもの (ァラミド Zエポキシ) と、 ガラス繊 維の織布にエポキシ樹脂を含浸させたもの (ガラス Zエポキシ) とを用いたが、 他に使用 可能な繊維として P B O (ポリパラフエ二レンべンゾビス才キサゾ一ル) 、 P B I (ポリ ベンゾイミダゾ一ル) 、 P B Z T (ポリパラフエ二レンべンゾビスチアゾール) 、 または 全芳香族ポリエステルなどの有機繊維や無機繊維が挙げられる。 またエポキシ樹脂の他に ポリイミド樹脂、 フエノール樹脂、 フッ素樹脂、 不飽和ポリエステル樹脂、 P P E (ポリ フエ二レンエーテル) 樹脂またはシァネー卜エステル樹脂などの熱硬ィ匕性樹脂または熱可 塑性樹脂 含浸させることもできる。 なお、 上記 2種類のプリプレダシ一卜の圧縮率は、 それぞれ (ァラミド /エポキシ) で 1 5 . 8 %、 (ガラス/エポキシ) で 1 0 . 5 %であ つたが、 さらに低圧縮率や高圧縮率の基材を用いることも可能である。
また、 これまで説明した本発明の各実施の形態においては、 導電性粒子の材質として銅 を用いた例を説明したが、 以下の ( I ) ~ ( I V) に分類した導電性粒子を用いても本発明 の特徴とする効果を発揮できることは言うまでもない。
( I ) 金、 白金、 銀、 パラジウム、 銅、 ニッケル、 錫、 鉛、 インジウム。 (I I ) 金、 白金、 銀、 パラジウム、 銅、 ニッケル、 錫、 鉛、 インジウム、 亜鉛、 クロム、 ビスマスから選ばれる任意の組み合わせの合金粒子。
( I I I) 金属または無機物または有機物粒子を核にして、 金、 白金、 銀、 パラジウム、 銅、 ニッケル、 錫、 鉛、 インジウム、 亜鉛、 クロムから選ばれる少なくとも 1種類の金属で被 覆された粒子。
( IV) 金属または無機物または有機物粒子を核にして、 金、 白金、 銀、 パラジウム、 銅、 ニッケル、 錫、 鉛、 インジウム、 亜鉛、 クロム、 ビスマスから選ばれる任意の組み合わせ の合金で被覆された粒子。
以上の分類から選定することによって、 回路形成基板の使用条件や要求特性、 及び製造 条件等に対応することができる。
また、 上記導電性粒子に分散や防鑌を目的とした例えば有機脂肪酸ゃシラン力ップリン グ剤などの表面処理剤を付与した導電性粒子も本発明の導電性ペース卜に係る導電性粒子 として使用することは可能である。 産業上の利用可能性
上記各実施の形態よリ明らかなように本発明は、 平均粒径が 0. 5〜 2 0 m、 比表面 積が 0 . 0 7 - 1 . 7 m2/ gであり、 かつ適度に凝集体を形成した導電性粒子を用いる ことにより、 流動性、 分散性の優れた導電性ペーストの供給が可能となる。
そしてこの良好な流動性、 分散性の導電性ペース卜により、 ビアへの充填性とビアホー ル内部での導電性粒子同士の接触が安定し、 高品質なビアホール導体をバラツキ少なく安 定的に形成でき、 高密度回路形成基板として高速伝送が可能な高周波回路用途や半導体パ ッケージなどの微細な配線パターン用途や小型 ·軽量化を必要とする携帯型電子機器用途 などに必要な高い接続信頼性を有し、 かつ安価な回路形成基板を提供することを実現でき る。

Claims

請求の範囲
1. 一次粒子と一次粒子が凝集した凝集粒子で構成され、 その平均粒径が 0. 5〜 20j m、 比表面積が 0. 07〜1. 7m2Zgの導電性粒子と、 熱硬化性樹脂を主成分 とするバインダーで構成されることを特徴とする導電性ペース卜。
2. 平均粒径が 0, 5~2 O m、 比表面積が 0. 07〜1. 7m2Zgであり、 か つ粒度分布のピークを少なくとも 2以上を有した導電性粒子と、 熱硬化性樹脂を主成分と するバインダーで構成されることを特徴とする導電性ペース卜。
3. 少なくとも 2以上の異なる粒度分布の導電性粒子を混合して形成した導電性粒 子と、 熱硬化性樹脂を主成分とするバインダ一で構成されることを特徴とする導電性べ一 ス卜。
4. 凝集粒子の凝集度 (凝集度 =凝集粒子平均径 一次粒子平均径) が 1 · 05〜 3. 90の範囲内であることを特徴とする請求項 1記載の導電性ペース卜。
5. 一次粒子は球状であつて、 かつ凝集粒子は前記一次粒子が少なくとも 2個以上 凝集したものであることを特徴とする請求項 1記載の導電性ペース卜。
6. 凝集粒子は解粒処理を施したものであることを特徴とする請求項 1に記載の導 電性ペース卜。
7. 導電性粒子の含有量が 30 ~ 70 V 0 I %、 バインダ一の含有量が 70〜 30 0 I %であることを特徴とする請求項 1から請求項 3のいずれか 1項記載の導電性べ一 ス卜。
8. その全重量に対する揮発量が 4. 0wt%以下であることを特徴とする請求項 1から請求項 3のいずれか 1項記載の導電性ペース卜。
9. 導電性粒子の吸着水濃度は、 1 000 p pm以下であることを特徴とする請求 項 1から請求項 3までのいずれか 1項記載の導電性ペース卜。
1 0. 導電性粒子の表面酸素濃度は、 〗 . 0重量%以下であることを特徴とする請求 項 Ίから請求項 3までのいずれか 1項記載の導電性ペース卜。
1 1 . バインダーは、 ダイマ一酸ジグリシジルエステル型エポキシ樹脂と、 アミンァ ダク卜型硬化剤で構成されていることを特徴とする請求項 1から請求項 3までのいずれか 1項記載の導電性ペース卜。
1 2 . バインダーは、 ビスフエノール F型エポキシ樹脂、 ビスフエノール Α型ェポキ シ樹脂、 ビスフエノール A D型エポキシ樹脂等のダリシジソレエーテル型のエポキシ樹脂、 脂環式エポキシ樹脂、 グリシジルァミン型エポキシ樹脂、 グリシジルエステル型エポキシ 樹脂から選定されることを特徴とする請求項 1から請求項 3までのいずれか 1項記載の導 電性ペース卜。
1 3 . 導電性粒子は、 金、 白金、 銀、 パラジウム、 銅、 ニッケル、 錫、 鉛、 インジゥ 厶の群から選ばれる少なくとも 1種類からなる粒子であることを特徴とする請求項 1から 請求項 3までのいずれか 1項記載の導電性ペース卜。
1 4 . 導電性粒子は、 金、 白金、 銀、 パラジウム、 銅、 ニッケル、 錫、 鉛、 インジゥ 厶、 亜鉛、 クロ厶、 ビスマスから選ばれる任意の組み合わせの合金粒子であることを特徵 とする請求項 1から請求項 3までの t \ずれか 1項記載の導電性ペース卜。
1 5 . 導電性粒子は、 金属または無機物または有機物粒子を核にして、 金、 白金、 銀、 パラジウム、 銅、 ニッケル、 錫、 鉛、 インジウム、 亜鉛、 クロムから選ばれる少なくとも 1種類の金属で被覆された粒子であることを特徴とする請求項 1から請求項 3までのいず れか 1項記載の導電性ペース卜。
1 6 . 導電性粒子は、 金属または無機物または有機物粒子を核にして、 金、 白金、 銀、 パラジウム、 銅、 ニッケル、 錫、 鉛、 インジウム、 亜鉛、 クロム、 ビスマスから選ばれる 任意の組み合わせの合金で被覆された粒子であることを特徴とする請求項 1から請求項 3 までのいずれか 1項記載の導電性ペース卜。
1 7 . 導電性粒子を準備する工程と、 導電性粒子の凝集度 (凝集度 =凝集粒子平均径 Z—次粒子平均径) を測定する工程と、 凝集度の測定結果に応じて導電性粒子に解粒処理 を施す工程と、 それにバインダーを加え混練する工程を備えたことを特徴とする導電性べ ース卜の製造方法。
1 8 . 粒度分布のピークを少なくとも 2以上を有した導電性粒子を準備する工程と、 それにバインダーを加え混練する工程とを備えたことを特徴とする導電性ペース卜の製造 方法。
1 9 . 少なくとも 2以上の異なる粒度分布の導電性粒子を準備する工程と、 それらを 混合する工程と、 それにバインダーを加え混練する工程とを備えたことを特徴とする導電 性ペース卜の製造方法。
2 0 . 導電性粒子を準備する工程は、 湿式の化学還元法により析出させた銅粉末を乾 燥させることを特徴とする請求項 1 7から請求項 1 9までのいずれか 1項記載の導電性べ —ス卜の製造方法。
2 1 . 凝集度の測定結果に応じて導電性粒子に解粒処理を施す工程は、 凝集度の測定 結果が 3 . 9 0を超えたときに解粒処理を施すことを特徴とする請求項 1記載の導電性べ —ス卜の製造方法。
2 2 . 解粒処理は、 凝集粒子に直接ジェット噴流を当てて行うことを特徴とする請求 項 1 7記載の導電性ペース卜の製造方法。
2 3 . 解粒処理は、 凝集粒子を遠心回転装置に入れ、 前記遠心回転装置を回転させて 行うことを特徴とする請求項 1 7記載の導電性ペース卜の製造方法。
2 4 . 解粒処理後の導電性粒子の凝集度は、 1 . 0 5 - 3 . 9 0の範囲内であること を特徴とする請求項 1 7記載の導電性ペース卜の製造方法。
2 5 . 一次粒子と一次粒子が凝集した凝集粒子を含む導電性粒子の計測方法であって、 一次粒子平均径を得る工程と、 凝集粒子平均径を得る工程と、 凝集度として、 前記凝集粒 子平均径を前記一次粒子平均径で除する工程とを備えたことを特徴とする導電性ペース卜 の製造方法。
2 6 . —次粒子平均径を得る工程は導電性粒子の観察像を画像解析する工程であり、 凝集粒子平均径を得る工程は導電性粒子をレーザー回折散乱式の粒度分布測定装置を用 t、 て測定する工程であることを特徴とする請求項 2 5記載の導電性ペース卜の製造方法。
2 7 . 導電性粒子の観察像は、 S E M (走査型電子顕微鏡) 、 または C C Dカメラ、 または光学顕微鏡で観察することを特徴とする請求項 2 6記載の導電性ペース卜の製造方 法。
2 8 . 絶縁基板と、 その絶縁基板に形成された複数の配線パターンと、 前記配線パ夕 ーンを電気的に接続するビアホール導体を具備する回路形成基板であって、 前記ビアホ一 ル導体として請求項 1から請求項 3までのいずれか 1項記載の導電性ペース卜を用いるこ とを特徴とする回路形成基板。
2 9 . 少なくとも片面に離型層を形成した離型性フィ^厶を絶縁基板の片面もしくは 両面に張り合わせる工程と、 前記離型性フィルムを備えた前記絶縁基板にビアホール導体 を形成するための貫通穴を設ける工程と、 前記貫通穴に請求項 1に記載の導電性ペース卜 を充填する工程と、 前記離型性フイルムを剥離する工程とを少なくとも有することを特徴 とする回路形成基板の製造方法。
PCT/JP2004/000460 2003-01-23 2004-01-21 導電性ペースト及びその製造方法並びにその導電性ペーストを用いた回路基板及びその製造方法 WO2004066316A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP04703883A EP1589540A4 (en) 2003-01-23 2004-01-21 CONDUCTIVE PASTE, METHOD FOR THE PRODUCTION THEREOF, CONDUCTOR PLATE WITH SUCH A CONDUCTIVE PASTE, AND METHOD FOR THE PRODUCTION THEREOF
US10/509,755 US20050172483A1 (en) 2003-01-23 2004-01-21 Conductive paste, method for producing same, circuit board using such conductive paste and method for producing same

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP2003014555A JP4078991B2 (ja) 2003-01-23 2003-01-23 導電性ペーストの製造方法
JP2003014556A JP2004264031A (ja) 2003-01-23 2003-01-23 導電性粒子の計測方法
JP2003-014553 2003-01-23
JP2003014553A JP4078990B2 (ja) 2003-01-23 2003-01-23 導電性ペースト、その導電性ペーストを用いた回路形成基板、およびその製造方法
JP2003-014554 2003-01-23
JP2003014554A JP2004265607A (ja) 2003-01-23 2003-01-23 導電性ペースト、その導電性ペーストを用いた回路形成基板、およびその製造方法
JP2003-014556 2003-01-23
JP2003-014555 2003-01-23

Publications (1)

Publication Number Publication Date
WO2004066316A1 true WO2004066316A1 (ja) 2004-08-05

Family

ID=32777147

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/000460 WO2004066316A1 (ja) 2003-01-23 2004-01-21 導電性ペースト及びその製造方法並びにその導電性ペーストを用いた回路基板及びその製造方法

Country Status (4)

Country Link
US (1) US20050172483A1 (ja)
EP (1) EP1589540A4 (ja)
TW (1) TWI325739B (ja)
WO (1) WO2004066316A1 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005240092A (ja) * 2004-02-26 2005-09-08 Dowa Mining Co Ltd 銀粉およびその製造方法
TW200833752A (en) * 2006-10-23 2008-08-16 Lord Corp Highly filled polymer materials
JP2009290124A (ja) * 2008-05-30 2009-12-10 Fujitsu Ltd プリント配線板
JP5217640B2 (ja) * 2008-05-30 2013-06-19 富士通株式会社 プリント配線板の製造方法およびプリント基板ユニットの製造方法
JP2009290135A (ja) * 2008-05-30 2009-12-10 Fujitsu Ltd プリント配線板の製造方法および導電性接合剤
JP5217639B2 (ja) * 2008-05-30 2013-06-19 富士通株式会社 コア基板およびプリント配線板
US8488271B2 (en) * 2009-07-06 2013-07-16 Samsung Electro-Mechanics Japan Advanced Technology Co., Ltd. Adhesion structure and method using electrically conductive adhesive, disk drive device using the adhesion structure and method, and method for manufacturing the disk drive device
JP4616927B1 (ja) 2010-02-25 2011-01-19 パナソニック株式会社 配線基板、配線基板の製造方法、及びビアペースト
JP4713682B1 (ja) 2010-02-25 2011-06-29 パナソニック株式会社 多層配線基板、及び多層配線基板の製造方法
JP4917668B1 (ja) * 2010-12-29 2012-04-18 パナソニック株式会社 多層配線基板、多層配線基板の製造方法
JP2012209148A (ja) * 2011-03-30 2012-10-25 Sony Corp 導電性粒子、導電性ペースト、及び、回路基板
JP5687175B2 (ja) * 2011-11-28 2015-03-18 有限会社 ナプラ 微細空間内に機能部分を形成する方法
TWI550643B (zh) * 2012-03-30 2016-09-21 Taiyo Holdings Co Ltd Conductive paste and conductive circuit
JP5510531B1 (ja) * 2012-11-29 2014-06-04 住友金属鉱山株式会社 銀粉及び銀ペースト
JP5500237B1 (ja) * 2012-12-05 2014-05-21 住友金属鉱山株式会社 銀粉
JP5505535B1 (ja) * 2012-12-07 2014-05-28 住友金属鉱山株式会社 銀粉
WO2015064668A1 (ja) * 2013-10-29 2015-05-07 京セラ株式会社 配線基板、これを用いた実装構造体および積層シート
CN107949607A (zh) * 2015-09-30 2018-04-20 住友电气工业株式会社 导电层形成用涂布液以及导电层的制造方法
JP7004921B2 (ja) 2019-04-26 2022-01-21 日亜化学工業株式会社 発光モジュールの製造方法及び発光モジュール
KR20210121445A (ko) * 2020-03-30 2021-10-08 (주)포인트엔지니어링 양극산화막 구조체

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06262375A (ja) * 1992-06-05 1994-09-20 Matsushita Electric Ind Co Ltd 銅または銅合金の低温拡散接合方法およびそれを用いた導電ペーストおよび多層配線基板の製造方法
JPH07176846A (ja) * 1993-10-29 1995-07-14 Matsushita Electric Ind Co Ltd ビアホール充填用導体ペースト組成物並びにそれを用いた両面及び多層プリント基板とその製造方法
JPH08279665A (ja) * 1995-04-07 1996-10-22 Matsushita Electric Ind Co Ltd 導電性ペーストおよびその製造方法
JP2000297303A (ja) * 1999-04-09 2000-10-24 Murata Mfg Co Ltd 導電性粉末の粉砕方法およびこれを用いた導電性塗料
JP2002332501A (ja) * 2001-05-11 2002-11-22 Mitsui Mining & Smelting Co Ltd 銀コート銅粉の製造方法、その製造方法で得られた銀コート銅粉、その銀コート銅粉を用いた導電性ペースト、及びその導電性ペーストを用いたプリント配線板
JP2002343135A (ja) * 2001-05-15 2002-11-29 Mitsui Mining & Smelting Co Ltd 導電ペースト用の銅粉及び導電性ペースト並びに導電ペースト用銅粉の製造方法
JP2003092024A (ja) * 2001-09-18 2003-03-28 Matsushita Electric Ind Co Ltd ビアホール充填用導電性ペーストとそれを用いた回路基板とその製造方法
JP2003141929A (ja) * 2001-10-30 2003-05-16 Mitsui Mining & Smelting Co Ltd 銅ペースト用の銅粉
JP2003268402A (ja) * 2002-03-18 2003-09-25 Shin Etsu Chem Co Ltd 高分散性の金属粉、その製造方法及び該金属粉を含有する導電ペースト
JP2004047856A (ja) * 2002-07-15 2004-02-12 Sumitomo Metal Electronics Devices Inc 導体ペースト及び印刷方法並びにセラミック多層回路基板の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3443789A1 (de) * 1983-12-02 1985-06-27 Osaka Soda Co. Ltd., Osaka Elektrische leitende klebstoffmasse
US4667401A (en) * 1985-11-26 1987-05-26 Clements James R Method of making an electronic device using an uniaxial conductive adhesive
US4859364A (en) * 1988-05-25 1989-08-22 E. I. Du Pont De Nemours And Company Conductive paste composition
US5180523A (en) * 1989-11-14 1993-01-19 Poly-Flex Circuits, Inc. Electrically conductive cement containing agglomerate, flake and powder metal fillers
JP2702796B2 (ja) * 1990-02-23 1998-01-26 旭化成工業株式会社 銀合金導電性ペースト
DE69417684T2 (de) * 1993-10-29 1999-09-09 Matsushita Electric Ind Co Ltd Leitfähige Pastenzusammensetzung zum Füllen von Kontaktlöchern, Leiterplatte unter Anwendung dieser leifähigen Paste und Verfahren zur Herstellung
US6139777A (en) * 1998-05-08 2000-10-31 Matsushita Electric Industrial Co., Ltd. Conductive paste for filling via-hole, double-sided and multilayer printed circuit boards using the same, and method for producing the same
US6565954B2 (en) * 1998-05-14 2003-05-20 Matsushita Electric Industrial Co., Ltd. Circuit board and method of manufacturing the same
WO2000013190A1 (fr) * 1998-08-28 2000-03-09 Matsushita Electric Industrial Co., Ltd. Colle electroconductrice, structure electroconductrice utilisant cette colle, piece electrique, module et carte a circuit, connexion electrique, fabrication de carte a circuit et de piece electronique ceramique
US6620344B2 (en) * 1999-05-28 2003-09-16 Dowa Mining Co., Ltd. Copper particle clusters and powder containing the same suitable as conductive filler of conductive paste
KR100480873B1 (ko) * 1999-11-12 2005-04-07 미츠이 긴조쿠 고교 가부시키가이샤 니켈 분말 및 도전 페이스트
JP3854103B2 (ja) * 2001-06-28 2006-12-06 住友ベークライト株式会社 導電性ペースト及び該ペーストを用いてなる半導体装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06262375A (ja) * 1992-06-05 1994-09-20 Matsushita Electric Ind Co Ltd 銅または銅合金の低温拡散接合方法およびそれを用いた導電ペーストおよび多層配線基板の製造方法
JPH07176846A (ja) * 1993-10-29 1995-07-14 Matsushita Electric Ind Co Ltd ビアホール充填用導体ペースト組成物並びにそれを用いた両面及び多層プリント基板とその製造方法
JPH08279665A (ja) * 1995-04-07 1996-10-22 Matsushita Electric Ind Co Ltd 導電性ペーストおよびその製造方法
JP2000297303A (ja) * 1999-04-09 2000-10-24 Murata Mfg Co Ltd 導電性粉末の粉砕方法およびこれを用いた導電性塗料
JP2002332501A (ja) * 2001-05-11 2002-11-22 Mitsui Mining & Smelting Co Ltd 銀コート銅粉の製造方法、その製造方法で得られた銀コート銅粉、その銀コート銅粉を用いた導電性ペースト、及びその導電性ペーストを用いたプリント配線板
JP2002343135A (ja) * 2001-05-15 2002-11-29 Mitsui Mining & Smelting Co Ltd 導電ペースト用の銅粉及び導電性ペースト並びに導電ペースト用銅粉の製造方法
JP2003092024A (ja) * 2001-09-18 2003-03-28 Matsushita Electric Ind Co Ltd ビアホール充填用導電性ペーストとそれを用いた回路基板とその製造方法
JP2003141929A (ja) * 2001-10-30 2003-05-16 Mitsui Mining & Smelting Co Ltd 銅ペースト用の銅粉
JP2003268402A (ja) * 2002-03-18 2003-09-25 Shin Etsu Chem Co Ltd 高分散性の金属粉、その製造方法及び該金属粉を含有する導電ペースト
JP2004047856A (ja) * 2002-07-15 2004-02-12 Sumitomo Metal Electronics Devices Inc 導体ペースト及び印刷方法並びにセラミック多層回路基板の製造方法

Also Published As

Publication number Publication date
US20050172483A1 (en) 2005-08-11
EP1589540A1 (en) 2005-10-26
EP1589540A4 (en) 2009-01-28
TWI325739B (en) 2010-06-01
TW200420204A (en) 2004-10-01

Similar Documents

Publication Publication Date Title
JP4078990B2 (ja) 導電性ペースト、その導電性ペーストを用いた回路形成基板、およびその製造方法
WO2004066316A1 (ja) 導電性ペースト及びその製造方法並びにその導電性ペーストを用いた回路基板及びその製造方法
US6774316B1 (en) Wiring board and production method thereof
KR101327712B1 (ko) 도전성 페이스트 및 그것을 이용한 다층 프린트 배선판
JP2002299833A (ja) 多層配線板およびその形成方法
JPH10256687A (ja) ビアホール充填用導体ペースト組成物とそれを用いたプリント配線基板
US8597459B2 (en) Conductive paste and method for manufacturing multilayer printed wiring board using the same
KR20040027993A (ko) 전기전도성 범프용 열경화성 전기전도성 페이스트
JP5310545B2 (ja) ビアホール充填用導電体ペースト組成物と、それを用いたプリント基板並びにその製造方法
JP4151541B2 (ja) 配線基板およびその製造方法
JP2004265607A (ja) 導電性ペースト、その導電性ペーストを用いた回路形成基板、およびその製造方法
JP4748279B2 (ja) 導電性ペースト、並びにこれを用いたプリプレグ、金属箔張積層板、及びプリント配線板
US20030137815A1 (en) Printed wiring board and method of manufacturing the same
TW540281B (en) Manufacturing method of conductive paste material and manufacturing method of printing wiring base board
JP4924167B2 (ja) 導電性ペースト、並びにこれを用いたプリプレグ、金属箔張積層板、及びプリント配線板
JP2004264031A (ja) 導電性粒子の計測方法
JP2004234900A (ja) 導電性粒子を用いた導電性ペースト、及び、これを用いた接続用シート
JP2003092024A (ja) ビアホール充填用導電性ペーストとそれを用いた回路基板とその製造方法
JP2009026700A (ja) 導電性ペーストおよびそれを用いた多層プリント配線板
JP4078991B2 (ja) 導電性ペーストの製造方法
JP2003200535A (ja) プリプレグおよび回路基板、ならびにそれらの製造方法
JP2008300846A (ja) 内部レジスタを有する回路基板、およびこの回路基板を利用する電気アセンブリ
JP2007142147A (ja) 導電性ペースト組成物並びにそれを用いたプリント配線基板とその製造方法
JP2002344103A (ja) 多層シート及びそれを用いたビアホール充填型両面基板、ビアホール充填型両面プリント基板
JP4857726B2 (ja) 導電性ペースト組成物並びにそれを用いたプリント配線基板とその製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

WWE Wipo information: entry into national phase

Ref document number: 2004703883

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 20048000932

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 10509755

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWP Wipo information: published in national office

Ref document number: 2004703883

Country of ref document: EP