JP4151541B2 - 配線基板およびその製造方法 - Google Patents

配線基板およびその製造方法 Download PDF

Info

Publication number
JP4151541B2
JP4151541B2 JP2003335268A JP2003335268A JP4151541B2 JP 4151541 B2 JP4151541 B2 JP 4151541B2 JP 2003335268 A JP2003335268 A JP 2003335268A JP 2003335268 A JP2003335268 A JP 2003335268A JP 4151541 B2 JP4151541 B2 JP 4151541B2
Authority
JP
Japan
Prior art keywords
wiring
layer
conductive
conductor layer
average particle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003335268A
Other languages
English (en)
Other versions
JP2005101436A (ja
Inventor
法人 塚原
和宏 西川
大輔 櫻井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2003335268A priority Critical patent/JP4151541B2/ja
Priority to US10/947,177 priority patent/US7233069B2/en
Priority to CN200410095966.4A priority patent/CN100482048C/zh
Publication of JP2005101436A publication Critical patent/JP2005101436A/ja
Application granted granted Critical
Publication of JP4151541B2 publication Critical patent/JP4151541B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/245Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/247Finish coating of conductors by using conductive pastes, inks or powders
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203Fillers and particles
    • H05K2201/0263Details about a collection of particles
    • H05K2201/0266Size distribution
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/035Paste overlayer, i.e. conductive paste or solder paste over conductive layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Non-Insulated Conductors (AREA)

Description

本発明は、導電性粒子と結着材とを含む導電体層からなる配線が基板上に形成されている配線基板およびその製造方法に関し、特に導電体層が少なくとも2層積層されているものに関する。
近年、携帯電話、パソコンに代表される電子機器の小型化、薄型化、高性能化、高速化の進展に伴い、電子機器に用いられる配線基板の小型化、配線密度の高密度化に加えて配線抵抗の低抵抗化、低コスト化に対する市場ニーズが高まってきている。また最近では、配線基板の製造工程における環境負荷の低減も重要な課題になってきている。このような背景から、従来より色々な提案がなされているが、特に配線抵抗の低抵抗化に関しては、次のものがある。
絶縁基板上に、平版印刷法により導電性インキの配線パターンを形成したのち、その配線パターンの上に電気メッキで金属膜を形成する(特許文献1)。このように、導電性インキだけでは高抵抗であるが、その導電性インキに低抵抗な金属膜を形成することで、低抵抗な配線とすることができる。
特開昭61−224491号公報
しかし、特許文献1に開示されている配線基板は、製造工程が煩雑でしかも電気メッキの廃液処理が必要になることから、製造コストが高くなりしかも環境負荷が大きくなる課題があった。
そこで、本発明は係る従来の課題を解決して、環境負荷を大きくすることなく、配線抵抗の低抵抗化を実現する配線基板およびその製造方法を提供することを目的とする。
本発明の配線基板は、基板上に、導電性粒子および結着材を含む第1の導電体層と第2の導電体層との少なくとも2層が上下に積層されてなる配線層を有する配線基板であって、第1の導電体層と第2の導電体層とに含まれている各々の導電性粒子の平均粒径が互いに異なっている構成である。
このように、配線層として導電性粒子の平均粒径が異なる導電体層を積層しているので、単層の導電体層に比べて低抵抗化した配線層とすることができる。
また本発明の配線基板は、第2の導電体層に含まれている導電性粒子の平均粒径である第2の平均粒径が、第1の導電体層に含まれている導電性粒子の平均粒径である第1の平均粒径より小さい構成である。
第1の平均粒径が大きく、第2の平均粒径が小さい構成とすることで、第1の導電体層と第2の導電体層との界面での導電性粒子の密度がより稠密となり、導電性能が向上する。
また本発明の配線基板は、第2の導電体層に含まれている導電性粒子の平均粒径である第2の平均粒径を100nm以下とする構成である。平均粒径が100nm以下であると、200℃以下で導電性粒子同士が焼結し、導電性を有するようになる。そして、この平均粒径が小さくなるほど、その焼結温度も下がる。その結果、耐熱温度の低い安価なフィルム基板を使用できる。
また本発明の配線基板は、配線層の一部を第1の導電体層のみで構成する。このように、必要な配線層の部分だけ積層して低抵抗にし、それ以外は単層の導電体層とすることで、低抵抗かつ低コストな配線層とできる。
また本発明の配線基板は、結着材を、熱硬化性樹脂もしくは紫外線硬化性樹脂とする構成である。これらの樹脂を使うことにより、配線層自体の強度および配線層と基板との接着強度を強くすることができる。
また本発明の配線基板の製造方法は、導電性粒子と結着材とを含む第1の導電体層の形状に形成する第1の導電体層形成工程と、結着材を固化させて第1の導電体層を導通させ第1の配線パターンを形成する第1の配線パターン形成工程と、第1の導電体層に含まれている平均粒径の導電性粒子より小さな平均粒径の導電性粒子を含む第2の導電体層の形状に形成する第2の導電体層形成工程と、第2の導電体層を加熱して第2の導電体層を導通させ第2の配線パターンを形成する第2の配線パターン形成工程とを有し、基板上に少なくとも第1の配線パターンと第2の配線パターンとを積層する方法である。
このように、導電性粒子の平均粒径が異なる導電体層を積層させる製造方法とすることで、導電性能が大きい導電体層が付加されるうえに、導電性粒子の密度が稠密となり、低抵抗化した配線基板にできる。また、電気メッキなどの廃液を生じることがないので、環境負荷を与えることもない。
また本発明の配線基板の製造方法は、第2の導電体層に含まれている導電性粒子の平均粒径を100nm以下とする方法である。
また本発明の配線基板の製造方法は、第1の導電体層形成工程と第2の導電体層形成工程とののちに第1の配線パターン形成工程と第2の配線パターン形成工程とを同時に行う方法である。このように、積層した導電体層を同時に固化することで、製造工程がより簡略化される。
また本発明の配線基板の製造方法は、第1の配線パターンの一部に第2の配線パターンを積層する方法である。このような製造方法により、必要な部分のみ低抵抗化でき、低コスト化が図られる。
本発明による配線基板およびその製造方法によれば、導電性粒子の平均粒径の異なる導電体層を積層させて配線層を構成するものである。その結果、電気メッキなどの廃液処理も不要なため、環境負荷を大きくすることなく、配線抵抗の低抵抗化を実現する配線基板およびその製造方法を提供できる。
以下、本発明の実施の形態について、図面を参照しながら説明する。
(第1の実施の形態)
図1は本発明の第1の実施の形態における配線基板の断面構成図、図2は図1の配線部を模式的に示した要部拡大断面構成図である。
図1において、配線基板14は、導電性粒子と結着材とを含む第1の導電体層16と第2の導電体層18とが上下に積層された配線層12、および絶縁性材料からなる基板10で構成されている。第1の導電体層16と第2の導電体層18との大きな相違点は、図2に示すように、それぞれの層に含まれている第1の導電性粒子16Aと第2の導電性粒子18Aとの平均粒径が異なっている点である。すなわち、平均粒径の小さな第2の導電性粒子18Aを含む第2の導電体層18が、平均粒径の大きな第1の導電性粒子16Aを含む第1の導電体層16の上に積層された構成になっている。
本発明の実施の形態における基板10としては、ガラス繊維入りエポキシ樹脂、セラミック板などの耐熱性基板、あるいはポリエチレンテレフタレート(PET)、アクリロニトリルブタジエンスチレン(ABS)、ポリカーボネート、ポリイミドなどのフィルムシートなど、通常の回路基板に用いられているものであればいずれでも適用できる。中でも、上述したフィルムシートは、汎用品として広く利用されているため安価であり、しかも基板の板厚を100μm〜400μmに薄くできるため配線基板の薄型化に有効な点で好ましい。
本発明の実施の形態における第2の導電性粒子18Aの材料としては、金、銀、銅、ニッケル、パラジウム、銀とパラジウムの合金などの導電性金属があげられる。そして、それらを平均粒径が100nm以下に微細化し、アミン、アルコール、チオールなどの分散剤で被覆したものを有機バインダー18Bに分散混合した超微細ペーストの第2の導電体層18が、配線層12の比抵抗を10-5Ω・cm以下に低抵抗化できる点で好ましい。なお、本発明の第1の実施の形態では、第2の導電性粒子18Aを有機バインダー18Bに分散混合した例を示しているが、有機バインダー18Bを使用せず、第2の導電性粒子18Aを分散剤で被覆するだけでも良い。
また、本発明の実施の形態における第1の導電性粒子16Aとしては、上述した導電性金属を平均粒径1μm以上、30μm以下に微細化したものが用いられる。そして、それらを結着材16Bに分散混合した導電性ペーストの第1の導電体層16が、スクリーン印刷法などの印刷方法により容易にかつ低コストで10-3〜10-4Ω・cmの配線パターンを形成できる点で好ましい。ここで、第2の導電性粒子18Aの平均粒径は、平均粒径の大きな第1の導電性粒子16Aを最密充填した際に生ずる空隙を埋める大きさが好ましい。具体的には、第2の導電性粒子18Aの平均粒径は100nm以下が好適で、平均粒径が100nm以下であると、200℃以下で導電性粒子同士が焼結し、導電性を有するようになる。そして、この平均粒径が小さくなるほど、その焼結温度も下がる。その結果、ポリエチレンテレフタレート(PET)やポリイミド(PI)などの耐熱温度の低い安価なフィルム基板を使用できる。
結着材16Bとしては、ポリエステル樹脂、エポキシ樹脂、アクリル樹脂、ポリイミド樹脂、ポリウレタン樹脂などの熱硬化性樹脂あるいは紫外線硬化樹脂が、基板10との接着強度および配線層12自体の強度が強くなる点で好ましい。
このように第1の導電体層16に、第2の導電体層18を積層させると、比抵抗の小さな第2の導電体層18により配線層12の配線抵抗は小さくなる。さらに、第1の導電体層16と第2の導電体層18との界面では、第1の導電性粒子16A間の隙間に、第2の導電性粒子18Aが入り込んだ状態になっている。このような大小の導電性粒子が混合した箇所では、各導電性粒子間に結着材16Bはなく、各導電性粒子が接触することにより導電性能が向上する。
また、配線層12の構成は図1、図2に示した第1の導電体層16に第2の導電体層18を積層する構成だけに限定されものではなく、この逆の第2の導電体層18に第1の導電体層16を積層する構成でも良い。さらに、第1の導電体層16と第2の導電体層18とを3層以上積層させて、配線抵抗を小さくした配線基板としても良い。なお、第1の導電性粒子16Aを使用せずに、第2の導電性粒子18Aのみで導電体層を形成すると、比抵抗が小さくなるので良いが、第2の導電性粒子18Aのコストおよびその低粘性による印刷時の取扱い困難性から、第2の導電性粒子18Aのみの導電体層形成は適当でない。
次に、本発明の第1の実施の形態における配線基板の製造方法を図3を参照しながら説明する。図3は、本発明の第1の実施の形態における配線基板の一製造方法を示した工程断面図である。なお、図1および図2で説明したものと同一のものには同じ符号を付している。
まず図3(A)に示すように、スクリーン印刷法あるいはステンシル印刷法などの通常の印刷方法を用いて、図1で説明した第1の導電性粒子である導電性ペースト(平均粒径:1μm〜30μm)を基板10上に印刷して第1の導電体層30、32を形成する(第1の導電体層形成工程)。
次に第1の導電体層30、32を乾燥もしくは加熱して固化させて導通させ、第1の配線パターン31、33を形成する(第1の配線パターン形成工程)。そののち、図3(B)に示すように、スクリーン印刷法やステンシル印刷法などの通常の印刷方法、あるいはインクジェット法を用いて、図1で説明した第2の導電性粒子である超微細ペースト(平均粒径:0.1nm〜100nm)を第1の配線パターン31の上に積層して第2の導電体層34を形成する(第2の導電体層形成工程)。すると、第1の配線パターン31と第2の導電体層34の界面には、図2に示したように、第1の導電性粒子間の隙間に、第2の導電性粒子が入り込む。ここで、超微細ペーストは平均粒径が小さく、形成される膜厚が薄くても良いため、インクジェット法でも導電体層の形成ができる。
次に、図3(C)に示すように、第2の導電体層34を加熱して導電性粒子を焼結し導通させ、第2の配線パターン35を形成する(第2の配線パターン形成工程)。このようにして、第1の配線パターン33のみの配線、第1の配線パターン31に第2の配線パターン35を積層させた配線を作製できる。
なお、第1の配線パターン31、33を超微細ペーストで形成し、第2の配線パターン35を導電性ペーストで形成しても良い。
また、第1の導電体層形成工程ののちに加熱などを行わずに、その上にインクジェット法で第2の導電体層34を積層し、第2の導電体層34形成後、同時に第1の配線パターン31、33形成と第2の配線パターン35形成を行っても良い。これにより、製造工程はさらに簡略化される。
次に、具体的な実施例をあげて本発明の実施の形態による配線基板についてさらに詳しく説明する。
(実施例1)
基板は、厚さ50〜200μmのポリエチレンテレフタレートシート(東レ合成フィルム株式会社製の非晶質ポリエチレンテレフタレート「PET−G」)からなる樹脂基板を用意した。導電性ペーストは、導電性粒子(平均粒径1μmのAg粒子)75重量部と、熱硬化性結着材(ビスフェノールA型エポキシ樹脂とビスフェノールF型エポキシ樹脂の混合物)25重量部を用いた。また超微細ペーストとしては、平均粒径10nmのAg粒子(ハリマ化成株式会社製のAgナノペースト「NPS−J」)を用いた。
次に、スクリーン印刷法により、導電性ペーストからなる第1の導電体層(線幅50μm×長さ5mm×膜厚20μm)を複数本、樹脂基板に印刷した。印刷後、110℃に設定した熱風循環炉に入れて10分間加熱し、導電性ペーストを硬化させて第1の配線を形成した。
次に、インクジェット法により、超微細ペーストからなる第2の導電体層(ドットピッチ:25μm×25μm、液滴量:3.0pl)を第1の配線の上に噴射したのち、140℃に設定した熱風循環炉に入れて2時間加熱し、超微細ペーストを固化させて第2の配線(線幅50μm×長さ5mm×膜厚4μm)を形成した。
その結果、導電性ペーストからなる第1の配線と、超微細ペーストからなる第2の配線を第1の配線の上に積層した配線基板が得られた。また、基板と第1の配線および第2の配線が積層された配線とが接合された部分の接合強度をセロテープ試験法で調べたところ、第1の配線および第2の配線が積層された配線は剥がれず、基板に強固に接合されていた。そして、この第1の配線と第2の配線が積層された配線を、四探針法で抵抗値を計測すると2.27Ωであった。
(実施例2)
実施例1と同様の方法で、導電性ペーストからなる配線パターンを形成し、導電性ペーストが未硬化の配線を形成した。次に、平均粒径のみ実施例1と異なる100nmのAgナノペーストからなる配線パターンを、導電性ペーストが未硬化の配線の上に形成したのち、140℃に設定した熱風循環炉に入れて2時間加熱し、導電性ペーストを硬化させた。
その結果、導電性ペーストの上にAgナノペーストが積層された配線部の断面を電子顕微鏡で観察したところ、Agナノペーストが導電性ペースト中のAg粒子間に浸透した状態で硬化されていた。抵抗値も同様の方法で計測すると、3.55Ωであった。
(第2の実施の形態)
図4は本発明の第2の実施の形態における多層配線基板の断面斜視図である。基板上に配線層を絶縁膜を挟んで多層に形成する場合も本発明の配線基板が適用できる。
図4に示すように、基板40に第1層配線42と第1層配線44とが形成されている。ここで第1層配線42は、導電性ペーストによる第1層配線下層膜42Aと超微細ペーストによる第1層配線上層膜42Bより構成され、第1層配線44は導電性ペーストで形成されている。そして、第1層配線42、第1層配線44の一部を除いて覆う絶縁膜46が形成されている。第1層配線42および第1層配線44とそれぞれ接続する第2層配線48および第2層配線49が形成されている。第2層配線49は、導電性ペーストによる第2層配線下層膜49Aとその第2層配線下層膜49Aの一部に超微細ペーストによる第2層配線上層膜49Bより構成されている。
このように必要な部分だけ、超微細ペーストを積層し低抵抗化し、絶縁層46を挟んで多層配線基板を作製できる。例えば、第2層配線49を画像表示装置の信号線とすれば、画像信号の遅延を防止でき、画質低下を招くことがなくなる。
また、従来の電気メッキで配線層を積層して一部を低抵抗にする場合、配線層に直接電気メッキの端子を接触させると、断線を起こす場合がある。そのため、低抵抗にする部分から、電気メッキ用に配線を引き出し、電気メッキ後、引き出した配線を除去するという工程が必要であった。しかし、本発明によれば必要な部分のみ低抵抗にできるため、配線の引き出し、除去する工程は不要となり、製造工程が簡略化される。
(第3の実施の形態)
図5は本発明の第3の実施の形態の配線の一部を低抵抗化した状態を示す図で、図5(A)は配線基板の断面図、図5(B)はその平面図である。基板10に導電性ペーストよりなる第1の導電体層50を、スクリーン印刷法、ステンシル印刷法などで形成する。そして、第1の導電体層50の必要な部分にだけ、超微細ペーストよりなる第2の導電体層52をスクリーン印刷法、インクジェット法で形成、加熱して、第1の導電体層50と第2の導電体層52とを硬化させ、配線層54を作製した。
図5(B)に示すように、配線層54に近接して電子部品60を実装しなければいけない場合、配線層54の幅を局所的に狭くする必要がある。このような場合、通常の配線層では抵抗が高くなるため、配線経路を迂回させなければいけないが、配線層の一部の幅を狭くして、その部分に第2の導電体層52を積層することで、一定の抵抗値を保つことができる。このように、配線層54の低抵抗化の必要な部分だけ、超微細ペーストで低抵抗化でき、それ以外は導電性ペーストのみの配線層で良い。
また上述の実施の形態以外にも、半導体メモリでメモリセルと電源をつなぐ配線を低抵抗化すると、電圧降下が小さくなり、データ保持特性を改善できるという効果がある。
本発明に係る配線基板およびその製造方法は、電気メッキなどの廃液処理も不要で、環境負荷を大きくすることなく、配線抵抗の低抵抗化が必要な導電体層が少なくとも2層積層されているものなどの用途にも適用できる。
本発明の第1の実施の形態における配線基板の断面構成図 同実施の形態における配線基板を模式的に示した要部拡大断面構成図 同実施の形態における配線基板の一製造方法を示した工程断面図 本発明の第2の実施の形態における多層配線基板の断面斜視図 本発明の第3の実施の形態の配線の一部を低抵抗化した状態を示す図
符号の説明
10,40 基板
12,54 配線層
14 配線基板
16,30,32,50 第1の導電体層
16A 第1の導電性粒子
16B 結着材
18,34,52 第2の導電体層
18A 第2の導電性粒子
18B 有機バインダー
31,33 第1の配線パターン
35 第2の配線パターン
42,44 第1層配線
42A 第1層配線下層膜
42B 第1層配線上層膜
46 絶縁膜
48,49 第2層配線
49A 第2層配線下層膜
49B 第2層配線上層膜
60 電子部品

Claims (3)

  1. 基板上に、導電性粒子および結着材を含む第1の導電体層とその上に形成され第2の導電体層との少なくとも2層が上下に積層されてなる配線層を有する配線基板であって、
    前記第2の導電体層に含まれている導電性粒子の平均粒径である第2の平均粒径が、0.1nm〜100nmであり、前記第1の導電体層に含まれている導電性粒子の平均粒径である第1の平均粒径の1μm〜30μmより小さく、必要な部分のみ前記第1の導電体層の上に前記第2導電体層形成し、前記第1の導電体層の導電粒子間の隙間に、前記第2の導電体層の導電粒子が入り込むようにしたことを特徴とする配線基板。
  2. 前記必要な部分のみとは、必要な信号線である請求項1記載の配線基板。
  3. 前記結着材が、熱硬化性樹脂もしくは紫外線硬化性樹脂である請求項1から請求項のいずれか一項に記載の配線基板。
JP2003335268A 2003-09-26 2003-09-26 配線基板およびその製造方法 Expired - Fee Related JP4151541B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003335268A JP4151541B2 (ja) 2003-09-26 2003-09-26 配線基板およびその製造方法
US10/947,177 US7233069B2 (en) 2003-09-26 2004-09-23 Interconnection substrate and fabrication method thereof
CN200410095966.4A CN100482048C (zh) 2003-09-26 2004-09-27 配线基板及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003335268A JP4151541B2 (ja) 2003-09-26 2003-09-26 配線基板およびその製造方法

Publications (2)

Publication Number Publication Date
JP2005101436A JP2005101436A (ja) 2005-04-14
JP4151541B2 true JP4151541B2 (ja) 2008-09-17

Family

ID=34419056

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003335268A Expired - Fee Related JP4151541B2 (ja) 2003-09-26 2003-09-26 配線基板およびその製造方法

Country Status (3)

Country Link
US (1) US7233069B2 (ja)
JP (1) JP4151541B2 (ja)
CN (1) CN100482048C (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140046012A (ko) * 2011-08-03 2014-04-17 히타치가세이가부시끼가이샤 조성물 세트, 도전성 기판 및 그 제조 방법 및 도전성 접착재 조성물

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4873160B2 (ja) * 2007-02-08 2012-02-08 トヨタ自動車株式会社 接合方法
JP2009088122A (ja) * 2007-09-28 2009-04-23 Dainippon Printing Co Ltd 導電性基板
JP5431192B2 (ja) * 2009-02-05 2014-03-05 エルジー・ケム・リミテッド 導電性パターンを含む基板及びその製造方法
US7862342B2 (en) * 2009-03-18 2011-01-04 Eaton Corporation Electrical interfaces including a nano-particle layer
DE102009023848B4 (de) 2009-06-04 2021-10-28 Giesecke+Devrient Mobile Security Gmbh Verfahren zur drucktechnischen Herstellung einer elektrischen Leiterbahn
CN102238805A (zh) * 2010-04-22 2011-11-09 富葵精密组件(深圳)有限公司 电路板及其制作方法
JP5729748B2 (ja) * 2010-07-08 2015-06-03 株式会社アフィット 回路基板の製造方法及び製造装置
CN103052501B (zh) * 2010-07-30 2015-08-26 京瓷株式会社 绝缘片、其制造方法及采用了该绝缘片的结构体的制造方法
JP5354037B2 (ja) * 2012-01-30 2013-11-27 大日本印刷株式会社 導電性基板の製造方法
JP2014017397A (ja) * 2012-07-10 2014-01-30 Ricoh Co Ltd 金属薄膜の形成方法、金属薄膜並びに該金属薄膜を備える金属薄膜積層体、導電性パターン及びアンテナ
JP2014053404A (ja) * 2012-09-06 2014-03-20 Tosoh Corp 配線処理用組成物
US10072177B2 (en) * 2014-11-06 2018-09-11 E I Du Pont De Nemours And Company Stretchable polymer thick film compositions for thermoplastic substrates and wearables electronics
US20180358145A1 (en) * 2017-06-07 2018-12-13 E I Du Pont De Nemours And Company Bendable electrical conductor in a thermoformed article
CN114188352B (zh) * 2021-12-01 2024-01-30 深圳市华星光电半导体显示技术有限公司 显示基板、显示面板及显示基板的制作方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61224491A (ja) 1985-03-29 1986-10-06 大日本インキ化学工業株式会社 導体回路パタ−ン形成法
US5428249A (en) * 1992-07-15 1995-06-27 Canon Kabushiki Kaisha Photovoltaic device with improved collector electrode
JP3978380B2 (ja) * 2002-08-12 2007-09-19 アルプス電気株式会社 可変抵抗器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140046012A (ko) * 2011-08-03 2014-04-17 히타치가세이가부시끼가이샤 조성물 세트, 도전성 기판 및 그 제조 방법 및 도전성 접착재 조성물
KR101970373B1 (ko) * 2011-08-03 2019-04-18 히타치가세이가부시끼가이샤 조성물 세트, 도전성 기판 및 그 제조 방법 및 도전성 접착재 조성물

Also Published As

Publication number Publication date
US20050079707A1 (en) 2005-04-14
CN1604726A (zh) 2005-04-06
US7233069B2 (en) 2007-06-19
CN100482048C (zh) 2009-04-22
JP2005101436A (ja) 2005-04-14

Similar Documents

Publication Publication Date Title
JP4151541B2 (ja) 配線基板およびその製造方法
US5822850A (en) Circuit devices and fabrication Method of the same
JP4955970B2 (ja) フレキシブルプリント配線板およびその製造方法
JP2002299833A (ja) 多層配線板およびその形成方法
JPH11163499A (ja) プリント配線板の製造方法及びこの製造方法によるプリント配線板
JP2007266196A (ja) 多層プリント配線板及びその製造方法
JP3964085B2 (ja) プリント配線基板、及びプリント配線基板の製造方法
JP4078990B2 (ja) 導電性ペースト、その導電性ペーストを用いた回路形成基板、およびその製造方法
WO2004066316A1 (ja) 導電性ペースト及びその製造方法並びにその導電性ペーストを用いた回路基板及びその製造方法
TW200843607A (en) Flexible printed circuit board
US7728234B2 (en) Coreless thin substrate with embedded circuits in dielectric layers and method for manufacturing the same
US20030137815A1 (en) Printed wiring board and method of manufacturing the same
KR20180020520A (ko) 다층 이방성 전도 필름
JP2004265607A (ja) 導電性ペースト、その導電性ペーストを用いた回路形成基板、およびその製造方法
JP2010010320A (ja) 電子部品実装構造体およびその製造方法
JP4114576B2 (ja) 多層配線基板およびその製造方法
JP2012169486A (ja) 基材、配線板、基材の製造方法及び配線板の製造方法
JP2004276384A (ja) スクリーン印刷版及びその製造方法
JP2004266133A (ja) 積層配線基板及びその製造方法、半導体装置並びに電子機器
JP2005340279A (ja) 多層配線板およびその製造方法
JP2008300846A (ja) 内部レジスタを有する回路基板、およびこの回路基板を利用する電気アセンブリ
US20130153275A1 (en) Printed circuit board and method for manufacturing the same
JP4772586B2 (ja) 回路基板の製造方法
US20230199966A1 (en) Circuit board with embedded component and method of fabricating the same
JP2004264031A (ja) 導電性粒子の計測方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060314

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060412

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071003

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071009

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071210

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080318

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080519

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080526

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080610

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080623

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110711

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110711

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120711

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees