JP4857726B2 - 導電性ペースト組成物並びにそれを用いたプリント配線基板とその製造方法 - Google Patents

導電性ペースト組成物並びにそれを用いたプリント配線基板とその製造方法 Download PDF

Info

Publication number
JP4857726B2
JP4857726B2 JP2005333892A JP2005333892A JP4857726B2 JP 4857726 B2 JP4857726 B2 JP 4857726B2 JP 2005333892 A JP2005333892 A JP 2005333892A JP 2005333892 A JP2005333892 A JP 2005333892A JP 4857726 B2 JP4857726 B2 JP 4857726B2
Authority
JP
Japan
Prior art keywords
weight
wiring board
conductive paste
printed wiring
curing agent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005333892A
Other languages
English (en)
Other versions
JP2007141648A5 (ja
JP2007141648A (ja
Inventor
文雄 越後
昌吾 平井
浩次 宮本
禎志 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2005333892A priority Critical patent/JP4857726B2/ja
Publication of JP2007141648A publication Critical patent/JP2007141648A/ja
Publication of JP2007141648A5 publication Critical patent/JP2007141648A5/ja
Application granted granted Critical
Publication of JP4857726B2 publication Critical patent/JP4857726B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Conductive Materials (AREA)

Description

本発明は、ビアホール充填用導電性ペースト組成物と、それを用いたプリント配線基板とその製造方法に関するものである。
近年、電子機器の急速な小型化・高密度化に伴って、電子部品を搭載する回路形成基板も従来の片面基板から両面、多層基板の採用が進み、より多くの回路を基板上に集積可能な高密度回路形成基板の開発が行われている。
回路形成基板では、従来広く用いられてきたスルーホール加工とめっきによる層間の接続に代わって、より高密度で所定の位置で層間の接続を実現できる導電性ペーストを用いたインナービアホール構造の回路形成基板が提案されている。
この技術は、絶縁性のプリプレグシートの両面に離型性フィルムをラミネート加工により張り付け、このシートにレーザーなどを用いて貫通穴を形成した後、この貫通穴に導電性ペーストを充填し、離型性フィルムを剥離した後、このプリプレグシートの両面に金属箔を設置し加熱加圧することにより、貫通穴のビアホール導体(インナービアホール)を介して絶縁基板の両面に電気的接続を出現させるものであり、金属箔を選択的にエッチングすることにより任意のパターンに回路形成することができるものである。
以下、インナービアホール接続回路形成基板の製造方法について図面を参照して説明する。
図2は、従来の回路形成基板の製造工程を示す工程断面図である。
まず、図2(a)に示すように、例えばPET(ポリエチレンテレフタレート)フィルムにシリコーン系などの離型剤を塗布して形成された離型性フィルム1を絶縁基板2の両側に張り合わせたものを準備する。
絶縁基板としては、例えば無機物あるいは有機物の繊維からなる織布あるいは不織布に、熱硬化性樹脂を含浸させたものであり、代表的にはガラス繊維の織布にエポキシ樹脂を含浸した複合材料やアラミド繊維の不織布にエポキシ樹脂を含浸した複合材料のエポキシ樹脂を半硬化状態(Bステージ)としたプリプレグシートが用いられる。
次に図2(b)に示すように、絶縁基板としてのプリプレグシート2の所定の位置にレーザーやドリルを用いて貫通穴3を形成する。
次に図2(c)に示すように、離型性フィルム1の上から、トリアリルイソシアヌレートおよびトリアリルイソシアヌレートプレポリマーを主成分とした導電性ペースト4を、貫通穴3の内部に充填する。
この時離型性フィルム1は、印刷マスクとしての役割とプリプレグシート2の汚染防止膜としての役割を果たしている。
次に図2(d)に示すように、プリプレグシート2の両面の離型性フィルム1を剥離した後、図2(e)に示すようにプリプレグシート2の両側から金属箔6で挟み込み、熱プレス機を用いて加熱加圧することにより、図2(f)に示すようにプリプレグシート2と金属箔6が接着されると同時に、プリプレグシート2および貫通穴3の内部に充填された導電性ペースト4が圧縮されることで、両面の金属箔6が導電性ペースト4によって電気的に接続される。
この電気的導通発現のメカニズムをさらに図3を用いて説明する。
図3(a)、(b)は、それぞれ図2(e)、(f)に対応しており、ビアホールの断面を模式的に示す図で、導電性ペースト4は、導電性粒子8と熱硬化性樹脂などを主成分(ここではトリアリルイソシアヌレートおよびトリアリルイソシアヌレートプレポリマーを主成分)としたバインダー成分9や添加剤とから構成されており、加熱加圧によってプリプレグシート2の厚みが図3(a)のt0から図3(b)のt1へと圧縮され、導電性粒子同士および導電性粒子と金属箔6の界面で接触が起きることで導通を得るものである(参考;基材の圧縮率は次式で与えられる。
基材圧縮率(%)=(t0−t1)/t0×100 )。
その後、図2(g)に示すように、両面の金属箔6を選択的にエッチングして配線パターン7を形成することにより回路形成基板が得られる。
この導電性ペースト4を用いたインナービア接続技術は、プロセスも簡単で高い生産性により、比較的安価に高密度回路形成基板を実現するものであり、その1ビア当たりの抵抗値も数mΩ以下と非常に低く、加熱や加湿、熱衝撃による負荷試験においても高い接続信頼性を示している。
なお、この出願の発明に関連する先行技術文献情報としては、例えば、特許文献1が知られている。
特許第3370632号公報
しかし、高密度回路形成基板として高速伝送が可能な高周波回路用途や半導体パッケージなどの微細な配線パターン用途や小型・軽量化を必要とする携帯型電子機器用途などには、インナービアの低抵抗化と高信頼性化および抵抗値バラツキの低減といった導通接続信頼性の改善が重要であり、また民生用として携帯電話等の電子機器に用いる場合、その製造コストへの要求は大変厳しいものであった。
ここで、既に説明した図3から推測できるとおり、インナービアの導通接続信頼性を改善するには、導電性粒子同士の接触状態に着目する必要があり、またさらにコスト面では、一定のペースト量に対して出来るだけ多くの回路形成基板を製造することがコストに直結するため、ビア充填するプリプレグの処理枚数の向上(生産性の向上によるコスト低減)が強く要望されていた。
図4は、図2(c)に示した導電性ペースト4を貫通穴3にスキージ5を用いて印刷充填した後の、絶縁基板2の断面を模式的に示した図である。
ここで、図4に示すとおり離型性フィルム1の表面に液状バインダー成分9の層ができ、少量の導電性粒子8が残存している。
このように、充填プロセスにおいては、導電性ペースト4から液状のバインダー成分9が濾し取られて離型性フィルム1の表面に残る。
このプロセスは次々に新しいプリプレグシートへの充填を繰り返す連続印刷となるので、導電性ペーストから次々に液状バインダーが濾し取られることになり、徐々に固体の導電性粒子がリッチ(導電性ペースト中の導電性粒子の存在比率が上昇)となるため、粘度の上昇が起こってしまう。
他に、導電性粒子の液状バインダー成分への分散状態の変化や、スキージングのシェア応力によって熱硬化性樹脂の硬化進行が進むと考えられる。この粘度上昇は微細な貫通穴への充填を著しく悪化させるため、これらの粘度上昇を抑えることができる組成すなわち低粘度化が、そのプリプレグの処理枚数を向上させることにつながると考えられる。
しかしながら、この導電性ペーストには以下に示すような3点の課題があり、それを全て解決し、導通接続信頼性の改善と、生産性の向上によるコスト低減を両立することは非常に困難であった。
(課題1)
インナービアホール内に導電性を担う導電性粒子の存在比率が大きければ、導体抵抗が低減できるのは事実である。そのため、導電性ペーストには出来るだけ多くの導電性粒子を含有させる必要がある。しかしながら、固体の導電性粒子と液状のバインダーとの混合であるので、ペースト化可能な混合比の限度があり、また粘度が高すぎるとビアへの充填性が損なわれる。特に、インナービアホールの径が小さくなるほど、導電性粒子の密度の影響を受けやすく、結果として、インナービアホールの導電性が大きく影響されることになる。
生産性については、先に説明したとおりビアに導電性ペーストを充填させる工程において、そのプリプレグの処理枚数は導電性ペーストの粘度が低ければ低いほど有効である。したがって、多くの導電性粒子を含有した粘度の低い導電性ペーストが求められる。
(課題2)
金属箔6と絶縁基板2を加熱加圧することによりインナービアホールを形成することから、導電性ペースト4中に揮発成分が多く含まれていると、加熱時にインナービアホール内部の蒸気圧が増加し、膨れによる接続不良が発生する可能性がある。そのため導電性ペーストは低揮発性を保持する必要がある。
つまり、導電性ペースト4中に含まれる揮発成分量は低い方が望ましく、また一般に知られた厚膜回路形成用ペーストに用いるような粘度調整用として溶剤を用いる場合、その添加量には限度があり、また少ない方が望ましい。
(課題3)
熱硬化性樹脂を主成分としたバインダーは、インナービアホールの接続信頼性に対して重要な要因となるため、絶縁基板とのマッチングも考慮に入れた上で、配線基板およびインナービアホールへの要求特性により、選択される樹脂や硬化剤の種類が決定される。そのため、樹脂粘度の限定を前提とした選択が自由にできない場合があったり、さらには導電性粒子との混合比率も自由に配合できない場合がある。
本発明は、上記の課題を解決するものである。つまり導通接続信頼性に対しては出来るだけ多くの導電性粒子を含有させたいが、一方で生産性を向上させるために極力導電性粒子の含有量を抑えるといった、相反する要求を解決することが可能な、ビアホール導体用に好適な導電性ペーストを提供するものであり、それを用いたプリント配線基板、およびその製造方法を提供することを目的とするものである。
上記課題を解決するために本発明は、(a)平均粒径が0.5〜20μmの導電性金属フィラー80〜95重量%、(b)フタル酸ジアリルを主成分とし、トリアリルイソシアヌレートを含む液状樹脂成分4〜18重量%、(c)硬化剤1〜5重量%から成る組成物であることを特徴とする導電性ペースト組成物である。これにより、粘度調整の自由度を高くするとともに、硬化開始温度を絶縁基板に近い温度に設定することができ、接続信頼性の向上と、生産性の向上によるコスト低減を両立することのできる優れた導電性ペースト、その導電性ペーストを用いた回路形成基板、およびその製造方法を提供することを実現するものである。
以上のように、本発明によれば、ビアへの充填性とビアホール内部での導電性粒子どうしの接触が安定し、小径ビアホールにおいても高品質なビアホール導体をばらつき少なく安定的に形成でき、高密度回路形成基板として高速伝送が可能な高周波回路用途や半導体パッケージなどの微細な配線パターン用途や小型・軽量化を必要とする携帯型電子機器用途などに必要な高い接続信頼性を有し、かつ安価な回路形成基板を提供することを実現できる。
(実施の形態1)
実施の形態1について図面を参照しながら説明する。
本発明の特徴とするところは、(a)平均粒径が0.5〜20μmの導電性金属フィラー80〜95重量%、(b)フタル酸ジアリルを主成分とし、トリアリルイソシアヌレートを含む液状樹脂成分4〜18重量%、(c)硬化剤1〜5重量%から成る組成物であることを特徴とする導電性ペースト組成物を用いてビアを充填して回路を形成することにある。
図1は本発明の第1の実施の形態におけるプリント配線基板の製造工程を示す工程断面図である。
まず、図1(a)に示すように、例えばPET(ポリエチレンテレフタレート)フィルムにシリコーン系などの離型剤を塗布して形成された離型性フィルム11を絶縁基板12の両側に張り合わせたものを準備する。
絶縁基板としては、例えば無機物あるいは有機物の繊維からなる織布あるいは不織布に、熱硬化性樹脂を含浸させたものであり、代表的にはガラス繊維の織布にエポキシ樹脂を含浸した複合材料やアラミド繊維の不織布にエポキシ樹脂を含浸した複合材料のエポキシ樹脂を半硬化状態(Bステージ)としたプリプレグシートが用いられる。
次に図1(b)に示すように、絶縁基板としてのプリプレグシート12の所定の位置にレーザーやドリルを用いてビアホール13を形成する。
次に図1(c)に示すように、離型性フィルム11の上から、平均粒径が0.5〜20μmの導電性金属フィラー80〜95重量%、フタル酸ジアリルを主成分とし、トリアリルイソシアヌレートを含む液状樹脂成分4〜18重量%、硬化剤1〜5重量%から成る組成物である導電性ペースト14をビアホール13の内部に充填する。
ここで、本発明における導電性ペースト14は、高い導電性を確保するために、導電性金属フィラーとして、金、銀、パラジウム、インジウム、銅、ニッケル、亜鉛、錫、鉛、ビスマスのいずれかの金属、またはこれらの合金を用いて形成されている。
また、自由な粘度調整の設定を可能にするために、液状樹脂は、フタル酸ジアリルモノマーとフタル酸ジアリルプレポリマーとの混合物を含んだ構成となっている。また、液状樹脂の耐熱性、耐摩耗性、耐加水分解性をさらに向上させるために、トリアリルイソシアヌレートを含んだ構成となっている。
さらに、硬化開始温度を絶縁基板に近い温度に設定を可能にするために、硬化剤に、有機過酸化物を用いている。
また、ビアホール13内の良好な導通接続信頼性を確保するために、導電性ペースト14の揮発成分は、全重量に対して4.0wt%以下である。
本発明において、この導電性ペースト14の充填にはディスペンサーなどノズルからペーストを吐出させても良いし、プリプレグシート12のどちらの面から充填しても良いが、生産性やコストの面から現実的には図1(c)に示すように、印刷機のテーブル(図示せず)に乗せ、ウレタンゴムなどのスキージ15を用いた印刷法により充填を行うことが多い。
この時離型性フィルム11は、印刷マスクとしての役割とプリプレグシート12の汚染防止膜としての役割を果たしている。
次に図1(d)に示すように、プリプレグシート12の両面の離型性フィルム11を剥離した後、図1(e)に示すようにプリプレグシート12の両側から金属箔16で挟み込み、熱プレス機を用いて加熱加圧することにより、図1(f)に示すようにプリプレグシート12と金属箔16が接着されると同時に、プリプレグシート12およびビアホール13の内部に充填された導電性ペースト14が圧縮されることで、両面の金属箔16が導電性ペースト14によって電気的に接続される。
その後、図1(g)に示すように、両面の金属箔16を選択的にエッチングして配線パターン17を形成することによりプリプレグ配線基板が得られる。
以上のように、導電性ペーストに平均粒径が0.5〜20μmの導電性金属フィラー80〜95重量%、フタル酸ジアリルを主成分とし、トリアリルイソシアヌレートを含む液状樹脂成分4〜18重量%、硬化剤1〜5重量%から成る組成物、特に、液状樹脂にフタル酸ジアリルモノマーとフタル酸ジアリルプレポリマーとトリアリルイソシアヌレートを、硬化剤に有機過酸化物を用いることにより、導電性ペーストの硬化開始温度を絶縁基板に近い温度に設定することができるので、絶縁基板としてのプリプレグとほぼ同時に硬化することが可能となる。
また、粘度調整の自由度を高くすることができるので、所望の粘度に設定することが容易となり、これによって導電性ペースト内における金属密度を向上させることが可能となり、特にインナービアホールの径が小さい場合においても、ビアホールへの充填性とビアホール内部での導電性粒子どうしの接触が安定し、高品質なビアホールをばらつき少なく安定的に形成し、高い導電性を得ることが可能となる。
さらに、導電性ペーストの揮発性分を4.0wt%以下とすることにより、加熱時にインナービアホール内部の蒸気圧の増加に伴うふくれにより発生する接続不良を防止することができるので、良好な導通接続信頼性を得ることができる。
本発明の導電性ペースト組成物は、高密度配線基板として高速伝送が可能な高周波回路用途や半導体パッケージなどの微細な配線パターン用途や小型・軽量化を必要とする携帯型電子機器用途などに必要な高い接続信頼性を有し、かつ安価なプリント配線基板の形成に有用である。
本発明のプリント配線基板の製造方法を示す工程図 従来のプリント配線基板の製造方法を示す工程図 プリント配線基板の導通発現のメカニズムを示す工程図 導電性ペーストのビアホールへの充填後の状態を示す断面図
符号の説明
11 離型性フィルム
12 絶縁基板(プリプレグシート)
13 ビアホール
14 導電性ペースト
15 スキージ
16 金属箔
17 配線パターン

Claims (3)

  1. (a)平均粒径が0.5〜20μmの導電性金属フィラー80〜95重量%、(b)フタル酸ジアリルを主成分とし、トリアリルイソシアヌレートを含む液状樹脂成分4〜18重量%、(c)硬化剤1〜5重量%から成り、前記導電性金属フィラーは、金、銀、パラジウム、インジウム、銅、ニッケル、亜鉛、錫、鉛、ビスマスから選ばれる金属またはこれらの合金であり、前記液状樹脂は、フタル酸ジアリルモノマーとフタル酸ジアリルプレポリマーの混合物とトリアリルイソシアヌレートを含み、前記硬化剤は、有機過酸化物を用いることを特徴とする導電性ペースト組成物。
  2. 絶縁基材内に設けられたビアホール中に、平均粒径が0.5〜20μmの導電性金属フィラー80〜95重量%と、フタル酸ジアリルを主成分とし、トリアリルイソシアヌレートを含む樹脂成分4〜18重量%と、硬化剤1〜5重量%を含む導電性ペースト組成物が充填硬化され、かつ前記絶縁基材の上下の電極層が電気的に接続された構造を持つプリント配線基板であって、前記導電性金属フィラーは、金、銀、パラジウム、インジウム、銅、ニッケル、亜鉛、錫、鉛、ビスマスから選ばれる金属またはこれらの合金であり、前記樹脂は、フタル酸ジアリルモノマーとフタル酸ジアリルプレポリマーの混合物とトリアリルイソシアヌレートを含み、前記硬化剤は、有機過酸化物を用いることを特徴とするプリント配線基板。
  3. プリント配線基板の製造に用いられるプリプレグにあらかじめビアホールを形成し、このビアホールに、(a)平均粒径が0.5〜20μmの導電性金属フィラー80〜95重量%、(b)フタル酸ジアリルを主成分とし、トリアリルイソシアヌレートを含む液状樹脂成分4〜18重量%、(c)硬化剤1〜5重量%から成る組成物であることを特徴とする導電性ペースト組成物を充填した後、前記プリプレグの上下層に銅箔を挟んで加熱加圧後、銅箔をエッチングすることにより回路を形成するプリント配線基板の製造方法であって、前記導電性金属フィラーは、金、銀、パラジウム、インジウム、銅、ニッケル、亜鉛、錫、鉛、ビスマスから選ばれる金属またはこれらの合金であり、前記液状樹脂は、フタル酸ジアリルモノマーとフタル酸ジアリルプレポリマーの混合物とトリアリルイソシアヌレートを含み、前記硬化剤は、有機過酸化物を用いることを特徴とするプリント配線基板の製造方法。
JP2005333892A 2005-11-18 2005-11-18 導電性ペースト組成物並びにそれを用いたプリント配線基板とその製造方法 Expired - Fee Related JP4857726B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005333892A JP4857726B2 (ja) 2005-11-18 2005-11-18 導電性ペースト組成物並びにそれを用いたプリント配線基板とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005333892A JP4857726B2 (ja) 2005-11-18 2005-11-18 導電性ペースト組成物並びにそれを用いたプリント配線基板とその製造方法

Publications (3)

Publication Number Publication Date
JP2007141648A JP2007141648A (ja) 2007-06-07
JP2007141648A5 JP2007141648A5 (ja) 2008-11-20
JP4857726B2 true JP4857726B2 (ja) 2012-01-18

Family

ID=38204273

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005333892A Expired - Fee Related JP4857726B2 (ja) 2005-11-18 2005-11-18 導電性ペースト組成物並びにそれを用いたプリント配線基板とその製造方法

Country Status (1)

Country Link
JP (1) JP4857726B2 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2993011B2 (ja) * 1989-07-07 1999-12-20 株式会社村田製作所 回路素子
JP3370632B2 (ja) * 1999-12-21 2003-01-27 京セラ株式会社 導体ペーストおよびそれを用いた配線基板の製造方法

Also Published As

Publication number Publication date
JP2007141648A (ja) 2007-06-07

Similar Documents

Publication Publication Date Title
JP3051700B2 (ja) 素子内蔵多層配線基板の製造方法
US6753483B2 (en) Printed circuit board and method of manufacturing the same
US6596381B2 (en) Resin board, manufacturing process for resin board, connection medium body, circuit board and manufacturing process for circuit board
JPH11126978A (ja) 多層配線基板
KR20020053002A (ko) 인쇄배선기판 및 그의 제조방법
CN100558222C (zh) 多层布线板及其制造方法
WO2004066316A1 (ja) 導電性ペースト及びその製造方法並びにその導電性ペーストを用いた回路基板及びその製造方法
JP2003086944A (ja) 多層配線回路基板の製造方法
US20030137815A1 (en) Printed wiring board and method of manufacturing the same
JP3014365B2 (ja) 配線板、中間接続体、配線板の製造方法および中間接続体の製造方法
JP4409325B2 (ja) 配線基板及びその製造方法
EP1353541A1 (en) Circuit board and production method therefor
JP2007142147A (ja) 導電性ペースト組成物並びにそれを用いたプリント配線基板とその製造方法
JP4857726B2 (ja) 導電性ペースト組成物並びにそれを用いたプリント配線基板とその製造方法
JP4161604B2 (ja) プリント配線板とその製造方法
JP2007109697A (ja) 多層プリント配線板及びその製造方法
TW540281B (en) Manufacturing method of conductive paste material and manufacturing method of printing wiring base board
JP2012169486A (ja) 基材、配線板、基材の製造方法及び配線板の製造方法
JP2005340279A (ja) 多層配線板およびその製造方法
JP2007123375A (ja) 導電性ペースト組成物並びにそれを用いたプリント配線基板とその製造方法
JP2005093556A (ja) プリント配線基板とその製造方法
JP5439165B2 (ja) 多層配線板及びその製造方法
JP2008181914A (ja) 多層プリント配線板及びその製造方法
KR100733814B1 (ko) 인쇄회로기판 제조방법
JP2006186098A (ja) 多層配線板、多層配線板用基板材およびその製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081003

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081003

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101001

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101102

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111004

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111017

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141111

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees