WO2002073686A1 - Procede de realisation d'un dispositif a semi-conducteur - Google Patents

Procede de realisation d'un dispositif a semi-conducteur Download PDF

Info

Publication number
WO2002073686A1
WO2002073686A1 PCT/JP2002/002255 JP0202255W WO02073686A1 WO 2002073686 A1 WO2002073686 A1 WO 2002073686A1 JP 0202255 W JP0202255 W JP 0202255W WO 02073686 A1 WO02073686 A1 WO 02073686A1
Authority
WO
WIPO (PCT)
Prior art keywords
wiring pattern
semiconductor chip
circuit board
resin layer
underfill resin
Prior art date
Application number
PCT/JP2002/002255
Other languages
English (en)
French (fr)
Inventor
Koji Yoshida
Original Assignee
Sony Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corporation filed Critical Sony Corporation
Priority to EP02702876A priority Critical patent/EP1369911A4/en
Publication of WO2002073686A1 publication Critical patent/WO2002073686A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/29078—Plural core members being disposed next to each other, e.g. side-to-side arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Definitions

  • the present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for manufacturing a semiconductor device suitable for connecting a connection pad of a flip-chip type semiconductor chip to a circuit board.
  • Japanese Patent Application Laid-Open No. 10-50758 only describes the outline of an apparatus used for the ultrasonic bonding method, and injects an underfill resin into a gap between a connected circuit board and a semiconductor chip. There is no description of the process to be performed. Also, Japanese Patent Application Laid-Open No. 2000-195905 only describes the content related to cleaning of a tool head of an ultrasonic bonding apparatus, but does not describe injection of an underfill resin.
  • a device called a dispenser in order to inject the underfill resin between the semiconductor chip and the circuit board after joining them, a device called a dispenser must be used.
  • a dispenser when using a dispenser, it is difficult to control an appropriate resin injection amount, and it is difficult to inject an appropriate amount of resin continuously.
  • both the semiconductor chip and the circuit board are sealed in an appropriate state with the underfill resin. It is difficult. In that case, it is difficult to obtain a good fillet shape that gently hangs from the outer edge of the semiconductor chip.
  • an object of the present invention is to achieve a good fillet shape while easily and properly sealing a gap between a semiconductor chip and a circuit board with an underfill resin while using an ultrasonic bonding method. It is another object of the present invention to provide a method of manufacturing a semiconductor device capable of appropriately absorbing a stress acting between a semiconductor chip and a circuit board and obtaining a highly reliable flip-chip package having good conduction performance. Disclosure of the invention
  • a method of manufacturing a semiconductor device includes a first step of forming an underfill resin layer on a circuit board on which a wiring pattern is formed so as to cover at least a part of the wiring pattern.
  • a semiconductor chip having a connection pad and a protruding electrode formed on the connection pad is opposed to the wiring pattern of the circuit board, and the protruding electrode is pressed against the wiring pattern through the underfill resin layer.
  • an underfill resin layer is formed. Ultrasonic bonding can be performed before curing the underfill resin layer.
  • the package can be easily and appropriately sealed with an underfill resin interposed therebetween.
  • Underfill resin is usually mixed with insulating particles called filler to make the coefficient of linear expansion between the semiconductor chip and the resin close to each other.
  • filler insulating particles
  • ultrasonic vibration is applied to the semiconductor chip while pressing the protruding electrode from above the underfill resin layer onto the wiring pattern, so that the ultrasonic vibration causes the filler in the underfill resin layer to protrude. While extruding from between the electrode and the wiring pattern, both can be melted and bonded.
  • the ultrasonic vibration is transmitted to each part of the gel resin, so that the portion protruding from the outer edge of the semiconductor chip naturally flows toward the circuit board. A good fillet shape that hangs down can be obtained.
  • the predetermined treatment in the third step is heat treatment, so that the resin end protruding from the outer edge of the semiconductor chip is cured while shrinking. As a result, a good fillet shape can be obtained.
  • the underfill resin layer is formed on the wiring pattern in advance and then the protruding electrode and the wiring pattern are joined together, both are mechanically and electrically coupled with good conduction performance. be able to. Also, the stress acting between the semiconductor chip and the circuit board can be properly absorbed, and a highly reliable flip-chip package having good conduction performance can be obtained.
  • a gel resin having both insulating properties and thermosetting properties is applied as an underfill resin layer on the wiring pattern, and in the third step, at a predetermined temperature (for example, the gel resin is cured by a heat treatment of 140 ° C. ( ⁇ 160 ° C.).
  • gel resin for example, “CV 518” (product number) manufactured by Matsushita Electric Works, Ltd. can be mentioned.
  • a dispense method or a printing method can be used.
  • resin is applied before the second step (initial bonding) in a semiconductor assembly process using an ultrasonic bonding method, so that precise resin application processing is not required and the operation is simplified.
  • the printing method it is not necessary to separately use a device such as a dispenser. For this reason, it is possible to eliminate the problem that the dispensing amount is not appropriate and a good sealing state cannot be obtained.
  • the present invention by using both the dispense method and the printing method, it becomes possible to simplify the resin sealing step by the ultrasonic bonding method, and it is possible to eliminate the step defect.
  • a resin film having an insulating property and a thermosetting property is attached as an underfill resin layer on the wiring pattern, and in the third step, a predetermined temperature (for example, The resin film is cured by a heat treatment of 140 to 160 ° C).
  • the film-like resin examples include silicon dioxide (silica) and / or aluminum oxide having a thermal expansion coefficient close to that of a semiconductor chip.
  • An underfill resin film in which particles such as (alumina) are mixed can be used.
  • FIG. 1 is a flowchart showing a method for manufacturing a semiconductor device according to Embodiment 1 of the present invention.
  • FIGS. 3A to 3C are plan views showing the application method of the gel resin by the dispense method, and show one-point, four-point and five-point application methods, respectively.
  • 4A to 4C are side views showing shapes of the protruding electrodes usable in the present invention, each showing a different leveling shape.
  • 5A to 5C are side views showing the steps of coupling the protruding electrode and the wiring pattern according to the first embodiment, showing different stages.
  • 6A to 6F are side views showing step by step the resin coating process by the printing method.
  • FIG. 7 is a flowchart showing a method for manufacturing a semiconductor device according to Embodiment 2 of the present invention.
  • FIGS. 108 to 100C are side views showing the steps of coupling the protruding electrodes and the wiring patterns according to the second embodiment, and showing different stages.
  • FIG. 1 is a flowchart showing a method for manufacturing a semiconductor device according to this embodiment
  • FIG. 2 to 2D are side views showing the respective steps corresponding to FIG. 1
  • FIGS. 3A to 3C are plan views showing the dispensing method for applying the gel resin
  • FIG. 4A. 4 to 4C are side views showing the shapes of the protruding electrodes that can be used in the present embodiment.
  • Figures 2A to 2D In the figures and FIGS. 4A to 4C, two or one of the many protruding electrodes are shown.
  • the ultrasonic bonding method is started in step S1, and in step S2, a resin is applied on the wiring pattern (conductive wiring) 12 of the circuit board 10 by a dispense method.
  • An underfill resin layer that is, a gel resin 16 is applied using a syringe 14 (FIG. 2A).
  • Fig. 3A one point in the center of the circuit board is applied to the center, and as shown in Fig. 3B, four points in the center of the circuit board are applied. As shown in FIG. 3C, it can be applied to each of the five points at the center of the circuit board.
  • the resin coating syringe 14 filled with the gel resin 16 is controlled by pneumatic pressure, so that not only the above one-point to five-point coating but also many more multi-point coatings can be adopted.
  • any one of the coating methods can be arbitrarily selected.
  • step S3 the protruding electrodes 24 on the connection pads 22 of the semiconductor chip 20 mounted on the ultrasonic bonder head 18 (see FIGS. 4A to 4C) are connected to the wiring pattern 1 2 (Fig. 2B).
  • connection pads 22 made of aluminum are formed on the lower surface of the semiconductor chip 20, and each of the connection pads 22 is electrically and mechanically provided with a protruding electrode 24. Are combined.
  • the protruding electrode 24 has, for example, a shape without leveling as shown in FIG. 4A, a shape with repelling at a relatively low load as shown in FIG. As shown in Fig. 4C, it is possible to use one that is repelled with a relatively high load.
  • the type shown in Fig. 4C is an electrode shape usually used for ACF connection, etc., and the tip of the protruding electrode 24 has a flat shape compared to other types in order to save area. .
  • the protruding electrodes 24 of each shape are configured as stud bumps made of gold (Au) wire so that they can be easily crushed and deformed by the initial load during ultrasonic bonding.
  • the tip shown in FIG. 4B is used because the tip of the protruding electrode 24 can simultaneously contact the wiring pattern 12 with the initial load during ultrasonic bonding.
  • the ultrasonic bonder head 18 presses the protruding electrodes 24 of the semiconductor chip 20 against the wiring pattern 12 of the circuit board 10 at a predetermined pressure, and presses the ultrasonic electrode from the ultrasonic bonder head 18. Ultrasonic vibration is applied to the semiconductor chip 20 (Fig. 2C).
  • the protruding electrode 24 slides in a pressurized state with respect to the wiring pattern 12 due to the ultrasonic vibration in the direction indicated by the arrow 26, so that the protruding electrode 24 and the wiring pattern 12 It is mechanically and electrically coupled (Fig. 2D).
  • FIGS. 5A to 5C show a state in which the protruding electrode 24 and the wiring pattern 12 are combined.
  • the protruding electrode 24 is pressed against the wiring pattern 12 from above the gel resin 16, penetrates the gel resin 16, and has the tip of the protruding electrode 24. Abut on the wiring pattern 12.
  • step S4 the combined semiconductor chip 20 and circuit board 10 are housed in a predetermined chamber, for example, for 110 minutes at a temperature of 140 to 160 ° C.
  • the gel resin 16 is cured by performing heat treatment (thermal curing) for about 130 minutes.
  • step S5 an inspection is performed on the semiconductor chip 20 and the circuit board 10 that have been packaged by the curing of the gel resin 16, such as conduction performance. As a result, if it is determined that the package is good, the package is regarded as a non-defective product and the processing is terminated (step S6). On the other hand, if it is determined to be defective, the package will be collected as a defective product.
  • the gel-like resin 16 is applied on the wiring pattern 12 in advance, and then, while the protruding electrode 24 and the wiring pattern 12 are bonded, both the protruding electrode 24 and the circuit board 12 are connected. Can be mechanically and electrically coupled with good conduction performance.
  • the stress acting between the semiconductor chip 20 and the circuit board 10 can be properly absorbed, and a highly reliable flip-chip package having good conduction performance can be obtained.
  • the dispensing method is used for forming the underfill resin layer before the ultrasonic bonding.
  • the present invention is not limited to this, and a printing method may be used.
  • FIG. 6A to FIG. 6F are diagrams showing stepwise the application process of the gel resin 16 by the printing method.
  • a circuit board 10 is prepared, and as shown in Fig. 6B, the wiring pattern 12 is covered with a printing screen 34, and as shown in Fig. 6C.
  • a gel-like resin 16 is laid on one end of the printing screen 34.
  • a gel-like resin 16 having a predetermined thickness is formed at a predetermined position of the wiring pattern 12.
  • the control air pressure of the resin coating syringe 14 does not change due to the amount of resin remaining in the syringe, and the resin coating amount does not become unstable. It is possible to reliably control the amount of application. This makes it easier to control resin application during mass production.
  • FIG. 7 is a flowchart showing the method of manufacturing a semiconductor device according to the present embodiment.
  • FIGS. 8F and 9A to 9D are side views showing respective steps corresponding to FIG. 7, and FIGS. 10A to 10C are diagrams for joining the protruding electrodes to the wiring pattern.
  • the ultrasonic bonding method is started (step S11), and the circuit board 10 is prepared (Fig. 8A).
  • an underfill resin layer that is, an underfill resin film 42, is attached onto the wiring pattern 12 of the circuit board 10 (FIG. 8B).
  • the underfill resin film 42 is composed of a separation section 44 and an adhesive layer 46 for improving the handleability. Therefore, first, the adhesive layer 46 of the underfill resin film 42 is attached so as to cover at least a part of the wiring pattern 12 on the circuit board 10, and then the separator portion 44 is removed (see FIG. 8C). As a result, the adhesive layer 46 remains on the wiring pattern 12 of the circuit board 10.
  • the thickness of the adhesive layer 46 on the wiring pattern 12 can be appropriately changed according to the thickness of the underfill resin film 42 to be used.
  • the process becomes simpler than the method of applying the coating.
  • a predetermined load is applied to the adhesive layer 46 by the head section 48 of the film temporary bonding apparatus as shown in FIGS. 8D and 8E. Then, the adhesive layer 46 is adapted to the flat shape on the wiring pattern 12.
  • a heat treatment is performed at a temperature of 100 ° C. for about 10 seconds, and the adhesive layer 46 is once melted and hardened to a predetermined hardness (temporarily). Curing treatment).
  • step S13 ultrasonic bonding is performed. That is, the semiconductor chip 20 is opposed to the adhesive layer 46 on the wiring pattern 12 by the ultrasonic bonder head 18 (FIG. 9A).
  • ultrasonic vibration is applied to the semiconductor chip 20 from the ultrasonic bonder head 18 while pressing the protruding electrodes 24 of the semiconductor chip 20 onto the wiring pattern 12 at a predetermined pressure (FIG. 9B). ).
  • FIGS. 10A to 10C show a state in which the protruding electrode 24 and the wiring pattern 12 are combined. That is, as shown in FIG. 10A, the protruding electrode 24 is pressed against the wiring pattern 12 from above the adhesive layer 46 of the underfill resin film 42 to penetrate the adhesive layer 46 and The tip of the electrode 24 is brought into contact with the wiring pattern 12.
  • step S14 a heat treatment (thermal curing) is performed at a temperature of, for example, 140 ° C. to 160 ° C.
  • step S15 an inspection for checking necessary items such as continuity performance is performed, and if it is determined to be good, the process is terminated (step S16). If it is determined to be bad, the package is removed. Collect as defective.
  • an underfill resin layer can be formed with the gel resin 16 or the underfill resin film 42, and ultrasonic bonding can be performed before the curing. Therefore, the package can be easily and appropriately sealed in the gap between the semiconductor chip 20 and the circuit board 10 with the use of the underfill resin while using the ultrasonic bonding method.
  • ultrasonic vibration is applied to the semiconductor chip 20 while pressing the protruding electrode 24 onto the wiring pattern 12 from above the underfill resin layer, so that the ultrasonic vibration causes the filler 32 in the underfill resin layer to protrude.
  • both While reliably extruding from between the electrode 24 and the wiring pattern 12, both can be melted and bonded. For this reason, both can be joined with good conduction performance regardless of the joining process after the formation of the underfill resin layer on the wiring pattern 12. Thereby, the stress acting between the semiconductor chip 20 and the circuit board 10 can be properly absorbed, and a highly reliable flip-chip package having good conduction performance can be obtained.
  • the protruding electrode 24 is formed as a stud bump made of a gold wire, and the connection distance with the wiring pattern 12 is extremely short. For this reason, for example, compared to a case where a semiconductor chip and a wiring pattern are connected by wire bonding,
  • the gap between the semiconductor chip and the circuit board is easily and properly sealed with the underfill resin while using the ultrasonic bonding method.
  • a good fillet shape can be realized, the stress acting between the semiconductor chip and the circuit board can be properly absorbed, and a highly reliable flip chip package having good conduction performance can be obtained.

Description

明細書 半導体装置の製造方法 技術分野
本発明は、 半導体装置の製造方法に関し、 更に詳細には、 フリツプチ ップ型半導体チップの接続パッドを回路基板に接続する際に用いて好適 な半導体装置の製造方法に関するものである。 背景技術
近年、 半導体チップを回路基板に機械的かつ電気的に結合させてフリ ップチップパッケージを作製する際に、 超音波接合法を用いることに関 心が高まっている。 超音波接合法に関する記述が、 例えば、 特開平 1 0- 50758号公報ゃ特開 2000— 1 95905号公報にある。
また、 フリップチップパッケージの作製に際しては、 半導体チップと 回路基板との間にアンダーフィル樹脂を注入、 硬化させて、 半導体チッ プと回路基板との温度膨張係数のミスマッチに起因する損傷を防止する ことが知られている。
しかし、 特開平 10- 50758号公報では、 超音波接合法に用いる装置概 要に関する内容が中心に記載されるだけで、 接続した回路基板と半導体 チップとの間の隙間にアンダ一フィル樹脂を注入するプロセスの記載は ない。 また、 特開 2000— 1 95905号公報にも、 超音波接合装置のツール へッドの洗浄に関する内容が主として記載されるだけで、 アンダーフィ ル樹脂の注入に関する記載はない。
つまり、 フリップチップパッケージの製造に超音波接合法を用いるこ とに関心が高まってはいるものの、 現状の技術で製造が可能なのは、 セ ラミックス基板の使用により樹脂注入が不要なパッケージや、 少ピンか つ小チップで樹脂注入による強度補強を必要としないパッケージ等に限 られる。
ところで、 より大チップの半導体チップや、 より多ピンの半導体チッ プに超音波接合法を適用する際には、 半導体チップと回路基板との接合 後にアンダーフィル樹脂を注入することが不可欠であるが、 その場合、 次のような問題の発生が考えられる。
つまり、 半導体チップと回路基板との接合後に、 双方の間にアンダー フィル樹脂を注入するには、 ディスペンサーと呼ばれる装置を用いなけ ればならない。 しかし、 ディスペンサーを用いる場合、 適切な樹脂注入 量の制御が難しく、 適量の樹脂を連続して注入することは困難である。
また、 アンダーフィル樹脂の注入は、 毛細管現象を利用して半導体チ ップと回路基板との間に浸入させるため、 半導体チップと回路基板双方 の間をアンダーフィル樹脂で適正な状態に封止することが難しい。 その 場合、 半導体チップの外縁部から緩やかに垂れ下がるような良好なフィ レツト形状を得ることは困難である。
このため、 半導体チップと回路基板との温度膨張係数のミスマッチに 起因する応力を有効に吸収することができず、 良好な導通性能を損なつ てしまう等、 パッケージの信頼性を低下させるおそれもある。
そこで、 本発明の目的は、 超音波接合法を用いながらも、 半導体チッ プと回路基板との間の隙間をアンダーフィル樹脂によって容易にかつ適 正に封止するとともに、 良好なフィレット形状を実現し、 半導体チップ と回路基板間に働く応力を適正に吸収でき、 良好な導通性能を有する信 頼性の高いフリツプチップパッケージを得ることができる半導体装置の 製造方法を提供することである。 発明の開示
上記目的を達成するために、 本発明に係る半導体装置の製造方法は、 配線パターンが形成された回路基板上に、 配線パターンの少なくとも一 部を覆うようにアンダーフィル樹脂層を形成する第 1工程と、
回路基板の配線パターン上に、 接続パッド及び接続パッド上に形成さ れた突起状電極を有する半導体チップを対向させ、 更に、 アンダーフィ ル樹脂層を貫通して配線パターンに突起状電極を押し付けつつ半導体チ ップに超音波振動を与えて、 配線パターンと突起状電極とを相互に機械 的かつ電気的に結合させる第 2工程と、
配線パターン及び突起状電極が結合した回路基板及び半導体チップに 所定の処理を施して、 回路基板と半導体チップとの間に介在するアンダ —フィル樹脂層を硬化させる第 3工程と
を備えることを特徴としている。
本発明の半導体装置の製造方法では、 アンダーフィル樹脂層を形成し. その硬化前に超音波接合を行うことができるので、 超音波接合法を用い ながらも、 半導体チップと回路基板との間の隙間に、 容易にかつ適正に アンダーフィル樹脂を介在させてパッケージ封止することができる。
アンダーフィル樹脂には通常、 半導体チップと樹脂との線膨張係数を 近づけるために、 フイラ一と呼ばれる絶縁性粒子が混合されており、 例 えば、 超音波接合法とは異なる他の樹脂圧接工法では、 電極間にフイラ 一を嚙み込んだ場合に接続不良が生じるとの報告もある。
しかし、 本発明の製造方法では、 アンダーフィル樹脂層上から配線パ ターンに突起状電極を押し付けつつ半導体チップに超音波振動を与える ので、 超音波振動でアンダ一フィル樹脂層中のフィラーを突起状電極と 配線パターンとの間から押し出しつつ、 双方を溶融、 結合させることが できる。 この結合時、 アンダーフィル樹脂層に、 例えばゲル状樹脂を使用すれ ば、 ゲル状樹脂の各部に超音波振動が伝わることにより、 半導体チップ の外縁部からはみ出た部分が回路基板に向かって自然に垂れ下がる、 良 好なフィレット形状を得ることができる。 一方、 アンダーフィル樹脂層 に、 例えばアンダーフィル樹脂フィルムを使用する場合は、 第 3工程の 所定処理を熱処理とすることで、 半導体チップの外縁部からはみ出た榭 脂端部を収縮させながら硬化させて、 良好なフィレツト形状を得ること ができる。
このため、 配線パターン上に予めアンダーフィル樹脂層を形成してか ら突起状電極と配線パターンとを接合処理するにも拘わらず、 双方を良 好な導通性能をもって機械的かつ電気的に結合することができる。 また. 半導体チップと回路基板との間に働く応力を適正に吸収でき、 良好な導 通性能をもつ信頼性が高いフリップチップパッケージを得ることができ る。
本発明の好適な実施態様では、 第 1工程では、 配線パターン上に、 ァ ンダーフィル樹脂層として、 絶縁性とともに熱硬化性を有するゲル状榭 脂を塗布し、 第 3工程では、 所定温度下 （例えば 1 4 0 ° ( 〜 1 6 0 °C ) の熱処理によりゲル状樹脂を硬化させる。
ゲル状樹脂としては、 例えば、 松下電工社製の 「C V 5 1 8 6」 （製 品番号） を挙げることができる。
また、 ゲル状樹脂の塗布に際しては、 デイスペンス方式、 又は印刷方 式を用いることができる。 例えば、 デイスペンス方式を用いる場合、 超 音波接合法を用いた半導体組み立て工程において第 2工程 （初期接合） の前に樹脂塗布を行うので、 精密な樹脂塗布処理が不要となって作業が 簡便になるという利点がある。 一方、 印刷方式を用いる場合には、 ディスペンサーといった装置を別 途使用する必要がない。 このため、 デイスペンス量が適正にならずに良 好な封止状態が得られないといった不具合を無くすことができる。
本発明によれば、 デイスペンス方式と印刷方式双方の方式を用いるこ とにより、 超音波接合法による樹脂封止工程の簡略化が可能になり、 ェ 程不良を解消することが可能になる。
本発明の更に好適な実施態様では、 第 1工程では、 配線パターン上に アンダーフィル樹脂層として、 絶縁性とともに熱硬化性を有する樹脂フ イルムを貼り付け、 第 3工程では、 所定温度下 （例えば 1 4 0 〜 1 6 0 °C ) の熱処理により樹脂フィルムを硬化させる。
この場合、 樹脂フィルムを第 2工程 （初期接合） の前に貼り付けるだ けで、 アンダーフィル樹脂層を容易にかつ適正に形成できるので、 工程 不良を解消できるとともに、 精密な樹脂塗布等の煩雑な工程を省き、 よ り一層の工程簡略化を実現することができる。
フィルム状樹脂としては、 半導体チップの温度膨張係数に近い温度膨 張係数を有する二酸化ケイ素 （シリカ） 及び/又は酸化アルミニウム
(アルミナ） 等の粒子を混入したアンダ一フィル樹脂フィルムを使用す ることができる。
アンダーフィル樹脂フィルムとしては、 例えば、 日東電工社製の 「P F M 2 1— B 1 F」 （製品番号） を挙げることができる。 図面の簡単な説明 - 第 1図は、 本発明の実施形態例 1に係る半導体装置の製造方法を示す フローチヤ一トである。
第 2 A図〜第 2 D図は、 第 1図に対応する各工程毎の側面図である。 第 3 A図〜第 3 C図は、 デイスペンス方式によるゲル状樹脂の塗布方 式を示し、 それぞれ、 一点、 四点及び五点の塗布方式を示す平面図であ る。
第 4 A図〜第 4 C図は、 本発明において使用可能な突起状電極の形状 を示し、 それぞれ、 異なるレべリング形状を示す側面図である。
第 5 A図〜第 5 C図は、 実施形態例 1に係る突起状電極と配線パター ンとの結合工程を示し、 それぞれ異なる段階を示す側面図である。 第 6 A図〜第 6 F図は、 印刷方式による樹脂塗布工程を段階的に示す 側面図である。
第 7図は、 本発明の実施形態例 2に係る半導体装置の製造方法を示す フローチヤ一トである。
第 8 A図〜第 8 F図は、 第 7図に対応する各工程毎の側面図である。 第 9 A図〜第 9 D図は、 第 7図に対応する各工程毎の側面図である。 第 1 0八図〜第1 0 C図は、 実施形態例 2に係る突起状電極と配線パ ターンとの結合工程を示し、 それぞれ異なる段階を示す側面図である。 発明を実施する fこめの最良の形態
以下に、 添付図面を参照し、 実施形態例を挙げて本発明の実施の形態 を具体的かつ詳細に説明する。
実施形態例 1
本実施形態例は、 本発明に係る半導体装置の製造方法の実施形態の一 例であって、 第 1図は、 本実施形態例に係る半導体装置の製造方法を示 すフローチャート、 第 2 A図〜第 2 D図は、 第 1図に対応する各工程を 示す側面図、 図 3 A図〜第 3 C図は、 ディスペンス方式によるゲル状樹 脂の塗布方式を示す平面図、 図 4 A図〜第 4 C図は、 本実施形態例で使 用可能な突起状電極の形状を示す側面図である。 尚、 第 2 A図〜第 2 D 図、 図 4 A図〜第 4 C図では、 多数存在する突起状電極のうちの 2つ又 は 1つを記載した。
まず、 第 1図に示すように、 ステップ S 1で超音波接合法を開始し、 ステップ S 2で、 回路基板 1 0の配線パターン （導配線） 1 2上に、 デ イスペンス方式により、 樹脂塗布用シリンジ 1 4を用いてアンダーフィ ル樹脂層、 つまりゲル状樹脂 1 6を塗布する （第 2 A図） 。
この塗布工程は、 第 3 A図に示すように、 回路基板中央部の一点を中 心に塗布すること、 第 3 B図に示すように、 回路基板中央部の四点にそ れぞれ塗布すること、 第 3 C図に示すように、 回路基板中央部の五点に それぞれ塗布することができる。
デイスペンス方式では、 ゲル状樹脂 1 6が充填された樹脂塗布用シリ ンジ 1 4を空気圧で制御するので、 上記の一点乃至五点塗布に限らず、 更に多くの多点塗布を採用することができ、 導配線 1 2のレイアウトに 応じて、 各塗布方式から任意に選択することができる。
次いで、 ステップ S 3では、 超音波ポンダーヘッド 1 8に装着した半 導体チップ 2 0の接続パッド 2 2 (図 4 A図〜第 4 C図参照） 上の突起 状電極 2 4を、 配線パターン 1 2に対向させる （第 2 B図） 。
ここで、 半導体チップ 2 0の下部面には、 アルミニウム製の複数の接 続パッド 2 2が形成されており、 各接続パッド 2 2には、 突起状電極 2 4がそれぞれ電気的かつ機械的に結合されている。
突起状電極 2 4には、 例えば、 第 4 A図に示すように全くレべリング していない形状のもの、 第 4 B図に示すように比較的低荷重でレペリン グした形状のもの、 第 4 C図に示すように比較的高荷重でレペリングし たものを用いることができる。 第 4 C図に示すタイプは、 通常 A C F接 続等で用いられる電極形状であり、 突起状電極 2 4の先端部分が、 面積 をかせぐために、 他のタイプのものに比して平坦状を呈する。 各形状の突起状電極 2 4は、 超音波接合時の初期荷重で容易に潰れて 変形するように、 金 （A u ) ワイヤによるスタッドバンプとして構成さ れている。
尚、 本実施形態例では、 超音波接合時の初期荷重で突起状電極 2 4の 先端が同時に配線パターン 1 2に当接できることから、 第 4 B図に示す ものを用いる。
引き続き、 超音波ポンダーヘッド 1 8により、 半導体チップ 2 0の突 起状電極 2 4を回路基板 1 0の配線パターン 1 2に所定の圧力で押し付 けながら、 超音波ポンダーへッド 1 8から半導体チップ 2 0に超音波振 動を与える （第 2 C図） 。
この際、 矢印 2 6で示す方向の超音波振動により、 突起状電極 2 4が 配線パターン 1 2に対して加圧状態で摺動するので、 突起状電極 2 4と 配線パターン 1 2が相互に機械的かつ電気的に結合する （第 2 D図） 。
ここで、 突起状電極 2 4と配線パターン 1 2との結合時の状態を図 5 A図〜第 5 C図に示す。
すなわち、 第 5 A図に示すように、 ゲル状樹脂 1 6上から配線パ夕一 ン 1 2に突起状電極 2 4を押し付けてゲル状樹脂 1 6を貫通し、 突起状 電極 2 4の先端部を配線パターン 1 2に当接させる。
更に、 第 5 B図に示すように、 半導体チップ 2 0、 つまり突起状電極 2 4を矢印 2 8で示す方向に押し付けつつ、 半導体チップ 2 0に矢印 2 6方向の超音波振動を与える。 これにより、 先端部が潰れて変形した突 起状電極 2 4が、 矢印 3 5で示す方向に振動して、 ゲル状樹脂 1 6中の フイラ一 3 2を配線パターン 1 2との間から押し出しつつ、 第 5 C図に 示すように、 配線パターン 1 2に対して溶融、 結合する。
同時に、 ゲル状樹脂 1 6の各部に超音波振動が伝わることにより、 半 導体チップ 2 0の外縁部からはみ出た部分が回路基板 1 0に向かって自 然に垂れ下がるような、 第 5 C図に示す良好なフィレツ卜形状が得られ る。 これに対し、 例えば、 突起状電極 2 4と配線パタ一ン 1 2とを接合 した後に、 ゲル状樹脂 1 6を接合部の周囲に設ける場合には、 良好なフ ィレツト形状が得られない等の不具合が出る。
この後、 ステップ S 4において、 結合後の半導体チップ 2 0と回路基 板 1 0とを所定のチャンバ一に収容し、 例えば 1 4 0 〜 1 6 0 °Cの温 度下で 1 1 0分〜 1 3 0分程度の熱処理 （熱キュア） を施すことにより ゲル状樹脂 1 6を硬化させる。
次いで、 ステップ S 5において、 ゲル状樹脂 1 6の硬化によってパッ ケージをなした半導体チップ 2 0及び回路基板 1 0に対する導通性能等 の検査を実施する。 この結果、 良好と判定されれば、 そのパッケージは 良品として処理を終了する （ステップ S 6 ) 。 一方、 不良と判定されれ ば、 そのパッケージは不良品として回収されることになる。
以上により、 配線パターン 1 2上に予めゲル状樹脂 1 6を塗布してか ら突起状電極 2 4と配線パターン 1 2とを接合しながらも、 突起状電極 2 4と回路基板 1 2の双方を、 良好な導通性能をもって機械的かつ電気 的に結合することができる。
また、 半導体チップ 2 0と回路基板 1 0との間に働く応力を適正に吸 収でき、 良好な導通性能を有する信頼性が高いフリップチップパッケ一 ジを得ることができる。
尚、 本実施形態例では、 超音波接合前のアンダーフィル樹脂層の形成 処理にデイスペンス方式を用いた例を挙げたが、 これに限らず、 印刷方 式を用いることもできる。
第 6 A図〜第 6 F図は、 印刷方式によるゲル状樹脂 1 6の塗布工程を 段階的に示す図である。 まず、 第 6 A図に示すように、 回路基板 1 0を用意し、 第 6 B図に示す ように、 印刷用スクリーン 3 4で配線パターン 1 2上を覆い、 第 6 C図 に示すように、 印刷用スクリーン 3 4上の一端側にゲル状樹脂 1 6を盛 りつける。
この状態において、 第 6 D図に示すように、 印刷用スキージ 3 6を矢 印 4 0で示す方向に平行移動させる。 これにより、 印刷用スクリーン 3 4の開口部 3 4 a内にゲル状樹脂 1 6が、 第 6 E図に示すように、 ムラ なく浸入する。
更に、 印刷用スクリーン 3 4を取り外すことにより、 第 6 F図に示す ように、 配線パ夕一ン 1 2の所定の箇所に、 所定厚さのゲル状樹脂 1 6 が形成される。
上述した印刷方式では、 ディスペンス方式において樹脂塗布用シリン ジ 1 4の制御空気圧がシリンジ内の残存樹脂量により変化して樹脂塗布 量が不安定となるようなことがなく、 配線パターン 1 2上への塗布量を 確実に制御できる。 このため、 量産導入時の樹脂塗布の制御がより容易 になる。
実施形態例 2
本実施形態例は、 本発明に係る半導体装置の製造方法の別の実施形態 であって、 第 7図は、 本実施形態例に係る半導体装置の製造方法を示す フローチャート、 第 8 A図〜第 8 F図及び第 9 A図〜第 9 D図は、 第 7 図に対応する各工程を示す側面図、 第 1 0 A図〜第 1 0 C図は、 突起状 電極を配線パターンに接合するまでの過程を段階的に示す側面図である まず、 第 7図に示すように、 超音波接合法を開始し （ステップ S 1 1 ) 、 回路基板 1 0を用意して （第 8 A図） 、 回路基板 1 0の配線パタ ーン 1 2上に、 アンダーフィル樹脂層、 つまり、 アンダーフィル樹脂フ イルム 4 2を貼り付ける （第 8 B図） 。 アンダーフィル樹脂フィルム 4 2は、 取扱い性向上のため、 セパレー 夕部 4 4と接着層 4 6とから構成されている。 従って、 まず、 回路基板 1 0上の配線パターン 1 2の少なくとも一部を覆うようにアンダ一フィ ル樹脂フィルム 4 2の接着層 4 6を貼り付けた後、 セパレー夕部 4 4を 取り除く （第 8 C図） 。 これにより、 回路基板 1 0の配線パターン 1 2 上に接着層 4 6が残存する。
この場合、 使用するアンダーフィル樹脂フィルム 4 2の厚さに応じて, 配線パターン 1 2上の接着層 4 6の厚さを適宜変更できるので、 印刷方 式によりゲル状樹脂 1 6を所定の厚さに塗布する方法に対して、 工程が 簡便になる。
次いで、 接着層 4 6の貼着性を向上させるため、 第 8 D図及び第 8 E 図に示すように、 フィルム仮付け装置のヘッド部 4 8により、 接着層 4 6に所定の荷重を加えて、 配線パターン 1 2上に接着層 4 6を平坦状に 馴染ませる。
この後、 第 8 F図に示すように、 例えば 1 0 0 °Cの温度下で 1 0秒程 度の熱処理を行い、 接着層 4 6を一旦溶融させてから所定の硬度に硬化 させる （仮り硬化処理） 。
引き続き、 ステップ S 1 3において、 超音波接合を実施する。 すなわ ち、 超音波ポンダーへッド 1 8により半導体チップ 2 0を配線パターン 1 2上の接着層 4 6に対向させる （第 9 A図） 。
更に、 半導体チップ 2 0の突起状電極 2 4を配線パターン 1 2上に所 定の圧力で押し付けながら、 超音波ポンダーヘッド 1 8から半導体チッ プ 2 0に超音波振動を与える （第 9 B図） 。
この際、 矢印 2 6で示す方向の超音波振動により、 加圧状態で突起状 電極 2 4が配線パターン 1 2に対して摺動するので、 突起状電極 2 4と 配線パターン 1 2とが相互に機械的かつ電気的に結合する （第 9 C図） < ここで、 突起状電極 2 4と配線パターン 1 2との結合時の状態を第 1 0 A図〜第 1 0 C図に示す。 すなわち、 第 1 0 A図に示すように、 アン ダ一フィル樹脂フィルム 4 2の接着層 4 6上から配線パターン 1 2に突 起状電極 2 4を押し付けて接着層 4 6を貫通し、 突起状電極 2 4の先端 部を配線パターン 1 2に当接させる。
更に、 第 1 0 B図に示すように、 半導体チップ 2 0、 従って突起状電 極 2 4を矢印 2 8で示す方向に押し付けつつ、 半導体チップ 2 0に矢印 2 6で示す方向の超音波振動を与える。 これにより、 先端部が潰れて変 形した突起状電極 2 4が、 矢印 3 0で示す方向に振動し、 接着層 4 6中 のフィラ一 3 2を突起状電極 2 4と配線パターン 1 2との間から押し出 しつつ、 配線パターン 1 2に対して溶融、 結合する （第 1 0 C図） 。 この後、 ステップ S 1 4において、 例えば 1 4 0 °C〜 1 6 0 の温度 下で 1 1 0分〜 1 3 0分程度の熱処理 （熱キュア） を施すことにより、 接着層 4 6を完全に硬化させる （本硬化処理） 。 この硬化時、 接着層 4 6では、 半導体チップ 2 0の外縁部からはみ出た樹脂部分が収縮するこ とにより、 回路基板 1 0に向かって自然に垂れ下がるような、 第 1 0 C 図に示す良好なフィレツト形状となる。
引き続き、 ステップ S 1 5において、 導通性能等の必要事項をチエツ クする検査を実施し、 良好と判定されれば処理を終了し （ステップ S 1 6 ) 、 不良と判定されれば、 そのパッケージを不良品として回収する。 以上のように、 本発明の実施形態例 1及び 2では、 ゲル状樹脂 1 6又 はアンダーフィル樹脂フィルム 4 2でアンダーフィル樹脂層を形成し、 その硬化前に超音波接合を行うことができるので、 超音波接合法を用い ながらも、 半導体チップ 2 0と回路基板 1 0との間の隙間に、 簡単にか つ適正にアンダーフィル樹脂を介在させてパッケージ封止することがで きる。 しかも、 アンダ一フィル樹脂層上から配線パターン 1 2に突起状電極 2 4を押し付けつつ半導体チップ 2 0に超音波振動を与えるので、 超音 波振動でアンダーフィル樹脂層中のフィラー 3 2を突起状電極 2 4と配 線パターン 1 2との間から確実に押し出しつつ、 双方を溶融、 結合させ ることができる。 このため、 配線パターン 1 2へのアンダーフィル樹脂 層形成後の接合処理にも拘わらず、 双方を良好な導通性能をもって接合 することができる。 これにより、 半導体チップ 2 0と回路基板 1 0との 間に働く応力を適正に吸収でき、 良好な導通性能をもつ信頼性が高いフ リップチップパッケージを得ることができる。
また、 実施形態例 1及び 2では、 突起状電極 2 4が、 金ワイヤによる スタッドバンプとして形成され、 かつ、 配線パターン 1 2との接続距離 が極めて短くされている。 このため、 例えば、 ワイヤボンディングによ り半導体チップと配線パターンとを接続する場合に比較して、
Z { R 2 + ( co L - ΐ Ζ ω c ) 2 } 1 /2
で示されるインピーダンス Z Dが大幅に低減する良好な導通状態が得ら れる。
以上説明したように、 本発明の半導体装置の製造方法によれば、 超音 波接合法を用いながらも、 半導体チップと回路基板との間の隙間をアン ダーフィル樹脂によって容易にかつ適正に封止するとともに、 良好なフ ィレット形状を実現し、 半導体チップと回路基板との間に働く応力を適 正に吸収でき、 良好な導通性能を有する信頼性の高いフリップチップパ ッケージを得ることができる。

Claims

請求の範囲
1 . 配線パターンが形成された回路基板上に、 配線パターンの少なく とも一部を覆うようにアンダーフィル樹脂層を形成する第 1工程と、 回 路基板の配線パターン上に、 接続パッド及び接続パッド上に形成された 突起状電極を有する半導体チップを対向させ、 更に、 アンダーフィル樹 脂層を貫通して配線パターンに突起状電極を押し付けつつ半導体チップ に超音波振動を与えて、 配線パターンと突起状電極とを相互に機械的か つ電気的に結合させる第 2工程と、 配線パターン及び突起状電極が結合 した回路基板及び半導体チップに所定の処理を施して、 回路基板と半導 体チップとの間に介在するアンダーフィル樹脂層を硬化させる第 3工程 とを備えることを特徴とする半導体装置の製造方法。
2 . 第 1工程では、 配線パターン上に、 アンダーフィル樹脂層として, 絶縁性とともに熱硬化性を有するゲル状樹脂を塗布し、 第 3工程では、 所定温度下の熱処理によりゲル状樹脂を硬化させることを特徴とする請 求の範囲第 1項に記載の半導体装置の製造方法。
3 . ゲル状樹脂を塗布するに際して、 デイスペンス方式又は印刷方式 を用いることを特徴とする請求の範囲第 2項に記載の半導体装置の製造 方法。
4 . 第 1工程では、 配線パターン上に、 アンダーフィル樹脂層として、 絶縁性とともに熱硬化性を有する樹脂フィルムを貼り付け、 第 3工程で は、 所定温度下の熱処理により樹脂フィルムを硬化させることを特徴と する請求の範囲第 1項に記載の半導体装置の製造方法。
5 . 樹脂フィルムとして、 半導体チップの温度膨張係数に近い温度膨 張係数を有する二酸化ケイ素及び Z又は酸化アルミニウムの粒子を混入 したアンダーフィル樹脂フィルムを使用することを特徴とする請求の範 囲第 4項に記載の半導体装置の製造方法。
1/10
Fig.l
Figure imgf000018_0001
2/10
Figure imgf000019_0001
Figure imgf000019_0002
Figure imgf000020_0001
Figure imgf000020_0002
oi/e
sszzo/zodr/iDd 989CZ.0/Z0 4/10
Fig.4A
Figure imgf000021_0001
Fig.4C
5/10
Figure imgf000022_0001
Fig.5B
Figure imgf000022_0002
Figure imgf000022_0003
9 ¾
Figure imgf000023_0001
39
Figure imgf000023_0002
V9*§W
OT/9
SSJiO/∑OJf/X3d 989C.0/Z0 O 7/10
Fig.7
Figure imgf000024_0001
8/10
Fig.8 A
I I に , ί
10
Figure imgf000025_0001
Figure imgf000026_0001
Figure imgf000026_0002
V6'§M
Οΐ/6
SSZJ0/Z0df/X3d 989C.0/Z0 OAV 10/10
Figure imgf000027_0001
10
Figure imgf000027_0002
PCT/JP2002/002255 2001-03-12 2002-03-11 Procede de realisation d'un dispositif a semi-conducteur WO2002073686A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
EP02702876A EP1369911A4 (en) 2001-03-12 2002-03-11 METHOD FOR PRODUCING A SEMICONDUCTOR COMPONENT

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001-68376 2001-03-12
JP2001068376A JP2002270642A (ja) 2001-03-12 2001-03-12 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
WO2002073686A1 true WO2002073686A1 (fr) 2002-09-19

Family

ID=18926576

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2002/002255 WO2002073686A1 (fr) 2001-03-12 2002-03-11 Procede de realisation d'un dispositif a semi-conducteur

Country Status (5)

Country Link
US (1) US20030139004A1 (ja)
EP (1) EP1369911A4 (ja)
JP (1) JP2002270642A (ja)
CN (1) CN1462474A (ja)
WO (1) WO2002073686A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8129220B2 (en) 2009-08-24 2012-03-06 Hong Kong Polytechnic University Method and system for bonding electrical devices using an electrically conductive adhesive

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4070658B2 (ja) 2003-04-17 2008-04-02 三洋電機株式会社 半導体装置の製造方法
US7147735B2 (en) * 2004-07-22 2006-12-12 Intel Corporation Vibratable die attachment tool
JP5502268B2 (ja) * 2006-09-14 2014-05-28 信越化学工業株式会社 システムインパッケージ型半導体装置用の樹脂組成物セット
SG148056A1 (en) 2007-05-17 2008-12-31 Micron Technology Inc Integrated circuit packages, methods of forming integrated circuit packages, and methods of assembling intgrated circuit packages
JP4828515B2 (ja) * 2007-12-27 2011-11-30 新光電気工業株式会社 半導体装置の製造方法
JP5117371B2 (ja) * 2008-12-24 2013-01-16 新光電気工業株式会社 半導体装置およびその製造方法
EP2416633A1 (de) * 2010-08-04 2012-02-08 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Verfahren ur Festlegung und/oder Einbettung eines elektronischen Bauteils sowie Kleber zur Verwendung in einem derartigen Verfahren
CN102543774B (zh) * 2012-02-28 2014-02-26 电子科技大学 一种基于环氧树脂类粘合剂的芯片封装方法
JPWO2014077044A1 (ja) * 2012-11-16 2017-01-05 シャープ株式会社 フリップチップ接合方法、および当該フリップチップ接合方法を含むことを特徴とする固体撮像装置の製造方法
US10388599B2 (en) * 2014-02-28 2019-08-20 Intellipaper, Llc Integrated circuitry and methods for manufacturing same
TWI752187B (zh) * 2017-03-14 2022-01-11 美商庫利克和索夫工業公司 用於對半導體元件進行接合的系統及其方法
KR20210060732A (ko) 2019-11-18 2021-05-27 삼성디스플레이 주식회사 표시 장치의 제조 방법
CN112968094B (zh) * 2020-07-13 2022-03-01 重庆康佳光电技术研究院有限公司 一种倒装led芯片及其制备方法、显示面板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000045430A1 (en) * 1999-01-29 2000-08-03 Matsushita Electric Industrial Co., Ltd. Electronic parts mounting method and device therefor

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0777227B2 (ja) * 1986-12-16 1995-08-16 松下電器産業株式会社 半導体装置の製造方法
JPH1084014A (ja) * 1996-07-19 1998-03-31 Shinko Electric Ind Co Ltd 半導体装置の製造方法
WO1998030073A1 (en) * 1996-12-27 1998-07-09 Matsushita Electric Industrial Co., Ltd. Method and device for mounting electronic component on circuit board
JP3064998B2 (ja) * 1997-10-28 2000-07-12 日本電気株式会社 半導体装置及びその製造方法
JP2000036520A (ja) * 1998-05-15 2000-02-02 Nec Corp フリップチップ実装方法及び装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000045430A1 (en) * 1999-01-29 2000-08-03 Matsushita Electric Industrial Co., Ltd. Electronic parts mounting method and device therefor

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1369911A4 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8129220B2 (en) 2009-08-24 2012-03-06 Hong Kong Polytechnic University Method and system for bonding electrical devices using an electrically conductive adhesive
US8833418B2 (en) 2009-08-24 2014-09-16 The Hong Kong Polytechnic University Method and system for bonding electrical devices using an electrically conductive adhesive

Also Published As

Publication number Publication date
CN1462474A (zh) 2003-12-17
EP1369911A1 (en) 2003-12-10
JP2002270642A (ja) 2002-09-20
US20030139004A1 (en) 2003-07-24
EP1369911A4 (en) 2004-03-17

Similar Documents

Publication Publication Date Title
US7598121B2 (en) Method of manufacturing a semiconductor device
KR20010092458A (ko) 전자부품의 실장방법 및 그 장치
WO2002073686A1 (fr) Procede de realisation d&#39;un dispositif a semi-conducteur
JPH10135404A (ja) 半導体チップモジュール及びその製造方法
KR20010083235A (ko) 베어칩의 장착 방법 및 장치
US20080185717A1 (en) Semiconductor device including bump electrodes
JPH0997816A (ja) 半導体装置の実装方法および実装構造
US6612024B1 (en) Method of mounting a device to a mounting substrate
JP2000277649A (ja) 半導体装置及びその製造方法
JP3343317B2 (ja) 半導体ユニット及びその半導体素子の実装方法
US6369450B1 (en) Method of producing mounting structure and mounting structure produced by the same
JP3509642B2 (ja) 半導体装置の実装方法および実装構造
JP4035949B2 (ja) 配線基板及びそれを用いた半導体装置、ならびにその製造方法
JP4085572B2 (ja) 半導体装置及びその製造方法
JP4195541B2 (ja) 半導体チップをプリント配線基板に装着する方法及びその方法の実施に用いる装着用シート
JP3804586B2 (ja) 半導体装置の製造方法
JPH0951018A (ja) 半導体装置およびその製造方法
JP2002299374A (ja) 半導体装置及びその製造方法
JPH11204572A (ja) 半導体装置の実装構造体及びその製造方法
JP2002237566A (ja) 半導体装置の３次元実装構造体とその製造方法
JPH11288975A (ja) ボンディング方法及びボンディング装置
JP2002118148A (ja) プリント配線基板に半導体チップを装着する方法及びその方法の実施に用いる装着用シート
JP4566915B2 (ja) 半導体装置の実装体、半導体装置実装体の製造方法
JP3446608B2 (ja) 半導体ユニット
JP3383774B2 (ja) 半導体素子の実装方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR

WWE Wipo information: entry into national phase

Ref document number: 10275069

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2002702876

Country of ref document: EP

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 028014863

Country of ref document: CN

WWP Wipo information: published in national office

Ref document number: 2002702876

Country of ref document: EP

WWW Wipo information: withdrawn in national office

Ref document number: 2002702876

Country of ref document: EP