WO2002056393A1 - Element semi-conducteur compose a base de nitrure du groupe iii des elements - Google Patents

Element semi-conducteur compose a base de nitrure du groupe iii des elements Download PDF

Info

Publication number
WO2002056393A1
WO2002056393A1 PCT/JP2002/000098 JP0200098W WO02056393A1 WO 2002056393 A1 WO2002056393 A1 WO 2002056393A1 JP 0200098 W JP0200098 W JP 0200098W WO 02056393 A1 WO02056393 A1 WO 02056393A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
group iii
compound semiconductor
metal
iii nitride
Prior art date
Application number
PCT/JP2002/000098
Other languages
English (en)
French (fr)
Inventor
Toshiaki Chiyo
Jun Ito
Naoki Shibata
Original Assignee
Toyoda Gosei Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co., Ltd. filed Critical Toyoda Gosei Co., Ltd.
Priority to KR10-2003-7009406A priority Critical patent/KR100532645B1/ko
Priority to US10/466,185 priority patent/US7312472B2/en
Priority to EP02715722A priority patent/EP1361616A4/en
Publication of WO2002056393A1 publication Critical patent/WO2002056393A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Definitions

  • the present invention relates to a group III nitride compound semiconductor device.
  • Japanese Patent Application Laid-Open No. Hei 9-231 738 discloses that in order to obtain a group III nitride-based compound semiconductor layer having good crystallinity, a metal nitride having a rock salt structure as an underlayer is used. It discloses that a surface is used as a substrate. That is, in this publication, a metal nitride having a rock salt structure is used as a substrate, and a group III nitride compound semiconductor layer is grown on the (111) plane.
  • Japanese Patent Application Laid-Open No. 10-32954 describes that a metal has a metal conductivity between a substrate and a group III nitride compound semiconductor layer and has a rock salt type or hexagonal crystal structure. It discloses that a layer made of a certain transition metal nitride is interposed. Examples of the transition metal nitride layer include TiN, VN, ZrN, NbN, HfN, and TaN.
  • the present inventors have been studying the above metal nitrides, in particular, focusing on TIN. As a result, they noticed that there was a difference in lattice constant between TiN and the group III nitride compound semiconductor, and that this difference could affect the crystallinity of the group III nitride compound semiconductor. .
  • the lattice constant of the c-plane of TiN is 0.299 nm
  • the lattice constant of Gan as a group 111 nitride-based compound semiconductor is 0.319 nm.
  • semiconductor device substrates are required to have characteristics (rigidity, impact resistance, etc.) to maintain the function of the device.
  • One object of the present invention is to make the lattice constant of a metal nitride serving as an underlayer of a group III nitride-based compound semiconductor layer closer to that of a group III nitride-based compound semiconductor, and to provide a group III nitride-based compound semiconductor. The purpose is to improve the crystallinity of the layer.
  • Another object of the present invention is to make it possible to form a group III nitride-based compound semiconductor layer having a good crystal structure by using industrially easily available raw materials. Therefore, the semiconductor device of the present invention has a semiconductor layer with a favorable crystal structure and can be manufactured at low cost.
  • a metal nitride layer consisting of (T i! _ X A X ) N, wherein A is at least one metal selected from A 1, G a, and In;
  • a group III nitride-based compound semiconductor element comprising: a group III nitride-based compound semiconductor layer formed on the metal nitride layer.
  • the group III nitride compound semiconductor layer is formed on the metal nitride layer made of (Tii-xAjN).
  • the nitride layer has less lattice mismatch with the group III nitride compound semiconductor layer formed thereon than the binary metal nitride layer made of TiN or the like.
  • the crystallinity of the system compound semiconductor layer can be improved.
  • metal nitride layer composed of N can be formed rather by crystallinity on a substrate such as sapphire. Further, since the metal nitride layer contains Ti as a component, it can be formed with good crystallinity on the titanium layer, and the titanium layer can be formed with good crystallinity on a substrate such as sapphire. Since the substrate can have a thickness necessary for maintaining the function of the element, the metal nitride layer can be made thin. Therefore, the metal nitride layer can be formed easily and inexpensively. Sapphire, etc. on the substrate If a general-purpose device is adopted, the device can be manufactured at low cost as a whole. BRIEF DESCRIPTION OF THE FIGURES
  • FIG. 1 is a diagram showing a configuration of a light emitting diode according to an embodiment of the present invention.
  • FIG. 2 is a diagram showing a configuration of a light emitting diode according to another embodiment of the present invention.
  • FIG. 3 is a diagram showing a configuration of a light emitting diode according to another embodiment of the present invention.
  • FIG. 4 is a diagram showing a configuration of a light emitting diode according to another embodiment of the present invention.
  • FIG. 5 is a diagram showing a configuration of a light emitting diode according to an embodiment of the present invention.
  • FIG. 6 is a diagram showing a configuration of a light emitting diode according to another embodiment of the present invention.
  • FIG. 7 is a diagram showing a configuration of a light emitting diode according to another embodiment of the present invention.
  • the substrate of sapphire, S i C (silicon carbide), G aN (gallium nitride) and Z r B 2 (zirconium di Po fluoride) hexagonal material such, S i (silicon) and G a P (Phosphide Cubic materials such as gallium) and GaAs (gallium arsenide) can be used.
  • S i C and G a P Phosphide Cubic materials such as gallium
  • GaAs gallium arsenide
  • the (1 1 1) plane is used.
  • the metal nitride made of (T i! _ X A X ) N can be provided with conductivity, electrodes can be formed on both surfaces of the semiconductor element at that time, and the number of element manufacturing steps is reduced. And cost reduction.
  • the composition X of the metal A is set to 0.01 to 0.6, the metal nitride has a necessary conductivity.
  • the more preferred composition X of the metal A is 0.1 to 0.6, and more preferably 0.2 to 0.6.
  • the metal nitride When an LED is made using sapphire as the substrate, the metal nitride has a metallic luster, and the light emitted from the LED is titanium nitride, hafnium nitride, and zirconium nitride. Brightness is expected to increase because it is reflected by a film.
  • metal nitride is softer than sapphire, it also has an effect of alleviating strain (internal stress) due to a difference in lattice constant and a difference in thermal expansion coefficient between the sapphire substrate and the group III nitride compound semiconductor layer.
  • the substrate is required to have properties (rigidity, impact resistance) to maintain the function of the element. Therefore, the thickness is preferably 50 / zm or more. More preferably, it is at least 10 ⁇ . However, as long as rigidity can be maintained, it may be thin.
  • metal A component of the metal nitride composed of N at least one group III element selected from aluminum (A 1), gallium (G a) and indium (In) is used. You can choose. Among them, A 1 is preferable because the difference in lattice constant is small.
  • Part of the group III element may be replaced with boron (B), thallium (T 1), or the like.
  • the method for growing these metal nitrides is not particularly limited, but includes CVD (Chemical Vapor Deposition) such as plasma CVD, thermal CVD, and optical CVD, sputtering, reactive sputtering, laser ablation, and ion plating. , Evaporation, ECR, and other methods such as (Physical Vapor Deposition) can be used.
  • CVD Chemical Vapor Deposition
  • plasma CVD plasma CVD
  • thermal CVD thermal CVD
  • optical CVD sputtering
  • reactive sputtering reactive sputtering
  • laser ablation laser ablation
  • ion plating ion plating
  • Evaporation ECR
  • other methods such as (Physical Vapor Deposition) can be used.
  • metal nitride layers are formed on the titanium layer, it is particularly preferable to employ the sputtering method. This is because the crystallinity of the metal nitride single crystal is improved.
  • the thickness of the metal nitride layer is preferably 5 nm to 10 ⁇ when a substrate and / or a titanium layer is present.
  • the metal nitride layer When the metal nitride layer is separated from the substrate by removing the titanium layer, it is preferable that the metal nitride layer has a thickness of 50 ⁇ or more, since the metal nitride layer is required to have characteristics as a substrate. More preferably, the thickness is 100 Aim or more.
  • the titanium layer is formed on the substrate by evaporation or sputtering.
  • the thickness of the titanium layer is not particularly limited. Force 0.1 to: L It is preferable to be 0 ⁇ m. More preferably, it is 0.1-5 / xm, most preferably 0.2-3 ⁇ .
  • the silicon is used as a substrate and the (111) surface is nitrided.
  • the (111) surface is nitrided.
  • the thickness of the A1 layer is not particularly limited, but is approximately 10 OA.
  • the method for forming the A1 layer is not particularly limited, either.
  • the A1 layer is formed by vapor deposition and sputtering.
  • the titanium layer can be chemically etched with an acid (such as hydrofluoric acid). This separates the substrate from the metal nitride layer. According to the metal nitride layer having conductivity, this can be used as an electrode, so that only one electrode needs to be formed on the group III nitride-based compound semiconductor layer side.
  • an acid such as hydrofluoric acid
  • Group III nitride compound semiconductors are represented by the general formula A 1 X G a ⁇ I ⁇ ⁇ ⁇ . ⁇ (0 ⁇ X ⁇ 1 s 0 ⁇ Y ⁇ 1 s 0 ⁇ X + Y ⁇ 1), and A 1 n, so-called binary system of G aN and I nN, a l x G ai - X n, a 1 X I n X n and G a x I n x _ x n (0 on more than ⁇ x ⁇ 1) of Includes the so-called ternary system.
  • Some of the group III elements are boron
  • the group III nitride compound semiconductor layer may contain any dopant.
  • Si, Ge, Se, Te, C, and the like can be used as the n-type impurities.
  • Mg, Zn, Be, Ca, Sr, Ba and the like can be used as the p-type impurities.
  • the group III nitride compound semiconductor can be exposed to electron beam irradiation, plasma irradiation, or heating in a furnace.
  • the method of forming the group III nitride compound semiconductor layer is not particularly limited. However, there are known methods of metal organic chemical vapor deposition (MOCVD) ⁇ well-known molecular beam crystal growth (MBE), halide vapor deposition ( HVPE), sputtering, ion plating, electron showering, etc.
  • MOCVD metal organic chemical vapor deposition
  • MBE molecular beam crystal growth
  • HVPE halide vapor deposition
  • sputtering ion plating
  • electron showering etc.
  • the light-emitting element can have a homo structure, a single hetero structure, or a double hetero structure.
  • a quantum well structure (single quantum well structure or multiple quantum well structure) can be employed as a layer including a light emitting layer. It is also possible to form a buffer layer between the metal nitride layer and the Group III nitride compound semiconductor layer (second Group III nitride compound semiconductor) that constitutes the device function part. It is.
  • the buffer layer is made of a first group III nitride compound semiconductor.
  • the first group III nitride-based compound semiconductor has A 1 X G a ⁇ I n ⁇ — x — Y N (0 ⁇ X ⁇ 1, 0 ⁇ Y ⁇ 1, 0 ⁇ X + Y ⁇ 1)
  • a first group III nitride compound semiconductor layer such as A1N or GaN was formed directly on a substrate such as sapphire at a low temperature of about 400 ° C.
  • a suitable crystal can be obtained by growing the first group III nitride compound semiconductor at a high temperature of about 1000 ° C. Therefore, the crystallinity of the second group III nitride-based compound semiconductor layer formed on the buffer layer having good crystallinity is also improved.
  • the above-mentioned temperature of about 1000 ° C. depends on the growth temperature of the second group III nitride compound semiconductor layer (element functional constituent layer) formed on the first group III nitride compound semiconductor layer (buffer layer). Substantially equal. Therefore, when the first group III nitride compound semiconductor is formed by the MOCVD method, the growth temperature is preferably from 600 to 1200 ° C, more preferably from 800 to 1200 ° C.
  • the MOCV D method is executed. Temperature control at the time becomes easy.
  • a light emitting diode 10 is shown in FIG.
  • Layer including layer emitting light 7 Including layer of InGaN
  • n-type layer 1 6 n-G a N S i
  • the sapphire n-type layer 16 can have a two-layer structure including a low electron concentration n ⁇ layer on the layer 17 side including a light emitting layer and a high electron concentration n + layer on the buffer layer 15 side.
  • the latter is called the n-type contact layer.
  • the layer 17 including the light-emitting layer is not limited to the superlattice structure.
  • a single hetero type, a double hetero type, a homo junction type, or the like can be used.
  • a single quantum well structure can be employed.
  • a two-layer structure consisting of one layer and a high hole concentration layer on the electrode side can be provided.
  • the latter is called: ⁇ -type contact layer.
  • a Ti layer 13 is formed on the a-plane of the sapphire substrate by reactive DC magnetron sputtering. While passing nitrogen and adding A 1 as a target, Ti On the layer 13, a TiA 1 layer 14 is formed by a reactive DC magnetron sputtering method. Note that a TiA1 alloy can also be used as a target. Further, the target is exchanged for A1, and an A1N buffer layer 15 is formed by a reactive DC magnetron sputtering method. The formation of the A 1 N buffer layer 15 can be omitted.
  • the sample composed of A 1 N / T i A 1 N / T i / sapphire is transferred from the sputtering apparatus into the chamber of the MOCVD apparatus. While flowing hydrogen gas and ammonia into this chamber, heat the sample to 1100 ° C and maintain it for 5 minutes.
  • a group III nitride-based compound semiconductor layer after the n-type layer 16 is formed according to a conventional method (MOCVD method).
  • MOCVD method an ammonia gas and an alkyl compound gas of a group III element, for example, trimethylgallium (TMG), trimethylaluminum (TMA) or trimethylindium (TMI) are deposited on a substrate heated to an appropriate temperature.
  • TMG trimethylgallium
  • TMA trimethylaluminum
  • TMI trimethylindium
  • the crystallinity of the group III nitride compound semiconductor layers 16 to 18 thus formed is preferable.
  • the translucent electrode 19 is a thin film containing gold, and is laminated so as to cover substantially the entire upper surface of the p-type layer 18.
  • the p-electrode 20 is also made of a material containing gold, and is formed on the translucent electrode 19 by vapor deposition.
  • the n-electrode 21 is formed by vapor deposition on the surface of the n-GaN layer 16 exposed by etching.
  • the A 1 N buffer layer 15 may be formed by MOCVD.
  • FIG. 2 shows a light emitting diode 25 of the second embodiment.
  • the same elements as those in the first embodiment are denoted by the same reference numerals, and description thereof will be omitted.
  • the light emitting diode 25 of this embodiment has a configuration in which the Ti layer 13 is omitted from that of FIG. 1, and the metal nitride layer 14 is formed directly on the sapphire substrate. Even in the light emitting diode 25 having such a configuration, Group III nitride-based compound semiconductor layers 16 to 18 having excellent crystallinity can be obtained.
  • FIG. 3 shows a light emitting diode 30 of the third embodiment. Note that the same elements as those in FIG. 2 are denoted by the same reference numerals, and description thereof will be omitted.
  • the light emitting diode 30 of this embodiment employs a configuration in which the n-type electrode 21 is formed on the metal nitride layer 14 in FIG. Since the metal nitride layer 14 has higher conductivity than the n_GaN layer 16, the current can be more easily distributed to the entire group III nitride compound semiconductor layer. In addition, since the metal nitride layer 14 made of TiA1N has the same element (A1) as the material of the n-type electrode 21, the adhesion between the two is improved and the contact resistance is reduced. .
  • FIG. 4 shows a light emitting diode 40 of the fourth embodiment.
  • the same elements as those in FIG. 1 are denoted by the same reference numerals, and description thereof will be omitted.
  • Layer including layer emitting light 7 Including layer of InGaN
  • n-type layer 1 6 n-G a N S i
  • Substrate 4 1 Silicon single crystal (1 1 1)
  • the method of growing the Ti layer 13 and subsequent layers formed on the Si (111) plane is the same as in the first embodiment.
  • the Si substrate layer 41 Since the Si substrate layer 41 has conductivity, it should be used as an n-electrode. Can be.
  • the A 1 N buffer layer 15 may or may not be formed by the MOC VD method. Further, an A1 layer having a thickness of 10 nm (10 OA) may be formed between the Si substrate 41 and the Ti layer 13. This can be omitted from the Ti layer 13.
  • FIG. 5 shows a semiconductor device according to a fifth embodiment of the present invention.
  • the semiconductor device of this embodiment is a light emitting diode 5 °.
  • the same elements as those in FIG. 4 are denoted by the same reference numerals, and description thereof will be omitted.
  • Layer including layer emitting light 7 Including layer of InGaN
  • Substrate 41 Silicon single crystal (1 1 1) As shown in FIG. 5, a p-type layer 56, a layer 17 including a light-emitting layer, and an n-type layer 58 are sequentially grown on the buffer layer 15 to form a light-emitting diode 50. Is configured. In the case of the element 50, the n-type layer 58 having a low resistance value is the uppermost surface, so that the translucent electrode (see reference numeral 19 in FIG. 4) can be omitted.
  • Reference numeral 59 in the figure denotes an n-electrode.
  • S i board 4 1 as it is! Can be used as an electrode.
  • the A 1 N buffer layer 15 may or may not be formed by the MOCVD method. Further, an Al layer having a thickness of 1 O nm (100 A) may be formed between the Si substrate and Ti. This can be omitted from the Ti layer 13. (Sixth embodiment)
  • FIG. 6 shows another embodiment of the present invention.
  • the same elements as those in the first embodiment are denoted by the same reference numerals, and description thereof will be omitted.
  • the thickness of the TiA1N layer 64 is set to 80 ⁇ , and the semiconductor layers 15 to 18 are formed thereon by the MOCVD method (see FIG. 6A). Thereafter, the Ti layer 13 is chemically etched with aqua regia to separate the substrate from the Ti A1N layer 64 (see FIG. 6B). Electrodes 19, 20 and 61 are deposited in the same manner as in the first embodiment, to obtain a light emitting diode 60 of the embodiment.
  • the Ti layer 13 is removed by etching after the formation of the semiconductor layers 15 to 18, but the Ti layer 13 can be removed after forming a part of the semiconductor layer.
  • the Ti layer 13 may be removed by etching. That is, a substrate made of TiA1N is obtained.
  • the light emitting diode 60 thus obtained has a Balta Ti A 1 N substrate as a substrate. Since the Ti N 1 N has conductivity, the Ti A IN substrate 64 itself can be used as an electrode. In addition, Ti A 1 N has a metallic luster, so that light from the layer including the light emitting layer is efficiently reflected toward the light emission observation surface side (upward in the figure).
  • FIG. 7 shows another embodiment of the present invention.
  • the same elements as those in FIG. 6 are denoted by the same reference numerals, and description thereof will be omitted.
  • a p-type layer 76, a layer 17 including a light-emitting layer, and an n-type layer 78 are sequentially grown on the buffer layer 15 by the MOCVD method.
  • the 11-type layer 78 having a low resistance value is the uppermost surface, it is possible to omit the translucent electrode (see reference numeral 19 in FIG. 6).
  • the Ti layer 13 is chemically etched with aqua regia to separate the substrate from the Ti A1N layer 64 (see FIG. 7B).
  • An electrode 79 is deposited in the same manner as in the fifth embodiment to form a light emitting diode 70 of the embodiment.
  • the Ti layer 13 is removed by etching after the formation of the semiconductor layers 76, 17 and 78.
  • the Ti layer 13 may be removed after forming a part of the semiconductor layer. Wear.
  • the Ti layer 13 may be removed by etching. That is, a substrate made of TiA1N is obtained.
  • the light emitting diode 70 thus obtained has a TiAlN substrate of Balta as a substrate. Since the TiA1N has conductivity, the TiAlN substrate 6 4 In addition, since Ti A 1 N has a metallic luster, the light from the layer including the light emitting layer is efficiently reflected to the light emission observation surface side (upper side in the figure).
  • the buffer layer was formed by DC magnetron sputtering, but it can be formed by MOCVD or the like (however, the growth temperature is as high as 1000 ° C).
  • the device to which the present invention is applied is not limited to the above-described light emitting diode, but includes light receiving diodes, laser diodes, optical devices such as solar cells, rectifiers, bipolar devices such as thyristors and transistors, FETs and the like.
  • the present invention can also be applied to electronic devices such as a polar device and a micro-wave device.
  • the present invention is also applied to a laminate as an intermediate of these devices.
  • A is A 1
  • G a At least one metal selected from In, a metal nitride layer formed on the silicon substrate, and a group III nitride compound semiconductor layer formed on the metal nitride layer.
  • a group III nitride compound semiconductor device comprising: The metal A is preferably A1, and the composition X is preferably in the range of 0.01 to 0.6. Further, this group III nitride compound semiconductor device can be used as a light emitting device or a light receiving device.
  • a group III nitride compound semiconductor device including a formed metal nitride layer and a group III nitride compound semiconductor layer formed on the metal nitride layer is disclosed. It is desirable that the metal A is A1, and the yarn X is 0.01 to 0.6.
  • the group III nitride compound semiconductor device can be used as a light emitting device or a light receiving device. Further, the metal nitride layer has conductivity, and an n-type electrode can be formed in a portion of the metal nitride layer exposed by etching the group III nitride-based compound semiconductor layer.
  • a metal nitride layer consisting of (T i — X A X ) N, where A is at least one metal selected from A 1, G a, and In; And a group III nitride compound semiconductor layer formed on the layer.
  • the metal A is preferably A1, and the composition X is preferably in the range of 0.01 to 0.6.
  • a Ti layer can be provided between the substrate and the metal nitride layer. Further, this laminate can be used as a light emitting element or a light receiving element.
  • a titanium layer on a substrate on top of the titanium layer (T i! _ X A X ) N, ⁇ and A is A 1, G a, of at least one selected from I n Forming a metal nitride layer of a metal, and forming a group III nitride-based compound semiconductor layer on the metal nitride layer.
  • the method may further include chemically etching the titanium layer to separate the substrate from the metal nitride layer.
  • the metal A is preferably A1, and the composition X is preferably in the range of 0.01 to 0.6.
  • the substrate is preferably made of any of sapphire, silicon carbide, gallium nitride, silicon, gallium phosphide, zirconium dipole and gallium arsenide. preferable.
  • a silicon substrate made of (T i X _ X A X ) N, where A is at least one metal selected from A 1, Ga, I n, formed on the silicon substrate
  • a laminate comprising: a metal nitride layer thus formed; and a group III nitride compound semiconductor layer formed on the metal nitride layer is disclosed.
  • the metal A is A1, and the composition X is desirably 0.01 to 0.6.
  • this laminate can be used as a light emitting element or a light receiving element.
  • a sapphire substrate (T i ⁇ - X A X) consists N, where A is A 1, G a, and at least one metal selected from I n, on the sapphire substrate
  • a laminate comprising: a formed metal nitride layer; and a group III nitride-based compound semiconductor layer formed on the metal nitride layer is disclosed.
  • the metal A is A1
  • the composition X is desirably 0.01 to 0.6.
  • this laminate can be used as a light emitting element or a light receiving element.
  • the metal nitride layer has conductivity, and an n-type electrode can be formed in a portion of the metal nitride layer exposed by etching the group III nitride compound semiconductor layer.

Description

明 細 書
III族窒化物系化合物半導体素子 技術分野
この発明は III族窒化物系化合物半導体素子に関する。 背景技術
特開平 9一 2 3 7 9 3 8号公報には、 良好な結晶の III族窒化物系化合物半導 体層を得るために、 下地層として岩塩構造をとる金属窒化物の （1 1 1 ) 面を基 板として用いることが開示されている。 すなわち、 この公報では、 岩塩構造をと る金属窒化物を基板として、 その （1 1 1 ) 面上に III族窒化物系化合物半導体 層を成長させている。
また、 特開平 1 0— 3 2 1 9 5 4号公報には、 基板と III族窒化物系化合物半 導体層との間に金属導電性を有し、 岩塩型または六方晶系の結晶構造である遷移 金属窒化物からなる層を介在させることが開示されている。 当該遷移金属窒化物 層の例として T i N、 V N、 Z r N、 N b N、 H f N及び T a Nが挙げられてい る。
本発明者らは上記金属窒化物、 特に T i Nに注目して検討を重ねてきた。 その 結果、 T i Nと III族窒化物系化合物半導体との間で格子定数の相違があり、 こ の相違が III族窒化物系化合物半導体の結晶性に影響を及ぼすおそれがあること に気がついた。 ちなみに T i Nの c面の格子定数は 0 . 2 9 9 n mであり、 111 族窒化物系化合物半導体としての G a Nの格子定数は 0 . 3 1 9 n mである。 他方、 半導体素子の基板には素子の機能を維持するための特性 （剛性、 耐衝撃 性など） が要求される。 基板を金属窒化物で形成したとき、 当該特性を維持する には 5 0 /z m以上の厚さが基板に要求されると考えられる。 しかし、 そのような 厚さを有する金属窒化物は半導体製造用工業製品の原材料として提供されていな い。 この発明の一つの目的は III族窒化物系化合物半導体層の下地層となる金属窒 化物の格子定数を III族窒化物系化合物半導体のそれにより近いものとし、 もつ て III族窒化物系化合物半導体層の結晶性を向上させることにある。
この発明の他の目的は、 工業的に容易に入手可能な原材料を用いて良好な結晶 構造の III族窒化物系化合物半導体層を形成できるようにすることにある。 した がって、 この発明の半導体素子は良好な結晶構造の半導体層を有し、 かつ安価に 製造できることとなる。
この発明の更に他の目的は新規な構成の III族窒化物系化合物半導体素子及び その製造方法を提供することにある。 発明の開示
本発明者らは上記目的の少なくとも一つを達成しょうと鋭意検討を重ねてきた。 その結果、 下記の発明に想到した。
即ち、 （T i ! _ X A X ) N、 但し Aは A 1、 G a、 I nから選ばれる少なくとも 1種の金属である、 からなる金属窒化物層と、
該金属窒化物層の上に形成された III族窒化物系化合物半導体層と、 を備えて なる III族窒化物系化合物半導体素子。
上記のように構成されたこの発明の半導体素子によれば、 （T i i— x A j Nか らなる金属窒化物層の上に III族窒化物系化合物半導体層が形成される。 かかる 金属窒化物層は、 T i N等からなる 2元系の金属窒化物層に比べて、 その上に形 成される III族窒化物系化合物半導体層との格子不整が小さくなる。 よって III 族窒化物系化合物半導体層の結晶性を向上させることができる。
( T i ! _ X A X ) Nからなる金属窒化物層はサファイア等の基板上に結晶性よ く形成することができる。 またこの金属窒化物層は、 T iを成分に含むので、 チ タン層の上に結晶性良く形成することができ、 かつ、 このチタン層はサファイア 等の基板上に結晶性良く形成できる。 そして、 素子の機能を保持するために必要 な厚さは基板が備え得るので、 この金属窒化物層を薄くすることができる。 よつ て、 金属窒化物層を簡易かつ安価に形成することができる。 基板にサファイア等 の汎用的なものを採用すれば、 素子は全体として安価に製造できるものとなる。 図面の簡単な説明
図 1はこの発明の実施例の発光ダイォードの構成を示す図である。
図 2はこの発明の他の実施例の発光ダイォードの構成を示す図である。
図 3はこの発明の他の実施例の発光ダイォードの構成を示す図である。
図 4はこの発明の他の実施例の発光ダイオードの構成を示す図である。
図 5はこの発明の実施例の発光ダイォードの構成を示す図である。
図 6はこの発明の他の実施例の発光ダイォードの構成を示す図である。
図 7はこの発明の他の実施例の発光ダイォードの構成を示す図である。 発明を実施するための最良の形態
以下、 この発明の III族窒化物系化合物半導体素子を構成する各要素について 詳細に説明する。
まず、 基板にはサファイア、 S i C (炭化シリコン）、 G aN (窒化ガリウム） 及び Z r B2 (ジルコニウムジポライド） 等の六方晶材料、 S i (シリコン） や G a P (リン化ガリウム）、 G a A s (砒化ガリウム） などの立方晶材料を用いる ことが出来る。 六方晶材料の場合にはその上に下地層を成長させる。 立方晶材料 の場合にはその （1 1 1) 面が利用される。
基板として S i C、 G a N、 シリコン、 G a P若しくは G a A sを用いた場合、 当該基板に導電性を付加できる。 また、 （T i !_XAX) Nからなる金属窒化物に は導電性を付与することができるので、 そのときには半導体素子の両面に電極を 形成することができ、素子製造工程数が少なくなり、 コストダウンになる。 なお、 金属 Aの組成 Xを 0. 0 1〜0. 6とするとき当該金属窒化物は必要な導電性を 帯びる。 金属 Aの更に好ましい組成 Xは 0. 1〜0. 6であり、 更に好ましくは 0. 2〜0. 6である。
基板としてサファイアを用いて LEDを作成した場合、 金属窒化物が金属光沢 を有しており、 LEDから出た光は窒化チタン、 窒化ハフニウム、 窒化ジルコ- ゥムなどで反射されるため輝度アップが期待される。
また、 金属窒化物はサファイアに比べて柔らかいので、 サファイア基板と III 族窒化物系化合物半導体層との格子定数の違いや熱膨張係数の違いによる歪 （内 部応力） を緩和する作用もある。
基板には素子の機能を保持するための特性 （剛性、 耐衝撃性） が要求される。 そのため、 その厚さは 50 /zm以上とすることが好ましい。 更に好ましくは 1 0 Ο μπι以上とする。 但し、 剛性が保持できれば薄くてもかまわない。
(T i !_XAX) Nからなる金属窒化物の金属 A成分として、アルミニウム（A 1 )、 ガリウム （G a) 及びインジウム （I n) から選ばれる 1種以上の III族元 素を選択することができる。 中でも、 A 1が格子定数の差が小さいので好ましい。
III族元素の一部をボロン （B)、 タリウム （T 1 ) 等で置換しても良い。
これらの金属窒化物の成長方法は特に限定されないが、 プラズマ CVD、 熱 C VD、 光 CVD等の CVD (Ch em i c a l V a o r D e p o s i t i o n)、 スパッタ、 リアクティブスパッタ、 レーザアブレーシヨン、 イオンプレー ティング、 蒸着、 E C R法等の （P h y s i c a l Va o r D e p o s i t i o n) 等の方法を利用できる。
チタン層の上にこれら金属窒化物層を形成する場合は、 スパッタ法を採用する ことが特に好ましい。 金属窒化物単結晶の結晶性が向上するからである。
金属窒化物層の厚さは、 基板及び/又はチタン層が存在する場合には、 5 nm 〜1 0 μπιとすることが好ましい。
チタン層を除去することにより金属窒化物層を基板から分離する場合は、 金属 窒化物層に基板としての特性が要求されるので、 50 μπι以上の膜厚を有するこ とが好ましい。 更に好ましくは 100 Aim以上の膜厚とする。
金属窒化物層と基板との間にはチタン層を介在させる場合、 当該チタン層は蒸 着法ゃスパッタ法により基板に形成される。 チタン層の膜厚は特に限定されない 力 0. 1〜： L 0 μ mとすることが好ましい。 更に好ましくは、 0. l〜5 /xm であり、 最も好ましくは 0. 2〜3 μπιである。
本発明者らの検討によれば、 シリコンを基板としてその （1 1 1) 面上に窒化 チタンを成長させるときには、 当該 （11 1) 面と窒化チタン層との間に A 1の 層を介在させることが好ましい。 A 1層の厚さは特に限定されないが、 ほぼ 10 OAとする。 A 1層の形成方法も特に限定されないが、 例えば蒸着ゃスパッタに よりこれを形成する。
チタン層は酸 （フッ酸等） により化学エッチングすることができる。 これによ り金属窒化物層から基板が分離される。 導電性をもつ金属窒化物層によればこれ を電極として用いることができるので、 III族窒化物系化合物半導体層側には一方 の電極のみを形成すれば良いことになる。
III族窒化物系化合物半導体は一般式として A 1 XG a γ I η ^χ.γΝ (0≤ X≤ 1 s 0≤ Y≤ 1 s 0≤X + Y≤ 1 ) で表され、 A 1 N、 G aN及びI nNの いわゆる 2元系、 A l xGa i— XN、 A 1 X I n XN及び G a x I n x _ x N (以 上において 0<x< 1)のいわゆる 3元系を包含する。 III族元素の一部をボロン
(B)、タリウム（T 1 )等で置換しても良く、また、窒素（N)の一部もリン（P)、 ヒ素 （A s)、 アンチモン （S b)、 ビスマス （B i ) 等で置換できる。 III族窒化 物系化合物半導体層は任意のドーパントを含むものであっても良い。 n型不純物 として、 S i、 G e、 S e、 T e、 C等を用いることができる。 p型不純物とし て、 Mg、 Z n、 B e、 C a、 S r、 B a等を用いることができる。 なお、 p型 不純物をドープした後に III族窒化物系化合物半導体を電子線照射、 プラズマ照 射若しくは炉による加熱にさらすことも可能である。 ΙΠ族窒化物系化合物半導体 層の形成方法は特に限定されないが、 有機金属気相成長法 （MOCVD法） のほ 力 \ 周知の分子線結晶成長法 （MBE法）、 ハライ ド気相成長法 （HVPE法）、 スパッタ法、 イオンプレーティング法、 電子シャワー法等によっても形成するこ とができる。
なお、 発光素子の構成としては、 ホモ構造、 シングルヘテロ構造若しくはダブ ルヘテロ構造のものを用いることができる。 発光する層を含む層として量子井戸 構造 （単一量子井戸構造若しくは多重量子井戸構造） を採用することもできる。 金属窒化物層と素子機能部分を構成する ΠΙ族窒化物系化合物半導体層 （第二 の ΠΙ族窒化物系化合物半導体） との間には、 バッファ層を形成することも可能 である。 バッファ層は第一の III族窒化物系化合物半導体からなる。 ここに、 第 一の III族窒化物系化合物半導体には A 1 XG a γ I n丄— x— YN (0 <X< 1、 0 <Y< 1、 0 <X + Y< 1) で表現される四元系の化合物半導体、 A 1 XG a丄 — XN (0 <X< 1 ) で表現される三元系の化合物半導体、 並びに A 1 N、 G a N 及ぴ I nNが含まれる。
MOCVD法では A 1 Nや G a N等の第一の III族窒化物系化合物半導体層（バ ッファ層） を 400°C程度の低い温度でサファイア等の基板上に直接形成してい た。 しかし、 金属窒化物層については、 当該第一の III族窒化物系化合物半導体 を 1000°C程度の高温で成長させることにより好適な結晶を得られる。従って、 当該結晶性の良いバッファ層の上に形成される第二の III族窒化物系化合物半導 体層の結晶性も向上する。
上記 1000°C程度の温度は第一の III族窒化物系化合物半導体層 （バッファ 層） の上に形成される第二の III族窒化物系化合物半導体層 （素子機能構成層） の成長温度と実質的に等しい。 従って、 第一の III族窒化物系化合物半導体を M OCVD法で形成するときの成長温度は 600〜1200°Cとすることが好まし く、 更に好ましくは 800〜1200°Cである。
このように、 第一の III族窒化物系化合物半導体層 （バッファ層） と第二の III 族窒化物系化合物半導体 (素子機能構成層） との成長温度が等しいと、 MOCV D法を実行するときの温度調節が容易になる。
金属窒化物層の上ヘスパッタ法により第一の III族窒化物系化合物半導体層か らなるバッファ層を形成した場合にも、 MOCVD法 （成長温度： 1000°C) でバッファ層を形成した場合と同等かそれ以上に好適な結晶性のバッファ層を得 られる。 従って、 第一の III族窒化物系化合物半導体層の上に形成される第二の III族窒化物系化合物半導体層の結晶性も向上する。更には、スパッタ法により第 一の ΠΙ族窒化物系化合物半導体層 （バッファ層） を形成すると、 MOCVD法 と比べて原材料に TMAや TM Iなどの高価な有機金属を要しない。 よって、 安 価に素子を形成できることとなる。
次に、 この発明の実施例について説明する。 (第 1実施例）
この実施例は発光ダイォード 10であり、 その構成を図 1に示す。
各層のスペックは次の通りである。 組成： ドーパント
p型層 1 8 p— G a N:M g
発光する層を含む層 7 I n G a Nの層を含む
n型層 1 6 n-G a N： S i
バッファ層 1 5 A 1 N
金属窒化物層 14 T i o . 97A I 0. 03 N
T i層 1 3 T i
サファイア n型層 1 6は発光する層を含む層 1 7側の低電子濃度 n-層とバッファ層 1 5 側の高電子濃度 n+層とからなる 2層構造とすることができる。 後者は n型コン タク ト層と呼ばれる。
発光する層を含む層 1 7は超格子構造のものに限定されない。 発光素子の構成 としてはシングルヘテロ型、 ダブルへテロ型及ぴホモ接合型のものなどを用いる ことができる。 また、 単一量子井戸構造を採用することもできる。
発光する層を含む層 1 7と p型層 1 8との間にマグネシウム等のァクセプタを ドープしたバンドギヤップの広い A 1 X I n V γG Χ-Υ Ν (Χ=0,Υ=0,Χ=Υ=0 を含む） 層を介在させることができる。 これは発光する層を含む層 1 7中に注入 された電子が ρ型層 1 8に拡散するのを防止するためである。
ρ型層 1 8を発光する層を含む層 1 7側の低ホール濃度！）一層と電極側の高ホ ール濃度 Ρ+層とからなる 2層構造とすることができる。 後者は： ρ型コンタクト 層と呼ばれる。
サファイア基板の a面上に T i層 1 3を反応性 DCマグネトロンスパッタ法に より形成する。 窒素を流通させながらかつターゲットとして A 1を追加して T i 層 1 3の上に T i A 1 Ν層 14を反応性 DCマグネトロンスパッタ法により形成 する。 なお、 ターゲットとして T i A 1合金を用いることもできる。 更に、 ター ゲットを A 1に交換し、 反応性 D Cマグネトロンスパッタ法により、 A 1 Nバッ ファ層 1 5を形成する。 なお、 この A 1 Nバッファ層 1 5の形成を省略すること もできる。
その後、 A 1 N/T i A 1 N/T i /サファイアからなるサンプルをスパッタ 装置から MOCVD装置のチャンバ内へ移し変える。 このチャンバ内へ水素ガス とアンモニアを流通させながら当該サンプルを 1 100°Cまで昇温させて 5分間 維持する。
その後、 温度を 1 100°Cに保持して n型層 1 6以降の III族窒化物系化合物 半導体層を常法 （MOCVD法） に従い形成する。 この成長法においては、 アン モ-ァガスと III族元素のアルキル化合物ガス、 例えばトリメチルガリウム （T MG)、 トリメチルアルミニウム （TMA) やトリメチルインジウム （TMI ) と を適当な温度に加熱された基板上に供給して熱分解反応させ、 もって所望の結晶 を基板の上に成長させる。
このようにして形成された III族窒化物系化合物半導体層 1 6〜 1 8の結晶性 は好ましいものである。
透光性電極 1 9は金を含む薄膜であり、 p型層 1 8の上面の実質的な全面を覆 つて積層される。 p電極 20も金を含む材料で構成されており、 蒸着により透光 性電極 1 9の上に形成される。
n電極 2 1はエッチングにより露出された n— G a N層 1 6の面へ蒸着により 形成される。 なお、 A 1 Nバッファ層 1 5は MOCVD法で形成しても良い。
(第 2実施例）
第 2実施例の発光ダイオード 25を図 2に示す。 なお、 第 1実施例と同一の要 素には同一の符号を付してその説明を省略する。 この実施例の発光ダイォード 2 5は図 1のものから T i層 1 3を省略した構成であり、 サファイア基板上に直接 金属窒化物層 14が形成されている。 かかる構成の発光ダイォード 2 5においても優れた結晶性の III族窒化物系化 合物半導体層 1 6〜 1 8が得られる。
(第 3実施例）
第 3実施例の発光ダイオード 3 0を図 3に示す。 なお、 図 2と同一の要素には 同一の符号を付してその説明を省略する。 この実施例の発光ダイオード 3 0は図 2のものにおいて、 金属窒化物層 1 4上に n型電極 2 1を形成する構成を採用し た。 金属窒化物層 1 4は n _G a N層 1 6に比べて高い導電性を有するので電流 が III族窒化物系化合物半導体層の全体により均一に分配され易くなる。 また、 T i A 1 Nからなる金属窒化物層 1 4は n型電極 2 1の材料と同じ元素 （A 1 ) を有するので、 両者間の密着力が向上するとともに、 接触抵抗も低減される。
(第 4実施例）
第 4実施例の発光ダイオード 4 0を図 4に示す。 なお、 図 1と同一の要素には 同一の符号を付してその説明を省略する。 組成： ドーパント
p型層 1 8 ρ— G a N:M g
発光する層を含む層 7 I n G a Nの層を含む
n型層 1 6 n - G a N： S i
ノ ッファ層 1 5 A 1 N
金属窒化物層 1 4 T 0. 9 7A 1 0. 03 N
T i層 1 3 T i
基板 4 1 シリコン単結晶 （1 1 1 )
S i ( 1 1 1 ) 面に形成される T i層 1 3以降の成長方法は第 1実施例と同じ である。
なお、 S i基板層 4 1は導電性を有するのでこれを n電極として利用すること ができる。 なお、 A 1 Nバッファ層 1 5は MOC VD法で形成しても良いし、 し なくても良い。 また、 S i基板 41と T i層 1 3との間に膜厚が 1 0 nm (1 0 OA) の A 1層を形成しても良い。 T i層 1 3はこれを省略することもできる。
(第 5実施例）
図 5にこの発明の第 5の実施例の半導体素子を示す。 この実施例の半導体素子 は発光ダイオード 5◦である。 なお、 図 4と同一の要素には同一の符号を付して その説明を省略する。
各層のスペックは次の通りである。 組成： ドーパント
n型層 58 n— G a N:S i
発光する層を含む層 7 I n G a Nの層を含む
p型層 56 p— G a N： M g
バッファ層 1 5 A 1 N
金属窒化物層 14 T i o. 9 7 A 10. 0 3 N
層 1 3 T i
基板 41 シリコン単結晶 （1 1 1) 図 5に示すように、 バッファ層 1 5の上に p型層 56、 発光する層を含む層 1 7及び n型層 58を順に成長させて発光ダイオード 50が構成される。 この素子 50の場合、 抵抗値の低い n型層 5 8が最上面となるので透光性電極 （図 4の符 号 1 9参照） を省略することが可能となる。
図の符号 59は n電極である。 S i基板 4 1はそのまま！)電極として利用でき る。
なお、 A 1 Nバッファ層 1 5は MOCVD法で形成しても良いし、 しなくても良 い。 また、 S i基板と T i との間に膜厚が 1 O nm ( 100 A) の A 1層を形成 しても良い。 T i層 1 3はこれを省略することもできる。 (第 6実施例）
図 6にこの発明の他の実施例を示す。 なお、 図 6において第 1の実施例と同一 の要素には同一の符号を付してその説明を省略する。 この実施例では T i A 1 N 層 6 4の膜厚を 8 0 μ πιとし、 その上へ半導体層 1 5 〜 1 8を M O C V D法によ り形成する （図 6 A参照）。 その後、 T i層 1 3を王水で化学エッチングして T i A 1 N層 6 4から基板を分離する （図 6 B参照）。第 1の実施例と同様にして電極 1 9 、 2 0 、 6 1を蒸着し、 実施例の発光ダイオード 6 0とする。
この実施例では半導体層 1 5 〜 1 8の形成後に T i層 1 3をエッチング除去し ているが、 半導体層の一部を形成した後に T i層 1 3を除去することもできる。 T i A 1 N層 6 4の形成直後に T i層 1 3をエッチング除去してもよい。つまり、 T i A 1 N製の基板が得られる。
このようにして得られた発光ダイォード 6 0は基板としてバルタの T i A 1 N 基板を有するものとなる。 T i A 1 Nは導電性を有するので、 T i A I N基板 6 4自体を電極に用いることもできる。 また、 T i A 1 Nは金属光沢を有するので 発光する層を含む層からの光を効率良く発光観察面側（図で上側）へ反射させる。
(第 7実施例）
図 7にこの発明の他の実施例を示す。 図 6と同一の要素には同一の符号を付し てその説明を省略する。 この実施例ではバッファ層 1 5の上に p型層 7 6、 発光 する層を含む層 1 7及び n型層 7 8を順に MO C V D法により成長させている。 この実施例の場合、 抵抗値の低い 11型層 7 8が最上面となるので透光性電極 （図 6の符号 1 9参照） を省略することが可能となる。
その後、 T i層 1 3を王水で化学エッチングして T i A 1 N層 6 4から基板を 分離する （図 7 B参照）。 第 5の実施例と同様にして電極 7 9を蒸着し、実施例の 発光ダイォード 7 0とする。
この実施例では半導体層 7 6 、 1 7 、 7 8の形成後に T i層 1 3をエッチング 除去しているが、 半導体層の一部を形成した後に T i層 1 3を除去することもで きる。 T i A 1 N層 64の形成直後に T i層 1 3をエッチング除去してもよい。 つまり、 T i A 1 N製の基板が得られる。
このようにして得られた発光ダイオ^"ド 70は基板としてバルタの T i A 1 N 基板を有するものとなる。 T i A 1 Nは導電性を有するので、 T i A l N基板 6 4自体を電極に用いることもできる。 また、 T i A 1 Nは金属光沢を有するので 発光する層を含む層からの光を効率良く発光観察面側（図で上側）へ反射させる。 上記の実施例では、 バッファ層を DCマグネトロンスパッタ法で形成したが、 これを MOCVD法等 （但し、 成長温度は 1000°Cの高温である） で形成する こともできる。 産業上の利用可能性
本発明が適用される素子は上記の発光ダイォードに限定されるものではなく、 受光ダイオード、 レーザダイオード、 太陽電池等の光素子の他、 整流器、 サイリ スタ及びトランジスタ等のバイポーラ素子、 F ET等のュ-ポーラ素子並びにマ イク口ウェーブ素子などの電子デバイスにも適用できる。
また、 これらの素子の中間体としての積層体にも本発明は適用されるものであ る。
この発明は上記発明の実施の形態及び実施例の記載に何ら限定されるものでは なく、 特許請求の範囲を逸脱しない範囲で当業者が想到し得る種々の変形態様を 包含する。
本発明を詳細にまた特定の実施態様を参照して説明したが、 本発明の精神と範 囲を逸脱することなく様々な変更や修正を加えることができることは当業者にと つて明らかである。
本出願は、 200 1年 01月 1 5日出願の日本特許出願 （特願 200 1— 00 7038) に基づくものであり、 その内容はここに参照として取り込まれる。 以下、 次の事項を開示する。
第一に、 シリコン基板と、 （T i 丄— XAX) Nからなり、 但し Aは A 1、 G a、 I nから選ばれる少なくとも 1種の金属であって、 該シリコン基板の上に形成さ れた金属窒化物層と、 この金属窒化物層の上に形成された III族窒化物系化合物 半導体層とを備える III族窒化物系化合物半導体素子が開示される。 この金属 A は A 1であって、 組成 Xは 0 . 0 1〜0 . 6であることが望ましい。 また、 この III族窒化物系化合物半導体素子は発光素子若しくは受光素子として用いられ得 る。
第二に、 サファイア基板と、 （T i ! _X A X) Nからなり、 但し Aは A 1、 G a、 I nから選ばれる少なくとも 1種の金属であって、 該サファイア基板の上に形成 された金属窒化物層と、 この金属窒化物層の上に形成された III族窒化物系化合 物半導体層とを備える III族窒化物系化合物半導体素子が開示される。 この金属 Aは A 1であって、 糸且成 Xは 0 . 0 1〜0 . 6であることが望ましい。 また、 こ の III族窒化物系化合物半導体素子は発光素子若しくは受光素子として用いられ 得る。 また、該金属窒化物層は導電性を有し、 III族窒化物系化合物半導体層をェ ツチングして表出させた金属窒化物層の部分に n型電極が形成され得る。
第三に、 （T i — X A X ) N、 但し Aは A 1、 G a、 I nから選ばれる少なくと も 1種の金属である、 からなる金属窒化物層と、 該金属窒化物層の上に形成され た III族窒化物系化合物半導体層と、 を備える積層体が開示される。 この金属 A は A 1であって、 組成 Xは 0 . 0 1〜0 . 6であることが望ましい。 また、 基板 と該金属窒化物層との間に T i層を設けることができる。 また、 この積層体は発 光素子若しくは受光素子として用いられ得る。
第四に、 基板の上にチタン層を形成し、 該チタン層の上に （T i ! _ X A X ) N、 伹し Aは A 1、 G a、 I nから選ばれる少なくとも 1種の金属である、 からなる 金属窒化物層を形成し、 該金属窒化物層の上に III族窒化物系化合物半導体層を 形成する工程、 からなる積層体の製造方法が開示される。 該チタン層を化学的に エッチングして該金属窒化物層から基板を分離するステップを更に含めても良い。 この金属 Aは A 1であって、 組成 Xは 0 . 0 1〜0 . 6であることが望ましい。 また、 該基板はサファイア、 炭化シリコン、 窒化ガリウム、 シリコン、 リン化ガ リウム、 ジルコニウムジポライド若しくは砒化ガリウムのいずれかからなるのが 好ましい。
第五に、 シリコン基板と、 （T i X_XAX) Nからなり、 但し Aは A 1、 Ga、 I nから選ばれる少なくとも 1種の金属であって、 該シリコン基板の上に形成さ れた金属窒化物層と、 該金属窒化物層の上に形成された III族窒化物系化合物半 導体層と、 を備える積層体が開示される。 この金属 Aは A 1であって、 組成 Xは 0. 01〜0. 6であることが望ましい。 また、 この積層体は発光素子若しくは 受光素子として用いられ得る。
第六に、 サファイア基板と、 （T i 丄— XAX) Nからなり、 但し Aは A 1、 G a、 I nから選ばれる少なくとも 1種の金属であって、 前記サファイア基板の上に形 成された金属窒化物層と、 該金属窒化物層の上に形成された III族窒化物系化合 物半導体層と、 を備える積層体が開示される。 この金属 Aは A 1であって、 組成 Xは 0. 01〜0. 6であることが望ましい。 また、 この積層体は発光素子若し くは受光素子として用いられ得る。 また、 該金属窒化物層は導電性を有し、 ΠΙ 族窒化物系化合物半導体層をエッチングして表出させた金属窒化物層の部分に n 型電極が形成され得る。

Claims

請 求 の 範 囲
1. (T i !_XAX) N、 伹し Aは A l、 G a、 I nから選ばれる少なく とも 1種の金属である、 からなる金属窒化物層と、
該金属窒化物層の上に形成された III族窒化物系化合物半導体層、からなる III 族窒化物系化合物半導体素子。
2. 前記金属 Aは A 1である、 請求の範囲第 1項に記載の III族窒化物系 化合物半導体素子。
3. 前記金属 Aの組成 Xは 0. 01〜0. 6である、 請求の範囲第 1項に 記載の III族窒化物系化合物半導体素子。
4. 基板を更に有し、 当該基板と前記金属窒化物層との間に更に T i層を 有する、 請求の範囲第 1項に記載の III族窒化物系化物半導体素子。
5. 前記 III族窒化物系化合物半導体素子は発光素子若しくは受光素子で ある、 請求の範囲第 1項に記載の III族窒化物系化合物半導体素子。
6. 基板の上にチタン層を形成し、
該チタン層の上に （T i 1— XAX) N、 但し Aは A l、 G a、 I nから選ばれ る少なくとも 1種の金属である、 からなる金属窒化物層を形成し、
該金属窒化物層の上に III族窒化物系化合物半導体層を形成する工程、 からな る III族窒化物系化合物半導体素子の製造方法。
7. 前記チタン層を化学的にエッチングして前記金属窒化物層から前記基 板を分離するステップを更に含む、 請求の範囲第 6項に記載の III族窒化物系化 合物半導体素子の製造方法。
8. 前記金属 Aは A 1である、 請求の範囲第 6項に記載の III族窒化物系 化合物半導体素子の製造方法。
9. 前記金属 Aの組成 Xは 0. 01〜0. 6である、 ことを特徴とする請 求の範囲第 6項に記載の III族窒化物系化合物半導体素子の製造方法。
10. 前記基板はサファイア、 炭化シリコン、 窒化ガリウム、 シリコン、 リン化ガリウム、 ジルコニウムジポライド若しくは砒化ガリウムから選ばれる一 つである、 請求の範囲第 6項に記載の III族窒化物系化合物半導体素子の製造方 法。
PCT/JP2002/000098 2001-01-15 2002-01-10 Element semi-conducteur compose a base de nitrure du groupe iii des elements WO2002056393A1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2003-7009406A KR100532645B1 (ko) 2001-01-15 2002-01-10 Ⅲ족 질화물계 화합물 반도체 소자
US10/466,185 US7312472B2 (en) 2001-01-15 2002-01-10 Compound semiconductor element based on Group III element nitride
EP02715722A EP1361616A4 (en) 2001-01-15 2002-01-10 COMPOSITE SEMICONDUCTOR ELEMENT BASED ON NITRID OF ELEMENT OF GROUP III

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001-7038 2001-01-15
JP2001007038A JP4710139B2 (ja) 2001-01-15 2001-01-15 Ｉｉｉ族窒化物系化合物半導体素子

Publications (1)

Publication Number Publication Date
WO2002056393A1 true WO2002056393A1 (fr) 2002-07-18

Family

ID=18874844

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2002/000098 WO2002056393A1 (fr) 2001-01-15 2002-01-10 Element semi-conducteur compose a base de nitrure du groupe iii des elements

Country Status (7)

Country Link
US (1) US7312472B2 (ja)
EP (1) EP1361616A4 (ja)
JP (1) JP4710139B2 (ja)
KR (1) KR100532645B1 (ja)
CN (1) CN1254868C (ja)
TW (1) TW571446B (ja)
WO (1) WO2002056393A1 (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3963068B2 (ja) * 2000-07-19 2007-08-22 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子の製造方法
JP4766845B2 (ja) * 2003-07-25 2011-09-07 シャープ株式会社 窒化物系化合物半導体発光素子およびその製造方法
JP4667096B2 (ja) * 2005-03-25 2011-04-06 株式会社半導体エネルギー研究所 有機半導体装置及びその作製方法
KR100753152B1 (ko) * 2005-08-12 2007-08-30 삼성전자주식회사 질화물계 발광소자 및 그 제조방법
EP1930486A4 (en) * 2005-08-25 2014-01-01 Tohoku Techno Arch Co Ltd METHOD FOR PRODUCING A SEMICONDUCTOR SUBSTRATE
US8044432B2 (en) * 2005-11-29 2011-10-25 The Hong Kong University Of Science And Technology Low density drain HEMTs
US7972915B2 (en) * 2005-11-29 2011-07-05 The Hong Kong University Of Science And Technology Monolithic integration of enhancement- and depletion-mode AlGaN/GaN HFETs
US7932539B2 (en) * 2005-11-29 2011-04-26 The Hong Kong University Of Science And Technology Enhancement-mode III-N devices, circuits, and methods
US7928462B2 (en) 2006-02-16 2011-04-19 Lg Electronics Inc. Light emitting device having vertical structure, package thereof and method for manufacturing the same
JP2007246331A (ja) * 2006-03-15 2007-09-27 Hitachi Cable Ltd Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法
JP4884866B2 (ja) * 2006-07-25 2012-02-29 三菱電機株式会社 窒化物半導体装置の製造方法
JP5049659B2 (ja) * 2007-06-11 2012-10-17 昭和電工株式会社 Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
CN101359686B (zh) * 2007-08-03 2013-01-02 香港科技大学 可靠的常关型ⅲ-氮化物有源器件结构及相关方法和系统
KR101457208B1 (ko) * 2007-09-21 2014-10-31 서울바이오시스 주식회사 Ⅲ족 질화물 화합물 반도체 장치
US8076699B2 (en) * 2008-04-02 2011-12-13 The Hong Kong Univ. Of Science And Technology Integrated HEMT and lateral field-effect rectifier combinations, methods, and systems
US7875534B2 (en) * 2008-07-21 2011-01-25 Taiwan Semiconductor Manufacturing Company, Ltd. Realizing N-face III-nitride semiconductors by nitridation treatment
US20100084687A1 (en) * 2008-10-03 2010-04-08 The Hong Kong University Of Science And Technology Aluminum gallium nitride/gallium nitride high electron mobility transistors
US8409895B2 (en) * 2010-12-16 2013-04-02 Applied Materials, Inc. Gallium nitride-based LED fabrication with PVD-formed aluminum nitride buffer layer
KR101761309B1 (ko) * 2011-04-19 2017-07-25 삼성전자주식회사 ＧａＮ 박막 구조물, 그의 제조 방법, 및 그를 포함하는 반도체 소자
CN102522505B (zh) * 2012-01-14 2014-08-20 西安电子科技大学 无机与有机混合太阳能电池
US9929310B2 (en) 2013-03-14 2018-03-27 Applied Materials, Inc. Oxygen controlled PVD aluminum nitride buffer for gallium nitride-based optoelectronic and electronic devices
US9515226B2 (en) * 2013-07-10 2016-12-06 Yangang Xi Light emitting device and method for making the same
US10418522B2 (en) 2016-12-20 2019-09-17 Goforward Technology Inc. Optoelectronic device and method for making the same
WO2018195701A1 (zh) * 2017-04-24 2018-11-01 苏州晶湛半导体有限公司 一种半导体结构和制备半导体结构的方法
JP7081551B2 (ja) * 2019-03-28 2022-06-07 日本電信電話株式会社 アバランシェフォトダイオードおよびその製造方法
US10971650B2 (en) * 2019-07-29 2021-04-06 Lextar Electronics Corporation Light emitting device
FR3112238A1 (fr) * 2020-07-06 2022-01-07 Saint-Gobain Lumilog Substrat semi-conducteur avec couche d’interface nitruree
CN112086542B (zh) * 2020-07-27 2021-11-05 华灿光电(苏州）有限公司 发光二极管外延片及其生长方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09129921A (ja) * 1995-10-27 1997-05-16 Showa Denko Kk 半導体発光素子
JPH09237938A (ja) * 1996-02-29 1997-09-09 Sharp Corp Ｉｉｉ−ｖ族化合物半導体装置
JPH10270802A (ja) * 1997-03-25 1998-10-09 Sharp Corp 窒化物系ｉｉｉ−ｖ族化合物半導体装置及びその製造方法
JPH10321954A (ja) * 1997-05-15 1998-12-04 Fuji Electric Co Ltd Ｉｉｉ 族窒化物半導体素子およびその製造方法
JP2000031534A (ja) * 1998-05-08 2000-01-28 Sanken Electric Co Ltd 半導体発光素子及びその製造方法
JP2000049092A (ja) * 1998-05-29 2000-02-18 Matsushita Electron Corp 窒化物半導体の結晶成長方法および窒化物半導体装置並びにその製造方法
JP2000114597A (ja) * 1998-10-09 2000-04-21 Sanken Electric Co Ltd 半導体発光素子及びその製造方法
JP2000243947A (ja) * 1999-02-19 2000-09-08 Sharp Corp 窒化物系化合物半導体装置
EP1039555A1 (en) * 1999-03-05 2000-09-27 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor device
JP2000286445A (ja) * 1999-03-31 2000-10-13 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子
JP2000349267A (ja) * 1999-03-26 2000-12-15 Canon Inc 半導体部材の作製方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3404813B2 (ja) * 1992-09-04 2003-05-12 住友電気工業株式会社 窒化アルミニウム焼結体およびその製造方法
US5874747A (en) * 1996-02-05 1999-02-23 Advanced Technology Materials, Inc. High brightness electroluminescent device emitting in the green to ultraviolet spectrum and method of making the same
JP3363740B2 (ja) * 1997-03-12 2003-01-08 三洋電機株式会社 窒化物系化合物半導体の電極および半導体素子
JP3822318B2 (ja) * 1997-07-17 2006-09-20 株式会社東芝 半導体発光素子及びその製造方法
JP3517867B2 (ja) * 1997-10-10 2004-04-12 豊田合成株式会社 ＧａＮ系の半導体素子
US5952681A (en) * 1997-11-24 1999-09-14 Chen; Hsing Light emitting diode emitting red, green and blue light
RU2186447C2 (ru) 1997-11-28 2002-07-27 Котелянский Иосиф Моисеевич Полупроводниковый прибор
JP2000077712A (ja) * 1998-08-31 2000-03-14 Sanken Electric Co Ltd 半導体発光素子
JP3760663B2 (ja) * 1999-03-31 2006-03-29 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子の製造方法
JP4433356B2 (ja) * 1999-07-09 2010-03-17 シャープ株式会社 半導体レーザ素子および光学式情報再生装置
TW439304B (en) * 2000-01-05 2001-06-07 Ind Tech Res Inst GaN series III-V compound semiconductor devices
JP3963068B2 (ja) * 2000-07-19 2007-08-22 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子の製造方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09129921A (ja) * 1995-10-27 1997-05-16 Showa Denko Kk 半導体発光素子
JPH09237938A (ja) * 1996-02-29 1997-09-09 Sharp Corp Ｉｉｉ−ｖ族化合物半導体装置
JPH10270802A (ja) * 1997-03-25 1998-10-09 Sharp Corp 窒化物系ｉｉｉ−ｖ族化合物半導体装置及びその製造方法
JPH10321954A (ja) * 1997-05-15 1998-12-04 Fuji Electric Co Ltd Ｉｉｉ 族窒化物半導体素子およびその製造方法
JP2000031534A (ja) * 1998-05-08 2000-01-28 Sanken Electric Co Ltd 半導体発光素子及びその製造方法
JP2000049092A (ja) * 1998-05-29 2000-02-18 Matsushita Electron Corp 窒化物半導体の結晶成長方法および窒化物半導体装置並びにその製造方法
JP2000114597A (ja) * 1998-10-09 2000-04-21 Sanken Electric Co Ltd 半導体発光素子及びその製造方法
JP2000243947A (ja) * 1999-02-19 2000-09-08 Sharp Corp 窒化物系化合物半導体装置
EP1039555A1 (en) * 1999-03-05 2000-09-27 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor device
JP2000349267A (ja) * 1999-03-26 2000-12-15 Canon Inc 半導体部材の作製方法
JP2000286445A (ja) * 1999-03-31 2000-10-13 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
S.-H. LIM ET AL.: "Structural analysis of interfacial layers in Ti/Ta/Al ohmic contacts to n-AlGaN", JOURNAL OF APPLIED PHYSICS, vol. 88, no. 11, 1 December 2000 (2000-12-01), pages 6364 - 6368, XP002950776 *
See also references of EP1361616A4 *

Also Published As

Publication number Publication date
TW571446B (en) 2004-01-11
US7312472B2 (en) 2007-12-25
KR100532645B1 (ko) 2005-12-01
JP4710139B2 (ja) 2011-06-29
CN1486513A (zh) 2004-03-31
US20040079949A1 (en) 2004-04-29
EP1361616A1 (en) 2003-11-12
EP1361616A4 (en) 2007-04-04
KR20030069212A (ko) 2003-08-25
JP2002217452A (ja) 2002-08-02
CN1254868C (zh) 2006-05-03

Similar Documents

Publication Publication Date Title
JP3963068B2 (ja) Ｉｉｉ族窒化物系化合物半導体素子の製造方法
JP4710139B2 (ja) Ｉｉｉ族窒化物系化合物半導体素子
JP3812368B2 (ja) Ｉｉｉ族窒化物系化合物半導体素子及びその製造方法
US8486807B2 (en) Realizing N-face III-nitride semiconductors by nitridation treatment
US20030042505A1 (en) Group III nitride compound semiconductor device
TWI384549B (zh) 半導體結構
JP2006108585A (ja) Ｉｉｉ族窒化物系化合物半導体発光素子
JPH06177423A (ja) 青色発光素子
JP3500281B2 (ja) 窒化ガリウム系半導体素子およびその製造方法
JP2002134786A (ja) 窒化物半導体発光素子
JP3702721B2 (ja) Ｉｉｉ族窒化物系化合物半導体素子
US8154038B2 (en) Group-III nitride for reducing stress caused by metal nitride reflector
JP2006093508A (ja) 半導体素子及びその製造方法。
JP2713094B2 (ja) 半導体発光素子およびその製造方法
US20050285125A1 (en) Nitride based semiconductor device
KR20080070656A (ko) 실리콘 기판상에 고품질 반도체 발광 장치를 제조하는 방법
KR20070091901A (ko) 나노구조층을 이용한 고품위 그룹 3족 질화물계 단결정반도체 박막층 구조 성장을 위한 호모에피택셜 기판 제작및 발광 다층구조체 성장
KR20080000098A (ko) 질화갈륨계 화합물 반도체 및 그 제조방법
JP2004096133A (ja) Ｉｉｉ族窒化物系化合物半導体素子
JP2000286499A (ja) Ｉｉｉ族窒化物系化合物半導体素子
JPH11145517A (ja) ＧａＮ系半導体層を含む素子
JP2006013472A (ja) Ｉｉｉ族窒化物半導体発光素子

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NO NZ OM PH PL PT RO RU SD SE SG SI SK SL TJ TM TN TR TT TZ UA UG US UZ VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2002715722

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 10466185

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1020037009406

Country of ref document: KR

Ref document number: 028037537

Country of ref document: CN

WWP Wipo information: published in national office

Ref document number: 1020037009406

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2002715722

Country of ref document: EP

REG Reference to national code

Ref country code: DE

Ref legal event code: 8642

WWG Wipo information: grant in national office

Ref document number: 1020037009406

Country of ref document: KR