WO2001054257A1

WO2001054257A1 - Alimentation electrique et dispositif electronique utilisant cette alimentation

Info

Publication number: WO2001054257A1
Application number: PCT/JP2001/000338
Authority: WO
Inventors: Takuya Nishide
Original assignee: Matsushita Electric Industrial Co., Ltd.
Priority date: 2000-01-21
Filing date: 2001-01-19
Publication date: 2001-07-26
Also published as: EP1187304A4; DE60128040T2; KR100427099B1; CN1198377C; KR20020000156A; JP2001211644A; CN1358346A; EP1187304A1; US6498734B1; EP1187304B1; JP3678098B2; DE60128040D1

Description

明細電源装置とそれを用いた電子機器技術分野

本発明は、各種 O A機器などの電子機器に用いられる電源装置およびそれを用いた電子機器に関するものである。背景技術

従来の電源装置の構成を図 1 2に示す。

図 1 2に示す如く、直流電源 1 にはトランス 2の一次巻線 2 pが接続されている。この一次巻線 2 pにはスィツチング素子 3とその制御用のフ才ヮ一ド制御部 4が接続されている。このフォワード制御部 4 はフォワード制御回路 4 aと電圧比較部 4 bとを有している。卜ランス 2の二次巻線 2 sには整流素子 5、チョークコイル 7、平滑回路 8 を介して、出力端子 9が接続されている。整流素子 5とチョークコィル 7の接続点に一端がアースされた整流素子 6が接続されている。以上の構成は、所謂フォワード型電源装置の構成例である。そして、出力端子 9からは、例えば 2 4 Vが得られる。

上記フォワード型電源装置から別の出力を得るには、チョークコィル 7と平滑回路 8の接続点に、チョークコイル 1 0とコンデンサ 1 1 の平滑手段を介してチョッパー型電源装置 1 2を接続する。そして出力端子 1 7から、例えば 5 Vの電圧を出力する。このチョッパー型電源装置はスィツチング素子 1 3、整流素子 1 4、チョークコイル 1 5、平滑回路 1 6、チョッパー制御回路 1 8で構成される。すなわち、フォヮ一ド型電源装置のチョークコイル 7と平滑回路 8 の接続点からチョークコイル 1 0とコンデンサ 1 1 の平滑回路を通してチョッパー型電源装置〗 2に電力が供給される。チョッパー型電源装置 1 2は、スイッチング素子 1 3によって電流をチヨッビングし、チョークコイル 1 5に流れる電流を制御することにより、電圧変換を行う。その結果、出力端子 1 7から、 5 Vで数 A以上の電力を供給することが出来る。

以上のように従来の電源装置は、電圧を変換するためのチョークコィル 1 5と、電圧を平滑するチョークコイル 1 0とコンデンサ 1 1 を必要とする。すなわち、チョッパー型電源装置 1 2は直流電圧を効率良く電圧電流変換するために、スイッチング素子の通電時間を制御して、チョークコイル 1 5に流す電流を制御し、出力端子〗 7に変換された電圧を出力する。このためにチョークコイル 1 5が必要である。また、スイッチング素子 1 3のスィッチイング周期がフォワード型電源と同期しないため、出力端子 9にリップル電圧が発生する。それを防止するためにチョークコイル 1 0とコンデンサ 1 1 も必要である _c これらのチョークコイル 1 0， 1 5は、必要な特性を得るために、かなり大きなものがいる。このことが、電源装置、それを用いる電子機器の小型、軽量化を困難にする一因である。発明の開示

本発明は、かかる点に鑑みてなされたもので、電源装置及び電子機器の小型化、軽量化を図ることを目的とするものである。

この目的を達成するために本発明の電源装置は、

•直流電源に一次巻線が直列接続された卜ランス。 -制御端子を有し、一次巻線に直列に接続さた第 1のスィッチング素子。

- 卜ランスの二次巻線に直列接続された第 1 の整流素子。 •第 1 の整流素子と直列接続されたチョークコイル。

，チョークコイルと直列に接続された第 2のスィツチング素子 <

•第 2のスィツチング素子に直列接続された第 1 の平滑回路。 •第 1 の平滑回路の出力電圧が入力され第〗のスイッチング素子を制御する制御回路。

-第 1 の整流素子と二次巻線に並列接続された第 2の整流素子 < ·チヨークコイルに直列接続された第 3のスィツチング素子。

•第 3のスィツチング素子に直列接続された第 2の平滑回路。 •第 2の平滑回路の入力電圧あるいは出力電圧が第 1 の入力端子に入力され、入力電圧にしたがって第 3のスィツチング素子の通電期間を制御する分割制御回路。

また、本発明の電子機器は、上記電源装置と、負荷装置（例えばァクチユエ一夕）と、負荷装置の制御装置より構成され、負荷装置に第 1 の平滑回路よリ電力を供給し、負荷装置を制御する制御装置に第 2 の平滑回路より電力を供給する。図面の簡単な説明

図 1 は、本発明の実施の形態 1 の電源装置の電気回路図

図 2は同動作説明図

図 3は同動作説明図

図 4は、本発明の実施の形態 2の電源装置の電気回路図

図 5は同動作説明図図 6は、本発明の実施の形態 3の電源装置の電気回路図

図 7は同動作説明図

図 8は、本発明の実施の形態 4の電源装置の電気回路図

図 9は、本発明の実施の形態 5の電源装置の電気回路図

図 1 0は、本発明の実施の形態 6の電源装置の電気回路図

図 1 1 は、本発明の実施の形態 7の電源装置の電気回路図

図 1 2は従来の電源装置の電気回路図発明を実施するための最良の形態

以下、本発明の実施の形態を図面を用いて説明する。なお、説明にあたっては従来技術と同一部分は同一番号を付してある。

(実施の形態 1 )

図 1 は本発明の実施の形態 1 の電源装置の構成図を示すものであリ図 2はその動作波形を示すものである。

図 1 において、直流電源 1 には卜ランス 2の一次巻線 2 pが接続されている。この一次巻線 2 pにはスィツチング素子 3およびフォヮ一ド制御部 4が接続されている。前記卜ランス 2の二次巻線 2 sには整流素子 5、チョークコイル 7、平滑回路 8を介して、出力端子 9が接続されている。また整流素子 5とチョークコイル 7の接続点とアース間には整流素子 6が接続されている。このように、フォワード型電源装置の基本構成は従来例と同様であるが、チョークコイル 7と平滑回路 8の間にスイッチング素子 1 9を構成している。

チョークコイル 7とスイッチング素子 1 9の接続点にスイッチング素子 2 1 、平滑回路 2 2、出力端子 2 4が順次接続されている。また、平滑回路 2 2の入力電圧に応じてスィツチング素子 2 1 (以下 M 0 S F E T 2 1 とする）の導通期間を制御する分割制御回路 2 3を有する。具体的な動作を図 1 および図 2を用いて説明する。スイッチング素子 3がオンの時、直流電源 1 から卜ランス 2の一次巻線 2 pに電流が流れる。同時に、トランス 2の二次巻線 2 sから整流素子 5を介してチョークコイル 7に卜ランス 2の巻線数に反比例した電流が流れる。整流素子 5の力ソード側には、図 2 ( A) に示す様に、 t 1期間に数十ボル卜の電圧が発生する。

チョークコイル 7に流れる電流波形を図 2 (C) に示す。 t 3期間の電流は、整流素子 6に流れるフライホイル電流である。

ここで、分割制御回路 2 3は図 2 ( B) 示すように t 2期間ハイレベル電圧であるゲー卜電圧を発生する。ゲー卜電圧が M 0 S F E T 2 Ί のゲー卜に印加され、 M O S F E T 2 1 は t 2期間導通する。その結果、図 2 ( F) に示す波形の電流が流れる。そして、平滑回路 2 2 は、図 2 (G) に示す直流電圧を出力端子 2 4に出力する。出力端子 2 には、電子機器の負荷装置（例えば、モータ等のァクチユエ一夕）を制御する制御装置（図示せず）が接続されている。

スィツチング素子 1 9は、 t 2期間に平滑回路 8から M O S F E T 2 1 へ電流が逆流するのを防止する。スイッチング素子 1 9に、図 2 (D) に示す様に、 t 2期間以外のチョークコイル 7の電流が流れる。その結果、平滑回路 8は図 2 ( E) に示すように直流電圧を出力端子 9 に出力する。出力端子 9には電子機器の負荷装置（図示せず）が接続されている。

なお、出力端子 9は、例えば〗 2 V〜 2 0 V間のほぼ一定の電圧が出力され、出力端子 2 4には例えば 5 V〜 7 V間のほぼ一定の電圧が出力される。

ここで、出力端子 2 4から負荷電流が流れると、平滑回路 2 2の出力電圧が低下する。分割制御回路 2 3は、この電圧低下を検出してゲー卜ハイレベル期間（ t 2 ) を左矢印の方向に長くする。その結果、 M O S F E T 2 1 の導通時間が長くなる。そして、平滑回路 2 2への電流が増加し、規定の電圧に制御される。

t 2期間が長くなると、スイッチング素子 1 9に流れる電流量は減少し、平滑回路 8の出力電圧が低下する。しかし、フォワード制御部 4の電圧比較器 4 bがその電圧低下を検出し、スィツチング素子 3の導通時間を長くする。その結果、二次巻線 2 sの電流が増加し、平滑回路の出力電圧は一定になるように制御される。

次に、分割制御部 2 3の構成を説明する。整流素子 5の力ソード側の電圧がパルス発生回路 2 7に入力される。その出力は充放電回路 2 8に入力される。差動回路 3 2の一方の入力に、平滑回路 2 2の入力電圧（あるいは出力電圧）が入力され、他方の入力端子には、基準電圧 3 3が入力される。差動回路は、その入力電圧の差を増幅し出力する。充放電回路 2 8には、一端が接地されたコンデンサ 2 9が接続されている。充放電回路 2 8の出力電圧はコンパレータである波形整形回路 3 0に入力され、矩形波に整形される。波形整形回路 3 0の出力はドライブ回路 3 1 に入力され、ドライブ回路 3 1 の出力は M O S F E T 2 1 のゲー卜端子に入力される。

具体的な動作を図 1 および図 3に示し説明する。なお図 3 (A)、 (C), ( D) は各々、図 2 (A)、 (C), ( D) と同じものである。パルス発生回路 2 7は、整流素子 5のカソ一ド側の電圧を波形整形することにより、 t 1 期間ハイレベルであるリセッ卜パルス（図 3 (H) 参照）を出力する。

充放電回路 2 8は、リセットパルスのハイレベル期間に、コンデンサ 2 9の電荷を放電（図 3 ( I ) 参照）する。

一方、差動回路 3 2は平滑回路 2 2の電圧（ V S ) と基準電圧（V R ) 3 3の差動電圧（V R— V S ) を出力する。充放電回路 2 8は、差動電圧に対応してコンデンサ 2 9を充電する。すなわち V Sは V R より低い時、図 3 ( I ) に示すように t 4の期間、コンデンサ 2 9を充電する。コンデンサ 2 9の電圧が一定値以上になると、波形整形回路 3 0の出力が反転する。その結果、ドライブ回路 3 1 は図 3 ( B ) に示すゲー卜電圧を出力する。

ここで、 V Sが低い程、差動回路 3 2の出力電圧は高くなり、コンデンサ 2 9への充電電流が大きくなり、 t 4期間が短くなる。その結果、ゲ一卜電圧のハイレベルの期間 t 5が長くなるために、平滑回路 2 2への電流が増し、出力電圧が上昇する。この様にして、出力電圧は規定電圧（例えば 5 V ) に保たれる。

以上のように、卜ランスの二次側巻線に接続された第 1 の整流素子とチョークコイルに流れる電流の一部を、スイッチング素子 2 1 を用いて、平滑回路 2 2に供給して出力端子 2 4から一定の電圧を出力することが可能となる。

更に、卜ランスの二次側巻線に接続された第 1 の整流素子、チヨ一クコイルを流れる電流を、第 1 の平滑回路と第 2の平滑回路に交互に、同期を取って分流することにより、安定した出力を第 1 の出力端子と第 2の出力端子から取り出すことが可能となる。

(実施の形態 2 ) 図 4は、本発明の実施の形態 2の電源装置の電気回路図を表す。図 4において、分割制御回路 2 3 aを構成するパルス発生回路 2 7 aの機能が図 1 に示すパルス発生回路 2 7と異なるものであり、他の構成要素は図 1 と同じである。

以下、図 4、図 5を参照して本実施の形態を説明する。

パルス発生回路 2 7 aは、図 5 ( A) に示す整流素子 5の力ソード側のパルス電圧（パルス幅 = t 6 )立ち上がリ縁を微分して、図 5 (H) に示すような微少パルス幅（ t 7、 t 7 < t 6 ) であるリセットパルスを出力する。尚、このリセットパルスは図 5 ( A) に示す信号を積分した信号との組み合わせにより発生させることも可能である。このリセッ卜パルスでコンデンサ 2 9の放電を行うことにより、短時間で放電から充電に移行する事が可能となる（図 5 ( I ) 参照）。すなわちスィツチング素子 3が導通している期間（ t 6 ) 内にコンデンサー 2 9を充電し始めることが可能となる。

このように構成することにより、ドライブ回路 3 1 の出力（図 5 ( B) 参照）は、スイッチング素子 3が導通している期間（ t 6 ) に、 M O S F E T 2 1 の通電を開始させることが可能となる。なお図 5 (C) はチョークコイル 7の電流、（ D)はスイッチング素子 1 9の電流を示している。

以上のように、本実施例によれば、コンデンサの放電期間を短くすることにより、実施例 1 より M O S F E T 2 1 を長時間通電することが可能となる。よって、出力端子 9の負荷が軽い場合にも、出力端子 2 1 より大きな電力を出力することが可能となる。

(実施の形態 3 ) 図 6は、本発明の実施の形態 2の電源装置の電気回路図を表す。図 6において、分割制御回路 2 3 bを構成するパルス遅延回路 2 7 bが図 1 に示すパルス発生回路 2 7と置き換わったものである。他の構成要素は図 1 と同じである。

以下、図 6と図 7を参照して本実施の形態を説明する。

パルス遅延回路 2 7 aは、図 6 ( A ) に示す整流素子 5の力ソード側のパルス電圧（パルス幅 = t 6 ) の立ち上がり縁を検出する。そして、微少パルス幅のリセットパルスを△ t 1 0遅延させて出力（図 7 ( G ) 参照）する。

このリセットパルスでコンデンサ 2 9の放電を行う。すなわち、スイッチング素子 3が導通している期間（ t 6 ) の途中から、コンデンサ 2 9の放電が開始される。その後、すぐ充電に移行する事が可能となる（図 7 ( I ) 参照）。

その結果、 M O S F E T 2 1 を、次にリセッ卜パルスが発生するまで導通させることができる（図 7 ( F ) 参照）。すなわち、チョークコィル 7の電流（図 7 ( C ) 参照）が整流素子 6を介して流れている期間と、スィツチング素子 3により卜ランス 2に電力が供給される期間内の Δ t 1 0期間に、 M O S F E T 2 1 が導通する。この様にして、出力端子 2 4に電流を供給するために、出力端子 9の負荷が軽く、すなわちスイッチング素子 1 9に流れる電流（図 7 ( D ) 参照）が少ない場合でも、等価的に出力端子 9の負荷があるようにフォヮ一ド制御部 4が動作し、出力端子 2 4から大きな出力電流を取り出すことが出来る。

以上のように、遅延させた、短い時間幅のリセットパルスを用いてコンデンサの放電を行うことにより、第 3のスイッチング素子を精度良く制御することにより、出力端 9は無負荷の状態であっても、出力端子 2 4から大電流を出力することが可能となる。

(実施の形態 4 )

図 8は、本発明の実施の形態 4の電源装置の電気回路図を表す。ここで、分割制御回路 2 3 cの内部電源用に平滑回路 3 6を含むものである。

卜ランス 2の二次巻線 2 sの出力電圧は通常、数 1 0 Vの正のピーク電圧と負の電圧が発生する。そして整流素子 5で整流された二次巻線 2 sの出力電圧（図 7 ( A ) 参照）を整流平滑回路 3 6に入力する。整流平滑回路 3 6は数 1 0 Vの直流電圧を出力する。この出力電圧を分割制御回路 2 3 c内の各回路に供給する。この様に構成することによりスィツチング素子 2 1 を容易にかつ安価に制御することが可能となる。

図 8において、 M 0 S F E Tであるスイッチング素子 3 7が、スイツチング素子 1 9を構成するダイ才ードに、並列接続されている。スイツチング素子 3 7は分割制御回路 2 3 cのドライブ回路 3 1 aにより制御される。

このように構成することにより、出力端子 9に接続される負荷が大きい時、スイッチング素子 1 9であるダイオードの発熱を防ぐことが出来、放熱板が不要となる。また、スイッチング素子 3 7の駆動信号は、ドライブ回路 3 1 aがスィツチング素子 2 1 を駆動する信号と逆極性で良く、容易に発生することが可能である。

他の構成要素の機能、動作は実施の形態 1 と同じであり説明を省く。 (実施の形態 5 )

図 9は、本発明の実施の形態 5の電源装置の電気回路図を示し、図 1 に示す構成に、分割制御回路 2 3 dとスィツチング素子 4 0、スイツチング素子 4 1 、平滑回路 4 2および出力端子 4 4を並列に加えたものである。その結果、 3種類の電源出力を得ることが可能となる。ここで、チョークコイル 7とスイッチング素子 1 9間に接続したスイッチング素子 4 0は逆流防止であり、出力電圧の高さは出力端子 9 が最も高く、次に出力端子 4 4で、出力端子 2 4が最も低い条件は必要である。但し、各出力の電位差は例えば、 0 . 1 Vでも可能である。図 9において、チョークコイル 7に流れる電流は、出力電圧が高い方から時間的に順番に電流分割される。すなわち、分割制御回路 2 3 cおよび分割制御回路 2 3 dは、スイッチング素子 1 9に流れた後、スィツチング素子 4 0とスィツチング素子 4 1 を導通し、最後にスィツチング素子 2 1 導通するように制御する。

上記の説明から明らかなように、分割制御回路 2 3 dとスィッチング素子 4 0、スィツチング素子 4 1 、平滑回路 4 2および出力端子 4 4を多数並列接続すれば、複数の出力を出力する多出力電源装置が可能となる。

(実施の形態 6 )

図 1 0は、本発明の実施の形態 6の電源装置の電気回路図を表す。図 1 0の構成は図 1 に記載の電源装置から分割制御回路 2 3内のパルス発生回路 2 7を除いたものである。

図 1 0を参照して、本実施の形態の分割制御部 2 3 eについて説明する。

差動回路 3 2の入力電圧である平滑回路 2 2の電圧が基準電圧 3 3 より高くなると、差動回路 3 2の出力が下がる。その結果、充放電回路 2 8はコンデンサ 2 9を放電する。

逆に、平滑回路 2 2の電圧が基準電圧 3 3より低くなると差動回路 3 2の出力が上がる。その結果、実施の形態 1 と同様に、充放電回路 2 8コンデンサ 2 9を充電する。そのコンデンサ 2 9の電圧を波形整形回路 3 0からドライブ回路 3 1 の出力は M O S F E T 2 1 を駆動し. 平滑回路 2 2を充電し、出力電圧を制御する動作は前記の実施の形態 Ί と同じである。

以上のように、出力端子 2 4の負荷が大きくない場合は、分割制御回路のパルス発生回路がなくてもよく、電源装置を更に小型で、低コス卜が可能となる。 (実施の形態 7 )

図 1 1 は、本発明の実施の形態 6の電源装置の電気回路図を表す。図 1 1 において、直流電源 1 を卜ランス 5 2の一次側巻線 5 2 pのセンタ一タップに接続し、一次巻線 5 2 pの両端にそれぞれスィツチング素子 3とスイッチング素子 5 1 を接続する。フォワード制御回路 5 0はスィツチング素子 3とスィツチング素子 5 1 を交互に導通するように制御する。卜ランス 5 2の二次側巻線 5 2 sのセンタータップは接地され、二次側巻線 5 2 sの両端に、それぞれ整流素子 5と整流素子 6のァノード端子が接続されている。整流素子 5と整流素子 6のカソード端子は共通に接続され、チョークコイル 7及びパルス発生回路 2 7 aに接続される。他の構成要素は実施の形態 1 と同じ構成である。

基本的な動作は、実施の形態 1 〜 6と略同じである。電力を供給する卜ランス 5 2の一次側のスィツチング素子 3， 5 1 が交互にスィッチング素子を行うため、大電力の出力を取り出すことが可能となる。以上のように、本発明によれば、電圧を変換するためのチョークコィルと、平滑回路のチョークコイルとコンデンサを削減することが可能となる。産業上の利用可能性

以上のように、本発明は電源装置及びそれを用いた電子機器の小型ィ匕、軽量化が可能となる。

Claims

請求の範囲

1 .

直流電源に一次巻線が直列接続された卜ランスと、

前記一次巻線に直列に接続された第 1のスィツチング素子と、前記卜ランスの二次巻線に直列接続された第 1の整流素子と、前記第 1 の整流素子と直列接続されたチョークコイルと、前記チョークコイルと直列に接続された第 2のスイッチング素子と、

前記第 2のスィツチング素子に直列接続された第 1 の平滑回路と、

前記第 1 の整流素子と前記二次巻線に並列接続された第 2の整流素子と、

前記第 1 の平滑回路の出力電圧に応じて、前記第 1 のスィツチング素子の通電期間を制御する制御回路と、

前記チョークコイルに直列接続された第 3のスイッチング素子と、

前記第 3のスィツチング素子に直列接続された第 2の平滑回路と、

前記第 2の平滑回路の入力電圧あるいは出力電圧が第 1 の入力端子に入力され、前記第 1 の入力端子の入力電圧にしたがって前記第 3のスイッチング素子の通電期間を制御する分割制御回路を備えた電源装置。

2 .

前記分割制御回路は更に第 2の入力端子を具備し、前記第 2の入力端子が、前記第 1 の整流素子の一方の端子に接続された請求項 1 記載の電源装置。

3 .

前記分割制御回路は、

一端が接地されたコンデンサを、充放電する充放電回路と、前記第 2の入力端子の入力信号からリセットパルスを発生するパルス発生回路と、

前記コンデンサの出力電圧を所定の電圧と比較し、前記第 3のスィツチング素子の通電期間を制御するゲー卜信号を出力する波形整形回路とを具備し、

前記充放電回路は、前記リセットパルスにより、前記コンデンサの電荷をリセットし、前記第 1 の入力端子の入力電圧に応じて、前記コンデンサの充電あるいは放電を行う請求項 2記載の電源装置。

4 .

前記パルス発生回路は、前記上記第 1 のスィツチング素子の通電時間よりも短い時間幅のリセッ卜パルスを発生させる請求項 3記載の電源装置。

5 .

前記パルス発生回路はパルス遅延回路を含む請求項 4記載の電源装置。

6 . 前記分割制御回路は、前記分割制御回路の電源用の平滑回路を含む請求項 2記載の電源装置。

7 .

前記第 2のスイッチング素子と並列接続される第 4のスイツチング素子を更に具備し、

前記第 2のスィツチング素子を整流素子で構成し、

前記分割制御回路は、前記第 4のスィツチング素子の導通期間を制御する請求項 2に記載の電源装置。

8 .

前記チョークコイルと直列接続されてた第 5のスイッチング素子と、

前記第 5のスィツチング素子に直列接続された第 3の平滑回路と、

第 2の分割制御回路を更に具備し、

前記第 2の分割制御回路は、前記第 3の平滑回路からの電圧に応じて、前記第 5のスィツチング素子の導通期間を制御する請求項 2 に記載の電源装置。

9 .

負荷装置と、前記負荷装置の制御装置と、前記負荷装置と前記制御装置の電源装置とを備えた電子機器であって、前記電源装置は、直流電源に一次巻線が直列接続された卜ランスと、

前記一次巻線に直列に接続された第 1のスィツチング素子と、前記トランスの二次巻線に直列接続された第 1 の整流素子と、前記第 1 の整流素子と直列接続されたチョークコイルと、前記チョークコイルと直列に接続された第 2のスイッチング素子と、

前記第 2のスイッチング素子に直列接続された第 1 の平滑回路と、

前記第 1 の整流素子と前記二次巻線に並列接地された第 2の整流素子と、

前記第 1 の平滑回路の出力電圧が入力され、前記第 1 のスイツチング素子の通電期間を制御する制御回路と、

前記チョークコイルと直列接続された第 3のスィツチング素子と、

前記第 3のスイッチング素子に直列接続された第 2の平滑回路と、

前記第 2の平滑回路の入力電圧あるいは出力電圧が第 1 の入力端子に入力され、前記第 1 の入力端子の入力電圧に応じて、前記第 3のスィツチング素子の通電期間を制御する分割制御回路を具備し、前記第 1 の平滑回路の出力電圧を、前記第 2の平滑回路の出力電圧よリ高くし、前記第 1の平滑回路の出力電圧を前記負荷装置に供給し、前記第 2の平滑回路の出力電圧を前記制御装置供給する電子機器。

1 0 .

前記分割制御回路は、更に第 2の入力端子を具備し、前記第 2の入力端子を、前記第 1 の整流素子の一方の端子に接続した請求項 9記載の電源装置。