JP2024010833A - 同期整流制御装置 - Google Patents

Abstract

【課題】絶縁同期整流型ＤＣ／ＤＣコンバータの効率を改善する。【解決手段】フライバック方式による絶縁同期整流型ＤＣ／ＤＣコンバータも設けられる同期整流制御装置（１０）は、一次側のスイッチングトランジスタ（Ｍ１）のオン期間において、トランスの二次側巻線（Ｗ２）と同期整流トランジスタ（Ｍ２）との接続ノードに加わる対象電圧（ＶＤ２）、及び、二次側出力電圧（ＶＯＵＴ）に応じた第１充電電流（ＩＣ１）にて充電される第１コンデンサ（Ｃ１）と、同期整流トランジスタの通電期間において二次側出力電圧に応じた第２充電電流（ＩＶＯＵＴ）にて充電される第２コンデンサ（Ｃ２）と、を備え、対象電圧に基づき同期整流トランジスタをターンオンさせた後、第１及び第２コンデンサの充電電圧（ＶＣ１、ＶＣ２）の比較結果に基づき同期整流トランジスタをターンオフさせる。【選択図】図１３

Description

本開示は、同期整流制御装置に関する。

フライバック方式が採用された絶縁同期整流型ＤＣ／ＤＣコンバータには、トランスの一次側巻線に接続されたスイッチングトランジスタと、トランスの二次側巻線に接続された同期整流トランジスタと、が設けられる。一次側制御装置によりスイッチングトランジスタがオン／オフ制御される。スイッチングトランジスタのオン期間にて一次側巻線に電流が流れることでトランスにエネルギが蓄積される。その後、スイッチングトランジスタのオフ期間にて蓄積エネルギに基づく電流が二次側巻線に流れる。二次側巻線に電流が流れるときに同期整流トランジスタをオンに制御することで効率の改善が図れる。

特開２０１６－１６３４６１号公報

二次側に設けられた同期整流制御装置にて同期整流トランジスタのオン／オフを制御することができる。一次側のスイッチングトランジスタがターンオフしたときに、二次側巻線及び同期整流トランジスタ間の接続ノードに負の電圧が現れる。一般的な同期整流制御装置では、この負の電圧を検知して同期整流トランジスタをターンオンした後、当該接続ノードの電圧の大きさがゼロに近い閾電圧以下になったことを受けて同期整流トランジスタをターンオフする。但し、実際の閾電圧は設計値からばらつくため、ばらつきを考慮したマージンを設定した上で、同期整流トランジスタのターンオフさせる必要がある。マージンの設定とは、理想的な同期整流トランジスタのターンオフタイミングから見て、マージン時間分だけ先に同期整流トランジスタをターンオフさせることを意味する。ばらつきを考慮したマージン時間の増大は効率の悪化を招く。

本開示は、効率の改善に寄与する同期整流制御装置を提供することを目的とする。

本開示に係る同期整流制御装置は、フライバック方式による絶縁同期整流型ＤＣ／ＤＣコンバータの二次側に配置された同期整流トランジスタを制御するよう構成された同期整流制御装置において、前記ＤＣ／ＤＣコンバータにおけるトランスの一次側巻線に接続されたスイッチングトランジスタのオン期間において、前記ＤＣ／ＤＣコンバータにおけるトランスの二次側巻線と前記同期整流トランジスタとの接続ノードに加わる対象電圧、及び、前記ＤＣ／ＤＣコンバータの二次側出力電圧に応じた第１充電電流にて充電されるよう構成された第１コンデンサと、前記スイッチングトランジスタのターンオフ後における前記同期整流トランジスタの通電期間において、前記二次側出力電圧に応じた第２充電電流にて充電されるよう構成された第２コンデンサと、前記対象電圧に基づき前記同期整流トランジスタのターンオンタイミングを決定して前記同期整流トランジスタをターンオンさせ、その後、前記第１コンデンサの充電電圧と前記第２コンデンサの充電電圧との比較結果に基づき前記同期整流トランジスタをターンオフさせるよう構成されたオンオフ制御回路と、を備える。

本開示によれば効率の改善に寄与する同期整流制御装置を提供することが可能となる。

図１は、本開示の実施形態に係るＡＣ／ＤＣコンバータの全体構成図である。 図２は、図１のＡＣ／ＤＣコンバータに設けられるＤＣ／ＤＣコンバータの全体構成図である。 図３は、本開示の実施形態に係る二次側制御装置の外観斜視図である。 図４は、本開示の実施形態に係るＡＣ／ＤＣコンバータの動作フローチャートである。 図５は、本開示の実施形態に係る二次側制御装置の構成の内、同期整流トランジスタの制御に関わる構成の回路図である。 図６は、本開示の実施形態に係り、ＤＣ／ＤＣコンバータの不連続モードにおけるタイミングチャートである。 図７は、本開示の実施形態に係り、スイッチングトランジスタのターンオン直前におけるＤＣ／ＤＣコンバータの状態を示す図である。 図８は、本開示の実施形態に係り、スイッチングトランジスタのオン期間におけるＤＣ／ＤＣコンバータの状態を示す図である。 図９は、本開示の実施形態に係り、同期整流トランジスタがターンオンする際のＤＣ／ＤＣコンバータの状態を示す図である。 図１０は、本開示の実施形態に係り、同期整流トランジスタがターンオフする際のＤＣ／ＤＣコンバータの状態を示す図である。 図１１は、参考構成を示す図である。 図１２は、本開示の実施形態に属する第２実施例に係り、二次側制御装置の構成の内、同期整流トランジスタの制御に関わる構成の回路図である。 図１３は、本開示の実施形態に属する第３実施例に係り、二次側制御装置の構成の内、同期整流トランジスタの制御に関わる構成の回路図である。

以下、本開示の実施形態の例を、図面を参照して具体的に説明する。参照される各図において、同一の部分には同一の符号を付し、同一の部分に関する重複する説明を原則として省略する。尚、本明細書では、記述の簡略化上、情報、信号、物理量、機能部、回路、素子又は部品等を参照する記号又は符号を記すことによって、該記号又は符号に対応する情報、信号、物理量、機能部、回路、素子又は部品等の名称を省略又は略記することがある。

まず、本開示の実施形態の記述にて用いられる幾つかの用語について説明を設ける。レベルとは電位のレベルを指し、任意の注目した信号又は電圧についてハイレベルはローレベルよりも高い電位を有する。任意の注目した信号又は電圧について、信号又は電圧がハイレベルにあるとは厳密には信号又は電圧のレベルがハイレベルにあることを意味し、信号又は電圧がローレベルにあるとは厳密には信号又は電圧のレベルがローレベルにあることを意味する。信号についてのレベルは信号レベルと表現されることがあり、電圧についてのレベルは電圧レベルと表現されることがある。

任意の注目した信号又は電圧において、ローレベルからハイレベルへの切り替わりをアップエッジと称し、ローレベルからハイレベルへの切り替わりのタイミングをアップエッジタイミングと称する。アップエッジをライジングエッジに読み替えて良い。同様に、任意の注目した信号又は電圧において、ハイレベルからローレベルへの切り替わりをダウンエッジと称し、ハイレベルからローレベルへの切り替わりのタイミングをダウンエッジタイミングと称する。ダウンエッジをフォーリングエッジに読み替えて良い。

ＭＯＳＦＥＴを含むＦＥＴ（電界効果トランジスタ）として構成された任意のトランジスタについて、オン状態とは、当該トランジスタのドレイン及びソース間が導通している状態を指し、オフ状態とは、当該トランジスタのドレイン及びソース間が非導通となっている状態（遮断状態）を指す。ＦＥＴに分類されないトランジスタについても同様である。ＭＯＳＦＥＴは、特に記述無き限り、エンハンスメント型のＭＯＳＦＥＴであると解される。ＭＯＳＦＥＴは“metal-oxide-semiconductor field-effect transistor”の略称である。また、特に記述なき限り、任意のＭＯＳＦＥＴにおいて、バックゲートはソースに短絡されていると考えて良い。

任意のスイッチを１以上のＦＥＴ（電界効果トランジスタ）にて構成することができ、或るスイッチがオン状態のときには当該スイッチの両端間が導通する一方で或るスイッチがオフ状態のときには当該スイッチの両端間が非導通となる。

以下、任意のトランジスタ又はスイッチについて、オン状態、オフ状態を、単に、オン、オフと表現することもある。任意のトランジスタ又はスイッチについて、オフ状態からオン状態への切り替わりをターンオンと表現し、オン状態からオフ状態への切り替わりをターンオフと表現する。また、任意のトランジスタ又はスイッチについて、トランジスタ又はスイッチがオン状態となっている期間をオン期間と称することがあり、トランジスタ又はスイッチがオフ状態となっている期間をオフ期間と称することがある。

任意の回路素子、配線、ノードなど、回路を形成する複数の部位間についての接続とは、特に記述なき限り、電気的な接続を指すと解して良い。

図１は本実施形態に係るＡＣ／ＤＣコンバータ１の全体構成図である。ＡＣ／ＤＣコンバータ１は、フィルタ２と、整流回路３と、絶縁型ＤＣ／ＤＣコンバータ４であるＤＣ／ＤＣコンバータ４と、入力コンデンサＣ_ＩＮと、出力コンデンサＣ_ＯＵＴと、を備える。出力コンデンサＣ_ＯＵＴはＤＣ／ＤＣコンバータ４の構成要素に含まれると解しても構わない。詳細は後述の説明から明らかとなるが、ＡＣ／ＤＣコンバータ１では、一次側入力電圧Ｖ_ＩＮからトランスを用いスイッチング方式にて二次側出力電圧Ｖ_ＯＵＴを生成する。

ＡＣ／ＤＣコンバータ１は、ＡＣ／ＤＣコンバータ１の一次側に配置された一次側回路とＡＣ／ＤＣコンバータ１の二次側に配置された二次側回路とから成り、一次側回路と二次側回路とは互いに電気的に絶縁される。本明細書において、絶縁とは直流の信号及び電力の伝達が遮断されていることを意味する。フィルタ２、整流回路３及び入力コンデンサＣ_ＩＮは一次側回路に配置され、出力コンデンサＣ_ＯＵＴは二次側回路に配置される。ＤＣ／ＤＣコンバータ４は一次側回路と二次側回路に亘って配置される。尚、ＤＣ／ＤＣコンバータ４に注目した場合、上記一次側回路は、ＤＣ／ＤＣコンバータ４を構成する回路の内の一次側に配置された回路であって、且つ、上記二次側回路は、ＤＣ／ＤＣコンバータ４を構成する回路の内の二次側に配置された回路である、と解しても良い。

一次側回路におけるグランドは“ＧＮＤ１”にて参照され、二次側回路におけるグランドは“ＧＮＤ２”にて参照される。一次側入力電圧Ｖ_ＩＮを含む、一次側回路における任意の電圧又は信号は、グランドＧＮＤ１を基準とする電圧又は信号であって、グランドＧＮＤ１から見た電位を有する。二次側出力電圧Ｖ_ＯＵＴを含む、二次側回路における任意の電圧又は信号は、グランドＧＮＤ２を基準とする電圧又は信号であって、グランドＧＮＤ２から見た電位を有する。一次側回路及び二次側回路の夫々において、グランドは０Ｖ（ゼロボルト）の基準電位を有する基準導電部（所定電位点）を指す又は基準電位そのものを指す。但し、グランドＧＮＤ１とグランドＧＮＤ２は互いに絶縁されているため、互いに異なる電位を有し得る。基準導電部は金属等の導体にて形成される。一次側回路に設けられ且つ電源電圧を要する任意の回路は一次側入力電圧Ｖ_ＩＮに基づく電圧を電源電圧として用いて駆動する。二次側回路に設けられ且つ電源電圧を要する任意の回路は二次側出力電圧Ｖ_ＯＵＴに基づく電圧を電源電圧として用いて駆動する。

フィルタ２は、ＡＣ／ＤＣコンバータ１に入力された交流電圧Ｖ_ＡＣのノイズを除去する。交流電圧Ｖ_ＡＣは商用交流電圧であって良い。整流回路３は、フィルタ２を通じて供給された交流電圧Ｖ_ＡＣを全波整流するダイオードブリッジ回路である。入力コンデンサＣ_ＩＮは全波整流された電圧を平滑化することで直流電圧を生成する。このため、入力コンデンサＣ_ＩＮは平滑コンデンサとも称され得る。入力コンデンサＣ_ＩＮにて生成された直流電圧は一次側入力電圧Ｖ_ＩＮとして機能する。一次側入力電圧Ｖ_ＩＮは一対の入力端子ＩＮ_Ｐ及びＩＮ_Ｎ間に加わる。詳細には、入力コンデンサＣ_ＩＮの低電位側の端子はグランドＧＮＤ１に接続されると共に入力端子ＩＮ_Ｎに接続され、入力コンデンサＣ_ＩＮの高電位側の端子は入力端子ＩＮ_Ｐに接続される。そして、入力端子ＩＮ_Ｎにおける電位を基準に入力端子ＩＮ_Ｐに一次側入力電圧Ｖ_ＩＮが加わる。

ＤＣ／ＤＣコンバータ４は、一次側入力電圧Ｖ_ＩＮをスイッチング方式にて電力変換（直流－直流変換）することで、所定の目標電圧Ｖ_ＴＧにて安定化された二次側出力電圧Ｖ_ＯＵＴを生成する。二次側出力電圧Ｖ_ＯＵＴはＡＣ／ＤＣコンバータ１の出力電圧に相当し、一対の出力端子ＯＵＴ_Ｐ及びＯＵＴ_Ｎ間に加わる。詳細には、出力コンデンサＣ_ＯＵＴの低電位側の端子はグランドＧＮＤ２に接続されると共に出力端子ＯＵＴ_Ｎに接続され、出力コンデンサＣ_ＯＵＴの高電位側の端子は出力端子ＯＵＴ_Ｐに接続される。そして、出力端子ＯＵＴ_Ｎにおける電位を基準に出力端子ＯＵＴ_Ｐに二次側出力電圧Ｖ_ＯＵＴが加わる。一対の入力端子ＩＮ_Ｐ及びＩＮ_ＮはＤＣ／ＤＣコンバータ４における入力端子対に相当すると考えて良く、一対の出力端子ＯＵＴ_Ｐ及びＯＵＴ_ＮはＡＣ／ＤＣコンバータ１又はＤＣ／ＤＣコンバータ４における出力端子対に相当すると考えて良い。

図１には負荷ＬＤも示されている。負荷ＬＤは、ＡＣ／ＤＣコンバータ１の負荷であると考えることもできるし、ＤＣ／ＤＣコンバータ４に注目すればＤＣ／ＤＣコンバータ４の負荷であると考えることもできる。負荷ＬＤは、一対の出力端子ＯＵＴ_Ｐ及びＯＵＴ_Ｎに接続され、二次側出力電圧Ｖ_ＯＵＴに基づき駆動する任意の負荷である。例えば、負荷ＬＤは、マイクロコンピュータ、ＤＳＰ（Digital Signal Processor）、電源回路、照明機器、アナログ回路又はデジタル回路である。

図２に、ＡＣ／ＤＣコンバータ１に設けられるＤＣ／ＤＣコンバータ４の内部構成を示す。ＤＣ／ＤＣコンバータ４は、一次側巻線Ｗ１及び二次側巻線Ｗ２を有する電力用トランスであるトランスＴＲを備える。図２のＤＣ／ＤＣコンバータ４ではフライバック方式が採用されており、トランスＴＲにおいて一次側巻線Ｗ１と二次側巻線Ｗ２とは電気的に絶縁されつつ互いに逆極性にて磁気結合されている。

ＤＣ／ＤＣコンバータ４の一次側回路（換言すればＡＣ／ＤＣコンバータ１の一次側回路）には、一次側巻線Ｗ１に加えて、一次側制御装置５と、一次側電源回路６と、入力コンデンサＣ_ＩＮと、スイッチングトランジスタＭ１と、センス抵抗Ｒ_ＣＳと、が設けられる。上述したように、入力端子ＩＮ_Ｐ及びＩＮ_Ｎ間に入力コンデンサＣ_ＩＮが設けられ、入力コンデンサＣ_ＩＮの両端子間に一次側入力電圧Ｖ_ＩＮが加わる。

スイッチングトランジスタＭ１はＮチャネル型のＭＯＳＦＥＴにて構成される。一次側巻線Ｗ１の第１端は入力端子ＩＮ_Ｐに接続されて直流の一次側入力電圧Ｖ_ＩＮを受ける。一次側巻線Ｗ１の第２端はスイッチングトランジスタＭ１のドレインに接続され、スイッチングトランジスタＭ１のソースはセンス抵抗Ｒ_ＣＳを介してグランドＧＮＤ１に接続される。

一次側電源回路６は、一次側入力電圧Ｖ_ＩＮを直流―直流変換することで所望の電圧値を有する一次側電源電圧を生成して一次側制御装置５に供給する。一次側制御装置５は、グランドＧＮＤ１に接続され、グランドＧＮＤ１の電位を基準に一次側電源電圧に基づいて駆動する。尚、一次側電源回路６を設ける代わりに、トランスＴＲに補助巻線を設けておき、補助巻線を含んで構成される自己電源回路にて一次側制御装置５の一次側電源電圧を生成しても良い。

一次側制御装置５はスイッチングトランジスタＭ１のゲートに接続され、スイッチングトランジスタＭ１のゲートにゲート信号Ｇ１を供給することでスイッチングトランジスタＭ１をスイッチング駆動する。ゲート信号Ｇ１は、信号レベルがローレベル及びハイレベル間で切り替わる矩形波状の信号である。スイッチングトランジスタＭ１のゲートにローレベル、ハイレベルの信号Ｇ１が供給されているとき、スイッチングトランジスタＭ１は、夫々、オフ状態、オン状態となる。ローレベルのゲート信号Ｇ１はグランドＧＮＤ１の電位を有する。ハイレベルのゲート信号Ｇ１はグランドＧＮＤ１の電位から見てスイッチングトランジスタＭ１のゲート閾電圧より高い電位を有する。

一次側回路において、スイッチングトランジスタＭ１のドレインに加わる電圧をドレイン電圧Ｖ_Ｄ１と称する。また、一次側巻線Ｗ１を通じて流れる電流を一次側電流Ｉ_Ｐと称する。スイッチングトランジスタＭ１のオン期間において、一次側電流Ｉ_Ｐは、入力端子ＩＮ_Ｐから一次側巻線Ｗ１及びスイッチングトランジスタＭ１のチャネルを通じて流れる。また、センス抵抗Ｒ_ＣＳの両端間に生じる電圧（即ちセンス抵抗Ｒ_ＣＳでの電圧降下）を電流センス電圧Ｖ_ＣＳと称する。電流センス電圧Ｖ_ＣＳは、グランドＧＮＤ１の電位を基準とする電圧であって、スイッチングトランジスタＭ１のドレイン電流に比例する（より詳細にはドレイン電流の瞬時値に比例する）電圧値を有する。電流センス電圧Ｖ_ＣＳは一次側制御装置５に伝達される。

ＤＣ／ＤＣコンバータ４の二次側回路（換言すればＡＣ／ＤＣコンバータ１の二次側回路）には、二次側巻線Ｗ２に加えて、二次側制御装置１０と、同期整流トランジスタＭ２と、分圧回路８と、出力コンデンサＣ_ＯＵＴと、抵抗Ｒ_Ｄと、抵抗Ｒ_ＯＵＴと、が設けられる。同期整流トランジスタＭ２はＮチャネル型のＭＯＳＦＥＴにて構成される。同期整流トランジスタＭ２は、以下、ＳＲトランジスタＭ２（又は単にトランジスタＭ２）と称される。

二次側巻線Ｗ２の第１端は出力端子ＯＵＴ_Ｐに接続される。二次側巻線Ｗ２の第２端はＳＲトランジスタＭ２のドレインに接続される。ＳＲトランジスタＭ２のソースは出力端子ＯＵＴ_Ｎに接続される。ＳＲトランジスタＭ２には寄生ダイオードが付加される。ＳＲトランジスタＭ２の寄生ダイオードは、ＳＲトランジスタＭ２のソースからドレインに向かう向きに順方向を有する。

二次側巻線Ｗ２を通じて流れる電流を二次側電流Ｉ_Ｓと称する。スイッチングトランジスタＭ１のオフ期間の全部又は一部において、出力端子ＯＵＴ_ＮからＳＲトランジスタＭ２及び二次側巻線Ｗ２を通じ、出力端子ＯＵＴ_Ｐに向けて二次側電流Ｉ_Ｓが流れる。上述したように、出力端子ＯＵＴ_Ｐ及びＯＵＴ_Ｎ間に出力コンデンサＣ_ＯＵＴが設けられ、出力コンデンサＣ_ＯＵＴの両端子間に二次側出力電圧Ｖ_ＯＵＴが加わる。二次側電流Ｉ_Ｓが流れるとき、ＳＲトランジスタＭ２がオン状態であればＳＲトランジスタＭ２のチャネル（ドレイン及びソース間）を通じて二次側電流Ｉ_Ｓが流れ、ＳＲトランジスタＭ２がオフ状態であればＳＲトランジスタＭ２の寄生ダイオードを通じて二次側電流Ｉ_Ｓが流れる。

図３に二次側制御装置１０の外観斜視図を示す。二次側制御装置１０は、半導体基板上に形成された半導体集積回路を有する半導体チップと、半導体チップを収容する筐体（パッケージ）と、筐体から二次側制御装置１０の外部に対して露出する複数の外部端子と、を備えた電子部品である。半導体チップを樹脂にて構成された筐体（パッケージ）内に封入することで二次側制御装置１０が形成される。尚、図３に示される二次側制御装置１０の外部端子の数及び二次側制御装置１０の筐体の種類は例示に過ぎず、それらを任意に設計可能である。図２には、上記複数の外部端子に含まれる外部端子ＴＭ１～ＴＭ７が示されている。これら以外の外部端子も二次側制御装置１０に設けられ得る。

外部端子ＴＭ１は抵抗Ｒ_ＯＵＴを介して二次側出力電圧Ｖ_ＯＵＴが加わるノード（従って出力端子ＯＵＴ_Ｐ）に接続される。即ち、抵抗Ｒ_ＯＵＴの第１端は出力端子ＯＵＴ_Ｐに接続され、抵抗Ｒ_ＯＵＴの第２端は外部端子ＴＭ１に接続される。外部端子ＴＭ２は抵抗Ｒ_Ｄを介してＳＲトランジスタＭ２のドレイン（従ってＳＲトランジスタＭ２及び二次側巻線Ｗ２間の接続ノード）に接続される。即ち、抵抗Ｒ_Ｄの第１端はＳＲトランジスタＭ２のドレインに接続され、抵抗Ｒ_Ｄの第２端は外部端子ＴＭ２に接続される。尚、ＳＲトランジスタＭ２のドレイン電圧（即ちＳＲトランジスタＭ２のドレインに加わる電圧）を記号“Ｖ_Ｄ２”にて参照する。

外部端子ＴＭ３はＳＲトランジスタＭ２のゲートに接続される。二次側制御装置１０は外部端子ＴＭ３を通じてＳＲトランジスタＭ２のゲートにゲート信号Ｇ２を供給することで、ＳＲトランジスタＭ２のオン、オフを制御する。ゲート信号Ｇ２は、信号レベルがローレベル及びハイレベル間で切り替わる矩形波状の信号である。ＳＲトランジスタＭ２のゲートにローレベル、ハイレベルの信号Ｇ２が供給されているとき、ＳＲトランジスタＭ２は、夫々、オフ状態、オン状態となる。ローレベルのゲート信号Ｇ２はグランドＧＮＤ２の電位を有する。ハイレベルのゲート信号Ｇ２はグランドＧＮＤ２の電位から見てＳＲトランジスタＭ２のゲート閾電圧より高い電位を有する。

外部端子ＴＭ４は二次側出力電圧Ｖ_ＯＵＴが加わるノード（従って出力端子ＯＵＴ_Ｐ）に接続され、二次側出力電圧Ｖ_ＯＵＴを受ける。二次側制御装置１０は外部端子ＴＭ４にて受けた電圧を電源電圧として用いて駆動する。外部端子ＴＭ５はグランドＧＮＤ２に接続される。

分圧回路８は複数の分圧抵抗から成り、二次側出力電圧Ｖ_ＯＵＴの分圧を生成する。生成された分圧が外部端子ＴＭ６に供給される。ＤＣ／ＤＣコンバータ４において、一次側回路と二次側回路とに亘ってフォトカプラ７が設けられる。フォトカプラ７は二次側回路に設けられた発光素子と一次側回路に設けられた受光素子を有する。フォトカプラ７の発光素子は外部端子ＴＭ７に接続される。二次側制御装置１０は外部端子ＴＭ６に加わる電圧に応じた電流を外部端子ＴＭ７を通じてフォトカプラ７の発光素子に供給する。一次側回路においてフォトカプラ７の受光素子と一次側制御装置５とが接続され、フォトカプラ７の受光素子及び一次側制御装置５間の接続ノードに、フォトカプラ７の発光素子への電流供給量に応じたフィードバック信号Ｖ_ＦＢが発生する。フィードバック信号Ｖ_ＦＢは一次側制御装置５に入力される。尚、分圧回路８は二次側制御装置１０に内蔵されていても良い。この場合、端子ＴＭ６は二次側制御装置１０に内蔵された内部端子であると解され、外部端子ＴＭ４にて受けた二次側出力電圧Ｖ_ＯＵＴを分圧回路８にて分圧すれば良い。

このように構成されたＤＣ／ＤＣコンバータ４では、スイッチングトランジスタＭ１をスイッチングすることにより一次側入力電圧Ｖ_ＩＮから二次側出力電圧Ｖ_ＯＵＴを得ることができる。このスイッチングにおいてスイッチングトランジスタＭ１は交互にオン、オフとされる。スイッチングトランジスタＭ１のオン期間において一次側巻線Ｗ１にエネルギが蓄積される。そして、蓄積されたエネルギがスイッチングトランジスタＭ１のオフ期間にて二次側巻線Ｗ２から放出されることにより（詳細には、上記蓄積されたエネルギに基づく二次側電流Ｉ_ＳがスイッチングトランジスタＭ１のオフ期間にてＳＲトランジスタＭ２を通じて流れることにより）出力コンデンサＣ_ＯＵＴが充電されて二次側出力電圧Ｖ_ＯＵＴが得られる。

図４はＡＣ／ＤＣコンバータ１の動作フローチャートである。ＡＣ／ＤＣコンバータ１に対する交流電圧Ｖ_ＡＣの入力が開始されると（ステップＳＴＰ１）、一次側入力電圧Ｖ_ＩＮが上昇することで一次側制御装置５が起動可能な一次側電源電圧が生成されて一次側制御装置５が起動する（ステップＳＴＰ２）。一次側制御装置５が起動すると、一次側制御装置５は、まず所定のバースト動作を行う（ステップＳＴＰ３）。バースト動作は、二次側制御装置１０に依らず、一次側制御装置５単体で実行される。バースト動作において、一次側制御装置５は、スイッチングトランジスタＭ１をターンオンした後、電流センス電圧Ｖ_ＣＳの電圧値が所定値に達した時点でスイッチングトランジスタＭ１をターンオフするという動作を周期的に繰り返し実行する。これにより、出力コンデンサＣ_ＯＵＴが充電されてゆき、二次側出力電圧Ｖ_ＯＵＴが所定の二次側起動電圧に達すると二次側制御装置１０が起動する（ステップＳＴＰ４）。二次側制御装置１０の起動後、制御装置５及び１０の協働によりスイッチングトランジスタＭ１がスイッチング駆動されるフィードバック制御が開始される（ステップＳＴＰ５）。フィードバック制御では、二次側制御装置１０が二次側出力電圧Ｖ_ＯＵＴに応じてフォトカプラ７の発光素子への供給電流量を制御し、これによって二次側出力電圧Ｖ_ＯＵＴに応じたフィードバック信号Ｖ_ＦＢが発生して一次側制御装５に入力される。この際、外部端子ＴＭ６の電圧が所定の基準電圧と一致するよう、フォトカプラ７の発光素子への供給電流量が制御される。一次側制御装置５にて、フィードバック信号Ｖ_ＦＢに基づきトランジスタＭ１がスイッチング駆動されることで、二次側出力電圧Ｖ_ＯＵＴが目標電圧Ｖ_ＴＧにて安定化される。

尚、一次側制御装置５の構成及び制御方式は特に限定されない。例えば、一次側制御装置５は、ＰＷＭ変調（パルス幅変調）を利用してフィードバック信号Ｖ_ＦＢに応じたデューティを有するパルス幅変調信号をゲート信号Ｇ１として生成して良い。或いは、一次側制御装置５は、ＰＦＭ変調（パルス周波数変調）を利用してフィードバック信号Ｖ_ＦＢに応じた周波数を有するパルス周波数変調信号をゲート信号Ｇ１として生成して良い。

以下では、二次側制御装置１０の起動後の動作に関与する二次側制御装置１０の特異な構成を説明する。以下の説明において、特に記述なき限り、グランドとは二次側回路におけるグランドＧＮＤ２を指すものとし、二次側出力電圧Ｖ_ＯＵＴは、多くの場合、単に出力電圧Ｖ_ＯＵＴと表記される。

図５に、二次側制御装置１０の構成の内、ＳＲトランジスタＭ２の制御に関わる構成の回路図を示す。二次側制御装置１０は、符号１１１～１１６、１２１～１２３、１３１～１４２及び１５０～１５６によって参照される回路部品を備えると共に、スイッチＳＷ１及びＳＷ２並びにコンデンサＣ１及びＣ２を備える。以下、特に記述なき限り、コンデンサＣ１及びＣ２の静電容量値は互いに同じであるとする。

回路部品１１１～１１６、１２１、１２２、１４１及び１４２はトランジスタであり、夫々、Ｎチャネル型のＭＯＳＦＥＴにて構成される。回路部品１３１～１３７はトランジスタであり、夫々、Ｐチャネル型のＭＯＳＦＥＴにて構成される。回路部品１２３は定電流源である。回路部品１３８～１４０は抵抗である。回路部品１５０はワンショット回路である。回路部品１５１及び１５２はコンパレータである。回路部品１５３はＤフリップフロップ（以下、ＤＦＦと称する）である。回路部品１５４はドライバである。回路部品１５５はインバータである。回路部品１５６は電圧源である。

各回路部品の接続関係及び機能を説明する。外部端子ＴＭ１に対して、トランジスタ１１１のドレイン及びゲートと、トランジスタ１１２のゲートと、トランジスタ１１３のゲートと、が共通接続される。外部端子ＴＭ２に対して、トランジスタ１１２のドレインと、トランジスタ１１４のドレイン及びゲートと、トランジスタ１１５のゲートと、トランジスタ１１６のゲートと、トランジスタ１２２のソースと、が共通接続される。トランジスタ１１１～１１６の各ソースはグランド（ＧＮＤ２）に接続される。

外部端子ＴＭ４に対して、トランジスタ１３１～１３７の各ソースが共通接続されると共に抵抗１３８の第１端が接続される。抵抗１３８の第２端はトランジスタ１３７のゲート及びトランジスタ１１６のドレインに接続される。トランジスタ１３１のゲート及びドレインと、トランジスタ１３２のゲートと、トランジスタ１２２のドレインとは、互いに接続される。

定電流源１２３の入力端は所定の内部電源電圧Ｖ_ＲＥＧが加わる内部電源端に接続され、定電流源１２３の出力端はトランジスタ１２１のドレイン及びゲートとトランジスタ１２２のゲートに接続される。トランジスタ１２１のソースはグランド（ＧＮＤ２）に接続される。二次側制御装置１０に設けられた図示されない内部電源回路は、外部端子ＴＭ４に加わる出力電圧Ｖ_ＯＵＴに基づき内部電源電圧Ｖ_ＲＥＧを生成する。内部電源電圧Ｖ_ＲＥＧは所定の正の直流電圧値を有する。定電流源１２３は自身の入力端から出力端に向けて所定の定電流を流すように動作する。定電流源１２３からの定電流はトランジスタ１２１のドレイン電流として流れる。

トランジスタ１３３のゲート及びドレインと、トランジスタ１３４のゲートと、トランジスタ１１５のドレインとは、互いに接続される。トランジスタ１３２のドレインはコンパレータ１５１の非反転入力端子に接続されると共に抵抗１３９の第１端に接続される。抵抗１３９の第２端はグランド（ＧＮＤ２）に接続される。電圧源１５６は外部端子ＴＭ４に加わる出力電圧Ｖ_ＯＵＴに基づき所定の正の直流電圧である判定電圧Ｖｔを生成する。コンパレータ１５１及び１５２は各々に非反転入力端子、反転入力端子及び出力端子を有する。電圧源１５６はコンパレータ１５１の反転入力端子に接続され、判定電圧Ｖｔをコンパレータ１５１の反転入力端子に出力する。

コンパレータ１５１の非反転入力端子に加わる電圧は抵抗１３９に生じる電圧降下である。コンパレータ１５１は抵抗１３９に生じる電圧降下を判定電圧Ｖｔと比較し、それらの比較結果を示す信号Ｓ１５１を自身の出力端子から出力する。信号Ｓ１５１はハイレベル又はローレベルの信号レベルを持つ二値化信号である（後述の信号Ｓ１５２及びＳ１５３も同様）。抵抗１３９に生じる電圧降下が判定電圧Ｖｔよりも高いとき、信号Ｓ１５１はハイレベルであり、抵抗１３９に生じる電圧降下が判定電圧Ｖｔよりも低いとき、信号Ｓ１５１はローレベルである。抵抗１３９に生じる電圧降下が判定電圧Ｖｔと一致するとき、信号Ｓ１５１はハイレベル又はローレベルである。

スイッチＳＷ１及びＳＷ２は各々に第１端、第２端及び制御端を有する。スイッチＳＷ１の第１端はトランジスタ１３４のドレインに接続される。スイッチＳＷ１の第２端と、コンデンサＣ１の第１端と、トランジスタ１４１のドレインと、コンパレータ１５２の非反転入力端子とは、ノードＮＤ１に共通接続される。コンデンサＣ１の第２端及びトランジスタ１４１のソースはグランド（ＧＮＤ２）に接続される。ノードＮＤ１に加わる電圧を電圧Ｖ_Ｃ１と称する。電圧Ｖ_Ｃ１はコンデンサＣ１の両端間電圧に相当し、コンデンサＣ１の充電電圧であると言える。

スイッチＳＷ２の第１端はトランジスタ１３６のドレインに接続される。スイッチＳＷ２の第２端と、コンデンサＣ２の第１端と、トランジスタ１４２のドレインと、コンパレータ１５２の反転入力端子とは、ノードＮＤ２に共通接続される。コンデンサＣ２の第２端及びトランジスタ１４２のソースはグランド（ＧＮＤ２）に接続される。ノードＮＤ２に加わる電圧を電圧Ｖ_Ｃ２と称する。電圧Ｖ_Ｃ２はコンデンサＣ２の両端間電圧に相当し、コンデンサＣ２の充電電圧であると言える。

トランジスタ１３５のゲート及びドレインと、トランジスタ１３６のゲートと、トランジスタ１１３のドレインとは、互いに共通接続される。トランジスタ１３７のドレインとスイッチＳＷ１の制御端と抵抗１４０の第１端とは、ノードＮＤ３に共通接続される。抵抗１４０の第２端はグランドに接続される。スイッチＳＷ１はノードＮＤ３の電圧に応じて（即ち自身の制御端に加わる電圧に応じて）オン又はオフとなる。ノードＮＤ３の電圧は抵抗１４０で生じる電圧降下に等しい。ノードＮＤ３の電圧が所定の閾電圧Ｖｔｈ以上であるときスイッチＳＷ１はオンであり、そうでないときスイッチＳＷ１はオフである。スイッチＳＷ１がオンであるとき、スイッチＳＷ１の第１端及び第２端間が導通状態となる。スイッチＳＷ１がオフであるとき、スイッチＳＷ１の第１端及び第２端間が非導通状態（遮断状態）となる。二次側制御装置１０において、閾電圧Ｖｔｈ以上の電位を有する信号又は電圧はハイレベルに属し、且つ、閾電圧Ｖｔｈ未満の電位を有する信号又は電圧はローレベルに属するものとする。

ワンショット回路１５０は入力端子及び出力端子を有する。ワンショット回路１５０の入力端子はノードＮＤ３に接続される。ワンショット回路１５０の出力端子はトランジスタ１４１のゲートに接続される。ワンショット回路１５０の出力端子から出力される信号を信号Ｓ１５０と称する。ワンショット回路１５０は原則として出力端子からローレベルの信号Ｓ１５０を出力することで、トランジスタ１４１をオフ状態に保つ。ノードＮＤ３の電圧がローレベルからハイレベルに切り替わったとき、ワンショット回路１５０は、その切り替わりを契機に所定の微小時間だけ信号Ｓ１５０をハイレベルとした後、信号Ｓ１５０をローレベルに戻す。トランジスタ１４１はゲートにて信号Ｓ１５０を受ける。信号Ｓ１５０がハイレベルであるときトランジスタ１４１はオンであり、信号Ｓ１５０がローレベルであるときトランジスタ１４１はオフである。

コンパレータ１５２の非反転入力端子はノードＮＤ１に接続されて電圧Ｖ_Ｃ１を受ける。コンパレータ１５２の反転入力端子はノードＮＤ２に接続されて電圧Ｖ_Ｃ２を受ける。コンパレータ１５２は電圧Ｖ_Ｃ１及びＶ_Ｃ２を比較し、それらの比較結果を示す信号Ｓ１５２を自身の出力端子から出力する。“Ｖ_Ｃ１＞Ｖ_Ｃ２”であるとき、信号Ｓ１５２はハイレベルを有し、“Ｖ_Ｃ１＜Ｖ_Ｃ２”であるとき、信号Ｓ１５２はローレベルを有する。“Ｖ_Ｃ１＝Ｖ_Ｃ２”であるとき、信号Ｓ１５２はハイレベル又はローレベルを有する。尚、“Ｖ_Ｃ１＞Ｖ_Ｃ２”は電圧Ｖ_Ｃ１が電圧Ｖ_Ｃ２よりも高いことを表し、“Ｖ_Ｃ１＜Ｖ_Ｃ２”は電圧Ｖ_Ｃ１が電圧Ｖ_Ｃ２よりも低いことを表す。電圧等の物理量を含む他の式についても同様である。

ＤＦＦ１５３は、ポジティブエッジトリガ型のＤフリップフロップであり、データ入力端子（Ｄ）、クロック入力端子及び出力端子（Ｑ）と、負論理のリセット入力端子（Ｒ）を備える。ＤＦＦ１５３のデータ入力端子（Ｄ）には内部電源電圧Ｖ_ＲＥＧが印加される。内部電源電圧Ｖ_ＲＥＧのレベルはハイレベルに属する。ＤＦＦ１５３のクロック入力端子には信号Ｓ１５１が入力される。ＤＦＦ１５３のリセット入力端子（Ｒ）には信号Ｓ１５２が入力される。ＤＦＦ１５３の出力端子（Ｑ）からＤＦＦ１５３の出力信号Ｓ１５３が導出される。

ＤＦＦ１５３は“０”又は“１”の値（論理値）を保持し、“０”の値を保持しているとき出力信号Ｓ１５３をローレベルとし且つ“１”の値を保持しているとき出力信号Ｓ１５３をハイレベルとする。ＤＦＦ１５３において、リセット入力端子（Ｒ）への入力信号Ｓ１５２がハイレベルであることを前提にクロック入力端子への入力信号Ｓ１５１にアップエッジが生じたとき、ＤＦＦ１５３は当該アップエッジに同期してデータ入力端子（Ｄ）への入力信号のレベル（ここではハイレベル）を取り込むことで自身の保持値を“１”とする。ＤＦＦ１５３において、リセット入力端子（Ｒ）への入力信号Ｓ１５２がローレベルとされることをデータリセットと称する。データリセットによりＤＦＦ１５３の保持値は“０”とされる。

ドライバ１５４及びインバータ１５５は各々に入力端子及び出力端子を備える。ＤＦＦ１５３の出力端子（Ｑ）に対して、ドライバ１５４及びインバータ１５５の各入力端子と、スイッチＳＷ２の制御端が接続される。

スイッチＳＷ２は自身の制御端にて信号Ｓ１５３を受け、信号Ｓ１５３に応じてオン又はオフとなる。信号Ｓ１５３がハイレベルであるときスイッチＳＷ２はオンであり、信号Ｓ１５３がローレベルであるときスイッチＳＷ２はオフである。スイッチＳＷ２がオンであるとき、スイッチＳＷ２の第１端及び第２端間が導通状態となる。スイッチＳＷ２がオフであるとき、スイッチＳＷ２の第１端及び第２端間が非導通状態（遮断状態）となる。

ドライバ１５４は自身の入力端子にて信号Ｓ１５３を受ける。ドライバ１５４の出力端子は外部端子ＴＭ３に接続される。ドライバ１５４は信号Ｓ１５３に応じたゲート信号Ｇ２を外部端子ＴＭ３を通じてＳＲトランジスタＭ２のゲートに供給する。ドライバ１５４は信号Ｓ１５３がハイレベルであるとき、ハイレベルのゲート信号Ｇ２をＳＲトランジスタＭ２のゲートに供給することでＳＲトランジスタＭ２をオン状態に制御する。ドライバ１５４は信号Ｓ１５３がローレベルであるとき、ローレベルのゲート信号Ｇ２をＳＲトランジスタＭ２のゲートに供給することでＳＲトランジスタＭ２をオフ状態に制御する。

インバータ１５５は自身の入力端子にて信号Ｓ１５３を受ける。インバータ１５５の出力端子はトランジスタ１４２のゲートに接続される。インバータ１５５は信号Ｓ１５３がハイレベルであるとき、ローレベルのゲート信号をトランジスタ１４２のゲートに供給することでトランジスタ１４２をオフ状態に制御する。インバータ１５５は信号Ｓ１５３がローレベルであるとき、ハイレベルのゲート信号をトランジスタ１４２のゲートに供給することでトランジスタ１４２をオン状態に制御する。

トランジスタ１１１、１１２及び１１３によりカレントミラー回路ＣＭ１が形成される。トランジスタ１１４、１１５及び１１６によりカレントミラー回路ＣＭ２が形成される。トランジスタ１２１及び１２２によりカレントミラー回路ＣＭ３が形成される。トランジスタ１３１及び１３２によりカレントミラー回路ＣＭ４が形成される。トランジスタ１３３及び１３４によりカレントミラー回路ＣＭ５が形成される。トランジスタ１３５及び１３６によりカレントミラー回路ＣＭ６が形成される。

任意のカレントミラー回路は入力側トランジスタと出力側トランジスタを備える。任意のカレントミラー回路は、入力側トランジスタのドレイン電流のｋ倍の電流値を有する電流を、出力側トランジスタのドレイン電流として、出力側トランジスタに流すよう動作する。ｋはカレントミラー比であって、任意の正の値を持つ。本実施形態では、特に記述なき限り、カレントミラー回路ＣＭ１～ＣＭ６の夫々において“ｋ＝１”である場合を例にとる。任意のカレントミラー回路において出力側トランジスタは２以上設けられ得る。

カレントミラー回路ＣＭ１においては、トランジスタ１１１が入力側トランジスタとして機能する一方でトランジスタ１１２及び１１３が出力側トランジスタとして機能する。
カレントミラー回路ＣＭ２においては、トランジスタ１１４が入力側トランジスタとして機能する一方でトランジスタ１１５及び１１６が出力側トランジスタとして機能する。
カレントミラー回路ＣＭ３においては、トランジスタ１２１が入力側トランジスタとして機能する一方でトランジスタ１２２が出力側トランジスタとして機能する。
カレントミラー回路ＣＭ４においては、トランジスタ１３１が入力側トランジスタとして機能する一方でトランジスタ１３２が出力側トランジスタとして機能する。
カレントミラー回路ＣＭ５においては、トランジスタ１３３が入力側トランジスタとして機能する一方でトランジスタ１３４が出力側トランジスタとして機能する。
カレントミラー回路ＣＭ６においては、トランジスタ１３５が入力側トランジスタとして機能する一方でトランジスタ１３６が出力側トランジスタとして機能する。

図６等を参照して、二次側制御装置１０による不連続モードでのＳＲトランジスタＭ２の制御方法を説明する。図６は、ＤＣ／ＤＣコンバータ４の不連続モードにおけるタイミングチャートである。時間の経過と共に、時刻ｔ１、ｔ２、ｔ３、ｔ４及びｔ５が、この順番で訪れるものとする。時刻ｔ１から１つのスイッチング周期が始まる。１つのスイッチング周期はＤＣ／ＤＣコンバータ４のスイッチング周波数の逆数分の長さを有する。各スイッチング周期にスイッチングトランジスタＭ１のオン期間とＳＲトランジスタＭ２のオン期間が１つずつ含まれる。後に詳説されるが、時刻ｔ１及びｔ２間にてスイッチングトランジスタＭ１がオン状態とされ、時刻ｔ２及びｔ３間にてＳＲトランジスタＭ２がオン状態とされる。尚、図６の波形例は、時刻ｔ１の直前において、スイッチングトランジスタＭ１のドレイン電圧Ｖ_Ｄ１が一次側入力電圧Ｖ_ＩＮに安定して一致し且つＳＲトランジスタＭ２のドレイン電圧Ｖ_Ｄ２が二次側出力電圧Ｖ_ＯＵＴに安定して一致していることが想定されている。

図６には、上から下に向けて、ゲート信号Ｇ１、一次側電流Ｉ_Ｐ、二次側電流Ｉ_Ｓ、ドレイン電圧Ｖ_Ｄ１、ドレイン電圧Ｖ_Ｄ２、ゲート信号Ｇ２、電圧Ｖ_Ｃ１、電圧Ｖ_Ｃ２、信号Ｓ１５０の波形が示される。図６において、これらの波形の内、電圧Ｖ_Ｃ２の波形だけが破線で示され、他の波形は実線で示される。ここでは、上述の如くコンデンサＣ１及びＣ２の静電容量値が互いに同じであることに加えて、抵抗Ｒ_Ｄ及びＲ_ＯＵＴの抵抗値が同じであることを想定する。尚、図６に示される時間Ｔ_ＯＮ及びＴ_ＯＦＦについては、後の数式を用いた検討において参照される。

図７に時刻ｔ１の直前におけるＤＣ／ＤＣコンバータ４の状態を示す。

時刻ｔ１の直前において、ゲート信号Ｇ１はローレベルであってスイッチングトランジスタＭ１はオフであり、一次側電流Ｉ_Ｐはゼロである。時刻ｔ１の直前においてスイッチングトランジスタＭ１のドレインには一次側入力電圧Ｖ_ＩＮが加わる。時刻ｔ１から始まるスイッチング周期の前のスイッチング周期において、信号Ｓ１５３がハイレベルからローレベルに切り替わった後は、次回、信号Ｓ１５１にアップエッジが生じるまで（後述の時刻ｔ２まで）信号Ｓ１５３がローレベルに維持される。故に時刻ｔ１の直前において信号Ｓ１５３はローレベルである。従って、時刻ｔ１の直前においてゲート信号Ｇ２はローレベルであって、ＳＲトランジスタＭ２はオフ且つ二次側電流Ｉ_Ｓはゼロである。

ローレベルの信号Ｓ１５３によりスイッチＳＷ２はオフである。また時刻ｔ１の直前におけるローレベルの信号Ｓ１５３によりインバータ１５５を通じてトランジスタ１４２はオン状態とされる。故に時刻ｔ１の直前において“Ｖ_Ｃ２＝０”である。尚、時刻ｔ１から始まるスイッチング周期の前のスイッチング周期において、ＳＲトランジスタＭ２のターンオフ後にコンデンサＣ１に電流が供給され、その供給電流に基づく電荷が時刻ｔ１の直前においてコンデンサＣ１に残存している。故に時刻ｔ１の直前において“Ｖ_Ｃ１＞Ｖ_Ｃ２”であり、故に信号Ｓ１５２はハイレベルとなる。

時刻ｔ１において、一次側制御装置５（図２参照）がゲート信号Ｇ１にアップエッジを生じさせ、これによってスイッチングトランジスタＭ１がターンオンする。スイッチングトランジスタＭ１のオン期間において一次側巻線Ｗ１に一次側電流Ｉ_Ｐが流れ、このとき、ドレイン電圧Ｖ_Ｄ１は概ね一次側のグランドＧＮＤ１の電位に等しい。スイッチングトランジスタＭ１のオン期間においてドレイン電圧Ｖ_Ｄ２が出力電圧Ｖ_ＯＵＴよりも電圧（Ｖ_ＩＮ×Ｎ_Ｓ／Ｎ_Ｐ）だけ高くなる。Ｎ_Ｐは一次側巻線Ｗ１の巻き数であり、Ｎ_Ｓは二次側巻線Ｗ２の巻き数である。電圧（Ｖ_ＩＮ×Ｎ_Ｓ／Ｎ_Ｐ）はスイッチングトランジスタＭ１のオン期間において二次側巻線Ｗ２に生じる誘起電圧である。

図８に時刻ｔ１及びｔ２間におけるＤＣ／ＤＣコンバータ４の状態を示す。時刻ｔ１から時刻ｔ２までスイッチングトランジスタＭ１がオンとされる。スイッチングトランジスタＭ１のオン／オフ等に依らず、電流Ｉ_ＶＯＵＴがトランジスタ１１１のドレイン電流として流れる。電流Ｉ_ＶＯＵＴは、二次側出力電圧Ｖ_ＯＵＴが加わる配線から抵抗Ｒ_ＯＵＴ、外部端子ＴＭ１及びトランジスタ１１１を介しグランド（ＧＮＤ２）へと流れる。トランジスタ１１１のオン抵抗値は抵抗Ｒ_ＯＵＴの値よりも十分に小さく、故に電流Ｉ_ＶＯＵＴは二次側出力電圧Ｖ_ＯＵＴに比例する。他方、スイッチングトランジスタＭ１のオン期間において、二次側出力電圧Ｖ_ＯＵＴより電圧（Ｖ_ＩＮ×Ｎ_Ｓ／Ｎ_Ｐ）だけ高いドレイン電圧Ｖ_Ｄ２に基づき、ＳＲトランジスタＭ２のドレインから抵抗Ｒ_Ｄ及び外部端子ＴＭ２を介し電流Ｉ_Ｄ＿ＯＮが流れる。電流Ｉ_Ｄ＿ＯＮの一部はトランジスタ１１２に流れ、電流Ｉ_Ｄ＿ＯＮの残部は電流Ｉ_ＯＮとしてトランジスタ１１４に流れる。電流Ｉ_ＯＮはトランジスタ１１４のドレイン電流である。

スイッチングトランジスタＭ１のオン期間において、カレントミラー回路ＣＭ１の作用によりトランジスタ１１２にはトランジスタ１１１に流れる電流Ｉ_ＶＯＵＴと同じ電流値を有する電流が流れるため、電流Ｉ_ＯＮは“Ｉ_ＯＮ＝Ｉ_Ｄ＿ＯＮ－Ｉ_ＶＯＵＴ”により表される。上述したように、ここでは抵抗Ｒ_Ｄ及びＲ_ＯＵＴの抵抗値が同じであることが想定されている。故に、“（Ｖ_ＩＮ×Ｎ_Ｓ／Ｎ_Ｐ）÷Ｒ_Ｄ”に相当する電流Ｉ_ＯＮがトランジスタ１１４に流れる。

トランジスタ１１４にドレイン電流（Ｉ_ＯＮ）が流れることでカレントミラー回路ＣＭ２の作用によりトランジスタ１１５及び１１６にも電流が流れる。トランジスタ１１５のドレイン電流はトランジスタ１３３を通じて流れ、カレントミラー回路ＣＭ５はトランジスタ１３４にもドレイン電流が流れるよう作用する。一方、トランジスタ１１６のドレイン電流が抵抗１３８を介して流れることでトランジスタ１３７がターンオンし、トランジスタ１３７のターンオンに連動してノードＮＤ３のレベルがローレベルからハイレベルに切り替わる。このため、時刻ｔ１にてスイッチＳＷ１がオフからオンに切り替わる一方で、信号Ｓ１５０が微小時間だけハイレベルとなることでコンデンサＣ１の蓄積電荷がトランジスタ１４１を介して放電される。当該微小時間の経過後、トランジスタ１４１がオフとなり、トランジスタ１３４のドレイン電流がスイッチＳＷ１を介してコンデンサＣ１に供給されることで電圧Ｖ_Ｃ１が上昇してゆく。以下では、ワンショット回路１５０によりトランジスタ１４１がオンとされる時間は十分に小さいとして無視する。そうすると、電圧Ｖ_Ｃ１は０Ｖを起点に時刻ｔ１から上昇開始する。スイッチングトランジスタＭ１のオン期間（換言すればスイッチＳＷ１のオン期間）におけるコンデンサＣ１の充電電流を記号“Ｉ_Ｃ１”にて参照する。トランジスタ１３４のドレイン電流が充電電流Ｉ_Ｃ１として機能する。上述のカレントミラー比ｋが１であれば、スイッチングトランジスタＭ１のオン期間（換言すればスイッチＳＷ１のオン期間）において充電電流Ｉ_Ｃ１は電流Ｉ_ＯＮと同じ値を持つ。

一方、スイッチングトランジスタＭ１のオン期間においてトランジスタ１２２のソース電位が正になるため、トランジスタ１２２には電流（ドレイン電流）が流れず、故にトランジスタ１３１及び１３２にも電流が流れない。このため、スイッチングトランジスタＭ１のオン期間においてコンパレータ１５１の出力信号Ｓ１５１はローレベルに維持される。故に、時刻ｔ１の直前から続いてスイッチングトランジスタＭ１のオン期間では、信号Ｓ１５３はローレベルに維持され、従って信号Ｓ１５３及びゲート信号Ｇ２はローレベルであり、ＳＲトランジスタＭ２はオフである。また、スイッチングトランジスタＭ１のオン期間において二次側電流Ｉ_Ｓはゼロである。

時刻ｔ２を境に、一次側制御装置５（図２参照）がゲート信号Ｇ１をハイレベルからローレベルに切り替える。これによってスイッチングトランジスタＭ１がターンオフする。スイッチングトランジスタＭ１がターンオフすることで一次側巻線Ｗ１に対する一次側電流Ｉ_Ｐの供給は停止する。スイッチングトランジスタＭ１のターンオフ後、トランスＴＲの蓄積エネルギに基づき出力端子ＯＵＴ_Ｎから出力端子ＯＵＴ_Ｐに向かう二次側電流Ｉ_Ｓが発生し、二次側電流Ｉ_ＳはＳＲトランジスタＭ２を通じて流れる。

二次側電流Ｉ_ＳがＳＲトランジスタＭ２を通じて流れる期間をＳＲトランジスタＭ２の通電期間と称する。図６の例において、時刻ｔ２から時刻ｔ３までがＳＲトランジスタＭ２の通電期間に相当する。ＳＲトランジスタＭ２の通電期間では、二次側電流Ｉ_ＳがＳＲトランジスタＭ２のチャネル（ドレイン－ソース間）又は寄生ダイオードを通じて流れる。ＳＲトランジスタＭ２の通電期間においてドレイン電圧Ｖ_Ｄ２はグランド（ＧＮＤ２）の電位よりも低くなる。スイッチングトランジスタＭ１のターンオフ直後、ＳＲトランジスタＭ２が未だターンオンしていない状況ではＳＲトランジスタＭ２の寄生ダイオードを通じて二次側電流Ｉ_Ｓが流れ、ＳＲトランジスタＭ２のターンオン後はＳＲトランジスタＭ２のチャネルを通じて二次側電流Ｉ_Ｓが流れる。

図９を参照して時刻ｔ２及びその直後で生じるＤＣ／ＤＣコンバータ４の状態遷移を説明する。スイッチングトランジスタＭ１がターンオフすることで“Ｖ_Ｄ２＜０”となると、トランジスタ１２２のソース電位がグランド（ＧＮＤ２）の電位以下となることでトランジスタ１２２に電流Ｉ_ＯＦＦが流れる。電流Ｉ_ＯＦＦはトランジスタ１２２のドレイン電流であり、外部端子ＴＭ２から抵抗Ｒ_Ｄを介しＳＲトランジスタＭ２のドレインに向けて流れる。トランジスタ１２２のドレイン電流Ｉ_ＯＦＦはトランジスタ１３１のドレインから供給されるため、カレントミラー回路ＣＭ４の作用によりトランジスタ１３２にもドレイン電流が流れ、結果、抵抗１３９に判定電圧Ｖｔを超える電圧降下が発生する。そうすると、信号Ｓ１５１にアップエッジが発生し、連れて信号Ｓ１５３にもアップエッジが発生する。結果、ドライバ１５４はゲート信号Ｇ２にアップエッジを生じさせることでＳＲトランジスタＭ２をターンオンさせる。また信号Ｓ１５３がハイレベルになることで、スイッチＳＷ２がターンオンし且つインバータ１５５の機能によりトランジスタ１４２がオフとされる。

他方、“Ｖ_Ｄ２＜０”であることでトランジスタ１２２のソース電位がグランド（ＧＮＤ２）の電位以下であるとき、トランジスタ１１４に電流は流れず、故にトランジスタ１１５及び１１６にも電流は流れない。このため、トランジスタ１３７がオフとなってノードＮＤ３の電位がハイレベルからローレベルに遷移し、結果、スイッチＳＷ１はターンオフする。即ち、スイッチングトランジスタＭ１のターンオフを契機にスイッチＳＷ１がターンオフして、コンデンサＣ１への充電電流Ｉ_Ｃ１の供給が停止される。コンデンサＣ１の充電電圧に相当する電圧Ｖ_Ｃ１は、スイッチングトランジスタＭ１のオン期間において単調上昇し、スイッチＳＷ１のターンオフ後は、トランジスタ１４１が次回にターンオンされるまで不変に維持される（リーク電流を無視）。

ドレイン電圧Ｖ_Ｄ２に依らず、カレントミラー回路ＣＭ１の作用によりトランジスタ１１１のドレイン電流Ｉ_ＶＯＵＴに応じた電流がトランジスタ１１３にも流れる。トランジスタ１１３のドレイン電流はトランジスタ１３５を通じて流れ、カレントミラー回路ＣＭ６はトランジスタ１３６にもドレイン電流が流れるよう作用する。スイッチＳＷ２がオンであるとき、トランジスタ１３６のドレイン電流はスイッチＳＷ２を介しコンデンサＣ２に供給される。ここでは、時刻ｔ２にてスイッチングトランジスタＭ１がターンオフされてからスイッチＳＷ２がターンオンされるまでの時間遅延は十分に短いとして無視する。そうすると、電圧Ｖ_Ｃ２は０Ｖを起点に時刻ｔ２から上昇開始する。スイッチＳＷ２のオン期間におけるコンデンサＣ２の充電電流を記号“Ｉ_Ｃ２”にて参照する。トランジスタ１３６のドレイン電流が充電電流Ｉ_Ｃ２として機能する。上述のカレントミラー比ｋが１であれば、スイッチＳＷ２のオン期間において充電電流Ｉ_Ｃ２は電流Ｉ_ＶＯＵＴと同じ値を持つ。

図６に示す如く、時刻ｔ２におけるスイッチングトランジスタＭ１のターンオフの後、二次側電流Ｉ_Ｓの大きさは徐々に低下してゆく一方で、電圧Ｖ_Ｃ２は単調上昇する。そして、時刻ｔ３にて電圧Ｖ_Ｃ２が電圧Ｖ_Ｃ１に達する。詳細には時刻ｔ３にて、“Ｖ_Ｃ１＞Ｖ_Ｃ２”の成立状態から“Ｖ_Ｃ１≦Ｖ_Ｃ２”又は“Ｖ_Ｃ１＜Ｖ_Ｃ２”の成立状態に遷移する。

図１０を参照して時刻ｔ３及びその直後で生じるＤＣ／ＤＣコンバータ４の状態遷移を説明する。時刻ｔ３にて電圧Ｖ_Ｃ２が電圧Ｖ_Ｃ１に達することで信号Ｓ１５２にダウンエッジが生じる。信号Ｓ１５２のダウンエッジによりＤＦＦ１５３にてデータリセットが行われて信号Ｓ１５３にもダウンエッジが生じる。信号Ｓ１５３にてダウンエッジが生じることで、ドライバ１５４はゲート信号Ｇ２にもダウンエッジを生じさせ、これによってＳＲトランジスタＭ２をターンオフさせる。また信号Ｓ１５３のダウンエッジにより、スイッチＳＷ２がターンオフされると共にインバータ１５５の機能によりトランジスタ１４２がターンオンされることでコンデンサＣ２の蓄積電荷が放電されて電圧Ｖ_Ｃ２は速やかに０Ｖとなる。以後は、次回に信号Ｓ１５３にアップエッジが生じるまでトランジスタ１４２がオン状態に維持される（故に電圧Ｖ_Ｃ２は０Ｖに維持される）。

時刻ｔ３の後、ドレイン電圧Ｖ_Ｄ１及びＶ_Ｄ２は自由共振により変動する。時刻ｔ３の後、ドレイン電圧Ｖ_Ｄ２の変動過程中の時刻ｔ４にて“Ｖ_Ｄ２＜Ｖ_ＯＵＴ”から“Ｖ_Ｄ２＞Ｖ_ＯＵＴ”に遷移する。そうすると、そのときのドレイン電圧Ｖ_Ｄ２に応じた電流Ｉ_ＯＮ（図８参照）が流れ始める。このため、時刻ｔ４にて信号Ｓ１５０のアップエッジを通じたトランジスタ１４１のターンオンによりコンデンサＣ１の放電が行われた後、コンデンサＣ１が電流Ｉ_ＯＮに応じた電流（トランジスタ１３４のドレイン電流）にて充電開始される。その後、時刻ｔ５にて再び“Ｖ_Ｄ２＜Ｖ_ＯＵＴ”となるとコンデンサＣ１の充電が停止される。以後、ドレイン電圧Ｖ_Ｄ２が出力電圧Ｖ_ＯＵＴを挟んで変動する間、同様の動作が繰り返される。

時刻ｔ５の後、スイッチングトランジスタＭ１が再度ターンオンされる直前では、若干の電荷がコンデンサＣ１に蓄積されていて“Ｖ_Ｃ１＞０”であることが想定される。尚、スイッチングトランジスタＭ１が再度ターンオンされる直前において“Ｖ_Ｃ１＝０”であったとしても、時刻ｔ３の後において信号Ｓ１５１にアップエッジが生じて信号Ｓ１５３がハイレベルとならない限り、ＳＲトランジスタＭ２はオフ状態に維持される。

［数式を用いた検討］
各スイッチング周期において、ＳＲトランジジスタＭ２に電流が流れる時間、即ちＳＲトランジスタＭ２の通電期間の長さを、二次側通電時間と称し、記号“Ｔ_ＯＦＦ”にて表す。二次側制御装置１０において、仮に二次側通電時間Ｔ_ＯＦＦが正確に分かるのであれば、スイッチングトランジスタＭ１のターンオフの後、二次側通電時間Ｔ_ＯＦＦだけＳＲトランジスタＭ２をオンすれば効率の最大化が図られる。二次側通電時間Ｔ_ＯＦＦに関して数式を用いた検討を行う。１スイッチング周期におけるスイッチングトランジスタＭ１のオン時間（オン期間の長さ）を“Ｔ_ＯＮ”で表す。各スイッチング周期において、スイッチングトランジスタＭ１のオン時間Ｔ_ＯＮと二次側通電時間Ｔ_ＯＦＦとは以下の式（Ａ１）を満たす。式（Ａ１）における電圧Ｖ_ＯＲは式（Ａ２）にて表される。

今、抵抗Ｒ_ＯＵＴ及びＲ_Ｄの値が互いに同じ抵抗値Ｒ１であると仮定する。そうすると、スイッチングトランジスタＭ１のオン期間において、電流Ｉ_Ｄ＿ＯＮ及びＩ_ＶＯＵＴは下記式（Ｂ１）及び（Ｂ２）を満たす。更に式（Ｂ１）及び（Ｂ２）より式（Ｂ３）が成立する。

また、スイッチングトランジスタＭ１のオン期間においてコンデンサＣ１が充電される（図８参照）。このため、スイッチングトランジスタＭ１のターンオフ直前における電圧Ｖ_Ｃ１を“Ｖ_{Ｃ１＿ＥＮＤ}”で表すと、電圧Ｖ_{Ｃ１＿ＥＮＤ}は下記式（Ｂ４）にて表される。尚、式（Ｂ４）及び後述の他の式において、“Ｃ１”はコンデンサＣ１の静電容量値を表し、“Ｃ２”はコンデンサＣ２の静電容量値を表す。

ここで、各カレントミラー回路におけるカレントミラー比ｋが１であるとすると、スイッチングトランジスタＭ１のオン期間において電流Ｉ_Ｃ１の値は電流Ｉ_ＯＮの値に等しいため（即ち“Ｉ_Ｃ１＝Ｉ_ＯＮ”であるため）、式（Ｂ３）及び（Ｂ４）より下記式（Ｂ５）が成立する。

他方、スイッチングトランジスタＭ１のターンオフ後、二次側通電時間Ｔ_ＯＦＦ分だけコンデンサＣ２に電流Ｉ_Ｃ２が流れたとする（図９参照）。そうすると、スイッチングトランジスタＭ１のターンオフ後、二次側通電時間Ｔ_ＯＦＦ分だけ経過した時点における電圧Ｖ_Ｃ２（以下、“Ｖ_{Ｃ２＿ＥＮＤ}”で表す）は、下記式（Ｃ１）にて表される。

ここで、各カレントミラー回路におけるカレントミラー比ｋが１であるとすると、スイッチングトランジスタＭ１のオフ期間中のスイッチＳＷ２のオン期間において電流Ｉ_Ｃ２の値は電流Ｉ_ＶＯＵＴの値に等しいため（即ち“Ｉ_Ｃ２＝Ｉ_ＶＯＵＴ”であるため）、下記式（Ｃ２）が成立し、更に式（Ｃ２）を上記式（Ｃ１）に代入することで下記式（Ｃ３）が得られる。

今、“Ｖ_{Ｃ１＿ＥＮＤ}＝Ｖ_{Ｃ２＿ＥＮＤ}”であると仮定すると、上記式（Ｂ５）及び（Ｃ３）より下記式（Ｄ１）が成立し、式（Ｄ１）を変形すると下記式（Ｄ２）が得られる。更に、式（Ｄ２)を上記式（Ａ２）を用いて変形すると、下記式（Ｄ３）が得られる。これは、“Ｃ１＝Ｃ２”であるとき、式（Ａ１）が満たされることを意味する。つまり、図５の回路において、コンデンサＣ１及びＣ２の静電容量値を互いに同じに設定し且つ抵抗Ｒ_ＯＵＴ及びＲ_Ｄの値を互いに同じに設定すれば、スイッチングトランジスタＭ１のターンオフ後、二次側通電時間Ｔ_ＯＦＦ分だけ経過した時点で電圧Ｖ_Ｃ２が電圧Ｖ_Ｃ１に達して信号Ｓ１５２にダウンエッジが生じることなり（図１０参照）、ＳＲトランジスタＭ２のオン時間が二次側通電時間Ｔ_ＯＦＦに一致することになる。

［参考構成との対比］
図１１に参考構成に係る絶縁型ＤＣ／ＤＣコンバータ９０４を示す。ＤＣ／ＤＣコンバータ９０４は本実施形態に係るＤＣ／ＤＣコンバータ４に類似する構成を有するが、ＤＣ／ＤＣコンバータ９０４では二次側制御装置として二次側制御装置１０ではなく二次側制御装置９１０が設けられる。二次側制御装置９１０は、トランスの二次側巻線に接続されたドレインを有する同期整流トランジスタＭ２’を制御する。図１１では二次側制御装置９１０の構成が概略的に示される。二次側制御装置９１０は、同期整流トランジスタＭ２’のゲートに接続された外部端子９１１と、同期整流トランジスタＭ２’のドレインに対し外部抵抗９３０を含む回路を通じて接続された外部端子９１２と、同期整流制御ブロック９２０と、を備える。

同期整流ブロック９２０は外部端子９１２に接続され、外部端子９１２の電圧Ｖ_９１２に基づき同期整流トランジスタＭ２’のターンオン及びターンオフのタイミングを決定する。具体的には例えば、同期整流トランジスタＭ２’のドレイン電圧が外部抵抗９３０と他の抵抗とで分圧されることで電圧Ｖ_９１２が生成される。そして、同期整流ブロック９２０は、電圧Ｖ_９１２が負の閾電圧Ｖ_ＴＨ１以下になったことを検知して同期整流トランジスタＭ２’をターンオンし、その後、電圧Ｖ_９１２が負の閾電圧Ｖ_ＴＨ２以上になったことを検知して同期整流トランジスタＭ２’をターンオフする。例えば、閾電圧Ｖ_ＴＨ１は（－１００ｍＶ）であり、閾電圧Ｖ_ＴＨ２は（－６ｍＶ）である。

同期整流ブロック９２０の内部構成によるが、図１１の参考構成では外部端子９１２に高い耐圧が必要となり得る。

図１１の参考構成では同期整流トランジスタＭ２’のターンオフタイミングが閾電圧Ｖ_ＴＨ２に依存して定まることになるが、実際の閾電圧Ｖ_ＴＨ２は設計値（例えば－６ｍＶ）からばらつく。図１１の参考構成では、閾電圧Ｖ_ＴＨ２のばらつきを考慮したマージンを設けた上で、同期整流トランジスタＭ２’のターンオフタイミングを決定する必要がある。マージンを設けるとは、理想的な同期整流トランジスタＭ２’のターンオフタイミングから見て、マージン時間分だけ先に同期整流トランジスタＭ２’をターンオフさせることを意味する。ＤＣ／ＤＣコンバータ９０４を含む装置ごとに外部抵抗９３０の値の調整を通じてマージン時間を調整する必要がある。外部抵抗９３０の値をどれだけ変化させたときにマージン時間がどれだけ変化するかは把握し難く、マージン時間の調整は容易ではない。

また、図１１の参考構成では二次側制御装置９１０内の様々なばらつき要因を考慮した上で必要なマージンを確保する必要があるため、マージン時間が必要以上に大きくなることもある。マージン時間の増大は、同期整流トランジスタＭ２’の寄生ダイオードを通じて電流が流れる時間の増大に繋がるため、効率の悪化を招く。

これに対し、本実施形態に係るＤＣ／ＤＣコンバータ４（図５参照）では、カレントミラー回路ＣＭ１及びＣＭ２を抵抗Ｒ_Ｄを介してＳＲトランジスタＭ２のドレインに接続する構成を採用するため、外部端子ＴＭ２に高い耐圧を持たせる必要がなくなる。
また、ＤＣ／ＤＣコンバータ４（図５参照）では、抵抗Ｒ_Ｄ及びＲ_ＯＵＴの値が定まれば計算により明確にＳＲトランジスタＭ２のターンオフタイミングを特定できる。即ち、ＳＲトランジスタＭ２の通電期間の終了タイミングからどれだけ先にＳＲトランジスタＭ２をターンオフさせるのかを、抵抗Ｒ_Ｄ及びＲ_ＯＵＴの値の調整によって直接的に制御できる（即ちマージン時間を抵抗Ｒ_Ｄ及びＲ_ＯＵＴの値の調整によって直接的に制御できる）。
更に、ＤＣ／ＤＣコンバータ４（図５参照）では、閾電圧（Ｖ_ＴＨ１、Ｖ_ＴＨ２）を要しないカレントミラー構成を採用しているため、回路の特性ばらつきを低く抑えることができる。このためマージンの確保量を少なくことができる。これは効率の改善に繋がる。

以下、本実施形態に属する幾つかの実施例を挙げる。以下に示される複数の実施例の内、任意の２以上の実施例を組み合わせることもできる。

＜＜第１実施例＞＞
第１実施例を説明する。コンデンサＣ１及びＣ２の静電容量値が互いに同じであるという前提の下、抵抗Ｒ_Ｄ及びＲ_ＯＵＴの値を互いに同じに設定して良い。この場合、計算上、ＳＲトランジスタＭ２のオン時間が二次側通電時間Ｔ_ＯＦＦに一致して効率の最大化が図られる。但し、実際には様々な特性ばらつきが存在するため、抵抗Ｒ_Ｄ及びＲ_ＯＵＴの値を互いに相違させても良い。この際、抵抗Ｒ_Ｄの値を抵抗Ｒ_ＯＵＴの値よりも大きくすると良く、それらの値の調整を通じて上記マージン時間を明確に調整及び制御できる。

またコンデンサＣ１及びＣ２の静電容量値を互いに相違させることも可能である。この場合には、コンデンサＣ１及びＣ２の静電容量値の比に連動して、カレントミラー比ｋを調整すれば良い。例えば、カレントミラー回路ＣＭ１、ＣＭ２及びＣＭ５におけるカレントミラー比ｋを１に設定し且つカレントミラー回路ＣＭ６におけるカレントミラー比ｋを２に設定したとき、コンデンサＣ１の静電容量値に対してコンデンサＣ２の静電容量値を２倍に設定して良い。

＜＜第２実施例＞＞
第２実施例を説明する。図６を再度参照する。時刻ｔ３の後、ドレイン電圧Ｖ_Ｄ２は自由共振により変動するが、その変動の過程でドレイン電圧Ｖ_Ｄ２が負となることがある。図６では、自由共振の１周期目においてドレイン電圧Ｖ_Ｄ２が短時間だけ負となる様子が示されている。ドレイン電圧Ｖ_Ｄ２における自由共振の変動の過程でドレイン電圧Ｖ_Ｄ２が負となると、時刻ｔ２での挙動と同様に（図９参照）、信号Ｓ１５１にアップエッジが生じる可能性がある。自由共振に基づく信号Ｓ１５１のアップエッジを契機にＳＲトランジスタＭ２がターンオンされるべきではない。

これを考慮し、図１２に示す如く、二次側制御装置１０に強制オフタイマ回路１６０及びＡＮＤ回路１６１を追加することができる。強制オフタイマ回路１６０に対しＤＦＦ１５３の出力信号Ｓ１５３が入力される。強制オフタイマ回路１６０は信号Ｓ１５３に基づく信号Ｓ１６０を生成及び出力する。強制オフタイマ回路１６０は原則として信号Ｓ１６０をハイレベルに維持する。但し、信号Ｓ１５３にダウンエッジが生じたとき、強制オフタイマ回路１６０は、信号Ｓ１５３のダウンエッジタイミングから所定の強制オフ時間ｔ_{Ｆ＿ＯＦＦ}だけローレベルの信号Ｓ１６０を出力し、その後、信号Ｓ１６０をハイレベルに戻す。

ＡＮＤ回路１６１は２入力の論理積回路である。ＡＮＤ回路１６１は、信号Ｓ１５１及びＳ１６０の双方がハイレベルであるときに限ってハイレベルの信号Ｓ１６１を出力し、信号Ｓ１５１及びＳ１６０の内、少なくとも一方がローレベルであればローレベルの信号Ｓ１６１を出力する。

図１２の二次側制御装置１０では、信号Ｓ１５１ではなく、ＡＮＤ回路１６１の出力信号Ｓ１６１がＤＦＦ１５３のクロック入力端子に入力される。上述したように、ＤＦＦ１５３は“０”又は“１”の値（論理値）を保持し、“０”の値を保持しているとき自身の出力信号Ｓ１５３をローレベルとし且つ“１”の値を保持しているとき自身の出力信号Ｓ１５３をハイレベルとする。図１２のＤＦＦ１５３において、リセット入力端子（Ｒ）への入力信号Ｓ１５２がハイレベルであることを前提にクロック入力端子への入力信号Ｓ１６１にアップエッジが生じたとき、ＤＦＦ１５３は当該アップエッジに同期してデータ入力端子（Ｄ）への入力信号のレベル（ここではハイレベル）を取り込み、これによってＤＦＦ１５３の保持値を“１”とする。データリセットについては上述した通りである。

このため、図１２の二次側制御装置１０では、信号Ｓ１５３にダウンエッジが生じることでＳＲトランジスタＭ２をターンオフさせた後、強制オフ時間ｔ_{Ｆ＿ＯＦＦ}分、ドレイン電圧Ｖ_Ｄ２に依らず信号Ｓ１５３がローレベルに維持される（ＳＲトランジスタＭ２のオフ状態が維持される）。故に、自由共振に基づきドレイン電圧Ｖ_Ｄ２が負になったとしてもＳＲトランジスタＭ２をオフ状態で維持できる。

ドレイン電圧Ｖ_Ｄ２における自由共振の変動の周期と比べて、強制オフ時間ｔ_{Ｆ＿ＯＦＦ}は長い。場合によっては、安全を見て、ドレイン電圧Ｖ_Ｄ２における自由共振の変動の周期の２倍以上の時間を、強制オフ時間ｔ_{Ｆ＿ＯＦＦ}に設定しても良い。

強制オフタイマ回路１６０は、外部から供給される外部信号（不図示）に基づき強制オフ時間ｔ_{Ｆ＿ＯＦＦ}を可変設定して良い。例えば、二次側制御装置１０に外部端子として設定用外部端子（不図示）を設けておく。この場合例えば、二次側制御装置１０の外部において設定用外部端子とグランドとの間に設定用抵抗を接続し、設定用抵抗に対して定電流を供給したときの設定用外部端子の電圧を外部信号として用いて良い。この他、外部信号は任意のアナログ信号又はデジタル信号であって良く、二次側制御装置１０に接続された上位システム（マイクロコンピュータ等；不図示）から上記の外部信号が出力されても良い。

或いは、強制オフ時間ｔ_{Ｆ＿ＯＦＦ}は予め設定された固定時間であっても良い。互いに異なる強制オフ時間ｔ_{Ｆ＿ＯＦＦ}が設定された複数種類の二次側制御装置１０を用意しても良い。即ち例えば、強制オフ時間ｔ_{Ｆ＿ＯＦＦ}として第１固定時間が設定された二次側制御装置１０と、強制オフ時間ｔ_{Ｆ＿ＯＦＦ}として第２固定時間が設定された二次側制御装置１０と、を別々に製造しても良い。ここで、第１及び第２固定時間は互いに相違する。

＜＜第３実施例＞＞
第３実施例を説明する。図１３に示す如く、二次側制御装置１０はＳＲトランジスタＭ２を制御する同期整流制御装置を内包する。同期整流制御装置は図１３に示される回路Ｆ１～Ｆ６を含んで構成される。回路Ｆ１はオンオフ制御回路である。回路Ｆ２は電流生成回路である。回路Ｆ３は第１充電回路である。回路Ｆ４は第２充電回路である。回路Ｆ５は第１放電回路である。回路Ｆ６は第２放電回路である。

オンオフ制御回路Ｆ１は、回路部品１２１～１２３、１３１、１３２、１３９、１５１～１５４及び１５６を含んで構成される。第２実施例の如く（図１２参照）、二次側制御装置１０に強制オフタイマ回路１６０及びＡＮＤ回路１６１が設けられる場合にあっては、強制オフタイマ回路１６０及びＡＮＤ回路１６１もオンオフ制御回路Ｆ１の構成要素に含まれる。

電流生成回路Ｆ２は回路部品１１１～１１６を含んで構成される。第１充電回路Ｆ３は回路部品１３３及び１３４並びにスイッチＳＷ１を含んで構成される。第２充電回路Ｆ４は回路部品１３５及び１３６並びにスイッチＳＷ２を含んで構成される。第１放電回路Ｆ５は回路部品１４０、１４１及び１５０を含んで構成される。回路部品１３７及び１３８も第１放電回路Ｆ５の構成要素に含まれると解して良い。第２放電回路Ｆ６は回路部品１４２及び１５５を含んで構成される。

尚、図１３には幾つかの電圧及び電流を表す記号がまとめて示されている。ドレイン電圧Ｖ_Ｄ２を対象電圧（監視対象電圧）と称することができる。電流Ｉ_Ｃ１、Ｉ_Ｃ２を、夫々、第１充電電流、第２充電電流と称することができる。電圧Ｖ_Ｃ１、Ｖ_Ｃ２を、夫々、第１充電電圧、第２充電電圧と称することができる。電流Ｉ_ＯＮ、Ｉ_ＶＯＵＴを、夫々、第１発生電流、第２発生電流と称することができる。電流Ｉ_Ｄ＿ＯＮを対象比例電流と称することができる。第２発生電流に相当する電流Ｉ_ＶＯＵＴを出力比例電流と称することもできる。

オンオフ制御回路Ｆ１は、ドレイン電圧Ｖ_Ｄ２（対象電圧）に基づきＳＲトランジスタＭ２のターンオンタイミングを決定してＳＲトランジスタＭ２をターンオンさせ、その後、コンデンサＣ１の充電電圧Ｖ_Ｃ１とコンデンサＣ２の充電電圧Ｖ_Ｃ２との比較結果に基づきＳＲトランジスタＭ２をターンオフさせる。

電流生成回路Ｆ２は、スイッチングトランジスタＭ１のオン期間においてドレイン電圧Ｖ_Ｄ２（対象電圧）及び二次側出力電圧Ｖ_ＯＵＴに応じた電流Ｉ_ＯＮ（第１発生電流）を生成し、ＳＲトランジスタＭ２の通電期間においてドレイン電圧Ｖ_Ｄ２（対象電圧）に依存せず二次側出力電圧Ｖ_ＯＵＴに応じた電流Ｉ_ＶＯＵＴ（第２発生電流）を生成する（図８及び図９参照）。

第１充電回路Ｆ３は、スイッチングトランジスタＭ１のオン期間において電流Ｉ_ＯＮ（第１発生電流）に比例する電流Ｉ_Ｃ１（第１充電電流）にてコンデンサＣ１を充電する（図８参照）。詳細には、第１充電回路Ｆ３は、カレントミラー回路ＣＭ２に設けられた出力側トランジスタ（１１５）に接続され、スイッチングトランジスタＭ１のオン期間において、電流Ｉ_ＯＮ（第１発生電流）に基づきカレントミラー回路ＣＭ２の出力側トランジスタ（１１５）を通過する電流に比例する電流Ｉ_Ｃ１を生成し、電流Ｉ_Ｃ１にてコンデンサＣ１を充電する。

第２充電回路Ｆ４は、ＳＲトランジスタＭ２の通電期間において電流Ｉ_ＶＯＵＴ（第２発生電流）に比例する電流Ｉ_Ｃ２（第２充電電流）にてコンデンサＣ２を充電する（図９参照）。詳細には、第２充電回路Ｆ４は、カレントミラー回路ＣＭ１に設けられた出力側トランジスタ（１１３）に接続され、ＳＲトランジスタＭ２の通電期間において、電流Ｉ_ＶＯＵＴ（第２発生電流）に基づき当該出力側トランジスタ（１１３）を通過する電流に比例する電流Ｉ_Ｃ２を生成し、電流Ｉ_Ｃ２にてコンデンサＣ２を充電する。

また、電流生成回路Ｆ２は、スイッチングトランジスタＭ１のオン期間においてドレイン電圧Ｖ_Ｄ２（対象電圧）に比例する電流Ｉ_Ｄ＿ＯＮ（対象比例電流）から二次側出力電圧Ｖ_ＯＵＴに比例する電流Ｉ_ＶＯＵＴ（出力比例電流）を差し引いた電流を、電流Ｉ_ＯＮ（第１発生電流）として生成する機能を有する。

スイッチングトランジスタＭ１のオン期間及びＳＲトランジスタＭ２の通電期間を含む任意の期間において、抵抗Ｒ_ＯＵＴは電流生成回路Ｆ２と協働して二次側出力電圧Ｖ_ＯＵＴを電流Ｉ_ＶＯＵＴ（出力比例電流）に変換する。スイッチングトランジスタＭ１のオン期間において、抵抗Ｒ_Ｄは電流生成回路Ｆ２と協働してドレイン電圧Ｖ_Ｄ２を電流Ｉ_Ｄ＿ＯＮ（対象比例電流）に変換する。

また、オンオフ制御回路Ｆ１は、ドレイン電圧Ｖ_Ｄ２の極性が負であるとき、負のドレイン電圧Ｖ_Ｄ２に基づきオフ検知電流（Ｉ_ＯＦＦ）を発生させて当該オフ検知電流に基づきＳＲトランジスタＭ２をターンオンさせる（図９参照）。

第１放電回路Ｆ５は、スイッチングトランジスタＭ１のオン期間においてコンデンサＣ１が電流Ｉ_Ｃ１にて充電開始される前に、コンデンサＣ１を放電させる機能を持つ。第２放電回路Ｆ６は、ＳＲトランジスタＭ２の通電期間においてコンデンサＣ２が電流Ｉ_Ｃ２にて充電開始される前に、コンデンサＣ２を放電させる機能を持つ。

尚、図１３に示した回路の切り分けは例に過ぎず、回路Ｆ１～Ｆ６の機能の内、幾つかの機能は、回路Ｆ１～Ｆ６の内の２以上の回路が協働することで実現される。任意の１つの回路部品は、回路Ｆ１～Ｆ６の内、２以上の回路に共用され得る。

＜＜第４実施例＞＞
第４実施例を説明する。第４実施例では、上述した各事項に対する変形技術及び補足事項等を説明する。

任意の信号又は電圧に関して、上述の主旨を損なわない形で、それらのハイレベルとローレベルの関係は上述したものの逆とされ得る。

各実施形態に示されたＦＥＴ（電界効果トランジスタ）のチャネルの種類は例示である。上述の主旨を損なわない形で、任意のＦＥＴのチャネルの種類はＰチャネル型及びＮチャネル型間で変更され得る。

不都合が生じない限り、上述の任意のトランジスタは、任意の種類のトランジスタであって良い。例えば、ＭＯＳＦＥＴとして上述された任意のトランジスタを、不都合が生じない限り、接合型ＦＥＴ、ＩＧＢＴ（Insulated Gate Bipolar Transistor）又はバイポーラトランジスタに置き換えることも可能である。任意のトランジスタは第１電極、第２電極及び制御電極を有する。ＦＥＴにおいては、第１及び第２電極の内の一方がドレインで他方がソースであり且つ制御電極がゲートである。ＩＧＢＴにおいては、第１及び第２電極の内の一方がコレクタで他方がエミッタであり且つ制御電極がゲートである。ＩＧＢＴに属さないバイポーラトランジスタにおいては、第１及び第２電極の内の一方がコレクタで他方がエミッタであり且つ制御電極がベースである。

本開示の実施形態は、特許請求の範囲に示された技術的思想の範囲内において、適宜、種々の変更が可能である。以上の実施形態は、あくまでも、本開示の実施形態の例であって、本開示ないし各構成要件の用語の意義は、以上の実施形態に記載されたものに制限されるものではない。上述の説明文中に示した具体的な数値は、単なる例示であって、当然の如く、それらを様々な数値に変更することができる。

＜＜付記＞＞
上述の実施形態にて具体的構成例が示された本開示について付記を設ける。

本開示の一側面に係る同期整流制御装置は、フライバック方式による絶縁同期整流型ＤＣ／ＤＣコンバータの二次側に配置された同期整流トランジスタ（Ｍ２）を制御するよう構成された同期整流制御装置（１０）において、前記ＤＣ／ＤＣコンバータにおけるトランスの一次側巻線に接続されたスイッチングトランジスタ（Ｍ１）のオン期間において、前記ＤＣ／ＤＣコンバータにおけるトランスの二次側巻線と前記同期整流トランジスタとの接続ノードに加わる対象電圧（Ｖ_Ｄ２）、及び、前記ＤＣ／ＤＣコンバータの二次側出力電圧（Ｖ_ＯＵＴ）に応じた第１充電電流（Ｉ_Ｃ１）にて充電されるよう構成された第１コンデンサ（Ｃ１）と、前記スイッチングトランジスタのターンオフ後における前記同期整流トランジスタの通電期間において、前記二次側出力電圧に応じた第２充電電流（Ｉ_Ｃ２）にて充電されるよう構成された第２コンデンサ（Ｃ２）と、前記対象電圧に基づき前記同期整流トランジスタのターンオンタイミングを決定して前記同期整流トランジスタをターンオンさせ、その後、前記第１コンデンサの充電電圧と前記第２コンデンサの充電電圧との比較結果（Ｓ１５２）に基づき前記同期整流トランジスタをターンオフさせるよう構成されたオンオフ制御回路（Ｆ１）と、を備える構成（第１の構成）である。

これにより、二次側の同期整流トランジスタに電流が流れる期間において、極力長く、同期整流トランジスタをオンとする制御が可能となる（上述のマージン時間を低く抑えることができる）。このため、効率の改善が見込まれる。

上記第１の構成に係る同期整流制御装置において、前記スイッチングトランジスタのオン期間において前記対象電圧及び前記二次側出力電圧に応じた第１発生電流（Ｉ_ＯＮ）を生成し、且つ、前記同期整流トランジスタの通電期間において前記対象電圧に依存せず前記二次側出力電圧に応じた第２発生電流（Ｉ_ＶＯＵＴ）を生成するよう構成された電流生成回路（Ｆ２）と、前記スイッチングトランジスタのオン期間において前記第１発生電流（Ｉ_ＯＮ）に比例する前記第１充電電流にて前記第１コンデンサを充電するよう構成された第１充電回路（Ｆ３）と、前記同期整流トランジスタの通電期間において前記第２発生電流（Ｉ_ＶＯＵＴ）に比例する前記第２充電電流にて前記第２コンデンサを充電するよう構成された第２充電回路（Ｆ４）と、を更に備える構成（第２の構成）であっても良い。

上記第２の構成に係る同期整流制御装置において、前記電流生成回路は、前記スイッチングトランジスタのオン期間において前記対象電圧に比例する対象比例電流（Ｉ_Ｄ＿ＯＮ）から前記二次側出力電圧に比例する出力比例電流（Ｉ_ＶＯＵＴ）を差し引いた電流を前記第１発生電流（Ｉ_ＯＮ）として生成し、前記同期整流トランジスタの通電期間において前記出力比例電流を前記第２発生電流として生成する構成（第３の構成）であっても良い。

上記第３の構成に係る同期整流制御装置において、前記二次側出力電圧が加わるノードに対し第１抵抗（Ｒ_ＯＵＴ）を介して接続されるよう構成された第１端子（ＴＭ１）と、前記対象電圧が加わるノードに対し第２抵抗（Ｒ_Ｄ）を介して接続されるよう構成された第２端子（ＴＭ２）と、を更に備え、前記電流生成回路は、前記第１端子及び前記第２端子に接続され、前記スイッチングトランジスタのオン期間において前記二次側出力電圧を前記第１抵抗を用いて電流に変換することで前記出力比例電流（Ｉ_ＶＯＵＴ）を生成するとともに前記対象電圧を前記第２抵抗を用いて電流に変換することで前記対象比例電流（Ｉ_Ｄ＿ＯＮ）を生成し、前記同期整流トランジスタの通電期間において前記二次側出力電圧を前記第１抵抗を用いて電流に変換することで前記出力比例電流（Ｉ_ＶＯＵＴ）を生成する構成（第４の構成）であっても良い。

スイッチングトランジスタのオン期間において対象電圧は相応に高くなるが、上記構成を採用することにより第２端子の必要耐圧を低く抑えることが可能となる。

上記第４の構成に係る同期整流制御装置において、前記電流生成回路は、前記第１端子に接続された入力側トランジスタ（１１１）、及び、前記第２端子に接続された出力側トランジスタ（１１２）を有する第１カレントミラー回路（ＣＭ１）と、前記第２端子に接続された入力側トランジスタ（１１４）を有する第２カレントミラー回路（ＣＭ２）と、を備え、前記スイッチングトランジスタのオン期間において、前記第１カレントミラー回路及び前記第２カレントミラー回路を用いて、前記第１端子に前記出力比例電流を通過させる一方で前記第２端子に前記対象比例電流を通過させ且つ前記対象比例電流及び前記出力比例電流間の差電流を前記第２カレントミラー回路の入力側トランジスタ（１１４）に通過させることで前記第１発生電流（Ｉ_ＯＮ）を生成し、前記同期整流トランジスタの通電期間において、前記第１カレントミラー回路を用いて前記第１端子に前記出力比例電流を通過させることで前記第２発生電流（Ｉ_ＶＯＵＴ）を生成する構成（第５の構成）であっても良い。

上記第５の構成に係る同期整流制御装置において、前記第１充電回路は、前記第２カレントミラー回路の出力側トランジスタ（１１５）に接続され、前記スイッチングトランジスタのオン期間において、前記第１発生電流（Ｉ_ＯＮ）に基づき前記第２カレントミラー回路の出力側トランジスタ（１１５）を通過する電流に比例する電流を、前記第１充電電流（Ｉ_Ｃ１）として生成して前記第１充電電流にて前記第１コンデンサを充電し、前記第２充電回路は、前記第１カレントミラー回路に設けられた他の出力側トランジスタ（１１３）に接続され、前記同期整流トランジスタの通電期間において、前記第２発生電流（Ｉ_ＶＯＵＴ）に基づき前記他の出力側トランジスタ（１１３）を通過する電流に比例する電流を、前記第２充電電流（Ｉ_Ｃ２）として生成して前記第２充電電流にて前記第２コンデンサを充電する構成（第６の構成）であっても良い。

上記第１～第６の構成の何れかに係る同期整流制御装置において、前記オンオフ制御回路は、前記スイッチングトランジスタのターンオフに伴う前記対象電圧の極性の正から負への変化に応答して前記同期整流トランジスタをターンオンさせ、その後、前記第２コンデンサの充電電圧が、前記スイッチングトランジスタのオン期間中に発生した前記第１コンデンサの充電電圧に達したとき、前記同期整流トランジスタをターンオフさせる構成（第７の構成）であっても良い。

上記第７の構成に係る同期整流制御装置において、前記オンオフ制御回路は、前記対象電圧の極性が負であるとき、負の前記対象電圧に基づきオフ検知電流（Ｉ_ＯＦＦ）を発生させて前記オフ検知電流に基づき前記同期整流トランジスタをターンオンさせる構成（第８の構成）であっても良い。

上記第１～第８の構成の何れかに係る同期整流制御装置において、前記オンオフ制御回路は、前記同期整流トランジスタをターンオフさせた後、前記対象電圧に依らず、所定の強制オフ時間（ｔ_{Ｆ＿ＯＦＦ}）分、前記同期整流トランジスタのオフ状態を維持する構成（第９の構成）であっても良い。

同期整流トランジスタのターンオフ後において自由共振により対象電圧が負になることがあるが、上記構成により、自由共振に基づく負の対象電圧に起因して同期整流トランジスタがオンとされることが回避される。

上記第１～第９の構成の何れかに係る同期整流制御装置において、前記スイッチングトランジスタのオン期間において前記第１コンデンサが前記第１充電電流にて充電開始される前に、前記第１コンデンサを放電させるよう構成された第１放電回路（Ｆ５）と、前記同期整流トランジスタの通電期間において前記第２コンデンサが前記第２充電電流にて充電開始される前に、前記第２コンデンサを放電させるよう構成された第２放電回路（Ｆ６）と、を備えた構成（第１０の構成）であっても良い。

上記第１～第１０の構成の何れかに係る同期整流制御装置において、前記同期整流トランジスタの通電期間において、前記同期整流トランジスタのチャネル又は前記同期整流トランジスタの寄生ダイオードを通じ、前記二次側巻線の蓄積エネルギに基づく電流が流れる構成（第１１の構成）であっても良い。

１ ＡＣ／ＤＣコンバータ
２ フィルタ
３ 整流回路
４ ＤＣ／ＤＣコンバータ
５ 一次側制御装置
６ 一次側電源回路
７ フォトカプラ
８ 分圧回路
１０ 二次側制御装置
Ｃ_ＩＮ 入力コンデンサ
Ｖ_ＩＮ 一次側入力電圧
ＩＮ_Ｐ、ＩＮ_Ｎ 入力端子
Ｃ_ＯＵＴ 出力コンデンサ
Ｖ_ＯＵＴ 二次側出力電圧
ＯＵＴ_Ｐ、ＯＵＴ_Ｎ 出力端子
ＬＤ 負荷
Ｒ_ＣＳ センス抵抗
Ｍ１ スイッチングトランジスタ
Ｍ２ 同期整流トランジスタ
ＴＲ トランス
Ｗ１ 一次側巻線
Ｗ２ 二次側巻線
Ｒ_ＯＵＴ、Ｒ_Ｄ 抵抗
ＴＭ１～ＴＭ７ 外部端子
ＣＭ１～ＣＭ６ カレントミラー回路
ＳＷ１、ＳＷ２ スイッチ
Ｃ１、Ｃ２ コンデンサ
Ｆ１ オンオフ制御回路
Ｆ２ 電流生成回路
Ｆ３ 第１充電回路
Ｆ４ 第２充電回路
Ｆ５ 第１放電回路
Ｆ６ 第２放電回路
Ｉ_Ｐ 一次側電流
Ｉ_Ｓ 二次側電流
Ｖ_Ｄ１ ドレイン電圧
Ｖ_Ｄ２ ドレイン電圧（対象電圧）
Ｉ_Ｃ１、Ｉ_Ｃ２ 電流（充電電流）
Ｖ_Ｃ１、Ｖ_Ｃ２ 電圧（充電電圧）
Ｉ_ＶＯＵＴ 電流（出力比例電流、第２発生電流）
Ｉ_Ｄ＿ＯＮ 電流（対象比例電流）
Ｉ_ＯＮ 電流（対象比例電流）

Claims (11)

1. フライバック方式による絶縁同期整流型ＤＣ／ＤＣコンバータの二次側に配置された同期整流トランジスタを制御するよう構成された同期整流制御装置において、
   前記ＤＣ／ＤＣコンバータにおけるトランスの一次側巻線に接続されたスイッチングトランジスタのオン期間において、前記ＤＣ／ＤＣコンバータにおけるトランスの二次側巻線と前記同期整流トランジスタとの接続ノードに加わる対象電圧、及び、前記ＤＣ／ＤＣコンバータの二次側出力電圧に応じた第１充電電流にて充電されるよう構成された第１コンデンサと、
   前記スイッチングトランジスタのターンオフ後における前記同期整流トランジスタの通電期間において、前記二次側出力電圧に応じた第２充電電流にて充電されるよう構成された第２コンデンサと、
   前記対象電圧に基づき前記同期整流トランジスタのターンオンタイミングを決定して前記同期整流トランジスタをターンオンさせ、その後、前記第１コンデンサの充電電圧と前記第２コンデンサの充電電圧との比較結果に基づき前記同期整流トランジスタをターンオフさせるよう構成されたオンオフ制御回路と、を備える
   、同期整流制御装置。
2. 前記スイッチングトランジスタのオン期間において前記対象電圧及び前記二次側出力電圧に応じた第１発生電流を生成し、且つ、前記同期整流トランジスタの通電期間において前記対象電圧に依存せず前記二次側出力電圧に応じた第２発生電流を生成するよう構成された電流生成回路と、
   前記スイッチングトランジスタのオン期間において前記第１発生電流に比例する前記第１充電電流にて前記第１コンデンサを充電するよう構成された第１充電回路と、
   前記同期整流トランジスタの通電期間において前記第２発生電流に比例する前記第２充電電流にて前記第２コンデンサを充電するよう構成された第２充電回路と、を更に備える
   、請求項１に記載の同期整流制御装置。
3. 前記電流生成回路は、前記スイッチングトランジスタのオン期間において前記対象電圧に比例する対象比例電流から前記二次側出力電圧に比例する出力比例電流を差し引いた電流を前記第１発生電流として生成し、前記同期整流トランジスタの通電期間において前記出力比例電流を前記第２発生電流として生成する
   、請求項２に記載の同期整流制御装置。
4. 前記二次側出力電圧が加わるノードに対し第１抵抗を介して接続されるよう構成された第１端子と、
   前記対象電圧が加わるノードに対し第２抵抗を介して接続されるよう構成された第２端子と、を更に備え、
   前記電流生成回路は、前記第１端子及び前記第２端子に接続され、前記スイッチングトランジスタのオン期間において前記二次側出力電圧を前記第１抵抗を用いて電流に変換することで前記出力比例電流を生成するとともに前記対象電圧を前記第２抵抗を用いて電流に変換することで前記対象比例電流を生成し、前記同期整流トランジスタの通電期間において前記二次側出力電圧を前記第１抵抗を用いて電流に変換することで前記出力比例電流を生成する
   、請求項３に記載の同期整流制御装置。
5. 前記電流生成回路は、前記第１端子に接続された入力側トランジスタ、及び、前記第２端子に接続された出力側トランジスタを有する第１カレントミラー回路と、
   前記第２端子に接続された入力側トランジスタを有する第２カレントミラー回路と、を備え、
   前記スイッチングトランジスタのオン期間において、前記第１カレントミラー回路及び前記第２カレントミラー回路を用いて、前記第１端子に前記出力比例電流を通過させる一方で前記第２端子に前記対象比例電流を通過させ且つ前記対象比例電流及び前記出力比例電流間の差電流を前記第２カレントミラー回路の入力側トランジスタに通過させることで前記第１発生電流を生成し、
   前記同期整流トランジスタの通電期間において、前記第１カレントミラー回路を用いて前記第１端子に前記出力比例電流を通過させることで前記第２発生電流を生成する
   、請求項４に記載の同期整流制御装置。
6. 前記第１充電回路は、前記第２カレントミラー回路の出力側トランジスタに接続され、前記スイッチングトランジスタのオン期間において、前記第１発生電流に基づき前記第２カレントミラー回路の出力側トランジスタを通過する電流に比例する電流を、前記第１充電電流として生成して前記第１充電電流にて前記第１コンデンサを充電し、
   前記第２充電回路は、前記第１カレントミラー回路に設けられた他の出力側トランジスタに接続され、前記同期整流トランジスタの通電期間において、前記第２発生電流に基づき前記他の出力側トランジスタを通過する電流に比例する電流を、前記第２充電電流として生成して前記第２充電電流にて前記第２コンデンサを充電する
   、請求項５に記載の同期整流制御装置。
7. 前記オンオフ制御回路は、前記スイッチングトランジスタのターンオフに伴う前記対象電圧の極性の正から負への変化に応答して前記同期整流トランジスタをターンオンさせ、その後、前記第２コンデンサの充電電圧が、前記スイッチングトランジスタのオン期間中に発生した前記第１コンデンサの充電電圧に達したとき、前記同期整流トランジスタをターンオフさせる
   、請求項１～６の何れかに記載の同期整流制御装置。
8. 前記オンオフ制御回路は、前記対象電圧の極性が負であるとき、負の前記対象電圧に基づきオフ検知電流を発生させて前記オフ検知電流に基づき前記同期整流トランジスタをターンオンさせる
   、請求項７に記載の同期整流制御装置。
9. 前記オンオフ制御回路は、前記同期整流トランジスタをターンオフさせた後、前記対象電圧に依らず、所定の強制オフ時間分、前記同期整流トランジスタのオフ状態を維持する
   、請求項１～６の何れかに記載の同期整流制御装置。
10. 前記スイッチングトランジスタのオン期間において前記第１コンデンサが前記第１充電電流にて充電開始される前に、前記第１コンデンサを放電させるよう構成された第１放電回路と、
    前記同期整流トランジスタの通電期間において前記第２コンデンサが前記第２充電電流にて充電開始される前に、前記第２コンデンサを放電させるよう構成された第２放電回路と、を備えた
    、請求項１～６の何れかに記載の同期整流制御装置。
11. 前記同期整流トランジスタの通電期間において、前記同期整流トランジスタのチャネル又は前記同期整流トランジスタの寄生ダイオードを通じ、前記二次側巻線の蓄積エネルギに基づく電流が流れる
    、請求項１～６の何れかに記載の同期整流制御装置。

Images