JPS59110376A - スイツチングレギユレ−タ - Google Patents
スイツチングレギユレ−タInfo
- Publication number
- JPS59110376A JPS59110376A JP21680482A JP21680482A JPS59110376A JP S59110376 A JPS59110376 A JP S59110376A JP 21680482 A JP21680482 A JP 21680482A JP 21680482 A JP21680482 A JP 21680482A JP S59110376 A JPS59110376 A JP S59110376A
- Authority
- JP
- Japan
- Prior art keywords
- waveform
- output
- main switch
- voltage
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は多出力のスイッチングレギュレータに係り、特
にスイッチングの損失を軽減したスイッチングレギュレ
ータに関する。
にスイッチングの損失を軽減したスイッチングレギュレ
ータに関する。
スイッチングレギュレータは、直流電圧をオンオフスイ
ッチにより交流に変換し、変圧器で変圧して再び整流し
、所望の電圧の直流を発生するものである。
ッチにより交流に変換し、変圧器で変圧して再び整流し
、所望の電圧の直流を発生するものである。
第１図は、フォワード方式の多出力スイッチングレギュ
レータの例を示すもので、入力電圧Ｅは主スィッチ１に
よりオンオフされて交流に変換され、主トランス２で変
圧されたのち整流ダイオード６、転流ダイオード４．チ
ョークトランス５．及びコンデンサ６で整流され、出力
Ｖｌが生滅される。パルス幅変調回路７は、主スィッチ
１のオンオフ比を制御して、出力電圧■１を調整する。
レータの例を示すもので、入力電圧Ｅは主スィッチ１に
よりオンオフされて交流に変換され、主トランス２で変
圧されたのち整流ダイオード６、転流ダイオード４．チ
ョークトランス５．及びコンデンサ６で整流され、出力
Ｖｌが生滅される。パルス幅変調回路７は、主スィッチ
１のオンオフ比を制御して、出力電圧■１を調整する。
出力電圧■２は、出力電圧■ｌを入力として、降圧型チ
ョツノ（方式のスイッチングレギュレータにより生成さ
れる。即ち、）くパルス幅変調回路６０により制御され
るスイッチ８で出力■１をオンオフし、これを転流ダイ
オード９．チョークトランス１０．及びコンデンサ６１
で平滑する。
ョツノ（方式のスイッチングレギュレータにより生成さ
れる。即ち、）くパルス幅変調回路６０により制御され
るスイッチ８で出力■１をオンオフし、これを転流ダイ
オード９．チョークトランス１０．及びコンデンサ６１
で平滑する。
このスイッチングレギュレータに於る、主スイツチ１の
コレクタ・エミッタ間電圧波形ＶＣＥコレクタ電流波形
ｒｃ ｌ及びこれらの波形から導出されるスイッチ損失
Ｐｃを第６Ａ図に示す。
コレクタ・エミッタ間電圧波形ＶＣＥコレクタ電流波形
ｒｃ ｌ及びこれらの波形から導出されるスイッチ損失
Ｐｃを第６Ａ図に示す。
同図から明らかなように、主スィッチ１のターンオン、
ターンオフ時の過渡期の損失が太きい、このような主ス
ィッチの過渡期の損失を減じ効率をあげる一方法として
スイッチがバイポーラトランジスタの場合、適当な逆ベ
ース電流、を流せるドライブ回路を付加する方法がある
。もちろんＭＯ８Ｉ−ランジスタの場合も必要ならばド
ライブ回路を付加する。しかし、このドライブ回路は構
成が複雑で、高価となる欠点があった。
ターンオフ時の過渡期の損失が太きい、このような主ス
ィッチの過渡期の損失を減じ効率をあげる一方法として
スイッチがバイポーラトランジスタの場合、適当な逆ベ
ース電流、を流せるドライブ回路を付加する方法がある
。もちろんＭＯ８Ｉ−ランジスタの場合も必要ならばド
ライブ回路を付加する。しかし、このドライブ回路は構
成が複雑で、高価となる欠点があった。
第２図は別の従来例を示すもので、出力■１は第１図の
ものと同じフォワード方式スイッチングレギュレータで
生成している。一方、出力■２は、主トランス１２を多
巻線にし、クロスレギユレーションにより生成する。こ
のクロスレギユレーションの誤差の補償はスイッチ１８
にて行う。
ものと同じフォワード方式スイッチングレギュレータで
生成している。一方、出力■２は、主トランス１２を多
巻線にし、クロスレギユレーションにより生成する。こ
のクロスレギユレーションの誤差の補償はスイッチ１８
にて行う。
即ち、主スィッチ１１のオン期間内にスイッチ１８主ス
イツチ１１はオフとなる。この回路の主スィッチ１１の
コレクタ・エミッタ間電圧波形ＶＣＥ＋コレクタ電流波
形Ｉｃ、及びこれらの波形から導出されるスイッチ損失
ｐｃを第３Ｂ図に示す。同図にみられるように、主スィ
ッチ１１のターンオン時にはスイッチ１８オフで負荷が
軽減されているから、ターンオン時の損失は低減される
が、ターンオフ時は第１図の回路の場合よりいくぶん多
く、主スィッチ１１の損失低減効果はほとんど得られな
い。
イツチ１１はオフとなる。この回路の主スィッチ１１の
コレクタ・エミッタ間電圧波形ＶＣＥ＋コレクタ電流波
形Ｉｃ、及びこれらの波形から導出されるスイッチ損失
ｐｃを第３Ｂ図に示す。同図にみられるように、主スィ
ッチ１１のターンオン時にはスイッチ１８オフで負荷が
軽減されているから、ターンオン時の損失は低減される
が、ターンオフ時は第１図の回路の場合よりいくぶん多
く、主スィッチ１１の損失低減効果はほとんど得られな
い。
このように第２図にあげた従来例も、第１図の場合と同
様、高効率を得ようとすると主スィッチに複雑なドライ
ブ回路が必要となり、高価となる欠点がある。
様、高効率を得ようとすると主スィッチに複雑なドライ
ブ回路が必要となり、高価となる欠点がある。
本発明の目的は、上述した従来技術の欠点をなくし、簡
単で安価な構成で、かつ主スィッチの過渡期の損失を低
減した、多出力のスイッチングレギュレータを提供する
にある。
単で安価な構成で、かつ主スィッチの過渡期の損失を低
減した、多出力のスイッチングレギュレータを提供する
にある。
本発明は、クロスレギユレーション方式に於て、クロス
レギユレーション補償用スイッチを主スイツチ転流時に
常にオフとなるように制御することによって、主スイツ
チ転流時の負荷電流を減じるように構成したことを特徴
とするものである。
レギユレーション補償用スイッチを主スイツチ転流時に
常にオフとなるように制御することによって、主スイツ
チ転流時の負荷電流を減じるように構成したことを特徴
とするものである。
以下、本発明の一実施例を２出力フワオ一ド方式スイッ
チングレギュレータで説明する。捷ず通常用いられる第
２図の基本パルス幅変調回路１７の構成および動作は第
４Ａ図、第４１（図に示すようなものである。鋸歯状波
発生回路１７１（第２図では省略している）からの鋸歯
状波ａと、出力電圧Ｖ、を適当に分圧しだ直流電圧すを
コンパレータ１７２で比較しａ＞ｂとなるＴｏｎ期間、
ドライバ１７シのベースをハイレベルにスル。
チングレギュレータで説明する。捷ず通常用いられる第
２図の基本パルス幅変調回路１７の構成および動作は第
４Ａ図、第４１（図に示すようなものである。鋸歯状波
発生回路１７１（第２図では省略している）からの鋸歯
状波ａと、出力電圧Ｖ、を適当に分圧しだ直流電圧すを
コンパレータ１７２で比較しａ＞ｂとなるＴｏｎ期間、
ドライバ１７シのベースをハイレベルにスル。
このＴｏｎ 期間主スィッチ１゛１はオンとなる。これ
によって出力電圧が上昇（下降）したらノ＜１１１幅Ｔ
ｏｎを狭める（広げる）ように動作するから出力電圧Ｖ
ｌが一定に制御される。このパルス幅変調回路１７は従
来と同じ構成であるが、本実施例では、パルス幅変調回
路２２の構成が上記の回路１７とは異っている所に特徴
があり、全体の回路構成は第２図と同じである。。
によって出力電圧が上昇（下降）したらノ＜１１１幅Ｔ
ｏｎを狭める（広げる）ように動作するから出力電圧Ｖ
ｌが一定に制御される。このパルス幅変調回路１７は従
来と同じ構成であるが、本実施例では、パルス幅変調回
路２２の構成が上記の回路１７とは異っている所に特徴
があり、全体の回路構成は第２図と同じである。。
第５Ａ図は本実施例におけるパルス幅変調回路１７と２
２の詳細結線、第５Ｂ図は各部波形ケ示す図である。パ
ルス幅変調回路１７は、前述したように鋸歯状波ａを一
方の入力、出力電圧Ｖｌを分圧した直流′電圧すを他方
の入力とし、その出力は主巧イツチ１１に接続される、
パルス幅変調回路２２は、基本パルス幅変調回路１７と
同構成の回路１７を基本とするが、その入力は鋸歯状波
ａでなく、同図に示したような電圧波形ａ１である。
２の詳細結線、第５Ｂ図は各部波形ケ示す図である。パ
ルス幅変調回路１７は、前述したように鋸歯状波ａを一
方の入力、出力電圧Ｖｌを分圧した直流′電圧すを他方
の入力とし、その出力は主巧イツチ１１に接続される、
パルス幅変調回路２２は、基本パルス幅変調回路１７と
同構成の回路１７を基本とするが、その入力は鋸歯状波
ａでなく、同図に示したような電圧波形ａ１である。
この波形ａ１は次のようにして生成される。ｆａｌｌち
第５Ａ図のワンショットマルチバイブレータ２２１は、
波形ａの立ち下がりエツジでトリガがかかり、その出力
が波形ａの周期よりも少し短い時間だけローレベルにな
り、その抜法の立下り迄の時間τだけハイレベルとなる
ようなパルスを出力する。従って、この時間τの間はト
ランジスタ２２２がオンし、バッファアンプ２２６がら
出力された波形ａをこのオン期間中接地して波形ａｌが
生成される。そしてこのような波形ａ１と、出力電圧■
２を適当に分圧した直流ｂ＋とを、変調回路２２内のコ
ンパレータで比較して出力ｃｌ（第５１１図）を得、こ
れによってスイッチ１８を制御する。従って、クロスレ
ギユレーション誤差補償用のスイッチ１８は、主スィッ
チ１１のオン時間内に、オフ、オンの動作を行い、主ス
イツチ１１０オンへの転流時のみでなく、オフへの転流
時にもスイッチ１Ｂはオフして、主スィッチ１１の負荷
電流を軽減させるので、この時の主スィッチ１１の損失
Ｐｃは、第６Ｃ図に示すよう罠大幅に低減される。
第５Ａ図のワンショットマルチバイブレータ２２１は、
波形ａの立ち下がりエツジでトリガがかかり、その出力
が波形ａの周期よりも少し短い時間だけローレベルにな
り、その抜法の立下り迄の時間τだけハイレベルとなる
ようなパルスを出力する。従って、この時間τの間はト
ランジスタ２２２がオンし、バッファアンプ２２６がら
出力された波形ａをこのオン期間中接地して波形ａｌが
生成される。そしてこのような波形ａ１と、出力電圧■
２を適当に分圧した直流ｂ＋とを、変調回路２２内のコ
ンパレータで比較して出力ｃｌ（第５１１図）を得、こ
れによってスイッチ１８を制御する。従って、クロスレ
ギユレーション誤差補償用のスイッチ１８は、主スィッ
チ１１のオン時間内に、オフ、オンの動作を行い、主ス
イツチ１１０オンへの転流時のみでなく、オフへの転流
時にもスイッチ１Ｂはオフして、主スィッチ１１の負荷
電流を軽減させるので、この時の主スィッチ１１の損失
Ｐｃは、第６Ｃ図に示すよう罠大幅に低減される。
なお、以上の実施例とは異る方法として、パルス幅変調
回路１７．２２はともに第４Ｂ図の特性とし、その代り
に、パルス幅変調回路２２０入力すについて、ターンオ
フ直前のある期間、外部より強制的にそのミグレベルを
鋸歯状波の最大値よりも大きくするような構成にしても
、同じ効果を得ることができる。
回路１７．２２はともに第４Ｂ図の特性とし、その代り
に、パルス幅変調回路２２０入力すについて、ターンオ
フ直前のある期間、外部より強制的にそのミグレベルを
鋸歯状波の最大値よりも大きくするような構成にしても
、同じ効果を得ることができる。
本発明の他の実施例を第６Ａ図に示す。本実施例は第２
図のパルス幅変調回路１７の構成を、第４Ａ図で説明し
た基本パルス幅７１！、７４１１．１回路１７に代って
第６Ａ図の回路１７ａでおきかえ、パルス幅変調回路２
２は第４Ａ図の基本パルス幅変調回路１７と同じとした
場合である。波形を第６Ｂ図に示す。パルス幅変調回路
２２は鋸歯状波ａを一方の入力、出力電圧■２を分圧し
た直流電圧ｂ１を他方の入力とし、補助スイッチ１８に
接続される。
図のパルス幅変調回路１７の構成を、第４Ａ図で説明し
た基本パルス幅７１！、７４１１．１回路１７に代って
第６Ａ図の回路１７ａでおきかえ、パルス幅変調回路２
２は第４Ａ図の基本パルス幅変調回路１７と同じとした
場合である。波形を第６Ｂ図に示す。パルス幅変調回路
２２は鋸歯状波ａを一方の入力、出力電圧■２を分圧し
た直流電圧ｂ１を他方の入力とし、補助スイッチ１８に
接続される。
パルス幅変調回路１７ａでは、鋸歯状波ａを一方の入力
とし、出力電圧Ｖ＋を分圧した直流′電圧すを他方の入
力とする基本パルス幅変調回路１７の出力ｄを得、ワン
ショットマルチハイブレーク１７４は、この波形ｄの立
下りエツジをト１１ガとして時間τ】だけハイレベルと
なる出力ｅを生成する。従って波形ｄとｅのＮＯＲをノ
ア回路１７５でとり、ドライバ用のトランジスタ１７６
から反転して出力すると、主スイツチ１１ヲオンさせる
信号Ｃは、回路１７の出力ｄの後縁をτｌだけ延長させ
た波形となり、主スィッチ１１のターンオフ時にもクロ
スレギユレーション誤差補償用のスイッチ１８は確実に
オフしており（同図は波形ｃ＋ｆｉ−照）、主スィッチ
１１のターンオン、オフ時点ともにその９荷が軽減され
る。
とし、出力電圧Ｖ＋を分圧した直流′電圧すを他方の入
力とする基本パルス幅変調回路１７の出力ｄを得、ワン
ショットマルチハイブレーク１７４は、この波形ｄの立
下りエツジをト１１ガとして時間τ】だけハイレベルと
なる出力ｅを生成する。従って波形ｄとｅのＮＯＲをノ
ア回路１７５でとり、ドライバ用のトランジスタ１７６
から反転して出力すると、主スイツチ１１ヲオンさせる
信号Ｃは、回路１７の出力ｄの後縁をτｌだけ延長させ
た波形となり、主スィッチ１１のターンオフ時にもクロ
スレギユレーション誤差補償用のスイッチ１８は確実に
オフしており（同図は波形ｃ＋ｆｉ−照）、主スィッチ
１１のターンオン、オフ時点ともにその９荷が軽減され
る。
本発明のもう一つの他の実施例を第７Ａ川に示す。その
各部波形を第７Ｂ図に示す。本実施例は全体の回路構成
およびパルス幅変調回路１７゜２２は、全て第２図およ
び基本パルス幅変調回路１７と同じである。異なるのは
第７Ａ図に示すように、発振器が鋸歯状波発生回路１７
１に代って二角波発生回路１７１ａが用いられている点
である。この実施例の場合、出力電圧Ｖ、を分圧しだｉ
ｈ流霜、圧すと出力電圧■２を分圧した直流■−圧ｂｌ
の関係がｂ＜ｂ＋であるように設定しておけば、１６１
図から明らかなように必ずクロスレギユレーション誤差
補償用のスイッチ１８は主スィッチ１１のターンオン及
びオフ時には必ず万フとなっており、所要の効果が容易
に得られる。
各部波形を第７Ｂ図に示す。本実施例は全体の回路構成
およびパルス幅変調回路１７゜２２は、全て第２図およ
び基本パルス幅変調回路１７と同じである。異なるのは
第７Ａ図に示すように、発振器が鋸歯状波発生回路１７
１に代って二角波発生回路１７１ａが用いられている点
である。この実施例の場合、出力電圧Ｖ、を分圧しだｉ
ｈ流霜、圧すと出力電圧■２を分圧した直流■−圧ｂｌ
の関係がｂ＜ｂ＋であるように設定しておけば、１６１
図から明らかなように必ずクロスレギユレーション誤差
補償用のスイッチ１８は主スィッチ１１のターンオン及
びオフ時には必ず万フとなっており、所要の効果が容易
に得られる。
なお、以上の実施例では、２出カスイツチングレギユレ
ータについて説明したが、一般の多出力スイッチングレ
ギュし／−夕の場合にも適用可能なことは明らかである
。
ータについて説明したが、一般の多出力スイッチングレ
ギュし／−夕の場合にも適用可能なことは明らかである
。
以上の説明から明らかなように、本発明によれば、多出
力スイッチングレギュレータの１次側（入力側）のＤＣ
−ＡＣ変換を行う王スイッチの過渡期の損失を簡単で安
価なドライブ回路により低減できるという効果があり、
経済的。
力スイッチングレギュレータの１次側（入力側）のＤＣ
−ＡＣ変換を行う王スイッチの過渡期の損失を簡単で安
価なドライブ回路により低減できるという効果があり、
経済的。
熱効率的、信頼性的に優れた構成を得ることができる。
。
第１図は従来のフォワード方式炙出カスイツチングレギ
ュレータの一回路例を示す図、第２図は他の従来例と本
発明の説明に用いた回路図第６Ａ図、第３Ｂ図及び第３
Ｃ図は従来回路と本発明の主スィッチのコレクタ・エミ
ッタ間電圧波形、コレクタ電流波形、及びスイッチ損失
を示す図、＊４Ａ図はパルス幅変調回路の説、明図、第
４Ｂ図は波形図、第５Ａ図は本発明の一実施例を示す図
、第５Ｂ図は波形図、第６Ａ図及び第７Ａ図は夫々本発
明の別の実施例を示す図、％６Ｂ図、第７Ｂ図は波形図
である。 １１・・・主スィッチ １２・・・主トランス１５
・・・整流ダイオード １７、１７ａ・・・パルス幅変調回路 １８・・・クロスレギユレーション誤差補ｆａｔ 用ス
イッチ ２２・・・パルス幅変調回路 ２３・τ・整流ダイオード ３２・・・鋸歯状波発生回路 ３６・・・コンパレータ １７１ ・・・鋸歯状波発生回路 １７１ａ・・・三角波発生回路 凰 １ 国 ０ 嵐 ２ 図
ュレータの一回路例を示す図、第２図は他の従来例と本
発明の説明に用いた回路図第６Ａ図、第３Ｂ図及び第３
Ｃ図は従来回路と本発明の主スィッチのコレクタ・エミ
ッタ間電圧波形、コレクタ電流波形、及びスイッチ損失
を示す図、＊４Ａ図はパルス幅変調回路の説、明図、第
４Ｂ図は波形図、第５Ａ図は本発明の一実施例を示す図
、第５Ｂ図は波形図、第６Ａ図及び第７Ａ図は夫々本発
明の別の実施例を示す図、％６Ｂ図、第７Ｂ図は波形図
である。 １１・・・主スィッチ １２・・・主トランス１５
・・・整流ダイオード １７、１７ａ・・・パルス幅変調回路 １８・・・クロスレギユレーション誤差補ｆａｔ 用ス
イッチ ２２・・・パルス幅変調回路 ２３・τ・整流ダイオード ３２・・・鋸歯状波発生回路 ３６・・・コンパレータ １７１ ・・・鋸歯状波発生回路 １７１ａ・・・三角波発生回路 凰 １ 国 ０ 嵐 ２ 図
Claims (1)
- 入力直流電圧を第１のトランジスタスイッチによって交
流に変換したのち、複数の二次巻線を有するトランスの
一次巻線へ入力し、上記二次巻線の各出力を再び整流し
て複数の出力直流電圧を生成するように構成したスイッ
チングレギュレータに於て、上記出力直流電圧を調整し
安定化させるために上記二次巻線出力に挿入された第２
のトランジスタスイッチを、上記第１のトランジスタス
イッチの転流時に常にオフとなるように制御する制御手
段を設けたことを特徴とするスイッチングレギュレータ
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21680482A JPS59110376A (ja) | 1982-12-13 | 1982-12-13 | スイツチングレギユレ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21680482A JPS59110376A (ja) | 1982-12-13 | 1982-12-13 | スイツチングレギユレ−タ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59110376A true JPS59110376A (ja) | 1984-06-26 |
Family
ID=16694145
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21680482A Pending JPS59110376A (ja) | 1982-12-13 | 1982-12-13 | スイツチングレギユレ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59110376A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6158469A (ja) * | 1984-08-29 | 1986-03-25 | Canon Inc | 電源回路とこの電源回路を設けた像形成装置 |
| JPH02228258A (ja) * | 1989-02-27 | 1990-09-11 | Origin Electric Co Ltd | 多出力スイッチングレギュレータの制御方法 |
| JPH068457U (ja) * | 1992-01-14 | 1994-02-04 | 株式会社オオタ | マンホール蓋 |
| WO2001054257A1 (fr) * | 2000-01-21 | 2001-07-26 | Matsushita Electric Industrial Co., Ltd. | Alimentation electrique et dispositif electronique utilisant cette alimentation |
-
1982
- 1982-12-13 JP JP21680482A patent/JPS59110376A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6158469A (ja) * | 1984-08-29 | 1986-03-25 | Canon Inc | 電源回路とこの電源回路を設けた像形成装置 |
| JPH071375B2 (ja) * | 1984-08-29 | 1995-01-11 | キヤノン株式会社 | 電源回路とこの電源回路を設けた像形成装置 |
| JPH02228258A (ja) * | 1989-02-27 | 1990-09-11 | Origin Electric Co Ltd | 多出力スイッチングレギュレータの制御方法 |
| JPH068457U (ja) * | 1992-01-14 | 1994-02-04 | 株式会社オオタ | マンホール蓋 |
| WO2001054257A1 (fr) * | 2000-01-21 | 2001-07-26 | Matsushita Electric Industrial Co., Ltd. | Alimentation electrique et dispositif electronique utilisant cette alimentation |
| US6498734B1 (en) | 2000-01-21 | 2002-12-24 | Matsushita Electric Industrial Co., Ltd. | Power supply unit having reduced size and weight and an electronic apparatus using the same |
| KR100427099B1 (ko) * | 2000-01-21 | 2004-04-17 | 마쯔시다덴기산교 가부시키가이샤 | 전원장치와 그것을 이용한 전자기기 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4395675A (en) | Transformerless noninverting buck boost switching regulator | |
| US6888728B2 (en) | Switching power supply unit | |
| US6778412B2 (en) | Synchronous converter with reverse current protection through variable inductance | |
| KR19990012879A (ko) | 전원공급장치의 역률개선회로 | |
| JPH07135774A (ja) | Ａｃ−ｄｃコンバータ | |
| US7423888B2 (en) | Voltage conversion circuit and switching power supply device | |
| JPH07177745A (ja) | スイッチングレギュレータ | |
| US4245288A (en) | Elimination of current spikes in buck power converters | |
| US6373730B1 (en) | Switching power supply | |
| JPS59110376A (ja) | スイツチングレギユレ−タ | |
| JP3033085B2 (ja) | 降圧型ｄｃ−ｄｃコンバータ | |
| JP4260931B2 (ja) | 電源装置 | |
| JP2858407B2 (ja) | Ｐｗｍ型ｄｃ−ｄｃコンバータ | |
| JP2776152B2 (ja) | スイッチングレギュレ−タ | |
| JP2679585B2 (ja) | スイッチング電源回路 | |
| JPH0122396Y2 (ja) | ||
| JPH0229828Y2 (ja) | ||
| JPH118974A (ja) | 並列運転スイッチング電源装置 | |
| JPH0833324A (ja) | 直流−直流変換装置 | |
| JP3019717B2 (ja) | スイッチング電源装置 | |
| JP2567830B2 (ja) | 回生コンバ−タの制御装置 | |
| JPS61244264A (ja) | 多出力直流電圧変換回路 | |
| JPS6213432Y2 (ja) | ||
| JP3457442B2 (ja) | スイッチング電源装置 | |
| JP3301147B2 (ja) | 電源装置 |