WO2001005201A1

WO2001005201A1 - Carte a circuit imprime, substrat auxiliaire de montage hierarchique et dispositif electronique

Info

Publication number: WO2001005201A1
Application number: PCT/JP1999/003731
Authority: WO
Inventors: Takashi Miyajima; Sachiko Sano
Original assignee: Fujitsu Limited
Priority date: 1999-07-09
Filing date: 1999-07-09
Publication date: 2001-01-18
Also published as: US20020054486A1; DE69929337T2; EP1196014B1; DE69929337D1; EP1196014A4; US6717824B2; EP1196014A1

Description

明細書プリント,板ュニット、階層実装用補助基板及び電子機器技術分野

本発明はプリント配線板ュニット、階層実装用補助基板及び電子機器に係り、特に、携帯端末、ノート型のパソコン等に搭載されるプリント瞧板ユニット及びこのプリント @¾i板ュニットに使用される階層実装用補助基板、及びプリント ,板ュニットが搭載された電子機器に関する。

携帯端末、ノート型のパソコン等は、 /』化、多機能高機能化等が要求されている。これらの要求に応ずるために、ノート型のパソコン内に搭載されるプリント,板ュニットにあっては、限られたスペース内に半導体部品が高密度に実装された構造が要求される。背景技術

限られたスペース内に半導体部品を高密度に実装した従来のプリント配線扳ュニットは、以下の構造となってレ、た。

導体部品をマザ一ボードプリント配線板の両面に実装した構造。

@^導体部品を実装してモジュール化したマルチチップモジュ一ルをマザ一ボードプリント @¾¾板上に実装した構造。

導体部品をチップサイズノ、'ッケージ化しチップサイズノ、'ッケ一ジをマザ一ボードプリント,板上に実装した構 ito

また、半導体部品を高密度に実装するために、半導体部品をプリント瞧板上に階層的に実装した構造が、特開平 6— 1 5 2 0 9 6号公報、特開平 3— 1 0 1 1 8 8号公報、特開平 4 - 2 7 8 5 9 6号公報に記載してある。

半導体部品をマザーボ一ドプリント醜板の両面に実装した構造は、マザ一ボードプリント,板は半導体部品を搭 t rる部分を上面と T®とに形成する必要がある。また、部品点数が増えるとマザ一ボードプリント s¾¾板のサイズが大きくなつてしまう。マルチチップモジュールプリント板を実装した構造は、マルチチップモジュールプリント @¾g板を製造するために高度な技術がとなり、プリント配線板ュニットの製造コストが上がってしまう。

チップサイズパッケージを使用した場合には、マザ一ボードプリント■板側の,が過密となるため、プリント ,板の製造コストが上がってしまう。

半導体部品をプリント,板上に階層的に実装した構造の場合には、プリント ,板上には、下側の半導体部品の端子が接続される下側半導体部品用パッド群が内側、上側の半導体部品の端子が接続される上側半導体部品用パッド群が外側に位置して同心円的に配されることになり、下側半導体部品用パッド群の各パッドから引き出された @¾iパターンは上側轉体部品用パッド群の隣合うパッドの間の隙間を通って上側半導体部品用パッド群よりも外側に延びている。

ここで、ノート型のパソコン等の高機能化等に伴って、半導体部品の端子の数が増えてきている。このため、上側半導体部品用パッド群のパッドのピッチが短くなり、隣合うパッドの間の隙間スペースが狭くなつてきている。このため、配線パターンを上側半導体部品用パッド群の隣合うパッドの間の隙間スペースを通すことが困難となってきている。上記の特開平 6— 1 5 2 0 9 6号公報、特開平 3 - 1 0 1 1 8 8号^ fg、特開平 4 - 2 7 8 5 9 6号には、パターンを隣合うパッドの間の隙間スペースに通すことについての工夫は記載されていない。このため、特開平 6— 1 5 2 0 9 6号^ f艮、特開平 3— 1 0 1 1 8 8号公報、特開平 4一 2 7 8 5 9 6号公報に記載の構造は、端子の数が多レ、半導体部品には適用が困難である。発明の開示

本発明は、した従来技術の問題を解決する、プリント瞧板ユニット、階層実装用補助基板及び電子機器を難することを総括的な目的としている。

本発明のより詳細な目的は、プリント @¾¾板上の配線パターンが過密にならないようにして、プリント,板上に部品を階層的に実装することを実現したプリント,板ュニットをすることを目的とする。

この目的を達成するため、本発明は、プリント！ ¾ 板上に第 1の部品が実装してあり、

且つ、該プリント ΙΕ^板上に、該実装してある第 1の部品に隣接して階層実装用補助基板が実装してあり、

且つ、上記第 1の部品より大きいサイズの第 2の部品が、その端子を上記階層実装用補助基板と接続されて、上記階層実装用補助基板に支持されて、上記の第 1の部品の上側に位置して、実装してある構成であり、

上記階層実装用補助基板は、上面に第 2の部品の端子が接続される部品用パッドを有し、下面に上記プリント @¾¾板上のバッドと接続されるプリント,板用パッドを有し、上記部品用パッドと上記プリント瞧板用パッドとが電気的に接続してあり、且つ、内部にグランド層及び電源層を有し、部品用パッドのうち第 2の部品の複数のグランド端子が接続される部品用グランド端子はグランド層に接続されてまとめ、第 2の部品の同電位の複数の電源端子が接続される部品用電源端子は電源層に接続されてまとめて、プリント,板用パッドの数を減らしており、上記プリント瞧板用パッドが部品用パッドに比べて分散されている構成とした。

このプリント配線板ュニットによれば、プリント配線板上の第 2の部品に対応する隣合うパッドの間の隙間スペースが広くなり、プリント配線板上の第 1の部品が接続されるパッドから外方に延びている @¾¾パターンは、上記隙間スペース間を無理なく通る。

本発明のより詳細な目的は、プリント瞧板上の隱パターンが過密にならないようにして、プリント配線板上に部品を階層的に実装するのに使用される階層実装用補助基板をすることを目的とする。

この目的を達成するため、本発明は、上面に、プリント基板上に実装してある第 1の部品より大きいサイズの第 2の部品の端子が接続される部品用パッドを有し、 T に上記プリント1¾板上のパッドと接続されるプリント隱板用パッドを有し、上記部品用パッドと上記プリント瞧板用パッドとが的に接続してあり、且つ、内部にグランド層及び電源層を有し、部品用パッドのうち第 2の部品の複数のグランド端子が接続される部品用グランド端子はグランド層に接続されてまとめ、第 2の部品の同電位の複数の電源端子が接続される部品用電源端子は電源層に接続されてまとめて、プリント@¾板用パッドの数を減らしており、上記プリント @¾¾板用パッドが部品用パッドに比べて分散されている構成とした。本発明の他の目的、特徴、及び利点は添付の図面を参照して以下の詳細な説明を読むことにより、一層明瞭となるであろう。図面の簡単な説明

図 1は本発明の第 1実施例になるプリント配線板ュニットの平面図である。図 2は本発明の第 1実施例になるプリント ,板ュニットの正面図である。図 3は本発明の第 1実施例になるプリント,板ュニットの"^を切截して示す斜視図である。

図 4は本発明の第 1実施例になるプリント,板ュニットを分解して示す斜視図である。

図 5は図 2中、円 Vで囲んだ部分を拡大して示す図である。

図 6は図 1中、円 V Iで囲んだ部分を拡大して示す図である。

図 7は階層実装用補助基板を取り外した忧態を示す図である。

図 8は階層実装用補助基板のを拡大して上面側から見た斜視図である。図 9は階層実装用補助基板の"^を拡大して TE側から見た斜視図である。図 1 0は図 4中、階層実装用補助基板の一つの辺の内部の構造を矢印 X方向から見て概略的に示す図である。

図 1 1は図 4中、、階層実装用補助基板一つの辺の内部の構造を矢印 XI方向から見て »各的に示す図である。

図 1 2は図 1のプリント SS ^板ュニットが組み込まれているノート型のバソコンを示す図である。

図 1 3は本発明の第 2実施例になるプリント配線板ュニットの一部を切截して示す斜視図である。

図 1 4は本発明の第 3 例になるプリント,板ュニットのを切截して示す斜視図である。

図 1 5は図 1 4中の階層実装用補助基板のを拡大して上面側から見た斜視図である。図 1 6は図 1 4中の階層実装用補助基板のを拡大して Tffi側から見た斜視図である。

図 1 7は図 1 4中の階層実装用補助基板の一つの辺の内部の構造を ¾ΕΒ各的に示す図である。

図 1 8は本発明の第 3実施例になるプリント,板ュニットの平面図である。図 1 9は図 1 8のブリント,板ュニットの""^を切截して示す斜視図である。図 2 0は本発明の第 4実施例になるプリント配線板ュニットの平面図である。図 2 1は図 2 0のプリント,板ュニットのを切截して示す斜視図である。図 2 2は本発明の第 5実施例になるプリント配線板ュニットの断面図である。図 2 3は本発明の第 6実施例になるプリント配線板ュニットの断面図である。発明を実施するための最良の形態

〔第 1実施例 3

図 1乃至図 4は本発明の第 1実施例になるプリント配線板ュニット 1 0を示す。図 5乃至図 7はプリント配線板ュニット 1 0の一部を拡大して示す。このプリント赚板ュニット 1 0は、携帯端末、ノート型のパソコン等の/ の電子機器に搭載されるように設計されたものであり、マザ一ボードとしてのマザ一ボードプリント @¾¾板 1 1と、階層実装用補助基板 1 4を利用してプリント板 1 1の上面 1 1 aに階層的に配されて実装してある Q F P (Quad Flat Package)型の半導体部品 1 5、 1 6とを有する構成である。プリント瞧板 1 1の上面 1 1 aには、他の半導体部品 1 2、 1 3も実装してある。プリント @ ^板ュニット 1 0は、図 1 2に示すようにノート型のパソコン 1 8の内部に搭載してある。

半導体部品 1 5は本体であるパッケージの四辺に沿うリ一ド端子群 2 0の各リード端子 2 0 aをプリント配線板 1 1の上面 1 1 aのパッド群 2 1の各パッド 2 1 aと半田付けされて実装してある。階層実装用補助基板 1 4は、 4つの辺 1 4 a〜l 4 dを有する枠形状であり、半導体部品 1 5を囲むように配置されて、 Tffi 1 4 fをプリント,板 1 1の上面 1 1 aに実装してあり、半導体部品 1 5 を囲んでいる。半導体部品 1 6は、半導体部品 1 5より大きいサイズであり、且つ階層実装用補助基板 1 4に対応したサイズであり、本体であるパッケージの四辺に沿うリ一ド端子群 2 2の各リ一ド端子 2 2 aを階層実装用補助基板 1 4の上面 1 4 eのパッド群 2 3の各パッド 2 3 aと半田付けされて実装してある。半導体部品 1 6は、半導体部品 1 5の上側に位置して体部品 1 5を覆っており、半導体部品 1 5と^体部品 1 6とは階層構造となっている。

次に、階層実装用補助基板 1 4について、図 8乃至図 1 1を併せ参照して説明する。

階層実装用補助基板 1 4は半導体部品 1 6の構成に対応した構造を有する。階層実装用補助基板 1 4の T面 1 4 f と、プリント @¾3|板 1 1の上面 1 1 aのうち、階層実装用補助基板 1 4が実装される部分とは対応した構造を有する。

階層実装用補助基板 1 4は、図 1乃至図 4に示すように、半導体部品 1 5より少し大きいサイズであり、半導体部品 1 5の厚さ寸法 t 2より少し大きい厚さ寸法 t 1を有する。半導体部品 1 5が階層実装用補助基板 1 4の内側の空間 3 0内に収まり、上面 1 4 eより上方に突き出ないようにするためである。また、階層実装用補助基板 1 4の各辺 1 4 a〜l 4 dは寸法 wの幅を有する。寸法 wは約 1 O mmである。この^ ¾wの幅を利用して、後述するように、パッド群 3 6のプリント 1¾板実装用パッド 3 6 aの分散化が図られている。

図 5、図 6、図 8及び図 9に示すように、階層実装用補助基板 1 4は、ガラスエポキシ樹脂製であり、内部に、上から順に、信号層 3 1、電源層 3 2、グランド層 3 3を有し、スルーホール群 3 4を有し、上面 1 4 eに半導体部品 1 6の搭載に使用される多数の半導体部品搭載用パッド 2 3 aよりなるパッド群 2 3、及び、パターン 3 5が形成してあり、 T 1 4 f にプリント瞧板 1 1への実装に使用される多数のプリント@¾板実装用パッド 3 6 aよりなるノ、。ッド群 3 6 を有する。パッド 3 6 aは、パッド 2 3 aのピッチ p 1の約 2倍のピッチ p 2となっており、パッド 2 3 aに比べて分散している。この理由については後述する。また、パッド 3 6 aの数 N 1は、パッド 2 3 aの数 N 2より少なくなつている。この理由についても後述する。

パッド群 2 3は、上面 1 4 eのうち階層実装用補助基板 1 4の内周寄りの部分に設けてある。スルーホール群 3 4は、上面 1 4 eのうち階層実装用補助基板 1 4の外周寄りの部分に、三列で形成してある。 3 4 Aは最外周列のスルーホール群であり、多数のスルーホール 3 4 A aよりなる。 3 4 Bは中間列のスルーホール群であり、多数のスルーホール 3 4 B aよりなる。 3 4 Cは最内周列のスルーホール群であり、多数のスルーホール 3 4 C aよりなる。各スルーホール群 3 4 A、 3 4 B及び 3 4 Cのスルーホール 3 4 A a、 3 4 B a及び 3 4 C aのピッチピッチ p 3は、パッド 2 3 aのピッチ p 1の約 2倍である。

パッド 2 3 a 1とスルーホール 3 4 A a 4とが、 IE ^パターン 3 5 - 1で接続してある。 jド 2 3 a 2とスルーホール 3 4 B a 4とが、 12 ^パターン 3 5一 2で接続してある。パッド 2 3 a 3とスルーホール 3 4 a 6とが、 ,パターン 3 5一 3で接続してある。このように、ノ、。ッド 2 3 aは、順次、最外周列のスルーホール群 3 4 Aのスルーホール 3 4 A aと、中間列のスルーホール群 3 4 B のスルーホール 3 4 B aと交互に、各列については一- ^置きに、パターン 3 5によって接続してある。

T® 1 4 f についてみると、ノ、⁰ッド 3 6 a 1はスルーホール 3 4 A a 4の隣に位置しており、このスルーホール 3 4 A a 4と MM的に接続されて設けてある。パッド 3 6 a 2はスルーホール 3 4 B a 4の隣に位置しており、このスルーホール 3 4 B a 4と的に接続されて設けてある。パッド 3 6 a 3はスルーホール 3 4 A a 6の隣に位置しており、このスルーホ一ル 3 4 A a 6と電気的に接続されて設けてある。パッド 3 6 a 1 、 3 6 a 2、 3 6 a 3は、千鳥足状に配列してあ ο。

パッド 2 3 a 1とパッド 3 6 a 1とは、赚パターン 3 5— 1及びスルーホール 3 4 A a 4を介して電気的に接続してある。パッド 2 3 a 2とパッド 3 6 a 2 とは、パターン 3 5— 2及びスルーホール 3 4 B a 4を介して電気的に接続してある。ノ、。ッド 2 3 a 3とパッド 3 6 a 3とは、 SE^パターン 3 5一 3及びスルーホール 3 4 A a 6を介して Em的に接続してある。他のパッド 2 3 aと他のパッド 3 6 aとの間も^パターン及びスルーホールを介して的に接続してまた、半導体部品 1 6は、グランドリード端子を複数有し、且つ、電源リード端子を複数有する。図 1 0中、 2 2 a l 0、 2 2 a 2 0はグランドリード端子である。 2 2 a 3 0、 2 2 a 4 0は電源リ一ド端子である。図 1 0中、 23 a l 0、 23 a 20は、上記グランドリード端子 22 a 1 0、

22 a 20が接続される予定のグランドパッドである。 23 a 30、 23 a 40 は、上記電源リード端子 22a 30、 22 a 40が接続される予定の電源パッドである。

グランドパッド 23 a 1 0と上面 14 eのパターンで接続されているスルーホール 34 Aa 1 0、及びパッド 23 a 20と上面 1 4 eの隱パターンで接続されているスルーホール 34 Aa 20は、共にグランド層 33と接続してある。別のスルーホール 34 A a 21がグランド層 33と接続してある。下面 14 fについてみると、スルーホール 34Aa l O及び 34Aa 20についてはパッドは形成されておらず、スルーホール 34 A a 21についてグランドパッド 36 a 21が形成されている。よって、ノ、。ッド 23 a 1 0及び 23 a 20に対応する Tffil 4 f上のパッドがまとめられて一^ ^のグランドパッド 36 a 21となっている。これによつて、 T 1 4 f上のパッド 36 aの数が上面 14 eのパッド 2

3 aの数に比べて 1つ減っている。

また、ノ、。ッド 23 a 30と上面 14 eの 1¾パターンで接続されているスルーホール 34 Aa 30、及びパッド 23 a 40と上面 14 eの @2 ^パターンで接続されているスルーホール 34 Aa 40は、共に電源層 32と接続してある。別のスルーホ一ル 34 Aa 4 1が電源層 32と接続してある。下面 14 f についてみると、スルーホール 34 Aa 30及び 34Aa 40についてはパッドは形成されていず、スルーホール 34 A a 41について電源パッド 36 a 41が形成されている。よって、ノ、。ッド 23 a 30及び 23 a 40に対応する Tffil 4 f上のパッドがまとめられて一つの電源パッド 36 a 4 1となっている。これによつて、下面 14 f上のパッド 36 aの数が上面 14 eのパッド 23 aの数に比べて更にもう 1つ減っている。

上記のように、第 1には，階層実装用補助基板 14の中心 01を中心として見た場合にパッド 36 aがパッド 23 aより外側に上記の" «wに対応した寸法シフトして位置していることによって、第 2には、プリント @2 ^板実装用パッド 3 6 aの数が減っていることによって、プリント板実装用パッド 36 aは、半導体部品搭載用パッド 23 aのピッチ p 1の約 2倍のピッチ p 2となっており、且つ、千鳥状に並んでおり、よって、パッド 2 3 aに比べて分散している。

次に、プリント配線板 1 1の上面 1 1 aのうち階層実装用補助基板 1 4が実装される部分の構造について、図 4及び図 7を参照して説明する。

プリント se^板 1 1の上面 1 1 aには、パッド群 2 1の外側の部位に、複数のノ、。ッド 4 0 aよりなるパッド群 4 0が形成してある。パッド群 2 1のパッド 2 1 aのピッチはパッド 2 3 aのピッチ p 1と等しく p 1である。ノ、。ッド 4 0 aは、上記階層実装用補助基板 1 4の T 1 4 f上のパッド 3 6 aの配置と対応した配置で並んでいる。即ち、パッド 4 0 aは、ピッチ p 2で、しかも千鳥状に並んでレ、る。よって、隣合うパッド 4 0 a間には、比較的広い隙間スペース 4 1がある。また、各パッド 4 0 aより外側に向かつて @¾ ノヽ 'ターン 4 2が延びてレ、る。

また、パッド群 2 1の各パッド 2 1 aより外側に向かって @¾¾パターン 4 3力延びている。この瞧パ夕一ン 4 3は、隣合うパッド 4 0 a間の比較的広い隙間スペース 4 1を困難なく通って形成されている。よって、プリント @ ^板 1 1の上面 1 1 aの @¾¾パターン 4 2、 4 3は過密とはなっていない。

上記の階層実装用補助基板 1 4は、 Tffi 1 4 f上の各パッド 3 6 aをプリント板 1 1の上面 1 1 a上の対応するパッド 4 0 aと半田付けされて、実装してある。半導体部品 1 6は、各リ一ド端子 2 2 aを階層実装用補助基板 1 4の上面 1 4 eの対応するパッド 2 3 aと半田付けされて実装してある。半導体部品 1 6 の一つの信号リード端子 2 2 aより出た信号は、図 5中、先ず、矢印 Aで示すように @£ ^パターン 3 5を伝わり、次いで、矢印 Bで示すようにスルーホール 3 4 A aを伝わり、次いで、矢印 Cで示すようにパッド 3 6 a、パッド 4 0 aを経て ,パターン ₄ 2を伝わって流れる。

〔第 2実施例〕

図 1 3は本発明の第 2実施例になるプリント ,板ュニット 1 O Aを示す。このプリント賺板ュニット 1 0 Aは、階層実装用補助基板 1 4 Aを除いて、図 1 乃至図 4のプリント 1¾¾板ュニット 1 0と同じ構造である。階層実装用補助基板 1 4 Aは、上面 1 4 A eにチップ部品実装部 5 0を有する。これ以外は、階層実装用補助基板 1 4 Aは、図 8及び図 9の階層実装用補助基板 1 4と同じ構造である。チップ部品実装部 5 0は、一対のパッド 5 1よりなる構成であり、階層実装用補助基板 1 4 Aの上面 1 4 A eのうち、外周に沿って並んでいる。

各チップ部品実装部 5 0にチップ部品 5 2が実装してある。階層実装用補助基板 1 4 Aの上面 1 4 A eにはチップ部品 5 2が、外周に沿って並んでいる。

〔第 3実施例:）

図 1 4は本発明の第 3 ¾ϋ例になるプリント^板ュニット 1 0 Βを示す。ここのプリント,板ュニット 1 0 Βは、階層実装用補助基板 1 4 Βを除いて、図 1乃至図 4のプリント IS^板ュニット 1 0と同じ構造である。階層実装用補助基板 1 4 Bは、図 1 5，図 1 6 , 図 1 7に示すように、図 8中の信号層 3 1、電源層 3 2、グランド層 3 3を有していない構造であり、それ以外は、図 3及び図 4 中の階層実装用補助基板 1 4と同じ構造である。この階層実装用補助基板 1 4 B は、各半導体部品搭載側パッド 2 3 aに対応して一つのプリント ifi^板側パッド 3 6 aがあり、対応するパッド 2 3 aとパッド 3 6 aとが、 SS^パターン 3 5とスルーホール 3 4 A aとを介して電気的に接続してある。

〔第 4実施例〕

図 1 8及び図 1 9は本発明の第 4実施例になるプリント配線板ュニット 1 0 C を示す。このプリント 1 ^板ュニット 1 0 Cは、体部品 1 6 Cに対応したものである。半導体部品 1 6 Cは、本体であるパッケージの四辺のうち三辺に沿つてリード端子群 2 2を有する構造である。階層実装用補助基板 1 4 Cは、半導体部品 1 6 Cに対応して、三辺を有する U字形状を有する。

U字形状の階層実装用補助基板 1 4 Cは図 1の枠形状の階層実装用補助基板 1 4に比べて、が無い分小さくなる。よって、プリント瞧板ュニット 1 0 C は、図 1のブリント板ュニット 1 0よりゾである。

〔第 5実施例〕

図 2 0及び図 2 1は本発明の第 5実施例になるプリント @ ^板ュニット 1 0 D を示す。このプリント板ュニット 1 0 Dは、半導体部品 1 6 Dに対応したものである。半導体部品 1 6 Dは、本体であるパッケージの両側の辺に沿ってリード端子群 2 2を有する構造である。階層実装用補助基板 1 4 Dは、半導体部品 1 6 Dに対応して、 2つのしたスティック形状の階層実装用補助基板 1 4 D - 1 , 1 4 D— 1よりなる、セパレート型である。階層実装用補助基板 1 4 Dは図 1の枠形状の階層実装用補助基板 1 4に比べて、が無い分小さくなる。よって、プリント赚板ュニット 1 0 Dは、図 1のプリント,板ュニット 1 0より小型である。

また、階層実装用補助基板 1 4 Dは、スティック形状の階層実装用補助基板 1 4 D— 1 , 1 4 D— 2よりなる構成であるため、図 3の階層実装用補助基板 1 4 を製造する場合に必要とされる中央をブレスで抜く加工が不要となり、図 3の階層実装用補助基板 1 4を製造する場合に比べて、製造がし易い。

〔第 6実施例〕

図 2 2は本発明の第 6実施例になるプリント配線板ュニット 1 0 Eを示す。本実施例は、バンプ構造の端子を有する半導体部品に適用したものである。半導体部品 1 6 Eは、ノケージの T®の周辺部に端子としてのバンプ 6 0を有する構造である。階層実装用補助基板 1 4 Eは、上記の半導体部品 1 6 Eに対応した構造を有する。半導体部品 1 5 Eは、プリント @¾板 1 1上に実装されており、階層実装用補助基板 1 4 Eの内側に位置してある。半導体部品 1 6 Eは、バンプ 6 0を接続されて階層実装用補助基板 1 4 Eの上面に実装してあり、半導体部品 1 5 Eの上側に位置している。

半導体部品 1 5 Eと半導体部品 1 6 Eとの間には、サーマルグリース 6 5が塗布してあり、半導体部品 1 6 Eの上面にはヒートシンク 6 6が設けてあり、半導体部品 1 5 Eで発生した熱及び半導体部品 1 6 Eで発生した熱は、効率よく腿される。

〔第 7実施例〕

図 2 3は本発明の第 7実施例になるプリント配線板ュニット 1 0 Fを示す。プリント■板ュニット 1 0 Fは、枠形状の第 1の階層実装用補助基板 1 4 F - 1 と枠形状の第 2の階層実装用補助基板 1 4 F— 2とを有し、半導体部品 1 5 Fと、半導体部品 7 0と、半導体部品 1 6 Fとが、重なっている三階構造の階層構造である

半導体部品 1 5 Fは、プリント隱板 1 1上に実装されている。第 2の階層実装用補助基板 1 4 F— 2は、プリント瞧板 1 1上に実装されており、半導体部品 1 5 Fを囲んでいる。小サイズの補助プリント se^板 7 1力、その周囲の部分を、第 2の階層実装用補助基板 1 4 F— 2の上面に固定されて実装されている。補助プリント sa^板 7 1の上面の中央に、半導体部品 7 0が実装されている。第 1の階層実装用補助基板 1 4 F— 1は、補助プリント @¾¾板 7 1上に実装されており、半導体部品 7 0を囲んでいる。半導体部品 1 6 Fはリード端子を第 1の階層実装用補助基板 1 4 F— 1の上面のパッドに半田付けされて実装してあり、半導体部品' 7 0の上側に位置している。

半導体部品 7 0の信号リード端子 7 2 a 1は、補助プリント瞧板 7 1上の配線パターン 7 3、補助プリント板 7 1のスルーホール 7 4、第 2の階層実装用補助基板 1 4 F— 2のスルーホール 7 5を通して、プリント IS^板 1 1上のノ、。ッド 9 0と電気的に接続してある。半導体部品 1 6 Fのリード端子 2 2 a 5 0 は、第 1の階層実装用補助基板 1 4 F - 1上の,パ夕ーン 7 6、第 1の階層実装用補助基板 1 4 F - 1のスルーホール 7 7、補助プリント配線板 7 1のスルーホール 7 8、第 2の階層実装用補助基板 1 4 F— 2のスルーホール 7 9を通して、プリント se^板 1 1上のパッド 9 1と電気的に接続してある。

半導体部品 1 6 Fの 2つのグランドリード端子 2 2 a 1 0 , 2 2 a 2 0は、第 1の階層実装用補助基板 1 4 F - 1内で一つスルーホール 8 0にまとめられ、更に、この一つスルーホール 8 0と^体部品 7 0のグランドリード端子 7 2 a 1 0が、第 2の階層実装用補助基板 1 4 F— 2内で一つスルーホール 8 1にまとめられ、このスルーホール 8 1がプリント |¾|板 1 1上のグランドパッド 9 2と電気的に接続してある。

プリント 1¾板 1 1上のパッド 9 0 , 9 1 , 9 2のピッチは、その間に @¾パターンを通すのに十分に広い。体部品 1 5 Fのリード端子 2 0 aが接続されたパッドより外側に延びているパターンは、隣り合うパッド 9 0 , 9 1 , 9 2の間を困難なく通って延在している。

上記第 2乃至第 6実施例のプリント @¾¾板ュニット 1 0 A〜 1 0 Fも、図 1 2 に示すと同様にノ一ト型のパソコン 1 8の内部に搭載される。

Claims

請求の範囲

1 . プリント i¾¾板上に第 1の部品が実装してあり、

且つ、該プリント @£ ^板上に、該実装してある第 1の部品に隣接して階層実装用補助基板が実装してあり、

上記階層実装用補助基板は、上面に第 2の部品の端子が接続される部品用パッドを有し、 TMに上記プリント 1¾¾板上のパッドと接続されるプリント隱板用パッドを有し、上記部品用パッドと上記プリント板用パッドとが電気的に接続してあり、上記プリント @ ^板用パッドが部品用パッドに比べて分散されている構成としたことを特徴とするプリント @¾板ュニット。

2. プリント配線板上に第 1の部品が実装してあり、

且つ、該プリント隱板上に、該実装してある第 1の部品に隣接して階層実装用補助基板が実装してあり、

該第 2の部品は、グランド端子を複数有する構成であり、

上記階層実装用補助基板は、内部にグランド層を有し、上面に第 2の部品の端子が接続される部品用パッドを有し、に上記プリント SS^板上のパッドと接続されるプリント赚板用パッドを有し、上記部品用パッドと上記プリント隱板用パッドとが電気的に接続してあり、且つ、上記部品用パッドのうち上記第 2 の部品の複数のグランド端子が接続される部品用グランドパッドは上記グランド層に接続され該グランド層がーのプリント,板用グランドパッドと接続してあり、上記プリント板用パッドが部品用パッドに比べて分散されている構成としたことを特徴とするプリント @ ^板ュニット。

3. プリント @¾¾板上に第 1の部品が実装してあり、

且つ、該プリント醜板上に、該実装してある第 1の部品に隣接して階層実装用補助基板が実装してあり、

該第 2の部品は、同じ電位の電源端子を複数有する構成であり、

上記階層実装用補助基板は、内部に電源層を有し、上面に第 2の部品の端子が接続される部品用パッドを有し、 T®に上記プリント板上のパッドと接続されるプリント板用パッドを有し、上記部品用パッドと上記プリント板用パッドとが的に接続してあり、且つ、上記部品用パッドのうち上記第 2の部品の複数の電源端子が接続される部品用電源ノッドは上記電源層に接続され該電源層が一のプリント,板用電源パッドと接続してあり、上記プリント板用パッドが部品用パッドに比べて分散されている構成としたことを特徴とするプリント■板ユニット。

4. プリント配線板上に第 1の部品が実装してあり、

該第 2の部品は、グランド端子を複数有し、且つ、同じ電位の電源端子を複数有する構成であり、

上記階層実装用補助基板は、内部にグランド層及び電源層を有し、上面に第 2 の部品の端子が接続される部品用パッドを有し、 Tffiに上記プリント隱板上のパッドと接続されるプリント赚板用パッドを有し、上記部品用パッドと上記プリント瞧板用パッドとが電気的に接続してあり、且つ、上記部品用パッドのうち上言 2の部品の複数のグランド端子が接続される部品用グランドパッドは上記グランド層に接続され該グランド層がーのプリント■板用グランドパッドと接続してあり、且つ、上記部品用パッドのうち上記第 2の部品の複数の電源端子が接続される部品用電源パッドは上記電源層に接続され該電源層が一のプリント 1¾¾板用電源パッドと接続してあり、上記プリント ,板用パッドが部品用パッドに比べて分散されている構成としたことを特徴とするプリント i¾ 板ュニット。

5. 上記階層実装用補助基板の上面にチップ部品が実装してある構成としたことを特徴とするクレーム 1記載のプリント ^板ュニット。

6. プリント SE^板上に第 1の部品が実装してあり、

且つ、該プリント,板上に、該実装してある第 1の部品に隣接して第 1の階層実装用補助基板が実装してあり、

且つ、該第 1の階層実装用補助基板上に、補助プリント隱板が接続されて支持されて、上記第 1の部品の上側に位置しており、

且つ、 Mffi助プリント,板上に第 2の部品が実装してあり、

且つ、謙助ブリント赚板上に、該実装してある第 2の部品に隣接して第 2 の階層実装用補助基板が実装してあり、

且つ、上記第 2の部品より大きいサイズの第 3の部品が、その端子を上記第 2 の階層実装用補助基板と接続されて、上記第 2の階層実装用補助基板に支持されて、上記の第 2の部品の上側に位置して、実装してある構成であり、

上記第 2の階層実装用補助基板は、上面に第 ²の部品の端子が接続される部品用パッドを有し、

上記第 1の階層実装用補助基板は、 T®に上記プリント @¾¾板上のパッドと接続されるプリント 1¾¾板用パッドを有し、

上記部品用パッドと上記プリント ΙΕ^板用パッドとが mm的に接続してあり、上記プリント板用パッドが部品用パッドに比べて分散されている構成としたことを特徴とするプリント板ュニット。

7. プリント基板上に実装してある第 1の部品に隣接して実装される階層実装用補助基板であって、

上面に上記第 1の部品より大きいサイズの第 2の部品の端子が接続される部品用パッドを有し、 T に上記プリント板上のパッドと接続されるプリント配線板用パッドを有し、上記部品用パッドと上記プリント板用パッドとが電気的に接続してあり、上記プリント 1¾¾板用パッドが部品用パッドに比べて分散されている構成としたことを特徴とする階層実装用補助基板。

8 . プリント基板上に実装してある第 1の部品に隣接して実装される階層実装用補助基板であって、

内部にグランド層を有し、上面に上記第 1の部品より大きいサイズの第 2の部品の端子が接続される部品用パッドを有し、 T に上記プリント隱板上のパッドと接続されるプリント板用パッドを有し、上記部品用パッドと上記プリント板用パッドとが電気的に接続してあり、且つ、上記部品用パッドのうち上記部品の複数のグランド端子が接続される部品用グランドパッドは上記グランド層に接続され該グランド曆がーのプリント,板用グランドパッドと接続してあり、上記プリント板用パッドが部品用パッドに比べて分散されている構成としたことを特徴とする階層実装用補助基板。

9 . プリント基板上に実装してある第 1の部品に隣接して実装される階層実装用補助基板であって、

内部に電源層を有し、上面に上記第 1の部品より大きレ、サイズの第 2の部品の端子が接続される部品用パッドを有し、 T に上記プリント瞧板上のパッドと接続されるプリント @¾g板用パッドを有し、上記部品用パッドと上記プリント配線板用パッドとが電気的に接続してあり、且つ、上記部品用パッドのうち上記部品の同電位の複数の電源子が接続される部品用電源パッドは上記電源層に接続され該電源層が一のプリント I ^板用電源パッドと接続してあり、上記プリント ,板用パッドが部品用パッドに比べて分散されている構成としたことを特徴とする階層実装用補助基板。

1 0. プリント基板上に実装してある第 1の部品に隣接して実装される階層実装用補助基板であって、

内部にグランド層及び電源層を有し、上面に上記第 1の部品より大きいサイズの第 2の部品の端子が接続される部品用パッドを有し、 T に上記プリント瞧板上のパッドと接続されるプリント赚板用パッドを有し、上記部品用パッドと上記プリント @¾¾板用パッドとが電気的に接続してあり、且つ、上記部品用パッドのうち上記部品の複数のグランド端子が接続される部品用グランドパッドは上記グランド層に接続され該グランド層がーのプリント,板用グランドパッドと接続してあり、且つ、上記部品用パッドのうち上記部品の同電位の複数の電源端子が接続される部品用電源パッドは上記電源層に接続され該電源層が一のプリント瞧板用電源パッドと接続してあり、上記プリント @£ ^板用パッドが部品用ノッドに比べて分散されている構成としたことを特徴とする階層実装用補助基板。

1 1 . 灘状、 U字形状、又は、二つに分離されたステック形状であること特徵とするクレーム 7記載の階層実装用補助基板。

1 2. クレーム 1記載のプリント,板ユニットが内部に搭載されている構成の電子機器。