WO2000028687A1

WO2000028687A1 - Dispositif emetteur/recepteur a multiplexage frequentiel optique et procede correspondant

Info

Publication number: WO2000028687A1
Application number: PCT/JP1999/006126
Authority: WO
Inventors: Hiroaki Sudo; Kimihiko Ishikawa
Original assignee: Matsushita Electric Industrial Co., Ltd.
Priority date: 1998-11-06
Filing date: 1999-11-04
Publication date: 2000-05-18
Also published as: KR100396098B1; NO20003475L; NO331646B1; US6747945B2; EP1043857A1; CA2316904C; CA2316904A1; CN1287730A; CN1243422C; KR20010033925A; JP4287536B2; US6345036B1; NO20003475D0; AU1076300A; JP2000332723A; US20020027875A1; IL137057A; EP1043857A4; IL137057A0

Description

明細書

〇 F D M送受信装置及び〇 F D M送受信方法技術分野

本発明は、 OF DM方式を用いたディジ夕ル無線通信システムの通信機器に使用する OF DM送受信装置及び OF DM送受信方法に関する。背景技術

近年、ディジタル無線通信システムにおいて、マルチキャリアディジタル変調方式の一種で、ノイズやマルチパス妨害に強い OF DM (Orthogonal Frequency Division Multiplexing：直交周波数分割多重）方式の採用が検討されている。

以下、従来の OF DM送受信装置の信号処理について、図面を用いて説明する。図 1は、従来の OFDM送受信装置の構成を示すブロック図である。なお、図 1におけるサブキヤリァ数を 4とする。

まず、送信側において、一次変調された送信信号は、 S/P (Serial-Parallel) 変換回路 1 1にてサブキャリアの数、すなわち、サブキャリア A〜Dの 4つに並列変換される。

各サブキヤリァ A〜Dの送信信号は、それぞれマツビング回路 12〜 15にてマツビングされ、 I F F T (Inverse Fast Fourier Transform) 変換回路 1 6にて逆高速フーリエ変換され、 DZA (Digital/Analog) 変換回路 17にてアナログ信号に変換され、増幅された後に図示しない送信アンテナから無線送信される。

また、受信側において、図示しない受信アンテナに受信された信号は、 AZ D (Analog/Digital) 変換回路 51にてディジタル信号に変換され、 FFT (Fast Fourier Transform) 変換回路 52にて高速フーリエ変換される。

F FT変換回路 52から出力された各サブキャリア A〜Dの受信信号は、それぞれ検波器 53〜 56にて検波処理され、判定器 57〜 60にて 2値化判定により復調され、 PZS (Parallel-Serial) 変換回路 61にて、 1つの系列の信号に変換される。

図 2は、従来の OFDM送受信装置のスペクトラムを示す図である。図 2 A は、自局の送信時のスペクトラムを示し、図 2Bは、相手局の受信時における信号のスぺクトラムを示している。図 2に示すように、マルチパス環境下では、送信電力が一定であってもサブキャリアによって受信電力に偏差が生じる。従来の OF DM送受信装置は、受信電力が一定しないので、受信電力が落ち込んでいるサブキャリアに誤りが集中し、誤り率特性が劣化するという問題を有する。発明の開示

本発明の目的は、受信時におけるサブキャリア間の電力をほぼ一定にし、誤り率特性の向上を図ることができる O F DM送受信装置及び O F DM送受信方法を提供することである。

本発明は、 OF DM送信において、受信時におけるサブキャリア間の電力が一定になるように、サブキャリア毎に重み付けを行い、送信電力を異ならせて信号を送信することにより、上記目的を達成するものである。図面の簡単な説明

図 1は、従来の OFDM送受信装置の構成を示すブロック図、

図 2 Aは、従来の OF DM送受信装置の送信信号における送信時のスぺク卜ラムの一例を示す図、

図 2Bは、従来の OF DM送受信装置の送信信号における受信時のスぺクトラムの一例を示す図、

図 3は、本発明の実施の形態 1における〇 F DM送受信装置の構成を示すブロック図、

図 4は、実施の形態 1における〇 F DM送受信装置の制御回路周りの構成を示すブロック図、

図 5 Aは、実施の形態 1における OF DM送受信装置の送信信号における送信時のスぺクトラムの一例を示す図、

図 5 Bは、実施の形態 1における OF DM送受信装置の送信信号における受信時のスぺクトラムの一例を示す図、

図 6は、実施の形態 2における OFDM送受信装置の制御回路周りの構成を示すブロック図、

図 7は、実施の形態 3における O F DM送受信装置の制御回路周りの構成を示すブロック図、

図 8は、実施の形態 4における O F DM送受信装置の制御回路周りの構成を示すブロック図、

図 9は、実施の形態 5における O F DM送受信装置の制御回路周りの構成を示すブロック図、

図 10は、実施の形態 6における OFDM送受信装置の制御回路周りの構成を示すブロック図、

図 1 1は、実施の形態 7における OF DM送受信装置の制御回路周りの構成を示すブロック図、

図 12は、実施の形態 8における OF DM送受信装置の制御回路周りの構成を示すブロック図、

図 13は、実施の形態 9における OFDM送受信装置の制御回路周りの構成を示すブロック図、

図 14は、実施の形態 10における OF DM送受信装置の構成を示すブロック図、

図 1 5は、実施の形態 10における OFDM送受信装置の制御回路周りの構成を示すブロック図、

図 16は、実施の形態 1 1における OF DM送受信装置の構成を示すブロック図、

図 17は、実施の形態 12における OF DM送受信装置の構成を示すブロック図、

図 18は、実施の形態 13における OF DM送受信装置の構成を示すブロック図、

図 19は、実施の形態 14における OFDM送受信装置の構成を示すブロック図、

図 20は、実施の形態 15における OFDM送受信装置の構成を示すブロック図、

図 21は、実施の形態 16における OF DM送受信装置の構成を示すブロック図、

図 22は、実施の形態 1 7における OFDM送受信装置の構成を示すブロック図、

図 23は、実施の形態 18における OFDM送受信装置の構成を示すブロック図、

図 24は、実施の形態 18における OFDM送受信装置の制御回路周りの構成を示すブロック図、

図 25は、実施の形態 19における OF DM送受信装置の構成を示すブロック図、

図 26は、実施の形態 20における OFDM送受信装置の制御回路周りの構成を示すブロック図、

図 27は、実施の形態 2 1における OF DM送受信装置の構成を示すブロック図、及び、

図 28は、実施の形態 22における OFDM送受信装置の要部構成を示すブロック図である。発明を実施するための最良の形態

以下、本発明の実施の形態について、添付図面を参照して詳細に説明する。なお、以下の説明において、サブキャリア数を 4とする。

(実施の形態 1)

図 3は、本発明の実施の形態 1における OF DM送受信装置の構成を示すブロック図である。図 3において、 SZP (Serial-Parallel) 変換回路 101は、一次変調された 1つの系列の送信信号を複数系列の信号に変換する。なお、本実施の形態では、 1つの系列の信号を 4系列の信号に変換する。

マッピング回路 102〜105は、それぞれ SZP変換されたサブキャリア A〜Dの信号をマッピングする。乗算器 106〜 109は、それぞれマツピングされたサブキャリア A〜Dの信号に所定の係数の信号（以下、「係数信号」という）を乗算する。

I F FT (Inverse Fast Fourier Transform) 回路 1 10は、乗算器 106 〜109から出力された送信信号に対し逆高速フーリエ変換を行う。 DZA (Digital/Analog) 変換回路 1 1 1は、 I ? 丁回路1 10の出力信号に対し DZA変換することにより送信信号を出力する。

AZD (Analog/Digital) 変換回路 15 1は、受信信号に対し AZD変換を行う。 FFT (Fast Fourier Transform) 回路 152は、ディジタル信号に変換された信号に対し高速フーリエ変換を行う。

検波器 1 53〜 156は、それぞれ F FT回路 152から出力されたサブキャリア A〜Dの信号に対し検波処理を行う。判定器 157〜 160は、それぞれ検波されたサブキャリア A〜Dの信号に対し判定を行って復調する。 PZS (Paralleレ Serial) 変換回路 16 1は、復調された複数系列の信号を 1つの系列の信号に変換する。なお、本実施の形態では、 4系列の信号を 1つの系列の信号に変換する。

制御回路 162は、 F F T回路 152の出力信号に基づいて、各サブキヤリァの送信信号に乗算する係数を算出し、算出した係数信号を乗算器 106〜1 09に出力する。

次に、制御回路 162の詳細な構成について、図 4のブロック図を用いて説明する。

図 4において、包絡線生成回路 201〜 204は、 FFT回路 152より出力されたサブキャリア A〜Dの受信信号の包絡線を生成する。平均化回路 20 5は、包絡線生成回路 201〜 204の出力信号の平均値を算出する。

除算器 206〜209は、平均化回路 205から出力された平均値をそれぞれ包絡線生成回路 201〜 204の出力信号で除算することにより、各サブキャリアの係数信号を算出する。メモリ 210〜213は、それぞれ除算器 20 6〜209から出力された係数信号を一時的に保存し、乗算器 106〜109 に出力する。

次に、実施の形態 1における OFDM送受信装置の信号処理について、図 3 及び図 4を用いて説明する。

送信側において、まず、一次変調された送信信号は、 SZP変換回路 101 にてサブキャリアの数、すなわち、サブキャリア A〜Dの 4つに並列変換される。

各サブキャリア A〜Dの送信信号は、それぞれマッピング回路 102〜10 5にてマッピングされ、乗算器 106〜109にて係数信号を乗算され、 I F FT変換回路 1 10に出力される。

I F FT変換回路 1 10に入力した各信号はそれぞれ逆高速フーリエ変換され、 DZA変換回路 1 1 1にてアナログ信号に変換され、増幅された後にアンテナから無線送信される。 ' .

受信側において、受信信号は、 AZD変換回路' 1 5 1にてディジ夕ル信号に変換され、 F F T変換回路 1 5 2にて高速フーリエ変換される。

F F T変換回路 1 5 2から出力された各サブキャリア A〜Dの受信信号は、それぞれ検波器 1 5 3〜 1 5 6にて検波処理され、判定器 1 5 7〜 1 6 0にて 2値化判定により復調され、 P Z S変換回路 1 6 1にて、 1つの系列の信号に変換される。

また、制御回路 1 6 2では、包絡線生成回路 2 0 1〜2 0 4にて、 F F T変換回路 1 5 2から出力された各サブキャリア A〜Dの受信信号の包絡線が生成され、平均化回路 2 0 5にて、包絡線生成回路 2 0 1〜2 0 4の出力信号の平均値が算出される。

そして、除算器 2 0 6〜 2 0 9にて、包絡線生成回路 2 0 1〜 2 0 4の出力信号を平均値で除すことにより、送信信号に乗算する係数信号が算出される。算出された各サブキャリア A〜Dの係数信号は、一時的にメモリ 2 1 0〜2 1 3に保存された後、乗算器 1 0 6〜 1 0 9に出力される。

図 5は、実施の形態 1における O F D M送受信装置から送信される信号のスぺクトラムの一例を示す図である。図 5 Aは、自局の送信時における信号のスぺクトラムを示し、図 5 Bは、相手局の受信時における信号のスペクトラムを示している。

図 5に示すように、相手局からの受信信号の電力からマルチパス環境を推定し、サブキャリア毎に送信電力に重み付けして信号を送信すれば、相手局に受信された時点での電力をほぼ一定にすることができる。

このように、相手局からの受信信号の電力に基づいて、相手局に受信された時点での電力が一定になるように、サブキャリア毎に送信電力に重み付けして信号を送信することにより、誤り率特性を向上することができる。

特に、本装置を基地局装置に用いてサブキャリア毎に送信電力制御を行うことにより、通信端末装置のハード規模を増大させることなく、下り回線の誤り率特性を向上させることができる。

(実施の形態 2)

図 6は、本発明の実施の形態 2における OFDM送受信装置の制御回路 16 2周りの構成を示すブロック図である。なお、図 6に示す OF DM送受信装置において、図 4に示す OF DM送受信装置と共通する部分については、図 4と同一符号を付して説明を省略する。

図 6に示す 0 F DM送受信装置は、図 4の O F DM送受信装置と比較して、制御回路 162内に接続スィッチ 221〜224を追加した構成を採る。包絡線生成器 201〜204は生成した包絡線を接続スィッチ 221〜22 4に出力する。接続スィッチ 221〜224は、タイミング信号に基づいて、包絡線生成器 201〜204から出力された各サブキャリア A〜Dの信号の最終シンボルのみを平均化回路 205及び除算器 206〜209に出力する。平均化回路 205は、受信信号の最終シンボルにおける電力の平均値を算出する。除算器 206〜209は、平均化回路 205から出力された受信信号の最終シンポルにおける電力の平均値を受信信号の最終シンボルにおける信号の電力で除することにより、各サブキヤリァの係数信号を算出する。

このように、受信信号の最終シンポルの電力を用いて、サブキャリアの係数信号を算出することにより、回線変動による誤差を低減でき、実施の形態 1よりさらに誤り率の向上を図ることができる。

(実施の形態 3)

図 7は、本発明の実施の形態 3における OFDM送受信装置の制御回路 16 2周りの構成を示すブロック図である。なお、図 7に示す OF DM送受信装置において、図 4に示す OF DM送受信装置と共通する部分については、図 4と同一符号を付して説明を省略する。

図 7に示す O F DM送受信装置は、図 4の O F DM送受信装置と比較して、制御回路 1 6 2内に平均化回路 2 3 1〜2 3 4を追加した構成を採る。

包絡線生成器 2 0 1〜2 0 4は生成した包絡線を平均化回路 2 3 1〜2 3 4 に出力する。平均化回路 2 3 1〜2 3 4は、タイミング信号に基づいて、包絡線生成器 2 0 1〜2 0 4から出力された各サブキヤリア A〜Dの信号の平均値を算出し、平均化回路 2 0 5及び除算器 2 0 6〜2 0 9に出力する。

平均化回路 2 0 5は、平均化回路 2 3 1〜 2 3 4の値を平均化する。除算器 2 0 6〜2 0 9は、平均化回路 2 0 5から出力された受信信号の最終シンボルにおける電力の平均値を平均化回路 2 3 1〜2 3 4から出力された信号の電力で除することにより、各サブキヤリァの係数信号を算出する。

このように、受信信号の電力の平均値を用いて、サブキャリアの係数信号を算出することにより、雑音の影響による精度の劣化を低減でき、実施の形態 1 及び実施の形態 2よりさらに誤り率の向上を図ることができる。

(実施の形態 4 )

図 8は、本発明の実施の形態 4における O F D M送受信装置の制御回路 1 6 2周りの構成を示すブロック図である。なお、図 8に示す O F D M送受信装置において、図 4に示す O F D M送受信装置と共通する部分については、図 4と同一符号を付して説明を省略する。

図 8に示す O F D M送受信装置は、図 4の〇 F D M送受信装置と比較して、制御回路 1 6 2内にディジ夕ル減算器 2 4 1〜 2 4 4、判定器 2 4 5〜 2 4 8 及び切替スィッチ 2 4 9〜2 5 2を追加した構成を採る。

平均化回路 2 0 5は、算出した平均値を除算器 2 0 6〜2 0 9及びディジ夕ル減算器 2 4 1〜 2 4 4に出力する。ディジ夕ル減算器 2 4 1〜 2 4 4は、それぞれ包絡線生成器 2 0 1〜2 0 4の出力信号から平均化回路 2 0 5の出力信号を減算し、減算結果を判定器 2 4 5〜2 4 8に出力する。

判定器 2 4 5〜 2 4 8は、それぞれディジタル減算器 2 4 1〜 2 4 4の符号が負の場合、すなわち、受信電力が平均値を下回った場合、メモリ 2 1 0〜2 1 3に保存された係数信号を乗算器 1 0 6〜 1 0 9に出力し、それ以外の場合は、係数「1 . 0」を乗算器 1 0 6〜 1 0 9に出力するように、切替スィッチ 2 4 9〜2 5 2を制御する。

このように、受信電力が平均値を下回ったサブキャリアの送信信号にのみ係数を乗算することにより、実施の形態 1よりさらに誤り率の向上を図ることができる。

なお、実施の形態 4は、実施の形態 2又は実施の形態 3と組み合わせることができる。

(実施の形態 5 )

図 9は、本発明の実施の形態 5における O F D M送受信装置の制御回路 1 6 2周りの構成を示すブロック図である。なお、図 9に示す O F D M送受信装置において、図 8に示す O F D M送受信装置と共通する部分については、図 8と同一符号を付して説明を省略する。

図 9に示す O F D M送受信装置は、図 8の O F D M送受信装置と比較して、制御回路 1 6 2内に閾値を設定し、減算器 2 6 1を追加した構成を採る。

平均化回路 2 0 5は、算出した平均値を除算器 2 0 6〜2 0 9及び減算器 2 6 1に出力する。減算器 2 6 1は、平均化回路 2 0 5の出力信号から予め設定された閾値を減算し、減算結果をディジタル減算器 2 4 1〜2 4 4に出力する。ディジ夕ル減算器 2 4 1〜 2 4 4は、それぞれ包絡線生成器 2 0 1〜 2 0 4の出力信号から減算器 2 6 1の出力信号を減算し、減算結果を判定器 2 4 5〜2 4 8に出力する。

このように、予め閾値を設定し、受信電力が平均値から閾値を減算した値をさらに下回つたサブキヤリァの送信信号に係数を乗算することにより、送信電力の規格が厳しく、装置全体の電力を下げなければならない場合に対処することができる。

なお、実施の形態 5は、実施の形態 2又は実施の形態 3と組み合わせることができる。

(実施の形態 6)

図 10は、本発明の実施の形態 6における OFDM送受信装置の制御回路 1 62周りの構成を示すブロック図である。なお、図 10に示す OF DM送受信装置において、図 9に示す OFDM送受信装置と共通する部分については、図 9と同一符号を付して説明を省略する。

図 10に示す〇 F DM送受信装置は、図 9の O F DM送受信装置と比較して、制御回路 162内に回線品質が良い場合に用いる閾値 1及び回線品質が悪い場合に用いる閾値 2とを設定し、切替スィッチ 271を追加した構成を採る。切替スィッチ 271は、回線品質信号に基づいて、回線品質が良い場合には閾値 1を減算器 261に出力し、回線品質が悪い場合には閾値 2を減算器 26 1に出力する。減算器 261は、平均化回路 205の出力信号から閾値 1又は閾値 2を減算し、減算結果をディジタル減算器 241〜244に出力する。このように、回線品質に基づいて、係数信号を乗算するか否かの判定に用いる閾値を適応的に変化させることにより、実施の形態 5よりさらに誤り率特性の向上を図ることができる。

なお、実施の形態 6は、実施の形態 2又は実施の形態 3と組み合わせることができる。

(実施の形態 7)

図 1 1は、本発明の実施の形態 7における OFDM送受信装置の制御回路 1 62周りの構成を示すブロック図である。なお、図 1 1に示す OFDM送受信装置において、図 4に示す OF DM送受信装置と共通する部分については、図 4と同一符号を付して説明を省略する。

図 1 1に示す OF DM送受信装置は、図 4の OF DM送受信装置と比較して、制御回路 162内に判定器 281〜 284及び切替スィツチ 285〜 288を追加した構成を採る。除算器 206〜209は、算出した各サブキヤリアの係数信号をメモリ 2 1 0-213及び判定器 281〜 284に出力する。

判定器 281〜 284は、それぞれ各サブキヤリァの係数信号が、予め設定された上限値（例えば、「2. 0」）以下の場合、メモリ 21 0〜213に保存された係数信号を乗算器 106〜109に出力し、上限値をこえた場合は、上限値を乗算器 106〜109に出力するように、切替スィッチ 285〜28 8を制御する。

このように、サブキヤリァの送信信号に乗算する係数に上限を設けることにより、ピーク電力を抑えることができ、送信アンプの容量を抑えることができる。

(実施の形態 8)

図 12は、本発明の実施の形態 8における OFDM送受信装置の制御回路 1 62周りの構成を示すブロック図である。なお、図 12に示す OF DM送受信装置において、図 4に示す OF DM送受信装置と共通する部分については、図 4と同一符号を付して説明を省略する。

図 12に示す O F DM送受信装置は、図 4の O F DM送受信装置と比較して、制御回路 162内に判定器 281〜 284及び切替スィツチ 285〜 288を追加した構成を採る。

除算器 206〜209は、算出した各サブキャリアの係数信号をメモリ 21 0〜213及び判定器 281〜284に出力する。

判定器 281〜 284は、それぞれ各サブキヤリァの係数信号が、予め設定された下限値（例えば、「0. 2」）以上の場合、メモリ 210〜213に保存された係数信号を乗算器 106〜109に出力し、下限値を下回った場合は、下限値を乗算器 1 06〜109に出力するように、切替スィッチ 285〜28 8を制御する。

このように、サブキヤリァの送信信号に乗算する係数に下限を設けることにより、上り回線と下り回線の時間間隔が離れている場合等に、利得制御を行うことによって却ってサブキヤリア間のレベル差が大きくなつてしまうことを回避することができる。

なお、実施の形態 8は、実施の形態 2から実施の形態 7と適宜組み合わせることができる。

(実施の形態 9 )

図 1 3は、本発明の実施の形態 9における O F D M送受信装置の制御回路 1 6 2周りの構成を示すブロック図である。なお、図 1 3に示す O F D M送受信装置において、図 4に示す O F D M送受信装置と共通する部分については、図 4と同一符号を付して説明を省略する。

図 1 3に示す O F D M送受信装置は、図 4の O F D M送受信装置と比較して、制御回路 1 6 2内に接続スィッチ 2 9 1〜2 9 4及び切替スィッチ 2 9 5〜2 9 8を追加した構成を採る。

包絡線生成器 2 0 1〜2 0 4は生成した包絡線を接続スィッチ 2 2 1〜2 2 4に出力する。接続スィッチ 2 2 1〜2 2 4は、タイミング信号に基づいて、それぞれ重要な情報を載せたパケットを送信する場合のみ包絡線生成器 2 0 1 〜2 0 4から出力された各サブキャリア A〜Dの信号を平均化回路 2 0 5及び除算器 2 0 6〜 2 0 9に出力する。

切替スィッチ 2 9 5〜2 9 8は、タイミング信号に基づいて、それぞれ重要な情報を載せたバケツトを送信する場合、メモリ 2 1 0〜 2 1 3に保存された係数信号を乗算器 1 0 6〜 1 0 9に出力し、それ以外の場合は、係数「 1 . 0」を乗算器 1 0 6〜 1 0 9に出力する。

このように、重要な情報を載せたパケットを送信する場合のみ、各サブキヤリアの送信信号に係数を乗算する利得制御を行うことにより、例えば、フレームの前半に下り回線を配置し、後半に上り回線を配置するようなフレームフォ一マットの場合であっても、係数をユーザ数分確保する必要がなく、メモリ容量を抑えることができるので、ハード規模をほとんど増大させずに重要な情報の誤り率特性を向上させることができる。そして、'確保する必要がある係数が、最大 1ユーザ分であればメモリを復調回路と共有できる。

なお、実施の形態 9は、実施の形態 2から実施の形態 8と適宜組み合わせることができる。

(実施の形態 10)

図 14は、本発明の実施の形態 10における OF DM送受信装置の構成を示すブロック図である。なお、図 14に示す OFDM送受信装置において、図 3 に示す OF DM送受信装置と共通する部分については、図 3と同一符号を付して説明を省略する。

図 14に示す O F DM送受信装置は、図 3の〇 F DM送受信装置と比較して、乗算器 106〜109の代りに切替スィッチ 121〜124及び振幅を 2倍にする 1ビットシフト回路 125〜128を用いる構成を採る。また、係数信号を出力する制御回路 162の代りに制御信号を出力する制御回路 171を用いる構成を採る。

図 15は、本発明の実施の形態 10における OF DM送受信装置の制御回路 171周りの構成を示すブロック図である。なお、図 15に示す OFDM送受信装置の制御回路 171において、図 8に示す OF DM送受信装置の制御回路 162と共通する部分については、図 8と同一符号を付して説明を省略する。図 15に示す OF DM送受信装置の制御回路 171は、図 8に示す OFDM 送受信装置の制御回路 162と比較して、除算器 206〜 209、メモリ 21 0〜 213及び切替スィツチ 249〜 252を削除した構成を採り、判定器 2 45〜248の制御信号を出力する。そして、それぞれディジタル減算器 24 1〜244の符号が負の場合、すなわち、受信電力が平均値を下回った場合、マッピング回路 102〜105の出力信号を 1ビットシフト回路 125〜12 8に出力し、それ以外の場合は、マッピング回路 102〜 105の出力信号をそのまま I F FT回路 1 10に出力するように、切替スィッチ 121〜124 を制御する。

このように、乗算器を用いずに、ビットシフト回路と加減算器により振幅を変化させることにより、回路規模を低減することができる。また、「2. 0」、「1. 5」、「1. 25」等、ビットシフト回路と加減算器を組み合わせることにより実現できる振幅の倍率を複数用意し、この振幅の倍率を各サブキヤリァの受信電力に基づいて切替制御することにより適応的に選択することにより、細かい送信電力制御が可能となる。

なお、実施の形態 10は、実施の形態 2又は実施の形態 3と組み合わせることができる。また、実施の形態 5のように、減算器 261を追加し、平均化回路 205の出力信号から予め設定された閾値を減算した値を用いて判定を行つてもよい。さらに、実施の形態 6のように、切替スィッチ 27 1を追加し、判定に用いる閾値を適応的に変化させてもよい。

(実施の形態 1 1)

図 16は、本発明の実施の形態 1 1における OFDM送受信装置の構成を示すブロック図である。なお、図 16に示す OFDM送受信装置において、図 3 に示す OF DM送受信装置と共通する部分については、図 3と同一符号を付して説明を省略する。

図 16に示す OF DM送受信装置は、図 3の OF DM送受信装置と比較して、接続スィッチ 181〜184を追加した構成を採る。

接続スィッチ 181〜184は、チャネル種別信号に基づいて、接続又は切断し、 F FT変換回路 152から出力された各サブキャリア A〜Dの受信信号の中で、例えばコントロールチャネル等、特定のチャネルのもののみを制御回路 162に出力する。

これにより、回線変動が遅い場合等、複数バーストにおいて、振幅の重み付けを行う係数を同じ値としても特性がほとんど劣化しない場合に、特定のチヤネルのみ係数を算出する処理を行うことにより、平均の消費電力を削減することができる。

なお、実施の形態 1 1は、実施の形態 2から実施の形態 10のいずれかと組み合わせることができる。

(実施の形態 12)

図 1 7は、本発明の実施の形態 12における OFDM送受信装置の構成を示すブロック図である。なお、図 17に示す OFDM送受信装置において、図 3 に示す OF DM送受信装置と共通する部分については、図 3と同一符号を付して説明を省略する。

図 17に示す OF DM送受信装置は、図 3の OF DM送受信装置と比較して、接続スィッチ 191〜194を追加した構成を採る。

接続スィッチ 191〜194は、タイミング信号に基づいて、接続又は切断し、 F FT変換回路 152から出力された各サブキャリア A〜Dの受信信号の中で、パイロットシンボルのみを制御回路 162に出力する。

これにより、。イロットシンボルのみを用いて係数を決定することができる。よって、 16 Q AMのように位相に加えて振幅にも情報が重畳されている変調方式の場合であっても、一般にパイロットシンボルは変調多値数が少ないので、係数が変調信号によって変化することがなく、特性の劣化を防止することがでさる。

なお、実施の形態 12は、実施の形態 2から実施の形態 10のいずれかと組み合わせることができる。

(実施の形態 13)

図 18は、本発明の実施の形態 13における OF DM送受信装置の構成を示すブロック図である。なお、図 18に示す OFDM送受信装置において、図 3 に示す OF DM送受信装置と共通する部分については、図 3と同一符号を付して説明を省略する。図 1 8に示す O F D M送受信装置は、図 3の〇 F D M送受信装置と比較して、判定器 4 0 1及び接続スィッチ 4 1 1〜4 1 4を追加した構成を採る。

判定器 4 0 1は、回線品質の良し悪しを数値で表した回線品質信号と予め設定された閾値 Aとを大小比較し、切替スィッチ 4 1 1〜4 1 4の中で、回線品質信号が閾値 Aを上回ったユーザに対応するもののみを接続するように切替スイッチ 4 1 1〜4 1 4を制御する。なお、回線品質の良し悪しは、復調における硬判定前後の信号のレベル差等により数値化することができる。

接続スィッチ 4 1 1〜4 1 4は、判定器 4 0 1の制御に基づいて、接続又は切断し、 F F T変換回路 1 5 2から出力された各サブキャリア A〜Dの受信信号の中で、回線品質が悪いもののみを制御回路 1 6 2に出力する。

これにより、回線品質の悪いユーザのみ利得制御できるので、一定の誤り率特性を満足したままでメモリ容量の削減を図ることができる。

なお、実施の形態 1 3は、実施の形態 2から実施の形態 1 2のいずれかと組み合わせることができる。

(実施の形態 1 4 )

図 1 9は、本発明の実施の形態 1 4における O F D M送受信装置の構成を示すブロック図である。なお、図 1 9に示す O F D M送受信装置において、図 1 8に示す O F D M送受信装置と共通する部分については、図 1 8と同一符号を付して説明を省略する。

図 1 9に示す O F D M送受信装置は、図 1 8の O F D M送受信装置と比較して、平均化回路 4 0 2を追加した構成を採る。

平均化回路 4 0 2は、回線品質信号を複数フレームにわたって平均化し、回線品質信号の平均値を算出する。

判定器 4 0 1は、回線品質信号の平均値と予め設定された閾値 Aとを大小比較し、切替スィッチ 4 1 1〜4 1 4の中で、回線品質信号の平均値が閾値 Aを上回ったユーザに対応するもののみを接続するように切替スィッチ 4 1 1〜4 1 4を制御する。

これにより、実施の形態 1 3よりもさらに精度よく、利得制御を行うべきュ一ザの選定を行うことができる。

なお、実施の形態 1 4は、実施の形態 2から実施の形態 1 2のいずれかと組み合わせることができる。

(実施の形態 1 5 )

図 2 0は、本発明の実施の形態 1 5における O F D M送受信装置の構成を示すブロック図である。なお、図 2 0に示す O F D M送受信装置において、図 1 8に示す O F D M送受信装置と共通する部分については、図 1 8と同一符号を付して説明を省略する。

図 2 0に示す O F D M送受信装置は、図 1 8の O F D M送受信装置と比較して、判定器 4 0 3及び論理積回路 4 0 4を追加した構成を採る。

判定器 4 0 1は、回線品質信号と予め設定された閾値 Aとを大小比較し、比較結果を示す信号を論理積回路 4 0 4に出力する。判定器 4 0 3は、回線品質信号と予め設定された閾値 Bとを大小比較し、比較結果を示す信号を論理積回路 4 0 4に出力する。なお、閾値 Bは閾値 Aよりも高い値とする。

論理積回路 4 0 4は、切替スィッチ 4 1 1〜4 1 4の中で、回線品質信号が閾値 Aを上回り、かつ、閾値 Bを下回ったユーザに対応するもののみを接続するように切替スィッチ 4 1 1〜4 1 4を制御する。

接続スィッチ 4 1 1〜4 1 4は、論理積回路 4 0 4の制御に基づいて、接続又は切断し、 F F T変換回路 1 5 2から出力された各サブキャリア A〜Dの受信信号の中で、回線品質が極度に悪いものを除いて、ユーザ回線品質が悪いもののみを制御回路 1 6 2に出力する。

これにより、回線品質が極度に悪いユーザについては利得制御を行わないので、利得制御によって誤り率特性を向上できるユーザのみを選定することがでさる。なお、実施の形態 1 5は、実施の形態 2から実施の形態 12及び実施の形態 14のいずれかと組み合わせることができる。

(実施の形態 16)

図 21は、本発明の実施の形態 16における OFDM送受信装置の構成を示すブロック図である。なお、図 21に示す OFDM送受信装置において、図 2 1に示す OF DM送受信装置と共通する部分については、図 18と同一符号を付して説明を省略する。

図 21に示す OF DM送受信装置は、図 18の OF DM送受信装置と比較して、じ1^じ検査回路405、カウンタ 406、判定器 407及び論理積回路 4 08を追加した構成を採る。

判定器 401は、回線品質信号と予め設定された閾値 Aとを大小比較し、比較結果を示す信号を論理積回路 408に出力する。

CRC検査回路 405は、 PZS変換回路 161から出力された信号の検査ビッ卜の正誤を検査し、検査ビットが誤っている場合にパルス信号をカウン夕 406に出力する。

カウン夕 406は、例えば 10フレーム等の所定期間にわたって、 CRC検査回路 405から出力されたパルス信号の数を計数し、計数値を判定器 407 に出力する。

判定器 407は、カウンタ 406から出力された計数値と予め設定された閾値 Cとを大小比較し、比較結果を示す信号を論理積回路 408に出力する。論理積回路 408は、計数値が閾値 Cを下回った場合に、切替スィッチ 41 1〜414の中で、回線品質信号が閾値 Aを下回ったユーザに対応するもののみを接続するように切替スィッチ 41 1〜414を制御する。

接続スィッチ 41 ；！〜 414は、論理積回路 408の制御に基づいて、接続又は切断し、 FFT変換回路 152から出力された各サブキャリア A〜Dの受信信号の中で、回線品質が悪いもののみを制御回路 162に出力する。これにより、 CRC検査の結果、誤っている検査ビットが少なく、伝搬環境がよい場合にのみ利得制御を行うので、実施の形態 13よりもさらに精度よく、利得制御を行うべきユーザの選定を行うことができる。

なお、実施の形態 16は、実施の形態 2から実施の形態 12及び実施の形態 14、実施の形態 15いずれかと組み合わせることができる。

(実施の形態 17)

図 22は、本発明の実施の形態 17における OF DM送受信装置の構成を示すブロック図である。なお、図 22に示す OFDM送受信装置において、図 3 に示す O F DM送受信装置と共通する部分については、図 3と同一符号を付して説明を省略する。

図 22に示す〇 F DM送受信装置は、図 3の O F DM送受信装置と比較して、メモリ 421、判定器 422及び切替スィツチ 43 1〜434を追加した構成を採る。

メモリ 421は、制御回路 162から出力された係数を一時的に保存し、新たに係数を入力したときに保存中の係数を出力することにより係数を更新する。判定器 422は、制御回路 162から出力された今回の係数とメモリ 421 から出力された前回の係数との差である係数差を算出し、係数差と予め設定された閾値 Dとを大小比較し、係数差が閾値 Dを下回った場合に制御回路 162 から出力された係数を乗算器 106〜109に出力し、それ以外の場合に係数「1. 0」を乗算器 106〜109に出力するように、切替スィッチ 431〜 434を制御する。

切替スィッチ 431〜434は、判定器 422の制御に基づいて、制御回路 162から出力された係数あるいは係数「1. 0」を乗算器 106〜109に出力する。

これにより、回線変動が上り回線と下り回線との時間間隔に比べて速い場合等、上り回線と下り回線の回線状態が大きく異なるサブキヤリァの利得制御を行わないので、誤り率特性の劣化を防ぐことができる。

なお、実施の形態 17は、実施の形態 2から実施の形態 16のいずれかと組み合わせることができる。

(実施の形態 18)

実施の形態 18は、サブキャリア毎に送信電力に重み付けを行う処理と複数のアンテナブランチにより選択ダイバーシチを行う処理とを組み合わせた形態である。なお、実施の形態 18では、送信及び受信のブランチ数を 2として説明する。

図 23は、本発明の実施の形態 18における OF DM送受信装置の構成を示すブロック図である。なお、図 23に示す OF DM送受信装置において、図 3 に示す OFDM送受信装置と共通する部分については、図 3と同一符号を付して説明を省略する。

図 23に示す〇 F DM送受信装置は、図 3の O F DM送受信装置と比較して、送信側に切替スィッチ 521〜524、 I F FT回路 510及び DZA変換回路 51 1とを追加し、受信側に A/D変換回路 551、 FFT回路 552及び切替スィッチ 571〜574を追加した構成を採る。また、係数信号を出力する制御回路 162の代りに制御信号及び係数信号を出力する制御回路 562を用いる構成を採る。

切替スィツチ 521〜 524は、制御信号に基づいて、それぞれマツビングされたサブキヤリア A〜Dの信号の送信ブランチを切替える。

I F FT回路 510は、 I ? 丁回路1 10と同様に、入力した送信信号に対し逆高速フーリエ変換を行う。 DZA変換回路 51 1は、 DZA変換回路 1 1 1と同様に、 I FFT回路 510の出力信号に対し DZA (ディジタルノアナログ）変換することによりブランチ 2の送信信号を出力する。

0変換回路551は、 AZD変換回路 151と同様に、ブランチ 2の受信信号に対し AZD (アナログ /ディジタル）変換を行う。 FFT回路552 は、 F F T回路 1 5 2と同様に、ディジタル信号に変換されたブランチ 2の信号に対し高速フーリエ変換を行う。

切替スィッチ 5 7 1〜5 7 4は、制御信号に基づいて、各サブキャリア毎に F F T回路 1 5 2又は F F T回路 5 5 2の出力信号のいずれかを検波器 1 5 3 〜 1 5 6に出力する。

制御回路 5 6 2は、丁回路1 5 2及び F F T回路 5 5 2の出力信号に基づいて、各サブキヤリァの送信信号に乗算する係数を算出するとともに送信ブランチを選択する。そして、係数信号を乗算器 1 0 6〜 1 0 9に出力し、制御信号を切替スィッチ 5 2 1〜5 2 4及び切替スィッチ 5 7 1〜5 7 4に出力する。

次に、制御回路 5 6 2の詳細な構成について、図 2 4のブロック図を用いて説明する。なお、図 2 4に示す O F D M送受信装置の制御回路 5 6 2において、図 4に示す O F D M送受信装置の制御回路 1 6 2と共通する部分については、図 4と同一符号を付して説明を省略する。

図 2 4に示す O F D M送受信装置の制御回路 5 6 2は、図 4に示す O F D M 送受信装置の制御回路 1 6 2と比較して、ディジタル減算器 6 1 1〜6 1 4、判定器 6 1 5〜6 1 8及び切替スィッチ 6 1 9〜6 2 2を追加した構成を採る。ディジタル減算器 6 1 1〜6 1 4は、それぞれ包絡線生成回路 2 0 1〜2 0 4の出力信号から包絡線生成回路 6 0 1〜6 0 4の出力信号を減算し、減算結果を判定器 6 1 5〜6 1 9に出力する。

判定器 6 1 5〜6 1 9は、ディジタル減算器 6 1 1〜6 1 4の出力信号の符号が正の場合、サブキヤリア Aの送信信号の最適なブランチはブランチ 1であると判定し、それ以外の場合、サブキャリア Aの送信信号の最適なブランチはブランチ 2であると判定する。そして、判定結果を載せた制御信号を切替スィツチ 6 1 9〜6 2 2、切替スィツチ 5 2 1〜5 2 4及び切替スィツチ 5 7 1〜 5 7 4を出力する。切替スィツチ 619〜622は、判定器 615〜619から出力された制御信号に基づいて、各サブキャリア毎に包絡線生成回路 201〜204又は包絡線生成回路 601〜 604の出力信号のいずれかを平均化回路 205及び除算器 206〜 209に出力する。

このように、サブキャリア毎に送信電力に重み付けを行う処理と送信ダイバ一シチとを組み合わせることにより、誤り率特性を飛躍的に向上させることができる。

特に、本装置を基地局装置に用いることにより、通信端末装置のハード規模を増大させることなく、下り回線の誤り率特性を向上させることができる。送信ダイバーシチに対して利得制御を行うことにより、シングルブランチの場合に比べ、フェージング等による受信レベルの落ち込みを大きく低減できるため、利得制御値を非常に小さくすることができ、ピーク電力を非常に低くすることができる。

また、送信ダイバーシチに対して利得制御を行うことにより、各ブランチにおいて送信していないサブキャリアが存在するため、シングルブランチの場合に比べて送信していないサブキャリア分だけ送信電力を低減することができる。なお、実施の形態 18では、送信及び受信のブランチ数を 2として説明したが、本発明は、サブキャリア数並びに送信及び受信のブランチ数に制限はない。また、本発明は、受信側のみ選択ダイバーシチを用いることも可能である。

(実施の形態 19)

図 25は、本発明の実施の形態 19における OFDM送受信装置の構成を示すブロック図である。なお、図 25に示す OFDM送受信装置において、図 2 3に示す OF DM送受信装置と共通する部分については、図 23と同一符号を付して説明を省略する。

図 25に示す OF DM送受信装置は、図 23の〇 F DM送受信装置と比較して、 PZS変換回路 701、カウンタ 702、判定器 703及び切替スィッチ 7 1 1〜7 1 4を追加した構成を採る。

P / S変換回路 7 0 1は、制御信号 5 6 2から出力された送信ブランチを選択する制御信号を直列に変換してカウンタ 7 0 2に出力する。

カウンタ 7 0 2は、 P Z S変換回路 7 0 1から出力された制御信号に基づき、送信ブランチ毎に、選択されたサブキャリア数を計数し、計数値を判定器 7 0 3に出力する。

判定器 7 0 3は、カウン夕 7 0 2から出力された計数値の最大値と予め設定された閾値 Eとを大小比較し、計数値の最大値が閾値 Eを上回った場合に、当該ブランチから送信するサブキャリアには係数「1 . 0」を乗算し、それ以外のサブキャリアには、制御回路 5 6 2から出力された係数を乗算するように、切替スィツチ 7 1 ；!〜 7 1 4を制御する。

切替スィッチ 7 1 1〜7 1 4は、判定器 7 0 3の制御に基づいて、制御回路 5 6 2から出力された係数あるいは係数「1 . 0」を乗算器 1 0 6〜1 0 9 に出力する。

ここで、特定のブランチで送信するサブキャリア数が非常に多くなる確率は非常に低いので、この場合に利得制御を行わなくても誤り率は殆ど劣化しない。よって、本実施の形態のように、特定のブランチで送信するサブキャリア数が非常に多い場合に利得制御を行わないことにより、誤り率特性の向上とピーク電力低減との両立を図ることができる。

(実施の形態 2 0 )

図 2 6は、本発明の実施の形態 2 0における O F DM送受信装置の構成を示すブロック図である。なお、図 2 6に示す O F D M送受信装置において、図 2 4に示す O F D M送受信装置と共通する部分については、図 2 4と同一符号を付して説明を省略する。

図 2 6に示す O F D M送受信装置は、図 2 4の〇 F D M送受信装置と比較して、制御回路 5 6 2内に P Z S変換回路 6 3 1、カウン夕 6 3 2、判定器 6 3 3、切替スィッチ 6 3 4、判定器 6 3 5及び切替スィッチ 6 3 6〜6 3 9を追加した構成を採る。

P Z S変換回路 6 3 1は、判定器 6 1 5〜6 1 8から出力された判定結果を載せた制御信号を直列に変換してカウン夕 6 3 2に出力する。

カウン夕 6 3 2は、 P Z S変換回路 6 3 1から出力された制御信号に基づき、送信ブランチ毎に、送信するサブキャリア数を計数し、計数値を判定器 6 3 3 に出力する。

判定器 6 3 3は、カウン夕 6 3 2から出力された計数値の最大値と予め設定された閾値 Fとを大小比較し、計数値の最大値が閾値 Fを下回った場合に上限値 A (例えば、「2 . 0」）を選択し、それ以外の場合に上限値 B (例えば、「1 . 5」）を選択するように、切替スィッチ 6 3 4を制御する。なお、上限値 Aは上限値 Bより高い値とする。

切替スィッチ 6 3 4は、判定器 6 3 3の制御に基づいて、上限値 Aあるいは上限値 Bを判定器 6 3 5及び切替スィッチ 6 3 6〜6 3 9に出力する。

判定器 6 3 5は、それぞれ各サブキヤリァの係数信号が、切替スィツチ 6 3 4から出力された上限値以下の場合、メモリ 2 1 0〜2 1 3に保存された係数信号を乗算器 1 0 6〜 1 0 9に出力し、上限値をこえた場合は、上限値を乗算器 1 0 6〜 1 0 9に出力するように、切替スィッチ 6 3 5〜6 3 9を制御する。このように、特定のブランチで送信するサブキャリア数が多少によって、送信信号に乗算する係数の上限値を変化させることにより、上限値を固定した場合に比べ、誤り率特性を維持しながらピーク電力の低減を図ることができる。

(実施の形態 2 1 )

図 2 7は、本発明の実施の形態 2 1における O F D M送受信装置の構成を示すブロック図である。なお、図 2 7に示す O F D M送受信装置において、図 2 3に示す O F D M送受信装置と共通する部分については、図 2 3と同一符号を付して説明を省略する。図 27に示す OFDM送受信装置は、図 23の OF DM送受信装置と比較して、受信側において、切替スィッチ 57 1〜574を削除し、検波器 553〜 556及び合成回路 58 1〜584を追加した構成を採る。

FFT回路 1 52は、ディジタル信号に変換されたブランチ 1の信号に対し高速フーリエ変換を行い、各サブキャリア A〜Dの受信信号を検波器 1 53〜 1 56に出力する。同様に、 F FT回路 552は、ディジタル信号に変換されたブランチ 2の信号に対し高速フーリエ変換を行い、各サブキヤリア A〜Dの受信信号を検波器 553〜556に出力する。

検波器 1 53〜1 56は、それぞれ F FT回路 1 52から出力されたサブキャリア A〜Dの信号に対し検波処理を行う。同様に、検波器 553〜556は、それぞれ F FT回路 552から出力されたサブキャリア A〜Dの信号に対し検波処理を行う。

合成回路 58 1〜 584は、それぞれ検波器 1 53〜 1 56及び検波器 55 3〜556にて検波されたサブキャリア A〜Dの信号を合成する。判定器 1 5 7〜 1 60は、それぞれ合成されたサブキヤリァ A〜Dの信号に対し判定を行つて復調する。

このように、受信側でサブキャリア毎に合成ダイバーシチを行うことにより、誤り率特性を向上させることができる。特に、本装置を基地局装置に用いた場合、移動局側で利得制御を行わなくても上り回線の誤り率を向上させることができるので、移動局のハード規模を増大する必要がなくなる。

(実施の形態 22)

図 28は、本発明の実施の形態 22における OFDM送受信装置の要部構成を示すブロック図である。図 28は、受信側のサブキャリア Aの信号に関する部分についてのみ示す。なお、図 28に示す OFDM送受信装置において、図 23、図 24に示す OF DM送受信装置と共通する部分については、図 23、図 24と同一符号を付して説明を省略する。図 2 8に示す O F D M送受信装置は、図 2 3、図 2 4の O F D M送受信装置と比較して、受信側において、合成回路 5 8 1の代りに乗算器 5 9 1 、 5 9 2 及び加算器 5 9 3を用い、制御回路 5 6 2内に平均化回路 3 0 1及び除算器 3 0 2、 3 0 3を追加した構成を採る。

平均化回路 3 0 1は、包絡線生成回路 2 0 1の出力信号と包絡線生成回路 6 0 1の出力信号との平均値を算出する。除算器 3 0 2は、包絡線生成回路 2 0 1の出力信号を平均化回路 3 0 1から出力された平均値で除算することにより、サブキャリア Aブランチ 1の重み係数を算出する。除算器 3 0 3は、包絡線生成回路 6 0 1の出力信号を平均化回路 3 0 1から出力された平均値で除算することにより、サブキャリア Aブランチ 2の重み係数を算出する。

乗算器 5 9 1は、検波器 1 5 3にて検波されたサブキャリア Aブランチ 1の信号にサブキャリア Aブランチ 1の重み係数を乗算する。乗算器 5 9 2は、検波器 5 5 3にて検波されたサブキャリア Aブランチ 2の信号にサブキャリア A ブランチ 2の重み係数を乗算する。加算器 5 9 3は、乗算器 5 9 1及び乗算器 5 9 2から出力された重み付けられた信号を加算して、ブランチ Aの信号を判定器 1 5 7に出力する。

これにより、サブキヤリァ毎に各ブランチで受信された信号を最大比合成できるので、実施の形態 1 8よりさらに誤り率特性を向上させることができる。なお、上記の各実施の形態では、サブキャリア数を 4として説明したが、本発明は、サブキャリア数に制限はない。

以上説明したように、本発明の 0 F D M送受信装置及び〇 F D M送受信方法によれば、サブキャリア毎に送信電力に重み付けを行い、相手局での受信電力をほぼ一定に保つことができるため、誤り率特性の向上を図ることができる。本明細書は、 1 9 9 8年 1 1月 6日出願の特願平 1 0— 3 1 6 4 1 4号、 1 9 9 9年 3月 1 6日出願の特願平 1 1— 7 0 8 1 4号及び 1 9 9 9年 4月 8日出願の特願平 1 1一 1 0 1 7 3 3号に基づくものである。これらの内容をここに含めておく。

Claims

請求の範囲

1 . 各サブキャリアの送信信号に係数を乗算して重み付けする複数の重み付け手段と、受信電力に基づいて前記係数を算出して前記重み付け手段に出力する係数算出手段とを具備する O F D M送受信装置。

2 . 係数算出手段は、各サブキャリアの受信電力の平均値を算出する第 1平均化手段と、前記平均値を各サブキャリアの受信電力で除算して係数を算出する除算手段とを有する請求の範囲 1記載の〇 F D M送受信装置。

3 . 係数算出手段は、ビットシフト回路と加減算器とにより、各サブキャリアの係数を算出する請求の範囲 1記載の O F D M送受信装置。

4 . 受信信号の最終シンボルのみを係数算出手段に出力する第 1シンボル選択手段を具備し、係数算出手段は、受信信号の最終シンボルの電力に基づいて係数を算出する請求の範囲 1記載の O F D M送受信装置。

5 . サブキャリア毎に受信信号の 1スロット間の電力を平均化する第 2平均化手段を具備し、係数算出手段は、受信電力の 1スロット間の平均電力に基づいて係数を算出する請求の範囲 1記載の O F D M送受信装置。

6 . 受信電力が平均値より小さいか否かをサブキヤリァ毎に判定する第 1判定手段を具備し、係数算出手段は、受信電力が平均値より小さいサブキャリアに対応する重み付け手段にのみ算出した係数を出力する請求の範囲 1記載の O F D M送受信装置。

7 .受信電力の平均値に予め設定された第 1閾値を減算する減算手段を具備し、第 1判定手段は、受信電力が平均値から第 1閾値を減算した値より小さいか否かをサブキャリア毎に判定し、係数算出手段は、受信電力が平均値から第 1閾値を減算した値より小さいサブキャリアに対応する重み付け手段にのみ算出した係数を出力する請求の範囲 6記載の〇 F D M送受信装置。

8 . 減算手段は、回線品質に基づいて、複数の閾値の中から減算に用いる第 1 閾値を選択する請求の範囲 7記載の〇 F D M送受信装置。

9. 係数が上限値より小さいか否かをサブキヤリァ毎に判定する第 2判定手段を具備し、係数算出手段は、係数が上限値をこえるサブキャリアに対応する重み付け手段に上限値を出力する請求の範囲 1記載の O F D M送受信装置。

10. 係数が下限値より小さいか否かをサブキャリア毎に判定する第 3判定手段を具備し、係数算出手段は、係数が下限値を下回るサブキャリアに対応する重み付け手段に下限値を出力する請求の範囲 1記載の OF DM送受信装置。

1 1. 重要情報を送信する場合にのみ受信信号を係数算出手段に出力する情報選択手段を具備し、係数算出手段は、前記情報選択手段から受信信号を入力した場合のみ係数を算出する請求の範囲 1記載の O F DM送受信装置。

12. 係数算出手段は、チャネル種別に基づいて、サブキャリア毎に係数を算出するか否かを選択する請求の範囲 1記載の〇 F DM送受信装置。

13. 受信信号のパイロットシンボルのみを係数算出手段に出力する第 2シンボル選択手段を具備し、係数算出手段は、受信信号のパイロットシンボルの電力に基づいて係数を算出する請求の範囲 1記載の OF DM送受信装置。

14. 回線品質が予め設定された第 2閾値より大きいか否かをユーザ毎に判定する第 4判定手段を具備し、係数算出手段は、前記第 4判定手段の判定結果に基づいて、回線品質が第 2閾値より大きいユーザに対応する重み付け手段にのみ係数を算出する請求の範囲 1記載の〇F DM送受信装置。

15. 回線品質をユーザ毎に平均化する第 3平均化手段を具備し、第 4判定手段は、回線品質の平均値が第 2閾値より大きいか否かをユーザ毎に判定する請求の範囲 14記載の OFDM送受信装置。

16. 第 4判定手段は、回線品質が予め設定された第 3閾値より小さいか否かをユーザ毎に判定し、係数算出手段は、前記第 4判定手段の判定結果に基づいて、回線品質が第 2閾値より大きく、かつ、第 3閾値より小さいユーザに対応する重み付け手段にのみ係数を算出する請求の範囲 14記載の OF DM送受信

1 7 . 復調信号に対して誤り検出を行う誤り検出手段と、所定期間において前記誤り検出手段にて検出された誤りビッ卜の数が予め設定された第 4閾値より小さいか否かをユーザ毎に判定する第 5判定手段を具備し、係数算出手段は、前記第 5判定手段にて誤りビットの数が第 4閾値より小さいと判定された場合にのみ、前記第 4判定手段の判定結果に基づいて、係数を算出する重み付け手段を決定する請求の範囲 1 4記載の O F D M送受信装置。

1 8 . 回線変動値が予め設定された第 5閾値より小さいか否かをサブキャリア毎に判定する第 6判定手段を具備し、係数算出手段は、前記第 6判定手段の判定結果に基づいて、今回と前回の係数差が第 5閾値より小さいサブキヤリァに対応する重み付け手段にのみ、算出した係数を出力する請求の範囲 1記載の〇 F D M送受信装置。

1 9 . サブキャリア毎に受信電力が大きいブランチを送信ブランチとして選択するブランチ選択手段を具備し、ダイバーシチ機能を有する請求の範囲 1記載の O F D M送受信装置。

2 0 . —つのブランチから送信されるサブキャリア数が予め設定された第 6閾値より小さいか否かを判定する第 7判定手段を具備し、係数算出手段は、前記第 7判定手段の判定結果に基づいて、サブキヤリァ数が第 6閾値より小さい場合にのみ、算出した係数を重み付け手段に出力する請求の範囲 1 9記載の O F D M送受信装置。

2 1 . —つのブランチから送信されるサブキャリア数が、少ない場合に上限値を高く設定し、多い場合に上限値を低く設定する上限値設定手段と、この上限値設定手段にて設定された上限値より係数が小さいか否かをサブキャリア毎に判定する第 9判定手段を具備し、係数算出手段は、係数が上限値をこえるサブキヤリアに対応する重み付け手段に上限値を出力する請求の範囲 1 9記載の 0 F D M送受信装置。

2 2 . サブキャリア毎に各ブランチの受信電力を合成する合成手段を具備する請求の範囲 19記載の OFDM送受信装置。

23. 合成手段は、サブキャリア毎に各ブランチの受信電力を最大比合成する請求の範囲 22記載の OF DM送受信装置。

24. OFDM送受信装置を有する基地局装置であって、前記 OFDM送受信装置は、各サブキヤリァの送信信号に係数を乗算して重み付けする複数の重み付け手段と、受信電力に基づいて前記係数を算出して前記重み付け手段に出力する係数算出手段とを具備する。

25. OF DM送受信装置を有する通信端末装置であって、前記 OFDM送受信装置は、各サブキヤリアの送信信号に係数を乗算して重み付けする複数の重み付け手段と、受信電力に基づいて前記係数を算出して前記重み付け手段に出力する係数算出手段とを具備する。

26. 受信電力に基づいてサブキャリア毎に係数を算出し、各サブキャリアの送信信号に前記係数を乗算して重み付けする OF DM送受信方法。

27. 各サブキャリアの受信電力の平均値を算出し、前記平均値を各サブキヤリァの受信電力で除算して係数を算出する請求の範囲 26記載の O F DM送受信方法。

28. 各サブキャリアの受信電力の平均値を算出し、前記平均値と各サブキヤリアの受信電力との比によってシフト量を選択し、各サブキャリアの送信信号に重み付けを行う OF DM送受信方法。