WO1999025069A1 - Procede et dispositif d'entrelacement, et support d'enregistrement dans lequel on a enregistre un programme de production de motifs d'entrelacement - Google Patents

Procede et dispositif d'entrelacement, et support d'enregistrement dans lequel on a enregistre un programme de production de motifs d'entrelacement Download PDF

Info

Publication number
WO1999025069A1
WO1999025069A1 PCT/JP1998/005027 JP9805027W WO9925069A1 WO 1999025069 A1 WO1999025069 A1 WO 1999025069A1 JP 9805027 W JP9805027 W JP 9805027W WO 9925069 A1 WO9925069 A1 WO 9925069A1
Authority
WO
WIPO (PCT)
Prior art keywords
pattern
interleaving
interleaved
interleave
rows
Prior art date
Application number
PCT/JP1998/005027
Other languages
English (en)
French (fr)
Inventor
Akira Shibutani
Hirohito Suda
Original Assignee
Ntt Mobile Communications Network, Inc.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ntt Mobile Communications Network, Inc. filed Critical Ntt Mobile Communications Network, Inc.
Priority to US09/341,113 priority Critical patent/US6631491B1/en
Priority to EP98951736.2A priority patent/EP0952673B1/en
Priority to JP52596599A priority patent/JP3347335B2/ja
Priority to CA 2277474 priority patent/CA2277474C/en
Publication of WO1999025069A1 publication Critical patent/WO1999025069A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2789—Interleaver providing variable interleaving, e.g. variable block sizes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/23—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using convolutional codes, e.g. unit memory codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/271—Row-column interleaver with permutations, e.g. block interleaving with inter-row, inter-column, intra-row or intra-column permutations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2767—Interleaver wherein the permutation pattern or a portion thereof is stored

Definitions

  • the present invention relates to an interleaving method, an interleaving device, and a recording medium on which an interleaving pattern creation program is recorded.
  • the present invention relates to an interleaving technique for improving the capability of an error correction code for a burst error, and more particularly, to an interleaving method for increasing the randomness of the data to improve the effect of the interleaving.
  • the present invention relates to a method, an interleaving device, and a recording medium recording an interleave pattern creation program. Background art
  • a turbo encoder using an error-correcting code with a high capability recently proposed is composed of a plurality of encoders, and an interleaver (interleaver) is used to reduce the correlation between redundant sequences between the encoders. (Means for performing a bing process). This interleaver has become very important in determining the performance of the one-button code.
  • turbo coding using such an interleaver there is a demand for a method of executing an in-line re-live process suitable for a transmission system such as the mobile communication system described above.
  • the interleaving method aims at randomizing the bit order of the input bit sequence and the bit order of the output bit sequence. This aspect can be used as a scale to evaluate the ability of the interleaving method.
  • FIG. 1 illustrates a block-in-band re-moving method which is a conventional inter-leaving method.
  • one frame of data 100 is composed of 1152 bits.
  • the array 110 has an N x M (N rows and M columns) buffer into which M bits are written in the row direction, for example, as shown in the row vector 115 of the hatched area A, and the hatched area.
  • the interleaving method is realized by reading out N bits in the column direction as in the column vector 120 of section B. When this interleaving method is evaluated from the above viewpoint, (1) continuous 2-bit input does not separate more than N bits in the output sequence 130 after interleaving.
  • a first object is to provide an interleaving method that improves the effect of interleaving compared to the case of reading and writing in chronological order.
  • an interleaving method is directed to an interleaving method for inputting a data sequence of a certain unit length and outputting an interleaved sequence of the unit length, wherein the data of the data sequence is Writing data to one interleaver, reading data from the first interleaver in units of columns or rows, executing a first step of writing data to a plurality of second interleavers for each column or row, Data from each of the two interleavers, and writing the data to one or more third interleavers as needed. From each of the interleavers resulting from repeating the second step one or more times, or from the first interleaver. The data is read out from each of the binary data resulting from the above steps and a data sequence is output.
  • the above invention may be configured as follows.
  • a first step of writing a data sequence in one direction to a first interleaver is executed, Read out data from the interleaver in units of columns or rows, and write the read data in one direction to a second interleaver having a capacity different from that of the first interleaver in units of columns or rows.
  • the above-described interleaving method may be configured as follows.
  • an interleaving method for inputting a data sequence of a unit length and outputting an interleaved sequence of the unit length a first method of writing the data sequence in one direction to a first interleaver.
  • Executing the step reading data from the first interleaver in units of columns or rows, and writing the read data unidirectionally to a second interleaver having a capacity different from that of the first interleaver.
  • the data is read from the interleaver generated by executing the third step of writing to the capacity interleaver, and the data sequence is output.
  • the fourth step of executing the second step and the third step by regarding the interval generated by executing the third step as the first interval is performed.
  • the data is read out from the interleaver generated by repeating once or multiple times, and the data sequence is output.
  • the above-described interleaving method may be configured as follows.
  • a plurality of interleaving patterns are registered in a table in advance, and the input data is referred to by referring to the table. Any one of the plurality of interleaving patterns is applied to the stream for output, and the output is further applied to any of the plurality of interleaving patterns for output.
  • the table pre-registers at least an interleaving pattern obtained by the interleaving method according to any one of claims 1 to 4.
  • the process of further changing the order is repeated. Since it is applied, it is possible to improve the effect of the evening reverberation as compared with the case where the reading and writing are performed once in order of time.
  • a second object of the present invention is to provide an interleaving method that can flexibly cope with various types of interleaving while reducing the amount of data required for interleaving.
  • the present invention provides an input method using an interleaving pattern in an interleaving method for inputting a data sequence of a certain unit length and outputting an interleaved sequence of the unit length.
  • the interleaving pattern description of the first unit and the interleaving pattern description of the second unit are used. This is a method for creating an in-between leave pattern description.
  • the present invention also creates an interleave pattern description of a predetermined length unit by using the above-described method of creating an interleave pattern description a plurality of times.
  • the interleave pattern description is an interleave pattern table or an interleave pattern equation that describes an interleave pattern.
  • the interleaving method of the present invention may be configured as follows. In an interleaving method of inputting a data sequence of a certain unit length and outputting an interleaved sequence of the unit length, an interleaving pattern description of a first unit and an interleaving pattern description of a second unit are used. Then, an interleaving pattern description of the third unit is created, and an interleaving process is performed using the created interleaving pattern description.
  • the interleaving method of the present invention may be configured as follows. In an interleaving method of inputting a data sequence of a certain unit length and outputting an interleaved sequence of the unit length, the interleaving pattern description of the first unit and the interleaving pattern description of the second unit are used. Then, an interleaving destination in the series of the third unit is calculated, and an interleaving process is performed based on the calculation result.
  • the present invention also provides an interleaved pattern description of the first unit and an interleaved pattern of the second unit using the interleaved pattern description created by the interleaved pattern description creating method having the above configuration.
  • a description is created and calculated from the created interleaved pattern description of the first unit and the generated interleaved pattern description of the second unit, thereby interleaving the data series of the third unit. Perform processing.
  • the present invention also provides the interleaving method, wherein the interleaving pattern description is an interleaving pattern table or an interleaving pattern equation that describes an interleaving pattern.
  • the conventional pattern table requires a memory of 100 bits. However, according to the present invention, a 100-bit 'interleave' pattern table is used.
  • the 900-bit 'interleave' pattern table is represented by a 20-bit 'interleave.pattern.table X 50-bit' interleave 'pattern table, so that fixed-length interleave' Patterns • 1000 and 900 bits of in-leaving can be performed without increasing the table.
  • the description method of the interleaved pattern according to the present invention may be configured as follows.
  • an interleaving method for inputting a data sequence of a certain unit length and outputting an interleaved sequence of the unit length a method for preparing a description of the interleave pattern when interleaving input data using an interleaving pattern
  • An interleave pattern description language for defining an interleave pattern is interpreted, and an interleave pattern description creation method according to claim 9 is used to create an interleave pattern description based on a result of the interpretation.
  • the present invention interprets an interleave pattern description language that defines an interleave pattern, and performs interleaving using the interleaving method according to claim 13 based on the interpreted result.
  • the description method of the interleaved pattern according to the present invention may be configured as follows. Description of the interleaving pattern when interleaving input data using an interleaving pattern in an interleaving method that inputs a data sequence of a certain unit length and outputs an interleaved sequence of the unit length In the creation method, when a certain unit length is given, first, the first-stage interleave pattern description is determined, and then, the interleave pattern description corresponding to each of the vertical and horizontal interleavers after the first stage is determined. Any stage or An interleaving pattern description is generated by repeating until interleaving becomes impossible.
  • the method for creating a description of an interleaved pattern according to the present invention may be configured as follows.
  • the generated interleave pattern description is inspected, and if the inspection fails, some or all of the parameters are changed, the interleave pattern description is regenerated, and this is repeated until the inspection passes. Is repeated to finally generate an interactive pattern description that has passed the inspection.
  • the generated interleaved pattern description is an interleaved pattern table, an interleaved pattern equation, or an interleaved pattern description language.
  • the present invention provides a method of applying an interleaving method to a transmission system device, a turbo encoder, and the like, an apparatus such as the transmission system device and an encoder, and an interleaving pattern creating program suitable for a certain object.
  • a third object is to provide a recording medium on which is recorded.
  • an interleaved pattern creating method is configured as follows. Description of the interleaving pattern when input data is interleaved using an interleaving pattern in an interleaving method that inputs a data sequence of a certain unit length and outputs an interleaved sequence of the unit length.
  • the number of rows or columns of the block interleaver corresponding to the unit length is determined using an interleave pattern list suitable for a predetermined application target. , Determined number of rows Alternatively, the step of determining the number of columns or the number of rows from the number of columns is repeated until the specified number of columns or rows is defined in the instantaneous pattern list. Create the interleave pattern for the order.
  • the number of rows or columns of the block interleaver corresponding to the unit length is determined by a predetermined number, and A first step of determining the number of rows using the determined number of columns, or determining the number of columns using the determined number of rows, as an interleaving pattern corresponding to the number Is performed, and the number of rows or columns of the block interleaver corresponding to the predetermined number of rows or columns is determined by using a predetermined interleave pattern list suitable for the application target.
  • the second step of determining the number of columns from the determined number of rows, or the second step of determining the number of rows from the determined number of columns, is described above in which the interleaving pattern corresponding to the number of rows or the number of columns is predetermined.
  • the interleaving pattern corresponding to the previous row or column is sequentially created from the obtained interleaved pattern corresponding to the last row and column, and as a result, the unit length of theinterval is obtained. Create a leave pattern.
  • the present invention further checks the created interleave pattern of the unit length, and re-creates the interleaved pattern of the unit length based on the result of the check.
  • turbo coding is applied as an adaptation target, and the number of rows in the first stage is set to seven.
  • transmission is to be applied, and the number of columns in the first stage is the number of slots in one frame. According to the above invention, it is possible to obtain an interleaved pattern suitable for turbo coding, transmission, and the like.
  • the present invention provides an interleaving apparatus for performing interleaving for inputting a data sequence of a certain unit length and outputting an interleaved sequence of the unit length, comprising one or more interleaving units.
  • the table pre-registers at least an interleaving pattern by the interleaving method according to any one of claims 1 to 4.
  • the interleaving pattern is based on the interleaving pattern creating method according to claim 21.
  • an interleaving destination of an input data sequence is calculated, and an interleaving process is performed based on the calculation result, and data is output.
  • a recording medium on which a program according to the present invention is recorded to achieve the above object is provided with an interleaving pattern in an interleaving method for inputting a data sequence of a certain unit length and outputting an interleaved sequence of the unit length.
  • the program determines in advance the number of rows or columns of the block interleaver corresponding to the unit length.
  • the appropriate interleave for the intended application Using the pattern list, and determining the number of columns or rows from the determined number of rows or columns until the defined number of columns or rows is defined in the interleaved pattern list.
  • An interleaved pattern of the unit length is created from the interleaved pattern obtained by repeatedly executing the pattern.
  • a predetermined number of The number of rows or columns of the block interleaver corresponding to the unit length is determined, the interleave pattern corresponding to the number is set as a predetermined interleave pattern, and the number of rows is determined using the determined number of columns.
  • a first step of determining the number of columns using the determined number of rows is performed, and the number of rows or columns of the block-in receiver corresponding to the determined number of rows or columns is determined in advance. The number of columns is determined from the determined number of rows, or the number of rows is determined from the determined number of columns.
  • the program further checks the created interleave pattern of the unit length, and, based on the result of the check, again executes the interleave pattern. Recreate the unit length interleave pattern.
  • an interleaved pattern creating program of the present invention is recorded.
  • the program is turbo encoding as an adaptation target, and the number of rows in the first row is seven.
  • the program is transmitted as an adaptation target, and the number of columns in the first row is the number of slots in one frame.
  • FIG. 1 is a diagram showing a conventional interleaving method.
  • FIG. 2 is a diagram illustrating an interleaving method according to the first embodiment of the present invention.
  • FIG. 3 is a diagram showing an interleaving method according to the first embodiment of the present invention.
  • FIG. 4 is a diagram showing an interleaving method according to the second embodiment of the present invention.
  • FIG. 5 is a diagram showing an interleaving method according to the third embodiment of the present invention.
  • FIG. 6 is a diagram illustrating an interleaving method according to the fourth embodiment of the present invention.
  • FIG. 7 is a diagram illustrating an interleaving method according to a fifth embodiment of the present invention.
  • FIG. 9 is a diagram showing a first case of symbol-based in-leaving.
  • FIG. 10 shows the second case of interleaving in symbol units.
  • FIG. 11 is a diagram illustrating a third case of interleaving in symbol units.
  • FIG. 12 is a diagram illustrating the interleaving process.
  • FIG. 13 is a diagram illustrating the interleaving processing according to the seventh embodiment of the present invention.
  • FIG. 14 is a diagram illustrating the interleaving processing according to the seventh embodiment of the present invention.
  • FIG. 15 is a diagram illustrating the interleaving processing according to the seventh embodiment of the present invention.
  • FIG. 16 is a diagram illustrating the interleaving processing according to the eighth embodiment of the present invention.
  • FIG. 17 is a diagram illustrating the interleaving processing according to the eighth embodiment of the present invention.
  • FIG. 18 is a diagram illustrating the interleaving processing according to the ninth embodiment of the present invention.
  • FIG. 19 is a diagram illustrating the interleaving processing according to the ninth embodiment of the present invention.
  • FIG. 20 is a diagram for explaining the interleaving process according to the ninth embodiment of the present invention.
  • FIG. 21 is a diagram for explaining the interleaving process according to the ninth embodiment of the present invention.
  • FIG. 22 is a diagram for explaining the interleaving process according to the ninth embodiment of the present invention.
  • FIG. 23 is a diagram illustrating an example of the definition of an interleaved pattern description language.
  • FIG. 24 is a diagram for explaining an example of the definition of the interleave pattern description language.
  • FIG. 25 illustrates an example of an interleaved pattern description language definition.
  • Figure 26 is a diagram illustrating an example of the definition of interleaving and pattern description languages.
  • FIG. 27 is a diagram for explaining an implementation in the case of being defined by an interleaved pattern description language.
  • FIG. 28 is a diagram for explaining an implementation in the case of being defined by an interleaved pattern description language.
  • Fig. 29 is a diagram for explaining the realization in the case where it is defined in an in-leaved pattern description language.
  • FIG. 30 is a diagram for explaining an implementation in the case of being defined by an interleaving pattern description language.
  • FIG. 31 is a diagram for explaining an implementation in the case of being defined by an interleaved pattern description language.
  • FIG. 32 is a diagram showing a flow of a procedure for generating an interleave pattern.
  • Fig. 33 is a flowchart showing the procedure for determining the generated leave pattern.
  • FIG. 34 is a block diagram illustrating a configuration example of a turbo encoder.
  • FIG. 35 is a block diagram illustrating a configuration example of a mobile radio transceiver.
  • FIG. 36 is a diagram illustrating an example of dinterleaving.
  • FIG. 37 is a diagram showing an example of dinterleaving.
  • FIG. 38 is a flowchart illustrating the creation of an interleaved pattern suitable for turbo coding.
  • FIG. 39 is a diagram showing the details of the process of determining the interleaving pattern.
  • FIG. 40 is a table showing a list of predetermined interleave patterns used in the process of determining interleave patterns.
  • Figure 41 shows an interleaved 'no', 'turn multistage' interface. It is a figure which shows the detail of the preparation process by the re-bing method.
  • FIG. 42 is a diagram for explaining one step in the process of creating an interleave pattern.
  • FIG. 43 is a specific example of the creation process of FIG.
  • FIG. 44 is a diagram for explaining another example of the process of creating an interleaved pattern.
  • FIG. 45 is a diagram for explaining the check of the created interleaved pattern.
  • FIG. 46 is a flowchart illustrating the creation of an interleave pattern suitable for a transmission line interleaver.
  • FIG. 47 is a diagram showing details of the process of determining the interleaving pattern.
  • FIG. 48 is a table showing a list of predetermined interleaving patterns used for creating an interleaving pattern.
  • FIG. 49 is a diagram showing details of the creation process by the interleaving and the multi-turn interleaving method.
  • FIG. 50 is a diagram illustrating an example of an apparatus that performs interleaving.
  • FIG. 2 and 3 show an interleaving method according to the first embodiment of the present invention.
  • the interleaving method of the present invention is applicable not only to a 72 ⁇ 16 interleaver but also to a general N ⁇ M interleaver.
  • each of the 16 column columns 220, etc. is composed of 72 bits, and this column vector 220, etc. is read out and read.
  • the output 130 of FIG. 1 next to “0” is “16”. Therefore, in the input data, these two bits are 16 bits apart. Examining all the bits in the same way shows that the two consecutive output bits are at least 16 bits apart in the input sequence.
  • the above scale (2) is 16 bits.
  • the scale (2) is 128 bits, and it can be seen that the method of the first embodiment has improved the interleaving ability.
  • Fig. 3 shows a method of repeating the interleaving in one more step.
  • the data is sequentially read in the column direction with respect to the 3 ⁇ 3 interleaver 285 and the like, and the output, that is, the data 295 that has been interleaved is taken out.
  • the scale (2) is 384 bits, and it can be seen that the interleaving ability can be improved by performing repeated interleaving.
  • FIG. 4 shows an interleaving method according to the second embodiment of the present invention.
  • 72 ⁇ 16 interleave bits 3 10 are read out in the column direction.
  • the row vector 3 15 of the 72 ⁇ 16 interleaver 310 is read in the second embodiment.
  • the 6 bits are read out and written in the row direction to the 4 ⁇ 4 interleaver 320, 330, etc. in the same manner.
  • the columns such as the 4 ⁇ 4 interleaver 320 are sequentially read, and the data is returned to the respective rows of the 72 ⁇ 16 interleaver 310.
  • another 72 ⁇ 16 interleaver 335 may be used in place of the previous 72 ⁇ 16 interlinometer.
  • the data arrangement in each column in the 72 ⁇ 16 interleaver 310 is the same, but the arrangement of each column is different.
  • the in-leaving ability is evaluated from the viewpoint of the above scale (1).
  • the input data "0" and "1" are 72 bits apart in the interleaved data.
  • the above scale (1) is found to be 72 bits.
  • the above scale (1) is 288 bits, which indicates that the capability of the interleaving was able to be improved.
  • FIG. 5 shows an interleaving method according to the third embodiment of the present invention. You.
  • the present embodiment is a method in which the first and second embodiments are combined and the respective interleaving methods are repeated.
  • each of the 4 columns is composed of 4 bits.
  • the two bits of the column such as the 2 ⁇ 2 interleaver 420 are sequentially read out for each column, and the data is returned to the respective columns of the 4 ⁇ 4 interleaver 410.
  • another 4 ⁇ 4 interleaver 440 may be used in place of the previous 4 ⁇ 4 interleaver 410.
  • two bits of a column such as a 2 ⁇ 2 interleaver 445 are sequentially read out column by column, and data is returned to each row of the 4 ⁇ 4 interleaver 410 or 440.
  • another 4 ⁇ 4 interleaver 470 may be used in place of the previous 4 ⁇ 4 interleaver 4 i0 or 4 40.
  • the buffer of the 4 ⁇ 4 interleaver 411 or 440 or 470 is read in the column direction, and the interleaved data 480 is read. Take out.
  • the scales (1) and (2) can be simultaneously improved, and the interleaving ability can be further improved.
  • the buffer of the same N ⁇ M buffer size is used. Even with interleaving, a continuous 2-bit input can be separated by more than 2 N bits in an interleaved output sequence that is sufficiently controlled, and a continuous 2-bit output can be separated by 2 in the input sequence. It can be separated by M bits or more. For example, in the case of interleaving with a buffer size of 8x8, the output sequence after reinterleaving can be separated more than 2x8 bits by 3 repetitions, and the output of 2 consecutive bits is In the input sequence, it can be separated by 2 X 8 bits or more.
  • the present invention can be used for randomizing a burst error generated in a burst error transmission path or a burst error recording medium. It can also be used as an interleaving method applied to evening-both coding.
  • FIG. 6 shows the present embodiment.
  • FIG. 7 shows the present embodiment.
  • FIG. 7 shows an example of interleaving similar to FIG. However, in the example of FIG. 2, in the first interleaving step, the input sequence is divided into a plurality of 16-bit blocks, but the blocks remain in chronological order.
  • the example of Fig. 7 In the mouthpiece, pseudo-random 'interleaving is performed, and writing is performed to the 72 ⁇ 16 interleaver 700.
  • pseudo-random 'interleaving is performed, and writing is performed to the 72 ⁇ 16 interleaver 700.
  • bit-by-bit interleaving method has been described.
  • interleaving can be performed in the same manner in the symbol unit.
  • this example will be described as a sixth embodiment.
  • the block interleaver of 4 symbols x 8 symbols in Fig. 9 is interleaved in the manner already described for bit-wise interleaving, and the symbols of the interleave are converted into bits and the interleaving is performed. The value is '660', and reading is performed.
  • the first object is achieved, and the process of writing or reading the buffer once is performed. After performing the above, it is possible to improve the interleaving effect compared to the case where reading and writing are performed one time at a time by repeatedly applying the process of changing the order.
  • Such an interleaving method is referred to as a multiple interleaving method.
  • the rearrangement in the interleaving is performed in units of bits or symbols.
  • the above-described method describes a method of writing data to a buffer or the like and reading the data.
  • the method includes information for changing the order by interleaving as a pattern (hereinafter referred to as an interleaving pattern), and refers to the information. It is also possible to rearrange. Interleaving is processed in bit units, symbol units, etc., but the following shows an example in which it is performed in bit units for simplification.
  • FIG. 12 shows an example in which 16-bit sequence interleaving is performed.
  • interleaving is performed in units of bits by referring to an interleaving pattern table.
  • the input 16-bit sequence 670 to be interleaved is represented by the bits (or the bits) in the input sequence according to the order stored in the interleave 'pattern' table 680. The order of symbols, etc.) is changed.
  • the order shown in the in-leave pattern table shown there is 0, 8, 4, 12, 12, 2, ... in the vertical order as shown by arrows. read out.
  • the input 16-bit sequence is sequentially replaced with the 0th bit of the input sequence as the 0th output sequence and the 1st bit with the 8th output sequence. Then, the interleaved bit sequence is output.
  • FIGS. 13 and 14 show an example in which a 16-bit sequence 670 is interleaved. That is, an interleave table showing the conversion of a 4-bit sequence, an evening table A and an interleave pattern table B are prepared, and from these two 4-bit interleave pattern tables, Generate an interactive pattern table 680 indicating the conversion of the 16 (4 ⁇ 4) bit sequence. Then, using the generated 16-bit sequence interleaving 'pattern' table, the input 16-bit sequence 670 is interleaved.
  • table A prepared in advance defines the writing direction of table C, or table B defines the vertical direction of writing direction of table C.
  • i is an address indicating the position of the bit in the sequence, and is an integer greater than or equal to 0.
  • the addresses indicating the position of the sequence are i, j, k, ... ⁇ And an integer greater than or equal to 0.
  • a [i] denotes the ith element of Table A. "is the remainder operator, i% LA means the remainder of dividing i by LA, and , I ZL A means the integer part of the result of dividing i by LA (the number obtained by truncating the decimal part) The same applies to the following equation.
  • Table B shall specify the vertical direction of table C.
  • the interleaved 'pattern' table C680 is generated by writing the result in the horizontal direction to the interleave pattern table C680.
  • table C When interleaving, table C is read out sequentially in the vertical direction, and in-leaving of the input sequence is performed with reference to it ((1) in Fig. 13). This permutes the order of the bits in the sequence according to the order stored in the interleave pattern table C680.
  • the reading direction does not necessarily need to be downward.
  • the writing direction does not necessarily have to be rightward.
  • the reading direction can be set to the upward direction, that is, the direction opposite to the direction shown in the figure.
  • FIG. 13 it is assumed that the table A specifies the writing direction of the table C or the table B specifies the vertical direction of the writing direction of the table C, but the relation between the tables A and B can be interchanged. Interleave pattern ⁇ Tables A and B may be the same pattern or different patterns.
  • FIG. 14 illustrates another operation that achieves a result similar to the example of FIG.
  • table A defines the horizontal pattern of table C
  • table B defines the vertical direction of table C. This result is written vertically to Table C.
  • the interleaving, pattern, and tables A and B may be switched.
  • Tables A and B may be the same pattern or different patterns. If tables A and B are identical, only one of tables A or B may be used.
  • table C When interleaving, table C is read out sequentially in the same (longitudinal) direction, and the input sequence is interleaved with reference to it ((1) in Fig. 14).
  • FIG. 15 shows an example in which 15-bit interleaving is performed instead of the 16-bit interleaving shown in FIGS. 13 and 14.
  • Table C describes a 16-bit interleaving pattern, so when interleaving 15 bits, Table C must be written vertically. It reads in order, and if it reads more than 15 numbers, it discards them and performs 15-bit interleaving ((1) in Figure 15). As shown in Figure 15, by skipping over 15 when reading table C, 15-bit interleaving can be performed. By disabling the writing of 5 or more, it is possible to create a table C that describes a 15-bit interleaving pattern and perform interleaving based on this. In other words, in FIG. 15, using Table A storing the 4-bit interleaved pattern and Table B storing the 4-bit interleaved pattern, 15 ( ⁇ 4 X
  • a pattern having a certain interleave length can be represented by a plurality of combinations of patterns having smaller interleave lengths, and the amount of memory for fixed-length patterns can be reduced.
  • the 900-bit 'interleave' turn 'table is represented by a 20-bit' interleave 'pattern' table X 50-bit 'interleave. It is possible to interleave 1000 bits and 900 bits without increasing the leave 'pattern' table, and to perform interleaving corresponding to the interleaving length.
  • an eighth embodiment will be described.
  • FIGS. 16 and 17 show the eighth embodiment.
  • FIG. 16 shows an example of a 16-bit sequence from which a result similar to that of the example of FIG. 13 is obtained.
  • the interleave pattern shown in Figure 13 • Table C is not created.
  • Table A storing the 4-bit interleaving pattern
  • Table B storing the 4-bit interleaving pattern
  • the destination of the bits in the sequence is calculated ((1) in Figure 16).
  • Interleaving is performed based on the results ((1) in Fig. 16).
  • the formula for calculating the j-th interleaving destination for the first element in the series from the direct tables A and B is similar to the formula in Fig. 14.
  • Tables A and B may be interchanged. Also, the interleaving 'pattern' tables A and B may be the same pattern or different patterns. If tables A and B are identical, only one of tables A or B may be used. 0,
  • the interleave 'pattern equation (710, 720) is used to specify the interleave. Then, the interleaving pattern equation is calculated at the time of interleaving (1 in FIG. 17) to perform interleaving (2 in FIG. 17).
  • the j-th interleaving destination for the i-th element in the 16-bit sequence is calculated by using both the equation a describing the 4-bit interleaving pattern and the equation b in sequence. . After all,.
  • equations a and b may be interchanged.
  • the interleaved pattern equations a and b may be the same or different. If equations a and b are the same, only one of equations a or b may be used.
  • a 16-bit interleave is calculated from the provided 4-bit equation, the calculation result is first written to a table, and an interleave 'pattern' table is created. It is also possible to perform interleaving afterwards. This is the same as the seventh embodiment in which interleaving is not specified by a table but specified by an expression.
  • A B
  • two interleaving' pattern 'tables but another interleaving is performed.
  • the ninth embodiment is an example in which the processing described in the seventh embodiment or the eighth embodiment is repeatedly used a plurality of times. A ninth embodiment will be described with reference to FIGS.
  • FIG. 18 shows two 2-bit interleaving turns.
  • the operation to generate the interleaved 'pattern table D 7 30 is, for example,
  • Tables A and B may be interchanged. Interleave No ,. Turns' Tables A, B, and C may be the same pattern or different patterns. In the case of the same pattern, only one of the tables may be used. If tables A and B are identical,
  • the reading direction and the writing direction do not necessarily have to be the same direction. It does not have to be the direction shown in the figure.
  • FIG. 19 shows two 2-bit interleaving patterns by repeatedly combining the processing shown in FIG. 16 according to the eighth embodiment with a plurality of times.
  • Tables A and B and a 4-bit interleaving pattern In this example, 16-bit interleaving is performed using table C.
  • FIG. 19 first, the j-th place where the 4-bit i d (0 ⁇ id d 4) -th bit is replaced is calculated with reference to tables A and B ((1) in FIG. 15). This operation is, for example,
  • interleaving is performed by changing the order of the bits in the 16-bit sequence ((3) in Fig. 19).
  • Tables A and B may be interchanged.
  • the interleaving 'no,' turn 'tables A, B, and C may be the same pattern or different patterns. In the case of the same pattern, only one of the tables may be used. If tables A and B are identical,
  • an interleaved 'pattern' table can be created.
  • FIG. 20 is an example in which the process of FIG. 17 of the eighth embodiment in which the interleaving is defined by an equation is repeated.
  • Figure 21 shows an example of defining interleaving by equations and tables, creating an interleaving 'pattern' table based on the interleaving, and performing interleaving.
  • the equation a describing the 2-bit interleaving pattern and the 2-bit interleaving 'pattern table B from the table B have a 4-bit interleaving equation d, that is,
  • FIG. 22 shows a modification of FIG. 13 in which a 16-bit table is created from a plurality of 4-bit tables.
  • Tables A 0 to A 3 define the writing direction of table C and table B specifies the writing direction of table C), and create a re-table C 770 (see (2) in FIG. 22). Then, reinterleaving is performed by referring to table C ((2) in Fig. 22).
  • Tables A0 to A3 and B may be interchanged.
  • Inter Leave pattern ⁇ Table 8 0 to A3 and B may be the same pattern or different patterns.
  • the read direction need not necessarily be downward. Also, the writing direction does not necessarily have to be rightward.
  • the interleave pattern recognition language is recognized and the interleave of the above-described seventh to ninth embodiments and the like is performed.
  • interleaving patterns are created and interleaving is performed.
  • FIGS. 23 to 26 are diagrams illustrating the definition of the interleaved pattern description language.
  • FIGS. 27 to 31 show that if an expression written in the interleaved pattern description language defined in FIGS. 23 to 26 is given, that language is recognized and the above-described seventh to ninth implementations are performed. This is an example in which an interleaving pattern is created using any one of the forms or combinations, and interleaving is performed.
  • Figure 32 Interleave 'no. It is a figure explaining performing automatic creation of a turn.
  • FIG. 33 is a flowchart for explaining a flow for determining an evening live pattern.
  • FIG 23 illustrates Interleave's pattern description language definition 1: L [NxM].
  • L CNxM] means Nx M block interleaver. This interleaver means that an L-bit sequence is interleaved by an N XM block interleaver. As an example, a state is shown in which a sequence of bits is interleaved by a block interleaver of L [NxM].
  • Figure 24 illustrates Definition 2: R ⁇ A ⁇ .
  • R ⁇ A ⁇ If so, it means that the A bits are sorted in reverse order.
  • R ⁇ 6 ⁇ indicates that the 6-bit sequence is sorted in reverse order.
  • Figure 25 illustrates Definition 3: L [N1xMKN2xM2, ...].
  • L [Nl x Ml, N2 x M2, ⁇ ] means that multiple sequences (each sequence has L bits) are interleaved by the corresponding receiver. I do. As an example, when it is described as 6 [3X2, 2x3], it is shown that two 6-bit sequences are interleaved, respectively.
  • Figure 26 illustrates Definition 4: L [N1 [N2xM2] xM1].
  • L CN 1 xM 1 [N2 XM2]] is written, the L bit is interleaved by an N 1 XM 1 block interleaver, and then N 1 horizontal arrays (M 1 bit) is interleaved by an N 2 XM 2 block interleaver.
  • the 6-bit sequence 780 is a 4x4 block 'interleaver A 790
  • Interleaver F 800 is used to summarize the results of interleavers BE.
  • the interleaving description language described above is used to generate an interleaving pattern. It can be used to perform input sequence interleaving with reference to it.
  • Figure 27 shows an example in which the interleave pattern description language implements the interleave pattern creation request expressed as 16 [4 [2 X 2] X 4 [2 X 2]] by the interleave method described above. Is shown.
  • the first-stage interleaver is a 4 ⁇ 4 block interleaver that performs 16-bit interleaving.
  • Each horizontal array (4 bits) of the first stage interleaver is interleaved by a 2 ⁇ 2 interleaver.
  • Each vertical array (4 bits) of the first stage interleaver is interleaved by a 2 ⁇ 2 interleaver.
  • Figure 27 illustrates how this is achieved.
  • the input 16-bit sequence 810 is written to a 4 ⁇ 4 block interleaver A 820 (1 in FIG. 27).
  • they are read out horizontally from interleaver A 820 and reinterleaved by 2 ⁇ 2 interleavers B to E, respectively (2 in FIG. 27).
  • This is written into the interleaver F830 ((3) in Fig. 27), then read out in the vertical direction, and reinterleaved by the 2X2 interleavers G to J ((2) in Fig. 27). ).
  • Figure 24 shows the interleave processing request expressed as 16 [4 [2X2] X4 [2X2]] in the interleave 'pattern description language, similar to that of Figure 23. Example realized by interleaving method Is shown.
  • the process up to the creation of the in-leaf leave pattern described by the processes (1) to (4) in FIG. 28 is the same as the process from (1) to (4) in FIG. Thereafter, the described interleaving can be performed by referring to the created interleave 'north' table 850 to perform interleaving ((2) in Fig. 28).
  • FIGS. 29 and 30 show that when an expression written by the above-described interleaved pattern description language is given, the language is recognized, and the seventh to ninth embodiments or a combination thereof are used.
  • This is an example of creating an interleaving pattern and performing interleaving.
  • FIG. 29 shows a request for creating an interleaved pattern (or a request for interleaving processing) described as 16 [4 [2 X 2] x 4 [2 x 2]]. This indicates that the interleaving process described in (1) is repeatedly used.
  • Fig. 29 in order to realize the interleaved pattern expressed in the interleaved pattern description language, first, the interleaved 'pattern tables A to D are used to create the interleaved' pattern tables E and F. (1 and 2 in Figure 25). Next, an interleave pattern table G860 is created by performing calculations using the interleave 'pattern' tables E and F ((3) in Fig. 29). If the request is to perform interleaving, the interleaving is performed using this interleaving pattern table G ((2) in Fig. 29).
  • FIG. 30 shows a request for creating an interleave pattern (or an interleave processing request) also described as 16 [4 [2 X 2] x 4 [2 x 2]], for example, as shown in FIG. This is achieved by repeating the processing described in.
  • the 2-bit interleaved pattern equations a to d is used to create the 4-bit interleaved 'pattern equations e and f' (1 and 2 in Fig. 30).
  • a 16-bit interleaving 'pattern equation g' is created from the 4-bit interleaving pattern equation e and f (3 and ⁇ in Fig. 30), and interleaving is performed using this (Fig. 30). 30 05).
  • the same interleaving process can be performed only by reading the interleave table without having to recreate it again at the next time or another interleaver.
  • FIG. 31 shows a case where an interleave processing request also described as 16 [4 [2 x 2] X 4 [2 X 2]] is performed. For example, a 4-bit interleave of 4 [2 X 2] is already performed. It is assumed that a pattern has already been retained.
  • FIG. 31 a method similar to that of FIG. 29 is used.
  • the system already has an interleaving pattern of 4 [2 X 2] in the form of interleaved pattern tables A and B. Therefore, without performing the processing corresponding to 4 [2 X 2] ((1) and (2) in Fig. 29), an interleave pattern is created by referring to the retained interleave pattern (Fig. 31) 1) Interleaving is performed with reference to the created inter- nal pattern table C (C in Fig. 31).
  • 16 [4 [2 X 2] X 4 [2 X 2]] can be generated from the held 4 [2 X 2] interleaver.
  • the method of realizing the interleaved pattern expressed in the interleaved pattern description language shown in FIGS. 27 to 31 is not limited to this.For example, these processes can be performed in combination. . Therefore, the interleaving 'pattern' can use either the interleaving 'pattern' table or the interleaving pattern equation. -T / JP98.
  • an interleaving pattern of the first stage (LN1 ⁇ M1) is determined (S102).
  • an interleave pattern of a plurality of second-stage interleavers corresponding to the vertical and horizontal directions of the first-stage interconnector is determined (S104).
  • the in-leave pattern of the third-level inverter corresponding to the second-level interval is similarly determined (S106). This process is repeated at an arbitrary stage or until interleaving cannot be performed (S108), and an interleave pattern (may be written in an interleave pattern description language) is generated (S110). ).
  • the method of determining the interleave pattern of each stage's interleaver is a factorization method, a method of determining with reference to a list, and squaring the size of the interleaving length of each stage to a real number close to it.
  • a method of selecting an odd or prime number for the value of N or M of the N ⁇ M interleaver at each stage can be used. This method is called a multi-stage interleaving method.
  • Fig. 33 shows a flow chart for selecting the ones suitable for use from the above-mentioned in-leave patterns generated.
  • an interleaving pattern corresponding to the interleaving length is generated (S204), and the generated interleaving pattern is inspected (S206). .
  • test fails, change some or all of the interleaver patterns in each stage shown in Figure 32, regenerate the interleave 'pattern, and generate a new interleave pattern. (S204). This is repeated until the test passes, to determine the final interleaving pattern to be generated. Items to be inspected include the strength of burst error resilience and the strength of randomness of interleaved bits. In particular, when it is assumed to be used as a turbo code interleaver, a code weight check and a code weight check based on a trellis end point may be performed.
  • the present invention is applied to any interleaved unit such as a symbol or a unit.
  • the length of the sequence to be interleaved may change with time.
  • the use of the memory amount can be suppressed, and the interleaving length that does not hold the interleaved pattern can be obtained. Can respond flexibly. In other words, if this method is not used, when interleaving 100 bits, a table describing how to exchange each bit of 100 bits is required, and the interleave length (order of The larger the total number of bits, symbols, and other units to be swapped, the larger the amount of memory required to store the interleave pattern table. Also, when the interleaving length changes, it is necessary to prepare in advance a plurality of interleaving patterns corresponding to the only types of interleaving length.
  • the amount of memory for storing the interleave pattern tables of each interleave length increases. For example, in an interleaver in which the interleaving length changes to 10 bits, 100 bits, 100 bits, and 100 bits, the interleave pattern is stored in the memory.
  • the generated interleave pattern can be examined for its characteristics, and an interleave pattern that has been determined to have poor characteristics is added to a well-characterized interleave pattern by automatically regenerating a system. It is possible to
  • FIG. 34 is a diagram illustrating a configuration example of a turbo encoder.
  • the turbo encoder is configured using a recursive systematic convolutional encoder (RSC) (see Fig. 34 (b)).
  • RSC recursive systematic convolutional encoder
  • the outputs XI to X3 are output for the turbo encoder input d, but the correlation between the redundant bits X1 and X2 is
  • the interleaver 11 is inserted before the recursive systematic convolutional encoder (RSC) 13 to reduce the number of signals.
  • the turbo decoder is composed of two decoders, an interleaver, and a deinterleaver that performs the reverse processing of the interleaver.
  • FIG. 35 is a diagram showing a part of the configuration of a CDMA transceiver and the like in mobile communication.
  • channel coding is performed by the channel encoder 21, then interleaving is performed by the channel interleaver 22, and pilot and symbols are time-division multiplexed into the modulated signal by the SS transmitter 23. Then, spread modulation is performed.
  • the pilot RAKE combining using symbols is performed, channel ding is performed in the din taller 26, and decoding is performed in the channel and the decoder 27.
  • a turbo encoder is used for the channel encoder 21 and a turbo decoder is used for the channel decoder 27.
  • the tables described in FIGS. 12A and 12B can be used as the entry table used in these apparatuses.
  • FIG. 36 An example of the interleaving performed by the channel deinterleaver 26 and the like will be described with reference to FIGS. 36 and 37.
  • FIG. 36 An example of the interleaving performed by the channel deinterleaver 26 and the like will be described with reference to FIGS. 36 and 37.
  • the operation to create the interleaved 'pattern' table C [i] (the i-th bit sequence C) is
  • Table A defines the vertical pattern of table C, and table B defines the horizontal direction of table C.
  • an interleaved 'pattern' table C is generated, and an output is obtained by referring to the interleaved 'pattern table C' for input.
  • (B) of FIG. 36 It is a diagram showing a dinter leave which is the reverse process of the above.
  • the generation of the DIN LEAVE 'pattern for DIN LEAVE ⁇ Table C 870 is performed by replacing the above Table A and Table B and performing the same operation.
  • the input is 0, 8, 4, 2, '... 7, the output is 0, 1, 2,.
  • FIG. 37 is an example in the case of LAXLB> L
  • (b) of FIG. 37 is a diagram showing the dinning leave.
  • the processing up to table generation is the same as in Fig. 36, but in Fig. 37 (a), L Do not read the value or write a value greater than L when generating the table.
  • the arithmetic expression in (b) of Fig. 37 is as follows.
  • the Dinterleave method described above can be applied to the above-mentioned interleave, and can also be applied to the interleave described below.
  • FIG. 38 is a flowchart illustrating a method of creating an interleave pattern suitable for a turbo code having an L-bit interleave length.
  • the interleaving length of L bits is determined by the decision process described in detail in FIG.
  • the interleave 'pattern for the turbo code is determined.
  • an interleaving pattern is created based on the determined final result (S308).
  • the generated interleave pattern is checked to be suitable for turbo codes having an L-bit interleave length. You can get the untaleive 'pattern.
  • FIG. 9 is a diagram showing the details of the process of determining the interactive pattern.
  • Reference numeral 40 denotes a table showing a list of predetermined interleave patterns (PIP) used in the process of determining an interleave pattern.
  • PIP predetermined interleave patterns
  • the predefined interleave pattern list shown in FIG. 40 is a list of interleave patterns known to be suitable for turbo coding.
  • N 1 is fixed at 7. Therefore, M 1 divides L by 7, and if that value is an integer, it is that value; otherwise, it is the smallest integer greater than that value.
  • N Y 2 is the selected M Y 2 in dividing the M 1, the resulting value is the value if integer greater minimum integer der than that value otherwise.
  • IP corresponding to the N Y 2 is defined in the table of FIG. 4 0 If so, the operation on this branch Ends. If not, move to the next step (S306).
  • the number of columns MY Z (Z ⁇ 3) is the number of undefined rows in the preceding column N Y (the largest number less than or equal to the square root of Z- ) in the PIP (except 4 and 6) in Figure 40 to. 4 as excluding 6, odd number columns turbo sign-or, large as the better it is good because it is known from experience.
  • number N Y 1 of the row Number of rows in front
  • interleaved pattern corresponding to another number can be defined in order to finish the process earlier.
  • interleaved pattern corresponding to the other number is one that was created by the same method as the preparation method according to the higher order stages shown in FIG 8. The more interleaved patterns defined in FIG. 40, the faster the processing can be completed. Even this way to increase the Intaribu 'patterns shown in FIG. 4 0, M Y Z (Z ⁇ 3) are shown in FIG. 4 0 2, 3, 5, 7,
  • FIG. 41 is a diagram showing the details of the process of creating the interleaved pattern by the multistage interleaving method described above.
  • IP interleaved pattern
  • FIG. 42 is a diagram for explaining one stage in the process of creating an interleaving pattern.
  • FIG. 43 is a specific example of the creation process of FIG.
  • FIG. 44 is a diagram for explaining the final stage of the process of creating an interleave pattern.
  • each branch is determined using the N Y (Z + n bit interleaving pattern (IP) for the columns determined in the lower processing and the MY TZ + bit interleaving 'pattern (IP) for the rows).
  • IP interleaving 'pattern
  • N Y z NY (Z + I XMY (Z + I))
  • N Y Z bits are calculated for each branch.
  • the pattern [i] is created, where [i] represents the i-th element of the pattern of C '.
  • A is the interleave 'no, corresponding to the column NY (Z + 1) .
  • Turn (IP) row B is an interleaving pattern (IP) corresponding to M Y (Z + 1) , where takes the remainder divided by the remainder operator and takes the integer part of the result of the division (Truncate minor number) Means that.
  • the pattern C 'obtained by this operation is written vertically to the memory having the capacity of vertical N Y (Z + X horizontal MY (Z + ), and it is read out vertically.
  • NY 2- bit interleaved 'pattern C can be obtained.
  • MY 1 ⁇ if ⁇ + ⁇ ⁇ (the Zeta + By placing the number greater than or equal to New Upsilon 2 without writing to the memory, NY (Z + 1) XM ⁇ ( ⁇ + 1 ) less when interleaved also. turn C can be obtained.
  • This interleaving Bed 'pattern similarly by helical flight reading a value greater than or equal to NY Z to come and write all, read when writing Can be obtained.
  • the value 15 obtained by the operation is not written into the memory.
  • a 15-bit interleave pattern C can be obtained.
  • the interleaved pattern (IP) for each row and column from the last stage to the second stage in Fig. 41 is obtained, and similarly, the interleaved pattern (IP) for the first to seventh rows of the first stage is obtained.
  • IP interleaved pattern
  • an L-bit interleave 0 turn is obtained from the interleave pattern (ip) on the first to seventh lines.
  • FIG. 4 is a diagram for explaining creation of a tally pattern.
  • an L-bit pattern C is created from an N-bit interleave pattern (IP) corresponding to a column and an interleave pattern (IP) corresponding to each of the N rows.
  • the operation is such that N is a column and A is a row, and M is a row.
  • M (n - n are B.
  • an L-bit length interleaved pattern can be created (S308 in FIG. 38).
  • the created interleave pattern is checked (S310).
  • the L bit sequence before interleaving is compared with the L bit sequence after interleaving, and the last bit of the bit sequence before interleaving is compared. If some or all of the bits within 30 bits from the last bit are interleaved within 30 bits from the last bit after interleaving, the interleaving pattern for this interleaving is Ejected
  • the interleaved pattern obtained by the processing of the flowchart of FIG. 38 is suitable for turbo coding.
  • This turbo coding assumes a turbo code with a constraint length of 3. That is, as shown in Figure 34 It shows that there are two delay elements (constraint length 1 1) as shown in (16) and (17).
  • Figure 46 is a flowchart explaining how to create an interleaved pattern suitable for the transmission system. From the first stage (S 402) to the higher stage (S 406) in FIG. 46, the transmission process having the L-bit interleave length is performed by the decision process described in detail in FIG. Road Interleaving pattern suitable for interleaver is determined. When the interleaving pattern is determined by completing all the processes in the branch of each decision process, an interleaving pattern is created based on the determined final result (S408).
  • FIG. 47 is a diagram showing details of the process of determining an interleave pattern.
  • FIG. 48 is a table showing a list of predetermined interleave patterns (PIP) used in the process of determining the interleave pattern.
  • PIP predetermined interleave patterns
  • the interleaving pattern defined in Fig. 48 is an interleaving pattern known to be suitable for the transmission system.
  • M 1 is the number of first stage this definitive string, in accordance with one frame slot number (interleaving length) are selected from among 1 6, 3 2, 6 4, 1 2 8.
  • the number N 1 rows of the first stage the smallest integer greater than or equal to the value of the result of dividing the L by M 1 selected.
  • M 2 is predetermined Intaribu that shown in Figure 4 8.
  • N 2 is the smallest integer greater than or equal to the value of N 1 divided by the selected M 2 .
  • the interleaving blanking pattern is determined all using the determined Intari part pattern To create an L-bit interleave pattern (S408). If not in the list of PIPs, go to the next step (S406) (see Figure 47).
  • Mz (Z indicates the number of stages) corresponds to the predetermined interleave pattern (PIP) shown in Fig. 48, as in the second stage. among numbers ( "1 3" and excluding “1 7"), it can be can divide N 1, and selects the largest integer having the following values the square root of N 1. However, or less than this integer N 1/4 (the square root of N 1 4), divisible If the candidate during the PIP list, a maximum integer a PIP list with the following values the square root of N 1 ( "1 3 "And” 1 7 "). N z divides the N """is a front by the selected M z, is the minimum number of values more than the result.
  • N z is defined in PIP in FIG 8 (See Fig. 47.) If defined, all interleaving 'patterns are determined, so L-bit interleaving' no, using the determined interleaving 'pattern.
  • the turn creation process (S408) is performed.
  • an interleave pattern corresponding to another number may be defined in order to finish the process earlier.
  • the determination of the interleaving patterns corresponding to the other numbers is performed in the same manner as the higher-order method shown in FIG. The more interleaved patterns defined in Fig. 48, the faster the processing can be completed.
  • M Y z (Z ⁇ 2) can be changed to 2, 3, 4, 5, 6, 7,. , 9,10,11,16,20,32,64,128.
  • FIG. 49 shows the details of the process of creating the interleave 'pattern by the multistage interleaving method described above.
  • the interleaving 'pattern (IP) Nz and Mz finally obtained are used to find the previous stage N (Z ".
  • This method is shown in Figs. Details are omitted because they have been described with reference to Fig. 43. By sequentially performing this, an L-bit interleave pattern suitable for transmission can be obtained.
  • the notation differs depending on the force of the bit length being the length of the interleaving pattern and whether the interleaving unit to be interleaved is a bit or another unit.
  • the interleaving method described so far is applied to the interleaver and the interleaver in the devices and the like as shown in FIGS. 34 to 35 described above.
  • the multiple interleaving method is not limited to these and can be applied.
  • the present invention shown in the first and second embodiments is particularly applicable to devices as shown in FIGS. 34 to 35, that is, a turbo encoder and a transmission system device. Suitable for vessels
  • FIG. 50 shows an example of a device for performing interleaving or interleaving.
  • the interleaver includes an input buffer 30, an output buffer 32, a memory 34, and a CPU 36.
  • the input buffer 30 records the input sequence data
  • the output buffer 32 records the interleaved output sequence data.
  • the input buffer 30 records the interleaved data
  • the output buffer 32 records the data before interleaving, which is the result of the interleaving.
  • the input buffer 30 and the output buffer 32 are realized by a RAM, a shift register, and the like.
  • the memory 34 In the memory 34, one or both of the above-described interleave pattern table and the program for directly calculating the interleaved destination address of the output buffer 32 are recorded. It is realized by ROM.
  • the CPU 36 performs input / output instructions to the buffer, address calculations, and the like. Note that the above configuration can also be realized by an integrated circuit such as an LSI.
  • the CPU 36 When the input sequence data is input to the input buffer 30, the CPU 36 reads the address of the output buffer 32 of the output destination by referring to the interactive pattern table in the memory 34, and outputs the input sequence data. Output to the address of the Knife32.
  • the CPU 36 calculates the address of the output destination from the address of the input sequence data in the input buffer 30 by a program and outputs the address to the address in the output buffer 32.
  • a recording medium of the present invention will be described as a fourteenth embodiment.
  • the interleaving pattern and the interleaving pattern are automatically executed by executing the interleaving pattern creation method suitable for the transmission system and turbo coding described in the flowcharts in FIGS. 38 and 46 as a program on a computer. And can be used as pattern data in the aforementioned RAM and the like.
  • the defined interleaving pattern shown in FIGS. 40 and 48 can be referred to from a program by storing the interleaving pattern itself on the storage device. Alternatively, only the notation may be recorded, and an evening leave pattern may be created and used each time.
  • the common processing used in FIGS. 39 and 41 and FIGS. 47 and 49 can be used as a subroutine and called from another processing.
  • the recording medium storing the program includes an electronic memory, a hard disk, a magneto-optical disk, a floppy disk, and the like.
  • the program recorded on the recording medium is loaded onto a computer or recorded.
  • the method of the present invention can be implemented to determine the interleave pattern.
  • code decoding is performed so as to automatically generate an optimal interleaving pattern. It is also possible to configure a transformer, a transmitter / receiver, and the like, and it is possible to perform an optimal interleaving process in various communication situations.
  • the interleaved pattern suitable for the purpose of use can be created by using the method for creating an interleaved pattern of the present invention.

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Detection And Correction Of Errors (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Description

明細書 イン夕 リービング方法、 インタリ一ビング装置、 及び インタ リーブパターン作成プログラムを記録した記録媒体 技術分野
本発明は、 バース ト誤りに対する誤り訂正符号の能力向上等のた めのインタ リービング技術に係り、 特に、 デ一夕のランダム性を増 加させてイ ン夕 リービングの効果を向上させるィンタ リービング方 法、 イ ンタ リービング装置、 及びインタリーブパターン作成プログ ラムを記録した記録媒体に関する。 背景技術
移動通信システム等のデジタル伝送では、 建物等の反射によるマ ルチパス ■ フェージングによって受信信号のレベルは時間的に大き く変動し、 それによリバース ト誤り等の符号誤りが生じる。 また、 C Dやハー ドディスクなどのデジタル - システムの記録媒体におい て、 傷や読み取り面の埃などによってバース ト誤り等の符号誤りが 生じる。 このため、 システムにおいて、 各種誤り訂正符号を使用す ることになるが、 この様な誤り訂正符号において、 バース ト誤りに 対する訂正能力を向上するために、 インタ リービング技術が組み合 わせて用いられる。 このインタ リービング技術の良し悪しが、 バ一 ス ト誤り存在下の誤り訂正符号の能力を決定する。
また、 近年提案された能力の高い誤り訂正符号を用いるターボ符 号器は複数の符号器で構成されており、 各符号器間の冗長系列の相 関性を少なくするためにィンタ リーバ （インタリ一ビング処理を行 う手段） を介して各符号器間が連接されている。 このインタリーバ は、 夕一ボ符号の能力を決定する大変重要なものとなっている。
したがって、 このようなインタリ一バを用いているターボ符号化 や上記の移動通信システム等の伝送系に適したィン夕リ一ビング処 理を実行する方法が求められている。
当業者には公知の如く、 インタリービング （ i n t e r 1 e a v i n g ) 方法は、 入力ビッ ト系列のビッ 卜の順番と出力ビッ ト系列 のビッ トの順番とをランダ厶化することを目的としており、 以下の 観点は、 インタリービング法の能力を評価する尺度として用いるこ とができる。
( 1 ) 連続する 2 ビッ 卜の入力を、 出力系列においてどれだけ遠く に離せるか。
( 2 ) 連続する 2 ビッ 卜の出力は、 入力系列においてどれだけ遠く に離れているか。
図 1 は、 従来のィンタリ一ビング方法であるブロック ' イン夕 リ一ビング方法を示す。
図 1 において、 1 フレームのデータ 1 0 0は 1 1 5 2 ビッ トで構 成されている。 配列 1 1 0は、 N x M ( N行 M列） のバッ フ ァを持 ち、 このバッファに例えば斜線部 Aの行べク トル 1 1 5のように行 方向に Mビッ 卜書き込み、 斜線部 Bの列べク トル 1 2 0のように列 方向に Nビッ ト読み出すことでインタリ一ビング方法を実現してい る。 このインタリービング方法について上記の観点で評価すると、 ( 1 ) 連続する 2 ビッ トの入力は、 インタリ一ブ後の出力系列 1 3 0において Nビッ トよりも遠くに引き離せず、
( 2 ) 連続する 2 ビッ トの出力は、 入力系列においては少なく と も Mビッ ト離れている。
しかしながら、 上述のインターリ ビング方法では、 行方向に書き 込むときには入力したビッ ト系列における時間順に書いており、 列 方向に読み出すときにも入力したビッ ト系列における時間順に読み 出しているので、 ともに 1回づっ時間順に読み書きしている処理で 留まっており、 インタリービングの効果が低く、 N x Mのバッファ を持ちながら上記程度のランダマイズの能力に留まっていた。 発明の開示
本発明は、 上記の点に鑑みなされたものであり、 バッファに対す る書き込みまたは読み出しの処理を 1回行った後、 さらに順番を入 れ替える処理を操り返して適用することにより、 1回づっ時間順に 読み書きしている場合よりもインタリービングの効果を向上させる インタリービング方法を提供することを第 1の目的とする。
上記の目的を達成するため、 本発明によるィンタリ一ビング方法 は、 ある単位長のデータ系列を入力して該単位長のィンタリーブし た系列を出力するィンタリービング方法において、 データ系列の データを第 1のインタリーバに書き込み、 該第 1のインタリーバか ら列又は行単位にデータを読み出し、 該列又は行単位毎に、 データ を複数の第 2のインタリーバに書き込む第 1 のステツプを実行し、 該第 2のインタリーバの各々からデータを読み出し、 該データを 必要に応じて 1又は複数の第 3のインタリーバに書き込む第 2のス テツプを 1回又は複数回繰り返した結果のィンタリーバの各々から、 又は第 1のステツプの結果のィンタリ一バの各々からデータを読み 出してデータ系列を出力する。
上記発明を次のように構成しても良い。 ある単位長のデータ系列 を入力して該単位長のィンタリーブした系列を出力するィンタリー ビング方法において、 データ系列を第 1のインタリーバに対して一 方向に書き込む第 1 のステツプを実行し、 該第 1 のインタリーバか らデータを列又は行単位に読み出し、 該第 1のインタリーバと異な る容量の第 2のィンタリ一バに該読み出したデータを一方向に書き 込むことを該列又は行単位に繰り返す第 2のステップを実行し、 第 2のステップにより生成された複数個の該第 2のインタリーバの 各々を前記第 1のインタリーバとみなして前記第 2のステップを 各々のインタリーバ毎に実行する第 3のステツプを繰り返し、 第 3 のステツプの繰り返しから生成又は第 2のステツプから生成された インタリーバの各々からデータを読み出してデータ系列を出力する。 上記ィンタリ一ビング方法を次のように構成しても良い。 ある単 位長のデータ系列を入力して該単位長のィン夕リ一ブした系列を出 力するインタリービング方法において、 データ系列を第 1のインタ リーバに対して一方向に書き込む第 1 のステツプを実行し、 該第 1 のインタリーバからデータを列又は行単位に読み出し、 該第 1のィ ンタリーバと異なる容量の第 2のインタリ一バに該読み出したデ一 夕を一方向に書き込むことを該列又は行単位に繰り返す第 2のス テップを実行し、 該第 2のステツプの結果から生成したィンタリー バの各々から列又は行単位にデータを読み出し、 該データを前記第 1のインタリーバと同一容量のィンタリーバに書き込む第 3のス テツプを実行することによりにより生成されたインタリーバから データを読み出してデータ系列を出力する。
上記構成において、 前記第 3のステツプを実行することにより生 成されたィンタリ一バを前記第 1のィンタリ一バとみなして前記第 2のステップ及び第 3のステップを実行する第 4のステップを 1回 または複数回繰り返すことにより生成されたインタリーバからデ一 夕を読み出してデータ系列を出力する。
上記ィンタリ一ビング方法はまた次のように構成しても良い。 あ る単位長のデータ系列を入力して該単位長のィンタリーブした系列 を出力するインタリービング方法において、 複数のインタリービン グパターンを予めテーブルに登録しておき、 該テーブルを参照して、 入力したデータ系列に該複数のィンタ リービングパターンのいずれ かを適用して出力し、 該出力に対してさらに前記複数のィンタリ一 ビングパターンのいずれかを適用して出力する。
上記構成において、 前記テーブルは、 少なく とも請求項 1から 4 のうちいずれか記載のィンタリービング方法によるィンタリービン グパターンを予め登録しておく。
上記の発明によれば、 バッファに対する書き込みまたは読み出し の処理を 1回行った後、 さらに順番を入れ替える処理を繰り返して 適用するので、 1 回づっ時間順に読み書きしている場合よりもイ ン 夕 リ一ビングの効果を向上させることが可能となる。
また、 本発明は、 インタリービングに要するデータ量を低減しな がら種々のインタリ一ビングに柔軟に対応することができるインタ リ一ビング方法を提供することを第 2の目的とする。
上記の百的を達成するために、 本発明は、 ある単位長のデータ系 列を入力して該単位長のィンタリーブした系列を出力するィンタ リ一ビング方法においてィンタリービングパターンを使用して入力 デ一夕をイ ンタリーブする場合の該ィンタ リ一ブパターンの記述作 成方法において、 第 1 の単位のインタリーブパターン記述と第 2の 単位のィンタリーブパターン記述を用いて、 第 3の単位のィン夕 リーブパターン記述を作成するィン夕 リーブパターン記述作成方法 である。
本発明はまた、 上記構成におけるィンタ リーブパターン記述作成 方法を複数回用いることで、 所定長単位のインタリーブパターン記 述を作成する。
上記構成において、 前記インタリーブパターン記述は、 インタ リ一ブパターンを記述したインタリーブパターンテーブルまたはィ ンタ リーブパターン方程式である。
本発明のインタ リービング方法は次のように構成しても良い。 あ る単位長のデータ系列を入力して該単位長のィンタリーブした系列 を出力するィンタリービング方法において、 第 1 の単位のィン夕 リーブパターン記述と第 2の単位のィンタ リーブパターン記述を用 いて、 第 3の単位のインタ リーブパターン記述を作成し、 作成した インタ リーブパターン記述を用いてィンタ リ一ビング処理を行う。 本発明のィンタリ一ビング方法はまた次のように構成しても良い。 ある単位長のデータ系列を入力して該単位長のィンタリーブした系 列を出力するインタリ一ビング方法において、 第 1の単位のィン夕 リーブパターン記述と第 2の単位のィンタ リーブパターン記述を用 いて、 第 3の単位の系列におけるィンタリービング先を計算し、 該 計算結果に基づきィンタ リービング処理を行う。
本発明はまた、 上記構成のィンタリーブパターン記述作成方法で 作成されたィンタリーブパターン記述を用いて、 第 1 の単位のィン 夕リ一ブパターン記述と第 2の単位のィンタ リ一ブパターン記述を 作成し、 作成された該第 1 の単位のィンタ リーブパターン記述と該 第 2の単位のィン夕リーブパターン記述から計算することにより、 第 3の単位のデータ系列に対してィンタリービング処理を行う。 本発明はまた、 上記インタリービング方法において、 前記インタ リーブパターン記述は、 インタ リーブパターンを記述したインタ リーブパターンテーブルまたはィンタリーブパターン方程式である。 上記本発明によれば、 インタリーブ ·パターン記述を作成するこ とにより、 例えば、 一 ^のィンタリーブ · 、'ターン · テーブル （A = Bの場合） 、 または 2つのィンタリーブ · パターン · テーブルか ら、 ょリイン夕リービング長の大きいインタ リーブ ·パターン ' テーブルを作成することが可能である。 これにより、 あるインタ リ一ブ長のパターンをより小さいィン夕リーブ長のパターンの複数 の組み合わせで表わすことができ、 固定長パターンのメモリ量を削 減できる。 例えば、 1 0 0 0 ビッ 卜分のィンタリーブ ■パターン · テーブルは従来だと 1 0 0 0 ビッ ト分のメモリが必要だが、 本発明 を用いると 1 0 0 0 ビッ ト ' · インタリーブ ' パターン · テーブルを 2 0 ビッ ト ' インタリーブ ' ターン ' テーブル X 5 0 ビッ ト ' ィ ンタリ一ブ · パターン ' テーブルで表現することで 7 0 ( = 2 0 + 5 0 ) ビッ ト分のメモリに削減することができる。 また、 9 0 0 ビッ ト ' インタリーブ ' パターン ' テーブルを 2 0 ビッ ト ' インタ リーブ . パターン . テーブル X 5 0 ビッ ト ' インタ リーブ 'パター ン · テーブルで表現することで、 固定長のィンタ リーブ 'パターン • テーブルを増加させずに、 1 0 0 0 ビッ トと 9 0 0 ビッ トのイン 夕リービングを行うことができる。 本発明のィンタリーブパターンの記述作成方法は次のように構成 しても良い。 ある単位長のデータ系列を入力して該単位長のィンタ リーブした系列を出力するィンタリ一ビング方法においてィンタ リ一ビングパターンを使用して入力データをインタリーブする場合 の該インタリーブパターンの記述作成方法において、 インタリーブ パターンを定義するイ ンタリーブパターン記述言語を解釈し、 解釈 した結果に基づき、 請求項 9記載のィンタリーブパターン記述作成 方法を用いて、 インタリーブパターン記述を作成する。
また、 上記構成において、 インタリーブパターンを作成するとき、 インタリーブパターン記述言語の一部に対応するィンタリーブパ ターン記述をすでに保持していた場合、 その記述言語の一部に対応 する処理を行わずに、 保持しているイ ンタリーブパターン記述を参 照してィンタリーブパターン記述を作成する。
また、 本発明は、 インタリーブパターンを定義するインタリーブ パターン記述言語を解釈し、 解釈した結果に基づき、 請求項 1 3記 載のインタリービング方法を用いてィンタリービングを行う。
上記構成のィンタリービング方法において、 インタリ一ビングを 行う際、 ィンタリーブパターン記述言語の一部に対応するインタ リーブパターン記述をすでに保持していた場合、 その記述言語の一 部に対応する処理を行わずに、 保持しているインタリーブパターン を参照してィンタリーブパターン記述を作成する。
本発明のィンタリーブパターンの記述作成方法は次のように構成 しても良い。 ある単位長のデータ系列を入力して該単位長のィン夕 リーブした系列を出力するィンタリ一ビング方法においてィンタ リ一ビングパターンを使用して入力データをインタリーブする場合 の該ィンタリ一ブパターンの記述作成方法において、 ある単位長が 与えられたとき、 まず、 一段目のインタリーブパターン記述を決定 し、 次に、 一段目以降の縦および横それぞれのインタリーバに対応 するインタリーブパターン記述を決定することを、 任意の段または インタリ一ビングができなくなるまで繰り返すことにより、 インタ リーブパターン記述を生成する。 また、 本発明のィンタリーブパターンの記述作成方法は次のよう に構成しても良い。 ある単位長のデータ系列を入力して該単位長の インタリーブした系列を出力するィン夕リ一ビング方法においてィ ンタリ一ビングパターンを使用して入力データをィンタリーブする 場合の該ィンタリーブパターンの記述作成方法において、 生成され たインタリーブパターン記述を検査し、 検査に不合格であれば、 パ ラメータの一部もしく は全てを変更し、 インタリーブパターン記述 を再生成し、 検査に合格するまでこれを繰り返し、 最終的に、 検査 に合格したィンタ リ一ブパターン記述を生成する。
上記構成のィン夕リーブパターン記述作成方法において、 前記生 成されるインタ リーブパターン記述は、 インタリーブパターンテー ブル、 インタリーブパターン方程式、 またはインタリーブパターン 記述言語である。
上記の発明により、 インタリ一ビングに要するデータ量を低減し ながら種々のインタリービングに柔軟に対応することができる。
また、 本発明は、 インタリービング方法を伝送系装置やターボ符 号化器等に適用する方法、 その伝送系装置や符号化器等の装置、 及 びある対象に適したィンタリービングパターン作成プログラムを記 録した記録媒体を提供することを第 3の目的とする。
上記の目的を達成するために、 本発明のィンタリーブパターン作 成方法は次のように構成される。 ある単位長のデータ系列を入力し て該単位長のィンタリーブした系列を出力するィンタリ一ビング方 法においてィンタ リービングパターンを使用して入力データをィン タリーブする場合の該ィンタリーブパターンの記述作成方法におい て、 ある単位長が与えられたとき、 該単位長に対応するブロックィ ンタリーバの行数または列数を予め定められている適用対象に適し たインタリーブ · パターン · リス トを用いて決定し、 決定した行数 または列数から列数または行数を定めるステツプを、 該定められた 列数または行数が該ィンタリ一ブ ·パターン · リストに定義される まで繰り返し実行して得られたィンタリーブ ·パターンから前記単 位長のィンタリーブ 'パターンを作成する。
また、 上記構成において、 ある単位長が与えられたとき、 まず、 第 1段目の処理として、 定められた数により、 該単位長に対応する ブロックインタリーバの行数または列数を決定し、 その数に対応す るインタリーブパターンを予め定めたィンタリーブパターンとし、 該決定された列数を用いて行数を定め、 または、 該決定された行数 を用いて列数を定める第 1のステップを実行し、 前記定められた行 数または列数に対応するプロックインタリーバの行数または列数を、 予め定められている適用対象に適したィン夕リーブ ·パターン · リ ストを用いて決定し、 決定された行数から列数を定め、 または、 決 定された列数から行数を定める第 2のステツプを、 行数または列数 に対応するィンタリーブパターンが前記予め定められているィンタ リーブ ·パターン · リスト中に存在するまで繰り返す第 3のステツ プを実行し、 該第 3のステツプを前記第 1 のステツプにおける前記 予め定めたィンタリーブパターンに対応する行数回または列数回行 い、 得られた最終段階の行と列に対応するィンタリ一ブ ·パターン から、 順次前の段階の行または列に対応するインタリーブ 'パター ンを作成し、 結果として前記単位長のィンタリーブパターンを作成 する。
また、 本発明は上記構成において、 更に、 作成した前記単位長の インタリーブパターンをチヱックし、 該チヱック結果により、 再度 該単位長のィンタリ一ブパターンを作成し直す。
また、 上記構成において、 適応対象としてターボ符号化であり、 第 1段目の行数を 7とする。
更に、 適応対象として伝送であり、 第 1段目の列数を 1 フレーム のスロッ ト数とする。 上記の発明により、 ターボ符号化や伝送等に適したィンタリーブ パターンを得ることができる。
上記目的を達成するための本発明の装置は、 ある単位長のデータ 系列を入力して該単位長のインタリーブした系列を出力するィンタ リービングを実行するインタリービング装置において、 1 または複 数のインタリービングパターンを予めテーブルに登録しておく手段 と、 該テ一ブルを参照して、 入力したデータ系列に該複数のインタ リ一ビングパターンのいずれかを適用して出力する手段と、 必要に 応じて該出力に対してさらに該複数のィンタリービングパターンの いずれかを適用して出力することを繰り返す手段とを有する。
また、 上記構成において、 前記テーブルは、 少なく とも請求項 1 から 4のうちいずれか記載のィンタリ一ビング方法によるィンタ リ一ビングパターンを予め登録しておく。
また、 上記構成において、 前記インタリービングパターンは、 請 求項 2 1記載のィンタリービングパターン作成方法による。
更に、 上記インタリービング装置において、 インタリービングパ ターンを使用する代りに、 入力したデータ系列のィンタ リ ービング 先を計算し、 該計算結果に基づきィンタリ一ビング処理を行いデー 夕出力する。
上記の発明により、 インタリービング処理を行う装置を提供する ことができ、 特に、 ターボ符号化や伝送等に適した装置を提供でき o
上記目的を達成するための本発明によるプログラムを記録した記 録媒体は、 ある単位長のデータ系列を入力して該単位長のインタ リーブした系列を出力するインタリ一ビング方法におけるィンタ リ―ブパターンの記述作成を行うプログラムを記録したコンビユー 夕読み取り可能な記録媒体において、 該プログラムは、 ある単位長 が与えられたとき、 該単位長に対応するプロックインタリ一バの行 数または列数を予め定められている適用対象に適したィンタリーブ ，パターン · リス トを用いて決定し、 決定した行数または列数から 列数または行数を定めるステツプを、 該定められた列数または行数 が該ィンタリーブ ·パターン · リストに定義されるまで繰り返し実 行して得られたィンタリ一ブ ·パターンから前記単位長のィン夕 リーブ ·パターンを作成する。
更に、 上記構成において、 本発明のインタリーブパターン作成プ ログラムを記録した記録媒体において、 該プログラムは、 ある単位 長が与えられたとき、 まず、 第 1段目の処理として、 定められた数 により、 該単位長に対応するプロックインタリ一バの行数または列 数を決定し、 その数に対応するインタリーブパターンを予め定めた インタリーブパターンとし、 該決定された列数を用いて行数を定め、 または、 該決定された行数を用いて列数を定める第 1のステップを 実行し、 前記定められた行数または列数に対応するプロックイン夕 リーバの行数または列数を、 予め定められている適用対象に適した インタリーブ ·パターン ' リストを用いて決定し、 決定された行数 から列数を定め、 または、 決定された列数から行数を定める第 2の ステツプを、 行数または列数に対応するィンタリーブパターンが前 記予め定められているィンタリーブ ·パターン · リスト中に存在す るまで繰り返す第 3のステツプを実行し、 該第 3のステツプを前記 第 1 のステツプにおける前記予め定めたィンタリ一ブパターンに対 応する行数回または列数回行い、 得られた最終段階の行と列に対応 するインタリーブ ·パターンから、 順次前の段階の行または列に対 応するインタリーブ ·パターンを作成し、 結果として前記単位長の インタリーブパターンを作成する。
上記構成において、 本発明のイン夕リーブパターン作成プログラ ムを記録した記録媒体において、 前記プログラムは、 更に、 作成し た前記単位長のィンタリーブパターンをチェックし、 該チヱック結 果により、 再度該単位長のインタリーブパターンを作成し直す。
更に、 本発明のィンタリーブパターン作成プログラムを記録した 記録媒体において、 前記プログラムは、 適応対象としてターボ符号 化であり、 第 1段目の行数を 7とする。
更に、 本発明のィンタリ一ブパターン作成プログラムを記録した 記録媒体において、 前記プログラムは、 適応対象として伝送であり、 第 1段目の列数を 1 フレームのスロッ ト数とする。
上記の発明により、 インタリービングパターン作成を行うプログ ラムを記録した記録媒体を提供することができ、 特に、 ターボ符号 化や伝送等に適したィンタリービングパターン作成を行うプログラ ムを記録した記録媒体を提供することができる。 図面の簡単な説明
図 1 は、 従来のインタリービング方法を示す図である。
図 2は、 本発明の第 1の実施の形態のインタリービング方法を示 す図である。
図 3は、 本発明の第 1の実施の形態のィンタリービング方法を示 す図である。
図 4は、 本発明の第 2の実施の形態のィンタリービング方法を示 す図である。
図 5は、 本発明の第 3の実施の形態のィンタリービング方法を示 す図である。
図 6は、 本発明の第 4の実施の形態のィンタリービング方法を示 す図である。
図 7は、 本発明の第 5の実施の形態のィンタリービング方法を示 す図である。
図 8は、 L = 6 4 ビッ ト長のデ一夕が 8 ビッ ト X 8 ビッ トのブ ロックインタリーバに書き込まれたことを示す図である。
図 9は、 シンボル単位のィン夕リービングにおける第 1の場合を 示す図である。
図 1 0は、 シンボル単位のインタリ一ビングにおける第 2の場合 を示す図である。
図 1 1は、 シンボル単位のインタリービングにおける第 3の場合 を示す図である。
図 1 2は、 インタリーブ処理を説明する図である。
図 1 3は、 本発明の第 7の実施の形態のインタリーブ処理を説明 する図である。
図 1 4は、 本発明の第 7の実施の形態のインタリーブ処理を説明 する図である。
図 1 5は、 本発明の第 7の実施の形態のインタリーブ処理を説明 する図である。
図 1 6は、 本発明の第 8の実施の形態のインタリーブ処理を説明 する図である。
図 1 7は、 本発明の第 8の実施の形態のインタリーブ処理を説明 する図である。
図 1 8は、 本発明の第 9の実施の形態のインタリーブ処理を説明 する図である。
図 1 9は、 本発明の第 9の実施の形態のインタリーブ処理を説明 する図である。
図 2 0は、 本発明の第 9の実施の形態のィンタリーブ処理を説明 する図である。
図 2 1は、 本発明の第 9の実施の形態のィンタリ一ブ処理を説明 する図である。
図 2 2は、 本発明の第 9の実施の形態のィンタリーブ処理を説明 する図である。
図 2 3は、 インタリーブ ·パターン記述言語の定義の例を説明す る図である。
図 2 4は、 インタリーブ ·パターン記述言語の定義の例を説明す る図である。
図 2 5は、 インタリーブ ·パターン記述言語の定義の例を説明す る図である。
図 2 6は、 インタリーブ，パターン記述言語の定義の例を説明す る図である。
図 2 7は、 インタリーブ ·パターン記述言語で定義された場合の 実現を説明する図である。
図 2 8は、 インタリーブ ·パターン記述言語で定義された場合の 実現を説明する図である。
図 2 9は、 イン夕リーブ ·パターン記述言語で定義された場合の 実現を説明する図である。
図 3 0は、 インタリーブ 'パターン記述言語で定義された場合の 実現を説明する図である。
図 3 1 は、 インタリーブ ·パターン記述言語で定義された場合の 実現を説明する図である。
図 3 2は、 インタリーブ ·パターンを生成する手順のフローを示 す図である。
図 3 3は、 生成されたィン夕リーブ ·パターンの決定の手順を示 すフローチヤ一トである。
図 3 4は、 ターボ符号器の構成例を説明するプロック図である。 図 3 5は、 移動無線の送受信機の構成例を説明するプロック図で ある。
図 3 6は、 ディンタリービングの例を示す図である。
図 3 7は、 ディンタリービングの例を示す図である。
図 3 8は、 ターボ符号に適したィンタリーブ 'パターンの作成を 説明するフローチヤ一トである。
図 3 9は、 インタリーブ 'パターンの決定過程の詳細を示す図で あ 。
図 4 0は、 インタリーブ ·パターンの決定過程に使用する、 予め 定めたィンタリーブ ·パターンのリストを示すテーブルである。 図 4 1 は、 インタリーブ ' ノ、 'ターンのマルチステージ ' インタ リ一ビング法による作成過程の詳細を示す図である。
図 4 2は、 インタリーブ ·パターンの作成過程の 1段を説明する 図である。
図 4 3は、 図 4 2の作成過程の具体的な例である。
図 4 4は、 インタリ一ブ ·パターンの作成過程の他の例を説明す る図である。
図 4 5は、 作成されたィンタリーブ ·パターンのチェックを説明 する図である。
図 4 6は、 伝送路ィンタリーバに適したィンタリーブ ·パターン の作成を説明するフローチャートである。
図 4 7は、 インタリーブ 'パターンの決定過程の詳細を示す図で ある。
図 4 8は、 インタリーブ ·パターンの作成に使用する、 予め定め たィンタリーブ ·パターンのリストを示すテーブルである。
図 4 9は、 インタリーブ ' 、'ターンのマルチステージ ' インタ リ一ビング法による作成過程の詳細を示す図である。
図 5 0は、 インタリーブを行う装置の例を示す図である。 発明を実施するための最良の形態
以下、 図面を参照して本発明の実施の形態を詳細に説明する。 以 下の説明では、 2次元の配列を用いてィンタリーバを図示し説明し ているが、 これは説明の便宜上のものである。 2次元の配列ではな く 1次元の配列を用いて本発明を実施できることは言うまでもない。 なお、 以下のィン夕リ一ビング処理等は、 入力されるビッ ト系列 等の信号処理等を行う処理装置において実行される。
まず、 本発明の第 1の実施の形態を説明する。
図 2 と図 3は、 本発明の第 1の実施の形態のィンタリービング方 法を示す。 図 2は、 まず、 従来例と同様に 1 フレームのデータ 2 0 0として 1 1 5 2ビッ トを入力して、 7 2 X 1 6 ( = 1 1 5 2 ) ィ ンタリーバ 2 1 0のバッファに対して行方向に行べク トル 2 1 5の 書き込みを行う。 本発明のィンタリービング方法は、 7 2 X 1 6ィ ンタリーバではなく一般の N x Mィンタリ一バについても適用可能 であることはもちろんである。 7 2 X 1 6インタリーバ 2 1 0にお いて、 1 6列ある列ベク トル 2 2 0等それぞれは 7 2 ビッ トで構成 されているが、 この列ベク トル 2 2 0等を読み出し、 それぞれにつ いて対応する 1 6個の 9 X 8 (= 7 2 ) インタリーバ 2 3 0、 2 3 5、 · · ·、 2 4 0でインタリービングを行う。 つまリ 9 x 8イン 夕リーバ 2 3 0等のバッファに対して上記の列べク トル 2 2 0等を 行方向に書き込む。 最後に 1 6個ある 9 X 8インタリ一バの各々に 対して、 順に列方向にデータを読み出し、 出力すなわちインタリー ブされたデータ 2 4 5を取り出す。
図 1 におけるインタリーブされたデータの配置は、 列の中に関し ては時間順に順序正しく並んでいるが、 図 2におけるインタリーブ されたデータの配置は、 より複雑なものになっていることが分かる。 ここで定量的に評価するため、 従来の技術で説明した尺度 （ 2 ) の 観点でィンタリービングの能力を評価する。
図 1の出力 1 3 0において、 「 0」 の隣は 「 1 6」 である。 した がって、 入力データにおいては、 この 2つのビッ トは 1 6 ビッ ト離 れている。 全てのビッ トについて同様に調べてみると、 連続する 2 ビッ トの出力は、 入力系列において少なく とも 1 6 ビッ ト離れてい ることが分かる。 つまり、 上記尺度 （ 2 ) は 1 6 ビッ トとなる。 図 2では、 上記尺度 （ 2 ) は 1 2 8 ビッ トとなり、 本実施の形態 1の方法は、 インタリービングの能力を引き上げることができたこ とが分かる。
図 3は、 さらにもう一段階ィンタリービングを繰り返している方 法を示す。 図 2の 9 x 8インタリーバ 2 3 0等内の各列のデータを さらに、 各列毎に、 3 X 3 (= 9 ) インタリーバ 2 8 5、 2 8 7、 • ·、 2 9 3において、 インタリービングを行っている。 最終的に 3 x 3インタリーバ 2 8 5等に対して、 順に列方向にデータを読み 出し、 出力すなわちィン夕リーブされたデータ 2 9 5を取り出す。 図 3では、 上記尺度 （ 2 ) は 3 8 4 ビッ トなり、 繰り返しインタ リ一ビングを行うことでインタリービングの能力を引き上げること ができることが分かる。
次に、 本発明の第 2の実施の形態を説明する。
図 4は、 本発明の第 2の実施の形態のィンタリービング方法を示 す。
図 3では、 7 2 X 1 6インタリーノく 3 1 0を列方向に読み出して いたが、 本実施の形態 2では 7 2 X 1 6インタリ一バ 3 1 0の行べ ク トル 3 1 5の 1 6 ビッ トを読み出し、 4 X 4インタリーバ 3 2 0、 3 3 0等に同様に行方向に書き込みを行う。 次に、 4 X 4インタ リーバ 3 2 0等の列を順に読み出し、 先ほどの 7 2 X 1 6インタ リーバ 3 1 0の各行にデータを戻す。 この場合、 先の 7 2 X 1 6ィ ンタリーノく 3 1 0の代わりに別の 7 2 X 1 6インタリーバ 3 3 5を 用いてもよい。 すべての 4 X 4インタリーバ 3 2 0等の列のデータ を戻したら、 7 2 X 1 6インタリーバ 3 1 0のバッファを列方向に 読み出し、 インタリーブされたデータ 3 4 0を取り出す。
従来のィンタリ一ビング法の出力結果 3 5 0 と比較すると、 7 2 X 1 6インタリーバ 3 1 0における各列内におけるデータ配置は同 じだが、 各列の配置が異なることが分かる。 ここで、 上記尺度 ( 1 ) の観点でイン夕リービングの能力を評価する。 従来の方法に おいては、 入力データの 「 0」 と 「 1」 は、 インタリーブされた データにおいては、 7 2 ビッ ト離れている。 同様に全てのビッ トに ついて調べると、 上記尺度 （ 1 ) は 7 2ビッ トであることが分かる。 本実施の形態 2では上記尺度 （ 1 ) は 2 8 8 ビッ トとなり、 ィンタ リ一ビングの能力を引き上げることができたことが分かる。
次に、 本発明の第 3の実施の形態を説明する。
図 5は、 本発明の第 3の実施の形態のィンタリービング方法を示 す。 本実施の形態は、 実施の形態第 1 と第 2とを組み合わせ、 それ ぞれのィンタリービング法を繰り返す方法である。
図 5において、 1フレームのデータ 4 0 0として 1 6ビッ トを入 力して、 4 X 4 (= 1 6) インタリーバ 4 1 0のバッファに対して 行方向に書き込みを行う。 4 X 4インタリーバ 4 1 0において、 4 列ある列それぞれは 4ビッ トで構成されているが、 この列を読み出 し、 それぞれについて対応する 4個の 2 X 2 (= 4) インタリーバ 4 2 0、 4 25、 4 3 0、 4 3 5でインタリービングを行う。 つま リ 2 X 2イン夕リーバ 4 2 0等のバッファに対して上記の列を行方 向に書き込む。
次に、 2 X 2インタリーバ 4 20等の列の 2ビッ トを列毎に順次 読み出し、 先ほどの 4 X 4インタリ一バ 4 1 0の各列にデ一夕を戻 す。 この場合、 先の 4 X 4インタリ一バ 4 1 0の代わりに別の 4 X 4インタリーバ 4 4 0を用いてもよい。
このィン夕リーバ 4 1 0または 4 4 0に対して各行を読み出し、 それぞれについて対応する 4個の 2 X 2 (= 4) インタリーバ 4 4 5、 4 5 0、 4 5 5、 4 6 0でインタリービングを行う。 つまリ 2 X 2インタリーバ 4 4 5等のバッファに対して上記の行を行方向に 書き込む。
次に、 2 X 2イン夕リーバ 4 4 5等の列の 2ビッ トを列毎に順次 読み出し、 先ほどの 4 X 4インタリーバ 4 1 0または 4 4 0の各行 にデータを戻す。 この場合、 先の 4 X 4インタリーバ 4 i 0または 4 4 0の代わりに別の 4 X 4インタリーバ 4 70を用いてもよい。 すべての 2 X 2インタリーバ 4 4 5等の列のデー夕を戻したら、 4 X 4インタリーバ 4 1 0または 4 4 0または 4 7 0のバッファを列 方向に読み出し、 インタリーブされたデータ 4 8 0を取り出す。 以上により、 尺度 （ 1 ) および （ 2) を同時に改善することがで き、 インタリ一ビングの能力をさらに引き上げることができる。 したがって、 本発明によれば同じ N xMのバッファ ·サイズのィ ンタリ一ビングであっても、 連続する 2 ビッ トの入力は、 充分操り 返すィンタリーブ後の出力系列において 2 Nビッ 卜以上遠くに引き 離せ、 連続する 2 ビッ 卜の出力は、 入力系列においては 2 Mビッ ト 以上離すことが可能である。 例えば、 8 X 8のバッファ ·サイズの インタリ一ビングの場合は、 3回の繰り返しによリインタリーブ後 の出力系列において 2 X 8 ビッ ト以上遠くに引き離せ、 連続する 2 ビッ トの出力は、 入力系列においては 2 X 8 ビッ ト以上離すことが 可能である。
さらに、 本発明はバースト誤り伝送路またはバースト誤り記録媒 体で生じるバースト誤りのランダム化に用いることができる。 夕一 ボ符号化に適用するィンタリービング法として用いることもできる。 次に、 本発明の第 4の実施の形態を説明する。 図 6は、 本実施の 形態を示す。
上述の実施の形態第 1から第 3のように、 同一のィンタリービン グ · ステップにおいて必ずしも同一のィンタリーバを繰り返し用い なくても良い。 図 6において、 入力系列を 7 2 X 1 6インタリーバ に書き込んだ後、 7 2 X 1 6インタリーバ 6 0 0の行毎に 1 6 ビッ トずつ読み出し、 第 1行目は 4 X 4インタリーバ 6 1 0に、 第 2行 目は 6 X 3インタリーバ 6 2 0に、 第 3行目は 8 X 2インタリーバ 6 3 0に、 等のように行毎にイン夕リーバの形を変えることも可能 である。 また、 1 6 ビッ 卜の入力系列に対して 6 X 3インタリーバ というようにインタリーバ 'バッファの中のすべてに対して入力 データを書き込む必要もない。
次に、 本発明の第 5の実施の形態を説明する。 図 7は、 本実施の 形態を示す。
図 7は、 図 2と同様のインタリービングの例を示す。 ただし、 図 2の例では、 第 1のインタリービング ·ステツプにおいて、 入力系 列を複数の 1 6 ビッ トからなるブロックに分割しているが、 そのブ ロックの中は時間順のままである。 一方、 図 7の例では、 そのブ 口ック内において、 擬似ランダム ' インタリービングを行い、 7 2 X 1 6インタリーバ 7 0 0に書込を行っている。 このように、 本発 明の繰り返し処理と疑似ランダム · インタリービング方法に用いら れるようなビッ ト順の入れ替え処理とを組み合わせることが可能で あり、 このインタリ一ビング方法の例を示したものが図 7である。 次に、 本発明の第 6の実施の形態を説明する。
上述した実施の形態においては、 ビッ ト単位のィンタリ一ビング 方法を示したが、 シンボル単位でも同様にしてインタリ一ビングを 行うことができる。 以下、 その例を第 6の実施の形態として説明す る。
まず、 Lビッ ト長のデータを Nx M (L≤Nx ) のブロックィ ンタリ一バへ書きこむ。 ここで、 1 シンボルを Kビッ トとし、 Nx Mのプロックインタリ一バにおいては連続 （隣接） する Kビッ トを 1 シンボルとする。
縱方向に連続する Kビッ トを 1 シンボルとした第 1の場合には、 (N/K) シンボル xMシンボルのブロックインタリーバとみなす ことができ、 上述した方法で縦方向及び横方向に複数段インタ リ一 ブを行い、 シンボルをビッ トに直して読み出すことで、 シンボル単 位のインタリービングが可能となる。 また、 横方法に連続する K ビッ トを 1 シンボルとした第 2の場合には、 Nシンボル X (M/ K) シンボルのブロックインタリーバとみなすことができ、 同様に してシンボル単位のインタリービングができる。 更に、 K = N l x M 1であるとして、 隣接する Kビッ トを 1 シンボルとした第 3の場 合には、
(N/N 1 ) X (M/M 1 ) シンボルのブロックインタリーバ とみなして、 同様にしてシンボル単位のィンタリービングができる。 以上説明した方法の具体例を図を用いて説明する。 図 8は、 L = 6 4 ビッ ト長のデータが （N = ) 8 ビッ ト X (M = ) 8 ビッ トのブ ロックインタリ一バに書き込まれたことを示す図である。 この後の 処理は、 第 1〜第 3の場合について、 図 9〜図 1 1 において説明す 図 9は K = 2における第 1の場合を示す図である。 図 9の 4 シン ボル X 8シンボルのブロックインタリーバがビッ ト単位のィンタ リ一ビングについて既に説明した方法でインタリービングされ、 ィ ンタリ一ノく 6 5 0のシンボルがビッ トに直され、 インタリ一ノく' 6 6 0 となり、 読み出しが行われる。
また、 Κ = 2における第 2の場合は、 図 1 0に示す方法でイン夕 リービングが行われ、 Κ = 4における第 3の場合は、 図 1 1 に示す 方法でインタリービングが行われる。 これらの具体的方法について は、 それぞれの図及び上記の説明等から明らかであるので説明は省 略する。
以上説明したように、 本発明の上記第 1〜第 6の実施の形態にお けるインタリ一ビング方法によれば、 前述の第 1の目的が達成され、 バッファに対する書き込みまたは読み出しの処理を 1回行った後、 さらに順番を入れ替える処理を繰り返して適用することにより、 1 回づっ時間順に読み書きしている場合よりもインタリービングの効 果を向上させることが可能である。
なお、 このようなィン夕リ一ビング方法をマルチプル · ィンタ リービング法と称する。
上述したとおり、 デジタル ' システムの場合、 ビッ トかシンボル 等の単位でィンタリービングにおける並び替えが行われる。 上述の 方法は、 バッファ等にデータを書き込み、 それを読み取る方法を示 しているが、 インタリ一ビングによる順番の入れ替え情報をパター ン （以下、 インタリーブ ·パターンと称する） として持ち、 それを 参照して並べ替えることも可能である。 インタリービングはビッ ト 単位、 シンボル単位等で処理されるが、 以下では簡単のためビッ ト 単位に行った例を示す。
図 1 2は、 1 6 ビッ ト系列のィンタリービングを行った例である。 図 1 2では、 インタリーブ 'パターン · テーブルを参照することに よリ ビッ ト単位のィンタリ一ビングを行っている。 図 1 2では、 ィ ンタリービングが行われる入力された 1 6 ビッ 卜の系列 6 7 0は、 インタリーブ 'パターン ' テーブル 6 8 0に記憶されている順番に したがって、 入力系列内のビッ ト （もしくはシンボル等） の順番の 入れ替えが行われる。
図 1 2において、 そこに示されているィン夕リーブ ·パターン · テーブルに示されている順番を、 矢印のように縱方向の順に 0 、 8 、 4 、 1 2 、 2、 · · · と読み出す。 その読み出された順番に、 入力 された 1 6 ビッ 卜の系列を、 順次、 入力系列の 0番目のビッ トを出 力系列の 0番目に、 1番目のビッ トを 8番目と入れ替える。 そして、 インタリービング後のビッ ト系列を出力する。
次に、 本発明の第 2の目的を達成する手段における実施の形態を、 第 7の実施の形態から説明する。
図 1 3〜図 1 5は、 本発明の実施の形態 7を示す。
図 1 3および図 1 4では、 1 6 ビッ トの系列 6 7 0をインタリー ビングする例を示している。 すなわち、 4 ビッ ト系列の変換を示す インタリーブ · ノ、'夕一ン · テーブル Aおよびィンタリーブ ·パター ン · テーブル Bを用意しておき、 この 2つの 4 ビッ 卜のインタリー ブ ·パターン ·テーブルから、 1 6 ( 4 X 4 ) ビッ ト系列の変換を 示すィンタリ一ブ ·パターン · テーブル 6 8 0を生成する。 そして、 この生成された 1 6 ビッ ト系列のインタリーブ 'パターン 'テープ ルを用いて、 入力される 1 6 ビッ ト系列 6 7 0のインタリービング を行う。
図 1 3において、 予め用意されているテーブル Aがテーブル Cの 書き込み方向、 またはテーブル Bがテーブル Cの書き込み方向の垂 直方向を規定している。 L = 1 6 ビッ トのインタリ一ビングを行う 際、 L A = 4 ビッ トのインタリーブ · ノ、'ターンを記述したインタ リーブ .パターン · テーブル Aと L B = 4 ビッ 卜のインタリーブ ' パターンを記述したィンタリーブ .パターン . テーブル Bを用いて、 L (≤ L A X L B) ビッ トのインタリーブ ·パターンを記述した インタリーブ 'パターン ·テーブル Cを作成する。 （図 1 3の①） インタリーブ 'パターン ' テーブルの C [ i ] (ビッ ト列 Cの i 番目） を作成するための演算は、 図 1 3の例では、
C C i ] = A [ i %L A] 十 LAxB [ i /L A]
であり、 LA= 4である。 （ここで、 iは系列のビッ トの位置を示 すア ドレスであり、 0以上の整数とする。 これ以降の記述では、 系 列の位置を示すア ドレスを i、 j、 k、 ··· とし、 0以上の整数と する。 A [ i ] は、 テーブル Aの i番目の要素を示す。 " は剰 余演算子で、 i %L Aは iを L Aで割り算した余りを意味し、 また、 i ZL Aは iを LAで割り算した結果の整数部 （小数部を切り捨て た数） を意味する。 以下の式においても同様である。 但し、 テープ ル Aがテーブル Cの横方向のパターンを規定し、 テーブル Bがテ一 ブル Cの縦方向を規定するものとする。
この結果をィン夕リーブ ·パターン · テーブル C 6 8 0に対して 横方向に書き込むことで、 インタリーブ 'パターン ' テーブル C 6 80を生成する。
インタリービングする際は、 テーブル Cを縱方向に順番に読み出 し、 それを参照して入力系列のイン夕リービングを行う （図 1 3 の②） 。 これは、 インタリーブ ·パターン · テーブル C 6 8 0に記 憶されている順番にしたがって、 系列内のビッ 卜の順番の入れ替え を行う。
なお、 読み出し方向は必ずしも下向きである必要はない。 また、 書き込み方向は必ずしも右方向である必要が無い。 例えば、 読み出 し方向を上向きというように図とは逆方向にすることも可能である。 また、 図 1 3において、 テーブル Aがテーブル Cの書き込み方向、 またはテーブル Bがテーブル Cの書き込み方向の垂直方向を規定し ているとしたが、 テーブル Aと Bの関係は入れ替えることができ、 インタリーブ ·パターン · テーブル Aおよび Bは同一のパターンで あっても、 異なるパターンであっても構わない。
テーブル Aとテーブル Bが同一の場合、 どちらか一方のテーブル のみ用いることも可能である。 たとえば、 A = Bの場合、
C [ i ] =A [ i %L A] 十 L Ax A [ i ZL A]
もしくは
C [ i ] = B [ i %L B] 十 L B xB [ i ZL B]
と記述することも可能である。 これらのことは、 以下、 図 1 3から 図 1 まで同様である。
図 1 4は、 図 1 3の例と同様の結果が得られる別の演算を示して いる。 図 1 4で行われているィン夕リーブ ·パターン C 6 8 0の作 成は、
C [ i ] =L Ax B [ i %L B] 十 A [ i / L B]
であり （図 1 4の①） 、 図 1 3と異なる。 但し、 テーブル Aがテー ブル Cの横方向のパターンを規定し、 テーブル Bがテーブル Cの縱 方向を規定するものとする。 この結果をテーブル Cに対して縦方向 に書き込む。
なお、 インタリーブ ·パターン · テーブル Aと Bは入れ替わって もよい。 また、 テーブル Aおよび Bは同一のパターンであっても、 異なるパターンであっても構わない。 テーブル Aと Bが同一の場合、 テーブルは Aもしくは Bのどちらか一方のみでも構わない。
インタリービングする際は、 テーブル Cを同 （縦） 方向に順番に 読み出し、 それを参照して入力系列のインタリービングを行う （図 1 4の②） 。
このように、 インタリーブ ' 、。ターン ' テーブル C 6 8 0の生成 する演算は任意に変化させることが可能である。 また、 読み出し方 向と書き込み方向は必ずしも同一方向である必要が無く、 図 1 4に 示された方向である必要も無い。 テーブルの書き込み方向、 読み出 し方向も自由に設定することが可能である。 図 1 5は、 図 1 3および図 1 4に示したような 1 6 ビッ ト · イン 夕リーブではなく、 1 5 ビッ ト · インタリーブを行う例である。 図 1 5において、 L = 1 5 ビッ トのインタリービングを行う際、 L A= 4 ビッ 卜のインタリーブ 'パターンを記述したインタリーブ 'パターン ' テーブル Aと L B = 4 ビッ トのインタ リーブ 'パ夕一 ンを記述したィン夕リーブ 'パターン · テーブル Bを用いて、 L (≤ L A X L B) ビッ トのインタ リーブ 'パターンを記述したイン 夕リーブ · パターン · テーブル c 7 0 0を作成する （図 1 5の①） 。 このインタ リーブ ' ノ、'ターン ' テーブル C 7 0 0の作成方法は、 図 1 3と同様、
C [ i ] = A C i %L A] 十 LA X B [ i /LA]
となる （LA= 4 ) 。 但し、 テーブル Aがテーブル Cの横方向のパ ターンを規定し、 テーブル Bがテーブル Cの縦方向を規定するもの とする。
この結果は、 テーブル Cに対して横方向に書き込むわけだが、 テーブル Cは 1 6 ビッ トのインタリーブ ·パターンを記述している ので、 1 5 ビッ トのインタリービングする際は、 テーブル Cを縦方 向に順番に読み出し、 1 5以上の数を読み込んだ場合はそれを破棄 することで、 1 5 ビッ トのインタリービングを行う （図 1 5の②） 。 図 1 5のように、 テーブル Cを読み込むときに 1 5以上の数を読 み飛ばすことにより、 1 5 ビッ トのインタ リービングを行うことが できるが、 テーブル Cに対して書き込みをする際に 1 5以上の書き 込みを禁止にすることにより、 1 5 ビッ トのインタ リーブ 'パター ンを記述したテーブル Cを作成し、 これをもとにインタ リービング を行うことも可能である。 すなわち、 図 1 5において、 4 ビッ トの インタリーブ 'パターンを記憶したテーブル Aと 4 ビッ トのインタ リーブ . パターンを記億したテーブル Bを用いて、 1 5 ( < 4 X
4 ) ビッ 卜のインタリーブ .パターン · テーブル Cを作成する場合、 1 4 (= 1 5 — 1 ) 以上の数を書き込まないことにより、 1 5 ビッ トのインタ リーブ ' パターン · テーブルを作成することが可能であ る
第 7の実施の形態においては、 例えば、 一つのインタリーブ ' く ターン ' テーブル （A = Bの場合） 、 もしく は二つのィンタリーブ ·パターン · テーブルから、 ょリインタ リ一ビング長の大きいィン タリーブ . パターン . テーブルを作成している。 これにより、 ある インタリ一ブ長のパターンをより小さいィンタリ一ブ長のパターン の複数の組み合わせで表わすことができ、 固定長パターンのメモリ 量を削減できる。
たとえは、 1 0 0 0 ビッ ト分のインタリーブ ' ターン ' テープ ルは、 従来では 1 0 0 0 ビッ 分のインタ ーブ ' ターン ' テー ブルのためのメモリが必要だが、 実施の形態 7においては、 1 0 0 0 ビッ ト ' インタリーブ 'パターン ' テーブルを 2 0 ビッ ト ' イン 夕 ーブ · 、'夕一ン ' テーブル X 5 0 ビッ ' インタ ーブ ' ターン ' テーブルで表現することで、 7 0 ( = 2 0 + 5 0 ) ビッ ト 分のメモリに削減することができる。
また、 9 0 0 ビッ ト ' インタリーブ ' ターン ' テーブルを 2 0 ビッ ト ' イン夕 リーブ 'パターン ' テーブル X 5 0 ビッ ト ' インタ リーブ . パターン · テーブルで表現することで、 固定長のィン夕 リーブ ' パターン ' テーブルを増加させずに、 1 0 0 0 ビッ トと 9 0 0 ビッ 卜のインタ リービングを行うことができ、 そのインタリー ビング長に対応したィンタリービングを行うことが可能である。 次に第 8の実施の形態を説明する。
本発明の第 8の実施の形態は、 図 1 3〜図 1 5に示した第 7の実 施の形態と同様のィンタリービング結果と同様の結果が得られるが、 インタリーブ . パターン · テーブル Cは作成せず、 直接テーブル A とテーブル Bから演算して、 インタリーブ先を求め、 これによリイ ンタリ一ビングを行うものである。 第 8の実施の形態を図 1 6およ び図 1 7に示す。 図 1 6においては、 図 1 3の例と同様の結果が得られる 1 6ビッ ト系列の例を示している。
図示されているように、 図 1 3のようなインタリーブ ·パターン • テーブル Cは作成していない。 4 ビッ 卜のインタリーブ ·パター ンを記憶したテーブル Aと 4ビッ トのインタリーブ 'パターンを記 憶したテーブル Bを用いて、 系列内のビッ トの入れ替え先を計算し (図 1 6の①） 、 その結果をもとに、 インタリービングを行う （図 1 6の②） 。
この直接テーブル Aとテーブル Bから系列内の 1番目の要素に対 するインタリービング先 j番目を計算するための式は、 図 1 4にお ける式と同様の
C [ i ] = 4 B [ i % 4] 十 A [ i Z4 ]
である。
なお、 テーブル Aと Bは入れ替わってもよい。 また、 インタリ一 ブ 'パターン 'テーブル Aおよび Bは同一のパターンであっても異 なるパターンであっても構わない。 テーブル Aと Bが同一の場合、 テーブルは Aもしくは Bのどちらか一方のみでも構わない。 つま 0、
j = 4 A C i % 4 ] 十 A [ i /4]
= 4 B [ i %4] 十 B C i Z 4]
でよい。
図 1 7においては、 インタリーブを指定するのに、 インタリーブ •パターン ·テーブル A、 Bを用意する代わりに、 インタリーブ ' パターン方程式 （7 1 0、 72 0) を用いている。 そして、 このィ ンタリーブ ·パターン方程式を、 インタリービングを行うときに演 算する （図 1 7の①） ことにより、 インタリ一ブを行う （図 1 7 の②） 。
4ビッ トのィンタリーブ ·パターンを記述した方程式 a 7 1 0と 方程式 b 72 0は、 j a = 2 ( i a % 2 ) 十 （ i aZ 2 ) = f a ( i a )
ただし、 0 ≤ i a≤ 4 j b
= 2 ( i b % 2 ) + ( i b/ 2 )
= f b ( i b)
ただし、 0 ≤ i b≤ 4である。
この 4 ビッ トのインタ リーブ ·パターンを記述した方程式 a と方 程式 b との双方を順次用いることにより、 1 6 ビッ ト系列内の i番 目の要素に対するインタ リ一ビング先 j番目を計算する。 それは、 結局、.
j = 4 f a i % 4 ) + f b ( i / 4 )
= 8 ( ( i % 4 ) % 2 ) + 4 ( ( i % 4 ) / 2 )
+ 2 ( ( i /4 ) % 2 ) + ( ( i / 4 ) / 2 )
を計算して、 インタリービングを行うことと同じである。
なお、 方程式 a と bは入れ替わってもよい。 インタ リーブ · パ ターン方程式 aおよび bは同一の式であっても異なる式であっても 構わない。 方程式 a と bが同一の場合、 方程式 a もしくは bのどち らか一方のみを用いてもよい。
図 1 7に示されているインタリービングにおいて、 用意されてい る 4 ビッ 卜の式から 1 6 ビッ トのインタリーブを計算し、 その計算 結果をまずテーブルに書き込み、 インタリーブ 'パターン ' テープ ルを作成してからィンタリービングを行うことも可能である。 これ は、 第 7の実施の形態において、 インタリーブをテーブルで規定せ ず、 式により規定したことと同じである。
第 8の実施の形態においては、 一"" Dのィンタリーブ 'パターン · テーブル （A = Bの場合） 、 もしくは二つのインタリーブ 'パター ン ' テーブルから、 大きいインタリービングを行っているが、 別の インタ リーブ ·パターン · テーブルを生成する必要がないという特 徵カ、ある。
また、 一- ^のィンタリーブ ·パターン方程式 （ a = bの場合） も しく は二つのィン夕リーブ 'パターン方程式から、 ょリインタリー ビング長の大きいィンタリービングを行うことができるが、 別のィ ン夕 リーブ ·パターン · テーブルを生成する必要はない。 ただし、 インタリーブ 'パターン ' テーブルを生成することも可能である。 次に、 第 9の実施の形態を説明する。
第 9の実施の形態は、 第 7の実施の形態または第 8の実施の形態 で示される処理を複数回繰り返して用いている例である。 第 9の実 施の形態を図 1 8〜図 2 2を用いて説明する。
図 1 8は、 第 7の実施の形態である図 1 3で示される処理を複数 回繰り返して用いて、 2つの 2ビッ トのインタ リーブ · ターン . テーブル A Bおよび 4 ビッ 卜のインタリーブ · 、。ターン · テープ ル Cから 1 6 ビッ 卜のインタリーブ · ターン ' テーブルを生成す る例である。
図 1 8において、 L = 1 6 ビッ トのインタリ一ビングを行う際、 まず、 LA= 2 ビッ トのインタリーブ 'パターンを記憶したテープ ル Aと、 L B = 2 ビッ トのインタリ一ブ ·パターンを記憶したテー ブル Bを用いて、 L C = 4≤ LAx L Bビッ トのインタリーブ 'パ ターン · テーブル D 7 3 0を生成する （図 1 8の①） 。
インタリーブ ' パターン · テーブル D 7 3 0を生成するための演 算は、 例えば、
D [ i ] = 2 A [ i % 2 ] +B [ i Z 2 ]
(テーブル Aがテーブル Dの書き込み方向、 またテーブル Bがテー ブル Dの書き込み方向の垂直方向を規定している場合）
で行うことができる。
次に、 作成したテーブル Dと L D = 4 ビッ トのインタリーブ · ターンを記憶したテーブル Cを参照することにより、 L E = 1 6 ≤ L C X L Dビッ 卜のインタリーブ · パターン · テーブル E 7 4 0を 生成する （図 1 8の②） 。
インタリーブ · パターン · テーブル E 7 4 0を生成するための演 算は、 例えば、
E [ i ] = 4 D [ i 4] 十 C [ i/2]
(テーブル Dがテーブル Eの書き込み方向、 またテーブル Cがテー ブル Eの書き込み方向の垂直方向を規定している場合）
で行うことができる。
このようにして生成したィンタリーブ ·パターン · テーブル Eを 参照することにより、 1 6ビッ ト系列のインタリービング処理を行 う （図 1 8の③） 。
なお、 テーブル Aと Bは入れ替わってもよい。 インタリーブ ·ノ、。 ターン ' テーブル A、 B、 Cは同一のパターンであっても異なるパ ターンであっても構わない。 同一パターンの場合、 どちらか一方の テーブルのみ用いてもよい。 テーブル Aと Bが同一の場合、
C [ i ] = A [ i % 4 ] 十 4A [ iZ4]
= B L i % 41 十 4 B [ i X4 ]
となる。 また、 読み出し方向と書き込み方向は必ずしも同一方向で ある必要が無い。 図に示された方向である必要も無い。
図 1 9は、 第 8の実施の形態である図 1 6に示した処理を複数回 繰り返し組み合わせて、 2つの 2ビッ トのインタリーブ 'パターン • テーブル A、 Bおよび 4ビッ 卜のインタリーブ ·パターン · テ一 ブル Cを用いて、 1 6ビッ トのインタリービングを行う例である。 図 1 9において、 まず、 4ビッ トの i d ( 0≤ i dく 4 ) 番目の ビッ 卜の入れ替え先 j d番目を、 テーブル Aと Bを参照して計算す る （図 1 5の①） 。 この演算は、 例えば、
j d = 2A [ i d%2] 十 B [ i d/2]
(テーブル Aがテーブル Cの書き込み方向、 またテーブル Bがテ一 ブル Cの書き込み方向の垂直方向を規定している場合） である。 次に、 入力系列 1 6ビッ ト 750の i ( 0≤ i < 1 6 ) 番目の ビッ トの入れ替え先 j番目を、 上述の演算結果とィンタリーブ ·パ ターン · テーブル Cを参照して計算する （図 1 9の②） 。 この演算 は、 例えば、
j = 4 x j d十 C [ i /4 ]
(ただし、 j dは i d = i % 4の移動先）
で行う。
最終的にこの計算結果に基づき、 1 6 ビッ ト系列内のビッ トの順 番を入れ替えることで、 インタリービングを行う （図 1 9の③） 。 なお、 テーブル Aと Bは入れ替わってもよい。 インタリーブ 'ノ、' ターン ' テーブル A、 B、 Cは、 同一のパターンであっても異なる パターンであっても構わない。 同一パターンの場合、 どちらか一方 のテーブルのみ用いてもよい。 テーブル Aと Bが同一の場合、
C [ i ] =A [ i % 4 ] 十 4 A [ i //4 ]
= B [ i % 4 ] 十 4 B [ i Z4〕
である。
また、 計算結果をテーブルに記憶することで、 インタリーブ 'パ ターン ' テーブルも作成することができる。
図 2 0は、 方程式でィンタリーブを規定している第 8の実施の形 態の図 1 7の処理を繰り返した例である。
図 2 0において、 まず、 2 ビッ トのインタリーブ ·パターンを記 述した方程式 a ( j a = i a) と方程式 b ( j b = i b ) から 4 ビッ トのインタリーブ ·パターンを記述するための方程式 d、 すな わち
j d = 2 ( i d % 2 ) 十 （ i dZ2 )
を作成する （図 2 0の①） 。
次に、 方程式 dと 4 ビッ トのインタリービング方程式 eから、 1 6 ビッ トのイン夕リービング方程式 e、 すなわち
j e = 8 ( ( i e % 4 ) % 2 ) + 4 ( ( i e % ) / 2 )
+ 2 ( ( i e/ 4 ) % 2 ) + ( ( i e/4 ) / 2) により計算する （図 2 0の②） 。 この計算した方程式 eを用いてィ ンタリービングを行う （図 2 0の③） 。 このとき、 計算結果をまずィン夕リーブ · パターン · テーブルに 書き込み、 テーブルを作成してからィン夕リ一ビングを行うことも 可能である。
図 2 1 は、 方程式とテーブルでィンタリーブを規定して、 それを 基にインタリーブ 'パターン ' テーブルを作成して、 インタリービ ングを行う例を示している。
図 2 1 において、 2 ビッ 卜のインタリーブ ·パターンを記述した 方程式 aと 2 ビッ 卜のインタリーブ 'パターン · テーブル Bから 4 ビッ 卜のィン夕リ一ビング方程式 d、 すなわち、
j d = 2 ( i d% 2) 十 （ i d/ 2 )
を作成する （図 2 1の①） 。
次に、 方程式 dと 4 ビッ トのインタリーブ ·パターン · テーブル じから、
E C i ] = 4 ( 2 ( i % 4 ) % 2 ) + ( ( i % 4 ) / 2 ) )
+ B [ i Z4 ]
により、 1 6 ビッ トのインタリーブ ' ターン ' テーブル E 7 6 0 を作成する （図 2 1の②） 。 そして、 テーブル E 7 6 0を参照して インタリービングを行う （図 2 1の③） 。
図 2 2は、 図 1 3の変形であるが、 複数の 4 ビッ 卜のテーブルか ら 1 6 ビッ 卜のテーブルを作成する例を示している。
図 2 2において、 1 6 ビッ トのインタリーブ ' ターン 'テープ ル C 7 7 0を作成する場合、 複数の 4 ビッ トのテーブル A 0から A 3と 4 ビッ 卜のテーブル Bとを用いて、
C [ i ] = A i / 4 [ i % 4 ] + 4 B [ i /4 ]
(テーブル A 0〜A 3がテーブル Cの書き込み方向、 またテーブル Bがテーブル Cの書き込み方向の垂直方向を規定している場合） によリテーブル C 7 7 0を作成し （図 2 2の①） 、 テーブル Cを参 照することにょリインタリ一ビングを行う （図 2 2の②） 。
なお、 テーブル A 0〜A 3 と Bは入れ替わってもよい。 インタ リーブ .パターン ·テーブル八 0〜A 3および Bは同一のパターン であっても異なるパターンであっても構わない。 読み出し方向は必 ずしも下向きである必要はない。 また、 書き込み方向も必ずしも右 方向である必要が無い。
次に、 第 1 0の実施の形態について説明する。
第 1 0の実施の形態は、 インタリーブ ·パターン記述言語によつ て定義されたィンタリ一ブが与えられた場合、 その言語を認識して、 上述の第 7〜 9の実施の形態等のィンタリーブを用いることにより、 インタリーブ ·パターンを作成したり、 インタリービングを行うも のである。
図 2 3〜図 2 6は、 インタリーブ ·パターン記述言語の定義につ いて説明する図である。 図 2 7〜図 3 1 は、 図 2 3〜図 2 6で定義 されたインタリーブ■パターン記述言語によってかかれた式が与え られた場合、 その言語を認識し、 上述の第 7〜 9の実施の形態いず れかまたは組み合わせ等を用いて、 インタリーブ ·パターンを作成 し、 インタリ一ビングを行う例である。 図 3 2はインタリーブ 'ノ、。 ターンの自動作成を行うことを説明する図である。 図 3 3は、 イン 夕リ—ブ ·パターンの決定を行うフローを説明するフローチャート である。
まず、 図 2 3〜図 2 6を用いて、 インタリーブ 'パターン記述言 語について説明する。
図 2 3は、 インタリーブ 'パターン記述言語の定義 1 ： L [Nx M] を説明している。 L CNxM] と記載されている場合は、 Nx Mブロック ·インタリーバを意味する。 このインタリーバは、 L ビッ 卜の系列を N XMのプロック ' インタリ一バでィンタリービン グを行うことを意味している。 例として、 L [NxM] のブロック ' インタリーバにより、 しビッ トの系列がィン夕リ一ブされている 様子が示されている。
図 2 4は、 定義 2 ： R {A} を説明している。 R {A} と記載さ れている場合は、 Aビッ トを逆順に並び替えることを意味している。 例として、 R { 6 } により、 6ビッ トの系列が逆順に並び替えられ ていることが示されている。
図 2 5は、 定義 3 ： L [N 1 xM K N 2 xM2, · · ] を説明 している。 L [N l xM l、 N 2 xM 2 , · · ] と記述されている ときは、 複数の系列 （各系列は Lビッ ト） をそれぞれ対応するィン 夕リーバでインタリービングを行うことを意味する。 例として、 6 [ 3 X 2、 2 x 3] と記述されている場合、 2つの 6ビッ トの系列 がそれぞれィンタ リービングされている様子が示されている。
図 2 6は、 定義 4 ： L [N 1 [N 2 xM 2 ] xM 1 ] を説明して いる。
L [N 1 [N 2 x 2 ] xM 1 ] と記述されていると、 Lビッ ト の系列を N 1 xM 1ブロック ' インタリ一バでィンタリービングを 行った後、 M l個ある縦配列 （N 1 ビッ ト） のそれぞれを N 2 XM 2インタリ一バでィンタリービングを行うことを意味する。
また、 L CN 1 xM 1 [N2 XM2] ] と記述されている場合は、 Lビッ トを N 1 X M 1ブロック · インタリ一バでィンタリ一ビング を行った後、 N 1個ある横配列 （M 1 ビッ ト） のそれぞれを N 2 X M 2ブロック · インタ リーバでインタリ一ビングを行うことを意味 する。
例として、 1 6 [4 [ 2 X 2 ] 4 ] と記述されている場合が示 されている。 このように記述されている場合は、 図示のように、 1
6ビッ トの系列 7 8 0が、 4 X 4のブロック ' インタリーバ A 7 9
0に書き込まれ、 その縱配列が読み出されて、 それぞれ 4つの 2 X 2のインタリーバ B〜 Eにより、 インタ一リ ビングされていること を意味している。 インタ リーバ F 8 0 0は、 インタリーバ B〜Eの 結果をまとめるために用いられているものである。
上述において説明したインタリ一ビング記述言語は、 インタ リ一 ブ .パターンを生成するために、 また、 インタリーブ .パターンを 参照して入力系列のィンタリービングを行うために、 用いることが できる。
図 2 7〜図 3 1 を用いて、 上述したインタリーブ ' パターン記述 言語で表されたものがどの様に実現されているのかを説明する。 図 2 7は、 インタリーブ · パターン記述言語により、 1 6 [ 4 [ 2 X 2 ] X 4 [ 2 X 2 ] ] と表されたインタリーブ ·パターンの 作成要求を、 前述したインタリーブ方法により、 実現した例を示し ている。
1 6 [ 4 [ 2 X 2 ] X 4 [ 2 X 2 ] ] で記述されているインタ リーブ · パターンの意味は、 以下の通りである。
( a ) 1段目のインタリーバは 4 X 4ブロックインタリーバで 1 6 ビッ 卜のインタ リ一ビングを行う。
(b) 1段目のインタリ一バの各横配列 （ 4 ビッ ト） は 2 X 2ィ ンタリーバでインタリ一ビングされる。
( c ) 1段目のインタリーバの各縦配列 （ 4 ビッ ト） は 2 X 2ィ ンタリーバでインタリービングされる。
これを、 どの様にして実現しているかを図 2 7は説明している。 図 2 7において、 入力された 1 6 ビッ ト系列 8 1 0は、 4 X 4の ブロック · インタリーバ A 8 2 0に書き込まれる （図 2 7の①） 。 次に、 インタリーバ A 8 2 0から横方向に読み出されて、 それぞれ 2 X 2のインタリーバ B〜Eによリインタリービングされる （図 2 7の②） 。 これを、 インタリーバ F 8 3 0に書き込み （図 2 7の ③） 、 今度は縱方向に読み出して、 それぞれ 2 X 2のインタリ一バ G〜 Jによリインタリ一ビングされる （図 2 7の④） 。
その結果をテーブル 8 4 0に書き込む （図 2 7の⑤） ことで、 記 述されたインタリーブ · パターンを作成することができる。
図 2 4は、 インタリーブ 'パターン記述言語により、 図 2 3のと きと同様の 1 6 〔 4 [ 2 X 2〕 X 4 [ 2 X 2 ] ] と表されたインタ リーブ処理要求を、 前述したインタリーブ方法により、 実現した例 を示している。
図 2 8において、 図 2 8の①から⑤の処理により記述されたィン 夕リーブ ·パターンを作成するまでは、 図 2 7の①から⑤の処理と 同様であるので説明は省略する。 この後に、 作成されたインタリー ブ 'ノ ターン ' テーブル 8 5 0を参照することにより、 インタ一リ ビングを行う （図 2 8の⑥） ことで、 記述されたィンタリ一ビング を行うことができる。
図 2 9および図 3 0は、 上述したィンタリーブ ·パターン記述言 語によってかかれた式が与えられた場合、 その言語を認識し、 第 7 〜 9の実施の形態またはそれらの組み合わせ等を用いて、 インタ リ—ブ ·パターンを作成し、 インタリービングを行った例である。 図 2 9は、 1 6 [ 4 [ 2 X 2 ] x 4 [ 2 x 2 ] ] と記述されたィ ンタリーブ ·パターンの作成要求 （もしくはインタリ一ブ処理要 求） を、 例えば、 上述の 1 3で説明したインタリービング処理を繰 り返して用いて行うことを示している。
図 2 9では、 インタリーブ ·パターン記述言語で表されたィンタ リーブ ·パターンを実現するために、 まず、 インタリーブ 'パター ン · テーブル A〜Dを用いて、 インタリーブ 'パターン · テーブル Eおよび Fを作成する （図 2 5の 1および 2) 。 次に、 インタリー ブ 'パターン ' テーブル Eおよび Fを用いて演算することにより、 インタリーブ ·パターン · テーブル G 8 6 0を作成する （図 2 9 の③） 。 要求がインタリービングを行うことである場合は、 このィ ンタリーブ ·パターン · テーブル Gを用いてィンタリ一ビングを行 う （図 2 9の④） 。
図 3 0は、 同じく 1 6 [ 4 [ 2 X 2 ] x 4 [ 2 x 2 ] ] と記述さ れたインタリーブ .パターンの作成要求 （もしくはインタリーブ処 理要求） を、 例えば、 上述の図 1 7で説明した処理を繰り返すこと で実現していることを示している。
図 3 0において、 2 ビッ トのイ ンタリーブ ·パターン方程式 a〜 dにより、 4 ビッ トのインタリーブ 'パターン方程式 e、 f を作成 する （図 3 0の①、 ②） 。 次に 4 ビッ 卜のインタリーブ ·パターン 方程式 e、 f から 1 6 ビッ トのインタリーブ 'パターン方程式 gを 作成し （図 3 0の③、 ④） 、 これを用いて、 インタリ一ビングを行 う （図 3 0の⑤） 。
生成されたインタリーブ 'パターンは、 一度記憶すれば、 次回も しくは別のィンタリーバにおいて、 もう一度作り直す必要が無く、 インタリーブ ·テーブルを読み込むだけで同じィンタリービング処 理を行うことができる。
これを説明するのが図 3 1 に示した例である。
図 3 1では、 同じく 1 6 [ 4 [ 2 x 2 ] X 4 [ 2 X 2 ] ] と記述 されたインタリーブ処理要求を行う場合で、 例えば、 すでに 4 [ 2 X 2 ] という 4 ビッ トのインタリ一ブ ·パターンがすでに保持され ていることが前提である。
例えば、 図 3 1 においては、 図 2 9 と同様の実現方法をとるとす る。 このとき、 すでに 4 [ 2 X 2 ] というインタリーブ 'パターン をシステムが、 すでにィンタリーブ ·パターン · テーブル Aおよび Bという形態で保持している。 このため、 4 [ 2 X 2 ] に対応する 処理 （図 2 9の①および②） を行わずに、 保持しているインタリー ブ ·パターンを参照してイ ン夕リーブ 'パターンを作成し （図 3 1 の①） 、 作成したィンタリ一ブ ·パターン · テーブル Cを参照して インタリ一ビングを行う （図 3 1の②） 。
このようにして、 保持されている 4 [ 2 X 2 ] のインタリーバか ら 1 6 [ 4 [ 2 X 2 ] X 4 [ 2 X 2 ] ] を生成することができる。 図 2 7〜図 3 1で示したィンタリーブ ·パターン記述言語で表さ れたィンタリーブ ·パターンの実現方法は、 これに限るものではな く、 例えば、 これらの処理は組み合わせて行うことも可能である。 従って、 インタリーブ 'パターンは、 インタリーブ 'パターン ' テーブルやインタリーブ ·パターン方程式等はどちらを用いてもよ - T/JP98 い。
さて、 上述のィンタリーブ ·パターンの生成方法について図 3 2 に示すフローチヤ一トを用いて説明する。
図 3 2において、 インタ リービング長 Lビッ 卜が与えられたとき、 まず一段目 （L N 1 x M 1 ) のインタリーブ 'パターンを決定す る （S 1 0 2 ) 。 次に、 一段目のィン夕リーバの縦および横にそれ ぞれ対応する複数の二段目のィンタリーバのインタリーブ ·パター ンを決定する （S 1 0 4 ) 。 それぞれの二段目のィンタリ一バに対 応する三段目のィン夕 リーバのイン夕 リーブ 'パターンを同様に決 定する （S 1 0 6 ) 。 この処理を任意の段もしくはインタリービン グができなくなるまで繰り返し （ S 1 0 8 ) 、 インタリーブ · パ ターン （インタリーブ · パターン記述言語で記述されていてもよ レ、） を生成する （ S 1 1 0 ) 。
各段のィン夕リーバのインタリーブ ·パターンの決定法は、 因数 分解による方法、 リス トを参照して決定する方法、 各段のインタ リ一ビング長の大きさを平方してそれに近い実数に決定する方法、 また、 それぞれの方法において各段の N x Mィンタリーバの Nまた は Mの値に奇数または素数を選ぶ方法などを用いることができる。 なお、 この方法をマルチステージ · インタリ一ビング法と称する。 上述により生成したィン夕リーブ · パターンから使用に適したも のを選別するフローチヤ一トを示したのが図 3 3である。
図 3 3において、 図 3 2で説明したように、 インタリービング長 に対応するィンタ リーブ · パターンを生成し （S 2 0 4 ) 、 生成さ れたインタリーブ · パターンを検査する （S 2 0 6 ) 。
検査に不合格であれは、 図 3 2に示した各段のインタリーバのパ ターンの一部もしく は全てを変更し、 インタリーブ 'パターンを再 生成して、 新たなィンタ リーブ .パターンを生成する （S 2 0 4 ) 。 検査に合格するまでこれを繰り返し、 最終的に生成するインタ リーブ · パターンを決定する。 検査の項目としては、 バースト誤り耐性の強さ、 インタリーブさ れたビッ 卜のランダム性の強さなどである。 特にターボ符号ィンタ リーバとして使用することを前提とする場合は、 符号重みの検査、 トレリス終端を前提とした符号重みの検査などが挙げられる。
上述の説明においては、 シンボルやユニッ ト単位等、 インタリー ビングされるどのようなの単位にも適用されることが当然である。 また、 インタリービング対象の系列の長さは時間ごとに変化する場 合ちあ o。
第 7〜 1 0の実施の形態で説明した本発明のィンタリーブ ·パ ターン生成法によれば、 メモリ量の使用を抑えることができるとと もに、 インタリーブ ·パターンを保持していないィンタ リービング 長に対しても、 柔軟に対応することできる。 すなわち、 この方法を 使用しなければ、 1 0 0 0 ビッ トのインタリービングを行う場合、 1 0 0 0 ビッ トそれぞれのビッ 卜の入れ替え方を記述したテーブル が必要であり、 インタリーブ長 （順番の入れ替え対象となるビッ ト、 シンボル等の単位の総数） が大きくなると、 インタ リーブ 'パター ン · テーブルを格納するためのメモリ量が増大してしまう。 また、 ィンタリ一ビング長が変化した場合、 変化しただけの種類のィンタ リ一ブ長に対応する複数のィンタリーブ ·パターンをあらかじめ用 意している必要がある。 そのため、 インタリーブ長の種類が多くな ると、 それぞれのィンタ リ一ブ長のィンタリーブ · パターン · テー ブルを格納するメモリ量が増大してしまう。 例えば、 インタリービ ング長が 1 0 ビッ ト、 1 0 0 ビッ ト、 1 0 0 0 ビッ ト、 1 0 0 0 0 ビッ トと変化するィン夕 リーバにおいては、 インタリーブ 'パター ンを記憶するのに合計 1 0 ( [ l o g ( 1 0— l ) ] + l ) + 1 0 0 ( [ l o g ( 1 0 0 - 1 ) 1 + 1 ) + 1 0 0 0 ( [ l o g ( 1 0 0 0 - 1 ) ] + 1 ) 十 1 0 0 0 0 ( [ l o g ( 1 0 0 0 0 - 1 ) ] 十 1 ) ビッ ト分のメモリが必要となる （ただし、 [ 1 0 g X] は、 Xの 2の対数をとり、 小数部分を切り捨てることを意味し、 [ l o g (X - 1 ) ] 十 1 により、 整数 Xを 2進数で表したときの 桁数を表している） 。 本発明では、 このような問題点が発生しない。
また、 インタリーブ ·パターン記述言語を用いてィンタリーブ - パターンを記述して、 この様に記述されたィンタリ一ブ ·パターン を生成することができる。
この生成されたィン夕リーブ 'パターンは、 その特性を調べるこ とも可能で、 特性が悪いと判断されたィンタリーブ ·パターンは特 性のよいインタリーブ ·パターンに自動的に再生成されるシステム を付加することが可能である。
次に、 本発明における第 3の目的を達成するための手段について の実施の形態を説明する。 以下では、 ターボ符号化器、 移動通信等 における送受信機の伝送系等に適したィンタリーブ方法について説 明する。 実施の形態を説明するにあたり、 ターボ符号化器及び移動 通信等における送受信機の構成について説明する。
図 3 4は、 ターボ符号化器の構成例を示す図である。 ターボ符号 化器は、 再帰的組織畳み込み符号化器 （R S C) (図 3 4 (b) 参 照） を用いて構成されている。 図 3 4 ( a ) に示されている例のよ うに、 ターボ符号化器入力 dに対して、 出力 X I〜X 3を出力して いるが、 冗長ビッ ト X 1 と X 2との相関性を少なくするために、 再 帰的組織畳み込み符号化器 （R S C) 1 3の前にインタリーバ 1 1 を挿入している。 また、 図には示されていないが、 ターボ復号器は 2つのデコーダ、 インタリーバ、 インタリーバの逆の処理を行うデ インタリーバから構成されている。
図 3 5は、 移動通信における CDMA方式の送受信機等の構成の 一部を示す図である。 送信側では、 チャネル ' エンコーダ 2 1で チャネル符号化を行った後、 チャネル · インタリーバ 2 2において インタリ一ビングを行い、 S S送信機 2 3で、 変調した信号にパイ ロッ ト ， シンボルを時分割多重して、 拡散変調を行う。 受信側では、 RAKE受信機 2 5において、 逆拡散を行った後に、 パイロッ ト · シンボルを用いた RAK E合成を行い、 チャネル ' ディンタリーバ 2 6においてディンタリ一ビングを行い、 チャネル， デコーダ 2 7 において復号を行う。 伝送系に上記ターボ符号を適用する場合に、 チャネル · エンコーダ 2 1にターボ符号化器、 チャネル ' デコーダ 2 7にターボ復号化器が使用される。
これらの装置において用いられているィンタリ一バのテーブルは、 例えば、 図 1 2において説明したものが使用できる。
ここで、 チャネル · デインタリーバ 2 6等で処理が行われている ディンタリ一ビングの例について図 3 6および図 3 7を用いて説明 する。
図 3 6の （a) はテーブル A (L A = 3ビッ ト） 及びテーブル B を用いて 1 2ビッ トの系列をイン夕リービングする例を示している。 インタリーブ 'パターン ' テーブルの C [ i ] (ビッ ト列 Cの i番 目） を作成するための演算は、
C [ i ] =LBxA [ i %LA] 十 B ZLA]
であり、 LA= 3、 LB= 4である。 また、 テーブル Aがテーブル Cの縱方向のパターンを規定し、 テーブル Bがテーブル Cの横方向 を規定する。 この演算によりインタリーブ 'パターン ' テーブル C を生成し、 入力に対してインタリーブ 'パターン · テーブル Cを参 照して出力が得られる。
図 3 6の （b) カ^ 上記の逆の処理であるディンタリーブを示す 図である。 ディンタリーブのためのディン夕リーブ 'パターン · テーブル C 8 7 0の生成は、 上記のテーブル Aとテーブル Bを入れ 替えて、 同様の演算を行うことにより行われる。 ここで、 入力が、 上記の 0、 8、 4、 2、 ' · · 7であるとすると、 出力は上記の入 力である 0、 1、 2、 · · · 1 1 となる。
図 3 7の （a) は、 L A X L B > Lの場合の例であり、 図 3 7の ( b ) はそのディン夕リーブを示す図である。 テーブル生成までの 処理は図 3 6と同様であるが、 図 3 7の （ a ) においては L以上の 値を読み出さないか、 L以上の値をテーブル生成時に書き込まない。 図 3 7の （b) における演算式は次のようになる、
C [ i ] = L B X A [ i %L A] 十 B [ i /LA] -a
但し、 αは以下の規則に従う （C言語による表記である） 。
= 0
for(j=0. J<(LA xLB-L), J++) {
if C[i]>=LBxA[(L-l-j)¾LA]
+B[(L-l-j)/LA] }
以上説明したディンタリーブの方法は、 前述したィンタリ一ブに 関して適用でき、 以下で説明するィンタリーブに関しても適用でき る。
次に、 第 1 1の実施の形態について説明する。
なお、 以下、 インタリーブ ·パターンを記述するための表記は、 図 2 3〜図 2 5において説明したものを使用する。
以下、 図 3 8〜図 4 5を用いて、 ターボ符号に適するィンタリー ブ ·パターンの生成方法について説明する。
図 3 8は、 Lビッ トのィンタリ一ブ長を有するターボ符号に適し たインタリーブ ·パターンの作成方法を説明するフローチヤ一卜で める。
図 3 8における第 1段階 （S 3 0 2 ) から高次段階 （S 3 0 6 ) において、 図 3 9で詳細に説明しているような決定過程により、 L ビッ 卜のインタリ一ブ長を有するターボ符号に対するィンタリーブ 'パターンを決定している。 各決定過程のブランチにおける処理が すべて終了することにょリインタリーブ ·パターンが決定されると、 決定された最終結果により、 インタリーブ ·パターンを作成する (S 3 0 8 ) 。 そして、 作成したインタリーブ 'パターンをチエツ クして、 Lビッ トのインタリ一ブ長を有するターボ符号に適したィ ンタリーブ 'パターンを得ることができる。
さて、 まずインタリーブ ·パターンの決定過程を説明する。 図 3
9はィンタリ一ブ ·パターンの決定過程の詳細を示す図である。 図
4 0は、 インタリーブ ·パターンの決定過程に使用する、 予め定め たインタリーブ .パターン （P I P) のリストを示すテーブルであ る。 図 4 0に示されている予め定めたィンタリーブ ·パターン · リ ストは、 ターボ符号化に適していることが分かっているィンタリ一 ブ .パターンのリストである。
図 3 8の第 1段階 （S 3 0 2 ) において、 L N1 xM1 (上付 き数字は段階を示す） の行と列として表されるインタリーブ ·パ ターンを決定する必要があるが、 この第 1 1の実施の形態において は、 N1 は 7に固定している。 そのため、 M1 は、 Lを 7で割り、 その値が整数となる場合はその値、 それ以外の場合はその値より大 きい最小の整数とする。 なお、 N1 に対する予め定めたインタリー ブ ·ノ、4ターン （P I P) として、 図 4 0の T 7として示されている ように、 R { 7 [ 3 X 3 [ 2 X 2 ] ] } と定めておく。
第 1段階におけるィンタリーブ ·パターンの行と列を決定するた めには、 7つの行 （^ 〜^^) をそれぞれ行と列として表す必要 がある。 このため、 第 2段階において、 それぞれの行に対応した 7 つのブランチにおいて、 また行と列を決定する必要がある （図 3 9 参照） 。 この行と列を決定するためには、 図 3 8の第 2段階 （S 3 0 4 ) に示されているように、 列の数 MY 2 (Y = 1、 2、 · 7 > はそれぞれ、 図 3 9の P I Ρのリス卜中に示されている、 7、 1 3、 1 7、 2 9、 3 7、 4 3、 5 9 ( L > 3 0 0 0 ビッ ト） 力、、 5、 7、 1 1、 1 3、 1 7、 3 7、 4 3 ( 3 0 0 0 〉 ≥ 3 0 1 ビッ ト） の数から選択する。 行の数 NY 2 は、 選択された MY 2 で M1 を割り、 得られた値が整数ならその値、 それ以外の場合はその 値より大きい最小の整数であ。 この NY 2 に対応する I Pが図 4 0 のテーブル中に定義されている場合は、 このブランチに対する演算 は終了する。 定義されていない場合は、 次の段階 （S 3 0 6 ) へ移 行する。
次の処理 （S 3 0 6 ) では、 定義されていない行に対して、 また 行と列を決定する処理が決定されるまで行われる。 この処理 （S 3 0 6 ) では、 図 3 9に示すように、 各ブランチにおいて次のように 行われる。 列の数 MY Z ( Z ≥ 3 ) は、 前段の定義されていなかつ た行の数 NY (Z- の平方根の値以下の最も大きい図 4 0の P I P ( 4 と 6以外） にある数とする。 4 と 6を除外するのは、 ターボ符 号には列の数が奇数、 もしくは、 大きな値としたほうがよいことが 経験的に知られているからである。 行の数 NY 1 は、 前段の行の数
Νγ (Ζ"η を上述で定めた MY 1 で割り、 得られた値が整数ならそ の値、 それ以外の場合はその値より大きい最小の整数である。 この 行の数 NY 2 に対して、 図 4 0の P I Pが定義されている場合、 こ のブランチの処理が終了する。 この処理を各段階の各ブランチがす ベて終了するまで行われる。
なお、 図 4 0に示したィンタリーブ ·パターン以外に、 処理を早 く終了するために、 他の数に対応するィンタリーブ 'パターンを定 義しておく こともできる。 ただし、 この他の数に対応するインタ リーブ ·パターンは、 図 3 8に示した高次段階による作成法と同様 の方法により作成されたものである。 図 4 0に定義されているイン タリ—ブ .パターンが多くなるとそれだけ処理を早く終了すること ができる。 このように図 4 0に示したィンタリーブ 'パターンを増 加させても、 MY Z ( Z ≥ 3 ) は、 図 4 0に示した 2、 3、 5、 7、
8、 9、 1 1、 1 3、 1 7、 2 0、 2 9、 3 7、 4 3、 4 7、 5 3、 5 9 , 6 1から選択される。
行と列のインタリ一ブ ·パターンがすべて定義されると、 この定 義された行と列によるィンタリーバから、 インタリーブ 'パターン を作成する （S 3 0 8 ) 。 この処理を図 4 1ないし図 4 4を用いて 詳しく説明する。 図 4 1 は、 インタリーブ .パターンの前述したマルチステージ · インタリ一ビング法による作成過程の詳細を示す図である。 この図 からも理解できるように、 図 3 9における各ブランチの処理とは逆 に、 下位の段階で決定された行および列に対応するィンタリーブ · パターン （ I P) から、 上位の行または列に対応するィンタリーブ •パターン （ I P) をそれぞれ決定して、 最終的に Lビッ トのイン タリーブ ·パターン （ I P ) を作成することができる。
行および列のインタリーブ ·パターン （ I P) から、 インタリ一 ブ ·パターン （ I P) をどのように求めるのかを図 4 2ないし図 4 4を用いて詳しく説明する。 図 4 2は、 インタリーブ 'パターンの 作成過程途中の 1段を説明する図である。 図 4 3は、 図 4 2の作成 過程の具体的な例である。 図 4 4は、 インタリーブ ·パターンの作 成過程の最終段階を説明する図である。
図 4 2では、 下位の処理で決定された列に対する NY (Z + n ビッ トのインタリーブ ·パターン （ I P) および行に対する MY TZ + ビッ トのインタリーブ 'パターン （ I P) を用いて、 各ブランチご との NY z ( = NY (Z + I XMY (Z + I ) ) ビッ トのインタリーブ ' パターン （ I P) をどのように作成しているかを説明している。 図 4 2において、 列に対する NY (Z + n ビッ トのインタリーブ ' パターン （ I P) および行に対する MY (z + 1) ビッ トのインタリー ブ ·パターン 〈 I P) から演算により、 各ブランチごとに、 NY Z ビッ トのパターン [ i ] を作成している。 [ i ] は C' のパターンの i番目の要素を表している。 この演算は、
C C i ] (z + 1) ]
Figure imgf000047_0001
である。 なお、 Aは、 列の NY (Z + 1) に対応するインタリーブ 'ノ、。 ターン （ I P) 、 行の Bは MY (Z + 1) に対応するィンタリーブ 'パ ターン （ I P) であり、 は剰余演算子で割り算した余りを取 り、 は割り算した結果の整数部を取る （少数部を切り捨て） ことを意味する。
この演算で求めたパターン C' を縦 NY (Z + X横 MY (Z + の 容量を有するメモリに対して縦に書き込み、 それを縦に読み出して
NY 2 ビッ トのインタリーブ 'パターン Cを得ることができる。 そ のとき、 MY 1 <Νγ (Ζ + Η ΜΥ (Ζ + の場合は ΝΥ 2 と等しい か大きい数をメモリには書き込まずにおく ことで、 NY (Z + 1) XM γ (Ζ + 1) より少ない場合もインタリーブ · 、。ターン Cを得ることが できる。 これは、 書き込みするときには全部書き込み、 読み出すと きに NY Z 以上の値を読み飛はすことによっても同様にインタ リー ブ 'パターンを得ることができる。
この処理について具体的な例を図 4 3に示す。 図 4 3は、 4 ビッ ト · インタリーブ ' パターン （ I P) Aと 4 ビッ ト ' インタリーブ ' パターン （ I P ) Bから、 4 X 4 = 1 6より少ない 1 5 ビッ トの インタリーブ，パターン （ I P) Cを得る例を示している。
図 4 3において、 4 ビッ ト ' インタリーブ ' ターン A= { 0 2 1 3 } および 4 ビッ ト · インタリーブ ·パターン B = { 0 2 1 3 } から演算により、 1 6 ビッ トのインタリーブ 'パター ン C ' を得て、 4 X 4のメモリ中に縦に順次書込む。 この演算は、 C ' [ i ] = 4 A [ i % 4 ] +B [ i Z4 ]
である。 このとき、 演算により得られた値 1 5は、 メモリ中には書 き込まない。 書き込まれたメモリから、 同じ方向に順次読み出すこ とで、 1 5 ビッ トのインタリーブ · パターン Cを得ることができる。 このようにして、 図 4 1の最終段階から第 2段階までの各行と列 に対するィンタリーブ ·パターン （ I P) を求め、 同様に第 1段階 の第 1行から第 7行に対するィンタリーブ · パターン （ I P) を求 めることができる。 そして、 最終的にこの第 1行から第 7行のイン 夕リーブ .パターン （ i p) から Lビッ トのインタリーブ · 0ター ンを求める。
図 4 4は、 この第 1段階で得られた複数の行から Lビッ トのィン タリーブ ·パターンを作成することを説明するための図である。 図
4 4では、 列に対応する Nビッ トのインタリーブ ·パターン （ I P) と N個の各行に対応するィンタリーブ， パターン （ I P) から Lビッ トのパターン Cを作成している。
図 4 4において、 演算は、 列である Nを Aとし、 各行である M。 ないし M(n-n をそれぞれ B。 ないし B (π- とすると、
C [ i ] =MA [ i %Ν] 十 B iXN [ i /N]
と、 図 4 3における場合とは異なり、 Bも変化している。 これによ りメモリに縦に順次書き込み、 縦に順次読み出すことで、 Lビッ ト のインタ リーブ ' パターン Cを作成することができる。 Lく MXN であるときに処理は、 図 4 3における説明と同様である。
上述のようにして、 Lビッ ト長のインタリーブ ·パターンを作成 することができる （図 3 8の S 3 0 8 ) 。 図 3 8において、 次に、 作成したインタリーブ · パターンをチヱックする （S 3 1 0 ) 。 そ して、 チェックした結果、 得られたインタリーブ ·パターンがリ ジェク 卜されると、 N= 7 (表記は、 R (7 [3 xR {3} ] ) ) として、 再度インタリーブ 'パターンを作成し、 前のインタリーブ • パターンと比較して、 よい方を選択する。
図 4 5を用いて、 作成されたィンタリーブ ' パターンのチェック を説明する。 図 4 5において、 インタリービングする前の Lビッ ト のビッ ト列と、 インタリービングした後の Lビッ 卜のビッ ト列とを 比較して、 ィンタリ一ビングする前のビッ ト列の最終ビッ トから 3 0ビッ ト以内のビッ 卜の一部もしくはすべてが、 インタリービング した後の最終のビッ 卜から 3 0ビッ ト以内にィンタ リ一ビングされ ると、 このインタリービングを行うインタリーブ ·パターンはリ ジェク トされる
この図 3 8のフローチヤ一 トの処理でえられたィンタリーブ ' パ ターンは、 ターボ符号化に適したものである。 本ターボ符号化は拘 束長 3のターボ符号を想定している。 つまり図 34で示されるよう に、 遅延素子 が （ 1 6 ) 、 （ 1 7) のように 2つ （拘束長一 1 ) あることを示している。 拘束長 4のターボ符号を想定した場合、 図 3 8の第 1段階の N1 は 8 (P I P表記は R { 8 [ 4 [ 2 x 2 ] X 2 ] } ) とすることもできる。 つまり M1 =Lノ 8 となり、 図 4 1の M1 のブランチは 7から 8に増える。
次に、 本発明第 1 2の実施の形態について説明する。
図 4 6〜図 4 9を用いて、 本発明の第 1 2の実施の形態である伝 送路ィンタリーバに適したィンタリーブ ·パターンの生成方法につ いて説明する。
図 4 6は、 伝送系に適したィンタリーブ ·パターンの作成を説明 するフローチャー トである。 図 4 6における第 1段階 （S 4 0 2 ) から高次段階 （S 4 0 6 ) において、 図 4 7で詳細に説明している ような決定過程により、 Lビッ トのインタリーブ長を有する伝送路 インタリーバに適したインタリーブ ·パターンを決定している。 各 決定過程のブランチにおける処理がすべて終了することによりイン タリ—ブ ·パターンが決定されると、 決定された最終結果により、 インタリーブ ·パターンを作成する （ S 4 0 8 ) 。
さて、 まずインタリーブ ·パターンの決定過程を説明する。 図 4 7はインタリーブ ·パターンの決定過程の詳細を示す図である。 図 4 8は、 インタリ一ブ ·パターンの決定過程に使用する、 予め定め たィンタリーブ ·パターン （P I P) のリストを示すテーブルであ る。 図 4 8に定めたインタリーブ 'パターンは、 伝送系に適してい ることが分かっているィンタリーブ ·パターンである。
図 4 6の第 1段階 （S 4 0 2 ) において、 L = N' xM1 (上付 き数字は段階を示す） の行と列として表されるインタリーブ 'パ ターンを決定する必要がある。 第 1段階こおける列の数である M1 は、 1 フレームのスロッ ト数 （インタリーブ長） にしたがって、 1 6、 3 2、 6 4、 1 2 8の中から選択する。 第 1段階の行の数 N1 は、 選択した M1 で Lを割った結果の値以上の最小の整数とする。 第 2段階 （S 4 0 4 ) においては、 M2 は、 図 4 8に示されてい る予め定めたィンタリーブ .パターン （P I P) のリストに対応す る数 （ " 1 3 " および " 1 7 " を除く） の中から、 N1 を割りきる ことができ、 かつ N1 の平方根以下の値を持つ最大の整数を選択す る。 ただし、 この整数が N1 /4 (N1 4の平方根） より小さ かったり、 割りきれる候補が P I Pリスト中になければ、 N1 の平 方根以下の値を持つ最大の整数を P I Pリスト （ " 1 3 " および " 1 7 " を除く） の中から選択する。 " 1 3 " および " 1 Ί " を除 く理由は、 経験的に伝送に適したィンタリーブ ·パターンは偶数で あるからである。 N2 は、 選択された M2 で N1 を割り、 その結果 の値以上の最小の整数である。 第 2段階 （S 4 0 4 ) において、 N 2 が図 4 8の P I Pのリストに定義されている場合は、 インタリー ブ ·パターンがすべて決定されるので、 決定されたィンタリ一ブ · パターンを用いて Lビッ 卜のインタリーブ .パターンを作成する処 理 （S 4 0 8 ) を行う。 P I Pのリスト中にない場合は、 次の段階 (S 4 0 6 ) へ行く （図 4 7参照） 。
段階 （S 4 0 6 ) においては、 Mz (Zは段階の数を示す） は、 第 2段階と同様に、 図 4 8に示されている予め定めたインタリーブ •パターン （P I P) に対応する数 （ " 1 3 " および " 1 7 " を除 く） の中から、 N1 を割りきることができ、 かつ N1 の平方根以下 の値を持つ最大の整数を選択する。 ただし、 この整数が N1 /4 (N1 4の平方根） より小さかったり、 割りきれる候補が P I P リスト中になければ、 N1 の平方根以下の値を持つ最大の整数を P I Pリスト （ " 1 3 " および " 1 7 " を除く） の中から選択する。 Nz は、 選択された Mz により前段である N """ を割り、 その結 果の値以上の最小の数である。 このような処理を、 Nz が図 4 8の P I Pに定義されているまで行う （図 4 7参照） 。 定義されている 場合は、 インタリーブ 'パターンがすべて決定されるので、 決定さ れたインタリーブ 'パターンを用いて Lビッ トのインタリーブ 'ノ、。 ターンを作成する処理 （S 4 0 8 ) を行う。
なお、 図 4 8に示したインタリーブ ·パターン以外に、 処理を早 く終了するために、 他の数に対応するィンタリーブ ·パターンを定 義しておく こともできる。 この他の数に対応するィンタリーブ 'パ ターンの決定は、 図 4 6の高次段階の方法と同様に行われる。 図 4 8に定義されているィンタリーブ ·パターンが多くなるとそれだけ 処理を早く終了することができる。 このように図 4 8に示したイン 夕リーブ ·パターンを増加させても、 M Y z ( Z≥ 2 ) は、 図 4 8 に示した 2、 3、 4、 5、 6、 7、· 8、 9、 1 0、 1 1、 1 6、 2 0、 3 2、 6 4、 1 2 8から選択される。
Lビッ トのインタリーブ ·パターンを作成する処理 （ S 4 0 8 ) を、 図 4 9のインタリーブ 'パターンの前述したマルチステージ · インタ一ビング法による作成過程の詳細を示す図を用いて説明する。 図 4 9において、 最終的に得られた、 インタリーブ 'パターン ( I P ) N z および M z を用いて、 その前の段階の N ( Z " を求め る。 この求め方は、 図.4 2および図 4 3で説明したものであるので 詳細は省略する。 これを順次行うことにより、 伝送に適した Lビッ 卜のインタリーブ ·パターンを得ることができる。
上述において、 インタリーブ ·パターンの長さをビッ ト長とした 力、 インタリーブの対象のィンタリービング単位がビッ トであるか 他の単位であるかにより、 異なる表記となる。
次に、 第 1 3の実施の形態である、 上述したインタリービング方 法を使用したインタリーブ装置について説明する。
これまでに説明したィンタリ一ビング方法は、 前記の図 3 4〜 3 5に示したような機器等におけるィンタリーバ及びディンタリ一バ に適用されるが、 インタリービングを行う装置であれば、 本発明に よるマルチプルインタリービング法はこれらに限らず適用可能であ る。 但し、 第 1 1及び 1 2の実施の形態に示した本発明は特に図 3 4〜 3 5に示したような機器、 すなわちターボ符号化器、 伝送系機 器に適する
インタリ一バとディンタリ一バの構成は同一であるので、 インタ リーバの構成の一例について説明する。 図 5 0はインタリーブまた はディンタリーブを行う装置の例を示し、 図 5 0に示すように、 ィ ンタリーバは入力バッファ 3 0、 出力バッファ 3 2、 メモリ 3 4 、 C P U 3 6から構成される。 入力バッファ 3 0には入力系列データ が記録され、 出力バッファ 3 2にはインタリーブされた出力系列 データが記録される。 なお、 ディン夕リーブの場合は、 入力バッ ファ 3 0にはィンタリーブされているデータが記録され、 出力バッ ファ 3 2にはディンタリ一ブされた結果であるィンタリーブをされ る前のデータが記録される。 入力バッファ 3 0及び出力バッファ 3 2は R A Mやシフ トレジスタ等により実現される。 メモリ 3 4には、 これまで説明したようなィン夕リーブパターンテーブル、 または出 カバッファ 3 2のインタリ一ブ先ァドレスを直接計算するプログラ 厶のどちらか一方または両方が記録されており、 R A Mや R O M等 で実現される。 C P U 3 6はバッファへの入出力指示、 ア ドレス計 算等を行う。 なお、 上記の構成は L S I等の集積回路で実現するこ とも可能である。
次に、 メモリ 3 4にインタリ一ブパターンテーブルのみが記録さ れている場合の動作について説明する。
入力バッファ 3 0に入力系列データが入力されると、 C P U 3 6 はメモリ 3 4中のィンタリ一ブパターンテーブルを参照して出力先 の出力バッファ 3 2のァ ドレスを読み出し、 入力系列データを出力 ノくッフ 3 2 ァのそのアドレスに出力する。
ァドレスを直接計算する場合には、 入力バッファ 3 0内の入力系 列 データのアドレスから C P U 3 6がプログラムにより出力先の ァドレスを計算し、 出力バッファ 3 2内そのア ドレスに出力する。 次に、 本発明の記録媒体について第 1 4の実施の形態として説明 する。 上述のフローチヤ一ト図 3 8、 図 4 6等で説明した伝送系及び ターボ符号化に適したィンタリーブ ·パターン作成方法をプログラ ムとしてコンピュータ上で実行することにより、 インタリーブ - ノ、' ターンを自動的に求めることができ、 前述の R A M等におけるパ ターンデータとして使用することができる。 このとき、 図 4 0およ び図 4 8に示されている定義されたインタリ一ブ ·パターンは、 ィ ンタリーブ 'パターン自体を記憶装置上に格納しておきプログラム から参照することも可能であるし、 表記のみを記億し、 その都度ィ ン夕リーブ ·パターンを作成して用いてもよい。 また、 例えば、 図 3 9や図 4 1 および図 4 7や図 4 9で用いている共通の処理はサブ ルーティ ンとしておき、 他の処理から呼び出すことで使用すること ができる。
また、 本プログラムを格納した記録媒体には、 電子メモリ、 ハー ドディスク、 光磁気ディスク、 フロッピーディスク等があり、 これ らの記録媒体に記録された本プログラムをコンピュー夕にローディ ングする、 または記録媒体をコンピュー夕に組み込むことにより本 発明の方法を実施し、 インタリーブ ·パターンを求めることができ る。 更に、 上記の符号ノ復号化器、 送受信器等のメモリ に本プログ ラムをローディ ングする、 または記録媒体を機器に組み込むことに より、 自動的に最適なインタリービングパターンを生成するように 符号 復号化器、 送受信器等を構成することも可能であり、 通信に おける種々の状況の中で最適なィンタリービング処理を行うことが 可能となる。
上記の説明のように、 本発明のィンタリ一ブ ·パターン作成方法 を用いることにより、 使用目的に適合したインタリーブ 'パターン を作成することができる。
なお、 本発明は、 上記の実施例に限定されることなく、 請求の範 囲内で種々変更 ·応用が可能である。

Claims

請求の範囲
1 . ある単位長のデータ系列を入力して該単位長のィンタリーブ した系列を出力するィンタリ一ビング方法において、
データ系列のデータを第 1のインタリ一バに書き込み、 該第 1の インタリーバから列又は行単位にデータを読み出し、 該列又は行単 位毎に、 データを複数の第 2のインタリーバに書き込む第 1 のス テッ "を実仃し、
該第 2のインタリーバの各々からデータを読み出し、 該データを 必要に応じて 1又は複数の第 3のインタリーバに書き込む第 2のス テツプを 1回又は複数回繰り返した結果のィンタリーバの各々から、 又は第 1のステップの結果のィンタリーバの各々からデータを読み 出してデータ系列を出力することを特徴とするィンタリービング方 法。
2 . ある単位長のデータ系列を入力して該単位長のィンタリーブ した系列を出力するィンタリービング方法において、
データ系列を第 1のインタリーバに対して一方向に書き込む第 1 のステツプを実行し、
該第 1のィン夕リーバからデータを列又は行単位に読み出し、 該 第 1のインタリーバと異なる容量の第 2のインタリ一バに該読み出 したデータを一方向に書き込むことを該列又は行単位に繰り返す第 2のステツプを実行し、
第 2のステツプにより生成された複数個の該第 2のインタリーバ の各々を前記第 1のインタリーバとみなして前記第 2のステツプを 各々のインタリーバ毎に実行する第 3のステツプを繰り返し、 第 3のステツプの繰り返しから生成又は第 2のステツプから生成 されたインタリーバの各々からデータを読み出してデータ系列を出 力することを特徵とするィンタリービング方法。
3 . ある単位長のデータ系列を入力して該単位長のィンタリーブ した系列を出力するィンタリービング方法において、 データ系列を第 1のインタリーバに対して一方向に書き込む第 1 のステツプを実行し、
該第 1のインタリーバからデータを列又は行単位に読み出し、 該 第 1のインタリーバと異なる容量の第 2のインタリ一バに該読み出 したデータを一方向に書き込むことを該列又は行単位に繰り返す第 2のステップを実行し、
該第 2のステツプの結果から生成したィンタリ一バの各々から列 又は行単位にデータを読み出し、 該データを前記第 1のインタリ一 バと同一容量のィンタリーバに書き込む第 3のステツプを実行する ことによりにより生成されたインタリ一バからデータを読み出して データ系列を出力することを特徴とするィンタリービング方法。
4 . 請求項 3記載のィンタリービング方法において、
前記第 3のステツプを実行することにより生成されたィンタリー バを前記第 1のインタリーバとみなして前記第 2のステツプ及び第 3のステツプを実行する第 4のステップを 1回または複数回繰り返 すことにより生成されたィンタリーバからデータを読み出してデ一 夕系列を出力することを特徴とするィンタリービング方法。
5 . ある単位長のデータ系列を入力して該単位長のィンタリーブ した系列を出力するィンタリ一ビング方法において、
複数のィンタリービングパターンを予めテ一ブルに登録しておき、 該テーブルを参照して、 入力したデータ系列に該複数のインタリー ビングパターンのいずれかを適用して出力し、 該出力に対してさら に前記複数のィンタリービングパターンのいずれかを適用して出力 することを繰り返すことを特徵とするィンタリービング方法。
6 . 請求項 5記載のインタリービング方法において、
前記テーブルは、 少なく とも請求項 1カヽら 4のうちいずれか記載の インタリービング方法によるィンタリービングパターンを予め登録 しておく ことを特徴とするインタリ一ビング方法。
7 . ある単位長のデータ系列を入力して該単位長のィンタリーブ した系列を出力するィンタリービング方法においてィンタリ一ビン グパターンを使用して入力データをィンタリ一ブする場合の該ィン タリーブパターンの記述作成方法において、
第 1 の単位のィンタリ一ブパターン記述と第 2の単位のィンタ リーブパターン記述を用いて、 第 3の単位のインタ リーブパターン 記述を作成することを特徵とするィンタリーブパターン記述作成方 法。
8 . 請求項 7記載のィンタリーブパターン記述作成方法を複数回 用いることで、 所定長単位のィンタ リーブパターン記述を作成する ことを特徵とするィンタリーブパターン記述作成方法。
9 . 請求項 7または 8記載のィンタリーブパターン記述作成方法 において、
前記ィンタ リ一ブパターン記述は、 ィンタリ一ブパターンを記述 したィンタリ一ブパターンテーブルまたはィンタリーブパターン方 程式であることを特徴とするィ ンタリーブパターン記述作成方法。
1 0 . ある単位長のデータ系列を入力して該単位長のインタリー ブした系列を出力するィンタリ一ビング方法において、
第 1 の単位のィンタリーブパターン記述と第 2の単位のィンタ リーブパターン記述を用いて、 第 3の単位のィ ンタリーブパ夕一ン 記述を作成し、 作成したインタ リーブパターン記述を用いてインタ リ一ビング処理を行うことを特徴とするインタリ一ビング方法。
1 1 . ある単位長のデータ系列を入力して該単位長のインタリー ブした系列を出力するィンタリービング方法において、
第 1 の単位のィンタリ一ブパターン記述と第 2の単位のィンタ リーブパターン記述を用いて、 第 3の単位の系列におけるインタ リービング先を計算し、
該計算結果に基づきィンタリービング処理を行う ことを特徴とす るインタリービング方法。
1 2 . 請求項 7ないし 8いずれか記載のィンタ リーブパターン記 述作成方法で作成されたィン夕リ一ブパターン記述を用いて、 第 1 の単位のィンタリーブパターン記述と第 2の単位のィンタリーブパ ターン記述を作成し、
作成された該第 1 の単位のィンタリーブパターン記述と該第 2の 単位のインタリーブパターン記述から計算することにより、 第 3の 単位のデータ系列に対してィン夕リ一ビング処理を行うことを特徵 とするインタリ一ビング方法。
1 3 . 請求項 1 0ないし 1 2いずれか記載のィン夕リービング方 法において、
前記インタリーブパターン記述は、 イン夕 リーブパターンを記述 したインタリ一ブパターンテーブルまたはインタリーブパターン方 程式であることを特緻とするインタリ一ビング方法。
1 4 . ある単位長のデータ系列を入力して該単位長のインタリー ブした系列を出力するィンタリ一ビング方法においてィンタリービ ングパターンを使用して入力データをイン夕リーブする場合の該ィ ンタリ一ブパターンの記述作成方法において、
インタリーブパターンを定義するインタリ一ブパターン記述言語 を解釈し、
解釈した結果に基づき、 請求項 9記載のィンタリーブパターン記 述作成方法を用いて、 インタリーブパターン記述を作成することを 特徴とするインタ リーブパターン記述作成方法。
1 5 . 請求項 1 4記載のインタリーブパターン記述作成方法にお いて、
インタリーブパターンを作成するとき、 インタリーブパターン記 述言語の一部に対応するィンタリーブパターン記述をすでに保持し ていた場合、 その記述言語の一部に対応する処理を行わずに、 保持 しているイ ンタリ一ブパターン記述を参照してィ ンタリーブパター ン記述を作成することを特徴とするィンタ リーブパターン記述作成 万法
1 6 . インタ リーブパターンを定義するインタリーブパターン記 述言語を解釈し、
解釈した結果に基づき、 請求項 1 3記載のインタリービング方法 を用いてィンタリービングを行うことを特徵とするィンタリ一ビン グ方法。
1 7 . 請求項 i 6記載のインタリービング方法において、
インタリービングを行う際、 インタリーブパターン記述言語の一 部に対応するィンタリーブパターン記述をすでに保持していた場合、 その記述言語の一部に対応する処理を行わずに、 保持しているイン 夕リーブパターンを参照してィンタリーブパターン記述を作成する ことを特徴とするィンタリ一ビング方法。
1 8 . ある単位長のデータ系列を入力して該単位長のインタリ一 ブした系列を出力するィンタリービング方法においてィンタリービ ングパターンを使用して入力データをィンタリーブする場合の該ィ ンタリーブパターンの記述作成方法において、
ある単位長が与えられたとき、 まず、 一段目のイ ン夕リーブパ ターン記述を決定し、
次に、 一段目以降の縦および横それぞれのィンタ リーバに対応す るインタリーブパターン記述を決定することを、 任意の段またはィ ンタリービングができなくなるまで繰り返すことにより、 インタ リーブパターン記述を生成することを特徵とするィンタ リ一ブパ ターン記述作成方法。
1 9 . ある単位長のデータ系列を入力して該単位長のインタリー ブした系列を出力するィンタリ一ビング方法においてィンタリービ ングパターンを使用して入力データをィン夕リーブする場合の該ィ ンタリーブパターンの記述作成方法において、
生成されたィンタ リ一ブパターン記述を検査し、 検査に不合格で あれば、 パラメータの一部もしくは全てを変更し、 インタリーブパ ターン記述を再生成し、 検査に合格するまでこれを繰り返し、 最終 的に、 検査に合格したィンタリーブパターン記述を生成することを 特徵とするインタリーブパターン記述作成方法。
2 0 . 請求項 1 8 または 1 9記載のィンタリーブパターン記述作 成方法において、 前記生成されるインタリーブパターン記述は、 ィ ンタリーブパターンテーブル、 インタ リーブパターン方程式、 また はインタリーブパターン記述言語であることを特徵とするインタ リーブパターン記述作成方法。
2 1 . ある単位長のデータ系列を入力して該単位長のインタリー ブした系列を出力するィンタリービング方法においてィンタリ一ビ ングパターンを使用して入力データをインタ リーブする場合の該ィ ンタリーブパターンの記述作成方法において、
ある単位長が与えられたとき、 該単位長に対応するプロックイン 夕リーバの行数または列数を予め定められている適用対象に適した インタリーブ ·パターン · リストを用いて決定し、 決定した行数ま たは列数から列数または行数を定めるステップを、 該定められた列 数または行数が該ィ ン夕リーブ ' パターン ' リストに定義されるま で繰り返し実行して得られたィンタリ一ブ ·パターンから前記単位 長のィンタリーブ · パターンを作成することを特徴とするィンタ リーブパターン作成方法。
2 2 . 請求項 2 1記載のィンタリーブパターン作成方法において、 ある単位長が与えられたとき、 まず、 第 1段目の処理として、 定 められた数により、 該単位長に対応するプロックインタ リ一バの行 数または列数を決定し、 その数に対応するィンタリーブパターンを 予め定めたィンタ リ一ブパターンとし、 該決定された列数を用いて 行数を定め、 または、 該決定された行数を用いて列数を定める第 1 のステップを実行し、
前記定められた行数または列数に対応するプロックインタリーバ の行数または列数を、 予め定められている適用対象に適したィンタ リーブ ·パターン · リス トを用いて決定し、 決定された行数から列 数を定め、 または、 決定された列数から行数を定める第 2のステツ プを、 行数または列数に対応するィンタリ一ブパターンが前記予め 定められているインタリーブ 'パターン · リスト中に存在するまで 繰り返す第 3のステツプを実行し、
該第 3のステツプを前記第 1 のステツプにおける前記予め定めた イ ンタリーブパターンに対応する行数回または列数回行い、
得られた最終段階の行と列に対応するィンタリーブ ·パターンか ら、 順次前の段階の行または列に対応するィンタリーブ ·パターン を作成し、 結果として前記単位長のィ ンタリ一ブパターンを作成す る
ことを特徴とするィンタリーブパターン作成方法。
2 3 . 請求項 2 1 または 2 2記載のィンタリ一ブパターン作成方 法において、 更に、 作成した前記単位長のインタリーブパターンを チェックし、 該チェック結果により、 再度該単位長のインタリーブ パターンを作成し直すことを特徴とするィンタリーブパターン作成 方法。
2 4 . 請求項 2 2または 2 3記載のィンタ リーブパターン作成方 法において、 適応対象としてターボ符号化であり、 第 1段目の行数 を 7とすることを特徴とするィンタリーブパターン作成方法。
2 5 . 請求項 2 2または 2 3記載のィンタリーブパターン作成方 法において、 適応対象として伝送であり、 第 1段目の列数を 1 フ レームのスロ ッ ト数とすることを特徴とするィンタリーブパターン 作成方法。
2 6 . ある単位長のデータ系列を入力して該単位長のィンタリー ブした系列を出力するインタリ一ビングを実行するィンタリービン グ装置において、
1 または複数のィンタリ一ビングパターンを予めテーブルに登録 しておく手段と、
該テーブルを参照して、 入力したデータ系列に該複数のインタ リ一ビングパターンのいずれかを適用して出力する手段と、 必要に応じて該出力に対してさらに該複数のィンタリービングパ ターンのいずれかを適用して出力することを繰り返す手段と を有することを特徵とするインタリービング装置。
2 7 . 請求項 2 6記載のィンタリービング装置において、 前記テーブルは、 少なく とも請求項 1から 4のうちいずれか記載の インタ リ一ビング方法によるィン夕リ一ビングパターンを予め登録 しておく ことを特徵とするィ ンタリービング装置。
2 8 . 請求項 2 6記載のィンタリービング装置において、 前記ィンタ リ一ビングパターンは、 請求項 2 1記載のィンタリー ビングパターン作成方法によることを特徵とするィンタリ一ビング
2 9 · 請求項 2 6ないし 2 8のうちいずれか 1項に記載のィンタ リービング装置において、
インタ リービングパターンを使用する代りに、 入力したデータ系 列のィンタ リ一ビング先を計算し、 該計算結果に基づきィンタリー ビング処理を行いデータ出力することを特徵とするィンタリービン グ装置。
3 0 . ある単位長のデ一夕系列を入力して該単位長のィンタ リー ブした系列を出力するィン夕 リービング方法におけるィンタリーブ パターンの記述作成を行うプログラムを記録したコンピュータ読み 取り可能な記録媒体において、 該プログラムは、
ある単位長が与えられたとき、 該単位長に対応するプロックイン 夕リーバの行数または列数を予め定められている適用対象に適した インタ リーブ ·パターン · リス トを用いて決定し、 決定した行数ま たは列数から列数または行数を定めるステツプを、 該定められた列 数または行数が該ィンタリーブ ·パターン · リス トに定義されるま で鎳り返し実行して得られたィンタリーブ ' パターンから前記単位 長のインタ リーブ 'パターンを作成することを特徵とするィン夕 リ一ブパターン作成プログラムを記録した記録媒体。
3 1 . 請求項 3 0記載のィンタリーブパターン作成プログラムを 記録した記録媒体において、 該プログラムは、
ある単位長が与えられたとき、 まず、 第 1段目の処理として、 定 められた数により、 該単位長に対応するブロックインタリーバの行 数または列数を決定し、 その数に対応するインタリーブパターンを 予め定めたィンタリーブパターンとし、 該決定された列数を用いて 行数を定め、 または、 該決定された行数を用いて列数を定める第 1 のステツプを実行し、
前記定められた行数または列数に対応するプロックイン夕リーバ の行数または列数を、 予め定められている適用対象に適したィン夕 リーブ ·パターン · リストを用いて決定し、 決定された行数から列 数を定め、 または、 決定された列数から行数を定める第 2のステツ プを、 行数または列数に対応するィンタリ一ブパターンが前記予め 定められているィン夕リーブ ·パターン · リスト中に存在するまで 繰り返す第 3のステツプを実行し、
該第 3のステツプを前記第 1 のステツプにおける前記予め定めた インタリーブパターンに対応する行数回または列数回行い、
得られた最終段階の行と列に対応するィンタリーブ ·パターンか ら、 順次前の段階の行または列に対応するインタリーブ 'パターン を作成し、 結果として前記単位長のィン夕リーブパターンを作成す る
ことを特徴とするィンタリーブパターン作成プログラムを記録し た記録媒体。
3 2 . 請求項 3 0 または 3 1記載のィンタリーブパタ--ン作成プ ログラムを記録した記録媒体において、 前記プログラムは、 更に、 作成した前記単位長のィンタリーブパターンをチヱックし、 該 チエツク結果により、 再度該単位長のィンタリーブパターンを作成 し直すことを特徴とするィンタリーブパターン作成プログラムを記 録した記録媒体。
3 3 . 請求項 3 1記載のインタリーブパターン作成プログラムを 記録した記録媒体において、 前記プログラムは、 適応対象として ターボ符号化であり、 第 1段目の行数を 7 とすることを特徴とする インタリーブパターン作成プログラムを記録した記録媒体。
3 4 . 請求項 3 1記載のィンタリーブパターン作成プログラムを 記録した記録媒体において、 前記プログラムは、 適応対象として伝 送であり、 第 1段目の列数を 1 フレームのスロッ ト数とすることを 特徵とするィンタリーブパターン作成プログラムを記録した記録媒 体。
PCT/JP1998/005027 1997-11-10 1998-11-09 Procede et dispositif d'entrelacement, et support d'enregistrement dans lequel on a enregistre un programme de production de motifs d'entrelacement WO1999025069A1 (fr)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US09/341,113 US6631491B1 (en) 1997-11-10 1998-11-09 Interleaving method, interleaving apparatus, and recording medium in which interleave pattern generating program is recorded
EP98951736.2A EP0952673B1 (en) 1997-11-10 1998-11-09 Interleaving method, interleaving apparatus, and recording medium in which interleave pattern generating program is recorded
JP52596599A JP3347335B2 (ja) 1997-11-10 1998-11-09 インタリービング方法、インタリービング装置、及びインタリーブパターン作成プログラムを記録した記録媒体
CA 2277474 CA2277474C (en) 1997-11-10 1998-11-09 Interleaving method, interleaving apparatus, and recording medium in which interleave pattern generating program is recorded

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP9/307599 1997-11-10
JP30759997 1997-11-10
JP10/218377 1998-07-31
JP21837798 1998-07-31
JP10/233088 1998-08-19
JP23308898 1998-08-19

Publications (1)

Publication Number Publication Date
WO1999025069A1 true WO1999025069A1 (fr) 1999-05-20

Family

ID=27330141

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1998/005027 WO1999025069A1 (fr) 1997-11-10 1998-11-09 Procede et dispositif d'entrelacement, et support d'enregistrement dans lequel on a enregistre un programme de production de motifs d'entrelacement

Country Status (7)

Country Link
US (1) US6631491B1 (ja)
EP (1) EP0952673B1 (ja)
JP (1) JP3347335B2 (ja)
KR (1) KR100330980B1 (ja)
CN (1) CN1235343C (ja)
CA (1) CA2277474C (ja)
WO (1) WO1999025069A1 (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000077937A1 (fr) * 1999-06-10 2000-12-21 Matsushita Electric Industrial Co., Ltd. Procede et dispositif d'imbrication
WO2001006662A1 (de) * 1999-07-16 2001-01-25 Technische Universität Dresden Verfahren und vorrichtung zur iterativen decodierung von verketteten codes
WO2001069794A1 (fr) * 2000-03-17 2001-09-20 Matsushita Electric Industrial Co., Ltd. Generateur d'adresses d'entrelacement
WO2001076078A1 (fr) * 2000-03-31 2001-10-11 Mitsubishi Denki Kabushiki Kaisha Appareil et procede de communication
WO2001091307A1 (fr) * 2000-05-22 2001-11-29 Mitsubishi Denki Kabushiki Kaisha Appareil et procede de communication
WO2003044965A1 (fr) * 2001-11-19 2003-05-30 Nec Corporation Generateur d'ordre d'entrelacement, entrelaceur, turbo codeur et turbo decodeur
US6668350B1 (en) 1998-12-10 2003-12-23 Samsung Electronics Co., Ltd. Interleaving/deinterleaving device and method for communication system
JP2007158463A (ja) * 2005-11-30 2007-06-21 Icom Inc インタリーブ方法、インタリーブ装置及びデインタリーブ装置
JP2010268509A (ja) * 2010-07-23 2010-11-25 Mitsubishi Electric Corp インタリーブ装置
JP2010541460A (ja) * 2007-10-04 2010-12-24 サムスン エレクトロニクス カンパニー リミテッド 移動通信システムにおけるデータインターリービング方法及び装置
WO2012165424A1 (ja) * 2011-06-03 2012-12-06 Kddi株式会社 インタリーブ装置および無線通信システム
WO2016181805A1 (ja) * 2015-05-08 2016-11-17 ソニー株式会社 データ処理装置、及び、データ処理方法
US9712279B2 (en) 2007-10-04 2017-07-18 Samsung Electronics Co., Ltd. Method and apparatus for interleaving data in a mobile communication system

Families Citing this family (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7536624B2 (en) 2002-01-03 2009-05-19 The Directv Group, Inc. Sets of rate-compatible universal turbo codes nearly optimized over various rates and interleaver sizes
US6430722B1 (en) 1998-01-23 2002-08-06 Hughes Electronics Corporation Forward error correction scheme for data channels using universal turbo codes
CN1509093A (zh) * 1998-08-06 2004-06-30 ���ǵ�����ʽ���� 通信系统中的信道编码/解码
WO2000010257A1 (en) * 1998-08-17 2000-02-24 Hughes Electronics Corporation Turbo code interleaver with near optimal performance
EP1048114B1 (en) * 1998-08-20 2006-06-07 Samsung Electronics Co., Ltd. Device and method for inserting previously known bits in input stage of channel encoder
US6332209B1 (en) 1998-08-27 2001-12-18 Hughes Electronics Corporation Method for a general turbo code trellis termination
KR100346170B1 (ko) * 1998-12-21 2002-11-30 삼성전자 주식회사 통신시스템의인터리빙/디인터리빙장치및방법
JP3239872B2 (ja) * 1999-01-14 2001-12-17 日本電気株式会社 インタリーバ、インタリーブ方法、デインタリーバ、デインタリーブ方法、発信装置及び受信装置
EP1914895B1 (en) * 1999-05-10 2017-11-01 NTT DoCoMo, Inc. Data multiplexing method and data multiplexer, and data transmitting method and data transmitter
DE10030407B4 (de) * 1999-07-14 2011-09-01 Lg Electronics Inc. Verfahren zur optimalen Ratenanpassung in einem Mobilkommunikationssystem
FR2805103A1 (fr) * 2000-02-10 2001-08-17 Canon Kk Procede de permutation pour turbo-codage convolutif de donnees
FR2800950A1 (fr) * 1999-11-04 2001-05-11 Canon Kk Procede d'entrelacement pour turbo-codage convolutif de donnees
DE60045630D1 (de) * 1999-11-04 2011-03-31 Canon Kk Verschachtelungsverfahren für Datenturbokodierung
FI114766B (fi) 1999-11-30 2004-12-15 Nokia Corp Menetelmä ja järjestelmä kehyksen sisäisen lomituksen toteuttamiseksi
FR2804806B1 (fr) * 2000-02-08 2002-05-03 Canon Kk Procede et dispositif d'entrelacement, procedes et dispositifs de codage et de decodage et systemes les mettant en oeuvre
KR100324768B1 (ko) * 2000-02-29 2002-02-20 구자홍 차세대 이동 통신 시스템의 전송율 매칭 장치 및 방법
US7770010B2 (en) * 2000-09-18 2010-08-03 Wideband Semiconductors Inc. Dynamically configurable interleaver scheme using at least one dynamically changeable interleaving parameter
US7340664B2 (en) * 2000-09-20 2008-03-04 Lsi Logic Corporation Single engine turbo decoder with single frame size buffer for interleaving/deinterleaving
US7000169B2 (en) * 2000-09-20 2006-02-14 Lsi Logic Corporation Turbo decoding
DE10048872A1 (de) * 2000-10-02 2002-04-25 Infineon Technologies Ag Abschnittsweise Entschachtelung
GB2380598B (en) * 2000-10-04 2003-09-03 Global Silicon Ltd Deinterleaving data
US8054810B2 (en) * 2001-06-25 2011-11-08 Texas Instruments Incorporated Interleaver for transmit diversity
KR100833880B1 (ko) * 2001-11-06 2008-06-02 엘지전자 주식회사 유자 형상의 스캔을 이용한 광디스크 데이터기록장치/방법 및 재생장치/방법
KR100584426B1 (ko) * 2001-12-21 2006-05-26 삼성전자주식회사 고속 패킷 이동통신시스템에서 심벌 매핑을 위한 인터리빙장치 및 방법
EP1337045A1 (en) * 2002-02-18 2003-08-20 Siemens Aktiengesellschaft Method for interleaving and deinterleaving a digital signal and application of these methods
JP3686631B2 (ja) * 2002-05-21 2005-08-24 松下電器産業株式会社 データ送信装置及びデータ送信方法
US7058874B2 (en) * 2002-05-24 2006-06-06 Lucent Technologies Inc. Interleaver address generator and method of generating an interleaver address
FI20021222A (fi) * 2002-06-20 2003-12-21 Nokia Corp Informaatiobittien limitys
CN1685621B (zh) * 2002-10-29 2010-07-07 三星电子株式会社 用于解交织通信设备中的交织数据流的方法和装置
US7293217B2 (en) 2002-12-16 2007-11-06 Interdigital Technology Corporation Detection, avoidance and/or correction of problematic puncturing patterns in parity bit streams used when implementing turbo codes
US20040267968A1 (en) * 2003-06-25 2004-12-30 Agilent Technologies Belgium S.A./N.V Implementation of a column interleaving function with a limited amount of columns
US8077743B2 (en) * 2003-11-18 2011-12-13 Qualcomm Incorporated Method and apparatus for offset interleaving of vocoder frames
EP2690814A1 (en) * 2003-11-21 2014-01-29 Panasonic Corporation Multi-antenna apparatus using different interleaving patterns
KR20050052184A (ko) * 2003-11-29 2005-06-02 삼성전자주식회사 저밀도 패리티 검사 부호화를 위한 인터리빙 방법
US20050180332A1 (en) * 2004-02-13 2005-08-18 Broadcom Corporation Low latency interleaving and deinterleaving
US20050213393A1 (en) * 2004-03-14 2005-09-29 M-Systems Flash Disk Pioneers, Ltd. States encoding in multi-bit flash cells for optimizing error rate
US7493457B2 (en) * 2004-11-08 2009-02-17 Sandisk Il. Ltd States encoding in multi-bit flash cells for optimizing error rate
US7532677B2 (en) * 2005-03-02 2009-05-12 Rohde & Schwarz Gmbh & Co., Kg Apparatus, systems and methods for producing coherent symbols in a single frequency network
US20060245516A1 (en) * 2005-03-02 2006-11-02 Rohde & Schwarz, Inc. Apparatus, systems and methods for providing in-band atsc vestigial sideband signaling or out-of-band signaling
US7822139B2 (en) * 2005-03-02 2010-10-26 Rohde & Schwarz Gmbh & Co. Kg Apparatus, systems, methods and computer products for providing a virtual enhanced training sequence
CA2595280C (en) * 2005-03-02 2013-11-19 Rohde & Schwarz Gmbh & Co. Kg Apparatus, systems and methods for providing enhancements to atsc networks using synchronous vestigial sideband (vsb) frame slicing
US7430701B2 (en) * 2005-06-16 2008-09-30 Mediatek Incorporation Methods and systems for generating error correction codes
US20070011557A1 (en) * 2005-07-07 2007-01-11 Highdimension Ltd. Inter-sequence permutation turbo code system and operation methods thereof
US7797615B2 (en) 2005-07-07 2010-09-14 Acer Incorporated Utilizing variable-length inputs in an inter-sequence permutation turbo code system
JP2008135813A (ja) * 2006-11-27 2008-06-12 Fujitsu Ltd ターボ復号器及びターボ復号方法
KR101424152B1 (ko) 2007-02-01 2014-08-04 로오데운트쉬바르츠게엠베하운트콤파니카게 Ａｔｓｃ 상호운용성을 제공하는 시스템, 장치, 방법 및 컴퓨터 프로그램 제품
US8140932B2 (en) * 2007-11-26 2012-03-20 Motorola Mobility, Inc. Data interleaving circuit and method for vectorized turbo decoder
DE102008017290A1 (de) * 2007-12-11 2009-06-18 Rohde & Schwarz Gmbh & Co. Kg Verfahren und Vorrichtung zur Bildung eines gemeinsamen Datenstroms insbesondere nach dem ATSC-Standard
DE102007059959B4 (de) * 2007-12-12 2020-01-02 Rohde & Schwarz Gmbh & Co. Kg Verfahren und System zur Übertragung von Daten zwischen einer zentralen Rundfunkstation und mindestens einem Sender
KR100913099B1 (ko) 2008-01-07 2009-08-21 엘지전자 주식회사 분산형 가상자원블록 스케쥴링 방법
KR100904433B1 (ko) 2008-01-07 2009-06-24 엘지전자 주식회사 분산형 가상자원블록 스케쥴링 방법
KR100925441B1 (ko) 2008-01-07 2009-11-06 엘지전자 주식회사 분산형 가상자원블록 스케쥴링 방법
RU2490829C2 (ru) 2008-02-04 2013-08-20 Нокиа Сименс Нетуоркс Ой Отображение циклического сдвига на индекс канала для назначения ресурсов ack/nack
DE102008056703A1 (de) * 2008-07-04 2010-01-07 Rohde & Schwarz Gmbh & Co. Kg Verfahren und System zur Zeitsynchronisierung zwischen einer Zentrale und mehreren Sendern
US8355458B2 (en) * 2008-06-25 2013-01-15 Rohde & Schwarz Gmbh & Co. Kg Apparatus, systems, methods and computer program products for producing a single frequency network for ATSC mobile / handheld services
DE102008059028B4 (de) * 2008-10-02 2021-12-02 Rohde & Schwarz GmbH & Co. Kommanditgesellschaft Verfahren und Vorrichtung zur Erzeugung eines Transportdatenstroms mit Bilddaten
US8774069B2 (en) * 2008-11-06 2014-07-08 Rohde & Schwarz Gmbh & Co. Kg Method and system for synchronized mapping of data packets in an ATSC data stream
US8982745B2 (en) * 2009-03-21 2015-03-17 Rohde & Schwarz Gmbh & Co. Kg Method for improving the data rate of mobile/handheld data and the quality of channel estimation in an ATSC-M/H transport data stream
KR20100106142A (ko) * 2009-03-23 2010-10-01 삼성전자주식회사 불휘발성 메모리 장치 및 그것을 포함하는 메모리 시스템
DE102009025219A1 (de) * 2009-04-07 2010-10-14 Rohde & Schwarz Gmbh & Co. Kg Verfahren und Vorrichtung zur kontinuierlichen Anpassung von Kodierungsparametern an eine veränderliche Nutzdatenrate
US8296624B2 (en) * 2009-06-30 2012-10-23 Comcast Cable Communications, Llc Variable interleave data transmission
TWI381653B (zh) 2009-09-11 2013-01-01 Ind Tech Res Inst 二階重排多項式交織器位址產生裝置與方法
CN102025380B (zh) * 2009-09-23 2013-02-13 财团法人工业技术研究院 二阶重排多项式交织器地址产生装置与方法
CN102035558B (zh) * 2009-09-27 2013-01-16 中兴通讯股份有限公司 Turbo译码方法和装置
DE102009057363B4 (de) 2009-10-16 2013-04-18 Rohde & Schwarz Gmbh & Co. Kg Verfahren und Vorrichtung zur effizienten Übertragung von überregional und regional auszustrahlenden Programm-und Servicedaten
FR2955001A1 (fr) * 2010-01-06 2011-07-08 St Microelectronics Grenoble 2 Procede et dispositif d'entrelacement en ligne et en colonne pour blocs de taille variable
CN102388539B (zh) * 2010-02-10 2015-04-01 松下电器产业株式会社 发送装置、接收装置、发送方法及接收方法
TWI501596B (zh) * 2010-03-08 2015-09-21 Sony Corp 使用適應正交分頻多工之通訊系統
CN101951266B (zh) * 2010-08-24 2013-04-24 中国科学院计算技术研究所 Turbo并行译码的方法及译码器
US8989021B2 (en) 2011-01-20 2015-03-24 Rohde & Schwarz Gmbh & Co. Kg Universal broadband broadcasting
CN102270993B (zh) * 2011-03-24 2013-03-27 中国人民解放军国防科学技术大学 一种同时实现交织与解交织的Turbo译码器
CN102270992B (zh) * 2011-03-24 2013-01-30 中国人民解放军国防科学技术大学 Turbo译码器中前向递推概率获取方法
US8850276B2 (en) * 2011-09-22 2014-09-30 Lsi Corporation Systems and methods for efficient data shuffling in a data processing system
CN104125056A (zh) * 2014-08-07 2014-10-29 肖龙旭 一种数据加解密方法
KR102205614B1 (ko) 2014-09-19 2021-01-21 삼성전자주식회사 반복 복호를 사용하는 비트 인터리빙 부호화 변조 방식을 지원하는 통신 시스템에서 신호 송/수신 장치 및 방법
KR101558172B1 (ko) 2014-10-14 2015-10-08 숭실대학교산학협력단 오류 분산을 위한 인터리빙 방법 및 장치, 이를 수행하기 위한 기록매체
CN104767537B (zh) * 2015-03-19 2018-01-30 深圳市力合微电子股份有限公司 一种用于OFDM电力线通信系统的Turbo译码方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5526715A (en) * 1978-08-16 1980-02-26 Kokusai Denshin Denwa Co Ltd <Kdd> Data string rearrangement unit
JPH0730846A (ja) * 1993-06-24 1995-01-31 Hitachi Ltd 画像信号の時間軸置換装置
JPH07212250A (ja) * 1994-01-11 1995-08-11 Fujitsu Ltd インターリーブ回路
JPH0897731A (ja) * 1994-09-21 1996-04-12 Sony Corp インターリーブ方式およびインターリーブ回路
JPH08242217A (ja) * 1994-11-29 1996-09-17 At & T Corp データをインタリーブする装置および移動通信システム
JPH1098397A (ja) * 1996-09-20 1998-04-14 Fujitsu General Ltd インタリーバ

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3652998A (en) * 1970-03-01 1972-03-28 Codex Corp Interleavers
JPH0687554B2 (ja) 1987-02-20 1994-11-02 日本電信電話株式会社 併用誤り制御インタリ−ブ方式
JP2826365B2 (ja) 1990-04-10 1998-11-18 日本電気株式会社 インタリーブ段数可変誤り訂正伝送方式
US5111455A (en) * 1990-08-24 1992-05-05 Avantek, Inc. Interleaved time-division multiplexor with phase-compensated frequency doublers
FR2675971B1 (fr) * 1991-04-23 1993-08-06 France Telecom Procede de codage correcteur d'erreurs a au moins deux codages convolutifs systematiques en parallele, procede de decodage iteratif, module de decodage et decodeur correspondants.
JP2824474B2 (ja) * 1992-02-17 1998-11-11 三菱電機株式会社 誤り訂正方式及びこの誤り訂正方式を用いた復号器
US5387765A (en) * 1992-09-02 1995-02-07 Ncr Corporation Data secure digitizer control circuit and method
JP3005396B2 (ja) 1993-08-05 2000-01-31 日本電気株式会社 ビットインタリーブ伝送方式
JPH0758646A (ja) 1993-08-19 1995-03-03 Nec Eng Ltd インタリ−ブ装置
FR2713845B1 (fr) 1993-12-07 1996-01-19 Thomson Consumer Electronics Procédé d'entrelacement et de désentrelacement en bloc et dispositif de mise en Óoeuvre.
JP3014261B2 (ja) 1993-12-28 2000-02-28 株式会社ピーエフユー 通信におけるインターリーブ方式
JPH07254862A (ja) 1994-03-15 1995-10-03 Sony Corp インターリーブ回路およびディインターリーブ回路
JP3292023B2 (ja) 1996-01-25 2002-06-17 株式会社高岳製作所 コンデンサ素子巻回装置
JPH09214473A (ja) 1996-02-06 1997-08-15 Fujitsu Ltd インタリーブ通信方式及びその装置
JPH09212412A (ja) * 1996-02-06 1997-08-15 Sony Computer Entertainment:Kk メモリアクセス方法及びデータ処理装置
US5721745A (en) * 1996-04-19 1998-02-24 General Electric Company Parallel concatenated tail-biting convolutional code and decoder therefor
JPH09294079A (ja) 1996-04-26 1997-11-11 Matsushita Electric Ind Co Ltd インターリーブ装置、デインターリーブ装置およびそれらを用いた通信システム
JP3310186B2 (ja) 1996-11-22 2002-07-29 旭化成マイクロシステム株式会社 リード・ソロモン符号の復号回路
US6141384A (en) * 1997-02-14 2000-10-31 Philips Electronics North America Corporation Decoder for trellis encoded interleaved data stream and HDTV receiver including such a decoder
KR19990012821A (ko) * 1997-07-31 1999-02-25 홍성용 전자기파 흡수체 조성물과 이의 제조 방법, 전자기파 흡수용도료 조성물과 이의 제조 방법 및 이의 도포 방법
JP3881751B2 (ja) 1997-08-20 2007-02-14 沖電気工業株式会社 半導体チップの実装構造および実装方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5526715A (en) * 1978-08-16 1980-02-26 Kokusai Denshin Denwa Co Ltd <Kdd> Data string rearrangement unit
JPH0730846A (ja) * 1993-06-24 1995-01-31 Hitachi Ltd 画像信号の時間軸置換装置
JPH07212250A (ja) * 1994-01-11 1995-08-11 Fujitsu Ltd インターリーブ回路
JPH0897731A (ja) * 1994-09-21 1996-04-12 Sony Corp インターリーブ方式およびインターリーブ回路
JPH08242217A (ja) * 1994-11-29 1996-09-17 At & T Corp データをインタリーブする装置および移動通信システム
JPH1098397A (ja) * 1996-09-20 1998-04-14 Fujitsu General Ltd インタリーバ

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
DOLINAR S., ET AL.: "WEIGHT DISTRIBUTIONS FOR TURBO CODES USING RANDOM AND NONRANDOM PERMUTATIONS.", TDA PROGRESS REPORT, XX, XX, 15 August 1995 (1995-08-15), XX, pages 56 - 65., XP002920609 *
DUNSCOMBE E., PIPER F. C.: "OPTIMAL INTERLEAVING SCHEME FOR CONVOLUTIONAL CODING.", ELECTRONICS LETTERS, IEE STEVENAGE., GB, vol. 25., no. 22., 26 October 1989 (1989-10-26), GB, pages 1517/1518., XP000071537, ISSN: 0013-5194 *
JUNG P., NASSHAN M.: "PERFORMANCE EVALUATION OF TURBO CODES FOR SHORT FRAME TRANSMISSION SYSTEMS.", ELECTRONICS LETTERS, IEE STEVENAGE., GB, vol. 30., no. 02., 20 January 1994 (1994-01-20), GB, pages 111 - 113., XP000420630, ISSN: 0013-5194, DOI: 10.1049/el:19940105 *
MARIC S. V.: "CLASS OF ALGEBRAICALLY CONSTRUCTED PERMUTATIONS FOR USE IN PSEUDORANDOM INTERLEAVERS.", ELECTRONICS LETTERS, IEE STEVENAGE., GB, vol. 30., no. 17., 18 August 1994 (1994-08-18), GB, pages 1378/1379., XP000472069, ISSN: 0013-5194, DOI: 10.1049/el:19940981 *
SHIBUTANI A., ET AL.: "MULTIPLE INTERLEAVING METHODS FOR THE W-CDMA SYSTEM.", IEICE TECHNICAL REPORT, DENSHI JOUHOU TSUUSHIN GAKKAI, JP, vol. 97., no. 544., 18 February 1998 (1998-02-18), JP, pages 23 - 30., XP002920610, ISSN: 0913-5685 *

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6668350B1 (en) 1998-12-10 2003-12-23 Samsung Electronics Co., Ltd. Interleaving/deinterleaving device and method for communication system
US7302620B2 (en) 1998-12-10 2007-11-27 Samsung Electronics Co., Ltd. Interleaving.deinterleaving device and method for communication system
WO2000077937A1 (fr) * 1999-06-10 2000-12-21 Matsushita Electric Industrial Co., Ltd. Procede et dispositif d'imbrication
WO2001006662A1 (de) * 1999-07-16 2001-01-25 Technische Universität Dresden Verfahren und vorrichtung zur iterativen decodierung von verketteten codes
WO2001069794A1 (fr) * 2000-03-17 2001-09-20 Matsushita Electric Industrial Co., Ltd. Generateur d'adresses d'entrelacement
WO2001076078A1 (fr) * 2000-03-31 2001-10-11 Mitsubishi Denki Kabushiki Kaisha Appareil et procede de communication
WO2001091307A1 (fr) * 2000-05-22 2001-11-29 Mitsubishi Denki Kabushiki Kaisha Appareil et procede de communication
WO2003044965A1 (fr) * 2001-11-19 2003-05-30 Nec Corporation Generateur d'ordre d'entrelacement, entrelaceur, turbo codeur et turbo decodeur
US7210076B2 (en) 2001-11-19 2007-04-24 Nec Corporation Interleaving order generator, interleaver, turbo encoder, and turbo decoder
JP2007158463A (ja) * 2005-11-30 2007-06-21 Icom Inc インタリーブ方法、インタリーブ装置及びデインタリーブ装置
US8522112B2 (en) 2007-10-04 2013-08-27 Samsung Electronics Co., Ltd. Method and apparatus for interleaving data in a mobile communication system
JP2010541460A (ja) * 2007-10-04 2010-12-24 サムスン エレクトロニクス カンパニー リミテッド 移動通信システムにおけるデータインターリービング方法及び装置
US8266500B2 (en) 2007-10-04 2012-09-11 Samsung Electronics Co., Ltd. Method and apparatus for interleaving data in a mobile communication system
JP2013165501A (ja) * 2007-10-04 2013-08-22 Samsung Electronics Co Ltd 移動通信システムにおけるデータインターリービング方法及び装置
US8856612B2 (en) 2007-10-04 2014-10-07 Samsung Electronics Co., Ltd. Method and apparatus for interleaving data in a mobile communication system
JP2015130696A (ja) * 2007-10-04 2015-07-16 サムスン エレクトロニクス カンパニー リミテッド 移動通信システムにおけるデータインターリービング方法及び装置
US9712279B2 (en) 2007-10-04 2017-07-18 Samsung Electronics Co., Ltd. Method and apparatus for interleaving data in a mobile communication system
JP2010268509A (ja) * 2010-07-23 2010-11-25 Mitsubishi Electric Corp インタリーブ装置
WO2012165424A1 (ja) * 2011-06-03 2012-12-06 Kddi株式会社 インタリーブ装置および無線通信システム
WO2016181805A1 (ja) * 2015-05-08 2016-11-17 ソニー株式会社 データ処理装置、及び、データ処理方法

Also Published As

Publication number Publication date
CN1235343C (zh) 2006-01-04
EP0952673B1 (en) 2017-05-17
EP0952673A4 (en) 2000-10-25
CA2277474C (en) 2004-04-06
CN1246991A (zh) 2000-03-08
KR100330980B1 (ko) 2002-04-01
KR20000070038A (ko) 2000-11-25
CA2277474A1 (en) 1999-05-20
EP0952673A1 (en) 1999-10-27
US6631491B1 (en) 2003-10-07
JP3347335B2 (ja) 2002-11-20

Similar Documents

Publication Publication Date Title
WO1999025069A1 (fr) Procede et dispositif d&#39;entrelacement, et support d&#39;enregistrement dans lequel on a enregistre un programme de production de motifs d&#39;entrelacement
KR100808664B1 (ko) 패리티 검사행렬 저장 방법 및 이를 이용한 블록 저밀도패리티 검사 부호화 방법 및 장치
JP4282192B2 (ja) 反復式ターボ符号復号装置及び該装置の性能を最適化する方法
JP2824474B2 (ja) 誤り訂正方式及びこの誤り訂正方式を用いた復号器
CN1937414A (zh) 信号解码方法、信号解码装置和信号存储系统
US8205123B2 (en) Interleaver and de-interleaver for iterative code systems
RU2504848C2 (ru) Устройство и способ обработки данных и носитель записи, содержащий программу
CN100517984C (zh) 用于移动通信系统的维特比/涡轮联合译码器
US20080115034A1 (en) QPP Interleaver/De-Interleaver for Turbo Codes
JP2002532941A (ja) 線形合同シーケンスを使用するターボコードインタリーバ
US20020007474A1 (en) Turbo-code decoding unit and turbo-code encoding/decoding unit
JP3987553B2 (ja) 通信システムでインタリービングされたデータストリームのデインタリービング方法及び装置
WO2000064058A1 (fr) Codeur et decodeur
KR20060135018A (ko) 서브 블록 인터리버 및 디-인터리버를 가진 다차원 블록인코더
KR20080041488A (ko) 병렬 인터리빙 장치 및 방법
KR20070097066A (ko) 맵핑 기능의 주기성을 사용하여 메모리 효율적인인터리빙/디-인터리빙
KR100628201B1 (ko) 터보 디코딩 방법
CN1625057A (zh) 一种高度结构化的ldpc编码和解码方法及其编码器和解码器
US7013412B2 (en) Method for segmentally deinterleaving a data signal
JP2009526445A (ja) 順列を生成するための方法および装置
Seghers On the free distance of turbo codes and related product codes
JP3837023B2 (ja) ターボ符号のためのハイブリッドインタリーバー
EP0986183A2 (en) Encoding device and method, decoding device and method, providing medium, and method for generating data substitution position information
JP4411401B2 (ja) 符号順序変換方法およびその装置、符号順序変換テーブル作成装置、並びにターボ符号用の符号器および復号器
CN110535478B (zh) 一种DVB-RCS2协议中双输入类Turbo码闭集识别方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 98802436.5

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): CA CN JP KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

ENP Entry into the national phase

Ref document number: 2277474

Country of ref document: CA

Kind code of ref document: A

Ref document number: 2277474

Country of ref document: CA

WWE Wipo information: entry into national phase

Ref document number: 1019997006257

Country of ref document: KR

121 Ep: the epo has been informed by wipo that ep was designated in this application
REEP Request for entry into the european phase

Ref document number: 1998951736

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 1998951736

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 09341113

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 1998951736

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1019997006257

Country of ref document: KR

WWG Wipo information: grant in national office

Ref document number: 1019997006257

Country of ref document: KR