WO1996027900A1 - Procede de production de dispositif a semi-conducteur et pastille d'etancheite utilisee pour ce procede - Google Patents

Procede de production de dispositif a semi-conducteur et pastille d'etancheite utilisee pour ce procede Download PDF

Info

Publication number
WO1996027900A1
WO1996027900A1 PCT/JP1996/000523 JP9600523W WO9627900A1 WO 1996027900 A1 WO1996027900 A1 WO 1996027900A1 JP 9600523 W JP9600523 W JP 9600523W WO 9627900 A1 WO9627900 A1 WO 9627900A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor device
resin composition
sealing
pellet
substrate
Prior art date
Application number
PCT/JP1996/000523
Other languages
English (en)
French (fr)
Inventor
Makoto Kuwamura
Kazuhiro Ikemura
Shinya Akizuki
Takashi Fukushima
Shinichiro Sudo
Satoshi Ito
Original Assignee
Nitto Denko Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corporation filed Critical Nitto Denko Corporation
Priority to JP08517500A priority Critical patent/JP3121020B2/ja
Priority to US08/737,137 priority patent/US5976916A/en
Publication of WO1996027900A1 publication Critical patent/WO1996027900A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/54—Providing fillings in containers, e.g. gas fillings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00015—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed as prior art
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Definitions

  • the present invention relates to a method for manufacturing a semiconductor device S such as a plastic bin grid array (PPGA) or a plastic ball grid array (PBGA) in the form of a cavity, which is a high-performance multi-in-one-out electrode (multi-IZO). And a sealing pellet used therefor.
  • a semiconductor device S such as a plastic bin grid array (PPGA) or a plastic ball grid array (PBGA) in the form of a cavity, which is a high-performance multi-in-one-out electrode (multi-IZO).
  • multi-IZO multi-in-one-out electrode
  • the PBGA shown in FIG. 5 has the following configuration. That is, a substrate 2 composed of a multilayer circuit having a hole provided in the center is attached to a metal heat sink 1.
  • the semiconductor element 3 is accommodated in a recess formed by the metal radiator plate 1 and the substrate 2, and the sealing resin layer 4 is formed in the recess.
  • 9 is a conductive ball bump.
  • the recess is closed by covering the recess with a ceramic plate. There are ways to do it.
  • the sealing resin layer 4 In the method of forming and sealing the semiconductor element 3 (see FIG. 5), usually, a liquid resin composition is used as a material for forming the sealing resin layer 4, and the liquid resin composition is injected into the concave portion. Thereby, the sealing resin layer 4 is formed.
  • the above liquid resin composition needs to be stored at an ultra-low temperature (about 14 O'C), and at the time of injection, an appropriate amount must be injected into an appropriate position fi using a syringe. Therefore, a device that controls ⁇ like this is required.
  • process reliability such as the need to use liquid materials with low moisture resistance and high reliability in order to obtain high fluidity, and to use a solvent-containing system that requires low-temperature preheating during curing. ing.
  • a material with a reduced filler content is used, but this has a high linear expansion coefficient, which is larger than the di-expansion coefficient of elements, substrates, and heatsinks. The problem is that they become different and are stressed during use.
  • the present invention has been made in view of the above circumstances, and relates to a method for manufacturing a semiconductor device which has low stress, is easy to manufacture a semiconductor device having excellent fii wet reliability, and relates to a sealing pellet used in the method. It is. Disclosure of the invention
  • the present invention provides a semiconductor device which is housed in a recess formed in a substrate, and a pellet (B) comprising the following sealing resin composition (A) is formed by the above-mentioned semiconductor.
  • (A) It contains the following components (a) to (c), and the content ratio of the component (c) is set in a range of 74% by weight or more and less than 90% by weight of the whole sealing resin composition.
  • An encapsulating resin composition that is solid at room temperature.
  • a second aspect of the present invention is a sealing pellet made of the following sealing resin composition (A) and having the following property (X).
  • (A) The following components (a) to (c) are contained, and the content of the component (c) is set in the range of not less than 74% by weight to 90% by weight of the entire resin composition for prevention and prevention.
  • a sealing resin composition that is solid at room temperature.
  • a semiconductor element is accommodated in a recess formed in a substrate, and the specific pellet (B) made of a resin composition for sealing (A) which is solid at room temperature is mounted on the semiconductor element. Then, the semiconductor element is resin-sealed by filling and curing the inside of the recess with the sealing resin composition (A) in a molten state. For this reason, the resin sealing of the semiconductor element is performed only by the step of heating and melting the pellet (B) made of the sealing resin composition (A) which is solid at normal temperature, and the sealing step is easy.
  • the content of the fused silica powder in the encapsulating resin composition (A) is set high, the difference from the linear expansion coefficient of the element or the substrate can be reduced, and low stress property is imparted. Thus, generation of cracks in the sealing resin and the semiconductor element is prevented.
  • the epoxy resin in the sealing resin composition (A) which is used for such a manufacturing method and is a material of the sealing pellet, particularly, an epoxy resin having the specific structure described above is used. It is preferable because a semiconductor device having more excellent humidity resistance reliability can be obtained.
  • such a method of manufacturing the semiconductor device S is preferably applied to a cavity fill concept such as PPGA and PBGA.
  • a resin composition for sealing (A) having good fluidity and excellent sealing properties can be obtained. It is particularly preferable as a material for forming the sealing pellet of the present invention.
  • an epoxy resin having a specific structure and a spherical molten silicon powder having a maximum particle size set in a specific range For example, it can be stored under a temperature condition of about 5, and the storage property is better than that of a conventional liquid resin composition.
  • the encapsulating resin composition (A) used in the method of manufacturing a semiconductor device of the present invention comprises a specific epoxy resin (a component), a novolak type phenol resin (b component), and a molten silicon powder (c component). And a semi-cured pellet obtained by casting a resin composition obtained by mixing the above-mentioned components into various shapes by casting or the like.
  • the normal temperature at which a solid is present specifically refers to a temperature range of 20 to 5O'C.
  • a crystalline epoxy resin is used.
  • An epoxy resin having a structure represented by (3) is mentioned. These may be used alone or in combination of two or more.
  • epoxy resin having a structure represented by the above formulas (1) to (3) it is preferable to use an epoxy resin having an epoxy equivalent of 150 to 230 gZeq and a melting point of 60 to 160'C. .
  • the novolak type phenol resin (component b) used together with the epoxy resin (component a) it is particularly preferable to use a resin having a low viscosity.
  • a resin having a low viscosity those having a hydroxyl equivalent of 80 to 120 g / eq and a softening point of 80'C or less are preferably used. More preferably, it has a hydroxyl equivalent of 90 to 110 g / eq and a softening point of 50 to 7O'C.
  • the hydroxyl group is 100 to 110 gZeq and the softening point is 55 to 65.
  • the mixing ratio of the epoxy resin (a component) and the novolak phenol resin (b component) is such that the hydroxyl equivalent in the novolak phenol resin is 0.5 to 1.6 with respect to 1 equivalent of the epoxy group in the epoxy resin. Is preferably set in the range. More preferred Or set it in the range of 0.8 to 2.
  • fused silica powders (component c) used together with the above-mentioned components a and b, it is particularly preferable to use spherical fused silica powder from which high fluidity can be obtained.
  • spherical fused silica powder from which high fluidity can be obtained.
  • the above-mentioned fused silica powder (component (c)) those having a maximum particle size of 100 // m or less are preferably used, and more preferably 70 / m or less. The maximum particle size is appropriately set in accordance with the condition of the passivation of the semiconductor device, the wire pitch, and the sedimentation of the filler component after fusion sealing of the S composition.
  • the wires and semiconductor surface inside the cavity of the semiconductor device will be damaged, and if the number of wires in the cavity is large in a multi-pin package, the pitch between the wires will be large. This is because they tend to be unsatisfactory because they are small.
  • the content of the above-mentioned fused silica powder (component (c)) needs to be set within the range of 74% by weight or more and less than 90% by weight of the entire sealing resin composition (A). Particularly preferably, it is 75 to 85% by weight. That is, when the content of the fused silica powder (component c) is less than 74% by weight, the characteristics of the cured sealing resin, particularly the linear expansion coefficient, become large, and the difference between the coefficient and the semiconductor element is increased. Defects such as cracks occur in resin cured products and semiconductor elements. On the other hand, if the content is 90% by weight or more, the melt viscosity of the resin composition becomes high, so that the filling property deteriorates.
  • the encapsulating resin composition (A) used in the present invention may further contain, if necessary, a low stress, such as a silicone compound (such as a side chain ethylene glycol glycol eve dimethylsiloxane), in addition to the above components a to c.
  • a low stress such as a silicone compound (such as a side chain ethylene glycol glycol eve dimethylsiloxane)
  • a silicone compound such as a side chain ethylene glycol glycol eve dimethylsiloxane
  • flame retardants such as polyethylene and carnauba
  • silane coupling agents 7 -glycidoxypropyltrimethoxysilane and the like.
  • the flame retardant examples include a brominated epoxy resin and the like, to which a flame retardant auxiliary such as nantimony trioxide is used.
  • the sealing pellet made of the sealing resin composition (A) used in the present invention can be obtained, for example, as follows. That is, the components a and b are mixed and melted, the component c is melted therein, and the component c and other additives are mixed and mixed as required. Thereafter, a catalyst for adjusting the reactivity was added to make a homogeneous system. Can be directly formed into a sheet (usually, thickness l mn! ⁇ 15 mm) and punched into a predetermined shape under heating of about 40 to 5 O'C, thereby forming a pellet.
  • the catalyst to be added for adjusting the reactivity is not particularly limited, and examples thereof include those conventionally used as a curing accelerator. For example, trif Xnyl phosphine, tetraphenyl phosphate, tetraphenyl borate, 2-methylimidavour and the like can be mentioned.
  • the method of mixing the above components and producing the pellet is not limited to the above method.
  • the resin component and the inorganic filler component fused silica powder
  • the temperature is reduced to 12 O'C
  • the above-mentioned catalyst for adjusting the reactivity is added, followed by uniform mixing.
  • the mixture is poured onto a pallet and formed into a sheet by casting or the like.
  • a method for producing a pellet by casting may be used in addition to the above-mentioned method of punching after forming into a sheet.
  • the shape of the pellet is not particularly limited, and may be appropriately determined according to its purpose, the size and shape of the concave portion and the semiconductor element formed on the substrate, such as a cube, a column, a square plate, and a sphere. Is set. It is particularly preferable to use a cylindrical pellet because the mounting IS on the substrate and the positioning are easy.
  • a semiconductor device fi is manufactured as follows. That is, as shown in FIGS. 1 (a) and 1 (b), a multi-stage substrate 2 having a multilayer circuit structure with a hole formed in the center is adhered to one surface of a metal heat sink 1 to close one surface of the substrate 2. I do. Next, as shown in FIG.
  • the semiconductor element 3 is usually housed on the metal heat radiating plate 1 in the concave portion 6 formed by closing using the metal heat radiating plate 1 via an adhesive ⁇ ⁇ containing silver powder. You. Then, the semiconductor element 3 and the substrate 2 are connected by a wire, and then, as shown in FIG. 3, on the semiconductor element 3, a cylindrical pellet 7 made of the sealing resin composition (A) is placed. Put on S. Then, the whole is heated to melt the pellet 7 and become molten Then, the sealing resin layer 8 is formed in the recess 6 as shown in FIG. 4 by filling and curing the resin composition (A) for stitching in a molten state in the recess 6. Thus, the semiconductor device S is manufactured. In FIG. 4, 15 is a wire.
  • the heating temperature for bringing the solid sealing resin composition (A) into a molten state at room temperature may include deterioration of the semiconductor element 3 and the substrate 2 and deterioration of the sealing resin composition (A). Consideration is preferably made in the range of 70 to 25 O'C. Examples of the heating method include an infrared reflow oven, a dryer, a hot plate, and a hot air blower.
  • the pellet density which is a material for forming the encapsulation resin layer 8
  • the pellet density is 99% of the true density. It is preferable that it is above. In other words, by setting the pellet density to a high true density of at least 99% of the true density, it is possible to prevent the air inside the pellet from being brought into the cured product and causing this air to form voids. This is because it becomes possible.
  • the pellet density (96) is calculated by the following equation.
  • Pellet density (1 ⁇ 2) ((specific gravity of pellet) / (specific gravity of cured product)] X 100
  • the pellet 7 composed of the above-mentioned resin composition for sealing (A) includes: When a 1 g cube-shaped pellet produced using the product (A) and following the above method is placed on a mirror glass plate placed horizontally, and heated and melted at 150 for 10 minutes Of the resin composition for sealing (A) must have a property (property (X)) of at least 500 mm 2 (atmospheric temperature is also 150 ° C.).
  • the gel time is preferably within 30 minutes at 150, and the cured product has a Di expansion coefficient of preferably 2 Opp mZ'C or less.More preferably, the flow area is 55 Omm * or more ( :. characteristics (X)], gel time within 1 5 minutes at 1 5 0 the linear » ⁇ number of the cured product is less than 1 9 p pmZ e C sand Chi, by leveling the area is set to 5 0 0 mm 2 or more, exhibits excellent sealing characteristics, charge and mound property becomes good good.
  • fused silica powder is an inorganic filler With a high thermal expansion (74 or more and less than 90 weight), by setting the coefficient of linear expansion to 2 OppmZ or less, it is possible to prevent the resin cured product and the semiconductor element from being damaged by cracks and other stresses. It works.
  • the gel time was measured using a hot plate cavity.
  • the coefficient of linear expansion was measured by thermal mechanical analysis (MA).
  • Examples of the form of the semiconductor device applied to the manufacturing method of the semiconductor device S of the present invention include a PBGA in which a plurality of spherical bumps are formed on the surface of a substrate 2 having the shape shown in FIG. Cavity filter types such as PPGA in which a plurality of bins are formed on the surface. Industrial use ⁇ 1 ⁇ 2
  • a semiconductor element is accommodated in a concave portion formed in a substrate, and the special pellet (B) made of a solid sealing resin composition (A) at normal temperature is applied to the semiconductor.
  • the semiconductor element is resin-sealed by being placed on the element and being heated and melted, thereby filling the inside of the recess with a sealing resin composition (A) in a molten state and curing the resin.
  • the resin sealing of the semiconductor element is performed only by the step of heating and melting the special pellet (B) composed of the sealing resin composition (A) which is solid at room temperature, so that the sealing operation is easy. Become.
  • the pellet made of the encapsulating resin composition (A) which is solid at ordinary temperature does not need to be stored at an extremely low temperature unlike conventional liquid resin compositions, and has excellent storage properties. Moreover, since the content of the molten silicon powder in the encapsulating resin composition (A) is set to be large, the difference between the linear expansion coefficient of the semiconductor element and the substrate is small, so that the low stress property is obtained. To prevent the occurrence of cracks in the sealing resin and the semiconductor element.
  • the epoxy resin in the sealing resin composition (A) used as a material of the sealing pellet used in such a production method particularly, the epoxy resin (1) to (3),
  • an epoxy resin or the like having a structure represented by the formula (1) a semiconductor device having even more excellent moisture resistance reliability can be obtained.
  • such a method of manufacturing a semiconductor device is suitably applied to a cavity fill form such as PPGA and PBGA. Furthermore, by using a spherical silica having a maximum diameter of 100 m or less as a fused silica powder (component c) constituting the sealing resin composition (A), the filling property in the cavity can be improved. Since the resin composition (A) for encapsulation having excellent sealing properties is obtained, it is suitable for the method of manufacturing a semiconductor device of the present invention. It can be said that it is. BRIEF DESCRIPTION OF THE FIGURES
  • (a) is a perspective view showing an example of a method for manufacturing a semiconductor device of the present invention, and (b) is a cross-sectional view thereof.
  • FIG. 4 is an explanatory view showing one example of a method for manufacturing a semiconductor device of the present invention.
  • FIG. 3 is a cross-sectional view illustrating a semiconductor device obtained by a method of manufacturing a semiconductor device according to the present invention.
  • FIG. 3 is a cross-sectional view illustrating a configuration of a PBGA.
  • FIG. 4 is an explanatory view showing a step of manufacturing a sample product for checking a filling effect.
  • the epoxy resin has a structure represented by the following formula (5).
  • Triphenyl phosphine Triphenyl phosphine
  • Filj chain ethylene glycol is dimethyl siloxane.
  • a liquid resin for sealing was prepared by mixing the components at the ratios shown in Table 7 below.
  • a flow stop dam 13 (inner dimension 25 ⁇ 25 mm, thickness 1 mm), which is a square frame, is placed on the glass plate 12 above
  • the silicon chip 11 in the center was attached so as to be equidistant, and a pellet 14 (diameter 10 mm ⁇ thickness 7 mm) was mounted on the silicon chip 11.
  • a liquid resin was used, the liquid resin was filled in a syringe and 0.55 cc was dropped.
  • the pellet 14 is melted by leaving it in a temperature 15 (TC oven for 30 minutes), and the damping resin composition is filled with the melted needle stopper resin in the dam 13 and cured.
  • the flow area which is a characteristic of the sealing pellet and the liquid resin used in the examples and comparative examples, was measured as follows. That is, as described above, a cubic pellet of 1 g was placed on a mirror glass plate S, and the flow area when heated and melted at 15 O'C for 10 minutes was measured. These results are also shown in Tables 8 to 14 below.
  • transfer molding (molding conditions: 16 O'Cx for 10 minutes + post-curing I 75 "Cx for 300 minutes) was performed using the pellets and liquid resin of each of the above Examples and Comparative Examples. ), The use of a silicon chip with 10 x 5 mm silica oxide oxide
  • TST test thermal shock test
  • the package After performing a thermal shock test (hereinafter referred to as “TST test”) in which 100 cycles of thermal shock are applied in 5'CZ for 5 minutes to 15 O'C for 5 minutes (liquid to liquid), the package is opened. Then, the number of passivation cracks on the chip surface coating film was counted.
  • Tables 8 to 14 The results are shown in Tables 8 to 14 below.
  • the background expansion coefficient of the cured resin body is set to 2 Oppm / 'C or less, considering the degree of thebasic crack of the oxide film on the chip surface in the TST test. There are results.
  • Epoxy equivalent 1 90 g / eq, Chang, 8 O'C
  • ⁇ ' ⁇ is the minute, at 1 5 O'C
  • LiTTTF for PCBT test ⁇ ⁇ o ⁇ ⁇ o ⁇ 200 (200
  • TST test 100 cycles 30 21> 100 3 1 ⁇ 100 ⁇ 100> 100

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Compositions Of Macromolecular Compounds (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Epoxy Resins (AREA)

Description

明 細 書 半導体装 sの製法およびそれに用いる封止用ペレツト 技術分野
本発明は、 高性能で、 多イン一アウト電極 （多 I ZO) であるキヤビティフィ ル形態のブラスティックビングリッドアレイ （P P G A) 、 ブラスティックボー ルグリッドアレイ （P B GA) 等の半導体装 Sの製法およびそれに用いる封止用 ペレツトに関するものである。 背景技術
最近の半導体装置の性能向上に伴う要求課題として、 高発熱の多 I /Oデバイ スをいかに実装し、 かつそのデバイスとマザ一ボード間の配棣長をいかに短くす るかが技術的課題となっている。 さらに、 このような課題をいかにプロセスコス トを含めて安価に高信頼性で製作するかが、 プロセス、 製造上の課題となってい る。 これら問題の対策として、 キヤビティフィルタイブの P P GA、 図 5に示す 構造の P B G Aが提案されている。 図 5に示す P B GAは、 つぎのような構成か らなる。 すなわち、 金属放熱板 1上に、 中央に孔が設けられた多層回路からなる 基板 2が取着されている。 そして、 上記金属放熱板 1と基板 2とから形成される 凹部内に半導体素子 3が収容され、 上記凹部内に封止樹脂層 4が形成されている 。 図 5において、 9は導 性の球伏バンプである。 このように、 キヤビティタイ ブでは、 半導体素子の封止方法としては、 上記のように、 凹部内に封止樹脂層を 形成して封止する方法以外に、 凹部をセラミック板で蓋することにより閉塞する 方法があげられる。
上記セラミック板で凹部を蓋して封止する方法では、 セラミックのコス卜が高 く、 また、 基板にセラミック板を接着して凹部を閉塞する際、 基板および接着剤 が有機材料であることから、 無機材料であるセラミック板との^性に劣り、 こ のことから完全なハーメチックシールにはならないという問題があり、 このこと からこのような形態の封止方法は年々滅少している。 一方、 上記封止樹脂層 4を 形成して半導体素子 3を封止する方法（図 5参照） では、 通常、 封止樹脂層 4形 成材料として、 液状樹脂組成物が用いられ、 凹部にこの液状樹脂組成物を注入す ることにより封止樹脂層 4が形成される。 しかしながら、 上記液状樹脂組成物は 、 超低温（約一 4 O 'C) での保管が必要であり、 さらに、 注入の際には、 注射器 を用いて適切な位 fiに適切な量を注入しなければならず、 このような^!をコン トロールする装 を必要とする。 しかも、 高流動性を得るために耐湿信頼性の低 I、液状材料を用いたり、 硬化時に低温予備加熱が必要な溶媒含有系とする必要が ある等プロセス信頼性関連に多くの問題を有している。 また、 流動性を向上させ るために、 充墳剤の含有量を低下させたものが用いられているが、 これは線膨脹 係数が高くなり、 素子や基板、 放熱板の棣膨脹係数と大きく異なるようになり、 結果、 使用時に応力がかかるようになるという問題が生じる。
本発明は、 このような事情に鑑みなされたもので、 低応力性が図られ、 fii湿信 頼性に優れた半導体装置の製造が容易な製法およびその製法に用いられる封止用 ペレツトに関するものである。 発明の開示
上記の目的を達成するため、 本発明は、 基板に形成された凹部内に半導体素子 を収容し、 その伏想で下記の封止用樹脂組成物 （A) からなるペレツト （B) を 上記半導体素子上に載 して加熱溶融することにより、 上記凹部内を溶融状態の 封止用樹脂組成物 (A) で充填し硬化させて上記半導体素子を樹脂封止する半導 体装置の製法を第 1の要旨とする。
(A)下記の （a ) 〜（c )成分を含有し、 上記（c ) 成分の含有割合が封止用 樹脂組成物全体の 7 4重量％以上 9 0重量％未満の範囲に設定された常温で固体 の封止用樹脂組成物。
( a ) 結晶性エポキシ榭脂
(b ) ノボラック型フエノール榭脂。
( c ) 溶敏シリカ粉末。
(B)下記の特性 （X ) を備えたペレツト。
(x) 1 gの立方体ペレツトを銪面ガラス板上に載 fiし、 1 5 O 'Cで 1 0分間 加熱溶融した際の流展面稜が 5 0 O mm2 以上。
また、 下記の封止用樹脂組成物 (A) からなる封止用ペレツ卜であって、 下記 の特性 （X ) を備えている封止用ペレツトを第 2の要旨とする。
(A)下記の （a )〜（c )成分を含有し、 上記（c )成分の含有割合が纣止用 榭脂組成物全体の 7 4重量％以上 9 0重量％未溝の範囲に設定された常温で固体 の封止用樹脂組成物。
( a )結晶性エポキシ樹脂。
(b ) ノボラック Sフヱノール樹脂。
( c ) 溶融シリカ粉末。
( x) 1 gの立方体ペレツトを鏡面ガラス板上に載 £し、 1 5 0 eCで 1 0分間加 融した際の流展面浸が 5 0 0 mm2 以上。
すなわち、 本発明は、 基板に形成された凹部内に半導体素子を収容し、 常温で 固体の封止用榭脂組成物 （A) からなる上記特定のペレツト （B) を上記半導体 素子上に載 して加熱溶融することにより、 上記凹部内を溶融状態の封止用樹脂 組成物 (A) で充塡し硬化させることにより上記半導体素子を樹脂封止するもの である。 このため、 常温で固体の封止用樹脂組成物 （A) からなるペレツト （B ) を加熱溶融する工程のみで半導体素子の樹脂封止がなされ、 封止工程が容易で ある。 しかも、 上記封止用樹脂組成物 （A) 中の溶融シリカ粉末の含有量が多く 設定されているため、 素子や基板の線膨張係数との差を小さくすることができ、 低応力性が付与されて封止樹脂や半導体素子のクラックの発生が防止される。 そ して、 このような製法に用いられる、 封止用ペレットの材料となる上記封止用樹 脂組成物 (A) 中のエポキシ樹脂として、 特に前記特定の構造を有するエポキシ 樹脂等を用いると、 一層耐湿信頼性に優れた半導体装 が得られ好ましい。 また 、 このような半導体装 Sの製法は、 好適には、 P P GA、 P B GA等のキヤビテ ィフィル形想のものに適用される。 さらに、 上記溶融シリカ粉末として、 球状で 最大粒径が 1 0 0 m以下のものを用いることにより、 良好な流動性が得られて 封止性に優れた封止用樹脂組成物 （A) が得られ、 本発明の封止用ペレツトの形 成材料として一ほ好ましい。 なかでも、 特定の構造を有するエポキシ榭脂、 特定 範囲に設定された最大粒径を有する球状溶融シリ力粉末を選択することにより、 例えば、 5で程度の温度条件で保管が可能となり、 従来の液状榭脂組成物に比べ て保管性が良好である。
つぎに、 本発明を詳しく説明する。
本発明の半導体装置の製法で用いられる封止用樹脂組成物 （A) は、 特定のェ ボキシ樹脂（a成分） と、 ノボラック型フエノール榭脂 （b成分） と、 溶融シリ 力粉末 （c成分） とを用いて得られる半硬化状のものであり、 常温で固体であり 、 上記各成分を混合した榭脂組成物を注型等することによって各種形状に形成さ れた半硬化伏のペレツトとして供される。 なお、 本発明で固体を示す常温とは、 具体的に 2 0〜5 O 'Cの温度範囲をいう。
上記特定のエポキシ榭脂（a成分） としては、 結晶性エポキシ榭脂が用いられ る。 なかでも、 溶融粘度の低いものを用いることがより好ましい。 特に好ましく は、 低溶融粘度という観点から、 具体的に、 下記の一股式（1 ) , 式（2 ) , 式
( 3 ) で表される構造のエポキシ榭脂があげられる。 これらは単独でもしくは 2 種以上併せて用いられる。
【化 1】
【化 2】
【化 3】
上記式（1 ) 〜 （3 ) で表される構造のエポキシ樹脂において、 特にエポキシ 当量 1 5 0〜2 3 0 gZ e qで、 融点 6 0〜 1 6 0 'Cのものを用いることが好ま しい。
上記エポキシ樹脂 （a成分） とともに用いられるノボラック型フヱノール樹脂 ( b成分） としては、 特に低粘度のものを用いることが好ましい。 なかでも、 水 酸基当量が 8 0 - 1 2 0 g/ e qで、 軟化点が 8 0 'C以下のものを用いることが 好ましい。 より好ましくは、 水酸基当量 9 0〜1 1 0 g/ e qで、 軟化点 5 0〜 7 O 'Cである。 特に好ましくは水酸基当 ： 1 0 0〜1 1 0 gZ e qで、 軟化点 5 5〜6 5でである。
上記エポキシ樹脂（a成分） とノボラック型フエノール樹脂（b成分） の配合 割合は、 エポキシ榭脂中のエポキシ基 1当量に対してノボラック型フヱノール榭 脂中の水酸基当量を 0. 5〜1 . 6の範囲に設定することが好ましい。 より好ま しくは 0 . 8〜し 2の範囲に設定することである。
上記 a成分および b成分とともに用いられる溶融シリカ粉末（c成分） のなか でも、 特に、 高い流動性が得られる球状溶融シリカ粉末を用いることが好ましい 。 そして、 上記溶趣シリカ粉末（c成分） としては、 最大粒径が 1 0 0 // m以下 のものを用いることが好ましく、 より好ましくは 7 0 /m以下である。 上記最大 粒径については、 半導体装 のパッシベーシヨンの状況、 ワイヤーのピッチ、 樹 S 組成物の溶融封止後のフィラー成分の沈降によって適宜設定される。 そして、 ¾大粒径が 1 0 0 mを超えると、 半導体装置のキヤビティ内のワイヤー、 半導 体素 面にダメージを与え、 多ピンパッケージでキヤビティー内のワイヤー数 が多い場合、 ワイヤー間のピッチが小さいことから未充堪となる傾向がみられる からである。
上記溶融シリカ粉末（c成分） の含有量は、 封止用樹脂組成物 (A) 全体の 7 4重量％以上 9 0重量％未満の範囲に設定する必要がある。 特に好ましくは 7 5 〜8 5重量％である。 すなわち、 溶融シリカ粉末（c成分） の含有量が 7 4重量 %未満では、 封止樹脂硬化物の特性、 特に線膨張係数が大きくなり、 このため、 半導体素子との上記係数の差が広がり、 樹脂硬化物や半導体素子等にクラック等 の欠陷を発生させる。 また、 9 0重量 ¾以上では、 樹脂組成物の溶融粘度が高く なることから充¾性が悪くなるからである。
本発明に用いられる封止用樹脂組成物 (A) には、 上記 a〜c成分以外に、 必 要に応じて、 シリコーン化合物 （側鎖エチレングライコール夕イブジメチルシロ キサン等） 等の低応力化剤、 難燃剤、 ボリエチレン、 カルナバ等のワックス、 シ ランカップリング剤 ( 7—グリシドキシプロビルトリメトキシシラン等） 等の力 ップリン: Τ¾等を適宜に配合してもよい。
上記難燃剤としては、 ブロム化エポキシ樹脂等があげられ、 これに三酸化ニァ ンチモン等の難燃助剤等が用いられる。
本発明で用いる封止用樹脂組成物 (A) からなる封止用ペレツトは、 例えばつ ぎのようにして得られる。 すなわち、 前記 a成分および b成分を成分を混合溶融 し、 これに上記 c成分を溶融して上記 c成分および必要に応じて他の添加剤を配 合し混合する。 この後、 反応性調整のための触媒を加えて均一系とした後、 これ を直接シート化して （通常、 厚み l mn！〜 1 5 mm) 4 0〜5 O 'C程度の加温下 で所定形状に打ち抜く等してペレツト化することにより得ることができる。 上 応性詷整のために配合される触媒としては、 特に限定するものではなく 従来から硬 ί匕促進剤として用いられるものがあげられる。 例えば、 トリフ Xニル ホスフィン、 テトラフェニルホスフェート、 テトラフエニルボレート、 2—メチ ルイミダブール等があげられる。
上記各成分の混合およびペレツトの作製方法については上記方法に限定するも のではなく、 例えば、 上記混合については、 外部より加熱可能な金属容器の中で 樹脂成分および無機質充填剤成分（溶融シリカ粉末） を 1 5 O 'Cで 3 0程度混合 して、 1 2 O 'Cに温度を下げた後、 反応性調整のための上記触媒を添加し均一混 合する方法を採用することが好ましい。 そして、 この混合したものをパレツト上 に流し込み、 キャスティング等によりシート化する。 また、 上記べレットの作製 方法についても、 上記シート状にした後打ち抜く方法以外に、 注型でペレツトを 作製する方法を用いることもできる。 ここで、 ペレツ卜作製時に一度粉碎工程を 経由して、 この後打錠を行う方法は、 先に述べたペレツト特性 ( x) の流展面稜 において、 目摞とする値が得られ難いことから好ましい方法ではない。
上記ペレツトの形状については、 特に限定するものではなく、 立方体、 円柱、 、 正方形の平板状、 球状等、 その目的、 基板に形成される凹部および半導体素子 の大きさ、 形状等に応じて適宜に設定される。 特に好適なのは、 基板への載 ISお よび位置決めが容易であることから、 円柱状のペレツトを用いることが好ましい 本発明は、 例えば、 半導体装 fiをつぎのようにして製造する。 すなわち、 図 1 ( a ) および（b ) に示すように、 金属放熱板 1の片面に、 中央に孔が穿設され た多層回路構造の多段状基板 2を接着して基板 2の一面を閉塞する。 ついで、 図 2に示すように、 金属放熱板 1を用いて閉塞することにより形成された凹部 6内 の金属放熱板 1上に、 通常は、 銀粉入り接着剤屨を介して半導体素子 3を収納す る。 そして、 半導体素子 3と基板 2とをワイヤーで接続し、 つぎに、 図 3に示す ように、 この半導体素子 3上に、 上記封止用樹脂組成物 (A) からなる円柱伏の ペレット 7を載 Sする。 そして全体を加熱してペレツト 7を溶融して溶融伏想に し、 上記凹部 6内に溶融伏態の針止用樹脂組成物 （A) を充«し硬化させること により、 図 4に示すように、 上記凹部 6内に封止樹脂層 8を形成する。 このよう にして、 半導体装 Sを製造する。 図 4において、 1 5はワイヤーである。
上記常温で固体の封止用榭脂組成物 （A) を溶融状態にする際の加熱温度とし ては、 半導体素子 3および基板 2の劣化、 封止用樹脂組成物 （A) の劣化等を考 盧して 7 0〜2 5 O 'Cの範囲に設定することが好ましい。 そして、 加熱方法とし ては、 赤外線リフロー炉、 乾燥機、 熱板、 熱風機等があげられる。
上記封止用樹脂組成物 (A) を用いて封止することにより形成された封止樹脂 層 8において、 その形成材料であるペレット 7としては、 そのペレット密度が真 密度に対して 9 9 %以上であることが好ましい。 すなわち、 ペレツト密度が真密 度に対して 9 9 %以上という高真密度に設定することにより、 ペレツト内部の空 気が硬化物に持ち込まれ、 この空気がボイドを形成する原因となることを防止す ることが可能となるからである。 なお、 上記ペレツト密度 (96) は下記の式にて 算出される敏である。
【数 1】
ペレツト密度（½) = ( (ペレツトの比重） / (硬化物の比重） 〕 X 1 0 0 さらに、 上記封止用樹脂組成物 （A) からなるペレツト 7としては、 封止用榭 B旨組成物 （A) を用い上記の方法に従って作製した 1 gの立方体に形成したペレ ットを、 水平に設置された鏡面ガラス板上に載 して、 1 5 0でで1 0分間加熱 溶融した際の流展面猜が 5 0 0 mm2 以上（雰囲気温度も 1 5 0 'C〉 となる特性 〔特性 （X ) 〕 を備えていなければならない。 また、 封止用樹脂組成物 （A) の ゲルタイムが 1 5 0てにおいて 3 0分以内、 その硬化物の棣膨脹係数としては 2 O p p mZ'C以下であることが好ましい。 より好ましくは、 上記流展面積が 5 5 O mm* 以上 （：特性（X ) 〕 、 ゲルタイムが 1 5 0でにおいて 1 5分以内、 その 硬化物の線 »脹係数としては 1 9 p pmZeC以下である。 すなわち、 流展面積が 5 0 0 mm2 以上に設定されることにより、 優れた封止特性を示し、 充墳性が良 好となる。 また、 無機質充填剤である溶融シリカ粉末（c成分） の高充塡 ( 7 4 以上 9 0重量 未満） から、 線膨脹係数を 2 O p pmZで以下とすること で、 榭脂硬化物および半導体素子にクラック等の応力による欠陷発生の防止が可 能となる。 なお、 上記ゲルタイムは熱板キヤビティーを用いて測定した。 また、 線膨脹係数は、 熱機械分析 (Thermal Mechanical Analysis ：丁 MA) により測 定した。
本発明の半導体装 Sの製法に適用される半導体装 の形態としては、 具体的に は、 図 4に示す形 の基板 2面上に複数の球状ノ ンプが形成された P B G Aや、 同じく基板 2面上に複数のビンが形成された P P G A等のキヤビティフィルタイ プがあげられる。 産業上の利用可^ ½
以上のように、 本発明は、 基板に形成された凹部内に半導体素子を収容し、 常 温で固体の封止用樹脂組成物（A) からなる特殊な前記ペレツト （B) を上記半 導体素子上に載置して加熱溶融することにより、 上記凹部内を溶融状想の封止用 樹脂組成物 (A) で充填し硬化させることにより上記半導体素子を樹脂封止する ものである。 このように、 常温で固体の封止用樹脂組成物 （A) からなる特殊な ペレツト （B) を加熱溶融する工程のみで半導体素子の樹脂封止がなされること から、 封止作業が容易となる。 また、 上記常温で固体の封止用樹脂組成物 （A) からなるペレツトは、 従来の液状樹脂組成物のように超低温での保管を必要とせ ず、 その保管性にも優れている。 しかも、 上記封止用樹脂組成物 (A) 中の溶融 シリ力粉末の含有量が多く設定されていること力、ら、 半導体素子および基板の線 膨張係数との差が小さいため、 低応力性が付与されて封止樹脂や半導体素子のク ラックの発生が防止される。 そして、 このような製法に用いられる、 封止用ペレ ットの材料となる、 上記封止用樹脂組成物 (A) 中のエポキシ樹脂として、 特に ¾5£式（1 ) 〜（3 ) 、 なかでも式（1 ) で表される構造を有するエポキシ榭脂 等を用いることにより、 一層耐湿信頼性に優れた半導体装置が得られるようにな る。 また、 このような半導体装置の製法は、 具体的には、 P P GA、 P B GA等 のキヤビティフィル形態のものに好適に適用される。 さらに、 上記封止用樹脂組 成物 （A) を構成する溶融シリカ粉末 （c成分） として、 球状で最大拉径が 1 0 0 m以下のものを用いることにより、 キヤビティ一内の充«性に優れた封止用 樹脂組成物 (A) が得られることから、 本発明の半導体装置の製法において好適 なものであるといえる。 図面の簡単な説明
【図 1】
(a) は本発明の半導体装置の製法の一例を示す斜視図であり、 （b) はその 断面図である。
【図 2】
本発明の半導体装 の製法の一例を示す説明図である。
【図 3】
本発明の半導体装置の製法の一例を示す説明図である。
【図 4】
本発明の半導体装置の製法により得られる半導体装匿を示す断面図である。
【図 5】
PBGAの構成を示す断面図である。
【図 6】
充塡効果確認用のサンプル品を製造する工程を示す説明図である。
【図 7】
(a) は充填効果確認用のサンブル品を製造する工程を示す斜視図であり、 （ b) はその断面図である。 発明を実施するための最良の形態
つぎに、 実施例について比較例と併せて説明する。
まず、 実施例に 5¾£つて、 下記に示す各成分を準備した。
〔エポキシ樹脂 a 1〕
下記の式（4) で表される構造のビフヱニル型エポキシ樹脂である。
【化 4】
〔エポキシ樹脂 a 2〕
下記の式（5) で表される構造のエポキシ樹脂である。
【化 5】 〔エポキシ榭脂 a 3〕
下記の式 （6) で表される搆造のビフヱニル型エポキシ樹脂である。
【化 6】
〔エポキシ樹脂 a 4〕
液状ビスフエノール型エポキシ榭脂 （エポキシ当量： 1 9 O g/eq) である 〔硬化剤 b 1〕
ノボラック型フヱノ一ル榭脂 （水酸基当量： 1 07 gZ e q、 軟化点 58で） である。
〔硬化剤 b 2〕
液状メチル化へキサハイドロフタリックァシド （水酸基当量： 1 68 gZe q ) である。
(硬化剤 b 3〕
液状ァリル化フヱノール （水酸基当量： 1 46 gZeq) である。
〔シリカ粉末 c l〜c 6〕
下記の表 1に示すシリ力粉末 （ 融シリ力粉末） である。
【表 1】
Figure imgf000013_0001
〔触媒 d 1〕
トリフエニルホスフィンである。
〔触媒 d 2〕
テトラフエニルホスフヱ一トおよびテトラフェニルボレートの混合物 （モル混 合比 1 Z 1 ) である。
〔触媒 d 3〕
2—メチルイミダブールである。
C難燃剤 3
ブロム化エポキシフヱノールノボラックである。
〔難燃助剤〕
三酸化二アンチモンである。
〔ワックス〕
ボリエチレンである。 〔シリコーン化合物〕
filj鎖エチレングライコール夕イブジメチルシロキサンである。
〔カツプリング剤〕
7ーグリシドキシブ pビルトリメトキシシランである。
【実施例 1〜1 5、 比較例 1〜27、 比較例 33〜37】
上記各成分を用レ、、 下記の表 2 ~¾ 7に示す割合で各成分を混合した。 これを 直接、 キャスティ ングによりシート化し、 冷却後、 4 0eC雰囲気下で打ち抜くこ とにより封止用ペレツト （円柱状） を作製した。 また、 比較例として、 封止用べ レツトの有する物性の 3である流展面植が 5 0 Omm2 未潢となる封止用ペレ ットを用いた。 これは上記混合したものを、 冷却後粉砕した後、 円柱伏に打錠す ることにより作製した。 上記粉砕工程を経由せずに作製した封止用ペレツトは、 いずれもそのペレツト密度が真密度に対して 9 9%以上であった。
【比較例 28〜32】
下記の表 7に示す割合で各成分を混合することにより封止用の液状樹脂を作製 した。
ほ 2】
【表 3】
ほ 4】
【表 5】
【表 6】
【表 7】
このようにして得られた各円柱状ペレット （実施例 1〜1 5、 比較例 1〜27 、 比較例 33〜37) および液状樹脂（比較例 28〜32) を用い、 つぎのよう にして充塡効果確認用の半導体装置に似せたサンプル品を製造した。 これは、 ま ず、 1 5 X 1 5 X 0. 37mm (厚み） のシリコンチップを準備した。 つぎに、 図 6に示すように、 ダイアタッチ材 1 0 (Agペースト、 EN— 4 000) を用 いて、 上記シリコンチップ 1 1を、 ガラス板 1 2 ( 40 x 40mm) 上に張り付 けた。 そして、 図 7 (a) および（b) に示すように、 正方形の枠である流動止 めダム 1 3 (内寸 25 x 25mm, 厚み 1 mm) を、 上記ガラス板 1 2上に、 中 央のシリコンチップ 1 1から等距雜となるよう張り付け、 ついで、 上記シリコン チップ 1 1上にペレツト 1 4 (直径 1 0 mm X厚み 7 mm) を載 Sした。 なお、 液状樹脂を使用する場合は、 液状樹脂をシリンジに詰め 0. 55 c cを滴下した 。 これを温度 1 5 (TCのオーブンに 30分間放置することによってペレツト 1 4 を溶融して、 ダム 1 3内に溶融伏態の針止用樹脂組成物を充堪し硬化させること によりシリコンチップ 1 1を樹脂封止した。 このように封止した結果、 溶融した 樹脂組成物あるいは液状樹脂が上記ダム 1 3内に完全に充填されたか否かをガラ ス板 1 2の裏面側および表面側から目視により観察した。 その桔果、 完全に充« されたものを〇、 充塽率が 90%を超え 1 0 0%未満のものを△、 充墳率が 90 %以下のものを Xとして表示した。 また、 上方から目視により樹脂封止した部分 のボイド伏況を確認した。 その結果、 ボイドが全く確認されなかったものを〇、 ボイドが明らかに確認されたものを Xとして表示した。
さらに、 実施例および比較例で用いた、 封止用ペレツトおよび液状樹脂の特性 である流展面積を下記に従って測定した。 すなわち、 前述のように、 l gの立方 体ペレツトを鏡面ガラス板上に載 Sし、 1 5 O'Cで 1 0分間加熱溶融した際の流 展面積を測定した。 これらの結果を下記の表 8〜表 1 4に併せて示した。
つぎに、 上記各実施例および比較例のペレットおよび液状樹脂を用いて、 トラ ンスファー成形 （成形条件： 1 60'CX 1 0分間 +後硬化 1 75 'CX 300分間 ) により、 デュアルインラインパッケージ （D I P)形態の耐湿信頼性評価用パ ッケージを作製した。 そして、 この評価用パッケージを用いて、 1 3 O'Cx 8 5 %x 30Vのバイアス印加でのデバイス腐食試験（PCBTテスト） を行い、 2 00時間後の不良率が 50%未満のものを〇、 50%以上のものを Xとして表示 した。 この結果を下記の表 8〜表 1 4に併せて示した。
また、 上記各実施例および比較例のペレツトおよび液伏榭脂を加熱溶融して硬 化（条件： 1 75'CX 5時間） することにより線膨脹係数を公知の熱機械分析 （ TMA) により測定した。 また、 それぞれのゲルタイムを前述の方法に従って測 定した。 これらの結果を下記の表 8〜表 1 4に併せて示した。
さらに、 上記各実施例および比較例のペレットおよび液状樹脂を用いて、 トラ ンスファー成形 （成形条件： 1 6 O'Cx 1 0分間 +後硬化 I 75"Cx 30 0分間 ) により、 1 0 x 5mmのシリカオキサイド酸化膜付きシリコンチップ使用の D
I P— 1 6ピン形想のパッケージを作製した。 ついで、 上記パッケージを、 一 6
5'CZ5分間〜 1 5 O'C/5分間 （液〜液） で 1 00サイクルの冷熱ショックを 与えるという冷熱ショックテスト （以下 「TSTテスト」 という） を行った後、 ノ、'ッケージを開封して、 チップ表 ¾化膜のパッシベーシヨンクラック本数数を カウントした。 この結果を下記の表 8〜表 1 4に併せて示した。 なお、 本発明に おいて、 樹脂硬化体の棟膨張係数を 2 O p pm/'C以下に設定した背景には、 上 記 T S Tテストにおけるチッブ表面酸化膜のバッシベーシヨンクラックの程度を 考 «した結果がある。
【表 8】
ほ 9】
【表 1 0】
【表 1 1】
【表 1 2】
ほ 1 3】
【表 1 4】
上記表 8〜表 1 4の結果、 全ての実施例では、 充塡が良好に行われており、 し かも PCBTテストにおいても平均故陣時間が長く信頼性に優れていることがわ かる。 また、 TSTテストでのパッシベーシヨンクラックの発生本数も比較例品 に比べてはるかに少なく、 樹脂硬化体の特性である棣膨張係数 （捸膨張率） が 2 0 ppmZ'C以下であることからも低応力性にも優れていることがわかる。 これ に対して比較例では、 充塡性 （流展） 、 耐湿性、 線膨張特性（TC テストでの パッシべ一ションクラック数） の何れかに劣るものであった。
Figure imgf000017_0001
【化 2】
(2)
Figure imgf000017_0002
【化 3】
Figure imgf000017_0003
【化 4】
Figure imgf000018_0001
エポキシ当量 : 195 g/e q、 敵 ： 107。C
【化 5】
(5)
Figure imgf000018_0002
エポキシ当量 : 182 g/e q、 : I 4 O'C
【化 6】
Figure imgf000018_0003
エポキシ当量 : 1 90 g/e q、 敞 、： 8 O'C
【表 2】
Figure imgf000019_0001
0523 ほ 3】
Figure imgf000020_0001
1 S / P96/00523
ほ 4】
Figure imgf000021_0001
ほ 5】
( 比 « ¾6x 例
1 1 Π u 1 1 11 19 1丄 o 1 1 R 1丄 71 1 A τ— 10
丄 xu
ポ
キ Ci 9 ισ 16 i 1Cu シ
O.9 ύ 10 10
≤人
a 4
硬 b 1 in i lnu in in in 10 in i丄n u 丄 u b 2
U ϋ
シ c 1 Do
力 c 2 7 lム 70
c 3 79 79
i * c 4
d 1
d 2 2 2 2 2 2 2 2 2 2 難剤 2.5 2.5 2.5 2.5 2.5 2.5 2.5 2.5 2.5 難助剤 5.0 5.0 5.0 5.0 5.0 5.0 5.0 5.0 5.0 ヮッタス 0.5 0.5 0.5 0.5 0.5 0.5 0.5 0.5 0.5 シリコ-ン 1.3 1.3 1.3 1.3 1.3 1.3 1.3 1.3 1.3 カププリン^ IJ 0.3 0.3 0.3 0.3 0.3 0.3 0.3 0.3 0.3
68 68 68 70 70 70 70 70 70 ベレ^化 シ-ト シート
方法 醺
Figure imgf000022_0001
【表 6】
(. 比 較 例
1 9 20 2 1 22 23 24 25 26 27
X a 1 19 16 ― 16
ボ
キ a 2 19 16 . 16 シ
a 3 19 16 16 嬉
a 4
硬 b 1 10 10 10 10 】0 10 10 10 10 b 2
シ c 1 31 275 275
■J
力 c 2
c 3 31 31 31 275 275 275 c 4
d 1 1 1 1 1 1 1 1 1 1 d 2
2.5 2.5 2.5 2.5 2.5 2.5 2.5 2.5 2.5 ϋ ^助剤 5.0 5.0 5.0 5.0 5.0 5.0 5.0 5.0 5.0 ワックス 0.5 0.5 0.5 0.5 0.5 0.5 0.5 0.5 0.5 シリコ-ン 1.3 1.3 1.3 1.3 1.3 1.3 1.3 1.3 1.3 力， 纏 0.3 0.3 0.3 0.3 0.3 0.3 0.3 0.3 0.3
51 88 88 51 51 51 90 90 90 シ豳
べレ，ト化
方法
Figure imgf000023_0001
醱 分 觼 【表 7】 シカキシエポ；シリ m ) リ c
比 較 例
28 29 30 31 32 33 34 35 36 a 1 16 16
a 2 16
a 3 16 16 a 4 14 14 14 14 14
b 1 10 10 10 10 10 b 2 13 13 13 13
b 3 13
c 1 25 350 25 350 72 c 2 72
c 3
c 4 275 打シ
c 5 72 72
c 6 72
d 1 打シ d 2
d 3
2.5 5 5 2.5 2.5 2.5 2.5 2.5 2.5 2.5 難助剤 5.0 5.0 5.0 5.0 5.0 5.0 5.0 5.0 5.0 5.0 ワックス 0.5 0.5 0.5 0.5 0,5 0.5 0.5 0.5 0.5 0.5 シリコーン 1.3 1.3 1.3 1.3 1.3 1.3 1.3 1.3 1.3 1.3
0.3 0.3 0.3 0.3 0.3 0.3 0.3 0.3 0.3 0.3
70 70 88 70 70 49 92 49 92 70 ペレ 化 液状 液伏 液状 液状
方法 ほ 8】
Figure imgf000025_0001
* 1 ：早体は分で、 1 5 O'Cでの ¾W¾o
*2 :#4iip mZ'Cで、 25〜 1 00 'Cでの ¾>
* 3：軍接は mm2 で、 1 5 O'Cx 1 0分で、鏡 ラス板上の I g:£c¾"体 サンブルの则
ほ 9】
Figure imgf000025_0002
* 1 ：雜は分で、 1 50'Cでの _
* 2 ： ii'iは p pm/'CX 25〜 1 00'Cでの測 ¾o . . .
* 3： 莅は mm4で、 1 5 O'C 1 0分で、 0 ^ ラス の I giO^体 サンプルの測 ¾o 【表 10】
Figure imgf000026_0002
Ϊ'έは分で、 1 5 O'Cでの
は p p m Xで、 25-1 00てでの
は mm2 で、 1 50'CX 1 0分で、铳 ラス ί£ の 1 g3t¾"体 サンプルの測定。
ほ 11】
比 較 例
Figure imgf000026_0003
* 1 ：
* 2：
1 体
Figure imgf000026_0001
** *【表 12】 比 較 例
17 1 8 1 9 20 21 22 23 24 想性 X X 〇 X X 〇 〇 〇 ボイ Kt¾a o o 〇 0 0 〇 o o
PCBTテストの liTTTF 〇 〇 o 〇 〇 o 〇 〇 (200
ゲルタイム # 1 4 4 4 4 4 4 4 4 繊腿数 *2 21 21 53 12 12 50 50 50 離賺 * 3 450 370 650 150 130 520 550 580
TSTテスト 100サイクル 30 21 >100 3 1 〉100 〉100 >100 パ 7シベ-シ 3ンクフ，ク数
* 1 ·.離は分で、 1 5 O'Cでの測
* 2 ： ii'iは p pmZ'Cで、 25-1 00'Cでの製 ¾o
* 3 ： は mm2で、 1 50eC 1 0分で、鏡面 ラス板上の 1 giZ^T体 サンプルの測 ¾o
【表 13】 比 較 例
25 26 27 28 29 30 31 32 想性 X X X 〇 〇 〇 〇 〇 ボイド躯 〇 〇 〇 X X X X X
PCBTテストの WTTF 〇 〇 〇 X X X X X (200時間）
ゲルタイム本 1 4 4 4 4 4 4 4 4 繊廳数 * 2 1 1 1 1 1 1 22 22 1 2 22 22 腿醒 *3 180 170 150 950 870 560 880 780
Ts ト謝ィクル 0 2 3 58 70 7 63 60 バ 7シベ-シヨンクフ 7ク数
ifiは分で、 15 o'cでの測 _
は ppm/eCで、 25-1 00'Cで ¾o
なは mm 2で、 1 50'Cx 1 0分で、 统 ガ
ラス¾±の 1 "体サンプルの ΪΓ ほ 14】
Figure imgf000028_0002
Figure imgf000028_0001

Claims

請求の範囲
1. 基板に形成された凹部内に半導体素子を収容し、 その状 で下記の封止用榭 脂組成物 （A)からなるペレツ卜 （B)を上記半導体素子上に載 Sして加熱溶融 することにより、 上記凹部内を溶融状態の封止用樹脂組成物 （A)で充填し硬化 させて上記半導体素子を樹脂封止することを特徴とする半導体装 Sの製法。
(A)下記の （a)〜 （c)成分を含有し、 上記（c)成分の含有割合が封止用 樹脂組成物全体の 74重量 以上 90重量 未満の範囲に設定された常温で固体 の封止用樹脂組成物。
(a)結晶性エポキシ樹脂。
(b) ノボラック型フヱノール樹脂。
(c) 溶融シリカ粉末。
(B)下記の特性（X) を備えたペレツト。
(X) 1 gの立方体ペレツトを婕面ガラス板上に載置し、 150でで 10分間 加熱溶融した際の流展面 が 500mm2以上。
2. 封止用樹脂組成物（A)からなる封止樹脂硬化体の 25〜1 0 O'Cまでの平 均捸膨張率が、 20 p pm /で以下である請求項 1記載の半導体装置の製法。
3. 上記基板の凹部が、 基板に設けられた貫通穴と、 基板の一面に取着され上記 賈通穴の一方の開口を閉塞する放熱板で形成されている請求項 1または 2記載の 半導体装置の製法。
4. 上記基板の基板面に複数の球状バンプが設けられている請求項 1〜 3のいず れか一項に記載の半導体装 Sの製法。
5. 上記基板の基 tS に複数のピンが設けられている請求項 1〜3のいずれか一 項に記載の半導体装置の製法。
6. 上記 （a)成分である結晶性エポキシ樹脂が、 下記の一) Κϊζ (1)〜（3) で表されるェポキシ榭脂からなる群から選ばれた少なくとも一つのェボキシ榭脂 である請求項 1〜 5のいずれか一項に記載の半導体装 の製法。
Figure imgf000030_0001
(2)
Figure imgf000030_0002
CH2-CH-
Figure imgf000030_0003
7. 上記（c)成分である溶融シリカ粉末が、 球状溶融シリカ粉末であって、 か つ最大粒径が 1 00 m以下である請求項 1〜6のいずれか一項に記載の半導体 装置の製法。
8. 上記封止用樹脂組成物 （A) からなるペレツ ト （B) 力、'、 封止用樹脂組成物 (A) をンート伏に形成してこれを打ち抜いて得られたものである請求項 1〜7 のいずれか一項に記載の半導体装置の製法。
9. 下記の封止用樹脂組成物 （A) からなる封止用ペレツ 卜であって、 下記の特 性（X) を備えていることを特徴とする封止用ペレツト。
(A) 下記の （a) 〜 （c) 成分を含有し、 上記 （c)成分の含有割合が封止用 樹脂組成物全体の 74重量％以上 90重量％未満の範囲に設定された常温で固体 の封止用榭脂組成物。
(a)結晶性エポキシ樹脂。 (b) ノボラック型フエノール樹脂。
(c) 溶融シリカ粉末。
(X) 1 gの立方体ペレッ トを鏡面ガラス板上に載置し、 1 50'Cで 1 0分間加 熱溶融した際の流展面積が 500 mm2 以上。
2 g
PCT/JP1996/000523 1995-03-07 1996-03-05 Procede de production de dispositif a semi-conducteur et pastille d'etancheite utilisee pour ce procede WO1996027900A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP08517500A JP3121020B2 (ja) 1995-03-07 1996-03-05 半導体装置の製法およびそれに用いる封止用ペレット
US08/737,137 US5976916A (en) 1995-03-07 1996-03-05 Method of producing semiconductor device and encapsulating pellet employed therein

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP4756795 1995-03-07
JP7/47567 1995-03-07

Publications (1)

Publication Number Publication Date
WO1996027900A1 true WO1996027900A1 (fr) 1996-09-12

Family

ID=12778812

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1996/000523 WO1996027900A1 (fr) 1995-03-07 1996-03-05 Procede de production de dispositif a semi-conducteur et pastille d'etancheite utilisee pour ce procede

Country Status (4)

Country Link
US (1) US5976916A (ja)
JP (1) JP3121020B2 (ja)
KR (1) KR100349406B1 (ja)
WO (1) WO1996027900A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2302451B (en) * 1995-06-16 2000-01-26 Nec Corp Semiconductor device mounting method and multi-chip module produced by the same

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10204257A (ja) * 1997-01-24 1998-08-04 Shin Etsu Chem Co Ltd エポキシ樹脂組成物及び半導体装置
US6395582B1 (en) * 1997-07-14 2002-05-28 Signetics Methods for forming ground vias in semiconductor packages
US6552264B2 (en) * 1998-03-11 2003-04-22 International Business Machines Corporation High performance chip packaging and method
JP3825181B2 (ja) 1998-08-20 2006-09-20 沖電気工業株式会社 半導体装置の製造方法及び半導体装置
JP2000332165A (ja) * 1999-05-17 2000-11-30 Toray Ind Inc 半導体封止用樹脂組成物およびそれを用いた半導体装置
DE102004031889B4 (de) * 2004-06-30 2012-07-12 Infineon Technologies Ag Halbleiterbauteil mit einem Gehäuse und einem teilweise in eine Kunststoffgehäusemasse eingebetteten Halbleiterchip und Verfahren zur Herstellung desselben
WO2006041765A2 (en) 2004-10-04 2006-04-20 Bally Gaming, Inc. System and method for displaying an exploding icon
US20060273313A1 (en) * 2005-06-01 2006-12-07 Power Digital Card Co., Ltd. & Chien-Yuan Chen IC packaging technique
US8080885B2 (en) * 2008-11-19 2011-12-20 Stats Chippac Ltd. Integrated circuit packaging system with multi level contact and method of manufacture thereof
CN102451808B (zh) * 2010-10-18 2015-01-07 展晶科技(深圳)有限公司 荧光粉涂布方法
EP3730530A4 (en) * 2018-01-16 2020-11-11 Hitachi Chemical Company, Ltd. HARDENABLE RESIN COMPOSITION, SEMICONDUCTOR COMPONENT AND METHOD OF MANUFACTURING A SEMICONDUCTOR COMPONENT

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6333852A (ja) * 1986-07-28 1988-02-13 Matsushita Electric Works Ltd 半導体素子の封止構造
JPS63110645A (ja) * 1986-10-28 1988-05-16 Fujitsu Ltd 半導体装置の製造方法
JPH02209949A (ja) * 1989-02-09 1990-08-21 Shin Etsu Chem Co Ltd 半導体封止用エポキシ樹脂組成物及び硬化物
JPH02224360A (ja) * 1989-02-27 1990-09-06 Nitto Denko Corp 半導体装置
JPH0321628A (ja) * 1989-06-20 1991-01-30 Nitto Denko Corp エポキシ樹脂組成物およびそれを用いた半導体装置
JPH0567703A (ja) * 1991-05-08 1993-03-19 Nitto Denko Corp 半導体装置およびその製法
JPH06177275A (ja) * 1991-12-24 1994-06-24 Nippon Micron Kk 放熱性プラスチックｉｃチップキャリア
JPH06188334A (ja) * 1992-12-17 1994-07-08 Kyocera Corp 半導体装置
JPH0722755A (ja) * 1992-12-18 1995-01-24 Ibiden Co Ltd 多層プリント配線板

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4572853A (en) * 1980-06-05 1986-02-25 Tokyo Shibaura Denki Kabushiki Kaisha Resin encapsulation type semiconductor device
JPS6153321A (ja) * 1984-08-23 1986-03-17 Toshiba Corp 半導体封止用エポキシ樹脂組成物及びそれを用いた樹脂封止型半導体装置
US5041396A (en) * 1989-07-18 1991-08-20 Vlsi Technology, Inc. Reusable package for holding a semiconductor chip and method for reusing the package
JP2922672B2 (ja) * 1991-05-08 1999-07-26 日東電工株式会社 半導体装置の製法
US5243756A (en) * 1991-06-28 1993-09-14 Digital Equipment Corporation Integrated circuit protection by liquid encapsulation
US5294835A (en) * 1992-07-28 1994-03-15 Nitto Denko Corporation Epoxy resin composition for semiconductor encapsulation and semiconductor device using the same

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6333852A (ja) * 1986-07-28 1988-02-13 Matsushita Electric Works Ltd 半導体素子の封止構造
JPS63110645A (ja) * 1986-10-28 1988-05-16 Fujitsu Ltd 半導体装置の製造方法
JPH02209949A (ja) * 1989-02-09 1990-08-21 Shin Etsu Chem Co Ltd 半導体封止用エポキシ樹脂組成物及び硬化物
JPH02224360A (ja) * 1989-02-27 1990-09-06 Nitto Denko Corp 半導体装置
JPH0321628A (ja) * 1989-06-20 1991-01-30 Nitto Denko Corp エポキシ樹脂組成物およびそれを用いた半導体装置
JPH0567703A (ja) * 1991-05-08 1993-03-19 Nitto Denko Corp 半導体装置およびその製法
JPH06177275A (ja) * 1991-12-24 1994-06-24 Nippon Micron Kk 放熱性プラスチックｉｃチップキャリア
JPH06188334A (ja) * 1992-12-17 1994-07-08 Kyocera Corp 半導体装置
JPH0722755A (ja) * 1992-12-18 1995-01-24 Ibiden Co Ltd 多層プリント配線板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2302451B (en) * 1995-06-16 2000-01-26 Nec Corp Semiconductor device mounting method and multi-chip module produced by the same

Also Published As

Publication number Publication date
KR100349406B1 (ko) 2003-01-15
US5976916A (en) 1999-11-02
JP3121020B2 (ja) 2000-12-25

Similar Documents

Publication Publication Date Title
Ardebili et al. Encapsulation technologies for electronic applications
WO1996027900A1 (fr) Procede de production de dispositif a semi-conducteur et pastille d'etancheite utilisee pour ce procede
US6091157A (en) Method to improve internal package delamination and wire bond reliability using non-homogeneous molding compound pellets
JP2825332B2 (ja) 樹脂封止型半導体装置、該装置の製法および半導体封止用樹脂組成物
JPH11147936A (ja) 半導体封止用エポキシ樹脂組成物及び半導体装置
JP3365725B2 (ja) エポキシ樹脂組成物及び半導体装置
JPH1167982A (ja) エポキシ樹脂組成物及び半導体装置
JP3347228B2 (ja) 半導体装置
JPH08162573A (ja) 半導体装置
JPH09260433A (ja) 半導体装置の製法およびそれによって得られた半導体装置
JP2827115B2 (ja) 樹脂封止型半導体装置
JP2660631B2 (ja) 樹脂封止型半導体装置
JP3422446B2 (ja) 半導体装置の製法
JPH09266222A (ja) 半導体装置の製法
JPH09260432A (ja) 半導体装置の製法
JP2519278B2 (ja) 半導体装置
JPH0737041B2 (ja) 半導体装置
KR0136373B1 (ko) 성형용 페놀수지 조성물, 이의 제조방법 및 이 조성물로 밀봉된 반도체 장치
JP3844098B2 (ja) エポキシ樹脂組成物及び半導体装置
JPH0794534B2 (ja) 半導体装置
JPH1160901A (ja) エポキシ樹脂組成物及び半導体装置
JP3259958B2 (ja) 半導体装置の実装方法
JPH1192631A (ja) エポキシ樹脂組成物及び半導体装置
JPH1192629A (ja) エポキシ樹脂組成物及び半導体装置
JP3292456B2 (ja) エポキシ樹脂組成物及び半導体装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 1019960705022

Country of ref document: KR

AK Designated states

Kind code of ref document: A1

Designated state(s): JP KR US

WWE Wipo information: entry into national phase

Ref document number: 08737137

Country of ref document: US